[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

CN108391449A - 半导体元件的制造方法和太阳能电池的制造方法 - Google Patents

半导体元件的制造方法和太阳能电池的制造方法 Download PDF

Info

Publication number
CN108391449A
CN108391449A CN201680071206.0A CN201680071206A CN108391449A CN 108391449 A CN108391449 A CN 108391449A CN 201680071206 A CN201680071206 A CN 201680071206A CN 108391449 A CN108391449 A CN 108391449A
Authority
CN
China
Prior art keywords
impurity diffusion
semiconductor substrate
conductive type
manufacturing
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201680071206.0A
Other languages
English (en)
Other versions
CN108391449B (zh
Inventor
池上由洋
稻叶智雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toray Industries Inc
Original Assignee
Toray Industries Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toray Industries Inc filed Critical Toray Industries Inc
Publication of CN108391449A publication Critical patent/CN108391449A/zh
Application granted granted Critical
Publication of CN108391449B publication Critical patent/CN108391449B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/223—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a gaseous phase
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H01L31/068—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Sustainable Development (AREA)
  • Photovoltaic Devices (AREA)

Abstract

半导体元件的制造方法，其是使用多个半导体基板的半导体元件的制造方法，其特征在于，包括下述(a)~(c)的步骤，在(b)和(c)的步骤中，将两张一组的半导体基板以各自的形成有第一导电型的杂质扩散组合物膜的表面彼此相对的方式进行配置，(a)在各半导体基板的一个表面上涂布第一导电型的杂质扩散组合物从而形成第一导电型的杂质扩散组合物膜的步骤；(b)将形成有前述第一导电型的杂质扩散组合物膜的半导体基板进行加热、使前述第一导电型的杂质向前述半导体基板扩散从而形成第一导电型的杂质扩散层的步骤；(c)在具有包含第二导电型的杂质的气体的氛围下将前述半导体基板进行加热、使第二导电型的杂质向前述半导体基板的另一个表面扩散从而形成第二导电型的杂质扩散层的步骤。提供减少步骤数从而能够高效率地制造半导体元件和太阳能电池的半导体元件、和太阳能电池的制造方法。

Description

半导体元件的制造方法和太阳能电池的制造方法
技术领域
本发明涉及半导体基元件的制造方法和太阳能电池的制造方法。
背景技术
以往的太阳能电池中，已知能够从两面受光的两面受光型太阳能电池。两面受光型太阳能电池提出了设置于墙壁等从而两面受光的类型；在背面侧具备具有反射功能的背板而设置于屋顶等结构体上从而两面受光的类型。(例如参照专利文献1)。
太阳能电池中使用的半导体基板中，为了将p型和n型的杂质扩散而形成杂质扩散层，采用在各个分别的步骤中进行形成p型杂质扩散层和n型杂质扩散层的方法。但是，这样的方法中，存在步骤数增大的问题。
与此相对地，作为更简便的方法，提出了下述方法：在半导体基板上施予包含受体元素的p型杂质扩散组合物，进行热处理从而形成p型杂质扩散层后，将p型杂质扩散组合物的热处理物中的一部分作为遮罩层而加以利用，从而形成n型杂质扩散层(例如参照专利文献2)。
现有技术文献
专利文献
专利文献1：日本特开2012-195489号公报
专利文献2：日本特开2015-115487号公报。
发明内容
发明所要解决的课题
然而，专利文献2中记载的方法中，存在的问题是，在半导体基板中，发生p型杂质也扩散至与目标部位不同的部位的所谓外扩散(out diffusion)。
本发明鉴于上述那样的情况而得到，目的在于，抑制扩散时的外扩散，进一步减少半导体元件的制造步骤中的步骤数。
解决课题的手段
本发明人发现，外扩散的原因在于将p型杂质扩散组合物进行热处理时杂质扩散至气体中，从而完成本发明。
即，本发明是半导体元件的制造方法，其是使用多个半导体基板的半导体元件的制造方法，其特征在于，包括下述(a)~(c)的步骤，在(b)和(c)的步骤中，将两张一组的半导体基板以各自的形成有第一导电型的杂质扩散组合物膜的表面彼此相对的方式进行配置，
(a)在各半导体基板的一个表面上涂布第一导电型的杂质扩散组合物从而形成第一导电型的杂质扩散组合物膜的步骤；
(b)将形成有前述第一导电型的杂质扩散组合物膜的半导体基板进行加热、使前述第一导电型的杂质向前述半导体基板扩散从而形成第一导电型的杂质扩散层的步骤；
(c)在具有包含第二导电型的杂质的气体的氛围下将前述半导体基板进行加热、使第二导电型的杂质向前述半导体基板的另一个表面扩散从而形成第二导电型的杂质扩散层的步骤。
发明的效果
根据本发明，能够抑制扩散时的外扩散，进一步能够减少半导体元件的制造步骤中的步骤数。
附图说明
图1是示出本发明的半导体元件的制造方法的一个例子的步骤截面图。
图2是示出形成第一导电型的杂质扩散层时的半导体基板的配置的一个例子的截面图。
图3是示出本发明的太阳能电池的制造方法的一个例子的步骤截面图。
图4是示出比较例1中的扩散板上的半导体基板的配置的截面图。
具体实施方式
以下，基于适合的实施方式，在参照附图的同时说明本发明。应予说明，以下的实施方式为例示，本发明不限于这些方式。
<半导体元件的制造方法>
本发明的半导体元件的制造方法是使用多个半导体基板的半导体元件的制造方法，其包括下述(a)~(c)的步骤，在(b)和(c)的步骤中，将两张一组的半导体基板以各自的形成有第一导电型的杂质扩散组合物膜的表面彼此相对的方式进行配置，
(a)在各半导体基板的一个表面上涂布第一导电型的杂质扩散组合物从而形成第一导电型的杂质扩散组合物膜的步骤；
(b)将形成有前述第一导电型的杂质扩散组合物膜的半导体基板进行加热、使前述第一导电型的杂质向前述半导体基板扩散从而形成第一导电型的杂质扩散层的步骤；
(c)在具有包含第二导电型的杂质的气体的氛围下将前述半导体基板进行加热、使第二导电型的杂质向前述半导体基板的另一个表面扩散从而形成第二导电型的杂质扩散层的步骤。
((a)步骤)
如图1(i)所示那样，在半导体基板1的一个表面上涂布第一导电型的杂质扩散组合物，从而形成第一导电型的杂质扩散组合物膜2。
第一导电型的杂质扩散组合物的涂布方法没有特别限制，可以使用半导体基板中使用的公知的涂布方法。例如，可以使用丝网印刷法、凹版印刷法等印刷法、旋涂法、刷涂、喷雾法、刮刀涂布法、辊涂法、喷墨法等。
图1(i)中，说明了在半导体基板1的一个表面的整面上涂布第一导电型的杂质扩散组合物的方式，但也可以部分涂布第一导电型的杂质扩散组合物。
在半导体基板1的一个表面上形成第一导电型的杂质扩散组合物膜2后，可以设置去除第一导电型的杂质扩散组合物膜2中的至少一部分溶剂的干燥步骤。干燥步骤中，例如可以通过在100℃~300℃下进行加热处理从而使至少一部分溶剂挥发。
作为半导体基板1，没有特别限制，可以举出例如杂质浓度为1015~1016个原子/cm3的n型单晶硅、多晶硅、和混合有锗、碳等那样的其他元素的晶体硅基板。此外，还可以使用p型晶体硅、除了硅之外的半导体。
半导体基板1优选厚度为50~300μm，外形是一边为100~250mm的近似四边形。此外，为了去除切片损伤、自然氧化膜，优选预先用氢氟酸溶液、碱溶液等对表面进行蚀刻。
进一步，优选预先使用碱性的溶液对半导体基板的两面进行蚀刻，在两面上形成被称为纹理结构的微细凹凸结构。纹理结构可以例如通过将硅基板浸渍于包含氢氧化钾和异丙醇(IPA)的约80℃左右的液体中而形成。
作为第一导电型的杂质扩散组合物，没有特别限制，作为杂质扩散成分，可以使用包含作为p型杂质成分的13族元素、作为n型杂质成分的15族元素的化合物的公知组合物。
作为13族元素，优选为硼、铝和镓，特别优选为硼。作为13族元素的化合物，可以举出例如三氧化二硼、硼酸、硼酸酯、有机硼酸、有机硼酸酯、Al2O3、三氯化镓等，可以包含1种以上的这些化合物。
作为15族元素，优选为磷、砷、锑和铋，特别优选为磷。作为15族元素的化合物，可以举出例如五氧化二磷、磷酸、多聚磷酸、磷酸甲酯、磷酸二甲酯、磷酸三甲酯、磷酸乙酯、磷酸二乙酯、磷酸三乙酯、磷酸丙酯、磷酸二丙酯、磷酸三丙酯、磷酸丁酯、磷酸二丁酯、磷酸三丁酯、磷酸苯酯、磷酸二苯酯、磷酸三苯酯等磷酸酯；亚磷酸甲酯、亚磷酸二甲酯、亚磷酸三甲酯、亚磷酸乙酯、亚磷酸二乙酯、亚磷酸三乙酯、亚磷酸丙酯、亚磷酸二丙酯、亚磷酸三丙酯、亚磷酸丁酯、亚磷酸二丁酯、亚磷酸三丁酯、亚磷酸苯酯、亚磷酸二苯酯、亚磷酸三苯酯等亚磷酸酯；Bi2O3、Sb(OCH2CH3)3、SbCl3、As(OC4H9)3等，可以包含1种以上的这些化合物。
此外，第一导电型的杂质扩散组合物可以包含粘接剂树脂、溶剂、表面活性剂等。
作为粘接剂树脂，可以适当选择例如聚乙烯醇；聚丙烯酰胺树脂；聚乙烯基酰胺树脂；聚乙烯基吡咯烷酮树脂；聚环氧乙烷树脂；聚砜树脂；丙烯酰胺基烷基砜树脂；纤维素醚、羧基甲基纤维素、羟基乙基纤维素、乙基纤维素等纤维素衍生物；明胶、明胶衍生物；淀粉、淀粉衍生物；藻酸钠化合物；黄原胶；瓜尔胶、瓜尔胶衍生物；硬葡聚糖、硬葡聚糖衍生物；黄蓍胶、黄蓍胶衍生物；糊精、糊精衍生物；(甲基)丙烯酸树脂；(甲基)丙烯酸烷基酯树脂、(甲基)丙烯酸二甲基氨基乙酯树脂等(甲基)丙烯酸酯树脂；丁二烯树脂；苯乙烯树脂；缩丁醛树脂；它们的共聚物；硅氧烷树脂等。这些可以单独使用1种或组合使用2种以上。在此，(甲基)丙烯酸是指丙烯酸或甲基丙烯酸，(甲基)丙烯酸酯是指丙烯酸酯或甲基丙烯酸酯。
作为溶剂，可以举出例如：丙酮、甲乙酮、甲基正丙基酮、甲基异丙基酮、甲基正丁基酮、甲基异丁基酮、甲基正戊基酮、甲基正己基酮、二乙基酮、二丙基酮、二异丁基酮、三甲基壬酮、环己酮、环戊酮、甲基环己酮、2,4-戊二酮、丙酮基丙酮等酮溶剂；
二乙基醚、甲基乙基醚、甲基正丙基醚、二异丙基醚、四氢呋喃、甲基四氢呋喃、二氧杂环己烷、二甲基二氧杂环己烷、乙二醇二甲基醚、乙二醇二乙基醚、乙二醇二正丙基醚、乙二醇二丁基醚、二乙二醇单丁基醚、二乙二醇二甲基醚、二乙二醇二乙基醚、二乙二醇甲基乙基醚、二乙二醇甲基正丙基醚、二乙二醇甲基正丁基醚、二乙二醇二正丙基醚、二乙二醇二正丁基醚、二乙二醇甲基正己基醚、三乙二醇二甲基醚、三乙二醇二乙基醚、三乙二醇甲基乙基醚、三乙二醇甲基正丁基醚、三乙二醇二正丁基醚、三乙二醇甲基正己基醚、四乙二醇二甲基醚、四乙二醇二乙基醚、四乙二醇甲基乙基醚、四乙二醇甲基正丁基醚、四乙二醇二正丁基醚、四乙二醇甲基正己基醚、四乙二醇二正丁基醚、丙二醇二甲基醚、丙二醇二乙基醚、丙二醇二正丙基醚、丙二醇二丁基醚、二丙二醇二甲基醚、二丙二醇二乙基醚、二丙二醇甲基乙基醚、二丙二醇甲基正丁基醚、二丙二醇二正丙基醚、二丙二醇二正丁基醚、二丙二醇甲基正己基醚、三丙二醇二甲基醚、三丙二醇二乙基醚、三丙二醇甲基乙基醚、三丙二醇甲基正丁基醚、三丙二醇二正丁基醚、三丙二醇甲基正己基醚、四丙二醇二甲基醚、四丙二醇二乙基醚、四丙二醇甲基乙基醚、四丙二醇甲基正丁基醚、四丙二醇二正丁基醚、四丙二醇甲基正己基醚、四丙二醇二正丁基醚等醚溶剂；
乙酸甲酯、乙酸乙酯、乙酸正丙酯、乙酸异丙酯、乙酸正丁酯、乙酸异丁酯、乙酸仲丁酯、乙酸正戊酯、乙酸仲戊酯、乙酸3-甲氧基丁酯、乙酸甲基戊酯、乙酸2-乙基丁酯、乙酸2-乙基己酯、乙酸2-(2-丁氧基乙氧基)乙酯、乙酸苯甲酯、乙酸环己酯、乙酸甲基环己酯、乙酸壬酯、乙酰乙酸甲酯、乙酰乙酸乙酯、乙酸二乙二醇甲基醚、乙酸二乙二醇单乙基醚、乙酸二丙二醇甲基醚、乙酸二丙二醇乙基醚、二乙酸乙二醇酯、乙酸甲氧基三乙二醇酯、丙酸乙酯、丙酸正丁酯、丙酸异戊酯、草酸二乙酯、草酸二正丁酯、乳酸甲酯、乳酸乙酯、乳酸正丁酯、乳酸正戊酯、乙二醇甲基醚丙酸酯、乙二醇乙基醚丙酸酯、乙二醇甲基醚乙酸酯、乙二醇乙基醚乙酸酯、丙二醇甲基醚乙酸酯、丙二醇乙基醚乙酸酯、丙二醇丙基醚乙酸酯、γ-丁内酯、γ-戊内酯等酯溶剂；
乙腈、N-甲基吡咯烷酮、N-乙基吡咯烷酮、N-丙基吡咯烷酮、N-丁基吡咯烷酮、N-己基吡咯烷酮、N-环己基吡咯烷酮、N,N-二甲基甲酰胺、N,N-二甲基乙酰胺、二甲基亚砜等非质子性极性溶剂；
甲醇、乙醇、正丙醇、异丙醇、正丁醇、异丁醇、仲丁醇、叔丁醇、正戊醇、异戊醇、2-甲基丁醇、仲戊醇、叔戊醇、3-甲氧基丁醇、3-甲氧基-3-甲基丁醇、正己醇、2-甲基戊醇、仲己醇、2-乙基丁醇、仲庚醇、正辛醇、2-乙基己醇、仲辛醇、正壬醇、正癸醇、仲十一烷醇、三甲基壬醇、仲十四烷醇、仲十七烷醇、苯酚、环己醇、甲基环己醇、苯甲醇、异冰片基环己醇、乙二醇、1,2-丙二醇、1,3-丁二醇、二乙二醇、二丙二醇、三乙二醇、三丙二醇等醇溶剂；
乙二醇单甲基醚、乙二醇单乙基醚(溶纤剂)、乙二醇单苯基醚、二乙二醇单甲基醚、二乙二醇单乙基醚、二乙二醇单正丁基醚、二乙二醇单正己基醚、乙氧基三乙二醇、四乙二醇单正丁基醚、丙二醇单甲基醚、二丙二醇单甲基醚、二丙二醇单乙基醚、三丙二醇单甲基醚等二醇单醚溶剂；
α-松油烯、α-松油醇、香叶烯、别罗勒烯、柠檬烯、二戊烯、α-蒎烯、β-蒎烯、萜品醇、香芹酮、罗勒烯、水芹烯等萜烯溶剂；
异冰片基环己醇、异冰片基苯酚、1-异丙基-4-甲基-双环[2.2.2]辛-5-烯-2,3-二甲酸酐、对薄荷基苯酚、和水。这些可以单独使用1种或组合使用2种以上。
表面活性剂为了提高涂布时的涂布膜的均匀性而添加。
作为表面活性剂，可以举出例如包含下述的氟系表面活性剂：1,1,2,2-四氟辛基(1,1,2,2-四氟丙基)醚、1,1,2,2-四氟辛基己基醚、八乙二醇二(1,1,2,2-四氟丁基)醚、六乙二醇(1,1,2,2,3,3-六氟戊基)醚、八丙二醇二(1,1,2,2-四氟丁基)醚、六丙二醇二(1,1,2,2,3,3-六氟戊基)醚、全氟十二烷基磺酸钠、1,1,2,2,8,8,9,9,10,10-十氟十二烷、1,1,2,2,3,3-六氟癸烷、N-[3-(全氟辛磺酰胺基)丙基]-N,N'-二甲基-N-羧基亚甲基铵甜菜碱、全氟烷基磺酰胺基丙基三甲基铵盐、全氟烷基-N-乙基磺酰基甘氨酸盐、磷酸双(N-全氟辛基磺酰基-N-乙基氨基乙基)酯、单全氟烷基乙基磷酸酯等在末端、主链和侧链中的至少任一部位处具有氟烷基或氟亚烷基的化合物。
此外，市售品中，作为氟系表面活性剂，可以举出“MEGAFACE (注册商标)”F142D、同F172、同F173、同F183、同F444、同F475、同F477(以上为DIC Corporation制)、“EFTOP(注册商标)”EF301、同303、同352(新秋田化成(株)制)、Fluorad FC-430、同FC-431(Sumitomo3M Limited制))、“AsahiGuard”(注册商标)AG710、Surflon S-382、同SC-101、同SC-102、同SC-103、同SC-104、同SC-105、同SC-106(旭硝子(株)制)、BM-1000、BM-1100(裕商(株)制)、NBX-15、FTX-218、DFX-218(NEOS Company Limited制)等。
此外，作为硅酮系表面活性剂的市售品，可以举出SH28PA、SH7PA、SH21PA、SH30PA、ST94PA(均为Dow Corning Toray Silicone Co. Ltd.制)、BYK067A、BYK310、BYK322、BYK331、BYK333、BYK355(BYK Japan KK.制)等。
((b)步骤)
如图1(ii)所示那样，将在一个表面上形成有第一导电型的杂质扩散组合物膜2的半导体基板3以两张一组，使各自的形成有第一导电型的杂质扩散组合物膜2的表面彼此相对，配置于扩散板4上。
扩散板4具有用于配置半导体基板的槽。针对扩散板的槽的尺寸、间距等，没有特别限制。扩散板可以相对于水平方向倾斜。扩散板的材质只要耐受扩散温度，则没有特别限制，优选为石英。
接着，如图1(iii)所示那样，将配置有半导体基板3的扩散板4通过扩散炉16进行加热，使第一导电型的杂质向半导体基板1扩散，从而形成第一导电型的杂质扩散层5。
此时，由于两张一组的半导体基板为前述配置，因此即使杂质从杂质扩散组合物膜2扩散至气体中，其也难以到达与形成有半导体基板的第一导电型的杂质扩散组合物膜2的表面相反一侧的表面。因此，能够抑制在半导体基板中杂质也扩散至与目标部位不同的部位、即所谓外扩散。
形成第一导电型的杂质扩散层5时的加热处理温度和时间可以适当设定以使得能够得到杂质扩散浓度、扩散深度等期望的扩散特性。例如，可以在800℃以上且1200℃以下的温度下加热扩散1~120分钟。
作为用于形成第一导电型的杂质扩散层5的加热处理中的气体氛围，没有特别限制，优选为氮气、氧气、氩、氦、氙、氖、氪等的混合气体氛围，更优选为氮气与氧气的混合气体，特别优选为氧气的含有率为5体积%以下的氮气与氧气的混合气体。通过在混合气体中存在氧气的氛围下使第一导电型的杂质扩散，能够进一步抑制外扩散，故而优选。
针对两张一组的半导体基板的形成有第一导电型的杂质扩散组合物膜2的表面间的距离(W1)，没有特别限制，优选为5mm以下、更优选为1mm以下。
例如，如图2所示那样，可以在扩散板4的1个槽上设置两张一组的半导体基板，特别优选该形成有第一导电型的杂质扩散组合物膜2的表面间的距离(W1)为0mm，即该间隔实质上为0mm(实质上接触)。存在两张一组的半导体基板的各自的形成有第一导电型的杂质扩散组合物膜2的表面间的距离(W1)越短、则越抑制外扩散的倾向，故而优选。
半导体基板中，针对相邻组中与形成有前述第一导电型的杂质扩散组合物膜的表面相反一侧的表面间的距离(W2)没有特别限制，优选为1~5mm、更优选为1~3mm。
前述多组两张一组的半导体基板中，各组中形成有前述第一导电型的杂质扩散组合物膜的表面间的距离(W1)和相邻组中与形成有前述第一导电型的杂质扩散组合物膜的表面相反一侧的表面间的距离(W2)优选为(W1)<(W2)。通过以上述方式操作，从(b)步骤继续进行(c)步骤时，能够不改变扩散板上的半导体基板的配置，而使第二导电型的杂质向半导体基板的另一个表面扩散。
此外，在(b)步骤之前，优选例如将在一个表面上形成有第一导电型的杂质扩散组合物膜的半导体基板3在扩散时的加热处理温度以下的温度下且在包含氧气的氛围下进行加热处理，由此预先去除第一导电型的杂质扩散组合物膜2中的粘接剂树脂等有机成分中的至少一部分。通过预先去除第一导电型的杂质扩散组合物膜2中的粘接剂树脂等有机成分中的至少一部分，能够提高半导体基板上的第一导电型的杂质扩散组合物膜中的杂质成分的浓度，容易提高第一导电型的杂质的扩散性。
作为(b)步骤的气体氛围，没有特别限制，优选为氮气、氧气、氩、氦、氙、氖、氪等的混合气体氛围，更优选为包含氧气的混合气体。通过在包含氧气的氛围下进行，第一导电型的杂质扩散组合物膜中的粘接剂树脂等有机成分的热分解变得容易，故而优选。
气体氛围中的氧气的含量没有特别限制，优选为20体积%以下、更优选为5体积%以下。
((c)步骤)
(c)的步骤中的扩散板上的半导体基板的配置与(b)的步骤中说明的相同。即，将两张一组的半导体基板以各自的形成有第一导电型的杂质扩散组合物膜的表面彼此相对的方式进行配置。
针对两张一组的半导体基板的形成有第一导电型的杂质扩散组合物膜2的表面间的距离(W1)，没有特别限制，优选为5mm以下、更优选为1mm以下。
例如，如图2所示那样，可以在扩散板4的1个槽上设置两张一组的半导体基板，特别优选该形成有第一导电型的杂质扩散组合物膜2的表面间的距离(W1)为0mm，即该间隔实质上为0mm(实质上接触)。存在两张一组的半导体基板的各自的形成有第一导电型的杂质扩散组合物膜2的表面间的距离(W1)越短、则越抑制外扩散的倾向，故而优选。
半导体基板中，针对相邻组中与形成有前述第一导电型的杂质扩散组合物膜的表面相反一侧的表面间的距离(W2)没有特别限制，优选为1~5mm、更优选为1~3mm。
前述多组两张一组的半导体基板中，各组中形成有前述第一导电型的杂质扩散组合物膜的表面间的距离(W1)和相邻组中与形成有前述第一导电型的杂质扩散组合物膜的表面相反一侧的表面间的距离(W2)优选为(W1)<(W2)。通过以上述方式操作，从(b)步骤继续进行(c)步骤时，能够不改变扩散板上的半导体基板的配置，而使第二导电型的杂质向半导体基板的另一个表面扩散。
(c)的步骤中，在流通包含第二导电型的杂质的气体的同时，将半导体基板进行加热，从而形成第二导电型的杂质扩散层。
作为包含第二导电型的杂质的气体，p型的情况中可以举出POCl3气体，n型的情况中可以举出BBr3、BCl3等的气体。例如POCl3气体可以通过向POCl3溶液中鼓泡N2气体、氮气/氧气混合气体；将POCl3溶液进行加热，从而得到。
加热温度优选为750℃~1050℃、更优选为800℃~1000℃。
作为气体氛围，没有特别限制，优选为氮气、氧气、氩、氦、氙、氖、氪等的混合气体氛围，更优选为氮气与氧气的混合气体，特别优选为氧气的含有率为5体积%以下的氮气与氧气的混合气体。
此外，由于能够缩减变更气体氛围的步骤时间，因此优选在与(b)步骤相同的气体氛围下直接进行(c)步骤。特别地，优选(b)步骤中的气体氛围中的氮气与氧气的比率和(c)步骤中的气体氛围中的氮气与氧气的比率相同。此时的优选比率以体积比计为氧气:氮气=1:99~5:95。
如图1(iii)所示那样，(b)步骤之后，在第一导电型的杂质扩散层5的上部残留有第一导电型的杂质扩散组合物膜的热处理物层6。优选将其作为对包含第二导电型的杂质的气体的遮罩，进行(c)的步骤。通过这样操作，能够抑制第二导电型的杂质混入第一导电型的杂质扩散层5中。
(b)的步骤和(c)的步骤中哪一者先进行均可，此外，(c)的步骤还可以与(b)的步骤同时进行。将第一导电型的杂质扩散组合物膜的热处理物层用作遮罩时，优选与(b)的步骤相比更后地进行(c)的步骤。
进一步，更优选在(b)的步骤之后连续进行(c)的步骤。例如，优选在(b)的步骤之后，不将扩散板从煅烧炉中取出而直接转移至(c)的步骤。在(b)的步骤之后连续进行(c)的步骤是指在(b)的步骤之后接着进行(c)的步骤。
前述(c)的步骤中的形成第二导电型的杂质扩散层时的加热温度优选为与前述(b)的步骤中的形成第一导电型的杂质扩散层时的加热温度相比低50~200℃的温度。通过将(c)的步骤中的形成第二导电型的杂质扩散层时的加热温度设为与(b)步骤中的形成第一导电型的杂质扩散层时的加热温度相比低50~200℃的温度，在(b)的步骤之后连续进行(c)的步骤时，能够使对(b)的步骤中形成的第一导电型的杂质扩散层加热的影响为最小限度，因此容易控制第一导电型的杂质扩散。
(c)的步骤中，与在包含p型杂质的气体中扩散时相比，在包含n型杂质的气体中扩散时能够使加热温度为低温，因此优选第一导电型为p型、且第二导电型为n型。
此外，本发明的半导体元件的制造方法优选包括下述(d)的步骤。
(d)在包含氧气的氛围下使半导体基板表面氧化的步骤。
((d)步骤)
优选包括在包含氧气的氛围下使半导体基板表面氧化的步骤。
针对进行(d)步骤的时点，没有特别限制，可以在(b)步骤之后、(c)步骤之后进行(d)步骤。更优选在(c)的步骤之后连续进行。通过这样操作，能够去除因外扩散而产生的在原本不应扩散的部位处的扩散层(污染层)。在(c)的步骤之后连续进行是指在(c)的步骤之后接着进行(d)的步骤。
作为气体氛围，只要是包含氧气的氛围则没有特别限制，可以设为氮气、氩、氦、氙、氖、氪等与氧气的混合气体氛围。优选为氮气与氧气的混合气体，更优选为氧气的含有率为20体积%以上的氮气与氧气的混合气体，特别优选仅为氧气。氧气的含有率越多，则越能够提高氧化速度。
这些步骤之后，可以使用公知的方法从而制造半导体元件。其方法没有特别限制，可以举出例如以下那样的方法作为一个例子。
在半导体基板的两面上形成防反射层或钝化层。这些层中可以分别使用公知的材料。这些层可以为单层或多个层。例如，存在层叠氧化硅层、氧化铝层、SiNx层、非晶硅层的情况。这些层可以通过等离子体CVD法、ALD(原子层沉积)法等蒸镀法、或涂布法而形成。
此外，可以形成能够兼作防反射层和钝化层的层。作为这样的层，可以举出例如通过等离子体CVD法形成的氮化物层。
在防反射层与半导体基板之间，可以进一步存在氧化硅、氧化铝等表面保护层。此外，可以部分改变防反射层的组成。
防反射层可以形成于受光面和背面的整面或部分区域上。在杂质扩散层的上部，可以在防反射层中设置接触孔。通过这样操作，能够将接下来形成的电极与杂质扩散层电连接。设置接触孔的方法没有限制，优选为蚀刻。蚀刻中，可以根据防反射层的材质而使用适当的物质，作为例子，可以举出氟化铵等。
适当的情况中，还可以利用烧穿(fire-through)法。烧穿法是下述方法：在防反射层上形成电极后，通过煅烧过程中的玻璃颗粒的熔融，在将防反射层分解的同时使电极与半导体基板粘接的方法，也被称为煅烧贯通。这样的情况中，防反射层中适合使用的材料是氮化硅。
接着，在半导体基板的两面上分别形成电极。电极的形成中可以不加特别限制地使用通常使用的方法。
利用烧穿法时，可以使用例如包含金属颗粒和玻璃颗粒的表面电极用金属糊剂。可以将其以在形成杂质扩散层的区域上成为期望形状的方式施予，通过热处理而使金属颗粒贯通于防反射层或钝化层，在杂质扩散层上的电极形成区域中形成表面电极。作为表面电极用金属糊剂，可以使用例如该技术领域中常用的银糊剂等。
<太阳能电池元件的制造方法>
本发明的太阳能电池的制造方法具有：在上述步骤中得到的形成有第一导电型的杂质扩散层和第二导电型的杂质扩散层的半导体基板的各杂质扩散层上形成电极的步骤。
图3以截面图的方式示出示意性表示本实施方式所述的两面受光型太阳能电池元件的制造方法的一个例子的步骤图。但是，该步骤图不以任何方式限制本发明。
使用图3说明半导体基板使用n型半导体基板、第一导电型使用p型、第二导电型使用n型时的例子。
首先，如图3(i)所示那样，准备具有50μm~300μm左右的厚度的n型半导体基板7。该n型半导体基板7可以对通过CZ(Czochrzlski，直拉法)法、FZ(Floating Zone，浮区)法、EFG(Edge Defined Film Growth，边缘限定膜生长)法、铸造法等形成的单晶或多晶体的硅锭等进行切片而得到，例如具有1×1015个原子/cm3~1×1019个原子/cm3左右的磷等n型杂质。
n型半导体基板7优选用碱水溶液进行洗涤。通过用碱水溶液进行洗涤，能够去除在n型半导体基板7的表面上存在的有机物、颗粒等，进一步提高了钝化效果。
作为利用碱水溶液的洗涤的方法，可以例示出一般公知的RCA洗涤等。例如，可以在氨水-过氧化氢水的混合溶液中浸渍n型半导体基板7，在60℃~80℃下处理，由此去除有机物和颗粒并进行洗涤。洗涤时间优选为10秒~10分钟、更优选为30秒~5分钟。
n型半导体基板7优选通过碱蚀刻等而在两面上形成例如金字塔结构那样的纹理结构(未图示)。由此，可以抑制太阳光的反射。
接着，如图3(ii)所示那样，将p型杂质扩散组合物涂布于一个表面上，形成p型杂质扩散组合物膜8。接着，如图3(iii)所示那样，在扩散板4上将半导体基板7以各自的形成有p型杂质扩散组合物膜8的表面彼此相对的方式进行配置。
并且，热扩散从而形成p型杂质扩散层9。此时，p型杂质扩散组合物膜8通过用于热扩散的热处理而形成热处理物10。作为热处理温度，优选为800℃~1200℃。
接着，如图3(iv)所示那样，在向POCl3溶液鼓泡N2气体、氮气/氧气混合气体的同时，将n型半导体基板7加热至750℃~950℃，从而一并形成磷硅酸盐玻璃层11和n型杂质扩散层12。p型杂质扩散组合物膜的热处理物10形成遮罩层，抑制了磷向形成有p型杂质扩散层9的背面扩散。其后，在包含氧气的氛围下将半导体基板氧化，由此将污染层氧化。针对经氧化的污染层，未与p型杂质扩散组合物膜的热处理物10和磷硅酸盐玻璃层11一体化，因此没有记载。
接着，如图3(v)所示那样，去除p型杂质扩散组合物膜的热处理物10和磷硅酸盐玻璃层11。作为用于去除的方法，可以举出例如在氢氟酸等蚀刻液中浸渍的方法。
接着，如图3(vi)所示那样，在受光面和背面上分别形成防反射层兼钝化层13。作为防反射层兼钝化层13，如上所述，可以举出氮化硅层、氧化钛层、氧化硅层、氧化铝层等作为特别优选的例子。
该实施方式中，防反射层兼钝化层13形成于受光面和背面中的部分区域。
其后，如图3(vii)所示那样，在受光面和背面各自中，在不存在防反射层兼钝化层13的部分上形成p电极14和n电极15。电极可以在施予电极形成用糊剂后进行加热处理从而形成。
图3中，例示出在n型半导体基板上的防反射层兼钝化层13上预先设置缺损部、并在该处形成p电极14和n电极15的方法。但是，防反射层兼钝化层13在整面上形成时，作为电极形成用糊剂而使用包含具有烧穿性的玻璃颗粒的物质，由此可以在煅烧后贯通防反射层兼钝化层，得到杂质扩散层与电极的欧姆接触。以上述那样的方式，可以得到太阳能电池元件。
<太阳能电池>
本发明的太阳能电池可以通过上述太阳能电池元件的制造方法而得到。由此，本发明的太阳能电池中，抑制了杂质扩散层在半导体基板的不需要区域中的形成，实现了电池性能的提高。
太阳能电池元件可以在电极上配置标签线(tab line)等配线材料，借助该配线材料而连结多个太阳能电池元件，从而构成太阳能电池模块。进一步，太阳能电池模块可以用密封材料密封而构成。
实施例
以下，举出实施例，进一步具体说明本发明，但本发明不限于这些实施例。
(实施例1)
向500mL的三口烧瓶中，投入聚乙烯醇(和光纯药制，聚合度为500)20.8g、水144g，在搅拌的同时升温至80℃，进行1小时搅拌后，加入丙二醇单甲基醚(KH Neochem Co., Ltd.制)231.6g和三氧化二硼 3.6g，在80℃下进行1小时搅拌。冷却至40℃后，添加氟系表面活性剂MEGAFACE F477(DIC Corporation制)0.12g，搅拌30分钟，从而制作p型杂质扩散组合物。
接着，在两个表面上实施了纹理加工的n型半导体基板的一个表面上，通过旋涂整面涂布p型杂质扩散组合物，在150℃下进行1分钟干燥，制作在一个表面上形成有p型杂质扩散组合物膜的半导体基板。
接着，如图1(ii)所示那样，在扩散板上，配置在一个表面上形成有p型杂质扩散组合物膜的半导体基板。两张一组的半导体基板的各自的形成有p型杂质扩散组合物膜的表面间的距离、和未形成p型杂质扩散组合物膜的表面间的距离均为3mm。
接着，在流通O2：0.2L/分钟、N2：9.8L/分钟的扩散炉(Koyo Thermo Systems Co.,Ltd.，206A-M100)中，在设定为700℃的状态下放入扩散板。其后，以15℃/分钟升温至950℃，在950℃下进行30分钟热处理，从而形成p型杂质扩散层。
接着，以10℃/分钟降温至830℃。在830℃下，在流通O2：0.2L/分钟、N2：9.8L/分钟、和鼓泡至POCl3中的N2：1.5L/分钟的扩散炉中进行5分钟处理。其后，停止流通鼓泡至POCl3中的N2，在流通O2：0.2L/分钟、N2：9.8L/分钟的气体中，在该温度下进行12分钟热处理，从而在除了形成有p型杂质扩散组合物膜的区域之外形成n型杂质扩散层。其后，以10℃/分钟降温至700℃，从扩散炉中取出n型半导体基板。
接着，通过氢氟酸去除在n型半导体基板的表面上残留的玻璃层(p型杂质扩散组合物的热处理物10和磷硅酸盐玻璃层11)。p型杂质扩散层区域的薄层电阻的平均值为65Ω/□，在形成有p型杂质扩散组合物膜的表面的相反面上形成的n型杂质扩散层区域的薄层电阻的平均值为55Ω/□。
(p型杂质扩散层形成时的外扩散的评价)
使用SIMS(二次离子质量分析计，Cameca公司，IMS-7F)，测定在实施例1中制作的半导体基板的n型杂质扩散层中的n型半导体基板表层的硼元素的浓度。一次离子使用Cs＋。n型半导体基板表层的硼浓度为7×1017个原子/cm3以下，硼对n型半导体基板表层的污染受到抑制。
(实施例2)
在两个表面上实施了纹理加工的n型半导体基板的一个表面上，通过旋涂整面涂布与实施例1相同的p型杂质扩散组合物，在150℃下进行1分钟干燥，制作在一个表面上形成有p型杂质扩散组合物膜的半导体基板。
接着，如图2所示那样，在扩散板上，配置在一个表面上形成有p型杂质扩散组合物膜的半导体基板。两张一组的半导体基板的各自的形成有p型杂质扩散组合物膜的表面间的距离为0mm，未形成p型杂质扩散组合物膜的表面间的距离为3mm。
接着，在流通O2：0.2L/分钟、N2：9.8L/分钟的扩散炉(Koyo Thermo Systems Co.,Ltd.，206A-M100)中，在设定为700℃的状态下放入扩散板。其后，以15℃/分钟升温至950℃，在950℃下进行30分钟热处理，从而形成p型杂质扩散层。
接着，以10℃/分钟降温至830℃。在830℃下，在流通O2：0.2L/分钟、N2：9.8L/分钟、和鼓泡至POCl3中的N2：1.5L/分钟的扩散炉中进行5分钟处理。其后，停止流通鼓泡至POCl3中的N2，在流通O2：0.2L/分钟、N2：9.8L/分钟的气体中，在该温度下进行12分钟热处理，从而在除了形成有p型杂质扩散组合物膜的区域之外形成n型杂质扩散层。其后，以10℃/分钟降温至700℃，从扩散炉中取出n型半导体基板。
接着，通过氢氟酸去除在n型半导体基板的表面上残留的玻璃层(p型杂质扩散组合物的热处理物10和磷硅酸盐玻璃层11)。p型杂质扩散层区域的薄层电阻的平均值为67Ω/□，在形成有p型杂质扩散组合物膜的表面的相反面上形成的n型杂质扩散层区域的薄层电阻的平均值为56Ω/□。
(p型杂质扩散层形成时的外扩散的评价)
使用SIMS(二次离子质量分析计，Cameca公司，IMS-7F)，测定在实施例2中制作的半导体基板的n型杂质扩散层中的n型半导体基板表层的硼元素的浓度。一次离子使用Cs＋。n型半导体基板表层的硼浓度为6×1016个原子/cm3以下，硼对n型半导体基板表层的污染受到抑制。
(实施例3)
在两个表面上实施了纹理加工的n型半导体基板的一个表面上，通过旋涂整面涂布与实施例1相同的p型杂质扩散组合物，在150℃下进行1分钟干燥，制作在一个表面上形成有p型杂质扩散组合物膜的半导体基板。
接着，如图2所示那样，在扩散板上，配置在一个表面上形成有p型杂质扩散组合物膜的半导体基板。两张一组的半导体基板的各自的形成有p型杂质扩散组合物膜的表面间的距离为0mm，未形成p型杂质扩散组合物膜的表面间的距离为3mm。
接着，在流通O2：0.2L/分钟、N2：9.8L/分钟的扩散炉(Koyo Thermo Systems Co.,Ltd.，206A-M100)中，在设定为700℃的状态下放入扩散板。其后，以15℃/分钟升温至950℃，在950℃下进行30分钟热处理，从而形成p型杂质扩散层。
接着，以10℃/分钟降温至830℃。在830℃下，在流通O2：0.2L/分钟、N2：9.8L/分钟、和鼓泡至POCl3中的N2：1.5L/分钟的扩散炉中进行5分钟处理。其后，停止流通鼓泡至POCl3中的N2，在流通O2：0.2L/分钟、N2：9.8L/分钟的气体中，在该温度下进行12分钟热处理，从而在除了形成有p型杂质扩散组合物膜的区域之外形成n型杂质扩散层。
接着，以10℃/分钟升温至900℃。在900℃下，在流通O2：5L/分钟的气体中，在该温度下进行20分钟热处理，使半导体基板表面氧化。
其后，以10℃/分钟降温至700℃，从扩散炉中取出n型半导体基板。
接着，通过氢氟酸去除在n型半导体基板的表面上残留的玻璃层(p型杂质扩散组合物的热处理物10和磷硅酸盐玻璃层11)。p型杂质扩散层区域的薄层电阻的平均值为60Ω/□，在形成有p型杂质扩散组合物膜的表面的相反面上形成的n型杂质扩散层区域的薄层电阻的平均值为51Ω/□。
(p型杂质扩散层形成时的外扩散的评价)
使用SIMS(二次离子质量分析计，Cameca公司，IMS-7F)，测定在实施例3中制作的半导体基板的n型杂质扩散层中的n型半导体基板表层的硼元素的浓度。一次离子使用Cs＋。n型半导体基板表层的硼浓度为5×1015个原子/cm3以下，硼对n型半导体基板表层的污染受到抑制。
(实施例4)
在两个表面上实施了纹理加工的n型半导体基板的一个表面上，通过旋涂整面涂布与实施例1相同的p型杂质扩散组合物，在150℃下进行1分钟干燥，制作在一个表面上形成有p型杂质扩散组合物膜的半导体基板。
接着，如图2所示那样，在扩散板上，配置在一个表面上形成有p型杂质扩散组合物膜的半导体基板。两张一组的半导体基板的各自的形成有p型杂质扩散组合物膜的表面间的距离为0mm，未形成p型杂质扩散组合物膜的表面间的距离为3mm。
接着，在流通O2：0.2L/分钟、N2：9.8L/分钟的扩散炉(Koyo Thermo Systems Co.,Ltd.，206A-M100)中，在设定为700℃的状态下放入扩散板。其后，以15℃/分钟升温至950℃，在950℃下进行30分钟热处理，从而形成p型杂质扩散层。
接着，以10℃/分钟降温至900℃。在900℃下，在流通O2：5L/分钟的气体中，在该温度下进行20分钟热处理，使半导体基板表面氧化。
接着，以10℃/分钟降温至830℃。在830℃下，在流通O2：0.2L/分钟、N2：9.8L/分钟、和鼓泡至POCl3中的N2：1.5L/分钟的扩散炉中进行5分钟处理。其后，停止流通鼓泡至POCl3中的N2，在流通O2：0.2L/分钟、N2：9.8L/分钟的气体中，在该温度下进行12分钟热处理，从而在除了形成有p型杂质扩散组合物膜的区域之外形成n型杂质扩散层。其后，以10℃/分钟降温至700℃，从扩散炉中取出n型半导体基板。
接着，通过氢氟酸去除在n型半导体基板的表面上残留的玻璃层(p型杂质扩散组合物的热处理物10和磷硅酸盐玻璃层11)。p型杂质扩散层区域的薄层电阻的平均值为62Ω/□，在形成有p型杂质扩散组合物膜的表面的相反面上形成的n型杂质扩散层区域的薄层电阻的平均值为61Ω/□。
(p型杂质扩散层形成时的外扩散的评价)
使用SIMS(二次离子质量分析计，Cameca公司，IMS-7F)，测定在实施例4中制作的半导体基板的n型杂质扩散层中的n型半导体基板表层的硼元素的浓度。一次离子使用Cs＋。n型半导体基板表层的硼浓度为2×1016个原子/cm3以下，硼对n型半导体基板表层的污染受到抑制。
(实施例5)
在两个表面上实施了纹理加工的n型半导体基板的一个表面上，通过旋涂整面涂布与实施例1相同的p型杂质扩散组合物，在150℃下进行1分钟干燥，制作在一个表面上形成有p型杂质扩散组合物膜的半导体基板。
接着，如图2所示那样，在扩散板上，配置在一个表面上形成有p型杂质扩散组合物膜的半导体基板。两张一组的半导体基板的各自的形成有p型杂质扩散组合物膜的表面间的距离为0mm，未形成p型杂质扩散组合物膜的表面间的距离为3mm。
接着，在流通O2：0.2L/分钟、N2：9.8L/分钟的扩散炉(Koyo Thermo Systems Co.,Ltd.，206A-M100)中，在设定为700℃的状态下放入扩散板。
接着，以15℃/分钟升温至900℃。在900℃下，在流通O2：5L/分钟的气体中，在该温度下进行20分钟热处理，使半导体基板表面氧化。
接着，以15℃/分钟升温至950℃，在950℃下进行30分钟热处理，从而形成p型杂质扩散层。
接着，以10℃/分钟降温至830℃。在830℃下，在流通O2：0.2L/分钟、N2：9.8L/分钟、和鼓泡至POCl3中的N2：1.5L/分钟的扩散炉中进行5分钟处理。其后，停止流通鼓泡至POCl3中的N2，在流通O2：0.2L/分钟、N2：9.8L/分钟的气体中，在该温度下进行12分钟热处理，从而在除了形成有p型杂质扩散组合物膜的区域之外形成n型杂质扩散层。其后，以10℃/分钟降温至700℃，从扩散炉中取出n型半导体基板。
接着，通过氢氟酸去除在n型半导体基板的表面上残留的玻璃层(p型杂质扩散组合物的热处理物10和磷硅酸盐玻璃层11)。p型杂质扩散层区域的薄层电阻的平均值为64Ω/□，在形成有p型杂质扩散组合物膜的表面的相反面上形成的n型杂质扩散层区域的薄层电阻的平均值为65Ω/□。
(p型杂质扩散层形成时的外扩散的评价)
使用SIMS(二次离子质量分析计，Cameca公司，IMS-7F)，测定在实施例5中制作的半导体基板的n型杂质扩散层中的n型半导体基板表层的硼元素的浓度。一次离子使用Cs＋。n型半导体基板表层的硼浓度为4×1016个原子/cm3以下，硼对n型半导体基板表层的污染受到抑制。
(比较例1)
在两个表面上实施了纹理加工的n型半导体基板的一个表面上，通过旋涂整面涂布与实施例1相同的p型杂质扩散组合物，在150℃下进行1分钟干燥，制作在一个表面上形成有p型杂质扩散组合物膜的半导体基板。
接着，如图4所示那样，在扩散板上，将在一个表面上形成有p型杂质扩散组合物膜的半导体基板以各自的形成有p型杂质扩散组合物膜的表面朝向相同的方式进行配置。各半导体基板的距离均为3mm。
接着，在流通O2：0.2L/分钟、N2：9.8L/分钟的扩散炉(Koyo Thermo Systems Co.,Ltd.，206A-M100)中，在设定为700℃的状态下放入扩散板。其后，以15℃/分钟升温至950℃，在950℃下进行30分钟热处理，从而形成p型杂质扩散层。
接着，以10℃/分钟降温至830℃。在830℃下，在流通O2：0.2L/分钟、N2：9.8L/分钟、和鼓泡至POCl3中的N2：1.5L/分钟的扩散炉中进行5分钟处理。其后，停止流通鼓泡至POCl3中的N2，在O2：0.2L/分钟、N2：9.8L/分钟的气体中，在该温度下进行12分钟热处理，从而在除了形成有p型杂质扩散组合物膜的区域之外形成n型杂质扩散层。其后，以10℃/分钟降温至700℃，从扩散炉中取出n型半导体基板。
接着，通过氢氟酸去除在n型半导体基板的表面上残留的玻璃层(p型杂质扩散组合物的热处理物10和磷硅酸盐玻璃层11)。p型杂质扩散层区域的薄层电阻的平均值为66Ω/□，在形成有p型杂质扩散组合物膜的表面的相反面上形成的n型杂质扩散层区域的薄层电阻的平均值为56Ω/□。
(p型杂质扩散层形成时的外扩散的评价)
使用SIMS(二次离子质量分析计，Cameca公司，IMS-7F)，测定在比较例1中制作的半导体基板的n型杂质扩散层中的n型半导体基板表层的硼元素的浓度。一次离子使用Cs＋。n型半导体基板表层的硼浓度为1020个原子/cm3，n型半导体基板表层中存在硼污染。
附图标记说明
1 半导体基板
2 第一导电型的杂质扩散组合物膜
3 在一个表面上形成有第一导电型的杂质扩散组合物膜的半导体基板
4 扩散板
5 第一导电型的杂质扩散层
6 第一导电型的杂质扩散组合物膜的热处理物层
7 n型半导体基板
8 p型杂质扩散组合物膜
9 p型杂质扩散层
10 p型杂质扩散组合物膜的热处理物
11 磷硅酸盐玻璃层
12 n型杂质扩散层
13 防反射层兼钝化层
14 p电极
15 n电极
16 扩散炉。

Claims (12)

1.半导体元件的制造方法，其是使用多个半导体基板的半导体元件的制造方法，其特征在于，包括下述(a)~(c)的步骤，在(b)和(c)的步骤中，将两张一组的半导体基板以各自的形成有第一导电型的杂质扩散组合物膜的表面彼此相对的方式进行配置，
(a)在各半导体基板的一个表面上涂布第一导电型的杂质扩散组合物从而形成第一导电型的杂质扩散组合物膜的步骤；
(b)将形成有所述第一导电型的杂质扩散组合物膜的半导体基板进行加热、使所述第一导电型的杂质向所述半导体基板扩散从而形成第一导电型的杂质扩散层的步骤；
(c)在具有包含第二导电型的杂质的气体的氛围下将所述半导体基板进行加热、使第二导电型的杂质向所述半导体基板的另一个表面扩散从而形成第二导电型的杂质扩散层的步骤。
2.根据权利要求1所述的半导体元件的制造方法，其中，所述(c)的步骤在所述(b)的步骤之后以所述第一导电型的杂质扩散组合物膜的热处理物作为遮罩而进行。
3.根据权利要求1或2所述的半导体元件的制造方法，其中，所述(c)的步骤在所述(b)的步骤之后连续进行。
4.根据权利要求1~3中任一项所述的半导体元件的制造方法，其特征在于，所述(c)的步骤中的形成第二导电型的杂质扩散层时的加热温度是与所述(b)的步骤中的形成第一导电型的杂质扩散层时的加热温度相比低50~200℃的温度。
5.根据权利要求1~4中任一项所述的半导体元件的制造方法，其特征在于，还包括(d)在包含氧气的氛围下使半导体基板表面氧化的步骤。
6.根据权利要求5所述的半导体元件的制造方法，其特征在于，所述(d)的步骤在所述(c)的步骤之后连续进行。
7.根据权利要求1~6中任一项所述的半导体元件的制造方法，其是使用多组所述两张一组的半导体基板的半导体元件的制造方法，其特征在于，
所述(b)和(c)的步骤中，
所述多组两张一组的半导体基板中，各组中形成有所述第一导电型的杂质扩散组合物膜的表面间的距离(W1)、和相邻组中与形成有所述第一导电型的杂质扩散组合物膜的表面相反一侧的表面间的距离(W2)满足(W1)<(W2)。
8.根据权利要求1~7中任一项所述的半导体元件的制造方法，其中，所述(b)和(c)的步骤中的多个半导体基板的配置中，所述两张一组的半导体基板的形成有所述第一导电型的杂质扩散组合物膜的表面间的距离为0mm。
9.根据权利要求1~8中任一项所述的半导体元件的制造方法，其特征在于，所述(b)的步骤在包含氧气的氛围下进行。
10.根据权利要求1~9中任一项所述的半导体元件的制造方法，其中，所述(b)的步骤中的气体氛围中的氮气和氧气的比率与所述(c)的步骤中的气体氛围中的氮气和氧气的比率相同。
11.根据权利要求1~10中任一项所述的半导体元件的制造方法，其中，所述第一导电型为p型，所述第二导电型为n型。
12.太阳能电池的制造方法，其中，使用权利要求1~11中任一项所述的半导体元件的制造方法。
CN201680071206.0A 2015-12-07 2016-12-02 半导体元件的制造方法和太阳能电池的制造方法 Active CN108391449B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015238191 2015-12-07
JP2015-238191 2015-12-07
PCT/JP2016/085915 WO2017099020A1 (ja) 2015-12-07 2016-12-02 半導体素子の製造方法および太陽電池の製造方法

Publications (2)

Publication Number Publication Date
CN108391449A true CN108391449A (zh) 2018-08-10
CN108391449B CN108391449B (zh) 2022-05-17

Family

ID=59014069

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680071206.0A Active CN108391449B (zh) 2015-12-07 2016-12-02 半导体元件的制造方法和太阳能电池的制造方法

Country Status (4)

Country Link
JP (1) JP6838399B2 (zh)
CN (1) CN108391449B (zh)
TW (1) TWI700733B (zh)
WO (1) WO2017099020A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018043523A1 (ja) * 2016-08-31 2018-03-08 パナソニックプロダクションエンジニアリング株式会社 ボロン拡散層およびリン拡散層の形成方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102484148A (zh) * 2009-08-26 2012-05-30 三菱电机株式会社 太阳能电池单元及其制造方法
JP2013187462A (ja) * 2012-03-09 2013-09-19 Sharp Corp 光電変換素子および光電変換素子の製造方法
US20130247980A1 (en) * 2010-12-06 2013-09-26 Sharp Kabushiki Kaisha Method for fabricating back electrode type solar cell, and back electrode type solar cell
JP2014007284A (ja) * 2012-06-25 2014-01-16 Mitsubishi Electric Corp 太陽電池セルの製造方法
CN103718309A (zh) * 2011-07-25 2014-04-09 日立化成株式会社 半导体基板及其制造方法、太阳能电池元件、以及太阳能电池
JP2014220276A (ja) * 2013-05-01 2014-11-20 信越化学工業株式会社 太陽電池の製造方法及び太陽電池
CN104428901A (zh) * 2012-07-12 2015-03-18 日立化成株式会社 太阳能电池元件及其制造方法
US20150083183A1 (en) * 2012-04-25 2015-03-26 Mitsubishi Electric Corporation Solar cell, manufacturing method for solar cell, and solar cell module
JP2015115487A (ja) * 2013-12-12 2015-06-22 日立化成株式会社 半導体基板の製造方法、半導体基板、太陽電池素子の製造方法及び太陽電池素子

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3326343B2 (ja) * 1996-12-10 2002-09-24 シャープ株式会社 太陽電池セルを製造するための方法と治具
JP4812147B2 (ja) * 1999-09-07 2011-11-09 株式会社日立製作所 太陽電池の製造方法
JP2011129867A (ja) * 2009-11-17 2011-06-30 Shirakuseru Kk ボロン拡散層を有するシリコン太陽電池セル及びその製造方法
JP6100471B2 (ja) * 2012-03-29 2017-03-22 東京応化工業株式会社 不純物拡散成分の拡散方法、及び太陽電池の製造方法
JP2014022027A (ja) * 2012-07-23 2014-02-03 Teijin Dupont Films Japan Ltd 二軸配向ポリエステルフィルムおよびそれを用いた塗布型磁気記録テープ

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102484148A (zh) * 2009-08-26 2012-05-30 三菱电机株式会社 太阳能电池单元及其制造方法
US20130247980A1 (en) * 2010-12-06 2013-09-26 Sharp Kabushiki Kaisha Method for fabricating back electrode type solar cell, and back electrode type solar cell
CN103718309A (zh) * 2011-07-25 2014-04-09 日立化成株式会社 半导体基板及其制造方法、太阳能电池元件、以及太阳能电池
JP2013187462A (ja) * 2012-03-09 2013-09-19 Sharp Corp 光電変換素子および光電変換素子の製造方法
US20150083183A1 (en) * 2012-04-25 2015-03-26 Mitsubishi Electric Corporation Solar cell, manufacturing method for solar cell, and solar cell module
JP2014007284A (ja) * 2012-06-25 2014-01-16 Mitsubishi Electric Corp 太陽電池セルの製造方法
CN104428901A (zh) * 2012-07-12 2015-03-18 日立化成株式会社 太阳能电池元件及其制造方法
JP2014220276A (ja) * 2013-05-01 2014-11-20 信越化学工業株式会社 太陽電池の製造方法及び太陽電池
JP2015115487A (ja) * 2013-12-12 2015-06-22 日立化成株式会社 半導体基板の製造方法、半導体基板、太陽電池素子の製造方法及び太陽電池素子

Also Published As

Publication number Publication date
JP6838399B2 (ja) 2021-03-03
CN108391449B (zh) 2022-05-17
JPWO2017099020A1 (ja) 2018-09-20
WO2017099020A1 (ja) 2017-06-15
TW201730934A (zh) 2017-09-01
TWI700733B (zh) 2020-08-01

Similar Documents

Publication Publication Date Title
CN104981893B (zh) 太阳能电池单元的制造方法
TWI629372B (zh) 利用抑制磷擴散之可印刷摻雜介質製造太陽能電池之方法
CN105122461A (zh) 太阳能电池的制造方法
CN103875082A (zh) 光伏装置的制造方法及光伏装置
JP2017076802A (ja) パッシベーション膜付半導体基板及びその製造方法、並びに太陽電池素子及びその製造方法
CN102576751A (zh) 太阳能电池单元
TWI589012B (zh) 太陽電池元件及其製造方法
JP6099437B2 (ja) 拡散剤組成物、及び不純物拡散層の形成方法
JP2018082211A (ja) パッシベーション膜形成用組成物、パッシベーション膜付半導体基板及びその製造方法、並びに太陽電池素子及びその製造方法
CN108391449A (zh) 半导体元件的制造方法和太阳能电池的制造方法
JP2014157871A (ja) パッシベーション膜形成用組成物、パッシベーション膜付半導体基板及びその製造方法、並びに太陽電池素子及びその製造方法
TW201703855A (zh) 用於高效結晶矽太陽能電池製造中作為擴散及合金化阻障物之可印刷糊狀物
KR101541657B1 (ko) 태양 전지 기판, 태양 전지 기판의 제조 방법, 태양 전지 소자 및 태양 전지
KR20170026538A (ko) 패시베이션층 형성용 조성물, 패시베이션층이 형성된 반도체 기판 및 그의 제조 방법, 태양 전지 소자 및 그의 제조 방법, 및 태양 전지
KR20100131728A (ko) 에칭 및 도핑 기능을 가지는 페이스트 조성물
JP6424422B2 (ja) パッシベーション層付半導体基板の製造方法、パッシベーション層付半導体基板、太陽電池素子の製造方法及び太陽電池素子
JP2016506629A (ja) シリコンウェハから不純物をゲッタリングするための酸化物媒体
JP6107033B2 (ja) 半導体基板パッシベーション膜形成用組成物、パッシベーション膜付半導体基板及びその製造方法、並びに太陽電池素子及びその製造方法
JP2017188537A (ja) 太陽電池素子及びその製造方法並びに太陽電池
US20180062022A1 (en) Sol-gel-based printable doping media which inhibit parasitic diffusion for the local doping of silicon wafers
JP2017045834A (ja) 太陽電池用パッシベーション膜の製造方法
JP2017208464A (ja) 半導体素子、その製造方法、それを用いた太陽電池およびその製造方法
JP2017208463A (ja) 半導体素子、その製造方法、それを用いた太陽電池およびその製造方法
JP2014072436A (ja) 半導体基板パッシベーション膜形成用組成物、パッシベーション膜付半導体基板及びその製造方法、並びに太陽電池素子及びその製造方法
TW201718783A (zh) 用於高效結晶矽太陽能電池製造中作為擴散及合金化阻障物之可印刷油墨

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant