[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

CN108352307B - Iii族氮化物半导体基板的制造方法及iii族氮化物半导体基板 - Google Patents

Iii族氮化物半导体基板的制造方法及iii族氮化物半导体基板 Download PDF

Info

Publication number
CN108352307B
CN108352307B CN201680063653.1A CN201680063653A CN108352307B CN 108352307 B CN108352307 B CN 108352307B CN 201680063653 A CN201680063653 A CN 201680063653A CN 108352307 B CN108352307 B CN 108352307B
Authority
CN
China
Prior art keywords
group iii
nitride semiconductor
iii nitride
layer
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201680063653.1A
Other languages
English (en)
Other versions
CN108352307A (zh
Inventor
松本光二
小野敏昭
天野浩
本田善央
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corp filed Critical Sumco Corp
Priority to CN202210395027.XA priority Critical patent/CN115020192A/zh
Publication of CN108352307A publication Critical patent/CN108352307A/zh
Application granted granted Critical
Publication of CN108352307B publication Critical patent/CN108352307B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0227—Pretreatment of the material to be coated by cleaning or etching
    • C23C16/0236—Pretreatment of the material to be coated by cleaning or etching by etching with a reactive gas
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/301—AIII BV compounds, where A is Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C23C16/303—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/38—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C30B29/406—Gallium nitride
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H01L21/02645—Seed materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/34—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being on the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/025—Physical imperfections, e.g. particular concentration or distribution of impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02513—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10323—Aluminium nitride [AlN]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/1033—Gallium nitride [GaN]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)
  • Drying Of Semiconductors (AREA)
  • Led Devices (AREA)

Abstract

本发明提供一种能够有效率地得到表面的位错密度低的III族氮化物半导体基板的III族氮化物半导体基板的制造方法。本发明的III族氮化物半导体基板的制造方法的特征在于，具有：第一工序，在基板上形成第二III族氮化物半导体层；第二工序，在所述第二III族氮化物半导体层上形成保护层，第三工序，通过对所述保护层及所述第二III族氮化物半导体层的气相蚀刻在所述第二III族氮化物半导体层上的位错部分选择性地形成凹槽，及第四工序，以残留有所述凹槽的方式在所述第二III族氮化物半导体层及/或残留的所述保护层上形成第三III族氮化物半导体层。

Description

III族氮化物半导体基板的制造方法及III族氮化物半导体 基板
技术领域
本发明涉及一种III族氮化物半导体基板的制造方法及III族氮化物半导体基板。
背景技术
在使III族氮化物半导体层生长于基板上而制造III族氮化物半导体基板的处理中，通常，由于基板材料与III族氮化物半导体材料的晶格不匹配而在 III族氮化物半导体层中产生较多的位错。将GaN成膜于Si基板上的情况下， GaN层表面的位错密度是1×109～1×1010/cm2，而即使将近年一般所使用的蓝宝石用作基板，GaN层表面的位错密度为5×108/cm2左右。关于位错，将III 族氮化物半导体基板作为LED的情况下，成为发光效率的降低的原因，而作为功率装置的情况下，成为产生泄漏电流的原因。
专利文献1中记载有如下GaN系化合物半导体的制造方法，即在基板上形成第一GaN系化合物半导体层，在其上方离散性地形成SiN缓冲体，在其上方形成第二GaN系化合物半导体层。对下述内容进行了说明：在该技术中，由于 SiN缓冲体的存在，第二GaN系化合物半导体层内的位错减少。
专利文献2中记载有如下III族氮化物半导体的制造方法，即在Si基板上条纹状地形成SiO2，之后，使III族氮化物半导体层生长。对下述内容进行说明：在该技术中，通过III族氮化物半导体层横向生长于SiO2上，从而位错减少。
现有技术文献
专利文献
专利文献1：日本特开2002-43233号公报
专利文献2：日本特开2000-331946号公报
然而，在专利文献1的技术中，在未形成有SiN缓冲体的位置，位错自第一GaN系化合物半导体层扩展至第二GaN系化合物半导体层内。难以使扩展的位错发生弯曲而不脱离至第二GaN系化合物半导体层的表面。
另外，在专利文献2的技术中，对于SiO2的图案化需要另外的工序，因此产生生产成本。另外，如果使III族氮化物半导体层生长于条纹状的SiO2上，则能够在施加由晶格常数差、热膨胀系数差产生的应力的一侧产生不匀，因此产生基板的翘曲的问题。
发明内容
因此，鉴于上述课题，本发明的目的在于提供一种能够有效率地得到表面的位错密度低的III族氮化物半导体基板的III族氮化物半导体基板的制造方法。
用于解决技术问题的方案
关于解决上述课题的本申请的第一发明的主旨方案，III族氮化物半导体基板的制造方法的其特征在于，具有：
第一工序，在基板上形成第二III族氮化物半导体层；
第二工序，在所述第二III族氮化物半导体层上形成保护层；
第三工序，通过对所述保护层及所述第二III族氮化物半导体层的气相蚀刻在所述第二III族氮化物半导体层上的位错部分选择性地形成凹槽；及
第四工序，以残留有所述凹槽的方式在所述第二III族氮化物半导体层及/ 或残留的所述保护层上形成第三III族氮化物半导体层。
另外，关于解决上述问题的本申请的第二发明的主旨方案，III族氮化物半导体基板的制造方法的特征在于，具有：
第一工序，在基板上形成由第二III族氮化物半导体构成的多个初期核；
第二工序，通过气相蚀刻，使所述多个初期核中的一部分初期核消失；及
第三工序，在所述基板及所述多个初期核中残留的初期核上形成第三III 族氮化物半导体层。
发明效果
根据本发明的III族氮化物半导体基板的制造方法，能够有效率地得到表面的位错密度低的III族氮化物半导体基板。
附图说明
图1中，图1的(A)～图的1(E)是说明本申请的第一发明的一实施方式的 III族氮化物半导体基板100的制造方法的各工序的示意剖视图。
图2是图1的凹槽20附近的扩大图。
图3是说明本申请的第一发明的另一实施方式的III族氮化物半导体基板 200的制造方法的示意剖视图。
图4是说明本申请的第一发明的又一实施方式的III族氮化物半导体基板 300的制造方法的示意剖视图。
图5是说明本申请的第二发明的一实施方式的III族氮化物半导体基板 400的制造方法的各工序的示意剖视图。
图6是说明尺寸差少的相邻的初期核32、初期核34彼此会合时产生位错 16的示意图。
图7是说明尺寸差大的相邻的初期核32、初期核38彼此会合时未产生位错的示意图。
图8是说明比较例1的III族氮化物半导体基板500的制造方法的示意剖视图。
图9是说明比较例2的III族氮化物半导体基板600的制造方法的示意剖视图。
具体实施方式
首先在本说明书中，“III族氮化物半导体”是指以化学组成比例1:1含有III族元素(Al、Ga、In等)与N的化合物，可举出AlN、GaN、InN、 AlGaN、AlGaInN等。作为III族氮化物半导体的外延生长方法，能够使用 MOCVD法、HVPE法、MBE法等公知的方法。作为生长时的原料气体，作为Al原料而可举出TMA(三甲基铝)、作为Ga原料而可举出TMG(三甲基镓)、作为 N原料而可举出NH3(氨)。
(第一发明所涉及的III族氮化物半导体基板的制造方法)
以下，参照图1～图4的同时，详细说明本申请的第一发明的实施方式。然而，各图示是示意图，尺寸比并非严格，对于基板而言夸张描绘各层的厚度。
参照图1的(A)～图1的(E)，本申请的第一发明的一实施方式的III族氮化物半导体基板100的制造方法具有：在作为基板的Si基板10上，形成作为第一III族氮化物半导体层的AlN层12的工序(图1的(A))、在AlN层12上形成作为第二III族氮化物半导体层的GaN层14的工序(图1的(B)、第一工序)、在GaN层14上形成作为保护层的SiNx层18的工序(图1的(C)、第二工序)、通过对保护层18及GaN层14的气相蚀刻在GaN层14上的位错16部分选择性地形成凹槽20的工序(图1的(D)、第三工序)及以残留有凹槽20的方式在GaN层14及/或残留的保护层18上形成作为第三III族氮化物半导体层的GaN层22的工序(图1的(E)、第四工序)。
＜基板＞
基板的材质并无特别限定，作为基板除了如本实施方式所示的Si基板以外，也可使用蓝宝石基板、GaN基板、Ga2O3基板等。但是，从能够得到大面积基板的情况、低价的情况等出发，使用Si基板的情况从生产率及成本降低的观点为优选。Si基板表面的面方位并无特别限定，而能够作为(111)、(100)、(110)面等。基板的厚度考虑各层的外延生长后的翘曲量等而适宜设定即可。
＜第一III族氮化物半导体层＞
在第一发明中，优选为在基板上形成第一III族氮化物半导体层。在本实施方式中，如图1的(A)所示，在Si基板10上形成AlN层12。但在使用蓝宝石基板的情况下，未必形成第一III族氮化物半导体层。第一III族氮化物半导体层的厚度并无特别限定，但在Si基板上形成AlN层的情况下，其厚度能够设为20～300nm。在比20nm薄的情况下，无法充分地包覆Si基板表面，因此使GaN生长于其上方时，Si与Ga发生反应，因此不优选。另外，当超过300nm时，由于Si与AlN的晶格常数不同，因此在AlN上产生龟裂，而使Si 基板露出，因此同样地Si与Ga发生反应。作为第一III族氮化物半导体层，除AlN以外有AlN与AlGaN、InGaN等的组合。另外，基板为除Si以外的情况下，有GaN或AlGaN、InGaN等。
＜第二III族氮化物半导体层＞
接着，在基板，进而在第一III族氮化物半导体层上形成第二III族氮化物半导体层。在本实施方式中，如图1的(B)所示，在AlN层12上形成GaN层 14。第二III族氮化物半导体层的厚度并无特别限定，但能够设为100～ 2000nm。薄的情况下，在之后的再生长中未成为空洞。另外，只要产生有空洞即可，因此无需过度加厚，当加厚时，产生龟裂的可能性变高。作为第二III 族氮化物半导体层，除GaN以外有AlN、AlGaN、InGaN等。
此时，Si基板10与AlN层12的晶格不匹配，因此在AlN层12产生多个位错，而一部分的位错16扩展至GaN层14内，而一直到达至其表面。这种位错并不限定于本实施方式的材料，而通过异种基板(与III族氮化物半导体不同的材料的基板)与III族氮化物半导体的晶格不匹配而产生。在本申请的第一发明中，将未使该位错16扩展直至最终的III族氮化物半导体基板100的表面的情况作为目的，进行以下工序。
＜保护层＞
接着，在第二III族氮化物半导体层上形成保护层。如图1的(C)所示，本实施方式中，在GaN层14上作为保护层而形成SiNx层18。保护层的材质只要是因后述的气相蚀刻而不容易被H2或NH3蚀刻的材料则没有问题，但作为在 III族氮化物半导体层生长时以最常被使用的MOCVD法能够生长的一般的材料，优选设为SiNx或AlN。由此，不用从成膜炉取出基板，而能够在同一炉内连续性地形成保护膜。
作为使SiNx层生长时的原料气体，作为Si原料能够举出四甲基硅烷Si (CH3)4、而作为N原料能够举出NH3(氨)。将保护层作为SiNx层的情况下，将它们形成于GaN层14的整个面时，无法使后述的第三III族氮化物半导体层生长于其上方，或即使能够生长也会成为多晶体。因此，使SiNx层18 离散性地生长于GaN层14上。基于SiNx层的GaN层的包覆率优选为50％以上且小于100％，尤其优选为50～95％。小于50％的情况下，因无法充分得到通过形成保护层的效果(后述的气相蚀刻时的位错选择性)。从该观点来看，SiNx 层的生长时间例如优选为30秒～20分钟，进一步优选为3～10分钟。
形成SiNx层18时的基板温度优选为600～1200℃，尤其优选为900～ 1200℃。另外，炉内压力优选为10～1000hPa。此时，SiNx层18的厚度优选为1～50nm，尤其优选为1～10nm。小于1nm的情况下，基于蚀刻的位错选择性不足，而超过50nm的情况是因为通过SiNx的缓和而在SiNx产生许多的位错。
将保护层作为AlN层的情况下，第二III族氮化物半导体层未作为AlN 层，且能够使第三III族氮化物半导体层在保护层上生长，因此优选为AlN层形成于GaN层14的整个面。此时，AlN层的厚度优选为1～50nm，尤其优选为 1～20mm。小于1nm的情况下，基于蚀刻的位错选择性不足，而超过50nm的情况是因为通过AlN的缓和而在AlN产生许多的位错。形成AlN层时的基板温度优选为600～1200℃，尤其优选为900～1200℃。另外，炉内压力优选为10～500hPa。
＜气相蚀刻＞
接着，进行对保护层及第二III族氮化物半导体层的气相蚀刻。在本实施方式中，进行对SiNx层18及GaN层14的气相蚀刻。如上所述，本发明人等发现在第二III族氮化物半导体层上形成保护层之后，在指定条件下进行气相蚀刻，由此能够在第二III族氮化物半导体层上的位错部分选择性地形成凹槽。如图1的(D)所示，在本实施方式中，能够选择性地在GaN层14上的位错 16部分形成凹槽20，如此形成的凹槽20能够阻止在GaN层14中扩展的位错16扩展至其上方的GaN层22。
并且，凹槽20对于其开口径而言形成地充分深，因此即使形成后续的GaN 层22也有残留。即，在形成保护层于第二III族氮化物半导体层之后，在指定条件下进行气相蚀刻，由此如图2所示，能够将连结凹槽20的开口端与底部中央的线与凹槽20的底部所成的角θ设为62度以上。θ小于62度的情况下，在使GaN层22生长的过程中，在凹槽20也层叠有GaN，且凹槽完全被埋入。
气相蚀刻的环境作为第一优选条件，优选为在含有H2及NH3且任意含有N2的混合气体环境下进行。而且，可以导入Ar等非活性气体，也可以使用Cl系蚀刻气体。但考虑in-situ(原位)的蚀刻时，优选为使用如上述在通常的 III族氮化物半导体的生长时使用的H2、NH3、N2混合气体。由此，不用从成膜炉取出基板，而能够在同一炉内连续性地进行处理。
此时，NH3、N2的分压高的情况下，不易引起蚀刻而不易形成有凹槽，而H2分压高的情况下，激烈地引起蚀刻，之后的第三III族氮化物半导体层的表面的粗糙度会变高，凹槽的位错选择性也变得缺乏。因此，气体流量比(气体分压)的控制是重要的。在第一优选条件中，优选为将N2/(H2+NH3)流量比设为 0～0.5、将NH3/H2流量比设为0～0.08，尤其优选为将N2/(H2+NH3)流量比设为0～0.2、将NH3/H2流量比设为0.001～0.02。蚀刻时间优选为5秒～10分钟。
气相蚀刻的环境作为第二优选条件，优选为在对含有H2且任意含有N2的环境间歇性地供给NH3而成的混合气体环境下进行。由此，停止供给NH3的期间 (以下，称作“NH3停止期间”。)激烈地引起蚀刻，但凹槽的位错选择性存在低的倾向，凹槽的开口径也容易变宽。供给NH3的期间(以下，称作“NH3供给期间”。)的蚀刻为缓和，但凹槽的位错选择性存在高的倾向，凹槽的开口径也不易变宽。通过反复进行这两者，使凹槽的位错选择性与凹槽的深度并存，能够以高位错选择性地形成优选尺寸的凹槽。
从并存凹槽的位错选择性与凹槽的深度的观点出发，优选的是在第二优选条件中，将N2/(H2+NH3)流量比设为0～2、将供给NH3时的NH3/H2流量比设为 0.001～2、将NH3停止期间设为1～20秒、将NH3供给期间设为1～40秒、将两个期间的反复次数设为5～200次。而且，在第二优选条件中，尤其优选为将 N2/(H2+NH3)流量比设为0～0.5、将供给NH3时的NH3/H2流量比设为0～1、将 NH3停止期间设为1～6秒、将NH3供给期间设为1～15秒、将两个期间的反复次数设为10～40次。
另外，NH3停止期间以及NH3供给期间的气体的总流量优选为恒定。因此，在NH3供给期间与NH3停止期间相比，优选将H2气体流量减少NH3气体流量的量。
在气相蚀刻中的基板温度优选为900～1200℃，进一步优选为1000～1100℃。其原因在于，小于900℃的情况下，蚀刻效果变低而不易形成有凹槽，而当超过1200℃时，存在凹槽的位错选择性降低的可能性。
在气相蚀刻中的炉内压力优选为10～500hPa。其原因在于，小于10hPa时难以在装置上使用，而当超过500hPa时，产生GaN(1-101)，因此在第三 III族氮化物半导体层生长时，凹槽容易被埋入，且位错容易扩展至第三III 族氮化物半导体层内。在第一优选条件中，在气相蚀刻中的炉内压力尤其优选为10～200hPa。另外，在第二优选条件中，在气相蚀刻中的炉内压力尤其优选为10～300hPa。
在为了形成凹槽的气相蚀刻中，优选使更多的凹槽结合。使更多的凹槽结合的情况下，位错在凹槽会合而消失，因此能够降低GaN层22的位错密度。为了使更多的凹槽结合，优选加长凹槽形成时间，增加反复次数。但是，凹槽形成时间过长且反复次数过多时，所有的凹槽会结合，选择性变无，因此需要设定所有的凹槽未结合程度的凹槽形成时间及反复次数。
＜第三III族氮化物半导体层＞
接着，在第二III族氮化物半导体层及/或残留的保护层上，形成第三III 族氮化物半导体层。在本实施方式中，如图1的(E)所示，在GaN层14及/或残留的保护层18上形成GaN层22，但此时，残留有凹槽20。因此，位错16通过凹槽20停止扩展，而未扩展至GaN层22中。第三III族氮化物半导体层的厚度并无特别限定，但优选为50～5000nm，小于50nm时，表面未充分地平坦化，5000nm以上时，产生龟裂。另外，该残留的凹槽形成不具有氧化物或氮化物的空洞。作为第三III族氮化物半导体层，除GaN以外有AlN、AlGaN、 InGaN等。
该工序在以横向生长为优先的条件下进行，之后，优选变更为以生长速度为优先的条件下进行。即使在位错扩展至第三III族氮化物半导体层的情况下，在以横向生长为优先的条件下，能够使其位错横向弯曲，而能够减少对表面的贯通位错，使产生凹槽的部分平坦化，能够降低表面粗糙度。之后，变更为以生长速度为优先的条件，能够提高生产率。
作为以横向生长为优先的条件，优选将炉内压力设为50～500hPa、将 V/III比设为500～50000、将基板温度设为900～1500℃、将生长时间设为 10～120分钟。之后，作为以生长速度为优先的条件，将炉内压力设为300～ 3000hPa、将V/III比设为100～5000、将基板温度设为900～1100℃、至成为所希望的厚度为止持续生长。
＜刻面(facet)的优先形成＞
形成第三III族氮化物半导体层的工序(第四工序)在相对于生长面成为 30度以上的刻面的形成为优先的条件下进行，之后，优选为在变更为以横向生长为优先的条件下进行。以刻面的形成为优先的条件优选为将炉内压力设为 50～3000hPa、将V/III比设为10～10000、将基板温度设为900～1500℃、将生长时间设为1～120分钟。另外，以横向生长为优先的条件如上所述，优选为将炉内压力设为50～500hPa、将V/III比设为500～50000、将基板温度设为900～1500℃、将生长时间设为10～120分钟。在以横向生长为优先的条件下形成GaN层22之后，进一步切换为以生长速度为优先的条件，持续生长直至成为目标厚度。根据该方法，GaN的核密度会变低，能够使位错相对于生长平面横向传播。
＜Ga液滴＞
在作为第三III族氮化物半导体层的GaN层22的形成中，也可以在形成 Ga的微小的液滴(droplet)之后，自Ga液滴促使GaN的初期核的再生长。通过使Ga液滴晶体化时，GaN的核密度会变低，能够使位错相对于生长平面横向传播。
作为Ga液滴的形成方法有以低温，将V/III比设为指定位准的第一方法、和以低V/III比而形成GaN晶体(III族氮化物)之后，在H2环境下使N 从GaN晶体脱离的第二方法。
在第一方法中，形成Ga液滴的第一条件优选为将基板温度设为700～ 1200℃、将炉内压力设为20～3000hPa、将V/III比设为0～10，尤其优选为将基板温度设为700～1100℃、将炉内压力设为100～1000hPa、将V/III比设为0～1。
在第二方法中，形成Ga液滴的第一条件分为形成GaN晶体的条件与使N 从GaN晶体脱离的条件。形成GaN晶体的条件优选为将基板温度设为900～1500℃、将炉内压力设为50～3000hPa、将V/III比设为10～50000，尤其优选为将基板温度设为1000～1200℃、将炉内压力设为500～2000hPa、将V/III 比设为100～1000。而且，使N从GaN晶体脱离的条件优选为将基板温度设为 700～1200℃、将炉内压力设为20～3000hPa、将N2/(H2+NH3)流量比设为0～ 4、将NH3/H2流量比设为0～1，尤其优选为将基板温度设为800～1100℃、将炉内压力设为100～1000hPa、将N2/(H2+NH3)流量比设为0.2～2、将NH3/H2流量比设为0～0.4。
使以上述第一方法或第二方法形成的Ga液滴晶体的第二条件优选为将基板温度设为900～1500℃、将炉内压力设为300～3000hPa、将V/III比设为 500以上。
基于Ga液滴的GaN层的形成方法并不限于形成作为第三III族氮化物半导体层的GaN层22的情况，也可适用于作为第二III族氮化物半导体层的GaN 层14。根据该形成方法，GaN层14的核密度会变低，对于生长平面而言，能够使位错横向传播。
＜为了平坦化的热处理＞
在作为第二III族氮化物半导体层的GaN层14的形成工序或作为第三III 族氮化物半导体层的GaN层22的形成工序中，优选为进行为了使GaN层的上表面平坦化的热处理。作为热处理的条件，优选为将基板温度设为900～ 1200℃、将炉内压力设为10～1000hPa、将N2/(H2+NH3)流量比设为0.1～ 50、将NH3/H2流量比设为1以上，尤其优选为将基板温度设为1000～1150℃、将炉内压力设为10～500hPa、将N2/(H2+NH3)流量比设为0.5～5、将NH3/H2流量比设为3以上。通过以这种条件进行热处理，能够在不将膜厚增加的情况下使GaN层的表面平坦化。
＜追加保护层＞
在通过气相蚀刻而在作为第二III族氮化物半导体层的GaN层14上的位错部分选择性地形成凹槽20之后，也可以在形成作为第三III族氮化物半导体层的GaN层22之前，在作为保护层的SiNx层18上，进一步形成作为追加保护层的SiNx层。为了形成追加的SiNx层的条件优选为将基板温度设为 600～1200℃，尤其优选设为900～1200℃。另外，将炉内压力优选设为10～ 1000hPa。追加的SiNx层的厚度优选为1～10nm。如此，在第三工序之后，在第四工序之前，进一步实施形成追加保护层于保护层上的第五工序，由此核密度变低，因此能够降低第三III族氮化物半导体层的位错密度。
根据以上说明的本实施方式的III族氮化物半导体基板的制造方法，能够在同一炉内有效率地得到表面的位错密度低的III族氮化物半导体基板100。
＜其他实施方式＞
在图1所示的实施方式之后，优选为还将所述第二工序、任意地将所述第三工序及所述第四工序反复进行一次以上。由此，少数的位错扩展于第三III 族氮化物半导体层内的情况下，能够挡住其位错的扩展，进一步抑制贯通位错。
图3所示的是再次进行第二工序、第三工序及第四工序的示例。即，在 GaN层22上形成保护层26，通过气相蚀刻在GaN层22上的位错24部分选择性地形成凹槽28，之后，在GaN层22及/或残留的保护层26上形成第四III 族氮化物半导体层。有关保护层及气相蚀刻条件的说明如已经叙述，因此省略。有关第四III族氮化物半导体层的说明与第三III族氮化物半导体层相同，因此省略。
图4所示的是再次进行第二工序及第四工序的示例。即，在GaN层22上形成保护层26，之后，在GaN层22及/或残留的保护层26上形成第四III族氮化物半导体层。在该实施方式中，通过保护层26，仅能够抑制位错24的扩展的部分，能够抑制贯通位错。
(第一发明所涉及的III族氮化物半导体基板)
第一发明所涉及的III族氮化物半导体基板100、200、300的特征在于，具有：基板10、形成于该基板10上的作为第一III族氮化物半导体层的AlN 层12、形成于该AlN层12上的作为第二III族氮化物半导体层的GaN层14、及形成于该GaN层14上的作为第三III族氮化物半导体层的GaN层22，在 GaN层14的内部(表层部)具有凹槽20。在本实施方式中，GaN层14内的位错16以凹槽20为终端，降低在GaN层22的表面的位错密度。
另外，即使存在扩展至作为第三III族氮化物半导体层的GaN层22内的位错，通过如已经叙述地设计GaN层22的生长条件，其位错是弯曲的，因此降低在GaN层22的表面的位错密度。
在本实施方式中，能够将凹槽的密度设为1×108个/cm2以上，另外，能够将在作为第三III族氮化物半导体层的GaN层22的表面的位错密度设为 1×108个/cm2以下。
(第二发明所涉及的III族氮化物半导体基板的制造方法)
以下，参照图5～图7的同时，详细说明本申请的第二发明的实施方式。另外，各图是示意图，尺寸比并非严格，对于基板而言夸张描绘各层的厚度。
参照图5的(A)～图5的(E)，本申请的第二发明的一实施方式的III族氮化物半导体基板400的制造方法具有：在作为基板的Si基板10上形成作为第一III族氮化物半导体层的AlN层12的工序(图5的(A))、在AlN层12上形成由作为第二III族氮化物半导体的GaN构成的多个初期核32、初期核34的工序(图5的(B)、第一工序)、通过气相蚀刻使多个初期核32、初期核34中的一部分的初期核34消失的工序(图5的(C)、第二工序)、及在Si基板10 及多个初期核中残留的初期核32上形成作为第三III族氮化物半导体层的GaN 层36的工序(图5的(D)、(E)、第三工序)。
＜基板＞
有关基板10的说明与第一发明相同，因此省略。
＜第一III族氮化物半导体层＞
有关第一III族氮化物半导体层12的说明与第一发明相同，因此省略。此时，Si基板10与AlN层12的晶格不匹配，因此在AlN层12产生多个位错。本申请的第一发明是以如下为目的的技术，即不使该位错扩展直至最终的III族氮化物半导体基板400的表面。但是，在以后说明的本申请的第二发明是以如下为目的的技术，即抑制在进一步使III族氮化物半导体层生长于第一 III族氮化物半导体层12上的过程中重新产生的位错(后述的通过初期核彼此的会合而产生的位错)的技术。
＜初期核的形成＞
接着，在基板上或者第一III族氮化物半导体层上形成由第二III族氮化物半导体构成的多个初期核。在本实施方式中，如图5的(B)所示，在AlN层 12上形成由作为第二III族氮化物半导体的GaN构成的多个初期核(生长为岛状的GaN)32、34。即，GaN的生长的初期形成有这种初期核，通过继续持续生长而成为GaN层，但在本实施方式中，在该初期核的阶段停止GaN的生长。此时，对于GaN的初期核的尺寸不均，有大的初期核32，也有小的初期核34。作为第二III族氮化物半导体，除GaN以外有AlN、AlGaN、InGaN等。
在本实施方式中，初期核的最大高度优选为1～200nm。小于1nm的情况下，因初期核的大小的不均小，因此无法充分地得到后述的本申请第二发明的效果，当超过200nm时形成有层。该情况下，作为初期核，直径可为50nm以上，也可为5nm以下。
＜气相蚀刻＞
接着，如图5的(C)所示，通过气相蚀刻使多个初期核32、初期核34中的一部分的初期核34消失。通过气相蚀刻使小的初期核34消失，另一方面，重要的是大的初期核32的尺寸虽变小，但未消失而使其残留。
由此，如后图5的(D)，图5的(E)所示，在形成第三III族氮化物半导体层36的过程中，能够抑制在第三III族氮化物半导体层36中的位错的产生。关于该原理，参照图6、图7进行说明。如图6所示，位错16在相邻的初期核生长过程会合时而产生。例如，在图5的(B)中形成初期核之后，未进行气相蚀刻而原样形成第三III族氮化物半导体层36的情况下，尺寸可以说是不均，尺寸比较接近的多个初期核密集，因此这些初期核会合时，如图6所示产生位错16。
相对于此，如本申请第二发明，在通过气相蚀刻而减少初期核的密度的状态下形成第三III族氮化物半导体层36的情况下，如图5的(D)所示生成新的初期核38，但残留的初期核32更大地生长，因此残留的初期核32与新生成的初期核38的尺寸的差变大。该情况下，如图7所示，残留的大尺寸的初期核 32以吞进相邻的新生成的初期核38的方式生长，未产生位错。由此，如图5的(E)所示，最终能够形成位错少的第三III族氮化物半导体层36。
作为第一优选条件，气相蚀刻的环境优选为在含有H2及NH3且还任意含有 N2的混合气体的环境下进行。而且，也可以导入Ar等非活性气体，也可以使用 Cl系的蚀刻气体。但考虑到in-situ的蚀刻时，优选使用如上所述的在通常的 III族氮化物半导体的生长时所使用的H2、NH3、N2混合气体。由此，不用从成膜炉取出基板，而能够在同一炉内连续性地进行处理。
此时，NH3、N2的分压高的情况下，不易引起蚀刻，因此不易引起核缩小，而H2分压高的情况下，激烈地引起蚀刻，之后的第三III族氮化物半导体层的表面的粗糙度变高，小的核密度的选择性也变得缺乏。因此，气体流量(气体分压)的控制是重要的。在第一优选条件中，优选将N2/(H2+NH3)流量比设为 0～0.5，而将NH3/H2流量比设为0.001～0.08。蚀刻时间优选为5秒～10分钟。
作为第二优选条件，气相蚀刻的环境优选在对于含有H2且还任意含有N2的环境间歇性地供给NH3而成的混合气体环境下进行。由此，停止供给NH3的期间(以下，称作“NH3停止期间”。)激烈地引起蚀刻，但核选择性存在低的倾向，所有的核容易消失。供给NH3的期间(以下，称作“NH3供给期间”。)的蚀刻缓和，但核选择性存在高的倾向，大的核不易消失。通过反复进行这两者，能够以高的核选择性形成适当尺寸的核。
在第二优选条件中，从核选择性的观点来看，优选为将N2/(H2+NH3)流量比设为0～2、将供给NH3时的NH3/H2流量比设为0.001～2、将NH3停止期间设为1～20秒、将NH3供给期间设为1～15秒、将两个期间的反复次数设为5～ 200次。
另外，在NH3停止期间以及NH3供给期间，气体的总流量也优选为恒定。因此，在NH3供给期间与NH3停止期间相比，优选将H2气体流量减少NH3气体流量的量。
在气相蚀刻中的基板温度优选设为900～1200℃，进一步优选设为1000～ 1100℃。小于900℃的情况下，核选择性为低，而不易进行核的蚀刻，当超过 1200℃时，存在核选择性降低的可能性。
在气相蚀刻中的炉内压力优选设为50～1000hPa。小于50hPa时难以在装置上使用，当超过1000hPa时，难以在核的状态下停止生长。
＜第三III族氮化物半导体层＞
接着，在基板及多个初期核中残留的初期核上形成第三III族氮化物半导体层。在本实施方式中，如图5的(D)、图5的(E)所示，在基板10、AlN层 12、及残留的初期核32上形成GaN层36。在该过程中，通过已经叙述的作用，抑制对GaN层36的位错的扩展。第三III族氮化物半导体层的厚度并无特别限定，但能够设为10～5000nm。作为第三III族氮化物半导体层，除GaN 以外有AlN、AlGaN、InGaN等。
该工序以横向生长为优先的条件下进行，之后，优选变更为以生长速度为优先的条件下进行。即使位错扩展至第三III族氮化物半导体层的情况下，在以横向生长为优先的条件下，能够使其位错横向弯曲，能够减少对表面的贯通位错。之后变更为以生长速度为优先的条件，能够提高生产率。具体的条件与第一发明相同，因此省略说明。
＜刻面的优先形成＞
形成第三III族氮化物半导体层的GaN层36的工序(第三工序)对于生长面而言，在以成为30度以上的刻面的形成为优先的条件下进行，之后，优选为在变更为以横向生长为优先的条件下进行。具体的条件与第一发明相同，因此省略说明。根据该方法，GaN的核密度会变低，对于生长平面，能够使位错横向传播。
＜Ga液滴＞
在形成GaN层36时，也可以在形成Ga液滴之后，自Ga液滴促使GaN的初期核的再生长。具体的条件与第一发明相同，因此省略说明。通过使Ga液滴晶体化，GaN的核密度会变低，对于生长平面，能够使位错横向传播。
＜为了平坦化的热处理＞
在GaN层36的形成工序中，还优选进行为了使其上表面平坦化的热处理。具体的条件与第一发明相同，因此省略说明。通过以这种条件进行热处理时，不使膜厚增加而能够将GaN层的表面设为平坦化。
根据以上说明的本实施方式的III族氮化物半导体基板的制造方法，能够在同一炉内有效率地得到表面的位错密度低的III族氮化物半导体基板400。
＜其他实施方式＞
在第一工序(图5的(B))后、第二工序(图5的(C))之前，优选形成保护层于基板10及多个初期核32、初期核34上。通过在形成保护层之后进行气相蚀刻，能够消失小的初期核34的概率高，更能够抑制位错的扩展。保护层的材质只要是因为后续的气相蚀刻而不容易被H2或NH3蚀刻的材料则并无问题，但作为利用在III族氮化物半导体层生长时最常被使用的MOCVD法能够生长的一般的材料，优选为SiNx或AlN。由此，不用从成膜炉取出基板，能够在同一炉内连续性地形成保护膜。
作为使SiNx层生长时的原料气体，作为Si原料而可举出四甲基硅烷Si (CH3)4、作为N原料可举出NH3(氨)。将保护层作为SiNx层的情况下，将它们形成于AlN层12的整个面时，无法使第三III族氮化物半导体层36生长于其上方，或即使能够生长也成为多晶体。因此，SiNx层离散性地生长于AlN 层12上。基于SiNx层的AlN层的包覆率优选为50％以上且小于100％，尤其优选为50～95％。小于50％的情况下，因无法充分地得到通过形成保护层的效果。从该观点来看，SiNx层的生长时间优选为例如30秒～20分钟，更优选为 3～10分钟。
将保护层作为AlN层的情况下，能够使第三III族氮化物半导体层生长于其上方，因此AlN层优选形成于AlN层12的整个面。此时，AlN层的厚度优选设为1～10nm。其原因在于，1nm以下的情况下，基于蚀刻的核蚀刻的选择性不足，而超过10nm的情况下，微小核消失之后残留有厚的AlN，对于之后的再成膜带来障碍。
＜第一工序与第二工序的反复＞
形成初期核的第一工序(图5的(B))及进行气相蚀刻的第二工序(图5的(C))也可以交替反复进行一次以上。该情况下，第一工序及第二工序这一组的反复次数优选为5～200次。第一工序及第二工序的详细内容全如说明。根据该方法，更能够降低位错密度。
在图5所示的实施方式之后，优选为还反复进行一次以上第一工序、第二工序、及第三工序。即，在GaN层36上形成由GaN构成的多个初期核，之后通过气相蚀刻使多个初期核中的一部分初期核消失，之后在GaN层36及残留的初期核上，进一步作为第四III族氮化物半导体层而形成GaN层。由此，也能够抑制在第四III族氮化物半导体层内的新的位错的产生。
(第二发明所涉及的III族氮化物半导体基板)
第二发明所涉及的III族氮化物半导体基板400的其特征在于，具有：基板10、形成于该基板10上的III族氮化物半导体层36，而在该III族氮化物半导体层36的表面的位错密度为1×108个/cm2以下。
以上，对于本发明的优选实施方式进行了说明，但本发明并不限定于上述实施方式，在不脱离本发明的主旨的范围内能够进行各种变更，当然这些也包含于本发明的范围内。例如，在上述第一发明及第二发明的实施方式中，在基板10的上表面形成作为第一III族氮化物半导体层的AlN层12，但也可以在基板10与AlN层12之间，以抑制基板10的翘曲的目的，设置交替层叠AlN 层及GaN层而成的多层膜。即，第一III族氮化物半导体层是也可以不直接形成于基板的上表面。该情况下，多层膜的种类只要能够实现本发明，则并无特别限定。
实施例
(发明例1-1)
用HF及SC-1清洗(111)面的Si基板，而导入至MOCVD炉内。将炉内进行升温，以1150℃烘烤，除去Si表面的氧化膜。以1100℃使炉内稳定之后，作为Al原料而导入TMA，作为N原料而导入NH3，以厚度100nm而形成AlN层于Si基板上。之后，中断TMA的供给，使其降温至1050℃，将温度设为稳定之后，作为Ga原料而导入TMG，作为N原料而导入NH3，以厚度1μm形成GaN 层于AlN层上。
之后，作为Si原料而导入四甲基硅烷Si(CH3)4，作为N原料而导入 NH3，将基板温度设为1050℃、将炉内压力设为500hPa、将生长时间设为3分钟，作为保护层而形成SiNx层于GaN层上。SiNx层的厚度是1nm、基于SiNx 层的GaN层的包覆率是80％。
接着，将N2/(H2+NH3)流量比设为0、将NH3/H2流量比设为0.02、将基板温度设为1050℃、将炉内压力设为100hPa、将蚀刻时间设为10分钟而进行气相蚀刻。其结果，通过TEM观察而加以确认到，位错周围的结合弱的部分被优先蚀刻，因此选择性地形成凹槽于GaN层上的位错部分情况。
之后，将炉内压力设为400hPa、将V/III比设为2000、将基板温度设为 1150℃、将生长时间设为10分钟而再次使GaN层生长。其条件以横向生长为优先，其结果，将有凹槽的部分的表面进行一定程度的平坦化。之后，将炉内压力设为500hPa、将V/III比设为1000、将基板温度设为1100℃而使GaN生长直至厚度成为1μm，完成III族氮化物半导体基板。
(发明例1-2)
除变更气相蚀刻的条件以外，与发明例1-1同样地完成III族氮化物半导体基板。气相蚀刻在对H2环境间歇性地供给NH3而成的混合气体环境下进行。将N2/(H2+NH3)流量比设为0、将供给NH3时的NH3/H2流量比设为0.1、将NH3停止时间设为6秒、将NH3供给时间设为10秒、将两个期间的反复次数设为40 次。具体而言，将H2的流量设为6秒钟19.4slm，之后10秒钟，将H2的流量设为17.6slm、将NH3的流量设为1.8slm、将它们反复进行40次。将基板温度设为1050℃、将炉内压力设为390hPa。
(发明例1-3)
除了将保护层设为AlN层以外，与发明例1-2同样地完成III族氮化物半导体基板。AlN层作为Al原料而导入TMA，作为N原料而导入NH3，以厚度 10nm形成于GaN层的整个面。
(发明例1-4)
在进行发明例1-2的步骤之后，进一步以相同的条件实施SiNx层的形成、气相蚀刻及GaN层的形成，完成如图3所示的III族氮化物半导体基板。
(发明例1-5)
在进行发明例1-2的步骤之后，进一步以相同的条件实施SiNx层的形成及GaN层的形成，完成如图4所示的III族氮化物半导体基板。
(发明例1-6)
进行为了在GaN层形成凹槽的气相蚀刻之后，在作为保护层的SiNx层上，进一步形成作为追加保护层的SiNx层以外，与发明例1-1同样地完成III 族氮化物半导体基板。追加保护层的形成条件作为与保护层相同条件，追加的 SiNx层的厚度是1nm。
(发明例1-7)
除变更再次使GaN层生长的条件以外，与发明例1-1同样地完成III族氮化物半导体基板。再次使GaN层生长的工序在V/III比相对低的第一条件下进行，之后，在变更为V/III比相对高的第二条件下进行。第一条件是将炉内压力设为500hPa、将V/III比设为1000、将基板温度设为1150℃、将生长时间设为5分钟、设为以GaN层的刻面的形成为优先的条件。第二条件是将炉内压力设为500hPa、将V/III比设为4000、将基板温度设为1150℃、将生长时间设为5分钟、设为以GaN层的横向生长为优先的条件。而且，之后，将炉内压力设为500hPa、将V/III比设为1000、将基板温度设为1100℃、使GaN生长直至厚度成为1μm，完成III族氮化物半导体基板。
(发明例1-8)
除变更再次使GaN层生长的条件以外，与发明例1-1同样地完成III族氮化物半导体基板。再次使GaN层生长的工序在利用低温下将V/III比设为指定位准的第一方法形成Ga液滴的第一条件下进行，之后，变更为使Ga液滴晶体化的第二条件下进行。第一条件是将炉内压力设为500hPa、将V/III比设为 0.5、将基板温度设为900℃、将生长时间设为10分钟而形成Ga液滴的条件。第二条件是将炉内压力设为500hPa、将V/III比设为1000、将基板温度设为 1050℃、将生长时间设为10分钟而使Ga液滴晶体化的条件。而且，之后，将炉内压力设为500hPa、将V/III比设为1000、将基板温度设为1100℃、使 GaN生长直至厚度成为1μm，完成III族氮化物半导体基板。
(发明例1-9)
除变更再次使GaN层生长的条件以外，与发明例1-1同样地完成III族氮化物半导体基板。使GaN层再生长的工序在以低V/III比形成GaN晶体的第一条件下进行，再变更为使N从GaN晶体脱离而形成Ga液滴的第二条件，又变更为使Ga液滴晶体化的第3条件下进行。第一条件是将炉内压力设为 500hPa、将V/III比设为1000、将基板温度设为1150℃、将生长时间设为5 分钟而形成GaN晶体的条件。第二条件是将炉内压力设为500hPa、将N2/ (H2+NH3)流量比设为1、将NH3/H2流量比设为0、将基板温度设为900℃、将处理时间设为10分钟而使N从GaN晶体脱离而形成Ga液滴的条件。第三条件是将炉内压力设为500hPa、将V/III比设为1000、将基板温度设为1050℃、将生长时间设为10分钟而使Ga液滴晶体化的条件。而且，之后，将炉内压力设为500hPa、将V/III比设为1000、将基板温度设为1100℃而使GaN生长直至厚度成为1μm，完成III族氮化物半导体基板。
(发明例1-10)
进行发明例1-1的步骤之后，进行为了使GaN层平坦化的热处理，完成 III族氮化物半导体基板。热处理条件为将炉内压力设为500hPa、将N2/ (H2+NH3)流量比设为1.6、将NH3/H2流量比设为0、将基板温度设为1150℃、将处理时间设为10分钟。
(发明例2-1)
用HF及SC-1清洗(111)面的Si基板，而导入至MOCVD炉内。将炉内进行升温，用1150℃进行烘烤，除去Si表面的氧化膜。用1100℃使炉内稳定之后，作为Al原料而导入TMA，作为N原料而导入NH3，用厚度100nm形成AlN 层于Si基板上。
之后，中断TMA的供给，使其降温至1050℃，将温度设为稳定之后，作为 Ga原料而导入TMG，作为N原料而导入NH3，在AlN层上形成由GaN构成的多个初期核。炉内压力设为400hPa、V/III比设为1000、NH3/H2流量比设为 0.8。初期核(岛状的GaN)的高度最大为50nm，作为尺寸，自直径50nm至直径5nm以下。
接着，停止供给作为Ga原料的TMG，也使NH3流量降低，将N2/(H2+NH3) 流量比设为0、将NH3/H2流量比设为0.02、将基板温度设为1050℃、将炉内压力设为390hPa、将蚀刻时间设为10分钟，进行气相蚀刻。通过该气相蚀刻，使小的初期核消失，另一方面大的初期核的尺寸虽变小，但未消失而能够使其残留。
之后，将炉内压力设为400hPa、将V/III比设为2000、将基板温度设为 1150℃、将生长时间设为10分钟，再次使GaN层生长。该条件以横向生长为优先，其结果，较大生长于残留的初期核，使GaN以吞进新生成的初期核的方式生长。之后，将炉内压力设为500hPa、将V/III比设为1000、将基板温度设为1100℃，厚度至成为1μm为止使GaN生长，完成III族氮化物半导体基板。
(发明例2-2)
在将要进行发明例2-1的气相蚀刻之前，形成保护层于GaN初期核上，除此以外，与发明例2-1同样地完成III族氮化物半导体基板。作为保护层，作为Si原料而导入四甲基硅烷Si(CH3)4，作为N原料而导入NH3，将生长时间设为6分钟而形成SiNx层。基于SiNx层的AlN层的包覆率为80％。
(发明例2-3)
除变更气相蚀刻的条件以外，与发明例2-2同样地完成III族氮化物半导体基板。气相蚀刻在对H2环境间歇性地供给NH3而成的混合气体环境下进行。将N2/(H2+NH3)流量比设为0、将供给NH3时的NH3/H2流量比设为0.1、将NH3停止时间设为6秒、将NH3供给时间设为10秒、将两个期间的反复次数设为40 次。具体而言，将H2的流量设为6秒钟19.4slm，之后10秒钟，将H2的流量设为17.6slm、将NH3的流量设为1.8slm，将它们反复进行40次。将基板温度设为1050℃、将炉内压力设为390hPa。
(发明例2-4)
除将保护层作为AlN层以外，与发明例2-3同样地完成III族氮化物半导体基板。AlN层作为Al原料而导入TMA，作为N原料而导入NH3，以厚度10nm 形成于GaN层的整个面。
(发明例2-5)
在实施发明例2-3的气相蚀刻之后，使GaN层生长50nm，在以同样条件下再次实施SiNx层的形成及气相蚀刻。之后，与发明例2-1同样地，形成GaN 层直至厚度成为1μm，完成III族氮化物半导体基板。
(发明例2-6)
除交替40次反复进行初期核形成工序与气相蚀刻工序以外，与发明例2-3 同样地完成III族氮化物半导体基板。在初期核形成工序中，将基板温度设为 1050℃、将炉内压力设为500hPa、将V/III比设为300。另外，气相蚀刻工序在对H2环境间歇性地供给NH3而成的混合气体环境下进行，将基板温度设为 1050℃、将炉内压力设为500hPa、将N2/(H2+NH3)流量比设为0.35、将NH3/H2流量比设为0.04、将NH3停止期间设为10秒、将NH3供给期间设为30秒、将两个期间的反复次数设为20次。
(比较例1)
用HF及SC-1清洗(111)面的Si基板，导入至MOCVD炉内。将炉内进行升温，用1150℃进行烘烤，除去Si表面的氧化膜。以1100℃使炉内稳定之后，作为Al原料而导入TMA，作为N原料而导入NH3，以厚度100nm而形成 AlN层于Si基板上。之后，中断TMA的供给，使其降温至1050℃，将温度设为稳定之后，作为Ga原料而导入TMG，作为N原料而导入NH3，以厚度2μm而形成GaN层于AlN层上。由此，完成如图8所示的III族氮化物半导体基板 500。
(比较例2)
用HF及SC-1清洗(111)面的Si基板，而导入至MOCVD炉内。将炉内进行升温，以1150℃进行烘烤，除去Si表面的氧化膜。以1100℃使炉内稳定之后，作为Al原料而导入TMA，作为N原料而导入NH3，以厚度100nm而形成 AlN层于Si基板上。之后，中断TMA的供给，使其降温至1050℃，将温度设为稳定之后，作为Ga原料而导入TMG，作为N原料而导入NH3，以厚度1μm形成GaN层于AlN层上。
之后，作为Si原料而导入四甲基硅烷Si(CH3)4，作为N原料而导入 NH3，将生长时间作为3分钟而作为保护层形成SiNx层于GaN层上。之后，再次作为Ga原料而导入TMG，作为N原料而导入NH3，以厚度1μm形成GaN层于 AlN层上。由此，完成如图9所示的III族氮化物半导体基板600。
＜位错密度的测定＞
以截面TEM观察在发明例及比较例中制作的III族氮化物半导体基板的表面的位错密度来进行测定。将结果示于表1。
[表1]
Figure GDA0001645368540000251
Figure GDA0001645368540000261
产业上的可利用性
根据本发明的III族氮化物半导体基板的制造方法，能够有效率地得到表面的位错密度低的III族氮化物半导体基板。
附图标记说明
100、200、300、400-III族氮化物半导体基板，10-基板(Si基板)， 12-第一III族氮化物半导体层(AlN层)，14-第二III族氮化物半导体层 (GaN层)，16-位错，18-保护层(SiNx层或AlN层)，20-凹槽，22-第三 III族氮化物半导体层(GaN层)，24-位错，26-保护层(SiNx层)，28-凹槽，30-第四III族氮化物半导体层(GaN层)，32-大的初期核(GaN：第二 III族氮化物半导体)，34-小的初期核(GaN：第二III族氮化物半导体)， 36-第三III族氮化物半导体层(GaN层)，38-新生成的初期核(GaN：第三 III族氮化物半导体)。

Claims (30)

1.一种III族氮化物半导体基板的制造方法，其特征在于，具有：
第一工序，在基板上形成第二III族氮化物半导体层；
第二工序，在所述第二III族氮化物半导体层上形成保护层；
第三工序，通过对所述保护层及所述第二III族氮化物半导体层的气相蚀刻在所述第二III族氮化物半导体层上的位错部分选择性地形成凹槽；及
第四工序，以残留有所述凹槽的方式在所述第二III族氮化物半导体层及/或残留的所述保护层上形成第三III族氮化物半导体层，
所述第三工序在含有H2及NH3的混合气体环境下进行，并且所述第三工序在将N2/（H2+NH3）流量比设为0～0.5、将NH3/H2流量比设为0.001～0.08的条件下进行。
2.根据权利要求1所述的III族氮化物半导体基板的制造方法，其中，
所述基板为Si基板。
3.根据权利要求1或2所述的III族氮化物半导体基板的制造方法，其中，
在所述第一工序之前具有在所述基板上形成第一III族氮化物半导体层的工序。
4.根据权利要求3所述的III族氮化物半导体基板的制造方法，其中，
所述第一III族氮化物半导体层为AlN层。
5.根据权利要求1或2所述的III族氮化物半导体基板的制造方法，其中，
所述第二及第三III族氮化物半导体层为GaN层。
6.根据权利要求1或2所述的III族氮化物半导体基板的制造方法，其中，
所述保护层为SiNx层或AlN层。
7.根据权利要求1或2所述的III族氮化物半导体基板的制造方法，其中，
将在所述第三工序中的基板温度设为900～1200℃。
8.根据权利要求1或2所述的III族氮化物半导体基板的制造方法，其中，
将在所述第三工序中的炉内压力设为50～500hPa。
9.根据权利要求1或2所述的III族氮化物半导体基板的制造方法，其中，
所述第四工序在以横向生长为优先的条件下进行，之后，变更为以生长速度为优先的条件下进行。
10.根据权利要求1或2所述的III族氮化物半导体基板的制造方法，其中，
所述第四工序在以相对于生长面成为30度以上的刻面的形成为优先的条件下进行，之后，变更为以横向生长为优先的条件下进行。
11.根据权利要求1或2所述的III族氮化物半导体基板的制造方法，其中，
所述第四工序在形成有III族元素液滴的第一条件下进行，之后，变更为使所述III族元素液滴晶体化的第二条件下进行。
12.根据权利要求11所述的III族氮化物半导体基板的制造方法，其中，
所述第一条件中，将基板温度设为700～1200℃、将V/III比设为0～10。
13.根据权利要求11所述的III族氮化物半导体基板的制造方法，其中，
所述第一条件中，在形成III族氮化物之后，使氮从所述III族氮化物脱离。
14.根据权利要求11所述的III族氮化物半导体基板的制造方法，其中，
所述第二条件中，将基板温度设为900～1500℃、将炉内压力设为300～3000hPa、将V/III比设为500以上。
15.根据权利要求1或2所述的半导体基板的制造方法，其中，
在所述第三工序后且所述第四工序之前，还具有形成追加保护层于所述保护层上的第五工序。
16.根据权利要求1或2所述的III族氮化物半导体基板的制造方法，其中，
在所述第四工序后，还将所述第二工序反复进行一次以上。
17.根据权利要求1或2所述的III族氮化物半导体基板的制造方法，其中，
还将所述第三工序及所述第四工序反复进行一次以上。
18.根据权利要求1或2所述的III族氮化物半导体基板的制造方法，其中，
所述第一工序包含在形成所述第二III族氮化物半导体层之后进行的为了使上表面平坦化的热处理。
19.根据权利要求1或2所述的III族氮化物半导体基板的制造方法，其中，
所述第四工序包含在形成所述第三III族氮化物半导体层之后进行的为了使上表面平坦化的热处理。
20.根据权利要求18所述的III族氮化物半导体基板的制造方法，其中，
为了使所述第二III族氮化物半导体层的上表面平坦化的热处理在将基板温度设为900～1200℃、将炉内压力设为10～1000hPa、将N2/（H2+NH3）流量比设为0.1～50、将NH3/H2流量比设为1以上的条件下进行。
21.根据权利要求19所述的III族氮化物半导体基板的制造方法，其中，
为了使所述第三III族氮化物半导体层的上表面平坦化的热处理在将基板温度设为900～1200℃、将炉内压力设为10～1000hPa、将N2/（H2+NH3）流量比设为0.1～50、将NH3/H2流量比设为1以上的条件下进行。
22.根据权利要求1所述的III族氮化物半导体基板的制造方法，其中，
所述混合气体环境还含有N2。
23.一种III族氮化物半导体基板，其特征在于，具有：
基板；
第二III族氮化物半导体层，形成于该基板上；第三III族氮化物半导体层，形成于该第二III族氮化物半导体层上；及
保护层，设置于所述第二III族氮化物半导体层与第三III族氮化物半导体层之间，由AlN构成，
在所述第二III族氮化物半导体层的内部具有凹槽，
所述凹槽形成空洞，在所述空洞上具有AlN，
所述空洞上的所述AlN的厚度薄于20nm。
24.根据权利要求23所述的III族氮化物半导体基板，其中，
在所述空洞内不具有氧化物或氮化物。
25.根据权利要求23所述的III族氮化物半导体基板，其中，
在所述空洞内具有所述AlN。
26.根据权利要求23至25中任意一项所述的III族氮化物半导体基板，其中，
所述第二III族氮化物半导体层内的位错以所述凹槽为终端。
27.根据权利要求23至25中任意一项所述的III族氮化物半导体基板，其中，
所述第三III族氮化物半导体层内的位错是弯曲的。
28.根据权利要求23至25中任意一项所述的III族氮化物半导体基板，其中，
所述凹槽的密度为1×108个/cm2以上。
29.根据权利要求23至25中任意一项所述的III族氮化物半导体基板，其中，
在所述第三III族氮化物半导体层的表面上的位错密度为1×108个/cm2以下。
30.根据权利要求23至25中任意一项所述的III族氮化物半导体基板，其中，
在所述基板与所述第二III族氮化物半导体层之间具有第一III族氮化物半导体层。
CN201680063653.1A 2015-11-12 2016-11-01 Iii族氮化物半导体基板的制造方法及iii族氮化物半导体基板 Active CN108352307B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210395027.XA CN115020192A (zh) 2015-11-12 2016-11-01 Iii族氮化物半导体基板的制造方法及iii族氮化物半导体基板

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015222503 2015-11-12
JP2015-222503 2015-11-12
PCT/JP2016/082485 WO2017082126A1 (ja) 2015-11-12 2016-11-01 Ｉｉｉ族窒化物半導体基板の製造方法及びｉｉｉ族窒化物半導体基板

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202210395027.XA Division CN115020192A (zh) 2015-11-12 2016-11-01 Iii族氮化物半导体基板的制造方法及iii族氮化物半导体基板

Publications (2)

Publication Number Publication Date
CN108352307A CN108352307A (zh) 2018-07-31
CN108352307B true CN108352307B (zh) 2022-07-05

Family

ID=58695274

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201680063653.1A Active CN108352307B (zh) 2015-11-12 2016-11-01 Iii族氮化物半导体基板的制造方法及iii族氮化物半导体基板
CN202210395027.XA Pending CN115020192A (zh) 2015-11-12 2016-11-01 Iii族氮化物半导体基板的制造方法及iii族氮化物半导体基板

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN202210395027.XA Pending CN115020192A (zh) 2015-11-12 2016-11-01 Iii族氮化物半导体基板的制造方法及iii族氮化物半导体基板

Country Status (7)

Country Link
US (1) US10777704B2 (zh)
EP (1) EP3376525A4 (zh)
JP (2) JP6489232B2 (zh)
KR (2) KR102041283B1 (zh)
CN (2) CN108352307B (zh)
TW (1) TWI623062B (zh)
WO (1) WO2017082126A1 (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108538977B (zh) * 2018-03-16 2019-07-16 太原理工大学 一种高质量GaN薄膜及其制备方法
JP7133786B2 (ja) * 2018-10-29 2022-09-09 パナソニックＩｐマネジメント株式会社 Ｉｉｉ族窒化物半導体およびその製造方法
JP7074038B2 (ja) * 2018-12-04 2022-05-24 日本電信電話株式会社 半導体層の形成方法
JP7158272B2 (ja) * 2018-12-25 2022-10-21 エア・ウォーター株式会社 化合物半導体基板
US11935744B2 (en) * 2018-12-27 2024-03-19 Sumitomo Electric Industries, Ltd. Method for manufacturing nitride semiconductor device
EP3758046A1 (en) * 2019-06-28 2020-12-30 Nokia Solutions and Networks Oy Method for combining silicon material and iii-v material, and associated device
JP7391297B2 (ja) * 2019-06-28 2023-12-05 株式会社Flosfia エッチング処理方法およびエッチング処理装置
WO2021192075A1 (ja) * 2020-03-25 2021-09-30 日本電信電話株式会社 半導体層の形成方法
CN111554785B (zh) * 2020-03-27 2021-10-08 华灿光电(苏州）有限公司 一种发光二极管外延片及其制备方法
CN113540295B (zh) * 2021-06-23 2023-07-21 山西中科潞安紫外光电科技有限公司 一种氮化铝衬底模板的制作方法
CN114203535B (zh) * 2021-12-09 2023-01-31 北京镓纳光电科技有限公司 高质量氮化铝模板及其制备方法和应用

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6447604B1 (en) * 2000-03-13 2002-09-10 Advanced Technology Materials, Inc. Method for achieving improved epitaxy quality (surface texture and defect density) on free-standing (aluminum, indium, gallium) nitride ((al,in,ga)n) substrates for opto-electronic and electronic devices
JP2002367909A (ja) * 2001-06-05 2002-12-20 Sony Corp 窒化物半導体膜およびその製造方法
CN1426497A (zh) * 2000-03-13 2003-06-25 高级技术材料公司 Iii－v氮化物基质刚玉及其制造方法和用途
JP2007008742A (ja) * 2005-06-29 2007-01-18 Sumitomo Electric Ind Ltd Ｉｉｉ族窒化物膜を形成する方法および半導体装置
JP2007184503A (ja) * 2006-01-10 2007-07-19 Mitsubishi Chemicals Corp 半導体部材及びその製造方法
CN102301447A (zh) * 2008-11-14 2011-12-28 S.O.I.Tec绝缘体上硅技术公司 用于提高包括半导体材料的结构的质量的方法
JP2015151330A (ja) * 2014-02-19 2015-08-24 古河機械金属株式会社 Ｉｉｉ族窒化物半導体層およびｉｉｉ族窒化物半導体基板の製造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6240115B1 (en) * 1998-08-27 2001-05-29 Agilent Technologies, Inc. Epitaxial facet formation for laser diodes based on III-V material systems
JP3555500B2 (ja) 1999-05-21 2004-08-18 豊田合成株式会社 Ｉｉｉ族窒化物半導体及びその製造方法
JP3476754B2 (ja) 2000-07-28 2003-12-10 士郎 酒井 窒化ガリウム系化合物半導体の製造方法
JP3988018B2 (ja) 2001-01-18 2007-10-10 ソニー株式会社 結晶膜、結晶基板および半導体装置
JP3583375B2 (ja) * 2001-03-02 2004-11-04 三菱電線工業株式会社 ＧａＮ系半導体基材およびその製造方法
US7045808B2 (en) * 2003-12-26 2006-05-16 Hitachi Cable, Ltd. III-V nitride semiconductor substrate and its production lot, and III-V nitride semiconductor device and its production method
JP4420128B2 (ja) * 2003-12-26 2010-02-24 日立電線株式会社 Ｉｉｉ−ｖ族窒化物系半導体デバイス及びその製造方法
JP4424497B2 (ja) * 2005-02-15 2010-03-03 日立電線株式会社 窒化物半導体結晶の製造方法
JP2008024554A (ja) * 2006-07-21 2008-02-07 Toyota Motor Corp 単結晶の製造方法
JP4538476B2 (ja) * 2007-08-27 2010-09-08 独立行政法人理化学研究所 半導体構造の形成方法
US8329565B2 (en) 2008-11-14 2012-12-11 Soitec Methods for improving the quality of structures comprising semiconductor materials
EP2477236A4 (en) * 2009-09-07 2015-07-22 Panasonic Ip Man Co Ltd MULTILAYER NITRIDE SEMICONDUCTOR STRUCTURE, METHOD FOR THE PRODUCTION THEREOF AND LIGHT-EMITTING NITRIDE-SEMICONDUCTOR ELEMENT
JP5995302B2 (ja) * 2011-07-05 2016-09-21 パナソニック株式会社 窒化物半導体発光素子の製造方法
CN103614769B (zh) 2013-10-25 2016-03-16 中国电子科技集团公司第五十五研究所 一种基于原位刻蚀的氮化镓同质外延方法
JP2015151300A (ja) * 2014-02-14 2015-08-24 日本電気硝子株式会社 赤外線センサー用光学ガラス

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6447604B1 (en) * 2000-03-13 2002-09-10 Advanced Technology Materials, Inc. Method for achieving improved epitaxy quality (surface texture and defect density) on free-standing (aluminum, indium, gallium) nitride ((al,in,ga)n) substrates for opto-electronic and electronic devices
CN1426497A (zh) * 2000-03-13 2003-06-25 高级技术材料公司 Iii－v氮化物基质刚玉及其制造方法和用途
JP2002367909A (ja) * 2001-06-05 2002-12-20 Sony Corp 窒化物半導体膜およびその製造方法
JP2007008742A (ja) * 2005-06-29 2007-01-18 Sumitomo Electric Ind Ltd Ｉｉｉ族窒化物膜を形成する方法および半導体装置
JP2007184503A (ja) * 2006-01-10 2007-07-19 Mitsubishi Chemicals Corp 半導体部材及びその製造方法
CN102301447A (zh) * 2008-11-14 2011-12-28 S.O.I.Tec绝缘体上硅技术公司 用于提高包括半导体材料的结构的质量的方法
JP2015151330A (ja) * 2014-02-19 2015-08-24 古河機械金属株式会社 Ｉｉｉ族窒化物半導体層およびｉｉｉ族窒化物半導体基板の製造方法

Also Published As

Publication number Publication date
KR20180061287A (ko) 2018-06-07
KR20190124830A (ko) 2019-11-05
JP6489232B2 (ja) 2019-03-27
US10777704B2 (en) 2020-09-15
EP3376525A1 (en) 2018-09-19
TWI623062B (zh) 2018-05-01
TW201724377A (zh) 2017-07-01
JPWO2017082126A1 (ja) 2018-08-30
KR102041283B1 (ko) 2019-11-06
EP3376525A4 (en) 2019-10-23
KR102081223B1 (ko) 2020-02-25
US20180337306A1 (en) 2018-11-22
JP2019089704A (ja) 2019-06-13
CN108352307A (zh) 2018-07-31
WO2017082126A1 (ja) 2017-05-18
CN115020192A (zh) 2022-09-06

Similar Documents

Publication Publication Date Title
CN108352307B (zh) Iii族氮化物半导体基板的制造方法及iii族氮化物半导体基板
JP4720125B2 (ja) Ｉｉｉ−ｖ族窒化物系半導体基板及びその製造方法並びにｉｉｉ−ｖ族窒化物系半導体
JP3886341B2 (ja) 窒化ガリウム結晶基板の製造方法及び窒化ガリウム結晶基板
JP4088111B2 (ja) 多孔質基板とその製造方法、ＧａＮ系半導体積層基板とその製造方法
JP3550070B2 (ja) ＧａＮ系化合物半導体結晶、その成長方法及び半導体基材
JP3821232B2 (ja) エピタキシャル成長用多孔質基板およびその製造方法ならびにｉｉｉ族窒化物半導体基板の製造方法
JP2001122693A (ja) 結晶成長用下地基板およびこれを用いた基板の製造方法
JPH10312971A (ja) ＩＩＩ−Ｖ族化合物半導体膜とその成長方法、ＧａＮ系半導体膜とその形成方法、ＧａＮ系半導体積層構造とその形成方法、ＧａＮ系半導体素子とその製造方法
JP2001181096A (ja) Ｉｉｉ族窒化物系化合物半導体の製造方法及びｉｉｉ族窒化物系化合物半導体素子
JP2005101475A (ja) Ｉｉｉ−ｖ族窒化物系半導体基板及びその製造方法
JP3476754B2 (ja) 窒化ガリウム系化合物半導体の製造方法
JP2014093369A (ja) エピタキシャルウェハ及びその製造方法
JP2002008985A (ja) 窒化物半導体の製造方法及び窒化物半導体基板
JP2007246289A (ja) 窒化ガリウム系半導体基板の作製方法
JP2005032823A (ja) 電界効果トランジスタ用エピタキシャルウェハの製造方法
JP5233894B2 (ja) 窒化物半導体自立基板の製造方法
JP3934320B2 (ja) ＧａＮ系半導体素子とその製造方法
JP2009023853A (ja) Ｉｉｉ−ｖ族窒化物系半導体基板及びその製造方法、並びにｉｉｉ−ｖ族窒化物系半導体デバイス
JP3976745B2 (ja) 窒化ガリウム系化合物半導体の製造方法
JP2009221083A (ja) Ｉｉｉ族窒化物半導体およびその製造方法
JP4233894B2 (ja) 半導体単結晶の製造方法
JP4593067B2 (ja) 半導体材料の積層構造の製造方法
JP2002270970A (ja) 窒化物半導体発光素子
JP4158760B2 (ja) ＧａＮ系半導体膜およびその製造方法
JP4425871B2 (ja) Ｉｉｉ族窒化物膜の製造用下地膜の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant