[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

CN106415802B - 氮化物类化合物半导体 - Google Patents

氮化物类化合物半导体 Download PDF

Info

Publication number
CN106415802B
CN106415802B CN201580027209.XA CN201580027209A CN106415802B CN 106415802 B CN106415802 B CN 106415802B CN 201580027209 A CN201580027209 A CN 201580027209A CN 106415802 B CN106415802 B CN 106415802B
Authority
CN
China
Prior art keywords
layer
nitride
compound semiconductor
based compound
buffering
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201580027209.XA
Other languages
English (en)
Other versions
CN106415802A (zh
Inventor
伊藤伸之
远崎学
小河淳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN106415802A publication Critical patent/CN106415802A/zh
Application granted granted Critical
Publication of CN106415802B publication Critical patent/CN106415802B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3738—Semiconductor materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1054—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a variation of the composition, e.g. channel with strained layer for increasing the mobility
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/812—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Composite Materials (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

氮化物类化合物半导体具有衬底(1)和设置在衬底(1)上的氮化物类化合物半导体叠层体(11)。氮化物类化合物半导体叠层体(11)包括多层缓冲层(4)、叠层在该多层缓冲层(4)上的沟道层(5)和叠层在该沟道层(5)上的电子供给层(6)。设置有从电子供给层(6)的表面贯通沟道层(5)和多层缓冲层(4)的凹部(110)，在该凹部(110)内设置有与多层缓冲层(4)和沟道层(5)相邻、并且导热系数比多层缓冲层(4)高的散热层(210)。

Description

氮化物类化合物半导体
技术领域
本发明涉及氮化物类化合物半导体。
背景技术
以往，作为半导体电子器件中使用的氮化物类化合物半导体，一般有具有由AlGaN和GaN构成的异质结的氮化物类化合物半导体。该氮化物类化合物半导体器件例如包括：由蓝宝石或Si等构成的衬底；包括缓冲层、一般由GaN构成的沟道层和由AlGaN构成的势垒层构成，叠层在上述衬底上的氮化物类化合物半导体叠层体；与在势垒层与沟道层的界面形成的二维电子气形成欧姆接触的源极电极和漏极电极；和在源极电极与漏极电极之间形成的栅极电极。
可是，在形成上述以往的氮化物类化合物半导体的情况下，在蓝宝石衬底或SiC衬底上形成氮化物类化合物半导体叠层体时，虽然不怎么会成为大问题，但是在使用热膨胀系数比氮化物类化合物半导体叠层体小的Si衬底的情况下，存在以下情况：在氮化物类化合物半导体叠层体生长后，不仅Si衬底翘曲成下凸的形状，而且由于结晶自身的应力而在Si衬底形成裂缝。
为了解决该问题，例如如专利文献1、2所示，提出了使用使具有不同的组成的2个层、即由组成式AlxInyGa1-x-yAsuPvN1-u-v(0≤x≤1，0≤y≤1，x+y≤1，0≤u＜1，0≤v＜1，u+v＜1)构成的第一层和由组成式AlaInbGa1-a-bAscPdN1-c-d(0≤a≤1，0≤b≤1，a+b≤1，0≤c＜1，0≤d＜1，c+d＜1)构成的第二层交替地生长而得到的结构的多层缓冲层，来缓和Si衬底与氮化物类化合物半导体叠层体之间的热膨胀系数的差的方法。
现有技术文献
专利文献
专利文献1：日本特开2003-59948号公报
专利文献2：日本特开2005-85852号公报
发明内容
发明要解决的技术问题
但是，上述多层缓冲层的界面数多的层结构的方向(衬底的垂直方向)的导热系数与第一、第二层单体的导热系数相比大幅地低，为1/10以下也不稀奇(例如，参照Journalof Crystal Growth 298(2007)的251-253项)。因此，在上述专利文献中记载的半导体器件中，由于包含多层缓冲层，散热性降低，因此，存在随着半导体电子器件的动作，叠层在多层缓冲层上的沟道层的温度上升，沟道电阻增加，并且半导体电子器件的可靠性显著降低的情况。
因此，本发明要解决的技术问题在于，提供防止由于包含多层缓冲层而引起的散热性的降低、在用于半导体电子器件的情况下能够得到具有高可靠性的半导体电子器件的氮化物类化合物半导体。
用于解决技术问题的手段
为了解决上述技术问题，本发明的氮化物类化合物半导体包括：
衬底；和
设置在上述衬底上的氮化物类化合物半导体叠层体，
上述氮化物类化合物半导体叠层体包括：多层缓冲层；设置在该多层缓冲层上的沟道层；和叠层在该沟道层上的电子供给层，
上述氮化物类化合物半导体的特征在于：
上述氮化物类化合物半导体具有从上述电子供给层的表面贯通上述沟道层和上述多层缓冲层的凹部，
在上述凹部内，设置有与上述多层缓冲层和叠层在该多层缓冲层上的层相邻、并且导热系数比上述多层缓冲层高的散热层。
发明效果
根据本发明，具有从电子供给层的表面贯通电子供给层、沟道层和多层缓冲层的凹部，在该凹部内，设置有与多层缓冲层和叠层在该多层缓冲层上的层相邻、并且导热系数比多层缓冲层高的散热层。由此，能够将从电子供给层的表面向多层缓冲层传导的热通过散热层向氮化物类化合物半导体的外部放出，因此，能够提高包含在衬底的垂直方向上的导热系数低的多层缓冲层的氮化物类化合物半导体的散热性。因此，通过用于半导体电子器件，能够得到可靠性高的半导体电子器件。
附图说明
图1是表示本发明的第一实施方式的氮化物类化合物半导体的截面示意图。
图2是用于对图1的氮化物类化合物半导体的制造工序进行说明的截面示意图。
图3是接着图2的用于对图1的氮化物类化合物半导体的制造工序进行说明的截面示意图。
图4是表示本发明的第二实施方式的氮化物类化合物半导体的截面示意图。
图5是表示本发明的第三实施方式的氮化物类化合物半导体的截面示意图。
图6是表示本发明的第四实施方式的氮化物类化合物半导体的截面示意图。
图7是表示本发明的第五实施方式的氮化物类化合物半导体的截面示意图。
图8是表示本发明的第六实施方式的氮化物类化合物半导体的截面示意图。
图9是表示本发明的第七实施方式的氮化物类化合物半导体的截面示意图。
图10是表示本发明的第八实施方式的氮化物类化合物半导体的截面示意图。
具体实施方式
(第一实施方式)
本发明的第一实施方式的氮化物类化合物半导体，如图1所示，包括衬底1和叠层在该衬底1上的氮化物类化合物半导体叠层体11。另外，氮化物类化合物半导体例如可以为外延晶片。
衬底1例如为0.01Ω·cm的硼掺杂CZSi衬底。另外，衬底1只要为能够在氮化物类化合物半导体的外延生长中使用的衬底即可，例如能够使用Si衬底、SiC衬底、GaN衬底和蓝宝石衬底。
氮化物类化合物半导体叠层体11由初始生长层2、组成倾斜缓冲层3、多层缓冲层4、GaN沟道层5和电子供给层6构成，具有将初始生长层2、组成倾斜缓冲层3、多层缓冲层4、GaN沟道层5和电子供给层6依次叠层的结构。
初始生长层2例如由厚度100nm的AlN构成。
组成倾斜缓冲层3由Al0.7Ga0.3N层31、Al0.4Ga0.6N层32和Al0.1Ga0.9N层33构成，具有在初始生长层2上以Al组成比分阶段地依次减少的方式叠层Al0.7Ga0.3N层31、Al0.4Ga0.6N层32和Al0.1Ga0.9N层33的结构。Al0.7Ga0.3N层31例如厚度为200nm，Al0.4Ga0.6N层32例如厚度为400nm，Al0.1Ga0.9N层33例如厚度为400nm。
多层缓冲层4由作为具有AlxInyGa1-x-yAsuPvN1-u-v(0≤x≤1，0≤y≤1，x+y≤1，0≤u＜1，0≤v＜1，u+v＜1)的组成的第一层的AlN层和作为具有AlaInbGa1-a-bAscPdN1-c-d(0≤a≤1，0≤b≤1，a+b≤1，0≤c＜1，0≤d＜1，c+d＜1)的组成的第二层的Al0.1Ga0.9N层构成，具有将第一层和第二层交替地叠层多次的结构。AlN层例如厚度为3nm，Al0.1Ga0.9N层例如厚度为30nm。
另外，在本说明书中，多层缓冲层是指具有将组成不同的多个层反复叠层的结构、且构成多层缓冲层的各层满足组成式AlxInyGa1-x-yAsuPvN1-u-v(0≤x≤1，0≤y≤1，x+y≤1，0≤u＜1，0≤v＜1，u+v＜1)的缓冲层，例如可以为超晶格缓冲层。
即，多层缓冲层4并不限定于具有将第一层和第二层交替地反复叠层的结构的情况，例如，也可以为将第一层和第二层随机地叠层的结构，还可以为包含将第一层和第二层交替地反复叠层的区域与将第一层和第二层随机地叠层的区域的结构。
GaN沟道层5例如由厚度1μm的GaN构成。
电子供给层6由AlN特性改善层61、AlGaN势垒层62和GaN盖层(cap layer)63构成，具有在GaN沟道层5上依次叠层有AlN特性改善层61、AlGaN势垒层62和GaN盖层63的结构。AlN特性改善层61例如厚度为1nm，AlGaN势垒层62例如为厚度20nm的Al0.2Ga0.8N，GaN盖层63例如厚度为1nm。
此外，在氮化物类化合物半导体叠层体11中，设置有从电子供给层6的表面贯通电子供给层6、GaN沟道层5和多层缓冲层4而到达组成倾斜缓冲层3的凹部110。在该凹部110内，设置有与多层缓冲层4和GaN沟道层5相邻的散热层210。该散热层210由与多层缓冲层4相比导热系数高、散热性优异的GaN构成，形成为使得多层缓冲层4和GaN沟道层5不在凹部110内露出。
另外，在形成为氮化物类化合物半导体器件时，凹部110形成在对该器件的动作没有贡献的部分、例如绝缘部。
接着，对上述氮化物类化合物半导体的制造方法进行说明。
首先，利用氢氟酸类的蚀刻剂除去衬底1的表面氧化膜。然后，将该衬底1放置在有机金属气相生长(MOCVD)装置中，将衬底1的温度设定为1100℃，在腔室压力13.3kPa进行衬底1的表面的清洁。
然后，使衬底1的温度和腔室压力一定，流动氨NH3(12.5slm)，由此进行衬底1的表面的氮化。
接着，使TMA流量＝117μmol/min、NH3流量＝12.5slm，在衬底1上形成厚度100nm的初始生长层2。
然后，将衬底1的温度设定为1150℃，
·使TMG流量＝57μmol/min、TMA流量＝97μmol/min、NH3流量＝12.5slm，在初始生长层2上生长厚度200nm的Al0.7Ga0.3N层31，
·使TMG流量＝99μmol/min、TMA流量＝55μmol/min、NH3流量＝12.5slm，在Al0.7Ga0.3N层31上生长厚度400nm的Al0.4Ga0.6N层32，
·使TMG流量＝137μmol/min、TMA流量＝18μmol/min、NH3流量＝12.5slm，在Al0.4Ga0.6N层32上生长厚度400nm的Al0.1Ga0.9N层33，形成组成倾斜缓冲层3。
接着，通过使AlN层(厚度3nm)/Al0.1Ga0.9N层(厚度30nm)反复生长，在Al0.1Ga0.9N层33上形成多层缓冲层4。
然后，使TMG流量＝50μmol、NH3流量＝12.5slm，在多层缓冲层4上形成厚度1μm的GaN沟道层5。
进一步，在GaN沟道层5上，使AlN特性改善层61(厚度1nm)、Al0.2Ga0.8N势垒层62(厚度20nm)和GaN盖层63(厚度1nm)以依次叠层的方式生长，形成电子供给层6。
接着，如图3所示，对多层缓冲层4、GaN沟道层5和电子供给层6进行蚀刻，形成凹部110，在该凹部110形成由GaN构成的散热层210。凹部110例如通过利用溅射装置在电子供给层6上沉积SiO2，进行图案化使得将形成散热层210的区域的SiO2除去并且不形成散热层210的区域由SiO2覆盖，并利用使用氟气的RIE进行干式蚀刻而形成。沉积的SiO2在形成散热层210之后除去。
在第一实施方式的氮化物类化合物半导体中，具有从电子供给层6的表面贯通电子供给层6、GaN沟道层5和多层缓冲层4而到达组成倾斜缓冲层3的凹部110，在该凹部110内设置有与多层缓冲层4和叠层在该多层缓冲层4上的GaN沟道层5相邻、并且在衬底1的垂直方向上的导热系数比多层缓冲层4高的散热层210。由此，从电子供给层6的表面向多层缓冲层4传导的热，通过散热层210向氮化物类化合物半导体的外部放出，能够抑制GaN沟道层5的温度上升，因此，能够防止由于包含导热系数低的多层缓冲层4而引起的散热性的降低。因此，通过将上述氮化物类化合物半导体用于半导体电子器件，能够得到可靠性高的半导体电子器件。
(第二实施方式)
第二实施方式的氮化物类化合物半导体，如图4所示，在第一实施方式的氮化物类化合物半导体叠层体11中，设置有从电子供给层6的表面贯通电子供给层6、GaN沟道层5、多层缓冲层4和组成倾斜缓冲层3而到达初始生长层2的凹部120，在该凹部120内设置有由GaN构成的散热层220。另外，对于与上述第一实施方式相同的构成部标注相同的符号，援用第一实施方式的说明。
散热层220形成为与GaN沟道层5、多层缓冲层4和组成倾斜缓冲层3相邻，并且使得GaN沟道层5、多层缓冲层4和组成倾斜缓冲层3不在凹部120内露出。在形成为氮化物类化合物半导体器件时，该凹部120形成在对该器件的动作没有贡献的部分(绝缘部等)。
第二实施方式的氮化物类化合物半导体，例如能够利用与第一实施方式的氮化物类化合物半导体相同的方法制造。
在第二实施方式的氮化物类化合物半导体中，设置有从电子供给层6的表面贯通电子供给层6、GaN沟道层5、多层缓冲层4和组成倾斜缓冲层3而到达初始生长层2的凹部120，在该凹部120内设置有散热层220。因此，由AlN构成的初始生长层2成为蚀刻阻挡层，能够进行具有再生性的稳定的蚀刻。
(第三实施方式)
第三实施方式的氮化物类化合物半导体，如图5所示，包括衬底1和叠层在该衬底1上的氮化物类化合物半导体叠层体13。氮化物类化合物半导体叠层体13由初始生长层2、多层缓冲层4、GaN沟道层5和电子供给层106构成，具有将初始生长层2、多层缓冲层4、GaN沟道层5和电子供给层106依次叠层的结构。另外，对于与上述第一、第二实施方式相同的构成部标注相同的符号，援用第一、第二实施方式的说明。
电子供给层106例如由厚度25nm的Al0.22Ga0.78N势垒层构成。此外，在第三实施方式中，例如使初始生长层2的厚度为120nm，使AlN层(厚度5nm)/Al0.1Ga0.9N层(厚度30nm)反复生长而形成多层缓冲层4，进一步，使GaN沟道层5的厚度为1.5nm。
在氮化物类化合物半导体叠层体13中，设置有从电子供给层106的表面贯通电子供给层106、GaN沟道层5和多层缓冲层4而到达初始生长层2的凹部130。在该凹部130内，设置有与多层缓冲层4和GaN沟道层5相邻的由GaN构成的散热层210。在形成为氮化物类化合物半导体器件时，凹部130形成在对该器件的动作没有贡献的部分(绝缘部等)。
接着，对上述氮化物类化合物半导体的制造方法进行说明。
首先，利用氢氟酸类的蚀刻剂除去衬底1的表面氧化膜。然后，将该衬底1放置在有机金属气相生长(MOCVD)装置中，将衬底1的温度设定为1100℃，在腔室压力13.3kPa进行衬底1的表面的清洁。
然后，使衬底1的温度和腔室压力一定，流动氨NH3(12.5slm)，由此进行衬底1的表面的氮化。
接着，使TMA流量＝117μmol/min、NH3流量＝12.5slm，在衬底1上形成由厚度120nm的AlN构成的初始生长层2。
接着，在初始生长层2上，例如利用溅射装置沉积SiO2，进行图案化使得将生长散热层210的区域的SiO2除去、并且生长多层缓冲层4的区域由SiO2覆盖，形成散热层210。形成散热层210后，除去SiO2。
接着，在散热层210上，利用溅射装置沉积SiO2，进行图案化使得仅散热层210的表面由SiO2覆盖，然后使AlN层(厚度3nm)/Al0.1Ga0.9N层(厚度30nm)反复生长，由此，在初始生长层2上形成多层缓冲层4。然后，在多层缓冲层4上，使厚度1.5μm的GaN沟道层5和厚度25nm的由Al0.22Ga0.78N势垒层构成的电子供给层106依次生长，然后，除去覆盖散热层210的表面的SiO2。
在第三实施方式的氮化物类化合物半导体中，在初始生长层2上叠层多层缓冲层4，利用Al0.22Ga0.78N势垒层构成电子供给层106。因此，能够以简单的结构抑制GaN沟道层5的温度上升，能够实现成本降低。
(第四实施方式)
第四实施方式的氮化物类化合物半导体，如图6所示，包括衬底1和叠层在该衬底1上的氮化物类化合物半导体叠层体14。氮化物类化合物半导体叠层体14由初始生长层102、多层缓冲层4、GaN沟道层5和电子供给层6构成，具有将初始生长层102、多层缓冲层4、GaN沟道层5和电子供给层6依次叠层的结构。另外，对于与上述第一～第三实施方式相同的构成部标注相同的符号，援用第一～第三实施方式的说明。
初始生长层102由在低温下生长的GaN构成，例如具有厚度50nm的层厚。此外，在第四实施方式中，例如，使AlN层(厚度3nm)/Al0.1Ga0.9N层(厚度25nm)反复生长而形成多层缓冲层4，使GaN沟道层5的厚度为1.5nm。
在氮化物类化合物半导体叠层体14中，设置有从电子供给层6的表面贯通电子供给层6、GaN沟道层5和多层缓冲层4而到达初始生长层102的凹部140。在形成为氮化物类化合物半导体器件时，该凹部140形成在对该器件的动作没有贡献的部分(绝缘部等)。在凹部140内，设置有与多层缓冲层4和GaN沟道层5相邻的由GaN构成的散热层210。
第四实施方式的氮化物类化合物半导体，例如能够利用与第三实施方式的氮化物类化合物半导体相同的方法制造。
在第四实施方式的氮化物类化合物半导体中，能够利用GaN构成初始生长层102，因此，能够使用适合于该由GaN构成的初始生长层102的衬底和结构。
(第五实施方式)
第五实施方式的氮化物类化合物半导体，如图7所示，包括衬底1和叠层在该衬底1上的氮化物类化合物半导体叠层体15。氮化物类化合物半导体叠层体15由初始生长层2、组成倾斜缓冲层103、多层缓冲层4、GaN沟道层5和电子供给层106构成，具有将初始生长层2、组成倾斜缓冲层103、多层缓冲层4、GaN沟道层5和电子供给层106依次叠层的结构。另外，对于与上述第一～第四实施方式相同的构成部标注相同的符号，援用第一～第四实施方式的说明。
组成倾斜缓冲层103由Al0.7Ga0.3N层31、Al0.5Ga0.5N层34、Al0.3Ga0.7N层35和Al0.1Ga0.9N层33构成，具有在初始生长层2上以Al组成分阶段地逐渐降低的方式叠层的结构。Al0.7Ga0.3N层31例如厚度为200nm，Al0.5Ga0.5N层34例如厚度为200nm，Al0.3Ga0.7N层35例如厚度为300nm，Al0.1Ga0.9N层33例如厚度为400nm。
在氮化物类化合物半导体叠层体15中，设置有从电子供给层106的表面贯通电子供给层106、GaN沟道层5和多层缓冲层4而到达组成倾斜缓冲层103的凹部150。在该凹部150内，设置有与多层缓冲层4和GaN沟道层5相邻的由GaN构成的散热层210。
第五实施方式的氮化物类化合物半导体，例如能够利用与第一实施方式的氮化物类化合物半导体相同的方法制造。
在第五实施方式的氮化物类化合物半导体中，具有使Al0.7Ga0.3N层31、Al0.5Ga0.5N层34、Al0.3Ga0.7N层35和Al0.1Ga0.9N层33依次叠层而得到的组成倾斜缓冲层103。因此，能够详细地控制氮化物类化合物半导体的翘曲。
(第六实施方式)
第六实施方式的氮化物类化合物半导体，如图8所示，包括衬底1和叠层在该衬底1上的氮化物类化合物半导体叠层体16。氮化物类化合物半导体叠层体16由初始生长层2、组成倾斜缓冲层3、多层缓冲层104、GaN沟道层5和电子供给层6构成，具有将初始生长层2、组成倾斜缓冲层3、多层缓冲层104、GaN沟道层5和电子供给层6依次叠层的结构。另外，对于与上述第一～第五实施方式相同的构成部标注相同的符号，援用第一～第五实施方式的说明。
多层缓冲层104由作为第一层的AlN层、作为第二层的Al0.1Ga0.9N层和作为第三的层的Al0.5Ga0.5N层构成，具有在组成倾斜缓冲层3上反复叠层Al0.5Ga0.5N层/AlN层/Al0.1Ga0.9N层的结构。AlN层例如厚度为3nm，Al0.1Ga0.9N层例如厚度为25nm，Al0.5Ga0.5N层例如厚度为5nm。
在氮化物类化合物半导体叠层体16中，设置有从电子供给层6的表面贯通电子供给层6、GaN沟道层5和多层缓冲层104而到达组成倾斜缓冲层3的凹部160。在该凹部160内，设置有由GaN构成的散热层260。
散热层260形成为与GaN沟道层5和多层缓冲层104相邻、并且使得GaN沟道层5和多层缓冲层104不在凹部160内露出。
第六实施方式的氮化物类化合物半导体，例如能够利用与第一实施方式的氮化物类化合物半导体相同的方法制造。
在第六实施方式的氮化物类化合物半导体中，多层缓冲层104由反复生长多次的Al0.5Ga0.5N层/AlN层/Al0.1Ga0.9N层构成。因此，能够实现多层缓冲层104的结晶性的提高。
(第七实施方式)
第七实施方式的氮化物类化合物半导体，如图9所示，为在第三实施方式的氮化物类化合物半导体叠层体13中设置的凹部130内设置有与GaN沟道层5和多层缓冲层4相邻的散热层270的结构。另外，对于与上述第一～第六实施方式相同的构成部标注相同的符号，援用第一～第六实施方式的说明。
散热层270由导热系数比GaN高的AlN构成(AlN的导热系数为2.9W/cm·K，GaN的导热系数为1.3W/cm·K)，形成为使得GaN沟道层5和多层缓冲层4不在凹部130内露出。
第七实施方式的氮化物类化合物半导体，例如能够使用与第三实施方式的氮化物类化合物半导体相同的方法制造。
在第七实施方式的氮化物类化合物半导体中，利用导热系数比GaN高的AlN构成散热层270，因此，能够可靠地抑制GaN沟道层5的温度上升。
(第八实施方式)
第八实施方式的氮化物类化合物半导体，如图10所示，为在第二实施方式的氮化物类化合物半导体叠层体11中设置的凹部120内设置有由GaN构成的散热层280的结构。另外，对于与上述第一～第七实施方式相同的构成部标注相同的符号，援用第一～第七实施方式的说明。
散热层280形成为与GaN沟道层5、多层缓冲层4和组成倾斜缓冲层3相邻、并且使得GaN沟道层5的一部分在凹部120内露出。
第八实施方式的氮化物类化合物半导体，例如能够利用与第一实施方式的氮化物类化合物半导体相同的方法制造。
在第八实施方式的氮化物类化合物半导体中，以使得GaN沟道层5的一部分在凹部120内露出的方式设置有散热层280，因此，能够抑制在散热层280与GaN沟道层5的界面流动的漏电流。
在上述第一～第八实施方式中，在多层缓冲层4、104上叠层有GaN沟道层5，但是并不限定于此。例如，也可以在多层缓冲层与GaN沟道层之间设置AlN层。由此，能够控制氮化物类化合物半导体的翘曲。
此外，散热层210、220、260、270、280只要与多层缓冲层4、104和叠层在该多层缓冲层4、104上的层的至少一部分相邻即可。例如，通过以不与GaN沟道层5的沟道部相邻的方式设置散热层210、220、260、270、280，能够降低在散热层210、220、260、270、280与GaN沟道层5的界面流动的漏电流。
对本发明和实施方式进行总结如下。
本发明的氮化物类化合物半导体具有：
衬底1；和
设置在上述衬底1上的氮化物类化合物半导体叠层体11、12、13、14、15、16，
上述氮化物类化合物半导体叠层体11、12、13、14、15、16包括：多层缓冲层4、104；设置在该多层缓冲层4、104上的沟道层5；和叠层在该沟道层5上的电子供给层6、106，
上述氮化物类化合物半导体的特征在于：
上述氮化物类化合物半导体具有从上述电子供给层6、106的表面贯通上述沟道层5和上述多层缓冲层4、104的凹部110、120、130、140、150、160，
在上述凹部110、120、130、140、150、160内，设置有与上述多层缓冲层4、104和叠层在该多层缓冲层4、104上的层5相邻、并且导热系数比上述多层缓冲层4、104高的散热层210、220、260、270、280。
根据上述结构的氮化物类化合物半导体，具有从电子供给层6、106的表面贯通电子供给层6、106、GaN沟道层5和多层缓冲层4、104的凹部110、120、130、140、150、160，在该凹部110、120、130、140、150、160内，设置有与多层缓冲层4、104和叠层在该多层缓冲层4、104上的层5相邻、并且导热系数比多层缓冲层4、104高的散热层210、220、260、270、280。由此，从电子供给层6、106的表面向多层缓冲层4、104传导的热通过散热层210、220、260、270、280向氮化物类化合物半导体的外部放出，因此，能够提高包含在衬底1的垂直方向上的导热系数低的多层缓冲层4、104的氮化物类化合物半导体的散热性。因此，通过将上述氮化物类化合物半导体用于半导体电子器件，能够得到以抗短路能力(短路耐量)的提高为代表的可靠性高的半导体电子器件。
在一个实施方式的氮化物类化合物半导体中，
上述多层缓冲层4、104包括：具有AlxInyGa1-x-yAsuPvN1-u-v(0≤x≤1，0≤y≤1，x+y≤1，0≤u＜1，0≤v＜1，u+v＜1)的组成的第一层；和具有AlaInbGa1-a-bAscPdN1-c-d(0≤a≤1，0≤b≤1，a+b≤1，0≤c＜1，0≤d＜1，c+d＜1)的组成的第二层。
根据上述实施方式，从电子供给层6、106的表面向多层缓冲层4、104传导的热通过散热层210、220、260、270、280向氮化物类化合物半导体的外部放出，因此，能够提高包括在衬底1的垂直方向上的导热系数低的多层缓冲层4、104的氮化物类化合物半导体的散热性。因此，通过将上述氮化物类化合物半导体用于半导体电子器件，能够得到以抗短路能力的提高为代表的可靠性高的半导体电子器件。
在一个实施方式的氮化物类化合物半导体中，
上述多层缓冲层4、104叠层在组成倾斜缓冲层3、103上，该组成倾斜缓冲层3、103由以Al组成分阶段地逐渐降低的方式叠层的多个AlGaN层构成。
根据上述实施方式，能够提高多层缓冲层4、104的结晶性，并且控制氮化物类化合物半导体的翘曲。
在一个实施方式的氮化物类化合物半导体中，
上述散热层210、220、260、270、280具有AlxInyGa1-x-yAsuPvN1-u-v(0≤x≤1，0≤y≤1，x+y≤1，0≤u＜1，0≤v＜1，u+v＜1)的组成。
根据上述实施方式，散热层210、220、260、270、280的组成与多层缓冲层4、104的组成近似，因此，通过外延生长进行的散热层210、220、260、270、280的生长变得容易。
在一个实施方式的氮化物类化合物半导体中，
上述组成倾斜缓冲层3、103由2层至4层的AlGaN层构成。
根据上述实施方式，能够详细地控制氮化物类化合物半导体的翘曲。
在一个实施方式的氮化物类化合物半导体中，
上述衬底1为Si衬底。
根据上述实施方式，散热性高，并且能够以低成本制造。
在上述第一～第八实施方式的氮化物类化合物半导体中，构成氮化物类化合物半导体叠层体11、13、14、15、16的各层的厚度、组成和形成工艺，能够根据氮化物类化合物半导体的设计或晶片的翘曲调整等适当地改变。
在上述第一～第八实施方式和变形例中说明的构成要素，当然可以适当地组合，此外也可以适当地选择、替换或删除。
符号说明
1 衬底
2、102 初始生长层
3、103 组成倾斜缓冲层
4、104 多层缓冲层
5 GaN沟道层
6、106 电子供给层
11、13、14、15、16 氮化物类化合物半导体叠层体
110、120、130、140、150、160 凹部
210、220、260、270、280 散热层

Claims (5)

1.一种氮化物类化合物半导体，其包括：
衬底(1)；和
设置在所述衬底(1)上的氮化物类化合物半导体叠层体(11、12、13、14、15、16)，
所述氮化物类化合物半导体叠层体(11、12、13、14、15、16)包括：多层缓冲层(4、104)；设置在该多层缓冲层(4、104)上的沟道层(5)；和叠层在该沟道层(5)上的电子供给层(6、106)，
所述氮化物类化合物半导体的特征在于：
所述氮化物类化合物半导体具有从所述电子供给层(6、106)的表面贯通所述沟道层(5)和所述多层缓冲层(4、104)的凹部(110、120、130、140、150、160)，
在所述凹部(110、120、130、140、150、160)内，设置有与所述多层缓冲层(4、104)和叠层在该多层缓冲层(4、104)上的层相邻、并且导热系数比所述多层缓冲层(4、104)高的散热层(210、220、260、270、280)，
所述散热层(210、220、260、270、280)具有AlxInyGa1-x-yAsuPvN1-u-v的组成，其中，0≤x≤1，0≤y≤1，x+y≤1，0≤u＜1，0≤v＜1，u+v＜1。
2.如权利要求1所述的氮化物类化合物半导体，其特征在于：
所述多层缓冲层(4、104)包括：具有AlxInyGa1-x-yAsuPvN1-u-v的组成的第一层，其中，0≤x≤1，0≤y≤1，x+y≤1，0≤u＜1，0≤v＜1，u+v＜1；和具有AlaInbGa1-a-bAscPdN1-c-d的组成的第二层，其中，0≤a≤1，0≤b≤1，a+b≤1，0≤c＜1，0≤d＜1，c+d＜1。
3.如权利要求1或2所述的氮化物类化合物半导体，其特征在于：
所述多层缓冲层(4、104)叠层在组成倾斜缓冲层(3、103)上，该组成倾斜缓冲层(3、103)由以Al组成分阶段地逐渐降低的方式叠层的多个AlGaN层构成。
4.如权利要求3所述的氮化物类化合物半导体，其特征在于：所述组成倾斜缓冲层(3、103)由2层至4层的AlGaN层构成。
5.如权利要求1所述的氮化物类化合物半导体，其特征在于：所述衬底(1)为Si衬底。
CN201580027209.XA 2014-05-26 2015-04-17 氮化物类化合物半导体 Active CN106415802B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014-108159 2014-05-26
JP2014108159 2014-05-26
PCT/JP2015/061860 WO2015182283A1 (ja) 2014-05-26 2015-04-17 窒化物系化合物半導体

Publications (2)

Publication Number Publication Date
CN106415802A CN106415802A (zh) 2017-02-15
CN106415802B true CN106415802B (zh) 2019-07-02

Family

ID=54698624

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580027209.XA Active CN106415802B (zh) 2014-05-26 2015-04-17 氮化物类化合物半导体

Country Status (4)

Country Link
US (1) US9773864B2 (zh)
JP (1) JP6174253B2 (zh)
CN (1) CN106415802B (zh)
WO (1) WO2015182283A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021134479A1 (zh) * 2019-12-31 2021-07-08 苏州晶湛半导体有限公司 一种半导体结构及其制备方法
WO2022056922A1 (zh) * 2020-09-21 2022-03-24 华为技术有限公司 晶体管器件及电子装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010028038A (ja) * 2008-07-24 2010-02-04 Sharp Corp ヘテロ接合電界効果トランジスタ
CN102074571A (zh) * 2009-11-17 2011-05-25 富士通株式会社 半导体器件及半导体器件的制造方法
CN102460664A (zh) * 2009-05-11 2012-05-16 同和电子科技有限公司 电子器件用外延衬底及其制造方法
CN102891174A (zh) * 2011-07-19 2013-01-23 夏普株式会社 包括氮化物基半导体层的外延片
CN103053015A (zh) * 2010-08-06 2013-04-17 松下电器产业株式会社 半导体装置及其制造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7233028B2 (en) * 2001-02-23 2007-06-19 Nitronex Corporation Gallium nitride material devices and methods of forming the same
JP2003059948A (ja) 2001-08-20 2003-02-28 Sanken Electric Co Ltd 半導体装置及びその製造方法
JP3960957B2 (ja) 2003-09-05 2007-08-15 古河電気工業株式会社 半導体電子デバイス
JP2007157829A (ja) * 2005-12-01 2007-06-21 Matsushita Electric Ind Co Ltd 半導体装置
JP2008078486A (ja) * 2006-09-22 2008-04-03 Oki Electric Ind Co Ltd 半導体素子
WO2009073866A1 (en) * 2007-12-07 2009-06-11 The Government Of The United States Of America, As Represented By The Secretary Of The Navy Gate after diamond transistor
JP2011192882A (ja) * 2010-03-16 2011-09-29 Nec Corp 半導体構造及び半導体装置及びその製造方法
JP5754452B2 (ja) * 2013-03-08 2015-07-29 富士通株式会社 半導体装置の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010028038A (ja) * 2008-07-24 2010-02-04 Sharp Corp ヘテロ接合電界効果トランジスタ
CN102460664A (zh) * 2009-05-11 2012-05-16 同和电子科技有限公司 电子器件用外延衬底及其制造方法
CN102074571A (zh) * 2009-11-17 2011-05-25 富士通株式会社 半导体器件及半导体器件的制造方法
CN103053015A (zh) * 2010-08-06 2013-04-17 松下电器产业株式会社 半导体装置及其制造方法
CN102891174A (zh) * 2011-07-19 2013-01-23 夏普株式会社 包括氮化物基半导体层的外延片

Also Published As

Publication number Publication date
JPWO2015182283A1 (ja) 2017-04-20
US20170141187A1 (en) 2017-05-18
WO2015182283A1 (ja) 2015-12-03
JP6174253B2 (ja) 2017-08-02
CN106415802A (zh) 2017-02-15
US9773864B2 (en) 2017-09-26

Similar Documents

Publication Publication Date Title
TWI656644B (zh) 異質結構功率電晶體以及製造異質結構半導體裝置的方法
JP7576128B2 (ja) 加工基板上の集積デバイスのためのシステムおよび方法
US10490636B2 (en) Lateral high electron mobility transistor with integrated clamp diode
JP4786730B2 (ja) 電界効果型トランジスタおよびその製造方法
JP2005158889A (ja) 半導体素子形成用板状基体及びこの製造方法及びこれを使用した半導体素子
TW202025493A (zh) 增強模式化合物半導體場效電晶體、半導體裝置、以及製造增強模式半導體裝置之方法
CN103828030A (zh) 半导体元件、hemt元件、以及半导体元件的制造方法
EP2946402A1 (en) Ain/gan layers grown on reo/silicon
KR100912592B1 (ko) 고전자 이동도 트랜지스터 및 그 제조방법
US8872308B2 (en) AlN cap grown on GaN/REO/silicon substrate structure
US9570570B2 (en) Enhanced gate dielectric for a field effect device with a trenched gate
WO2017117315A1 (en) Non-etch gas cooled epitaxial stack for group iiia-n devices
CN106415802B (zh) 氮化物类化合物半导体
JP6173493B2 (ja) 半導体素子用のエピタキシャル基板およびその製造方法
JP6989660B2 (ja) 半導体装置及びその製造方法
JP2016062987A (ja) 半導体装置およびその製造方法
TWI732239B (zh) 半導體結構及其形成方法
CN106486545A (zh) 半导体单元
CN112242442B (zh) 半导体结构及其形成方法
JP2017199701A (ja) 窒化物半導体積層構造及びそれを用いた電子デバイス
JP2018018998A (ja) 半導体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20211122

Address after: Kyoto Japan

Patentee after: Rohm Co.,Ltd.

Address before: Osaka, Japan

Patentee before: Sharp Corp.