[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

CN105355606B - 一种新型系统级封装 - Google Patents

一种新型系统级封装 Download PDF

Info

Publication number
CN105355606B
CN105355606B CN201510633468.9A CN201510633468A CN105355606B CN 105355606 B CN105355606 B CN 105355606B CN 201510633468 A CN201510633468 A CN 201510633468A CN 105355606 B CN105355606 B CN 105355606B
Authority
CN
China
Prior art keywords
substrate
chip
metal
mosfet chip
type sheet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510633468.9A
Other languages
English (en)
Other versions
CN105355606A (zh
Inventor
曹周
李朋釗
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Great Team Backend Foundry Dongguan Co Ltd
Original Assignee
Great Team Backend Foundry Dongguan Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Great Team Backend Foundry Dongguan Co Ltd filed Critical Great Team Backend Foundry Dongguan Co Ltd
Priority to CN201510633468.9A priority Critical patent/CN105355606B/zh
Publication of CN105355606A publication Critical patent/CN105355606A/zh
Application granted granted Critical
Publication of CN105355606B publication Critical patent/CN105355606B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Dc-Dc Converters (AREA)

Abstract

本发明实施例公开了一种新型系统级封装。该封装包括：基板、高端MOSFET芯片、第一金属端子、低端MOSFET芯片、折线型金属片、集成电路IC芯片、至少一个无源器件。本发明通过将封装电路中的无源器件设置在折线型金属片两侧，实现折线型金属片对无源器件的电磁干扰的保护。同时，IC芯片通过金属球倒装设置在基板上，形成最短电路，减低电阻。两个MOSFET芯片使用叠加模具工艺堆叠设置在基板上，减少了该系统封装的尺寸。

Description

一种新型系统级封装
技术领域
本发明实施例涉及半导体封装技术，尤其涉及一种新型系统级封装。
背景技术
如图1所示，为由2个N型金属氧化物半导体场效应晶体管(Metal-Oxide-Semiconductor Field-Effect Transistor,MOSFET)连接形成的功率切换器的电路图，其中高端(High Side，HS)MOSFET的漏极D1连接电压输入(Vin)端，其源极S1连接低端(LowSide，LS)MOSFET的漏极D2，而低端MOSFET的源极S2则连接地线(Gnd)端。通常，在该功率切换器的Vin-Gnd两端之间还并联设置有一个旁路电路电容C，该电容的设置是为了压制功率切换器启动时电压的冲激，以增进该功率切换器的性能。更进一步，如图2所示，在高端MOSFET的栅极G1和低端MOSFET的栅极G2的两端并联连接一功率控制器(Power IntegratedCircuit，PIC)，则形成一直流-直流(DC-DC)转换器。
在目前的半导体封装技术中，DC-DC转换器封装结构不断地将各元器件集成封装，从而使得该半导体封装走向微型化。因此，半导体上元器件的密度也随之不断增加，从而使得元器件间电磁干扰增大，系统散热急需提高。
发明内容
本发明实施例提供一种新型系统级封装，以实现屏蔽电磁干扰，同时提高系统散热效率。
本发明实施例提供了一种新型系统级封装，该封装包括：
基板，用于承载封装结构中的元器件；
MOSFET芯片，设置在基板表面，其底部高端漏极通过基板布线与输入电压端电性连接；
第一金属端子，所述第一金属端子的一端与基板电路相连，另一端设置在高端MOSFET芯片表面，用于连接高端MOSFET芯片的高端源极；
低端MOSFET芯片，设置于第一金属端子表面，低端MOSFET芯片的底部为低端漏极，所述低端漏极通过第一金属端子与高端MOSFET芯片顶部的高端源极串连；
折线型金属片，所述折线型金属片的横端包含有第二金属端子，第二金属端子连接低端MOSFET芯片顶部低端源极，竖端与基板地线端电性连接；
IC芯片，设置于基板表面，通过基板电路分别与高端MOSFET芯片和低端MOSFET芯片的栅极相连，用于功率控制；
至少一个无源器件，用于根据电路相应需求设置在折线型金属片两侧基板电路的相应位置，构成完整的DC-DC功率切换电路。
进一步的，所述折线型金属片为T型金属片。
进一步的，所述T型金属片横端将整个封装结构的含元器件方向的表面覆盖。
进一步的，所述折线型金属片为L型金属片。
进一步的，所述封装还包括：矩形金属板，罩在电路中电感器件的上方。
进一步的，所述IC芯片使用引线键合工艺与基板电路连接。
进一步的，所述IC芯片使用倒装芯片工艺与基板电路连接。
进一步的，所述IC芯片与基板电路通过金属球连接。
进一步的，所述MOSFET芯片使用叠加模具工艺设置在基板上。
本发明通过将封装电路中的无源器件设置在折线型金属片两侧，实现折线型金属片对无源器件的电磁干扰的保护。同时，IC芯片通过金属球倒装设置在基板上，形成最短电路，减低电阻。两个MOSFET芯片使用叠加模具工艺堆叠设置在基板上，减少了该系统封装的尺寸。
附图说明
图1为现有技术中功率切换器的电路图；
图2是本发明实施例中的DC-DC转换器的电路图；
图3A是本发明实施例一中的一种新型系统封装结构的俯视图；图3B为沿着图3A中的A-A方向的封装结构刨面图；图3C为沿着图3A中的B-B方向的封装结构刨面图；
图4A是本发明实施例二中的一种新型系统封装结构的俯视图；图4B为沿着图4A中的A-A方向的封装结构刨面图；图4C为沿着图4A中的B-B方向的封装结构刨面图。
具体实施方式
下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。
实施例一
图3A是本发明实施例一中的一种新型系统封装结构的俯视图，本实施例中的系统封装可适用于DC-DC转换器，该系统封装包括：基板1、高端MOSFET芯片2、第一金属端子3、低端MOSFET芯片6、折线型金属片7、集成电路IC芯片10及至少一个无源器件8。
其中，基板1为带有印刷有电路的基板，该基板可以是印刷线路板，也可以是一个铺有引线框架的基板。
高端MOSFET芯片2，设置在基板1上，其底部高端漏极通过基板布线与输入电压端电性连接。该高端MOSFET芯片2与基板1的连接方式有多种，可以是通过金属导线4与基板1连接，也可以通过导电胶5固定并电性连接。本实施例中元器件与基板电路的连接方式，优选是当所要连接部件位于基板1待连接端的上方时，选用导电胶5连接；否则，选用金属导线4连接。
第一金属端子3，设置在高端MOSFET芯片2表现，一端与基板电路相连，另一端设置在高端MOSFET芯片2表面，用于连接高端MOSFET芯片2的高端源极。该第一金属端子3可以是任意形状，优选为L型，其中L型第一金属端子较短的一端可以通过导电胶5与基板电路连接，较长的一端可以通过导电胶5与高端MOSFET芯片2电性连接。
低端MOSFET芯片6设置在第一端子3表面，低端MOSFET芯片6的底部为低端漏极，所述低端漏极通过第一金属端子3与高端MOSFET芯片2顶部的高端源极串连。该低端MOSFET芯片6与高端MOSFET芯片2的连接方式可以是任意方式，例如可以通过导线水平相连，本实施例优选为低端MOSFET芯片6通过第一金属端子3堆叠设置在高端MOSFET芯片2之上，从而减小半导体封装尺寸。
折线型金属片7，所述折线型金属片7的横端包含有第二金属端子9，第二金属端子9连接低端MOSFET芯片6顶部低端源极，竖端与基板地线电性连接。该折线型金属片9的形状可以是弧形等多种形状，本实施例优选为T型，该T型金属片的横端可以将整个封装结构的含元器件方向的表面覆盖。使得设置在该T型金属片两侧的无源器件不受电磁干扰的影响，同时该封装可以通过其表面覆盖的T型金属片横端提高散热效率。
IC芯片10，设置于基板表面，通过基板电路分别与高端MOSFET芯片2和低端MOSFET芯片6的栅极相连，用于功率控制。其中，该IC芯片10设置于基板1表面方式，可以使用引线键合工艺与基板电路连接，还可以使用倒装芯片工艺与基板电路连接。为形成最短电路，降低电阻，本实施例优选是通过金属球11利用倒装芯片工艺实现IC芯片10与基板电路的连接，该金属球11与基板电路和IC芯片10的连接部位可以通过导电胶5实现固定连接。
至少一个无源器件8，用于根据电路相应需求设置在基板电路的相应位置，构成完整的DC-DC功率切换电路。其中，为避免无源器件8不受电磁干扰的影响，本实施例优选将该一个或多个无源器件8设置在T型金属片7竖端的两侧。
该一种新型系统封装结构的工作原理：设置在基板1上的高端MOSFET芯片2的底部高端漏极，通过基板布线与输入电压端电性连接。低端MOSFET芯片6，通过第一金属端子3堆叠设置在高端MOSFET芯片2之上，低端MOSFET芯片6的底部低端漏极通过第一金属端子3与高端MOSFET芯片2顶部的高端源极串连。低端MOSFET芯片6顶部低端源极，通过T型金属片7竖端与基板地线端电性连接形成通路。为实现功率的控制，IC芯片10，利用金属球11倒装设置于基板1表面，通过基板电路分别与高端MOSFET芯片2和低端MOSFET芯片6的栅极相连。为压制功率切换器启动时电压的冲激，电路还添加一个或多个电容和电感等无源器件8，设置于T型金属片7竖端的两侧。从而构成完整的直流-直流功率切换电路。
本实施例的技术方案，通过将至少一个无源器件设置在T型金属片竖端的两侧，且T型金属片横端将整个封装结构的含元器件方向的表面覆盖，屏蔽了电磁干扰对无缘器件的影响，且T型金属片横端提高了该系统封装的散热效率。同时，IC芯片通过金属球倒装设置在基板上，形成最短电路，减低电阻。两个MOSFET芯片使用叠加模具工艺堆叠设置在基板上，减少了该系统封装的尺寸。
实施例二
图4A是本发明实施例二中的一种新型系统封装结构的俯视图，本实施例在实施例一中所述的系统封结构的基础上，将T型金属片替换为L型金属片和矩形金属板。该系统封装可适用于直流-直流转换器，该系统封装包括：基板1、高端MOSFET芯片2、第一金属端子3、低端MOSFET芯片6、L型金属片12、矩形金属板13、IC芯片10及至少一个无源器件8。
其中，L型金属片12为有型导电金属，该导电金属一端连接基板电路的地线端，另一端连接低端MOSFET芯片6顶部低端源极。该导电金属可以为任意折线形状，优选为L型，其中L型第一金属端子较短的一端可以通过导电胶5与基板电路的地线端连接，较长的一端可以通过导电胶5与低端MOSFET芯片6的顶部低端源极电性连接。
为保护无源器件8不受电磁干扰的影响，增加矩形金属板13罩在该无源器件8的上方，用于屏蔽电磁干扰的影响。
本实施例的技术方案，通过将矩形金属板罩在无源器件的上方，屏蔽了电磁干扰对无缘器件的影响，且L型金属片横端提高了该系统封装中MOSFET芯片的散热效率。同时，IC芯片通过金属球倒装设置在基板上，形成最短电路，减低电阻。两个MOSFET芯片使用叠加模具工艺堆叠设置在基板上，减少了该系统封装的尺寸。
注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。

Claims (5)

1.一种系统级封装，其特征在于，包括：
基板，用于承载封装结构中的元器件；
高端金属氧化物半导体场效应晶体管MOSFET芯片，设置在基板表面，其底部高端漏极通过基板布线与输入电压端电性连接；
第一金属端子，所述第一金属端子的一端与基板电路相连，另一端设置在高端MOSFET芯片表面，用于连接高端MOSFET芯片的高端源极；
低端MOSFET芯片，设置于第一金属端子表面，低端MOSFET芯片的底部为低端漏极，所述低端漏极通过第一金属端子与高端MOSFET芯片顶部的高端源极串连；
折线型金属片，所述折线型金属片的横端包含有第二金属端子，第二金属端子连接低端MOSFET芯片顶部低端源极，竖端与基板地线端电性连接；
其中，所述折线型金属片为T型金属片，有保护无源器件的电磁干扰的功能，及对整个封装有散热的功能；所述T型金属片横端将整个封装结构的含元器件方向的表面覆盖；
集成电路IC芯片，设置于基板表面，通过基板电路分别与高端MOSFET芯片和低端MOSFET芯片的栅极相连，用于功率控制；
至少一个无源器件，用于根据电路相应需求设置在折线型金属片两侧基板电路的相应位置，构成完整的直流-直流DC-DC功率切换电路。
2.根据权利要求1所述的系统级封装，其特征在于：
所述IC芯片使用引线键合工艺与基板电路连接。
3.根据权利要求1所述的系统级封装，其特征在于：
所述IC芯片使用倒装芯片工艺与基板电路连接。
4.根据权利要求3所述的系统级封装，其特征在于：
所述IC芯片与基板电路通过金属球连接。
5.根据权利要求1所述的系统级封装，其特征在于：
所述MOSFET芯片使用叠加模具工艺设置在基板上。
CN201510633468.9A 2015-09-28 2015-09-28 一种新型系统级封装 Active CN105355606B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510633468.9A CN105355606B (zh) 2015-09-28 2015-09-28 一种新型系统级封装

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510633468.9A CN105355606B (zh) 2015-09-28 2015-09-28 一种新型系统级封装

Publications (2)

Publication Number Publication Date
CN105355606A CN105355606A (zh) 2016-02-24
CN105355606B true CN105355606B (zh) 2019-05-28

Family

ID=55331545

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510633468.9A Active CN105355606B (zh) 2015-09-28 2015-09-28 一种新型系统级封装

Country Status (1)

Country Link
CN (1) CN105355606B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101419964A (zh) * 2007-10-26 2009-04-29 英飞凌科技股份公司 具有多个半导体芯片的装置
CN102468292A (zh) * 2010-10-29 2012-05-23 万国半导体股份有限公司 一种用于直流-直流转换器的封装体结构
EP2525401A2 (en) * 2011-05-19 2012-11-21 International Rectifier Corporation Common drain exposed conductive clip for high power semiconductor packages
CN103515370A (zh) * 2012-06-21 2014-01-15 尼克森微电子股份有限公司 功率半导体封装体及其制造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7618896B2 (en) * 2006-04-24 2009-11-17 Fairchild Semiconductor Corporation Semiconductor die package including multiple dies and a common node structure

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101419964A (zh) * 2007-10-26 2009-04-29 英飞凌科技股份公司 具有多个半导体芯片的装置
CN102468292A (zh) * 2010-10-29 2012-05-23 万国半导体股份有限公司 一种用于直流-直流转换器的封装体结构
EP2525401A2 (en) * 2011-05-19 2012-11-21 International Rectifier Corporation Common drain exposed conductive clip for high power semiconductor packages
CN103515370A (zh) * 2012-06-21 2014-01-15 尼克森微电子股份有限公司 功率半导体封装体及其制造方法

Also Published As

Publication number Publication date
CN105355606A (zh) 2016-02-24

Similar Documents

Publication Publication Date Title
CN105814686B (zh) 半导体装置
CN105981274B (zh) 电力用半导体模块
US8836080B2 (en) Power semiconductor module
US8461623B2 (en) Power semiconductor module
CN103782380B (zh) 半导体模块
CN104752389B (zh) 具有堆叠电容的金属氧化物半导体场效应晶体管对及方法
CN110556369B (zh) 具有磁性装置的电子模块
CN102005441A (zh) 混合封装栅极可控的半导体开关器件及制备方法
US9136207B2 (en) Chip packaging structure of a plurality of assemblies
CN101378052A (zh) 具有无源元件的集成电路封装
CN102468292B (zh) 一种用于直流-直流转换器的封装体结构
IT201800004209A1 (it) Dispositivo semiconduttore di potenza con relativo incapsulamento e corrispondente procedimento di fabbricazione
US10741531B2 (en) Method to form a stacked electronic structure
US9054088B2 (en) Multi-component chip packaging structure
CN107492531A (zh) 半导体装置
CN109817611A (zh) 具有集成无源电组件的半导体封装
US10433424B2 (en) Electronic module and the fabrication method thereof
WO2018007062A1 (en) Low-inductance power module design
US20160056131A1 (en) Semiconductor device
JP7142784B2 (ja) 電気回路装置
CN105355606B (zh) 一种新型系统级封装
EP3018710B1 (en) Arrangement of semiconductor dies
KR101219086B1 (ko) 패키지 모듈
CN105489578A (zh) 叠层芯片封装结构
JP7574134B2 (ja) 半導体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant