[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

CN105336616B - 半导体结构的形成方法 - Google Patents

半导体结构的形成方法 Download PDF

Info

Publication number
CN105336616B
CN105336616B CN201410334107.XA CN201410334107A CN105336616B CN 105336616 B CN105336616 B CN 105336616B CN 201410334107 A CN201410334107 A CN 201410334107A CN 105336616 B CN105336616 B CN 105336616B
Authority
CN
China
Prior art keywords
fin
side wall
dielectric layer
forming method
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410334107.XA
Other languages
English (en)
Other versions
CN105336616A (zh
Inventor
禹国宾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhongxin Nanfang integrated circuit manufacturing Co., Ltd
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201410334107.XA priority Critical patent/CN105336616B/zh
Publication of CN105336616A publication Critical patent/CN105336616A/zh
Application granted granted Critical
Publication of CN105336616B publication Critical patent/CN105336616B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

一种半导体结构的形成方法,包括:提供半导体衬底;在所述半导体衬底上形成鳍部;在所述半导体衬底上形成隔离层,所述隔离层的表面低于所述鳍部的顶部表面且覆盖部分鳍部的侧壁;在所述鳍部表面形成介质层;形成覆盖鳍部侧壁表面的介质层的侧墙;以所述侧墙为掩膜,采用湿法刻蚀工艺刻蚀所述介质层,暴露出鳍部的顶部表面。上述方法可以减少干法刻蚀对鳍部的损伤,有利于后续外延生长,从而提高形成的半导体结构的性能。

Description

半导体结构的形成方法
技术领域
本发明涉及半导体技术领域,特别涉及一种半导体结构的形成方法。
背景技术
随着半导体工艺技术的不断发展,工艺节点逐渐减小,后栅(gate-last)工艺得到了广泛应用,以获得理想的阈值电压,改善器件性能。但是当器件的特征尺寸进一步下降时,即使采用后栅工艺,常规的MOS场效应管的结构也已经无法满足对器件性能的需求,鳍式场效应晶体管(Fin FET)作为一种多栅器件具有较高的集成度,对短沟道效应有较高的控制,能得到了广泛的关注。
图1为现有技术的一种鳍式场效应晶体管的立体结构示意图。
如图1所示,包括:半导体衬底10,所述半导体衬底10上形成有凸出的鳍部11,鳍部11一般是通过对半导体衬底10刻蚀后得到的;介质层12,覆盖所述半导体衬底10的表面以及鳍部11的侧壁的一部分;栅极结构13,横跨在所述鳍部11上,覆盖所述鳍部11的部分顶部和侧壁,栅极结构13包括栅介质层(图中未示出)和位于栅介质层上的栅电极(图中未示出)。对于鳍式场效应晶体管,鳍部11的顶部以及两侧的侧壁与栅极结构13相接触的部分都成为沟道区,即具有多个栅,有利于增大驱动电流,改善器件性能。
可以通过提高鳍式场效应晶体管的沟道区载流子迁移率进一步提高鳍式场效应晶体管的性能,提高鳍式场效应晶体管的沟道区的载流子迁移率可以通过对所述沟道区施加应力实现,例如,可以通过形成具有应力的源极和漏极对鳍式场效应晶体管的沟道区域施加应力作用。对N型鳍式晶体管的沟道区域施加张应力,可以提高所述N型鳍式晶体管的沟道区域内的电子的迁移率;对P型鳍式晶体管的沟道区施加压应力,可以提高P型鳍式晶体管的沟道区域内的空穴的迁移率。
现有技术中,通常在刻蚀去除栅极结构两侧的部分鳍部之后,再在所述刻蚀后的鳍部上外延形成应力层作为源极和漏极。
现有技术形成的应力层的沉积质量较差,影响形成的鳍式场效应晶体管的性能。
发明内容
本发明解决的问题是提高一种半导体结构的形成方法,可以提高形成的鳍式场效应晶体管的性能。
为解决上述问题,本发明提供一种半导体结构的形成方法,包括:提供半导体衬底;在所述半导体衬底上形成鳍部;在所述半导体衬底上形成隔离层,所述隔离层的表面低于所述鳍部的顶部表面且覆盖部分鳍部的侧壁;在所述鳍部表面形成介质层;形成覆盖鳍部侧壁表面的介质层的侧墙;以所述侧墙为掩膜,采用湿法刻蚀工艺刻蚀所述介质层,暴露出鳍部的顶部表面。
可选的,所述介质层和侧墙的材料为两种不同的材料。
可选的,所述介质层的厚度为
可选的,所述介质层的材料为氧化硅、氮化硅、氮氧化硅、无定形碳或碳氧化硅。
可选的,刻蚀所述介质层采用的湿法刻蚀工艺的刻蚀溶液为氢氟酸溶液、氢氧化铵与过氧化氢的水溶液、硫酸与过氧化氢的水溶液或磷酸溶液。
可选的,所述侧墙的材料为氧化硅、氮化硅、氮氧化硅、无定形碳或碳氧化硅。
可选的,所述侧墙的形成方法包括:在所述介质层表面形成侧墙材料层,采用无掩膜刻蚀工艺刻蚀所述侧墙材料层,形成侧墙。
可选的,所述侧墙材料层的厚度为
可选的,采用原子层沉积工艺、化学气相沉积工艺或炉管工艺形成所述侧墙材料层。
可选的,还包括:暴露出鳍部的顶部之后,去除所述侧墙;然后在所述鳍部顶部表面上形成应力层。
可选的,采用湿法刻蚀工艺去除所述侧墙。
可选的,去除所述侧墙所采用的湿法刻蚀工艺的刻蚀溶液为氢氟酸溶液、氢氧化铵与过氧化氢的水溶液、硫酸与过氧化氢的水溶液或磷酸溶液。
可选的,还包括:在暴露出鳍部的顶部表面之后,对所述鳍部进行刻蚀,形成凹槽;然后再在所述凹槽内形成应力层。
可选的,采用选择性外延工艺,在所述鳍部表面形成应力层。
可选的,所述应力层的材料为SiGe。
可选的,对所述应力层进行P型离子掺杂。
可选的,在形成所述介质层之前,在所述隔离层上形成横跨所述鳍部的栅极结构,所述栅极结构覆盖鳍部的部分顶部和侧壁;然后再形成所述介质层,所述介质层覆盖鳍部、隔离层以及栅极结构表面。
与现有技术相比,本发明的技术方案具有以下优点:
本发明的技术方案中,在半导体衬底上的鳍部表面形成介质层后,在鳍部侧壁上的介质层表面形成侧墙;然后以所述侧墙为掩膜,采用湿法刻蚀工艺刻蚀介质层,暴露出鳍部的顶部表面。所述侧墙在刻蚀介质层的过程中能够保护鳍部侧壁上的介质层。由于在湿法刻蚀的过程中,裸露的介质层能够充分接触刻蚀溶液,从而使得介质层的刻蚀速率较为均匀,由于所述侧墙的保护作用,鳍部表面的介质层只能从鳍部顶部往下刻蚀,直至暴露出鳍部的顶部表面。由于湿法刻蚀工艺具有较高的选择性,对鳍部顶部表面的损伤较少,使得暴露出的鳍部的顶部表面平坦,有利于后续在所述鳍部顶部表面形成沉积质量较高的应力层作为晶体管的源极和漏极。
进一步的,所述介质层的厚度为由于相邻鳍部之间的间距较小,介质层的填充难度较大,若所述介质层的厚度太大,会导致相邻鳍部之间的间距过小,提高后续在鳍部侧壁上的介质层表面形成侧墙的难度,严重时会在相邻鳍部之间的饿凹槽顶部发生闭合,影响形成的介质层的质量;所述介质层的厚度如果过小,则无法对鳍部侧壁起到足够的保护作用。所述介质层的厚度既可以确保介质层具有较高的质量,又能避免提高后续形成侧墙的难度。
进一步的,所述侧墙侧形成方法包括:在介质层表面形成侧墙材料层,然后采用无掩膜刻蚀工艺,刻蚀所述侧墙材料层,形成侧墙。所述侧墙材料层的厚度为既能够确保侧墙材料层的沉积质量,又能使形成的侧墙具有足够的厚度,对鳍部侧壁上的介质层起到足够的保护作用。
附图说明
图1是本发明的现有技术的鳍式场效应晶体管的结构示意图;
图2至图3是本发明的一个实施例的半导体结构的形成过程的结构示意图;
图4至图13是本发明的另一个实施例的半导体结构的形成过程的结构示意图。
具体实施方式
如背景技术中所述,现有技术形成的应力层的沉积质量较差,影响形成的鳍式场效应晶体管的性能。
请参考图2,为本发明的一个实施例中,在半导体衬底20上形成鳍部21,以及隔离层30之后,形成横跨鳍部的栅极结构(图中未示出),然后在所述隔离层30、鳍部21和栅极结构表面形成介质层31后,沿栅极结构两侧垂直鳍部21长度方向的剖面示意图。
请参考图3,采用各向异性刻蚀工艺刻蚀所述介质层31,暴露出栅极结构两侧的鳍部21的顶部表面,形成覆盖鳍部21侧壁表面的侧墙32。
在实际工艺中,发明人发现,在去除鳍部21顶部的介质层31(请参考图2),暴露出鳍部21顶部表面时,往往会对鳍部21的顶部表面造成过刻蚀,并且,使得鳍部21的顶部表面形成V型的凹槽。
由于直接在栅极结构两侧的鳍部21侧壁和顶部表面形成外延层会导致相邻鳍部之间的间距减小,而导致相邻鳍部21之间发生桥连,并且会提高后续在相邻鳍部21之间填充介质材料的难度,导致介质材料中形成空洞等问题,影响最终形成的器件的性能,所以,为了避免上述问题,一般仅在鳍部21的顶部向上外延形成应力层。所以需要形成侧墙32覆盖鳍部21的侧壁,从而只能在鳍部21的顶部外延形成应力层。而在该实施例对介质层31进行刻蚀形成侧墙32的过程中,刻蚀气体对鳍部21也具有一定的刻蚀速率,容易对鳍部21顶部造成过刻蚀。而由于鳍部21的侧壁表面具有侧墙32,导致鳍部21靠近侧墙32处的刻蚀气体受到侧墙32的阻挡作用,从而使得在过刻蚀的过程中,鳍部21的刻蚀速率从中心向侧墙21两侧逐渐减小,进而形成V形的凹槽。从而影响后续在鳍部21顶部外延形成的应力层的质量,进而影响最终形成的鳍式场效应晶体管的性能。
本发明的另一实施例,提出了一种新的方法,在形成介质层之后,在介质层表面形成位于鳍部侧壁表面的介质层上的侧墙,然后以所述侧倾为掩膜,采用湿法刻蚀工艺去除鳍部顶部的介质层。所述湿法刻蚀工艺具有较高的刻蚀选择性,能够避免对鳍部顶部表面造成损伤,使得鳍部的顶部表面平坦。
为使本发明的上述目的、特征和优点能够更为明显易懂,下面结合附图对本发明的具体实施例做详细的说明。
请参考图4,提供半导体衬底100,在所述半导体衬底100表面形成鳍部101。
所述半导体衬底100可以是硅或者绝缘体上硅(SOI),所述半导体衬底100也可以是锗、锗硅、砷化镓或者绝缘体上锗,本实施例中所述半导体衬底100的材料为硅。采用体硅衬底作为半导体衬底100可以降低形成鳍式场效应晶体管的成本,并且与现有的平面晶体管的制作工艺兼容。
在所述半导体衬底100内形成有P阱或N阱,还可以对所述半导体衬底100进行阈值调整注入,以调节后续形成的鳍式场效应晶体管的阈值电压。并且对所述半导体衬底100进行退火,以激活所述半导体衬底100内的掺杂离子。
本实施例中,在所述半导体衬底100表面形成半导体外延层之后,再刻蚀所述半导体外延层形成所述鳍部101。所述半导体外延层可以是单晶硅层。
在本发明的其他实施例中,也可以直接采用干法刻蚀工艺刻蚀所述半导体衬底100,在所述半导体衬底100表面形成凸起的鳍部101。
本实施例中,以在半导体衬底100上形成两个鳍部101作为示例,在本发明的其他实施例中,所述半导体衬底100上还可以形成有多个分立且平行排列的鳍部101。
请参考图5,在所述半导体衬底100表面形成隔离层200,所述隔离层200表面低于鳍部101的顶部表面且覆盖鳍部101的部分侧壁。
所述隔离层200的材料可以是氧化硅、氮化硅、碳氧化硅等绝缘介质材料,所述隔离层200作为相邻鳍部101之间的隔离结构,以及后续形成的栅极结构与半导体衬底100之间的隔离结构。
所述隔离层200的形成方法包括:在所述半导体衬底100上沉积隔离材料,所述隔离材料覆盖鳍部101,并且填充满相邻所述鳍部101之间的凹槽;以所述鳍部101顶部作为研磨停止层,采用化学机械研磨工艺对所述隔离材料进行平坦化处理,形成与鳍部101顶部表面齐平的隔离材料层;然后,对所述隔离材料层进行回刻蚀,使所述隔离材料层的表面高度下降,形成表面低于鳍部101顶部表面的隔离层200。
形成所述鳍部101之后,可以对所述鳍部101进行离子掺杂,例如阱掺杂,阈值调整掺杂等。
请参考图6,在所述隔离层200上形成横跨鳍部101的栅极结构300,所述栅极结构300覆盖所述鳍部101的部分侧壁和顶部表面。
本实施例中,所述栅极结构300包括栅介质层301和位于所述栅介质层301表面的栅极302。所述栅极302的材料可以是铝、钨、钛、氮化钛、钽或碳化钽等栅极金属材料,所述栅介质层301的材料可以是氧化铪、氧化锆、氧化铝、硅氧化铪或硅氧化锆等高K介质材料。所述栅极结构300作为最终形成的鳍式场效应晶体管的栅极结构。
本发明的其他实施例中,所述栅极结构300可以为伪栅结构。所述栅极结构300包括伪栅介质层301和位于所述伪栅介质层301表面的伪栅极302。所述伪栅介质层301的材料为氧化硅,所述伪栅极302的材料为多晶硅,后续采用后栅工艺,形成金属栅极结构以取代所述栅极结构300。
本实施例中,所述栅极结构300横跨了两个鳍部101,从而可以增加所述栅极结构300下方的沟道区域的面积。在本发明的其他实施例中,根据实际器件的性能要求,所述栅极结构300可以横跨一个或多个鳍部。
具体的,所述栅极结构300的形成方法包括:在所述隔离层200表面形成栅介质材料层,所述栅介质材料层覆盖所述隔离层200和鳍部101,在所述栅介质材料层表面形成栅极材料层,然后在所述栅极材料层表面形成图形化掩膜层,以所述图形化掩膜层为掩膜对所述栅极材料层和栅介质材料层进行图形化,形成横跨鳍部101的栅极结构300,然后去除所述图形化掩膜层。若所述栅极结构300作为最终形成的鳍式场效应晶体管的栅极结构,在形成所述栅极结构300之后,也可以保留所述栅极结构300顶部的图形化掩膜层(图中未示出),以在后续工艺步骤中,保护所述栅极结构。
在本发明的其他实施例中,在形成所述栅极结构300之后,可以对所述栅极结构300和鳍部101表面进行氧化处理,在所述栅极结构300和鳍部101表面形成氧化层。可以采用热氧化工艺形成所述氧化层,用于修复所述栅极结构300、鳍部101表面的损伤。
请参考图7,形成覆盖鳍部101、隔离层200以及栅极结构300表面的介质层303。
所述介质层303的材料可以是氧化硅、氮化硅、氮氧化硅、无定形碳或碳氧化硅等介质材料。所述介质层303可以采用化学气相沉积工艺、原子层沉积工艺或炉管工艺形成。本实施例中,所述介质层303的材料为氧化硅,采用化学气相沉积工艺形成所述介质层303。
所述介质层303的厚度为由于相邻鳍部101之间的间距较小,介质层303的填充难度较大,若所述介质层303的厚度太大,会导致相邻鳍部101之间的间距过小,提高后续在鳍部101侧壁上的介质层303表面形成侧墙的难度,严重时会在相邻鳍部101之间的饿凹槽顶部发生闭合,影响形成的介质层303的质量;所述介质层303的厚度如果过小,则无法对鳍部101侧壁起到足够的保护作用。
所述介质层303用于保护鳍部101的侧壁,从而后续形成应力层的过程中,避免在鳍部101的侧壁表面形成应力层,从而确保相邻鳍部101之间具有足够的间距。
请参考图8,为沿图7中AA’线的剖面示意图。
栅极结构300(请参考图7)两侧的鳍部101和隔离层200表面覆盖了介质层303。
后续步骤的示意图均以图8为基础。
请参考图9,在所述介质层303表面形成侧墙材料层304。
所述侧墙材料层304的材料与介质层303的材料不同,使得所述侧墙材料层304和介质层303之间具有较高的刻蚀选择比。以确保后续可以对所述侧墙材料层304进行刻蚀的过程中,不损伤介质层303。
所述侧墙材料层304的材料为氧化硅、氮化硅、氮氧化硅、无定形碳或碳氧化硅。所述侧墙材料层304可以采用原子层沉积工艺、化学气相沉积工艺或炉管工艺等工艺形成。本实施例中,所述侧墙材料层304的材料为氮化硅,由于所述侧墙材料层304的材料与介质层303的材料不同,后续可以分别对所述侧墙材料层304和介质层303进行刻蚀。
所述侧墙材料层304的厚度为由于相邻鳍部101之间的间距较小,若所述侧墙材料层304的厚度太大,所述侧墙材料层304的形成难度较大,会在相邻鳍部101之间的饿凹槽顶部发生闭合,影响形成的侧墙材料层304的质量;所述侧墙材料层304的厚度如果过小,则无法对鳍部101侧壁上的介质层303起到足够的保护作用。
所述侧墙材料层304用于形成位于鳍部101侧壁上的介质层303表面的侧墙。
请参考图10,采用无掩膜刻蚀工艺刻蚀所述侧墙材料层304(请参考图9),形成侧墙305。
本实施例中,采用干法刻蚀工艺对所述侧墙材料层304进行无掩膜刻蚀工艺,所述干法刻蚀工艺采用的刻蚀气体可以是CHF3、CH3F或CH2F2等含氟气体中的一种几种,缓冲气体为He或O2,其中,刻蚀气体的流量为50sccm~1000sccm,缓冲气体的流量为50sccm~1000sccm。上述干法刻蚀工艺对氮化硅具有较高的刻蚀速率,而对氧化硅的刻蚀速率较小,从而使得所述侧墙材料层304(请参考图9)与介质层303之间具有较高的刻蚀选择比。通过所述无掩膜刻蚀工艺,去除位于隔离层200上的介质层303表面的侧墙材料层304、鳍部101顶部上的侧墙材料层304以及栅极结构300(请参考图7)顶部上的侧墙材料层304,形成位于鳍部101侧壁以及栅极结构300侧壁上的介质层303表面的侧墙305。
所述侧墙覆盖鳍部101侧壁上的介质层303,在后续刻蚀介质层303的过程中,可以保护所述鳍部101侧壁上的所述介质层303,以使得最终在鳍部101顶部形成应力层的过程中,鳍部101侧壁表面上的介质层303能够避免在鳍部101侧壁表面形成应力层。
请参考图11,以所述侧墙305为掩膜,采用湿法刻蚀工艺刻蚀所述介质层303(请参考图10),暴露出鳍部101的顶部表面,且所述鳍部101的顶部表面平坦。
所述湿法刻蚀工艺为各向异性刻蚀工艺,对介质层303的刻蚀速率较为均匀。所述湿法刻蚀工艺采用的刻蚀溶液可以是氢氟酸溶液、氢氧化铵与过氧化氢的水溶液、硫酸与过氧化氢的水溶液或磷酸溶液等。可以根据所述介质层303和侧墙305的材料选择合适的刻蚀溶液,使得所述介质层303与侧墙305相比具有较高的刻蚀选择性。本实施例中,所述介质层303的材料为氧化硅,所述侧墙305的材料为氮化硅,所以可以采用氢氟酸溶液作为刻蚀介质层303的刻蚀溶液。
以所述鳍部101的顶部表面作为刻蚀停止层,当暴露出所述鳍部101的顶部表面时,停止对所述介质层303的湿法刻蚀。由于在湿法刻蚀的过程中,所述介质层303能够充分接触刻蚀溶液,从而使得介质层303的刻蚀速率较为均匀,由于所述侧墙305的保护作用,鳍部101表面的介质层303只能从鳍部101顶部往下刻蚀,直至暴露出鳍部101的顶部表面。由于湿法刻蚀工艺具有较高的选择性,对鳍部101顶部表面的损伤较少,使得暴露出的鳍部101的顶部表面平坦,有利于后续在所述鳍部101顶部表面形成沉积质量较高的应力层作为晶体管的源极和漏极。
所述湿法刻蚀工艺同时刻蚀隔离层200表面的未被覆盖的介质层303。本实施例中,当停止所述湿法刻蚀工艺时,还剩余部分介质层303a,所述部分介质层303a包括鳍部101侧壁表面被侧墙305保护的部分介质层,以及隔离层200表面剩余的部分厚度的介质层。
在本发明的其他实施例中,所述隔离层200表面未被覆盖的部分介质层303a也可能被完全去除,暴露出隔离层200的表面。
所述鳍部101侧壁表面剩余的部分介质层303a用于保护所述鳍部101,在后续形成应力层的过程中,能够避免在鳍部101的侧壁表面形成应力层,从而避免相邻鳍部101之间间距过小导致相邻鳍部101上的应力层之间发生桥连。
在刻蚀所述介质层303的过程中,对所述侧墙305也会有一定程度的损耗,但是由于所述侧墙305的厚度为能够对介质层303起到足够的保护作用。
请参考图12,去除所述侧墙305(请参考图11)。
采用湿法刻蚀工艺去除所述侧墙305,所述湿法刻蚀工艺采用的刻蚀溶液可以是氢氟酸溶液、氢氧化铵与过氧化氢的水溶液、硫酸与过氧化氢的水溶液或磷酸溶液等。可以根据所述剩余的介质层303a和侧墙305的材料选择合适的刻蚀溶液,使得所述侧墙305与介质层303相比具有较高的刻蚀选择性,避免在去除侧墙305的过程中,损伤鳍部101侧壁表面的介质层303a。本实施例中,所述介质层303a的材料为氧化硅,所述侧墙305的材料为氮化硅,所以可以采用磷酸溶液作为刻蚀侧墙305的刻蚀溶液。
所述鳍部101侧壁表面的部分剩余介质层303a的厚度为在去除所述侧墙305的过程中,即便会对鳍部101侧壁表面的所述剩余介质层303a造成一定成程度的损耗,但是由于去除侧墙305的刻蚀溶液具有较高的刻蚀选择性,在去除所述侧墙305之后,仍然能够在鳍部101的侧壁表面保留足够厚度的介质层303a。
请参考图13,在所述栅极结构300(请参考图7)两侧的鳍部101顶部表面上形成应力层306。
本实施例中,待形成的晶体管为P型鳍式场效应晶体管,所述应力层306的材料为SiGe,所述应力层306能够对栅极结构300下方的作为沟道区域的鳍部101产生压应力作用,从而提高沟道区域内的空穴迁移率,从而提高P型鳍式场效应晶体管的性能。
本实施例中,采用选择性外延工艺在鳍部101裸露的顶部表面形成应力层306。所述选择性外延工艺的反应温度为600℃~1100℃,压强为1托~500托,采用硅源和锗源气体反应形成SiGe,其中,硅源气体是SiH4或SiH2Cl2,锗源气体为GeH4,还包括HCl气体以及H2,其中硅源气体、锗源气体、HCl的流量均为1sccm~1000sccm,H2的流量是0.1slm~50slm。
由于锗硅晶体在各个方向上的生长速率不同,所以最终形成的应力层306的界面为五边形。由于所述鳍部101的顶部表面平坦,所以形成的应力层306具有较高的沉积质量。
在本发明的其他实施例中,也可以在去除侧墙305(请参考图11)之后,对所述鳍部101进行刻蚀,使所述鳍部101的高度下降,在介质层303a之间形成凹槽;然后再在所述凹槽内形成应力层,这样可以减少应力层与栅极结构下方的沟道区域之间的距离,提高所述沟道区域受到的应力,进一步提高形成的鳍式场效应晶体管的性能。
形成所述应力层306之后,可以对所述应力层306进行掺杂离子注入,本实施例中,所述掺杂离子作为P型离子。在本发明的其他实施例中,也可以在形成所述应力层306的过程中,采用原位掺杂工艺,在外延过程中通入掺杂气体,形成具有掺杂离子的应力层306。
在本发明的其他实施例中,所述应力层的材料也可以是SiC,所述应力层可以具有N型掺杂离子。
本实施例中,在半导体衬底上的鳍部表面形成介质层后,在鳍部侧壁上的介质层表面形成侧墙;然后以所述侧墙为掩膜,采用湿法刻蚀工艺刻蚀介质层,暴露出鳍部的顶部表面。所述侧墙在刻蚀介质层的过程中能够保护鳍部侧壁上的介质层。由于在湿法刻蚀的过程中,裸露的介质层能够充分接触刻蚀溶液,从而使得介质层的刻蚀速率较为均匀,由于所述侧墙的保护作用,鳍部表面的介质层只能从鳍部顶部往下刻蚀,直至暴露出鳍部的顶部表面。由于湿法刻蚀工艺具有较高的选择性,对鳍部顶部表面的损伤较少,使得暴露出的鳍部的顶部表面平坦,有利于后续在所述鳍部顶部表面形成沉积质量较高的应力层作为晶体管的源极和漏极,从而提高形成的鳍式场效应晶体管的性能。
虽然本发明披露如上,但本发明并非限定于此。任何本领域技术人员,在不脱离本发明的精神和范围内,均可作各种更动与修改,因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (16)

1.一种半导体结构的形成方法,其特征在于,包括:
提供半导体衬底;
在所述半导体衬底上形成鳍部;
在所述半导体衬底上形成隔离层,所述隔离层的表面低于所述鳍部的顶部表面且覆盖部分鳍部的侧壁;
在所述隔离层上形成横跨所述鳍部的栅极结构,所述栅极结构覆盖鳍部的部分顶部和侧壁,所述栅极结构包括栅介质层和位于所述栅介质层表面的栅极;
形成覆盖鳍部、隔离层以及栅极结构表面的介质层;
形成覆盖鳍部侧壁表面的介质层的侧墙,所述侧墙的顶部表面与介质层的顶部表面齐平;
以所述侧墙为掩膜,采用湿法刻蚀工艺刻蚀所述介质层,暴露出鳍部的顶部表面,且所述鳍部的顶部表面平坦。
2.根据权利要求1所述的半导体结构的形成方法,其特征在于,所述介质层和侧墙的材料为两种不同的材料。
3.根据权利要求1所述的半导体结构的形成方法,其特征在于,所述介质层的厚度为
4.根据权利要求2所述的半导体结构的形成方法,其特征在于,所述介质层的材料为氧化硅、氮化硅、氮氧化硅、无定形碳或碳氧化硅。
5.根据权利要求2所述的半导体结构的形成方法,其特征在于,刻蚀所述介质层采用的湿法刻蚀工艺的刻蚀溶液为氢氟酸溶液、氢氧化铵与过氧化氢的水溶液、硫酸与过氧化氢的水溶液或磷酸溶液。
6.根据权利要求2所述的半导体结构的形成方法,其特征在于,所述侧墙的材料为氧化硅、氮化硅、氮氧化硅、无定形碳或碳氧化硅。
7.根据权利要求1所述的半导体结构的形成方法,其特征在于,所述侧墙的形成方法包括:在所述介质层表面形成侧墙材料层,采用无掩膜刻蚀工艺刻蚀所述侧墙材料层,形成侧墙。
8.根据权利要求7所述的半导体结构的形成方法,其特征在于,所述侧墙材料层的厚度为
9.根据权利要求7所述的半导体结构的形成方法,其特征在于,采用原子层沉积工艺、化学气相沉积工艺或炉管工艺形成所述侧墙材料层。
10.根据权利要求1所述的半导体结构的形成方法,其特征在于,还包括:暴露出鳍部的顶部之后,去除所述侧墙;然后在所述鳍部顶部表面上形成应力层。
11.根据权利要求10所述的半导体结构的形成方法,其特征在于,采用湿法刻蚀工艺去除所述侧墙。
12.根据权利要求11所述的半导体结构的形成方法,其特征在于,去除所述侧墙所采用的湿法刻蚀工艺的刻蚀溶液为氢氟酸溶液、氢氧化铵与过氧化氢的水溶液、硫酸与过氧化氢的水溶液或磷酸溶液。
13.根据权利要求10所述的半导体结构的形成方法,其特征在于,还包括:在暴露出鳍部的顶部表面之后,对所述鳍部进行刻蚀,形成凹槽;然后再在所述凹槽内形成应力层。
14.根据权利要求10或13所述的半导体结构的形成方法,其特征在于,采用选择性外延工艺,在所述鳍部表面形成应力层。
15.根据权利要求14所述的半导体结构的形成方法,其特征在于,所述应力层的材料为SiGe。
16.根据权利要求15所述的半导体结构的形成方法,其特征在于,对所述应力层进行P型离子掺杂。
CN201410334107.XA 2014-07-14 2014-07-14 半导体结构的形成方法 Active CN105336616B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410334107.XA CN105336616B (zh) 2014-07-14 2014-07-14 半导体结构的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410334107.XA CN105336616B (zh) 2014-07-14 2014-07-14 半导体结构的形成方法

Publications (2)

Publication Number Publication Date
CN105336616A CN105336616A (zh) 2016-02-17
CN105336616B true CN105336616B (zh) 2019-01-22

Family

ID=55287059

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410334107.XA Active CN105336616B (zh) 2014-07-14 2014-07-14 半导体结构的形成方法

Country Status (1)

Country Link
CN (1) CN105336616B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107331768B (zh) * 2016-04-29 2020-07-07 上海磁宇信息科技有限公司 一种磁性隧道结双层导电硬掩模的刻蚀方法
CN109599337A (zh) * 2017-09-30 2019-04-09 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
CN109872953B (zh) * 2017-12-04 2022-02-15 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6770516B2 (en) * 2002-09-05 2004-08-03 Taiwan Semiconductor Manufacturing Company Method of forming an N channel and P channel FINFET device on the same semiconductor substrate
US8053838B2 (en) * 2008-06-26 2011-11-08 International Business Machines Corporation Structures, fabrication methods, design structures for strained fin field effect transistors (FinFets)
CN103871888B (zh) * 2012-12-18 2017-09-29 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法

Also Published As

Publication number Publication date
CN105336616A (zh) 2016-02-17

Similar Documents

Publication Publication Date Title
CN105470132B (zh) 鳍式场效应管的形成方法
CN104733312B (zh) 鳍式场效应晶体管的形成方法
EP2517229B1 (en) Method of fabrication of a semiconductor device having doped epitaxial region
CN107403835B (zh) 半导体装置及其制作工艺
US11728400B2 (en) Semiconductor structure
CN104701171B (zh) 鳍式场效应晶体管及其形成方法
US9570589B2 (en) FINFET semiconductor device and fabrication method
US20160064522A1 (en) Semiconductor device and fabrication method thereof
US8828831B2 (en) Epitaxial replacement of a raised source/drain
US20140110793A1 (en) Cmos transistor and fabrication method
CN105514041B (zh) 晶体管的形成方法
US9331159B1 (en) Fabricating transistor(s) with raised active regions having angled upper surfaces
CN105336616B (zh) 半导体结构的形成方法
CN105226021A (zh) 半导体结构及其形成方法
WO2014063380A1 (zh) Mosfet的制造方法
CN106206305B (zh) 半导体结构的形成方法
CN104425275B (zh) 半导体结构的形成方法
CN105632926B (zh) 鳍式场效应晶体管的形成方法
US9419103B2 (en) Stress modulation in field effect transistors in reducing contact resistance and increasing charge carrier mobility
WO2014063404A1 (zh) 半导体结构及其制造方法
CN105097522B (zh) 半导体器件及其形成方法
CN105719971B (zh) 半导体器件的形成方法
CN105826232B (zh) 半导体结构的形成方法
CN103915344B (zh) 半导体器件及其形成方法
CN109148296A (zh) 半导体结构及其形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20200306

Address after: 201203 5th floor, building 3, No. 18, Zhangjiang Road, China (Shanghai) pilot Free Trade Zone, Pudong New Area, Shanghai

Patentee after: Zhongxin Nanfang integrated circuit manufacturing Co., Ltd

Address before: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18

Patentee before: Semiconductor Manufacturing International (Shanghai) Corp.