CN104425275B - 半导体结构的形成方法 - Google Patents
半导体结构的形成方法 Download PDFInfo
- Publication number
- CN104425275B CN104425275B CN201310398623.4A CN201310398623A CN104425275B CN 104425275 B CN104425275 B CN 104425275B CN 201310398623 A CN201310398623 A CN 201310398623A CN 104425275 B CN104425275 B CN 104425275B
- Authority
- CN
- China
- Prior art keywords
- fin
- layer
- pseudo
- forming method
- area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 119
- 238000000034 method Methods 0.000 title claims abstract description 77
- 239000000463 material Substances 0.000 claims abstract description 87
- 239000000758 substrate Substances 0.000 claims abstract description 45
- 239000012774 insulation material Substances 0.000 claims abstract description 38
- 239000010410 layer Substances 0.000 claims description 225
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 30
- 229920002120 photoresistant polymer Polymers 0.000 claims description 25
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 20
- 229910052710 silicon Inorganic materials 0.000 claims description 20
- 239000010703 silicon Substances 0.000 claims description 20
- 239000011241 protective layer Substances 0.000 claims description 19
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 17
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 17
- 150000002500 ions Chemical class 0.000 claims description 14
- 239000000377 silicon dioxide Substances 0.000 claims description 10
- 239000004576 sand Substances 0.000 claims description 9
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 9
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 9
- 238000001039 wet etching Methods 0.000 claims description 9
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 8
- 230000003647 oxidation Effects 0.000 claims description 8
- 238000007254 oxidation reaction Methods 0.000 claims description 8
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 7
- 238000000151 deposition Methods 0.000 claims description 7
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 6
- 238000011065 in-situ storage Methods 0.000 claims description 6
- 229910052738 indium Inorganic materials 0.000 claims description 5
- 229910003978 SiClx Inorganic materials 0.000 claims description 3
- 229910052787 antimony Inorganic materials 0.000 claims description 3
- 229910052785 arsenic Inorganic materials 0.000 claims description 3
- 229910052796 boron Inorganic materials 0.000 claims description 3
- 229910052733 gallium Inorganic materials 0.000 claims description 3
- 229910052698 phosphorus Inorganic materials 0.000 claims description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims 3
- 229910052757 nitrogen Inorganic materials 0.000 claims 2
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 claims 1
- 230000005669 field effect Effects 0.000 abstract description 46
- 238000005530 etching Methods 0.000 description 8
- 239000007789 gas Substances 0.000 description 8
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 4
- 239000011810 insulating material Substances 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 229910052732 germanium Inorganic materials 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 229910003818 SiH2Cl2 Inorganic materials 0.000 description 2
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000009977 dual effect Effects 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical group [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- -1 ion Ion Chemical class 0.000 description 2
- 230000000873 masking effect Effects 0.000 description 2
- 125000006850 spacer group Chemical group 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- QUZPNFFHZPRKJD-UHFFFAOYSA-N germane Chemical compound [GeH4] QUZPNFFHZPRKJD-UHFFFAOYSA-N 0.000 description 1
- 229910052986 germanium hydride Inorganic materials 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- DOTMOQHOJINYBL-UHFFFAOYSA-N molecular nitrogen;molecular oxygen Chemical compound N#N.O=O DOTMOQHOJINYBL-UHFFFAOYSA-N 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 230000026267 regulation of growth Effects 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1025—Channel region of field-effect devices
- H01L29/1029—Channel region of field-effect devices of field-effect transistors
- H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
- H01L29/1054—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a variation of the composition, e.g. channel with strained layer for increasing the mobility
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
- H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Thin Film Transistor (AREA)
Abstract
一种半导体结构的形成方法，包括：提供半导体衬底，所述半导体衬底具有第一区域和第二区域；在半导体衬底的第一区域表面形成第一伪鳍部，在半导体衬底的第二区域表面形成第二伪鳍部；在所述半导体衬底表面形成绝缘材料层，所述绝缘材料层的表面与第一伪鳍部、第二伪鳍部的顶面齐平；去除所述第一伪鳍部，形成第一凹槽；在所述第一凹槽内填充第一半导体材料，形成第一鳍部，所述第一鳍部的顶面与绝缘材料层顶面齐平；去除所述第二伪鳍部，形成第二凹槽；在所述第二凹槽内填充第二半导体材料层，形成第二鳍部，所述第二鳍部的顶面与绝缘材料层顶面齐平。上述方法可以形成具有不同鳍部材料的鳍式场效应晶体管，从而提高鳍式场效应晶体管的性能。
Description
技术领域
本发明涉及半导体技术领域，特别涉及一种半导体结构的形成方法。
背景技术
随着半导体工艺技术的不断发展，工艺节点逐渐减小，后栅（gate-last）工艺得到了广泛应用，以获得理想的阈值电压，改善器件性能。但是当器件的特征尺寸进一步下降时，即使采用后栅工艺，常规的MOS场效应管的结构也已经无法满足对器件性能的需求，鳍式场效应晶体管（Fin FET）作为一种多栅器件得到了广泛的关注。
鳍式场效应晶体管是一种常见的多栅器件，图1示出了现有技术的一种鳍式场效应晶体管的立体结构示意图。如图1所示，包括：半导体衬底10，所述半导体衬底10上形成有凸出的鳍部11，鳍部11一般是通过对半导体衬底10刻蚀后得到的；介质层12，覆盖所述半导体衬底10的表面以及鳍部11的侧壁的一部分；栅极结构13，横跨在所述鳍部11上，覆盖所述鳍部11的部分顶部和侧壁，栅极结构13包括栅介质层（图中未示出）和位于栅介质层上的栅电极（图中未示出）。对于鳍式场效应晶体管，鳍部11的顶部以及两侧的侧壁与栅极结构13相接触的部分都成为沟道区，即具有多个栅，有利于增大驱动电流，改善器件性能。
现有技术形成的鳍式场效应晶体管的性能有待进一步的提高。
发明内容
本发明解决的问题是提供一种半导体结构的形成方法，采用形成具有不同鳍部材料的N型鳍式场效应晶体管和P型鳍式场效应晶体管。
为解决上述问题，本发明提供一种半导体结构的形成方法，包括：提供半导体衬底，所述半导体衬底具有第一区域和第二区域；在所述半导体衬底的第一区域表面形成第一伪鳍部，在所述半导体衬底的第二区域表面形成第二伪鳍部；在所述半导体衬底表面形成绝缘材料层，所述绝缘材料层的表面与第一伪鳍部、第二伪鳍部的顶面齐平；去除所述第一伪鳍部，形成第一凹槽；在所述第一凹槽内填充第一半导体材料，形成第一鳍部，所述第一鳍部的顶面与绝缘材料层顶面齐平；去除所述第二伪鳍部，形成第二凹槽；在所述第二凹槽内填充第二半导体材料层，形成第二鳍部，所述第二鳍部的顶面与绝缘材料层顶面齐平。
可选的，采用双重图形化工艺或多重图形化工艺形成所述第一伪鳍部和第二伪鳍部。
可选的，形成所述第一伪鳍部和第二伪鳍部的方法包括：在所述半导体衬底表面形成牺牲层、位于所述牺牲层表面的掩膜层、位于所述掩膜层表面的光刻胶层，所述光刻胶层覆盖部分掩膜层；在所述光刻胶层侧壁表面形成侧墙，位于所述光刻胶层一侧的侧墙位于半导体衬底的第一区域上方，位于所述光刻胶层的另一侧侧墙位于半导体衬底的第二区域上方；去除所述光刻胶层；以所述侧墙为掩膜，刻蚀所述掩膜层和牺牲层至半导体衬底表面，在第一区域上形成第一伪鳍部，所述第一伪鳍部包括位于第一区域上的第一部分牺牲层和所述第一部分牺牲层顶部的第一部分掩膜层，在第二区域表面形成第二伪鳍部，所述第二伪鳍部包括位于第二区域上的第二部分牺牲层和所述第二部分牺牲层顶部的第二部分掩膜层；去除所述侧墙。
可选的，所述侧墙的材料为氧化硅、氮化硅、氮氧化硅、碳化硅、氮碳化硅中的一种或多种；所述掩膜层的材料为氧化硅、氮化硅、氮氧化硅、碳化硅、氮碳化硅、无定形硅中的一种或多种，掩膜层的材料与侧墙的材料不同；所述牺牲层的材料为氧化硅、氮化硅、氮氧化硅、碳化硅、氮碳化硅、无定形硅中的一种或多种，所述牺牲层的材料与掩膜层的材料不同。
可选的，所述牺牲层的材料为氮化硅，所述掩膜层的材料为无定形硅，所述侧墙的材料为氧化硅。
可选的，还包括：在形成所述绝缘材料层之后，在所述第一伪鳍部和第二伪鳍部顶部表面形成保护层。
可选的，形成所述保护层的方法为氧化工艺。
可选的，去除所述第一伪鳍部，形成第一凹槽的方法包括：在所述第二区域上方形成覆盖部分绝缘材料层和第二伪鳍部的第二硬掩膜层，采用湿法刻蚀工艺去除所述第一伪鳍部，在半导体衬底的第一区域表面形成第一凹槽。
可选的，所述第二硬掩膜层的材料为氮化硅。
可选的，采用选择性沉积工艺在所述第一凹槽内填充第一半导体材料。
可选的，所述第一半导体材料的材料为Si、GaAs或GaN。
可选的，所述第一鳍部内掺杂有N型离子，所述N型离子至少包括P、As、Sb中的一种离子。
可选的，对所述第一鳍部进行掺杂的方法为原位掺杂工艺。
可选的，去除所述第二伪鳍部，形成第二凹槽的方法包括：在所述第一区域上方形成覆盖部分绝缘材料层和第一鳍部的第一硬掩膜层，采用湿法刻蚀工艺去除所述第二伪鳍部，在半导体衬底的第二区域表面形成第二凹槽。
可选的，所述第二硬掩膜层的材料为氮化硅。
可选的，采用选择性沉积工艺在所述第二凹槽内填充第二半导体材料层。
可选的，所述第二半导体材料层的材料为SiGe或Ge。
可选的，所述第二鳍部内掺杂有P型离子，所述P型离子至少包括B、Ga、In中的一种离子。
可选的，对所述第二鳍部进行掺杂的方法为原位掺杂工艺。
可选的，还包括，刻蚀所述绝缘材料层形成绝缘层，所述绝缘层的表面低于第一鳍部、第二鳍部的顶面；在所述第一区域上的绝缘层表面形成横跨并覆盖部分第一鳍部的第一栅极结构；在所述第二区域上的绝缘层表面形成横跨并覆盖部分第二鳍部的第二栅极结构；在所述第一栅极结构两侧的第一鳍部内形成第一源/漏极；在所述第二栅极结构两侧的第二鳍部内形成第二源/漏极。
与现有技术相比，本发明的技术方案具有以下优点：
本发明的技术方案中，在半导体衬底的第一区域上形成第一伪鳍部，在第二区域上形成第二伪鳍部以及位于半导体衬底表面的绝缘材料层，然后分别去除所述第一伪鳍部，形成第一凹槽，并在所述第一凹槽内填充第一半导体材料，形成第一鳍部；去除所述第二伪鳍部，形成第二凹槽，并在所述第一凹槽内填充第二半导体材料，形成第二鳍部。可以根据第一鳍部和第二鳍部上需要形成的鳍式场效应晶体管的类型，采用相应的第一半导体材料和第二半导体材料形成第一鳍部和第二鳍部，从而可以同时形成具有不同鳍部材料的鳍式场效应晶体管。
进一步的，所述第一半导体材料为Si、GaAs或GaN，所述第一半导体材料形成的第一鳍部的电子迁移率较高，能够提高N型鳍式场效应晶体管的性能；所述第二半导体材料为SiGe或Ge，所述第二半导体材料形成的第二鳍部内的空穴的迁移率较高，能够提高P型鳍式场效应晶体管的性能。
附图说明
图1是本发明的现有技术的形成的鳍式场效应晶体管晶体管的结构示意图；
图2至图13是本发明的实施例的半导体结构的形成过程的结构示意图。
具体实施方式
如背景技术中所述，现有技术形成的鳍式场效应晶体管的性能有待进一步的提高。
研究发现，现有技术通常形成的N型鳍式场效应晶体管和P型鳍式场效应晶体管的鳍部采用的是相同的鳍部材料，而所述N型鳍式场效应晶体管和P型鳍式场效应晶体管中分别对应的载流子即电子和空穴在同一材料中的迁移速率是不相同的，这就导致形成的N型鳍式场效应晶体管和P型鳍式场效应晶体管的饱和电流不相同。随着工艺节点的进一步下降，这种差异性会更加突出。研究发现，对于P型鳍式场效应晶体管，所述鳍部的材料可以是Ge或SiGe，能够提高P型鳍式场效应晶体管中的空穴载流子的迁移率，从而提高P型鳍式场效应晶体管的性能；对于N型鳍式场效应晶体管，所述鳍部的材料可以是Si或GaN，能够使得N型鳍式场效应晶体管具有较高的电子载流子迁移率，从而提高N型鳍式场效应晶体管的性能。如何在衬底上同时形成具有不同鳍部材料的N型鳍式场效应晶体管和P型鳍式场效应晶体管成为亟待解决的问题。
本发明的实施例的半导体结构的形成方法，能够同时形成具有不同鳍部材料的N型鳍式场效应晶体管和P型鳍式场效应晶体管，可以提高所述N型鳍式场效应晶体管和P型鳍式场效应晶体管的性能。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
请参考图2，提供半导体衬底100，所述半导体衬底具有第一区域101和第二区域102。
所述半导体衬底100可以是硅或者绝缘体上硅（SOI），所述半导体衬底100也可以是锗、锗硅、砷化镓或者绝缘体上锗，本实施例中所述半导体衬底100的材料为硅。
所述第一区域101和第二区域102上后续分别形成不同类型的鳍式场效应晶体管。本实施例中，在所述第一区域101上形成N型鳍式场效应晶体管，在所述第二区域102上形成P型鳍式场效应晶体管。
请参考图3，在所述半导体衬底100表面形成牺牲层200、位于所述牺牲层200表面的掩膜层201。
所述掩膜层201的材料为氧化硅、氮化硅、氮氧化硅、碳化硅、氮碳化硅、无定形硅中的一种或多种；所述牺牲层的材料为氧化硅、氮化硅、氮氧化硅、碳化硅、氮碳化硅、无定形硅中的一种或多种，所述牺牲层的材料与掩膜层的材料不同。在本实施例中，所述牺牲层200的材料为氮化硅，所述掩膜层201的材料为无定形硅。
采用化学气相沉积工艺形成所述牺牲层200和掩膜层201，所述牺牲层200与掩膜层201的总厚度与后续形成的第一鳍部和第二鳍部的厚度相同，所述牺牲层200的厚度为50nm～200nm，所述掩膜层201的厚度为10nm～50nm。
请参考图4，在所述掩膜层201表面形成光刻胶层300和位于所述光刻胶层两侧的侧墙301。
所述光刻胶层300覆盖部分第一区域101和第二区域102上的掩膜层201的表面，所述光刻胶层300的尺寸定义了后续形成的第一鳍部和第二鳍部之间的间距。
所述侧墙301的材料为氧化硅、氮化硅、氮氧化硅、碳化硅、氮碳化硅中的一种或多种，所述侧墙301的材料与掩膜层201的材料不同，本实施例中，所述侧墙301的材料为氧化硅。
形成所述侧墙301的方法包括：形成覆盖所述掩膜层201和光刻胶层300的侧墙材料层，对所述侧墙材料层进行无掩膜刻蚀，去除位于掩膜层201表面和光刻胶层300顶部的部分侧墙材料层，形成位于所述光刻胶层300两侧侧壁表面的侧墙301。位于所述光刻胶层300一侧的侧墙301位于半导体衬底100的第一区域101上方，位于所述光刻胶层300的另一侧的侧墙301位于半导体衬底100的第二区域102上方。
所述侧墙201的宽度为10nm～40nm，所述侧墙301的宽度定义了后续形成的第一鳍部和第二鳍部的宽度。
请参考图5，去除所述光刻胶层300。
本实施例中，采用含有氧气的等离子体灰化工艺去除所述光刻胶层300，在本发明的其他实施例中，也可以采用湿法刻蚀工艺去除所述光刻胶层300。
去除所述光刻胶层300之后，所述掩膜层201表面具有分立的侧墙301，所述侧墙301后续作为刻蚀掩膜层201和牺牲层200的掩膜。
请参考图6，以所述侧墙301（请参考图5）为掩膜，刻蚀所述掩膜层201（请参考图5）和牺牲层200（请参考图5）至半导体衬底100表面，在第一区域101上形成第一伪鳍部231，所述第一伪鳍部231包括位于第一区域101上的第一部分牺牲层211和所述第一部分牺牲层211顶部的第一部分掩膜层221，在第二区域102表面形成第二伪鳍部232，所述第二伪鳍部232包括位于第二区域102上的第二部分牺牲层212和所述第二部分牺牲层212顶部的第二部分掩膜层222，然后去除所述侧墙301。
采用干法刻蚀工艺形成所述第一伪鳍部231和第二伪鳍部232，以侧墙301作为刻蚀掩膜，将侧墙301图形转移到掩膜层201（请参考图5）上后，以掩膜层201为掩膜刻蚀所述牺牲层200（请参考图5）。所述掩膜层201可以使形成的第一伪鳍部231和第二伪鳍部232的侧壁保持垂直，减少刻蚀误差。
本实施例中，上述形成第一伪鳍部231和第二伪鳍部232的方法为双重图形化工艺，在本发明的其他实施例中，还可以采用多重图形化工艺形成所述第一伪鳍部和第二伪鳍部。采用双重图形化工艺或多重图形化工艺可以获的相邻间距较小，宽度较小的第一伪鳍部和第二伪鳍部。
在本发明的其他实施例中，也可以在所述牺牲层表面直接形成图形化掩膜层之后，刻蚀所述牺牲层，形成第一伪鳍部和第二伪鳍部。
请参考图7，在所述半导体衬底100表面形成绝缘材料层400，所述绝缘材料层400的表面与第一伪鳍部231、第二伪鳍部232的顶面齐平。
所述绝缘材料层400的材料与第一部分牺牲层211、第二部分牺牲层212、第一部分掩膜层221、第二部分掩膜层222的材料不同。本实施例中，所述绝缘材料层的材料为氧化硅。在本发明的其他实施例中，所述绝缘材料层400还可以是氮化硅、氮氧化硅、碳氧化硅等介质材料。
形成所述绝缘材料层400的方法包括：采用化学气相沉积工艺在所述半导体衬底100表面沉积绝缘材料，所述绝缘材料覆盖所述第一伪鳍部231和第二伪鳍部232；以所述第一部分掩膜层221、第二部分掩膜层222为停止层，采用化学机械掩膜工艺，对所述绝缘材料进行平坦化处理，形成绝缘材料层400，使所述绝缘材料层400的表面与第一伪鳍部231、第二伪鳍部232的顶部表面齐平。
在本实施例中，形成所述绝缘材料层之后，还在所述第一伪鳍部231、第二伪鳍部232表面形成保护层202。本实施例中，由于所述第一部分掩膜层221、第二部分掩膜层222的材料为无定形型硅，可以对所述第一部分掩膜层221、第二部分掩膜层222表面采用氧化工艺形成所述保护层201，所述氧化工艺可以使热氧化或湿法氧化工艺。
所述保护层202的厚度为0.5nm～10nm。所述保护层202是在后续选择性外延工艺过程中起到保护第一部分掩膜层221或第二部分掩膜层222的作用，避免在所述第一部分掩膜层221或第二部分掩膜层222形成外延层。
在本发明的其他实施例中，所述第一部分掩膜层和第二部分掩膜层的材料不是半导体材料，无法在所述第一部分掩膜层和第二部分掩膜层表面进行选择性外延生长半导体材料，可以不需要在所述第一部分掩膜层和第二部分掩膜层的顶部形成保护层。
请参考图8，在所述第一区域102上方形成覆盖部分绝缘材料层401和第二伪鳍部232的第二硬掩膜层502，去除所述第一伪鳍部231及其顶部的保护层202（请参考图7），形成第一凹槽401。
所述第二硬掩膜层502的材料为氮化硅，采用湿法刻蚀工艺去除所述第一伪鳍部231（请参考图7），在半导体衬底100的第一区域101表面形成第一凹槽401。在采用湿法刻蚀工艺去除第一伪鳍部231及其顶部的保护层202（请参考图7）时需要根据不同的材料选择不同的刻蚀溶液，例如，可以采用HF溶液去除保护层202之后，采用KOH溶液刻蚀去除第一部分掩膜层221、再采用磷酸溶液去除所述第一部分牺牲层211。
在本发明的其他实施例中，也可以采用干法刻蚀工艺去除所述第一伪鳍部231（请参考图7）。在所述绝缘材料层400表面形成掩膜层，所述掩膜层暴露出第一区域101上的第一伪鳍部231顶部的保护层202的表面，然后采用干法刻蚀工艺刻蚀去除所述保护层202和第一伪鳍部231。
在去除所述第一伪鳍部231（请参考图7）的过程中，所述第二区域102上的第二伪鳍部232表面有第二硬掩膜层502保护，不会受到损伤。
请参考图9，去除所述第二硬掩膜层502（请参考图8），在所述第一凹槽401（请参考图8）内填充第一半导体材料，形成第一鳍部601，所述第一鳍部601的顶面与绝缘材料层400顶面齐平。
所述第一半导体材料为Si或III-V族半导体材料，所述III-V族半导体材料可以是GaN或GaAs。后续在第一区域101上形成N型鳍式场效应晶体管，所述第一半导体材料形成的第一鳍部601的电子迁移率较高，后续在所述第一鳍部601上形成的N型鳍式场效应晶体管的性能。
具体的形成所述第一鳍部601的方法包括：采用选择性沉积工艺，在所述第一凹槽401（请参考图8）内填充第一半导体材料。由于所述第二区域102上的第二伪鳍部232顶部具有保护层，所以，不会在所述第二部分掩膜层302表面形成生长第一半导体材料。
所述选择性外延工艺形成第一半导体材料的温度是600℃～1100℃，压强1托～500托，硅源气体是SiH4或SiH2Cl2，还包括HCl气体以及H2，其中硅源气体、HCl的流量均为1sccm～1000sccm，H2的流量是0.1slm～50slm。
在所述第一凹槽内填充满所述第一半导体材料之后，以所述绝缘材料层400为停止层，对所述第一半导体材料进行平坦化，形成第一鳍部601，所述第一鳍部601的顶部表面与绝缘材料层400的表面齐平。
所述第一鳍部601内还可以掺杂有N型离子，至少包括P、As、Sb中的一种离子。可以在所述第一凹槽内填充第一半导体材料的同时，进行原位掺杂工艺，对所述第一半导体材料进行掺杂，从而形成N型掺杂的第一鳍部601。可以通过调节所述第一鳍部601内的N型离子的掺杂浓度，调节后续形成的N型鳍式场效应晶体管的阈值电压。在本发明的其他实施例中，也可以在形成第一鳍部601之后，对所述第一鳍部601进行N型离子注入，从而形成N型掺杂的第一鳍部601。
请参考图10，在所述第一区域101上方形成覆盖部分绝缘材料层400和第一鳍部601的第一硬掩膜层501，去除所述第二伪鳍部232及其顶部的保护层202（请参考图9），形成第二凹槽402。
所述第一硬掩膜层501的材料为氮化硅，采用湿法刻蚀工艺去除所述第二伪鳍部232（请参考图9），在半导体衬底100的第二区域102表面形成第二凹槽402。在采用湿法刻蚀工艺去除第二伪鳍部232及其顶部的保护层202（请参考图9）时需要根据不同的材料选择不同的刻蚀溶液，例如，可以采用HF溶液去除保护层202之后，采用KOH溶液刻蚀去除第二部分掩膜层222、再采用磷酸溶液去除所述第二部分牺牲层212。
在本发明的其他实施例中，也可以采用干法刻蚀工艺去除所述第二伪鳍部232（请参考图9）。在所述绝缘材料层400表面形成掩膜层，所述掩膜层暴露出第二区域102上的第二伪鳍部232顶部的保护层202的表面，然后采用干法刻蚀工艺刻蚀去除所述保护层202和第二伪鳍部232。
在去除所述第二伪鳍部232（请参考图9）的过程中，所述第一区域101上的第一鳍部601表面有第一硬掩膜层501保护，不会受到损伤。
请参考图11，去除所述第一硬掩膜层501（请参考图10），在所述第二凹槽402（请参考图10）内填充第二半导体材料，形成第二鳍部602，所述第二鳍部602的顶面与绝缘材料层400顶面齐平。
所述第二半导体材料为SiGe或Ge，后续在第二区域102上形成P型鳍式场效应晶体管，所述第二半导体材料形成的第二鳍部602的空穴迁移率较高，能够提高P型鳍式场效应晶体管的性能。
具体的形成第二鳍部602的方法包括：采用选择性沉积工艺，在所述第二凹槽402（请参考图10）内填充第二半导体材料。本实施例中，所述第二半导体材料为SiGe，采用的选择性外延工艺的反应温度为600℃～1100℃，压强为1托～500托，硅源气体是SiH4或SiH2Cl2，锗源气体为GeH4，还包括HCl气体以及H2，其中硅源气体、锗源气体、HCl的流量均为1sccm～1000sccm，H2的流量是0.1slm～50slm。
在所述第二凹槽内填充满所述第二半导体材料之后，以所述绝缘材料层400为停止层，对所述第二半导体材料进行平坦化，形成第二鳍部602，所述第二鳍部602的顶部表面与绝缘材料层400的表面齐平。
所述第二鳍部602内还可以掺杂有P型离子，至少包括B、Ga、In中的一种离子。可以在所述第二凹槽内填充第二半导体材料的同时，进行原位掺杂工艺，对所述第二半导体材料进行掺杂，从而形成P型掺杂的第二鳍部602。可以通过调节所述第二鳍部602内的P型离子的掺杂浓度，调节后续形成的P型鳍式场效应晶体管的阈值电压。在本发明的其他实施例中，也可以在形成第二鳍部602之后，对所述第二鳍部602进行P型离子注入，从而形成P型掺杂的第二鳍部602。
请参考图12，刻蚀所述绝缘材料400（请参考图11）形成绝缘层401，所述绝缘层401的表面低于第一鳍部601、第二鳍部602的顶面。
采用干法刻蚀工艺刻蚀所述绝缘材料400（请参考图11），形成绝缘层401，所述绝缘层401作为后续在第一区域101上形成的第一栅极结构、在第二区域102上形成的第二栅极结构与半导体衬底100之间的隔离结构，并且所述绝缘层401还可以作为后续分别在第一鳍部601和第二鳍部602上形成的N型鳍式场效应晶体管和P型鳍式场效应晶体管之间的隔离结构。
请参考图13，在所述第一区域101上的绝缘层401表面形成横跨并覆盖部分第一鳍部601的第一栅极结构701；在所述第二区域上的绝缘层表面形成横跨并覆盖部分第二鳍部的第二栅极结构702。
所述第一栅极结构701包括位于第一区域101上的部分绝缘层401表面和部分第一鳍部601表面的第一栅介质层711以及位于所述第一栅介质层711表面的第一栅极721；所述第二栅极结构702包括位于第二区域102上的部分绝缘层401表面和部分第二鳍部602表面的第二栅介质层712以及位于所述第二栅介质层712表面的第二栅极722。所述第一栅极结构701和第二栅极结构702之间相互断开。
本实施例中，在形成所述第一栅极结构701和第二栅极结构702之后，在所述第一栅极结构701两侧的第一鳍部601内形成第一源/漏极（图中未示出）；在所述第二栅极结构702两侧的第二鳍部602内形成第二源/漏极（图中未示出）。
本实施例中，还包括形成位于所述绝缘层401表面，以及覆盖部分第一鳍部601和第二鳍部602，表面与第一栅极结构701和第二栅极结构702齐平的介质层700，第一删极结构701和第二栅极结构702之间通过介质层700隔离。
本实施例中，形成的第一鳍部和第二鳍部分别为不同的半导体材料，其中第一鳍部的材料为Si或III-V族半导体材料，所述III-V族半导体材料可以是GaN或GaAs，所述第一鳍部的材料可以提高电子的迁移率，从而提高后续在第一鳍部上形成的N型鳍式场效应晶体管的性能；第二鳍部的材料为SiGe或Ge，所述第二鳍部的材料可以提高空穴的迁移率，从而提高后续在第二鳍部上形成的P型鳍式场效应晶体管的性能。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (17)
1.一种半导体结构的形成方法，其特征在于，包括：
提供半导体衬底，所述半导体衬底具有第一区域和第二区域；
在所述半导体衬底表面形成牺牲层、位于所述牺牲层表面的掩膜层、位于所述掩膜层表面的光刻胶层，所述光刻胶层覆盖部分掩膜层，所述牺牲层与掩膜层的总厚度与后续形成的第一鳍部和第二鳍部的厚度相同；
在所述光刻胶层侧壁表面形成侧墙，位于所述光刻胶层一侧的侧墙位于半导体衬底的第一区域上方，位于所述光刻胶层的另一侧侧墙位于半导体衬底的第二区域上方，所述侧墙的宽度定义了后续形成的第一鳍部和第二鳍部的宽度；
去除所述光刻胶层；
以所述侧墙为掩膜，刻蚀所述掩膜层和牺牲层至半导体衬底表面，在第一区域上形成第一伪鳍部，所述第一伪鳍部包括位于第一区域上的第一部分牺牲层和所述第一部分牺牲层顶部的第一部分掩膜层，在第二区域表面形成第二伪鳍部，所述第二伪鳍部包括位于第二区域上的第二部分牺牲层和所述第二部分牺牲层顶部的第二部分掩膜层；
去除所述侧墙；
在所述半导体衬底表面形成绝缘材料层，所述绝缘材料层的表面与第一伪鳍部、第二伪鳍部的顶面齐平；
去除所述第一伪鳍部，形成第一凹槽；
在所述第一凹槽内填充第一半导体材料，形成第一鳍部，所述第一鳍部的顶面与绝缘材料层顶面齐平；
去除所述第二伪鳍部，形成第二凹槽；
在所述第二凹槽内填充第二半导体材料层，形成第二鳍部，所述第二鳍部的顶面与绝缘材料层顶面齐平；
刻蚀所述绝缘材料层形成绝缘层，所述绝缘层的表面低于第一鳍部、第二鳍部的顶面；在所述第一区域上的绝缘层表面形成横跨并覆盖部分第一鳍部的第一栅极结构；在所述第二区域上的绝缘层表面形成横跨并覆盖部分第二鳍部的第二栅极结构；在所述第一栅极结构两侧的第一鳍部内形成第一源/漏极；在所述第二栅极结构两侧的第二鳍部内形成第二源/漏极。
2.根据权利要求1所述的半导体结构的形成方法，其特征在于，所述侧墙的材料为氧化硅、氮化硅、氮氧化硅、碳化硅、氮碳化硅中的一种或多种；所述掩膜层的材料为氧化硅、氮化硅、氮氧化硅、碳化硅、氮碳化硅、无定形硅中的一种或多种，掩膜层的材料与侧墙的材料不同；所述牺牲层的材料为氧化硅、氮化硅、氮氧化硅、碳化硅、氮碳化硅、无定形硅中的一种或多种，所述牺牲层的材料与掩膜层的材料不同。
3.根据权利要求2所述的半导体结构的形成方法，其特征在于，所述牺牲层的材料为氮化硅，所述掩膜层的材料为无定形硅，所述侧墙的材料为氧化硅。
4.根据权利要求3所述的半导体结构的形成方法，其特征在于，还包括：在形成所述绝缘材料层之后，在所述第一伪鳍部和第二伪鳍部顶部表面形成保护层。
5.根据权利要求4所述的半导体结构的形成方法，其特征在于，形成所述保护层的方法为氧化工艺。
6.根据权利要求1所述的半导体结构的形成方法，其特征在于，去除所述第一伪鳍部，形成第一凹槽的方法包括：在所述第二区域上方形成覆盖部分绝缘材料层和第二伪鳍部的第二硬掩膜层，采用湿法刻蚀工艺去除所述第一伪鳍部，在半导体衬底的第一区域表面形成第一凹槽。
7.根据权利要求6所述的半导体结构的形成方法，其特征在于，所述第二硬掩膜层的材料为氮化硅。
8.根据权利要求1所述的半导体结构的形成方法，其特征在于，采用选择性沉积工艺在所述第一凹槽内填充第一半导体材料。
9.根据权利要求8所述的半导体结构的形成方法，其特征在于，所述第一半导体材料的材料为Si、GaAs或GaN。
10.根据权利要求9所述的半导体结构的形成方法，其特征在于，所述第一鳍部内掺杂有N型离子，所述N型离子至少包括P、As、Sb中的一种离子。
11.根据权利要求10所述的半导体结构的形成方法，其特征在于，对所述第一鳍部进行掺杂的方法为原位掺杂工艺。
12.根据权利要求1所述的半导体结构的形成方法，其特征在于，去除所述第二伪鳍部，形成第二凹槽的方法包括：在所述第一区域上方形成覆盖部分绝缘材料层和第一鳍部的第一硬掩膜层，采用湿法刻蚀工艺去除所述第二伪鳍部，在半导体衬底的第二区域表面形成第二凹槽。
13.根据权利要求12所述的半导体结构的形成方法，其特征在于，所述第一硬掩膜层的材料为氮化硅。
14.根据权利要求1所述的半导体结构的形成方法，其特征在于，采用选择性沉积工艺在所述第二凹槽内填充第二半导体材料层。
15.根据权利要求14所述的半导体结构的形成方法，其特征在于，所述第二半导体材料层的材料为SiGe或Ge。
16.根据权利要求15所述的半导体结构的形成方法，其特征在于，所述第二鳍部内掺杂有P型离子，所述P型离子至少包括B、Ga、In中的一种离子。
17.根据权利要求16所述的半导体结构的形成方法，其特征在于，对所述第二鳍部进行掺杂的方法为原位掺杂工艺。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310398623.4A CN104425275B (zh) | 2013-09-04 | 2013-09-04 | 半导体结构的形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310398623.4A CN104425275B (zh) | 2013-09-04 | 2013-09-04 | 半导体结构的形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104425275A CN104425275A (zh) | 2015-03-18 |
| CN104425275B true CN104425275B (zh) | 2018-07-10 |
Family
ID=52973945
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310398623.4A Active CN104425275B (zh) | 2013-09-04 | 2013-09-04 | 半导体结构的形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104425275B (zh) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104966672B (zh) * | 2015-06-30 | 2019-01-25 | 上海华力微电子有限公司 | 鳍式场效应管基体制备方法 |
| CN109285875B (zh) | 2017-07-20 | 2021-07-13 | 中芯国际集成电路制造(上海)有限公司 | 鳍式晶体管及其形成方法 |
| CN110875186B (zh) * | 2018-08-31 | 2023-08-11 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN111415906B (zh) * | 2019-01-04 | 2023-03-14 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103187418A (zh) * | 2011-12-30 | 2013-07-03 | 台湾积体电路制造股份有限公司 | 一种CMOS FinFET器件及其形成方法 |
| CN103199019A (zh) * | 2012-01-05 | 2013-07-10 | 台湾积体电路制造股份有限公司 | 具有垂直鳍状件的鳍式场效应晶体管及其形成方法 |
| CN104380443A (zh) * | 2012-07-27 | 2015-02-25 | 英特尔公司 | 用于mos器件制作的自对准3-d外延结构 |
-
2013
- 2013-09-04 CN CN201310398623.4A patent/CN104425275B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103187418A (zh) * | 2011-12-30 | 2013-07-03 | 台湾积体电路制造股份有限公司 | 一种CMOS FinFET器件及其形成方法 |
| CN103199019A (zh) * | 2012-01-05 | 2013-07-10 | 台湾积体电路制造股份有限公司 | 具有垂直鳍状件的鳍式场效应晶体管及其形成方法 |
| CN104380443A (zh) * | 2012-07-27 | 2015-02-25 | 英特尔公司 | 用于mos器件制作的自对准3-d外延结构 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104425275A (zh) | 2015-03-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101386684B1 (ko) | ＬＤＤ 확장을 이용한 ＦｉｎＦＥＴ 설계 | |
| US9306019B2 (en) | Integrated circuits with nanowires and methods of manufacturing the same | |
| TWI582989B (zh) | 鰭式場效電晶體裝置結構與其形成方法 | |
| KR101633225B1 (ko) | ＦｉｎＦＥＴ 디바이스를 위한 핀 구조 | |
| CN103367441B (zh) | 具有悬空沟道的mosfet及其形成方法 | |
| CN105448917B (zh) | 半导体结构及其形成方法 | |
| US8987827B2 (en) | Prevention of faceting in epitaxial source drain transistors | |
| US20150091057A1 (en) | Semiconductor structure and device and methods of forming same using selective epitaxial process | |
| US20150170916A1 (en) | Semiconductor process for manufacturing epitaxial structures | |
| CN104900521B (zh) | 鳍式场效应晶体管及其形成方法 | |
| US10453959B2 (en) | Fin replacement in a field-effect transistor | |
| CN104051526B (zh) | 紧邻半导体鳍的沟渠及其形成方法 | |
| KR20190003297A (ko) | 반도체 디바이스의 소정 형상의 소스/드레인 에피택셜 층을 형성하는 방법 | |
| CN104425275B (zh) | 半导体结构的形成方法 | |
| US9190406B2 (en) | Fin field effect transistors having heteroepitaxial channels | |
| CN106952819B (zh) | 鳍式场效应晶体管的形成方法 | |
| CN109950311A (zh) | 半导体结构及其形成方法 | |
| CN105336786B (zh) | 半导体器件及其制造方法 | |
| CN103123899B (zh) | FinFET器件制造方法 | |
| KR20170063521A (ko) | 마이크로전자 트랜지스터들에서 누설을 감소시키기 위해 버퍼를 생성하는 장치 및 방법 | |
| KR20170063520A (ko) | 마이크로전자 트랜지스터들에서 누설을 감소시키기 위해 도핑된 서브구조체를 생성하는 장치 및 방법 | |
| CN105097522B (zh) | 半导体器件及其形成方法 | |
| CN103915344B (zh) | 半导体器件及其形成方法 | |
| CN112151449B (zh) | 半导体结构及其形成方法 | |
| CN106856191B (zh) | 半导体结构及其形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |