[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

CN105244003B - 栅极驱动电路以及移位寄存电路 - Google Patents

栅极驱动电路以及移位寄存电路 Download PDF

Info

Publication number
CN105244003B
CN105244003B CN201510777679.XA CN201510777679A CN105244003B CN 105244003 B CN105244003 B CN 105244003B CN 201510777679 A CN201510777679 A CN 201510777679A CN 105244003 B CN105244003 B CN 105244003B
Authority
CN
China
Prior art keywords
nmos tube
circuit
pmos
signal
grid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510777679.XA
Other languages
English (en)
Other versions
CN105244003A (zh
Inventor
郝思坤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TCL China Star Optoelectronics Technology Co Ltd
Original Assignee
Shenzhen China Star Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen China Star Optoelectronics Technology Co Ltd filed Critical Shenzhen China Star Optoelectronics Technology Co Ltd
Priority to CN201510777679.XA priority Critical patent/CN105244003B/zh
Priority to US15/032,309 priority patent/US9905313B2/en
Priority to PCT/CN2015/100355 priority patent/WO2017080093A1/zh
Publication of CN105244003A publication Critical patent/CN105244003A/zh
Application granted granted Critical
Publication of CN105244003B publication Critical patent/CN105244003B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/02—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding parasitic signals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
    • H03K17/6872—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor using complementary field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0408—Integration of the drivers onto the display substrate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Shift Register Type Memory (AREA)
  • Logic Circuits (AREA)

Abstract

本发明公开了一种栅极驱动电路以及移位寄存电路，栅极驱动电路包括多个级联设置的移位寄存电路，每一移位寄存电路包括信号传输电路以及或非门锁存电路，其中信号传输电路包括第一信号传输电路和第二信号传输电路，第一信号传输电路根据第一时钟信号将前一级的传输信号的高电平部分传输至或非门锁存电路，第二信号传输电路根据第一时钟信号将前一级的传输信号的低电平部分传输至或非门锁存电路以进行锁存，并由第二时钟信号进行触发，输出当前级的栅极驱动脉冲。通过以上方式，本发明的栅极驱动电路能够适用于CMOS制程，功耗低、噪声容限宽。

Description

栅极驱动电路以及移位寄存电路
技术领域
本发明涉及液晶显示技术领域，特别是涉及一种栅极驱动电路以及移位寄存电路。
背景技术
GOA(Gate Driver On Array)电路是利用现有的液晶显示器的Array制程将栅极扫描驱动电路制作在Array基板上，以实现逐行扫描的驱动方式。其具有降低生产成本和窄边框设计的优点，为多种显示器所使用。GOA电路要具有两项基本功能：第一是输入栅极驱动脉冲，驱动面板内的栅极线，打开显示区内的TFT(Thin Film Transistor，薄膜场效应晶体管)，由栅极线对像素进行充电；第二是移位寄存，当第n个栅极驱动脉冲输出完成后，可以通过时钟控制进行n+1个栅极驱动脉冲的输出，并依此传递下去。
GOA电路包括上拉电路(Pull-up circuit)、上拉控制电路(Pull-up controlcircuit)、下传电路(Pull-down circuit)、下拉电路(Pull-down control circuit)以及负责电位抬升的上升电路(Boost circuit)。具体地，上拉电路主要负责将输入的时钟讯号(Clock)输出至薄膜晶体管的栅极，作为液晶显示器的驱动信号。上拉控制电路负责控制上拉电路的打开，一般是由上级GOA电路传递来的信号作用。下拉电路负责在输出扫描信号后，快速将扫描信号拉低为低电位，即薄膜晶体管的栅极的电位拉低为低电位；下拉保持电路则负责将扫描信号和上拉电路的信号(通常称为Q点)保持在关闭状态(即设定的负电位)，通常有两个下拉保持电路交替作用。上升电路则负责Q点电位的二次抬升，这样确保上拉电路的G(N)正常输出。
不同的GOA电路可以使用不同的制程。LTPS(Low Temperature Poly-silicon，低温多晶硅)制程具有高电子迁移率和技术成熟的优点，目前被中小尺寸显示器广泛使用。CMOS(Complementary Metal Oxide Semiconductor，互补金属氧化物半导体)LTPS制程具有低功耗、电子迁移率高、噪声容限宽等优点,因此逐渐为面板厂商使用，如此需要开发与CMOS LTPS制程对应的GOA电路。
发明内容
本发明实施例提供了一种栅极驱动电路以及移位寄存电路，能够适用于CMOS制程，功耗低、噪声容限宽。
本发明提供一种栅极驱动电路，包括多个级联设置的移位寄存电路，每一移位寄存电路包括信号传输电路以及或非门锁存电路，其中信号传输电路包括第一信号传输电路和第二信号传输电路，第一信号传输电路根据第一时钟信号将前一级的传输信号的高电平部分传输至或非门锁存电路，第二信号传输电路根据第一时钟信号将前一级的传输信号的低电平部分传输至或非门锁存电路以进行锁存，并由第二时钟信号进行触发，输出当前级的栅极驱动脉冲。
其中，信号传输电路和或非门锁存电路分别为上升沿触发。
其中，第一信号传输电路包括第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管、第一PMOS管以及第二PMOS管，第一NMOS管的栅极接前一级的传输信号，第二NMOS管的栅极接第一时钟信号，源极与第一NMOS管的漏极连接，漏极与第一PMOS管的源极、第二PMOS管的栅极、第三NMOS管的漏极、第四NMOS管的栅极以及或非门锁存电路连接，第三NMOS管的栅极与第一PMOS管的栅极、第二PMOS管的源极以及第四NMOS管的漏极连接，第一NMOS管的源极、第三NMOS管的源极以及第四NMOS管的源极接第一参考电平，第一PMOS管的漏极与第二PMOS管的漏极接第二参考电平。
其中，第二信号传输电路包括第五NMOS管、第六NMOS管、第七NMOS管以及第三PMOS管，第五NMOS管的栅极与第三PMOS管的栅极接前一级的传输信号，第五NMOS管的漏极与第三PMOS管的源极以及第六NMOS管的栅极连接，第五NMOS管的源极以及第六NMOS管的源极接第一参考电平，第三PMOS管的漏极接第二参考电平，第六NMOS管的漏极与第七NMOS管的源极连接，第七NMOS管的栅极接第一时钟信号，第七NMOS管的漏极与或非门锁存电路连接。
其中，或非门锁存电路包括一或非门电路，或非门电路包括第八NMOS管、第九NMOS管、第四PMOS管以及第五PMOS管，第八NMOS管的栅极与第四PMOS管的栅极以及信号传输电路连接，漏极与第九NMOS管的源极连接，源极与第四PMOS管的漏极以及第五PMOS管的漏极连接，第九NMOS管的栅极和第五PMOS管的栅极接第二时钟信号，第四PMOS管的源极以及第五PMOS管的源极接第一参考电平。
其中，或非门锁存电路进一步包括与或非门电路连接的多级反相电路。
其中，多级反相电路包括串联设置的多个反相器，反相器包括第十NMOS管和第六PMOS管，第十NMOS管的漏极接第二参考电平，第六PMOS管的源极接第一参考电平，第十NMOS管的栅极与第六PMOS管的栅极连接，为反相器的输入端，与或非门电路或者前一级的反相器连接，第十NMOS管的源极与第六PMOS管的漏极连接，为反相器的输出端。
其中，反相器的数量为三个。
其中，第一时钟信号偏移二分之一个时钟周期得到第二时钟信号。
本发明还提供一种移位寄存电路，包括信号传输电路以及或非门锁存电路，信号传输电路包括第一信号传输电路和第二信号传输电路，第一信号传输电路根据第一时钟信号将前一级的传输信号的高电平部分传输至或非门锁存电路，第二信号传输电路根据第一时钟信号将前一级的传输信号的低电平部分传输至或非门锁存电路以进行锁存，并由第二时钟信号进行触发，输出当前级的栅极驱动脉冲。
通过上述方案，本发明的有益效果是：本发明的栅极驱动电路包括多个级联设置的移位寄存电路，每一移位寄存电路包括信号传输电路以及或非门锁存电路，信号传输电路包括第一信号传输电路和第二信号传输电路，通过第一信号传输电路根据第一时钟信号将前一级的传输信号的高电平部分传输至或非门锁存电路，第二信号传输电路根据第一时钟信号将前一级的传输信号的低电平部分传输至或非门锁存电路，或非门锁存电路用于对传输信号进行锁存，并由第二时钟信号进行触发，输出当前级的栅极驱动脉冲，能够适用于CMOS制程，功耗低、噪声容限宽。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。其中：
图1是本发明实施例的驱动电路的结构示意图；
图2是图1中的第n级的移位寄存电路的电路图；
图3是图1中的第n+1级的移位寄存电路的电路图；
图4是图1中的第n+2级的移位寄存电路的电路图；
图5是图1中的第n+3级的移位寄存电路的电路图；
图6是本发明实施例的栅极驱动电路的模拟时序图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性的劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
请参见图1所示，图1是本发明实施例的栅极驱动电路的结构示意图。如图1所示，栅极驱动电路1包括多个级联设置的移位寄存电路10，每一移位寄存电路10包括信号传输电路11以及或非门锁存电路12，其中信号传输电路11包括第一信号传输电路110和第二信号传输电路111，第一信号传输电路110根据第一时钟信号将前一级的传输信号Qn-1的高电平部分传输至或非门锁存电路12，第二信号传输电路111根据第一时钟信号将前一级的传输信号Qn-1的低电平部分传输至或非门锁存电路12，或非门锁存电路12用于对传输信号Qn-1进行锁存，并由第二时钟信号CK2进行触发，输出当前级的栅极驱动脉冲Gn。其中，信号传输电路11和或非门锁存电路12分别为上升沿触发。前一级的传输信号Qn-1经过信号传输电路11传输后输出当前级的传输信号Qn，经或非门锁存电路12输出当前级的栅极驱动脉冲Gn。当前级的传输信号Qn在下一级的移位寄存电路10中通过信号传输电路11传输后输出下一极的传输信号Qn+1，经下一级的移位寄存电路10中的或非门锁存电路12输出下一级的栅极驱动脉冲Gn+1，以此连续传递，能够输出各级栅极驱动脉冲。本发明实施例通过信号传输电路11控制上下级信号传递，通过或非门锁存电路12锁存信号，能够适用于CMOS制程，功耗低、噪声容限宽。
在更具体的实施例中，如图2所示，以第n级的移位寄存器为例，n为正整数，第一信号传输电路110包括第一NMOS管T1、第二NMOS管T2、第三NMOS管T3、第四NMOS管T4、第一PMOS管P1以及第二PMOS管P2，第一NMOS管T1的栅极接前一级的传输信号Qn-1，第二NMOS管T2的栅极接第一时钟信号CK1，源极与第一NMOS管T1的漏极连接，漏极与第一PMOS管P1的源极、第二PMOS管P2的栅极、第三NMOS管T3的漏极、第四NMOS管T4的栅极以及或非门锁存电路12连接，第三NMOS管T3的栅极与第一PMOS管P1的栅极、第二PMOS管P2的源极以及第四NMOS管T4的漏极连接，第一NMOS管T1的源极、第三NMOS管T3的源极以及第四NMOS管T4的源极接第一参考电平Vgl，第一PMOS管P1的漏极与第二PMOS管P2的漏极接第二参考电平Vgh。其中，第一参考电平Vgl的值小于第二参考电平Vgh的值。
第二信号传输电路111包括第五NMOS管T5、第六NMOS管T6、第七NMOS管T7以及第三PMOS管P3，第五NMOS管T5的栅极与第三PMOS管P3的栅极接前一级的传输信号Qn-1，第五NMOS管T5的漏极与第三PMOS管P3的源极以及第六NMOS管T6的栅极连接，第五NMOS管T5的源极以及第六NMOS管T6的源极接第一参考电平Vgl，第三PMOS管P3的漏极接第二参考电平Vgh，第六NMOS管T6的漏极与第七NMOS管T7的源极连接，第七NMOS管T7的栅极接第一时钟信号CK1，第七NMOS管T7的漏极与或非门锁存电路12连接。
信号传输电路11具体的工作原理如下：
如果第一时钟信号为上升沿时，前一级的传输信号Qn-1为低电平，则第一NMOS管T1截止，第一信号传输电路110不工作，即不能将前一级的传输信号Qn-1通过第一信号传输电路110传输至或非门锁存电路12；第五NMOS管T5截止，第三PMOS管P3导通，使得第六NMOS管T6导通，同时第七NMOS管T7导通，第二信号传输电路111输出的当前级的传输信号Qn为低电平。
如果第一时钟信号为上升沿时，前一级的传输信号Qn-1为高电平，则第五NMOS管T5导通，第三PMOS管P3截止，使得第六NMOS管T6截止，第二信号传输电路111不工作，即不能将前一级的传输信号Qn-1通过第二信号传输电路111传输至或非门锁存电路12；第一NMOS管T1导通，第二NMOS管T2导通，第二PMOS管P2导通，第一信号传输电路110输出的当前级的传输信号Qn为高电平，此时第三NMOS管T3也导通，第一PMOS管P1和第四NMOS管T4截止。
因此，第一信号传输电路110在第一时钟信号CK1的上升沿将前一级的传输信号Qn-1的高电平部分传输至或非门锁存电路12，而第二信号传输电路111在第一时钟信号CK1的上升沿将前一级的传输信号Qn-1的低电平部分传输至或非门锁存电路12，两者结合输出完整的当前级的传输信号Qn至或非门锁存电路12。
优选地，或非门锁存电路12包括一或非门电路120，或非门电路120包括第八NMOS管T8、第九NMOS管T9、第四PMOS管P4以及第五PMOS管P5，第八NMOS管T8的栅极与第四PMOS管P4的栅极以及信号传输电路11连接，漏极与第九NMOS管T9的源极连接，源极与第四PMOS管P4的漏极以及第五PMOS管P5的漏极连接，第九NMOS管T9的栅极和第五PMOS管P5的栅极接第二时钟信号CK2，第四PMOS管P4的源极以及第五PMOS管P5的源极接第一参考电平Vgl。
优选地，或非门锁存电路12进一步包括与或非门电路120连接的多级反相电路。其中，多级反相电路包括串联设置的多个反相器121，反相器121包括第十NMOS管T10和第六PMOS管P6，第十NMOS管T10的漏极接第二参考电平Vgh，第六PMOS管P6的源极接第一参考电平Vgl，第十NMOS管T10的栅极与第六PMOS管P6的栅极连接，为反相器121的输入端，与或非门电路120或者前一级的反相器121连接，第十NMOS管T10的源极与第六PMOS管P6的漏极连接，为反相器121的输出端，与下一级的反相器121连接，或者作为末级输出。在本发明实施例中，反相器的数量优选为三个。第一时钟信号CK1偏移二分之一个时钟周期得到第二时钟信号CK2。
或非门锁存电路12具体的工作原理如下：由图1结合图2可知，只有在第二时钟信号CK2的上升沿，且信号传输电路11输出的当前级的传输信号Qn为高电平时，或非门电路120才输出低电平，经过三级反相器121后输出高电平，即此时输出的当前级的栅极驱动脉冲Gn为高电平。
如图3所示，在第n+1级的移位寄存电路10中，第一时钟信号为时钟CK3，第二时钟信号为时钟CK4，第一NMOS管T1的栅极、第三PMOS管P3的栅极以及第一NMOS管T5的栅极输入当前级的传输信号Qn。其中当前级的传输信号Qn由第n级的移位寄存电路10产生。时钟CK3为上升沿，且当前级(即第n级)的传输信号Qn为高电平时，第一信号传输电路110输出第n+1级的传输信号Qn+1的高电平部分，时钟CK3为上升沿，且第n级的传输信号Qn为低电平时，第二信号传输电路111输出第n+1级的传输信号Qn+1的低电平部分，第一信号传输电路110和第二信号传输电路111组合输出完整的第n+1级的传输信号Qn+1。再经过由或非门电路120和串联设置的多个反相器121组成的或非门锁存电路输出第n+1级的栅极驱动脉冲Gn+1。
如图4所示，在第n+2级的移位寄存电路10中，第一时钟信号为时钟CK2，第二时钟信号为时钟CK1，第一NMOS管T1的栅极、第三PMOS管P3的栅极以及第一NMOS管T5的栅极输入第n+1级的传输信号Qn+1。其中第n+1级的传输信号Qn+1由第n+1级的移位寄存电路10产生。时钟CK2为上升沿，且第n+1级的传输信号Qn+1为高电平时，第一信号传输电路110输出第n+2级的传输信号Qn+2的高电平部分，时钟CK2为上升沿，且第n+1级的传输信号Qn+1为低电平时，第二信号传输电路111输出第n+2级的传输信号Qn+2的低电平部分，两者组合输出完整的第n+2级的传输信号Qn+2。再经过由或非门电路120和串联设置的多个反相器121组成的或非门锁存电路输出第n+2级的栅极驱动脉冲Gn+2。
如图5所示，在第n+3级的移位寄存电路10中，第一时钟信号为时钟CK4，第二时钟信号为时钟CK3，第一NMOS管T1的栅极、第三PMOS管P3的栅极以及第一NMOS管T5的栅极输入第n+2级的传输信号Qn+2。其中第n+2级的传输信号Qn+2由第n+2级的移位寄存电路10产生。时钟CK4为上升沿，且第n+2级的传输信号Qn+2为高电平时，第一信号传输电路110输出第n+3级的传输信号Qn+3的高电平部分，时钟CK4为上升沿，且第n+2级的传输信号Qn+2为低电平时，第二信号传输电路111输出第n+3级的传输信号Qn+3的低电平部分，两者组合输出完整的第n+3级的传输信号Qn+3。再经过由或非门电路120和串联设置的多个反相器121组成的或非门锁存电路输出第n+3级的栅极驱动脉冲Gn+3。
以上图2至图5中，第一时钟信号CK1偏移四分之一个时钟周期得到第三时钟信号CK3，第一时钟信号CK3继续偏移四分之一个时钟周期得到第二时钟信号CK2，第一时钟信号CK2继续偏移四分之一个时钟周期得到第二时钟信号CK4，即时钟CK4与时钟CK3相差二分之一个时钟周期。而时钟CK2与时钟CK1也相差二分之一个时钟周期。
将以上图2至图5中的移位寄存电路10顺次级联，并依次循环即得到本发明实施例的栅极驱动电路1。
图6是本发明实施例的栅极驱动电路的模拟时序图。纵坐标为电压Voltage，横坐标为时间Time。其中，图6模拟出第n级的移位寄存电路10至第n+3级的移位寄存电路10的时钟CK1、CK2、CK3以及CK4，和栅极驱动脉冲Gn、Gn+1、Gn+2以及Gn+3的时序图。该时序图与图2-图5中的栅极驱动电路图相对应。从图中可以看出，从左边至右边依次输出栅极驱动电路中的第n级的栅极驱动脉冲Gn、第n+1级的栅极驱动脉冲Gn+1、第n+2级的栅极驱动脉冲Gn+2以及第n+3级的栅极驱动脉冲Gn+3。可见，栅极驱动电路的模拟时序与期望的理论时序相同，能够适用于CMOS制程，功耗低、噪声容限宽。
本发明还提供一种移位寄存电路，移位寄存电路10包括信号传输电路11以及或非门锁存电路12。参见图2，信号传输电路11包括第一信号传输电路110和第二信号传输电路111。第一信号传输电路110根据第一时钟信号CK1将前一级的传输信号Qn-1的高电平部分传输至或非门锁存电路12。第二信号传输电路111根据第一时钟信号CK1将前一级的传输信号Qn-1的低电平部分传输至或非门锁存电路12以进行锁存，并由第二时钟信号CK2进行触发，输出当前级的栅极驱动脉冲Gn。
第一信号传输电路110包括第一NMOS管T1、第二NMOS管T2、第三NMOS管T3、第四NMOS管T4、第一PMOS管P1以及第二PMOS管P2，第一NMOS管T1的栅极接前一级的传输信号Qn-1，第二NMOS管T2的栅极接第一时钟信号CK1，源极与第一NMOS管T1的漏极连接，漏极与第一PMOS管P1的源极、第二PMOS管P2的栅极、第三NMOS管T3的漏极、第四NMOS管T4的栅极以及或非门锁存电路12连接，第三NMOS管T3的栅极与第一PMOS管P1的栅极、第二PMOS管P2的源极以及第四NMOS管T4的漏极连接，第一NMOS管T1的源极、第三NMOS管T3的源极以及第四NMOS管T4的源极接第一参考电平Vgl，第一PMOS管P1的漏极与第二PMOS管P2的漏极接第二参考电平Vgh。其中，第一参考电平Vgl的值小于第二参考电平Vgh的值。
第二信号传输电路111包括第五NMOS管T5、第六NMOS管T6、第七NMOS管T7以及第三PMOS管P3，第五NMOS管T5的栅极与第三PMOS管P3的栅极接前一级的传输信号Qn-1，第五NMOS管T5的漏极与第三PMOS管P3的源极以及第六NMOS管T6的栅极连接，第五NMOS管T5的源极以及第六NMOS管T6的源极接第一参考电平Vgl，第三PMOS管P3的漏极接第二参考电平Vgh，第六NMOS管T6的漏极与第七NMOS管T7的源极连接，第七NMOS管T7的栅极接第一时钟信号CK1，第七NMOS管T7的漏极与或非门锁存电路12连接。
信号传输电路11具体的工作原理如下：
如果第一时钟信号为上升沿时，前一级的传输信号Qn-1为低电平，则第一NMOS管T1截止，第一信号传输电路110不工作，即不能将前一级的传输信号Qn-1通过第一信号传输电路110传输至或非门锁存电路12；第五NMOS管T5截止，第三PMOS管P3导通，使得第六NMOS管T6导通，同时第七NMOS管T7导通，第二信号传输电路111输出的当前级的传输信号Qn为低电平。
如果第一时钟信号为上升沿时，前一级的传输信号Qn-1为高电平，则第五NMOS管T5导通，第三PMOS管P3截止，使得第六NMOS管T6截止，第二信号传输电路111不工作，即不能将前一级的传输信号Qn-1通过第二信号传输电路111传输至或非门锁存电路12；第一NMOS管T1导通，第二NMOS管T2导通，第二PMOS管P2导通，第一信号传输电路110输出的当前级的传输信号Qn为高电平，此时第三NMOS管T3也导通，第一PMOS管P1和第四NMOS管T4截止。
因此，第一信号传输电路110在第一时钟信号CK1的上升沿将前一级的传输信号Qn-1的高电平部分传输至或非门锁存电路12，而第二信号传输电路111在第一时钟信号CK1的上升沿将前一级的传输信号Qn-1的低电平部分传输至或非门锁存电路12，两者结合输出完整的当前级的传输信号Qn至或非门锁存电路12。
优选地，或非门锁存电路12包括一或非门电路120，或非门电路120包括第八NMOS管T8、第九NMOS管T9、第四PMOS管P4以及第五PMOS管P5，第八NMOS管T8的栅极与第四PMOS管P4的栅极以及信号传输电路11连接，漏极与第九NMOS管T9的源极连接，源极与第四PMOS管P4的漏极以及第五PMOS管P5的漏极连接，第九NMOS管T9的栅极和第五PMOS管P5的栅极接第二时钟信号CK2，第四PMOS管P4的源极以及第五PMOS管P5的源极接第一参考电平Vgl。
优选地，或非门锁存电路12进一步包括与或非门电路120连接的多级反相电路。其中，多级反相电路包括串联设置的多个反相器121，反相器121包括第十NMOS管T10和第六PMOS管P6，第十NMOS管T10的漏极接第二参考电平Vgh，第六PMOS管P6的源极接第一参考电平Vgl，第十NMOS管T10的栅极与第六PMOS管P6的栅极连接，为反相器121的输入端，与或非门电路120或者前一级的反相器121连接，第十NMOS管T10的源极与第六PMOS管P6的漏极连接，为反相器121的输出端，与下一级的反相器121连接，或者作为末级输出。在本发明实施例中，反相器的数量优选为三个。第一时钟信号CK1偏移二分之一个时钟周期得到第二时钟信号CK2。
或非门锁存电路12具体的工作原理如下：由图1结合图2可知，只有在第二时钟信号CK2的上升沿，且信号传输电路11输出的当前级的传输信号Qn为高电平时，或非门电路120才输出低电平，经过三级反相器121后输出高电平，即此时输出的当前级的栅极驱动脉冲Gn为高电平。
综上所述，本发明的栅极驱动电路1包括多个级联设置的移位寄存电路10，每一移位寄存电路10包括信号传输电路11以及或非门锁存电路12，信号传输电路11包括第一信号传输电路110和第二信号传输电路111，通过第一信号传输电路110根据第一时钟信号将前一级的传输信号的高电平部分传输至或非门锁存电路12，第二信号传输电路111根据第一时钟信号将前一级的传输信号的低电平部分传输至或非门锁存电路12，或非门锁存电路12用于对传输信号进行锁存，并由第二时钟信号进行触发，输出当前级的栅极驱动脉冲，能够适用于CMOS制程，功耗低、噪声容限宽。
以上所述仅为本发明的实施例，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。

Claims (9)

1.一种栅极驱动电路，其特征在于，所述栅极驱动电路包括多个级联设置的移位寄存电路，每一所述移位寄存电路包括信号传输电路以及或非门锁存电路，其中所述信号传输电路包括第一信号传输电路和第二信号传输电路，所述第一信号传输电路根据第一时钟信号将前一级的传输信号的高电平部分传输至所述或非门锁存电路，所述第一信号传输电路包括第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管、第一PMOS管以及第二PMOS管，所述第一NMOS管的栅极接所述前一级的传输信号，所述第二NMOS管的栅极接所述第一时钟信号，源极与所述第一NMOS管的漏极连接，漏极与所述第一PMOS管的源极、所述第二PMOS管的栅极、所述第三NMOS管的漏极、所述第四NMOS管的栅极连接，所述第三NMOS管的栅极与所述第一PMOS管的栅极、所述第二PMOS管的源极、所述第四NMOS管的漏极以及所述或非门锁存电路连接，所述第一NMOS管的源极、所述第三NMOS管的源极以及所述第四NMOS管的源极接第一参考电平，所述第一PMOS管的漏极与所述第二PMOS管的漏极接第二参考电平；
所述第二信号传输电路根据第一时钟信号将所述前一级的传输信号的低电平部分传输至所述或非门锁存电路以进行锁存，并由第二时钟信号进行触发，输出当前级的栅极驱动脉冲。
2.根据权利要求1所述的栅极驱动电路，其特征在于，所述信号传输电路和所述或非门锁存电路分别为上升沿触发。
3.根据权利要求1所述的栅极驱动电路，其特征在于，所述第二信号传输电路包括第五NMOS管、第六NMOS管、第七NMOS管以及第三PMOS管，所述第五NMOS管的栅极与所述第三PMOS管的栅极接所述前一级的传输信号，所述第五NMOS管的漏极与所述第三PMOS管的源极以及所述第六NMOS管的栅极连接，所述第五NMOS管的源极以及所述第六NMOS管的源极接第一参考电平，所述第三PMOS管的漏极接第二参考电平，所述第六NMOS管的漏极与所述第七NMOS管的源极连接，所述第七NMOS管的栅极接所述第一时钟信号，所述第七NMOS管的漏极与所述或非门锁存电路连接。
4.根据权利要求1所述的栅极驱动电路，其特征在于，所述或非门锁存电路包括一或非门电路，所述或非门电路包括第八NMOS管、第九NMOS管、第四PMOS管以及第五PMOS管，所述第八NMOS管的栅极与所述第四PMOS管的栅极以及所述信号传输电路连接，漏极与所述第九NMOS管的源极连接，源极与所述第四PMOS管的漏极以及所述第五PMOS管的漏极连接，所述第九NMOS管的栅极和所述第五PMOS管的栅极接所述第二时钟信号，所述第四PMOS管的源极以及所述第五PMOS管的源极接第一参考电平。
5.根据权利要求4所述的栅极驱动电路，其特征在于，所述或非门锁存电路进一步包括与所述或非门电路连接的多级反相电路。
6.根据权利要求5所述的栅极驱动电路，其特征在于，所述多级反相电路包括串联设置的多个反相器，所述反相器包括第十NMOS管和第六PMOS管，所述第十NMOS管的漏极接所述第二参考电平，所述第六PMOS管的源极接所述第一参考电平，所述第十NMOS管的栅极与所述第六PMOS管的栅极连接，为所述反相器的输入端，与所述或非门电路或者前一级的所述反相器连接，所述第十NMOS管的源极与所述第六PMOS管的漏极连接，为所述反相器的输出端。
7.根据权利要求6所述的栅极驱动电路，其特征在于，所述反相器的数量为三个。
8.根据权利要求1所述的栅极驱动电路，其特征在于，所述第一时钟信号偏移二分之一个时钟周期得到所述第二时钟信号。
9.一种移位寄存器，其特征在于，所述移位寄存电路包括信号传输电路以及或非门锁存电路，所述信号传输电路包括第一信号传输电路和第二信号传输电路，所述第一信号传输电路根据第一时钟信号将前一级的传输信号的高电平部分传输至所述或非门锁存电路，所述第一信号传输电路包括第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管、第一PMOS管以及第二PMOS管，所述第一NMOS管的栅极接所述前一级的传输信号，所述第二NMOS管的栅极接所述第一时钟信号，源极与所述第一NMOS管的漏极连接，漏极与所述第一PMOS管的源极、所述第二PMOS管的栅极、所述第三NMOS管的漏极、所述第四NMOS管的栅极连接，所述第三NMOS管的栅极与所述第一PMOS管的栅极、所述第二PMOS管的源极、所述第四NMOS管的漏极以及所述或非门锁存电路连接，所述第一NMOS管的源极、所述第三NMOS管的源极以及所述第四NMOS管的源极接第一参考电平，所述第一PMOS管的漏极与所述第二PMOS管的漏极接第二参考电平；
所述第二信号传输电路根据第一时钟信号将所述前一级的传输信号的低电平部分传输至所述或非门锁存电路以进行锁存，并由第二时钟信号进行触发，输出当前级的栅极驱动脉冲。
CN201510777679.XA 2015-11-12 2015-11-12 栅极驱动电路以及移位寄存电路 Active CN105244003B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201510777679.XA CN105244003B (zh) 2015-11-12 2015-11-12 栅极驱动电路以及移位寄存电路
US15/032,309 US9905313B2 (en) 2015-11-12 2015-12-31 Gate drive circuit and shift register circuit
PCT/CN2015/100355 WO2017080093A1 (zh) 2015-11-12 2015-12-31 栅极驱动电路以及移位寄存电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510777679.XA CN105244003B (zh) 2015-11-12 2015-11-12 栅极驱动电路以及移位寄存电路

Publications (2)

Publication Number Publication Date
CN105244003A CN105244003A (zh) 2016-01-13
CN105244003B true CN105244003B (zh) 2018-01-09

Family

ID=55041625

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510777679.XA Active CN105244003B (zh) 2015-11-12 2015-11-12 栅极驱动电路以及移位寄存电路

Country Status (3)

Country Link
US (1) US9905313B2 (zh)
CN (1) CN105244003B (zh)
WO (1) WO2017080093A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105529009B (zh) * 2016-02-04 2018-03-20 京东方科技集团股份有限公司 移位寄存器及其驱动方法、栅极驱动电路和显示装置
CN105702223B (zh) * 2016-04-21 2018-01-30 武汉华星光电技术有限公司 减小时钟信号负载的cmos goa电路
CN107424582B (zh) * 2017-09-27 2019-08-30 武汉华星光电技术有限公司 扫描驱动电路及显示装置
CN112399111B (zh) * 2020-10-09 2022-04-08 电子科技大学中山学院 一种移位寄存器及cmos固态成像传感器

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104409054A (zh) * 2014-11-03 2015-03-11 深圳市华星光电技术有限公司 低温多晶硅薄膜晶体管goa电路
CN104485080A (zh) * 2014-12-31 2015-04-01 深圳市华星光电技术有限公司 用于液晶显示装置的goa电路
CN104537995A (zh) * 2014-12-30 2015-04-22 深圳市华星光电技术有限公司 栅极驱动电路以及移位寄存器

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101359511B (zh) * 2007-08-03 2011-04-27 群康科技(深圳)有限公司 移位寄存器和采用该移位寄存器的液晶显示装置
TW201039325A (en) * 2009-04-23 2010-11-01 Novatek Microelectronics Corp Shift register apparatus
JP5201082B2 (ja) * 2009-06-04 2013-06-05 株式会社Ｊｖｃケンウッド 液晶表示装置
CN103280176B (zh) * 2012-10-26 2016-04-27 厦门天马微电子有限公司 一种垂直移位寄存器及其控制方法、ic芯片和tft面板
CN103345911B (zh) * 2013-06-26 2016-02-17 京东方科技集团股份有限公司 一种移位寄存器单元、栅极驱动电路及显示装置
CN104537996A (zh) * 2014-12-30 2015-04-22 深圳市华星光电技术有限公司 与非门锁存的驱动电路以及与非门锁存的移位寄存器
CN105096891B (zh) * 2015-09-02 2017-03-29 深圳市华星光电技术有限公司 Cmos goa电路

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104409054A (zh) * 2014-11-03 2015-03-11 深圳市华星光电技术有限公司 低温多晶硅薄膜晶体管goa电路
CN104537995A (zh) * 2014-12-30 2015-04-22 深圳市华星光电技术有限公司 栅极驱动电路以及移位寄存器
CN104485080A (zh) * 2014-12-31 2015-04-01 深圳市华星光电技术有限公司 用于液晶显示装置的goa电路

Also Published As

Publication number Publication date
US9905313B2 (en) 2018-02-27
CN105244003A (zh) 2016-01-13
WO2017080093A1 (zh) 2017-05-18
US20170263330A1 (en) 2017-09-14

Similar Documents

Publication Publication Date Title
CN104332144B (zh) 液晶显示面板及其栅极驱动电路
CN104517577B (zh) 液晶显示装置及其栅极驱动器
CN105469760B (zh) 基于ltps半导体薄膜晶体管的goa电路
CN105355187B (zh) 基于ltps半导体薄膜晶体管的goa电路
CN105469761B (zh) 用于窄边框液晶显示面板的goa电路
CN104318909B (zh) 移位寄存器单元、栅极驱动电路及其驱动方法、显示面板
CN103928009B (zh) 用于窄边框液晶显示器的栅极驱动器
CN103236272B (zh) 移位寄存器单元及其驱动方法、栅极驱动装置与显示装置
CN106898319B (zh) 一种goa电路及液晶显示面板
CN103944553B (zh) 一种输出缓冲器、栅极驱动电路及其控制方法
CN105185338B (zh) Cmos goa电路
CN104299591B (zh) 阵列基板行驱动电路及液晶显示装置
CN104537995A (zh) 栅极驱动电路以及移位寄存器
CN105575349B (zh) Goa电路及液晶显示装置
CN105244003B (zh) 栅极驱动电路以及移位寄存电路
CN106098003A (zh) Goa电路
CN105702223A (zh) 减小时钟信号负载的cmos goa电路
CN105489189A (zh) 栅极驱动单元、栅极驱动电路及其驱动方法和显示装置
CN106710548A (zh) Cmos goa电路
CN104537996A (zh) 与非门锁存的驱动电路以及与非门锁存的移位寄存器
CN106782374A (zh) Goa电路
CN204189456U (zh) 移位寄存器单元、栅极驱动电路、显示面板
CN107633831A (zh) 移位寄存器及其驱动方法、栅极驱动电路和显示装置
US20160125824A1 (en) Gate driver on array circuit and liquid crystal display device
CN104517578B (zh) 显示装置及其栅极驱动电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant