CN104427737A - 多层印刷电路板和制造该印刷电路板的方法 - Google Patents
多层印刷电路板和制造该印刷电路板的方法 Download PDFInfo
- Publication number
- CN104427737A CN104427737A CN201410429844.8A CN201410429844A CN104427737A CN 104427737 A CN104427737 A CN 104427737A CN 201410429844 A CN201410429844 A CN 201410429844A CN 104427737 A CN104427737 A CN 104427737A
- Authority
- CN
- China
- Prior art keywords
- resin films
- resin
- circuit board
- printed circuit
- laminated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 43
- 229920005989 resin Polymers 0.000 claims abstract description 245
- 239000011347 resin Substances 0.000 claims abstract description 245
- 238000010030 laminating Methods 0.000 claims abstract description 25
- 238000000034 method Methods 0.000 claims description 11
- 238000010438 heat treatment Methods 0.000 claims description 10
- 238000003475 lamination Methods 0.000 claims description 6
- 238000002360 preparation method Methods 0.000 claims description 6
- 238000003825 pressing Methods 0.000 claims description 3
- 230000005540 biological transmission Effects 0.000 description 66
- 230000000052 comparative effect Effects 0.000 description 10
- 239000002184 metal Substances 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 6
- 230000000694 effects Effects 0.000 description 4
- 239000000203 mixture Substances 0.000 description 4
- 239000003989 dielectric material Substances 0.000 description 3
- 239000011888 foil Substances 0.000 description 3
- 239000000843 powder Substances 0.000 description 3
- 229920005992 thermoplastic resin Polymers 0.000 description 3
- 239000010410 layer Substances 0.000 description 2
- 238000003754 machining Methods 0.000 description 2
- 229920001187 thermosetting polymer Polymers 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000011889 copper foil Substances 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
- H05K3/4617—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar single-sided circuit boards
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
- H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
- H05K1/0298—Multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/115—Via connections; Lands around holes or via connections
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
- H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
- H05K1/186—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Structure Of Printed Boards (AREA)
Abstract
本发明涉及多层印刷电路板和制造该印刷电路板的方法。当对两个树脂膜101、102进行层压以使得未形成导电图案的侧10b面向彼此时,以及当对其他树脂膜103进行层压以使得形成导电图案的侧10a和未形成导电图案的侧面向彼此时,针对该其他树脂膜使用其每一个都具有相同树脂厚度d3的多个树脂膜,并且针对该两个树脂膜使用具有与其他单个树脂膜的树脂厚度相同的树脂厚度d1、d2之和的两个树脂膜。相应地,能够使在邻接树脂膜10中形成的导电图案11之间的电介质厚度均匀,使得阻抗能够被容易地计算,并且使减轻电路设计变得可能。
Description
技术领域
本发明涉及多层印刷电路板和制造该印刷电路板的方法。
背景技术
传统地,作为具有在两侧上均形成的导电图案的多层印刷电路板的制造方法,存在一种对多个树脂膜进行层压的方法,其中,仅在其一侧上形成导电图案(例如,参考日本专利申请未审公开No. 2003-86948)。
在该制造方法中,首先,制备了多个树脂膜,其每一个具有相同厚度。
接着,在该多个树脂膜当中,对两个任意树脂膜进行层压,使得未形成导电图案的侧面向彼此。
然后,对其他剩余树脂膜进行层压,使得形成导电图案的侧和未形成导电图案的侧面向彼此。
然后,通过对经层压的树脂膜进行压力加热来制造多层电路板。
根据该制造方法,由于仅使用了在一侧上形成导电图案的树脂膜,因此在树脂膜的两侧上均形成导电图案的过程变得不必要,使得与在一侧上形成导电图案的树脂膜和在两侧上均形成导电图案的树脂膜二者被一起使用的情况相比,可以简化多层印刷电路板的制造过程。
此外,当使用每一个都具有不同厚度的树脂膜时,具有每个厚度的树脂膜必须被单独地制造。然而,根据上述制造方法,由于仅制造了每一个都具有单个厚度的树脂膜,因此可以简化多层印刷电路板的制造过程。
然而,由于对每一个都具有相同厚度的树脂膜进行了层压,因此在上述传统制造方法中的制造之后在多层印刷电路板中出现下面的问题。
即,当考虑在邻接树脂膜的导电图案之间设置的电介质的厚度时,单个树脂膜的树脂厚度等于其他树脂膜被层压的部分中的电介质的厚度。
另一方面,两个树脂膜的树脂厚度等于这两个树脂膜被层压的部分中的电介质的厚度。
因而,由于电介质的厚度在上述两个树脂膜被层压的部分和其他树脂膜被层压的部分中有所不同,因此当在多层印刷电路板中形成高频电路时,用于获得高频信号的传输线的阻抗的公式可能变得复杂。
例如,当上述两个树脂膜被层压的部分的导电图案被用作传输线时,与其他树脂膜被层压的部分的导电图案被使用的情况相比,传输线与位于传输线外侧的导电图案之间的间隔将有所不同。
出于该原因,传输线与传输线的外部侧中的导电图案之间的电介质厚度对阻抗所具有的影响有所不同。
因此,如果上述两个树脂膜被层压的部分的导电图案被用作传输线,则用于计算传输线的阻抗的公式变得复杂,并且电路设计将非常复杂。
此外,当多层印刷电路板的两侧上的导电图案均被指派给地线,并且多层印刷电路板内侧的导电图案被用作高频信号的传输线时,在构成多层印刷电路板的树脂膜的数目是奇数时,传输线与地线之间的间隔将在层压方向上的一侧和另一侧中有所不同。
即,传输线变得从多层印刷电路板的层压方向的中心偏移。
出于该原因,用于计算传输线的阻抗的公式变得复杂,并且电路设计将是非常复杂的。
发明内容
本发明已经针对上面阐述的问题而做出,并且其具有的目的在于提供一种使得可能减轻考虑阻抗的电路设计的多层印刷电路板以及一种制造多层印刷电路的方法。
在根据第一方面的多层印刷电路板中,所述多层印刷电路板包括多个树脂膜以及仅在每个树脂膜的一侧上形成的导电图案。
在所述多个树脂膜当中,两个树脂膜被层压,使得未形成导电图案的侧面向彼此。
所述多个树脂膜当中除前述两个树脂膜外的其他树脂膜被层压,使得形成导电图案的侧和未形成导电图案的侧面向彼此。
所述其他树脂膜被层压的部分中在层压方向上导电图案之间的所有间隔是相同的。
所述两个树脂膜被层压的部分中在所述层压方向上导电图案之间的间隔与所述其他树脂膜被层压的部分中的间隔相同。
在根据第二方面的制造多层印刷电路板的方法中,所述方法包括:制备过程,用于制备多个树脂膜,其中,仅在每个树脂膜的一侧上形成导电图案;层压过程,用于对所述多个树脂膜进行层压;以及压力加热过程,用于在对经层压的多个树脂膜进行加热的同时施加压力。
在所述多个树脂膜当中,在所述层压过程中对两个树脂膜进行层压,使得未形成导电图案的侧面向彼此。
在所述层压过程中对所述多个树脂膜当中除这两个树脂膜外的其他树脂膜进行层压,使得形成导电图案的侧和未形成导电图案的侧面向彼此。
在所述制备过程中针对所述其他树脂膜制备其中每一个都具有相同树脂厚度的多个树脂膜,并且在所述制备过程中针对这两个树脂膜制备具有与其他单个树脂膜的树脂厚度相同的树脂厚度之和的两个树脂膜。
根据本发明,能够在上述两个树脂膜被层压的部分和所述其他树脂膜被层压的部分中使在邻接树脂膜中形成的导电图案之间的电介质厚度均匀。
由此,当将多层印刷电路板的导电图案用作高频信号的传输线时,高频信号的阻抗能够被容易地计算,并且使减轻电路设计变得可能。
例如,即使在所述多个树脂膜中形成的任何导电图案被用作高频信号的传输线,使传输线与位于所有传输线中需要阻抗控制的传输线的外部侧中的导电图案之间的电介质厚度均匀也变得可能。
因此,能够在需要阻抗控制的所有传输线中使电介质厚度对阻抗所具有的影响相等。
由此,阻抗能够被容易地计算。
此外,当多层印刷电路板的两侧上的导电图案均被指派给地线,并且多层印刷电路板内侧的导电图案被用作高频信号的传输线时,在构成多层印刷电路板的树脂膜的数目是奇数时,能够将传输线定位在层压方向的中心处。
由此,阻抗能够被容易地计算。
附图说明
在附图中:
图1示出了第一实施例中的多层印刷电路板的截面图;
图2示出了用于解释第一实施例中的多层印刷电路板的制造方法的附图;
图3示出了用于解释第一比较示例中的多层印刷电路板的制造方法的附图;
图4示出了第一比较示例中的多层印刷电路板的截面图;
图5示出了用于解释第二实施例中的多层印刷电路板的制造方法的附图;
图6示出了第二实施例中的多层印刷电路板的截面图;
图7示出了第三实施例中的多层印刷电路板的截面图;
图8示出了用于解释第三实施例中的多层印刷电路板的制造方法的附图;
图9示出了第四实施例中的多层印刷电路板的截面图;
图10示出了用于解释第四实施例中的多层印刷电路板的制造方法的附图;
图11示出了第五实施例中的多层印刷电路板的截面图;
图12示出了用于解释第五实施例中的多层印刷电路板的制造方法的附图;
图13示出了用于解释第二比较示例中的多层印刷电路板的制造方法的附图;以及
图14示出了第二比较示例中的多层印刷电路板的截面图。
具体实施方式
参照附图,以下将描述本发明的实施例。
应当意识到,在第二实施例和后续实施例中,对与第一实施例中的部件相同或相似的部件给出相同附图标记,并且将不描述其结构和特征以避免冗余的解释。
[第一实施例]
如图1中所示,本实施例的多层印刷电路板1(以下简化成电路板1)是在其两侧上均具有导电图案11的部件合并的电路板,同时,在电路板1中构建了使用高频信号的有源部件2。
该电路板1具有对多个树脂膜10进行层压的结构,其中,仅在每个树脂膜10的一侧上形成导电图案11。
每个树脂膜10由热塑性树脂制成并被相互粘附。每个导电图案11由金属箔(诸如铜箔)制成。在每个树脂膜10中形成作为层间连接构件的通孔12。经层压的导电图案11由通孔12电连接。每个通孔12由金属粉的烧结坯(sintered compact)形成。
在该多个树脂膜10当中,两个最低树脂膜101、102被层压,使得未形成导电图案11的侧10b面向彼此。
此外,在两个最低树脂膜101、102中形成的通孔12被接合。
该多个树脂膜10当中除两个最低树脂膜外的其他树脂膜103被层压,使得形成导电图案11的侧10a和未形成导电图案11的侧10b面向彼此。
在其他树脂膜10所具有的透孔14中插入使用高频信号的有源部件2。例如,有源部件2是LSI(大规模集成)部件。本说明书中使用的高频信号的频带是3 kHz或更高的电信号。
有源部件2的下部电极2a与导电图案11相连接,且与在电路板1内侧设置的高频信号的传输线111相电连接。
在多片树脂膜10上形成的每个导电图案11构成高频信号的传输线111和地线112、113。
在本实施例中,在两个最低树脂膜101、102上形成的导电图案11之一被指派给需要阻抗控制的高频信号的传输线111b。
此外,在其他树脂膜10上形成的导电图案11中的一些被指派给需要阻抗控制的高频信号的传输线111a。
每个传输线111a、111b上面和下面的导电图案11被指派给地线112、113。
在传输线111a、111b中的任一个中,传输线111与位于传输线111外侧的导电图案112、113之间的间隔是相等的。
接下来,使用图2来解释本实施例的电路板1的制造方法。
另外,图2示出了在压力加热之前该多个树脂膜10的布层顺序。
首先,执行用于制备该多个树脂膜10的制备过程,其中,仅在每个树脂膜10的一侧上形成导电图案11。
此时,如图2中所示,针对该多个树脂膜10当中除两个最低膜外的其他树脂膜103制备其中每一个都具有相同树脂厚度d3的多个树脂膜。
另一方面,针对两个最低树脂膜101、102制备具有与其他单个树脂膜103的树脂厚度d3相同的树脂厚度d1、d2之和的两个树脂膜。
在本实施例中,两个最低树脂膜101、102的每个树脂厚度d1、d2被设定为其他单个树脂膜103的树脂厚度d3的一半。
例如,在压力加热之前其他单个树脂膜103的树脂厚度d3被设定为50μm(微米),并且两个最低树脂膜101、102的每个树脂厚度d1、d2被设定为25μm。
接着,在每个树脂膜10的一侧上设置金属箔,并且通过对金属箔进行图案化来形成导电图案11。
然后,通过激光束加工来在每个树脂膜10中形成通孔13。
此时,根据两个最低树脂膜101、102的厚度d1、d2以及其他树脂膜103的厚度d3来调整激光输出。
然后,利用用于通孔形成的浆状金属粉15来填满通孔13。
此外,通过激光束加工来在其他树脂膜103中的一些中形成用于插入有源部件2的透孔14。
然后,执行用于对该多个树脂膜10进行层压的层压过程。
此时,如图2中所示,首先,对两个最低树脂膜101、102进行层压,使得未形成导电图案11的侧10b面向彼此。
然后,对该多个树脂膜10当中除两个最低膜外的其他树脂膜103进行层压,使得形成导电图案11的侧10a和未形成导电图案11的侧10b面向彼此。
换言之,在形成导电图案11的侧10a面朝上的情况下对除最低树脂膜101外的树脂膜10进行层压,并且对最低树脂膜101进行颠倒翻转和层压。
此外,当对其他树脂膜103进行层压时,在透孔14中插入有源部件2。
然后,执行用于在对经层压的多个树脂膜10进行加热的同时施加压力的压力加热过程。
由此,树脂膜10被相互粘附和统一,同时,树脂流入以填充有源部件2与树脂膜10之间的间隙并被统一。
此外,对金属粉15进行烧结,并且在该过程期间通过热来形成通孔12。
相应地,制造了图1中所示的电路板1。
这里,解释了第一比较示例中的多层印刷电路板的制造方法和制造后的多层印刷电路板。
在第一比较示例中,如图3中所示,两个最低树脂膜101、102的相应厚度d1、d2被设定为与其他树脂膜10的厚度d3相同。即,所制备的所有多个树脂膜10彼此相同。剩余组成与本实施例的组成相同。
在这种情况下,如图4中所示,在制造后的多层印刷电路板J1中,传输线111与位于其外部侧处的导电图案112、113之间的间隔在两个最低树脂膜101、102的层压部分上形成的导电图案11所构成的传输线111b和其他树脂膜103的层压部分上形成的导电图案11所构成的传输线111a中有所不同。
具体地,在传输线111a中,位于传输线111外侧的导电图案11上面和下面二者的间隔均等于单个树脂膜10的树脂厚度T1。
另一方面,在传输线111b中,传输线111与位于其上面的导电图案11之间的间隔等于其他单个树脂膜103的树脂厚度T1。
然后,传输线111与位于下面的导电图案11之间的间隔等于两片树脂膜10的树脂厚度T2。
出于该原因,在两个最低树脂膜101、102被层压的部分中,与其他树脂膜103被层压的部分相比,位于传输线111b的层压方向上的两侧中的电介质的厚度不同,并且位于传输线111a的层压方向上的两侧中的电介质的厚度不同。
换言之,在其他树脂膜103被层压的部分中,位于地线112、113之间的传输线111位于地线112、113之间的中心处。
然而,在两个最低树脂膜101、102被层压的部分中,位于地线112、113之间的传输线111被定位为从地线112、113之间的中心偏移。
这里,如果位于传输线的层压方向上的两侧中的电介质的厚度相同,则电介质厚度对高频信号的传输线111的阻抗所具有的影响是相等的,使得能够使用一般公式来计算传输线的阻抗。
然而,由于位于传输线111b的层压方向上的两侧中的电介质的厚度在两个最低树脂膜101、102被层压的部分中有所不同,因此电介质厚度对传输线111的阻抗所具有的影响将有所不同。
出于该原因,对于在两个最低树脂膜101、102的层压部分中形成的导电图案11所构成的传输线111b,用于计算阻抗的公式变得复杂,并且,有效度的范围将变窄到给定精度。
因此,在第一比较示例的多层印刷电路板J1中,将出现用于计算传输线111的阻抗的公式变得复杂的问题,并且电路设计将是非常复杂的。
相反,在本实施例的电路板1的制造方法中,首先,针对该多个树脂膜10当中除两个最低膜外的其他树脂膜103制备具有彼此相同树脂厚度d3的多个树脂膜。
然后,针对两个最低树脂膜101、102制备具有与其他单个树脂膜103的树脂厚度d3相同的树脂厚度d1、d2之和的两个树脂膜。
出于该原因,当查看制造后的电路板1的横截面结构时,如图1中所示,邻接树脂膜10的导电图案11的间隔T1和T2变得在两个最低树脂膜101、102被层压的部分和其他树脂膜103被层压的部分中相等。
换言之,在邻接树脂膜10的导电图案11之间设置的电介质的厚度T1和T2变得相等。
因此,根据本实施例,即使两个最低树脂膜101、102被层压的部分的导电图案11和其他树脂膜103被层压的部分的导电图案11二者均被用作高频信号的传输线111,传输线111与位于传输线111外侧的导电图案11之间的间隔也能够被布置有高频信号的所有传输线111的单片其他树脂膜10的树脂厚度。
结果,能够使在传输线111与位于传输线111外侧的导电图案11之间设置的电介质的厚度相等,并且能够在所有传输线111中使电介质厚度对阻抗所具有的影响相等。
由此,阻抗能够被容易地计算,并且使减轻考虑阻抗的电路设计变得可能。
[第二实施例]
本实施例已经将两个最低树脂膜101、102的厚度相对于第一实施例的厚度改变。
在本实施例中,如图5中所示,在制造多层印刷电路板1的制备过程中针对两个最低树脂膜101、102制备两个树脂膜,这两个树脂膜中的每一个都具有不同树脂厚度d1、d2,同时,具有与其他单个树脂膜103的树脂厚度d3相同的树脂厚度d1、d2之和。
例如,在压力加热之前其他单个树脂膜103的树脂厚度d3被设定为50μm(微米),并且两个最低树脂膜101、102的每个树脂厚度d1、d2分别被设定为20μm和30μm。
剩余部分与第一实施例相同。
由此,同样在本实施例中,如图6中所示,其他树脂膜103的每个树脂厚度T1以及两个最低树脂膜101、102的树脂厚度之和T2变得与制造后的电路板1中的单个树脂膜10的树脂厚度T1相同。
因此,与第一实施例相同的效果也能够由本实施例获得。
[第三实施例]
本实施例已经将有源部件2的定位相对于第一实施例的定位改变。
即,如图7中所示,在本实施例的电路板1中,有源部件2被安装在电路板的外表面上。
剩余结构与第一实施例的结构相同。
该电路板1是通过将在第一实施例中解释的制造方法改变成将有源部件2定位在电路板的外表面上来制造的,如图8中所示。
具体地,在制造电路板1之后,通过焊接等将有源部件2的下部电极2a连接到电路板的外表面的导电图案11。
在本实施例中,由于电路板1的结构与第一实施例的除有源部件2的定位外的结构相同,因此也能够获得与第一实施例相同的效果。
[第四实施例]
本实施例是第二和第三实施例的组合。
即,如图9中所示,在本实施例的电路板1中,有源部件2被安装在电路板的外表面上。
此外,如图10中所示,在制造多层印刷电路板1的制备过程中针对两个最低树脂膜101、102制备两个树脂膜,这两个树脂膜中的每一个都具有不同树脂厚度d1、d2,同时,具有与其他单个树脂膜103的树脂厚度d3相同的树脂厚度d1、d2之和。
出于该原因,在本实施例的电路板1中,电路板1的结构与第二实施例的除有源部件2的定位外的结构相同。
因此,与第一实施例相同的效果也能够由本实施例获得。
[第五实施例]
如图11中所示,本实施例的多层印刷电路板201在其两侧上均具有导电图案11,其被用作用于传输高频信号的线缆。
该多层印刷电路板201具有与第一实施例的结构类似的结构,其中,仅在一侧上形成导电图案11的多个树脂膜10被层压。
在多层印刷电路板201的两侧上均形成的导电图案11构成地线112、113,并且位于多层印刷电路板201的层压方向上的中心处的导电图案11构成高频信号的传输线111。
具体地,存在五片树脂膜10被层压在多层印刷电路板201中。
两个最低树脂膜101、102被层压,使得未形成导电图案11的侧10b面向彼此。
除这两个最低膜外的其他树脂膜103被层压,使得形成导电图案11的侧10a和未形成导电图案11的侧10b面向彼此。
在从底部数第三片的其他树脂膜103上形成的导电图案11之一被指派给高频信号的传输线111。
另外,通过在每个树脂膜10中形成的通孔12电连接地线112、113。
这种结构的多层印刷电路板201是通过与第一实施例的制造方法相同的制造方法来制造的,如图12中所示。
即,同样在本实施例中,针对两个最低树脂膜101、102制备两个树脂膜,这两个树脂膜具有与其他树脂膜103的树脂厚度d3相同的树脂厚度d1、d2之和。
此时,两个最低树脂膜101、102的每个树脂厚度d1、d2可以被设定为其他单个树脂膜103的树脂厚度d3的一半,或者可以是不同的厚度。
这里,解释了第二比较示例中的多层印刷电路板的制造方法和制造后的多层印刷电路板。
在第二比较示例中,如图13中所示,两个最低树脂膜101、102的相应厚度d1、d2被设定为与其他树脂膜10的厚度d3相同。即,所制备的所有多个树脂膜10是相同的。剩余组成与本实施例的组成相同。
在这种情况下,如图14中所示,由于奇数片的树脂膜10被层压,因此传输线111与位于传输线111外侧的地线112、113之间的间隔在制造后的多层印刷电路板J201中的层压方向上的一侧和另一侧中有所不同。
即,高频信号的传输线111变得从多层印刷电路板J201的层压方向的中心偏移。
出于该原因,在多层印刷电路板J201中,对于传输线,用于计算阻抗的公式变得复杂,并且,操作参数的范围将变窄。
因此,在第二比较示例的多层印刷电路板J201中,将出现用于计算传输线111的阻抗的公式变得复杂的问题,并且电路设计将是非常复杂的。
相反,对于本实施例的电路板201以及第一实施例的制造方法,针对其他树脂膜103制备其每一个都具有相同树脂厚度d3的多个树脂膜,并且针对两个最低树脂膜101、102制备具有与其他树脂膜103的树脂厚度d3相同的树脂厚度d1、d2之和的两个树脂膜。
出于该原因,当查看制造后的电路板201的横截面结构时,如图11中所示,邻接树脂膜10的导电图案11的间隔T1和T2变得在两个最低树脂膜101、102被层压的部分和其他树脂膜103被层压的部分中相等。
换言之,邻接树脂膜10的导电图案11之间的电介质的厚度T1和T2变得相等。
相应地,当将构成多层印刷电路板201的经层压的树脂膜10的片数考虑为奇数时,能够使传输线111和位于传输线111外侧的地线112、113的间隔是相等的。
即,高频信号的传输线111能够被设置在多层印刷电路板J201的层压方向上的中心处。
由此,阻抗能够被容易地计算,并且使减轻考虑阻抗的电路设计变得可能。
[其他实施例]
本发明不限于上述实施例,而是能够在不脱离本发明的范围的情况下被适当地更改。
(1)在每个上述实施例中,尽管两个树脂膜101、102被设置在多层印刷电路板1、201的最低部分处,但是两个树脂膜101、102可以被设置在除最低部分外的部分中,诸如多层印刷电路板1、201的中心处。
(2)尽管在第一至第四实施例中采用了在传输线111上面和下面设置地线112、113这一组成,但本发明不限于该组成。
当高频信号的传输线111由多层印刷电路板的表面上的导电图案11构成时,地线将仅被设置在垂直方向上的一侧上。
(3)尽管在上述实施例中所有多个树脂膜10由热塑性树脂制成,但是所有多个树脂膜10可以由热固性树脂制成。
此外,可以将由热塑性树脂制成的树脂膜与由热固性树脂制成的树脂膜一起用作该多个树脂膜10。
(4)上述实施例中的每一个不是彼此无关的,而是除明显不合适的情况外可以被适当地组合。
此外,在上述实施例中的每一个中,构成实施例的元素不一定是不可缺少的,除非清楚地描述了该元素不可缺少的情况或者清楚地描述了该元素在理论上不可缺少的情况。
Claims (2)
1. 一种多层印刷电路板,包括:
多个树脂膜(10);以及
仅在每个树脂膜的一侧上形成的导电图案(11);
其中,在所述多个树脂膜当中,两个树脂膜(101、102)被层压,使得未形成导电图案的侧(10b)面向彼此;
所述多个树脂膜当中除这两个树脂膜外的其他树脂膜(103)被层压,使得形成导电图案的侧(10a)和未形成导电图案的侧面向彼此;
所述其他树脂膜被层压的部分中在层压方向上导电图案之间的所有间隔(T1)是相同的;并且
所述两个树脂膜被层压的部分中在所述层压方向上导电图案之间的间隔(T2)与所述其他树脂膜被层压的部分中的间隔(T1)相同。
2. 一种多层印刷电路板的制造方法,包括:
制备过程,用于制备多个树脂膜(10),其中,仅在每个树脂膜的一侧上形成导电图案(11);
层压过程,用于对所述多个树脂膜进行层压;以及
压力加热过程,用于在对经层压的多个树脂膜进行加热的同时施加压力;其中,
在所述多个树脂膜当中,在所述层压过程中对两个树脂膜(101、102)进行层压,使得未形成导电图案的侧(10b)面向彼此;
在所述层压过程中对所述多个树脂膜当中除这两个树脂膜外的其他树脂膜(103)进行层压,使得形成导电图案的侧(10a)和未形成导电图案的侧面向彼此;
在所述制备过程中针对所述其他树脂膜制备其每一个都具有相同树脂厚度(d3)的多个树脂膜;并且
在所述制备过程中针对所述两个树脂膜制备具有与其他单个树脂膜的树脂厚度相同的树脂厚度(d1、d2)之和的两个树脂膜。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013-176946 | 2013-08-28 | ||
JP2013176946A JP5874697B2 (ja) | 2013-08-28 | 2013-08-28 | 多層プリント基板およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN104427737A true CN104427737A (zh) | 2015-03-18 |
CN104427737B CN104427737B (zh) | 2018-06-29 |
Family
ID=52581560
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410429844.8A Active CN104427737B (zh) | 2013-08-28 | 2014-08-28 | 多层印刷电路板和制造该印刷电路板的方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US9668362B2 (zh) |
JP (1) | JP5874697B2 (zh) |
KR (2) | KR20150026905A (zh) |
CN (1) | CN104427737B (zh) |
TW (1) | TWI551206B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105472886A (zh) * | 2015-11-13 | 2016-04-06 | 惠州市金百泽电路科技有限公司 | 一种内置有源器件pcb板制作方法 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016219452A (ja) * | 2015-05-14 | 2016-12-22 | 富士通株式会社 | 多層基板及び多層基板の製造方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1224567A (zh) * | 1996-06-07 | 1999-07-28 | 旭化成工业株式会社 | 多层布线板用带有树脂的金属箔、其制造方法、多层布线板及电子装置 |
US20030209796A1 (en) * | 2000-12-14 | 2003-11-13 | Koji Kondo | Manufacturing method of multilayer substrate |
CN1758833A (zh) * | 2004-09-01 | 2006-04-12 | 株式会社电装 | 多层板的制造方法 |
Family Cites Families (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2857237B2 (ja) * | 1990-08-10 | 1999-02-17 | 古河電気工業株式会社 | 多層回路基板の製造方法 |
US6254971B1 (en) * | 1996-06-07 | 2001-07-03 | Asahi Kasei Kabushiki Kaisha | Resin-having metal foil for multilayered wiring board, process for producing the same, multilayered wiring board, and electronic device |
JP3867523B2 (ja) | 2000-12-26 | 2007-01-10 | 株式会社デンソー | プリント基板およびその製造方法 |
JP3473601B2 (ja) | 2000-12-26 | 2003-12-08 | 株式会社デンソー | プリント基板およびその製造方法 |
JP3900862B2 (ja) | 2001-06-27 | 2007-04-04 | 株式会社デンソー | プリント基板の製造方法 |
JP4975913B2 (ja) * | 2001-07-09 | 2012-07-11 | イビデン株式会社 | 多層化プリント回路基板 |
JP2003204209A (ja) * | 2002-01-07 | 2003-07-18 | Kyocera Corp | 高周波用配線基板 |
JP3855774B2 (ja) | 2002-01-15 | 2006-12-13 | 株式会社デンソー | 多層基板の製造方法 |
JP4045143B2 (ja) * | 2002-02-18 | 2008-02-13 | テセラ・インターコネクト・マテリアルズ,インコーポレイテッド | 配線膜間接続用部材の製造方法及び多層配線基板の製造方法 |
JP3969192B2 (ja) | 2002-05-30 | 2007-09-05 | 株式会社デンソー | 多層配線基板の製造方法 |
JP2004119507A (ja) * | 2002-09-24 | 2004-04-15 | Denso Corp | 回路基板構造 |
JP4029759B2 (ja) * | 2003-04-04 | 2008-01-09 | 株式会社デンソー | 多層回路基板およびその製造方法 |
KR101107974B1 (ko) * | 2003-04-07 | 2012-01-30 | 이비덴 가부시키가이샤 | 다층프린트배선판 |
JP2006093438A (ja) * | 2004-09-24 | 2006-04-06 | Denso Corp | プリント基板及びその製造方法 |
JP2006210533A (ja) | 2005-01-26 | 2006-08-10 | Komatsu Lite Seisakusho:Kk | 多層プリント基板及びその製造方法 |
JP4819033B2 (ja) * | 2005-01-27 | 2011-11-16 | パナソニック株式会社 | 多層回路基板の製造方法 |
JP4774920B2 (ja) * | 2005-10-31 | 2011-09-21 | ソニー株式会社 | 光送受信装置 |
JP4881445B2 (ja) * | 2007-12-05 | 2012-02-22 | 三菱樹脂株式会社 | キャビティー部を有する多層配線基板 |
JP4473935B1 (ja) | 2009-07-06 | 2010-06-02 | 新光電気工業株式会社 | 多層配線基板 |
JP2011249745A (ja) * | 2010-04-28 | 2011-12-08 | Denso Corp | 多層基板 |
WO2012124421A1 (ja) * | 2011-03-14 | 2012-09-20 | 株式会社村田製作所 | フレキシブル多層基板 |
WO2013005549A1 (ja) * | 2011-07-05 | 2013-01-10 | 株式会社村田製作所 | フレキシブル多層基板 |
-
2013
- 2013-08-28 JP JP2013176946A patent/JP5874697B2/ja active Active
-
2014
- 2014-08-18 TW TW103128287A patent/TWI551206B/zh active
- 2014-08-22 US US14/466,611 patent/US9668362B2/en active Active
- 2014-08-27 KR KR20140112183A patent/KR20150026905A/ko not_active Ceased
- 2014-08-28 CN CN201410429844.8A patent/CN104427737B/zh active Active
-
2016
- 2016-09-22 KR KR1020160121302A patent/KR101783144B1/ko active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1224567A (zh) * | 1996-06-07 | 1999-07-28 | 旭化成工业株式会社 | 多层布线板用带有树脂的金属箔、其制造方法、多层布线板及电子装置 |
US20030209796A1 (en) * | 2000-12-14 | 2003-11-13 | Koji Kondo | Manufacturing method of multilayer substrate |
CN1758833A (zh) * | 2004-09-01 | 2006-04-12 | 株式会社电装 | 多层板的制造方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105472886A (zh) * | 2015-11-13 | 2016-04-06 | 惠州市金百泽电路科技有限公司 | 一种内置有源器件pcb板制作方法 |
CN105472886B (zh) * | 2015-11-13 | 2018-08-28 | 惠州市金百泽电路科技有限公司 | 一种内置有源器件pcb板制作方法 |
Also Published As
Publication number | Publication date |
---|---|
KR101783144B1 (ko) | 2017-10-23 |
KR20150026905A (ko) | 2015-03-11 |
US9668362B2 (en) | 2017-05-30 |
US20150060118A1 (en) | 2015-03-05 |
JP2015046498A (ja) | 2015-03-12 |
JP5874697B2 (ja) | 2016-03-02 |
TWI551206B (zh) | 2016-09-21 |
CN104427737B (zh) | 2018-06-29 |
TW201521531A (zh) | 2015-06-01 |
KR20160114555A (ko) | 2016-10-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6213698B2 (ja) | コイル内蔵多層基板およびその製造方法 | |
WO2017038399A1 (ja) | 多層基板およびその製造方法 | |
US9743511B1 (en) | Rigid flex circuit board | |
US20170006699A1 (en) | Multilayer circuit board, semiconductor apparatus, and method of manufacturing multilayer circuit board | |
CN103857209A (zh) | 多层电路板及其制作方法 | |
JP2015035497A (ja) | 電子部品内蔵配線板 | |
KR20140108164A (ko) | 배선 기판 및 그 제조 방법 | |
CN103313530A (zh) | 软硬结合电路板的制作方法 | |
JP6461871B2 (ja) | 変換器 | |
WO2015005029A1 (ja) | 樹脂多層基板、および樹脂多層基板の製造方法 | |
CN104427737B (zh) | 多层印刷电路板和制造该印刷电路板的方法 | |
JP6263167B2 (ja) | 多層基板および多層基板の製造方法 | |
WO2016031691A1 (ja) | 多層回路基板の製造方法および多層回路基板 | |
JP6536751B2 (ja) | 積層コイルおよびその製造方法 | |
CN204425772U (zh) | 多层基板 | |
WO2014128892A1 (ja) | プリント基板及びプリント基板の製造方法 | |
JP2014068047A (ja) | 多層プリント配線板の製造方法 | |
TWI519224B (zh) | 多層軟性線路結構的製作方法 | |
JP5871154B2 (ja) | 多層配線基板及びその製造方法 | |
JP2010205809A (ja) | 多層プリント配線板およびその製造方法 | |
CN108260304B (zh) | 复合电路板及其制造方法 | |
JP2006339349A (ja) | プリント配線板とその製造方法 | |
JP2006253372A (ja) | 多層プリント配線基板とその製造方法 | |
JP2005129619A (ja) | 共振抑制用多層配線基板 | |
JP2007311723A (ja) | 多層回路基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant | ||
TR01 | Transfer of patent right | ||
TR01 | Transfer of patent right |
Effective date of registration: 20210804 Address after: Kyoto Japan Patentee after: Murata Manufacturing Co.,Ltd. Address before: Kariya City, Aichi Prefecture, Japan Patentee before: Club Electrical Apparel |