[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

CN104025319A - 半导体装置和制造半导体装置的方法 - Google Patents

半导体装置和制造半导体装置的方法 Download PDF

Info

Publication number
CN104025319A
CN104025319A CN201280062150.4A CN201280062150A CN104025319A CN 104025319 A CN104025319 A CN 104025319A CN 201280062150 A CN201280062150 A CN 201280062150A CN 104025319 A CN104025319 A CN 104025319A
Authority
CN
China
Prior art keywords
layer
gan
semiconductor
substrate
overlapping piece
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201280062150.4A
Other languages
English (en)
Other versions
CN104025319B (zh
Inventor
徐源哲
赵大成
李贞勋
南基范
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seoul Viosys Co Ltd
Original Assignee
Seoul Viosys Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020110134130A external-priority patent/KR20130067515A/ko
Priority claimed from KR1020110135513A external-priority patent/KR101899479B1/ko
Priority claimed from KR1020120026948A external-priority patent/KR101899474B1/ko
Priority claimed from KR1020120026879A external-priority patent/KR20130104921A/ko
Application filed by Seoul Viosys Co Ltd filed Critical Seoul Viosys Co Ltd
Publication of CN104025319A publication Critical patent/CN104025319A/zh
Application granted granted Critical
Publication of CN104025319B publication Critical patent/CN104025319B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/025—Physical imperfections, e.g. particular concentration or distribution of impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Led Device Packages (AREA)
  • Weting (AREA)

Abstract

本发明公开了一种半导体装置和一种制造该半导体装置的方法。所述方法包括：在GaN基底上形成第一GaN层、牺牲层和第二GaN层，其中，牺牲层的带隙比这些GaN层的带隙窄；形成贯穿第二GaN层和牺牲层的凹槽；在第二GaN层上生长GaN基半导体层以形成半导体堆叠件；在半导体堆叠件上形成支撑基底；以及通过蚀刻牺牲层来从半导体堆叠件去除GaN基底。因此，由于利用凹槽蚀刻牺牲层，所以可以在不损坏支撑基底的情况下使支撑基底与半导体堆叠件分离。

Description

半导体装置和制造半导体装置的方法
技术领域
本发明涉及一种半导体装置和一种制造该半导体装置的方法，更具体地讲，涉及一种发光二极管和一种制造该发光二极管的方法。
背景技术
通常，由于诸如氮化镓(GaN)和氮化铝(AlN)的第III族氮化物具有优异的热稳定性和直接跃迁型能带结构，因此最近第III族氮化物在可见和紫外区域中作为用于发光装置的材料而备受关注。特别地，利用氮化铟镓(InGaN)的蓝色和绿色发光装置已经用于各种应用，例如，大尺寸全彩色平板显示器、交通灯、室内照明、高密度光源、高分辨率输出系统和光学通信等。
由于难于制造能够在其上生长第III族氮化物半导体层的均质基底，因此通过诸如金属有机化学气相沉积(MOCVD)或分子束外延(MBE)的工艺使第III族氮化物半导体层生长在晶体结构与第III族氮化物半导体层相似的异质基底上。具有六方晶系结构的蓝宝石基底(特别地，具有c平面作为生长表面的蓝宝石基底)通常被用作异质基底。近来，已经开发了通过下述步骤来制造具有竖直结构的高效发光二极管(LED)的技术：在诸如蓝宝石基底的异质基底上生长诸如氮化物半导体层的外延层，将支撑基底结合到外延层，然后利用激光剥离技术等分离异质基底。由于诸如蓝宝石基底的异质基底和生长在异质基底上的外延层具有不同的物理性质，因此可以利用异质基底和外延层之间的界面容易地分离生长基底。
然而，生长在异质基底上的外延层由于外延层与生长基底之间的晶格失配以及外延层与生长基底之间的热膨胀系数的不同而具有相对较高的位错密度。生长在蓝宝石基底上的外延层通常具有1E8/cm2或更大的位错密度。对利用具有这样高位错密度的外延层改善LED的发光效率存在着局限性。
此外，沿c轴方向生长的GaN基化合物半导体层具有由自发极化和压电极化导致的极性。因此，电子和空穴的复合率降低，并且在改善发光效率方面存在着局限性。
同时，最近已经展开了对通过将GaN基底用作生长基底生长外延层来制造LED的研究。然而，由于GaN基底与生长在其上的外延层是均质的，因此难于通过将GaN基底与外延层分离开来制造具有竖直结构的高效LED。
由于生长在a平面或m平面上的GaN基化合物半导体层是非极性的，因此在GaN基化合物半导体层中不出现自发极性或压电极性。然而，在a平面或m平面上生长GaN基化合物半导体层具有许多要解决的问题，因此目前还没有被广泛应用。
发明内容
技术问题
本发明的目的在于提供一种去除了生长基底的具有竖直结构的高效发光二极管(LED)和一种制造该高效发光二极管的方法。
本发明的另一目的在于提供一种制造去除了氮化镓(GaN)生长基底的具有竖直结构的高效LED的方法。
本发明的又一目的在于提供一种具有改善的光提取效率的高效LED和一种制造高效LED的方法。
本发明的还一目的在于提供一种制造非极性或半极性LED的方法。
本发明的还一目的在于提供一种具有种子层的半导体装置基底和一种利用该半导体装置基底制造半导体装置的方法，其中，种子层的材料、晶格常数或热膨胀系数分别与将生长在其上的半导体层的材料、晶格常数或热膨胀系数相同或相似。
技术方案
本发明提供了一种半导体装置，特别地涉及一种发光二极管(LED)和一种制造发光二极管的方法。根据本发明的一方面，提供了一种LED，所述LED包括：支撑基底；半导体堆叠件，布置在支撑基底上并具有氮化镓(GaN)基p型半导体层、GaN基活性层和GaN基n型半导体层；p电极层，在支撑基底和半导体堆叠件之间与p型半导体层欧姆接触；以及透明氧化物层，布置在半导体堆叠件上并且具有凹凸图案，其中，半导体堆叠件形成为具有5×106/cm2或更小的位错密度。
因此，因半导体层的低位错密度和晶体质量而能够缓解LED的下垂现象，LED的下垂现象可能因位错密度的增大而产生。半导体堆叠件可以由生长在GaN基底上的半导体层形成。此外，能够利用具有凹凸图案的透明氧化物层来提取光，从而改善LED的光提取效率。
根据本发明的另一方面，提供了一种LED，所述LED包括：支撑基底；半导体堆叠件，布置在支撑基底上并具有GaN基p型半导体层、GaN基活性层和GaN基n型半导体层；p电极层，在支撑基底和半导体堆叠件之间与p型半导体层欧姆接触；n电极层，布置在支撑基底和半导体堆叠件之间并且通过贯穿p型半导体层和活性层的通孔连接至n型半导体层；以及绝缘层，用于使p电极层和n电极层彼此绝缘，其中，半导体堆叠件形成为具有5×106/cm2或更小的位错密度。
通过在半导体堆叠件和支撑基底之间设置p电极层和n电极层，能够防止在光发射表面发生光损失。
根据本发明的又一方面，提供了一种制造LED的方法，所述方法包括：在GaN基底上形成第一GaN层、牺牲层和第二GaN层，其中，牺牲层的带隙比这些GaN层的带隙窄；形成贯穿第二GaN层和牺牲层的凹槽；在第二GaN层上生长GaN基半导体层以形成半导体堆叠件；在半导体堆叠件上形成支撑基底；以及通过蚀刻牺牲层来从半导体堆叠件去除GaN基底。
可以利用光增强化学蚀刻技术来蚀刻牺牲层。
根据本发明的还一方面，提供了一种制造LED的方法，所述方法包括：在GaN基底上形成GaN层和牺牲层。牺牲层由带隙比GaN层的带隙窄的GaN基半导体形成。所述方法还包括在牺牲层上生长GaN基半导体层以形成半导体堆叠件；形成贯穿半导体堆叠件和牺牲层的凹槽；在半导体堆叠件上形成支撑基底；以及通过蚀刻牺牲层以使GaN基底与半导体堆叠件分开。
牺牲层可以由InGaN形成。可以利用光增强化学蚀刻技术来执行对牺牲层的蚀刻。例如，可以通过利用穿过KOH或NaOH溶液中的GaN基底的光照射牺牲层来执行对牺牲层的蚀刻。
在去除GaN基底之后，可以在n型半导体层上形成具有凹凸图案的透明氧化物层。
半导体堆叠件包括GaN基n型半导体层、GaN基活性层和GaN基p型半导体层。所述方法还可以包括：在形成支撑基底之前，形成与半导体堆叠件的p型半导体层欧姆接触的p电极层。
在一些实施例中，所述方法还可以包括：在形成支撑基底之前，形成用于填充凹槽的填充物。在形成填充物之前，可以使p电极层形成为限制在半导体堆叠件的范围内。可选择地，在形成填充物之后，可以形成p电极层以覆盖半导体堆叠件和填充物。
所述方法还可以包括在支撑基底下方形成结合焊盘。
根据本发明的还一方面，提供了一种制造LED的方法，所述方法包括：导电基底；布置在基底上的氮化镓(GaN)基半导体堆叠件。这里，半导体堆叠件包括作为半极性半导体层的活性层。
GaN基半导体堆叠件包括生长在半极性GaN基底上的半导体层。半极性GaN基底可以是具有关于c平面以15度至85度范围的角度倾斜的主表面的斜切半极性GaN基底。
在一些实施例中，导电基底可以是半极性GaN基底，但是不限于此。例如，基底可以是附着到半导体堆叠件的金属基底。另外，反射层可以布置在导电基底和半导体堆叠件之间。
LED还可以包括布置在半导体堆叠件上的透明氧化物层，透明氧化物层可以具有凹凸图案。半导体堆叠件的邻近于透明氧化物层的上表面可以具有凹凸图案。
根据本发明的还一方面，提供了一种制造LED的方法，所述方法包括：准备具有关于c平面以15度至85度范围的角度倾斜的主表面的斜切半极性GaN基底；在基底上生长半极性GaN基半导体层以形成半导体堆叠件。
所述方法还可以包括在半导体堆叠件上形成透明氧化物层。透明氧化物层可以具有凹凸图案。
在一些实施例中，所述方法还可以包括在半导体堆叠件上形成反射层；在反射层上附着支撑基底；去除半极性GaN基底。
在将半导体堆叠件形成在基底上之前，可以利用电化学蚀刻技术在半极性GaN基底上形成具有多孔结构的氮化物层。可以利用具有多孔结构的氮化物层来使半极性GaN基底与半导体堆叠件分开。
在去除半极性GaN基底之后，可以在半导体堆叠件的表面上形成凹凸图案。
根据本发明的还一方面，提供了一种制造半导体装置的方法，所述方法包括：准备支撑基底和块基底；在支撑基底的一个表面上形成接合层；利用接合层使块基底接合在支撑基底的所述一个表面上；将块基底切割成距离接合层预定的厚度并使其分开以形成种子层。
块基底可以包括GaN。
可以利用氢化物气相外延(HVPE)技术、Na融法技术或氨热法技术来制造块基底。
接合层可以由包括Zn、Si、Ga和Al中的至少一种的氧化物或者包括Si、Ga或Al中的至少一种的氮化物制成。
所述方法还可以包括：在接合支撑基底和块基底之前，在接合层上形成金属中间层。
在将支撑基底和块基底接合在一起时，可以以岛的形状形成金属中间层。
支撑基底可以是蓝宝石基底、AlN基底、Ge基底或SiC基底。
支撑基底可以具有形成在其一个表面上的凹凸图案。
所述方法还可以包括：在形成种子层之后，在种子层上形成至少包括第一导电半导体层、活性层和第二导电半导体层的多个半导体层；使半导体层图案化以形成暴露第一导电半导体层的一部分的半导体堆叠件；在半导体堆叠件的第二导电半导体层上形成透明导电氧化物(TCO)层；以及分别在被暴露的第一导电半导体层和TCO层上形成第一电极和第二电极。
所述方法还可以包括：在形成多个半导体层之前，使种子层的表面平面化。
TCO层可以包括位于其表面上的凹凸部分。
在第二导电半导体层上形成TCO层的步骤可以包括：在半导体堆叠件上形成第一TCO层；在第一TCO层上形成光刻胶图案；在其上形成有光刻胶图案的第一TCO层上形成第二TCO层；以及利用剥离技术去除光刻胶图案的一部分和形成在光刻胶图案上的第二TCO层。
在第二导电半导体层上形成TCO层的步骤可以包括：在TCO层上形成具有多个开口区域的光刻胶图案；利用光刻胶图案作为掩模通过将TCO层的表面湿法蚀刻至预定的深度在TCO层的表面上形成凹凸部分。
所述方法还可以包括：在形成种子层之后，在种子层上形成至少包括第一导电半导体层、活性层和第二导电半导体层的多个半导体层；在多个半导体层的第二导电半导体层上形成蚀刻停止图案；在其上形成有蚀刻停止图案的种子层上形成金属结合层；在金属结合层上形成金属基底；分离支撑基底；使多个半导体层图案化以形成半导体堆叠件；在通过分离支撑基底而被暴露的表面上形成TCO层；以及在TCO层上形成电极焊盘。
所述方法还可以包括：在形成TCO层之前去除种子层，在分离支撑基底之后形成TCO层。
所述方法还可以包括：在形成金属结合层之前在多个半导体层和金属结合层之间形成欧姆反射图案，在形成多个半导体层之后形成金属结合层。
欧姆反射图案可以布置在蚀刻停止图案的开口区域中。
所述方法还可以包括在形成多个半导体层之前使种子层的表面平面化。
TCO层可以包括形成在其表面上的凹凸图案。
在支撑基底已经与其分离的表面上形成TCO层的步骤可以包括：在支撑基底已经与其分离的表面上形成第一TCO层；在第一TCO层上形成光刻胶图案；在其上形成有光刻胶图案的第一TCO层上形成第二TCO层；利用剥离技术去除光刻胶图案的一部分和形成在光刻胶图案上的第二TCO层。
在支撑基底已经与其分离的表面上形成TCO层的步骤可以包括：在支撑基底已经与其分离的表面上形成具有多个开口区域的光刻胶图案；利用光刻胶图案作为掩模通过将TCO层的表面湿法蚀刻预定的深度来在TCO层的表面上形成凹凸部分。
有益效果
根据本发明，将氮化镓(GaN)基底用作生长基底来生长半导体层，使得能够形成具有低位错密度的半导体堆叠件。另外，可以通过从半导体堆叠件去除GaN基底来制造具有竖直结构的发光二极管(LED)，从而提供高效LED。由于生长在GaN基底上的半导体层的位错密度非常低，因此在利用传统的光增强化学蚀刻来提供粗糙表面方面存在着局限性，并且因此难于改善光提取效率。然而，根据本发明，能够利用具有凹凸图案的透明氧化物层来改善LED的光提取效率。
另外，由于通过蚀刻牺牲层来使GaN基底与半导体堆叠件分离，因此GaN基底可以被再使用。
同时，提供了一种包括作为半极性半导体层的活性层的LED，从而可以减少或去除极化，因此改善发光效率。另外，利用斜切GaN基底生长半导体层，从而可以相对容易地生长半极性半导体层。此外，通过电化学蚀刻技术来分离GaN基底，从而能够再使用GaN基底，因此减少制造成本。
另外，能够制造具有种子层的半导体装置基底并且能够利用该半导体装置基底来制造半导体装置，其中，种子层的材料、晶格常数或热膨胀系数分别与将生长在其上的半导体层的材料、晶格常数或热膨胀系数相同或相似。
附图说明
图1是示出根据本发明的实施例的发光二极管(LED)的剖视图。
图2至图6是示出制造根据本发明的实施例的LED的方法的剖视图。
图7是示出根据本发明的实施例的分离氮化镓(GaN)基底的工艺的剖视图。
图8是示出根据本发明的另一实施例的LED的剖视图。
图9至图12是示出制造根据本发明的另一实施例的LED的方法的剖视图。
图13至图19是示出根据本发明的又一实施例的制造LED的方法的剖视图和平面图。
图20是示出根据本发明的实施例的分离GaN基底的工艺的示意图。
图21是示出斜切GaN基底的剖视图。
图22是示出根据本发明的实施例的LED的剖视图。
图23是示出根据本发明的实施例的LED的剖视图。
图24至图26是示出制造图23的LED的方法的剖视图。
图27是示出分离后的GaN基底的剖视图。
图28至图30是示出根据本发明的再一实施例的制造半导体装置的方法的剖视图。
图31是示出在本发明的方法中另一类型的支撑基底的剖视图。
图32和图33是示出根据本发明的再一实施例的制造半导体装置的方法的剖视图和平面图。
图34和图35是示出在透明导电氧化物(TCO)层的表面上形成凹凸图案的方法的剖视图。
图36和图37是示出根据本发明的再一实施例的制造半导体装置的方法的剖视图。
具体实施方式
在下文中，将参照附图详细地描述本发明的优选实施例。提供下面的实施例，仅出于示出的目的，使得本领域技术人员可以充分地理解本发明的精神。因此，本发明不限于下面的实施例，而是可以以其他形式来实施。在附图中，为了示出的方便夸大了元件的宽度、长度和厚度等。在整个说明书和附图中，同样的附图标记表示同样的元件。
图1是示出根据本发明的实施例的发光二极管(LED)的剖视图。
参照图1，LED可以包括支撑基底31、半导体堆叠件30、p电极层27、结合金属33、透明氧化物层35和n电极焊盘37。LED还可以包括结合焊盘39。
支撑基底31与用于在其上生长化合物半导体层的生长基底是有区别的。支撑基底31是附着到已经生长的化合物半导体层的二次基底。支撑基底31可以是导电基底，例如，金属基底或半导体基底。
半导体堆叠件30布置在支撑基底31上，并且包括p型化合物半导体层25、活性层23和n型化合物半导体层21。在半导体堆叠件30中，p型化合物半导体层25被布置成比n型化合物半导体层21靠近于支撑基底31。
n型化合物半导体层21、活性层23和p型化合物半导体层25可以由例如(Al,Ga,In)N半导体的基于第III族-N的化合物半导体形成。n型化合物半导体层21和p型化合物半导体层25中的每个可以形成为单层或多层。例如，n型化合物半导体层21和/或p型化合物半导体层25可以包括接触层和覆层，并且还可以包括超晶格层。活性层23可以具有单量子阱结构或多量子阱结构。
半导体堆叠件30可以形成为具有5×106/cm2或更小的位错密度。通常，生长在蓝宝石基底上的半导体层具有1×108/cm2或更大的较高的位错密度。另一方面，当根据本发明的半导体堆叠件30使用的是利用氮化镓(GaN)基底用作生长基底生长的半导体层21、23和25时，半导体堆叠件30可以形成为具有5×106/cm2或更小的较低的位错密度。位错密度的下限没有具体限制，而是可以不少于1×104/cm2或不少于1×106/cm2。如果半导体堆叠件30中的位错密度降低，则可以缓解可能因电流的增大而产生的下垂。
p电极层27布置在p型化合物半导体层25和支撑基底31之间。p电极层27与p型化合物半导体层25欧姆接触，p电极层27可以包括反射金属层和阻挡金属层。反射金属层可以包括例如诸如Ag的反射层。阻挡金属层覆盖反射金属层，从而防止诸如Ag的反射金属的金属材料的扩散。阻挡金属层可以包括例如Ni层。
同时，支撑基底31可以通过结合金属33结合在p电极层27上。结合金属33可以通过例如Au-Sn共熔结合来形成。可选择地，支撑基底31可以利用镀覆技术形成在p电极层27上。
结合焊盘39形成在支撑基底31下方。结合焊盘39可以由诸如适于共熔结合的Au-Sn的金属材料形成。当LED安装在印刷电路板或引线框架等上时，使用结合焊盘39。结合焊盘39由导热性高的金属材料形成，以改善LED的散热特性。
透明氧化物层35可以布置在半导体堆叠件30(即，n型化合物半导体层21)上。透明氧化物层35可以被图案化成在其表面上具有凹凸图案。透明氧化物层35可以由诸如氧化锌(ZnO)或氧化铟锡(ITO)的导电氧化物的层或者诸如氧化硅(SiO2)的绝缘氧化物的层形成。透明氧化物层35可以通过凹凸图案将半导体堆叠件30中产生的光令人满意地发射到LED的外部。
n电极焊盘37可以布置在透明氧化物层35上。n电极焊盘37可以通过透明氧化物层35电连接到n型化合物半导体层21。可选择地，n电极焊盘37可以与n型化合物半导体层21直接接触。为此，可以在透明氧化物层35中形成用于暴露穿过其的n型化合物半导体层21的开口。
在这个实施例中，尽管已经描述了具有凹凸图案的透明氧化物层35布置在n型化合物半导体层21上，但是可以代替透明氧化物层35而在n型化合物半导体层21的表面中形成用于光提取的粗糙表面或凹凸表面，或者除了透明氧化物层35以外还可以在n型化合物半导体层21的表面中形成用于光提取的粗糙表面或凹凸表面。
图2至图6是示出制造根据本发明的实施例的LED的方法的剖视图。
参照图2，在GaN基底11上生长第一GaN层13、牺牲层15和第二GaN层17。这里，牺牲层15可以形成为基于GaN的层，例如，带隙比第一GaN层13的带隙窄的InGaN层。第一GaN层13可以由没有有意地掺杂杂质的未掺杂的GaN形成，牺牲层15可以通过掺杂诸如Si的n型杂质来形成。第一GaN层13执行防止GaN基底11在蚀刻牺牲层15时被损坏的功能。
同时，第二GaN层17可以由没有有意地掺杂杂质的未掺杂的GaN形成，并且可以用作用于随后生长外延层的种子层。
参照图3，通过使第二GaN层17和牺牲层15图案化来形成凹槽19。凹槽19可以贯穿第一GaN层13。凹槽19可以利用干法蚀刻技术或激光蚀刻技术形成。由于使用第二GaN层17和第一GaN层13，因此凹槽19的深度比牺牲层15的厚度大。
多个凹槽19可以被布置成条状或者可以被布置成彼此互相连接的网状。两个相邻的凹槽19之间间隔优选为大约1cm或更小。此外，凹槽19可以形成为与LED的芯片的尺寸相对应，或者可以形成得更密集。
参照图4，在第二GaN层17上形成包括GaN基n型半导体层21、GaN基活性层23和GaN基p型半导体层25的半导体堆叠件30。n型半导体层21生长在第二GaN层17上并通过横向生长覆盖凹槽19。活性层23和p型半导体层25生长在n型半导体层21上。
n型半导体层21和p型半导体层25中的每个可以形成为单层或多层。活性层23可以形成为具有单量子阱结构或多量子阱结构。半导体层21、23和25生长在GaN基底11上，以具有大约5×106/cm2或更小的位错密度。
可以通过包括金属有机化学气相沉积(MOCVD)、分子束外延(MBE)等的工艺来生长第一GaN层13、第二GaN层17、牺牲层15和化合物半导体层21、23和25。
参照图5，在半导体堆叠件30上形成p电极层27。p电极层27与p型半导体层25欧姆接触。p电极层27可以包括反射金属层和阻挡金属层。
随后，使支撑基底31附着在p电极层27上。可以与半导体堆叠件30分别地制造支撑基底31，然后可以通过结合金属33将支撑基底31结合在p电极层27上。可选择地，支撑基底31可以通过镀覆技术形成在p电极层27上。支撑基底31可以是导电基底，例如，金属基底或半导体基底。
参照图6，在形成支撑基底31之后，去除GaN基底11并去除第二GaN层17，从而暴露半导体堆叠件30的n型半导体层21的表面。可以利用干法蚀刻、掩模或抛光技术来去除第二GaN层17。
可以利用光增强化学蚀刻技术使GaN基底11与半导体堆叠件30分离。图7是示出使GaN基底11分离的工艺的剖视图。
参照图7，当如参照图5所描述地形成支撑基底31之后，将包括GaN基底11的整个对象浸入在包含KOH或NaOH溶液110的浴槽100中。然后，利用紫外(UV)灯40朝着GaN基底11照射光。在这种情况下，除了将被牺牲层15吸收的波长的光L2以外，利用滤波器45预过滤从UV灯40产生的光L1之中的将被GaN基底11吸收的波长的光。例如，可以通过在蓝宝石基底41上生长GaN层43来形成滤波器45。因此，GaN层43预先阻挡将被GaN基底11吸收的波长的光。
因此，穿过GaN基底11透射的光L2穿过浴槽100中的GaN基底11照射到牺牲层15上。牺牲层15的侧表面暴露到凹槽19的内壁并且也吸收光L2。因此，牺牲层15被渗透到凹槽19中的KOH溶液或NaOH溶液110蚀刻。
可以通过利用发射特定波长的光(即，将穿过GaN基底11透射并且被牺牲层15吸收的波长的光)的激光或LED代替UV灯40来照射光。
根据这个实施例，由于凹槽19形成在基底11上，因此在基底11的边缘区域和内区域中蚀刻牺牲层15。因此，即使在基底11的尺寸相对大时，GaN基底11也可以容易地与半导体堆叠件30分离。另外，可以通过调整两个相邻的凹槽19之间的间隔来适当地控制牺牲层15的蚀刻时间。
在去除GaN基底11之后，可以如上所述地去除第二GaN层17。因此，暴露n型半导体层21的表面并且局部蚀刻n型半导体层21，以形成粗糙表面或凹凸图案。可以通过在n型半导体层21上气相沉积透明氧化物层(图1的35)并使沉积的透明氧化物层图案化来形成凹凸图案。然后，可以形成n电极焊盘37和结合焊盘39，并将半导体堆叠件30划分成单个LED，从而得到图1的完成的LED。
如果将传统的蓝宝石基底用作生长基底，则由于蓝宝石基底的物理性质与生长在蓝宝石基底上的半导体层的物理性质不同，所以可以利用基底与半导体层之间的界面容易地分离蓝宝石基底。然而，如果将GaN基底11用作生长基底，则由于GaN基底11与生长在GaN基底11上的半导体层21、23和25由均质材料制成，所以难于利用基底11与半导体层21、23和25之间的界面分离基底11。
因此，在本发明中，利用牺牲层15分离GaN基底11。因此，可以在不损坏GaN基底11的情况下使GaN基底11与半导体堆叠件分离。由于没有损坏分离的GaN基底11，因此可以将GaN基底11再用作生长基底。
图8是示出根据本发明的另一实施例的LED的剖视图。
参照图8，LED包括支撑基底51、半导体堆叠件30、p电极层27a、绝缘层29、n电极层47、结合金属53、透明氧化物层55和p电极焊盘57。LED还可以包括结合焊盘59。
这里，由于半导体堆叠件30、支撑基底51、结合金属53、透明氧化物层55和结合焊盘59与图1的LED的元件相似，因此将省略对其的详细描述。然而，半导体堆叠件30可以布置在支撑基底51的局部区域上。即，支撑基底51具有比半导体堆叠件30的区域相对宽的区域，半导体堆叠件30布置在支撑基底51的局部区域上。此外，半导体堆叠件30具有贯穿p型半导体层25和活性层23的通孔30a。多个通孔30a可以形成为均匀地分布。
与参照图1描述的p电极层27相似，p电极层27a与p型半导体层25欧姆接触，并且可以包括反射金属层和阻挡金属层。p电极层27a与p型半导体层25接触并且具有用于暴露贯穿其的通孔30a的开口。
n电极层47布置在半导体堆叠件30与支撑基底51之间，并通过通孔30a电连接至n型半导体层21。n电极层47与p电极层27a、p型半导体层25和活性层23分隔开并且与p电极层27a、p型半导体层25和活性层23绝缘。
绝缘层29布置在n电极层47和p电极层27a之间，使得n电极层47和p电极层27a彼此分隔开。例如，绝缘层29覆盖p电极层27a的下表面。另外，绝缘层29覆盖通孔30a的内壁，从而使p型半导体层25和活性层23与n电极层47绝缘。
p电极层27a延伸至半导体堆叠件30的下部区域的外部，p电极焊盘57布置在延伸的p电极层27a上。
根据这个实施例，n电极层47布置在支撑基底51和半导体堆叠件30之间。因此，能够防止穿过透明氧化物层55从活性层23发射的光因图1中示出的n电极焊盘37而损失。如果使用多个通孔30a，则n电极层47可以在n型半导体层21中在多个点处与n型半导体层21接触，因此，电流可以均等地分散在LED中。
图9至图12是示出制造根据本发明的另一实施例的LED的方法的剖视图。
参照图9，如参照图2至图4所述，在GaN基底11上生长第一GaN层13、牺牲层15和第二GaN层17；形成凹槽19；在第二GaN层17上生长包括n型半导体层21、活性层23和p型半导体层25的半导体堆叠件30。
然后，在半导体堆叠件30上形成p电极层27a。p电极层27a形成为具有开口。随后，通过使半导体堆叠件30图案化来形成贯穿第二半导体层25和活性层23的通孔30a。可以在形成通孔30a之后形成p电极层27a。对于通孔30a，可以在一个LED区域中形成一个或多个通孔。
参照图10，形成绝缘层29以覆盖p电极层27a。绝缘层29也可以覆盖通孔30a的内壁。绝缘层29可以由氧化硅或氮化硅形成。另外，绝缘层29可以通过交替地气相沉积SiO2和TiO2来形成为分布式布拉格反射器。绝缘层29在通孔30a的底部具有用于暴露n型半导体层21的开口。
在绝缘层29中形成n电极层47。n电极层47通过通孔30a电连接至n型半导体层21。n电极层47通过绝缘层29与p电极层27a电绝缘。n电极层47也与p型半导体层25和活性层23分隔开。
然后，在n电极层47上附着支撑基底51。在与半导体堆叠件30分别地制造之后，支撑基底51可以通过结合金属53结合在n电极层47上。可选择地，支撑基底51可以通过镀覆技术形成在n电极层47上。支撑基底51可以是导电基底，例如，金属或半导体基底。
参照图11，如参照图6所述，在形成支撑基底51之后，去除GaN基底11并去除第二GaN层17，使得暴露半导体堆叠件30的n型半导体层21的表面。
如参照图7所述，可以利用光增强化学蚀刻技术使GaN基底11与半导体堆叠件30分离，为了避免冗余将省略对其的详细描述。
参照图12，在被暴露的n型半导体层21上形成具有凹凸图案的透明氧化物层55。同时，去除半导体堆叠件30的一部分以暴露p电极层27a的一部分，如图8中所示在被暴露的p电极层27a上形成p电极焊盘57。结合焊盘59可以形成在支撑基底51的底部处，半导体堆叠件30被分成单个LED，从而得到图8的完成的LED。
根据这个实施例，在半导体堆叠件30和支撑基底51之间设置n电极层47，从而提供能够防止在光发射表面处光损失的LED。
图13至图19是示出根据本发明的又一实施例的制造LED的方法的剖视图和平面图，其中，图15是平面图，其他图是剖视图。
参照图13，在GaN基底11上生长GaN层13和牺牲层15。这里，牺牲层15可以形成为基于GaN的层，例如，带隙比GaN层13的带隙窄的InGaN层。第一GaN层13可以由没有被有意掺杂杂质的未掺杂的GaN形成，牺牲层15可以通过诸如Si的n型杂质的掺杂来形成。GaN层13执行防止在蚀刻牺牲层15时GaN基底11受损的功能。
在牺牲层15上形成包括GaN基n型半导体层21、GaN基活性层23和GaN基p型半导体层25的半导体堆叠件30。
n型半导体层21和p型半导体层25中的每个可以形成为单层或多层。活性层23可以形成为具有单量子阱结构或多量子阱结构。如果半导体层21、23和25生长在GaN基底11上，则它们可以形成为具有大约5×106/cm2或更小的位错密度。
可以通过包括MOCVD或MBE等的工艺来生长GaN层13、牺牲层15以及化合物半导体层21、23和25。
参照图14，使半导体堆叠件30与牺牲层15图案化来形成凹槽30a。凹槽30a可以贯穿GaN层13。可以利用干法蚀刻技术或激光划片技术来形成凹槽30a。
如图15中所示，凹槽30a可以在晶片10上形成为将半导体堆叠件30划分成四等份。然而，凹槽30a的形状不限于图15的凹槽30a的形状，而是可以根据基底11的尺寸而不同地变化。这里，由凹槽30a限定的每个区域的尺寸或由凹槽30a和晶片10的边缘限定的每个区域的尺寸与LED芯片的尺寸相等或比LED芯片的尺寸相对大。
参照图16，在半导体堆叠件30上形成p电极层27。p电极层27与p型半导体层25欧姆接触。p电极层27可以包括反射金属层和阻挡金属层。
在一些实施例中，在形成p电极层27之前，可以形成用于填充凹槽30a的填充物29。填充物29可以例如通过旋涂光刻胶或SOG等来形成。
在其他实施例中，在p电极层27形成为被限制在半导体堆叠件30的范围内之后，可以形成填充物29。即，在半导体堆叠件30上形成p电极层27，以暴露凹槽30a，然后填充物29可以填充由半导体堆叠件30和p电极层27界定的凹槽。
参照图17，然后将支撑基底31附着在p电极层27上。在与半导体堆叠件30分别制造之后，可以通过结合金属33将支撑基底31结合在p电极层27上。支撑基底31可以通过镀覆工艺形成在p电极层27上。支撑基底31可以是导电基底，例如，金属基底或半导体基底。支撑基底31布置在彼此分开的半导体堆叠件30上，从而使半导体堆叠件30彼此结合。
参照图18，利用湿法蚀刻技术去除填充物29。可以根据填充物的材料适当地选择诸如缓冲氧化物蚀刻剂(BOE)、HF或丙酮的有机溶剂来去除填充物29。例如，如果填充物由SOG形成，则可以使用BOE或HF。如果填充物是光刻胶，则可以使用诸如丙酮的有机溶剂。当去除填充物29时，通过GaN基底11和支撑基底31之间的凹槽30a来形成通道。
参照图19，使GaN基底11顺序地与半导体堆叠件30分离，并暴露n型半导体层21的表面。可以利用光增强化学蚀刻技术来使GaN基底11与半导体堆叠件30分离。图20是示出根据本发明的实施例的分离GaN基底11的工艺的示意图。
参照图20，在如参照图18所述通过凹槽30a界定通道之后，将包括GaN基底11的整个对象浸入在包含KOH或NaOH溶液110的浴槽100中。同时，利用紫外(UV)灯40朝着GaN基底11照射紫外光。在这种情况下，除了将被牺牲层15吸收的波长的光L2以外，利用滤波器45预过滤从UV灯40产生的光L1之中的将被GaN基底11吸收的波长的光。例如，可以通过在蓝宝石基底41上生长GaN层43来形成滤波器45。因此，GaN层43预先阻挡将被GaN基底11吸收的波长的光。
因此，穿过GaN基底11透射的光L2穿过浴槽100中的GaN基底11照射到牺牲层15上。牺牲层15的侧表面暴露到凹槽30a的内壁，并且也吸收光L2。因此，牺牲层15被渗透到凹槽30a中的KOH溶液或NaOH溶液110蚀刻。
可以通过利用发射特定波长的光(即，将穿过GaN基底11透射并且被牺牲层15吸收的波长的光)的激光或LED代替UV灯40来照射光。
根据这个实施例，由于凹槽30a形成在基底11上，因此不仅在基底11的边缘区域而且在内部区域中蚀刻牺牲层15。因此，即使在基底11的尺寸相当大时，也可以容易地使GaN基底11与半导体堆叠件30分离。
在去除GaN基底11时，n型半导体层21的表面被暴露，然后部分蚀刻n性半导体层21以形成粗糙表面或凹凸图案。可以在n型半导体层21上通过气相沉积透明氧化物层(图1的35)并使沉积的透明氧化物层图案化来形成凹凸图案。然后，可以形成n电极焊盘37和结合焊盘39，将半导体堆叠件30划分成单个LED，从而得到图1的完成的LED。
如果将传统的蓝宝石基底用作生长基底，则由于蓝宝石基底的物理性质与生长在蓝宝石基底上的半导体层的物理性质不同，所以可以利用基底与半导体层之间的界面容易地分离蓝宝石基底。然而，如果将GaN基底11用作生长基底，则由于GaN基底11与生长在GaN基底11上的半导体层21、23和25由均质材料制成，所以难以利用基底11与半导体层21、23和25之间的界面分离基底11。
因此，在本发明中，利用牺牲层15分离GaN基底11。因此，GaN基底11可以在不损坏GaN基底11的情况下与半导体堆叠件30分离。由于分离后的GaN基底11没有被损坏，因此可以将GaN基底11再用作生长基底。
图21是示出在本发明的实施例中可以用作生长基底的斜切GaN基底的剖视图。
参照图21，基底210是具有关于c轴以15度至85度范围的角度倾斜的主表面的半极性GaN基底。基底210具有相对于主表面沿一个方向倾斜的斜切表面210a。
通过形成斜切表面210a来形成扭结。扭结在GaN基半导体层的生长中提供了核产生场所，使得可以容易地生长半导体层。斜切表面210a不具体地限于此，可以是c平面。
基底210的主表面可以是诸如(20-21)、(20-2-1)、(10-11)、(10-1-1)、(11-22)、(11-2-2)、(30-31)或(30-3-1)或它们的族的半极性表面。
通过在基底210上生长GaN基半导体层，能够生长具有与基底210的半极性表面相同的半极性表面的半导体层。特别地，由于GaN基半导体层的自发极化和压电极化比极性半导体层的自发极化和压电极化相对小，因此可以改善发光效率。
图22是示出根据本发明的另一实施例的LED的剖视图。
参照图22，LED包括基底210、缓冲层230、第一导电半导体层250、超晶格层270、活性层290、第二导电半导体层310和透明氧化物层330。LED还可以包括位于透明氧化物层330上的电极焊盘(未示出)。
基底210是参照图21描述的基底，因此，将省略对基底210的详细描述。这里，基底210是导电基底，使得可以将基底210用作电极。可选择地，可以在基底210的下侧上形成电极。
在基底210上生长缓冲层230、第一导电半导体层250、超晶格层270、活性层290、第二导电半导体层310作为外延层。
外延层(具体地讲，活性层290)可以通过在半极性基底210上生长来生长为半极性半导体层。因此，活性层290的极化作用比极性半导体层的极化作用相对小。
形成缓冲层230以通过减小生长在基底210上的外延层中的应变来改善结晶度。缓冲层230可以是具有与基底的成分相同的成分的GaN层，但没有必要限制于此。可以省略缓冲层230。
第一导电半导体层250可以生长为例如利用n型杂质掺杂的GaN层。可以通过交替地堆叠具有不同带隙的基于GaN的层(例如，GaN层和InGaN层)来形成超晶格层270。
活性层290包括具有相对窄的带隙的阱层，从而电子和空穴可以在此复合。活性层290可以具有单量子阱结构或多量子阱结构。
第二导电半导体层310可以生长为例如利用p型杂质掺杂的GaN层。另外，第二导电半导体层310可以包括电子阻挡层。
可以利用MBE或MOCVD技术来生长外延层。
透明氧化物层330布置在包括第一导电半导体层250、活性层290和第二导电半导体层310的半导体堆叠件上。形成透明氧化物层330以进行电流扩展。透明氧化物层330在其上表面上可以具有凹凸图案330a。为了实现电流扩展并且为了形成凹凸图案330a，透明氧化物层330的整个厚度可以为大约1μm或更大，透明氧化物层330的主体部分的厚度可以为0.5μm或更大。
透明氧化物层330可以由ITO或ZnO形成。例如，可以通过首先形成透明氧化物层的一部分然后通过剥离工艺形成凸起部分来形成具有凹凸图案的透明氧化物层330。
具有凹凸图案330a的透明氧化物层330增强了活性层290中产生的光的光提取效率，从而提高了LED的发光效率。
图23是示出根据本发明的另一实施例的LED的剖视图。
参照图23，根据这个实施例的LED包括基底510、结合金属370、反射层350、第一导电半导体层250、超晶格层270、活性层290、第二导电半导体层310和透明氧化物层330。LED还可以包括形成在透明氧化物层530上的电极焊盘550。
基底510是导电基底，例如，金属基底。基底510与生长基底区是有区别的，基底510是附着在已经生长完成的半导体堆叠件上的二次基底。
结合金属370用于将基底510与半导体堆叠件彼此结合，并且可以是例如AuSn。反射层350可以形成为反射从活性层290发射并且朝着基底510行进的光，并且可以由Ag形成且包括用于防止Ag扩散的阻挡金属层。
同时，第一导电半导体层250、超晶格层270、活性层290和第二导电半导体层310是与参照图22描述的半导体堆叠件的相应层相同的组件，并且通过相同的附图标记来指出。因此，每个层(尤其是活性层290)形成为半极性半导体层。然而，在这个实施例中，与图22的实施例相比，半导体堆叠件具有反转结构。第一导电半导体层250可以在其上表面上具有凹凸图案250a。
透明氧化物层530布置在第一导电半导体层250上，并且可以具有凹凸图案530a。透明氧化物层530与上面描述的透明氧化物层330相似，因此，将省略对透明氧化物层530的详细描述。
电极焊盘550布置在透明氧化物层530上。通常设置电极焊盘550以使键合线结合到其。
图24至图26是示出制造图23的LED的方法的剖视图。
参照图24，首先准备主表面关于c平面以15度至85度的角度范围倾斜的斜切半极性GaN基底210。基底210与参照图21描述的基底210相同，因此将省略对基底210的详细描述。
在基底210上生长缓冲层230。缓冲层230可以生长为未掺杂有杂质的氮化物层，例如，GaN层。这里，缓冲层230用作用于在其上生长外延层的层，并且还需要缓冲层230以通过其来分离基底210。
在缓冲层230上形成具有孔240a的多孔结构的氮化物层240。例如，可以通过生长以1×1018/cm3至10×1019/cm3的浓度范围用Si掺杂的GaN层，然后通过电化学蚀刻蚀刻GaN层来形成具有多孔结构的氮化物层240。可以通过下述步骤来执行电化学蚀刻：将具有利用杂质掺杂的氮化物层的基底210和Pt电极浸入在例如大约10℃的草酸溶液(0.3M草酸)中；将正电极和负电极分别连接到氮化物层和Pt电极以向其施加DC电压(25V至60V)。
如图24中所示，多孔结构可以具有从氮化物层240的表面向缓冲层230延伸的纳米级杆状孔240a。
参照图25，通过在具有多孔结构的氮化物层240上生长外延层(例如，第一导电半导体层250、超晶格层270、活性层290和第二导电半导体层310)来形成半导体堆叠件。这些外延层与参照图22描述的外延层相同，因此，将省略对它们的详细描述。
同时，在外延层在相对高的温度下生长的同时，孔240a也生长，从而得到形成在氮化物层240中的空隙240b。此外，可以额外地执行在大约1000℃下的热处理，以使氮化物层240中的空隙240b的尺寸进一步增大。
随后，在半导体堆叠件上形成反射层350。反射层350可以由诸如银的反射金属来形成，并且可以包括用于防止Ag扩散的阻挡金属层。然后，利用插入在基底510和反射层350之间的结合金属370使基底510附着在反射层350上。结合金属370可以是例如AuSn，基底510可以是金属基底。
参照图26，在附着基底510之后，利用其中形成有空隙240b的氮化物层240来去除半极性GaN基底210。例如，可以通过利用化学蚀刻技术蚀刻氮化物层240来分离半极性GaN基底210。可选择地，可以通过向其施加机械力来分离半极性GaN基底210。
然后，可以通过使半导体堆叠件的被暴露的表面(例如，第一导电半导体层250的表面)图案化来形成凹凸图案(图23的250a)。半导体堆叠件的被暴露的表面因空隙240b而具有相对粗糙的表面。可以在化学蚀刻或机械剥离具有粗糙表面的上部之后，利用干法蚀刻来形成凹凸图案250a。可选择地，可以额外地形成凹凸图案250a同时粗糙表面仍然存在。
然后，在第一导电半导体层250上形成透明氧化物层530。可以使透明氧化物层530形成为具有如参照图22描述的凹凸图案530a，将省略对其的详细描述。
随后，在透明氧化物层530上形成电极焊盘550，因此提供具有竖直结构的LED。
图27是示出从图26分离的半极性GaN基底的剖视图。
参照图27，半极性GaN基底210与缓冲层230一起从半导体堆叠件分离。半极性GaN基底210维持其初始构造，因此，可以通过再次斜切来将半极性GaN基底210再用作生长基底。
当再使用半极性GaN基底210时，可以减少半极性GaN基底210的制造成本，因此，可以减少LED的制造成本。
图28至图30是示出根据本发明的再一实施例的制造半导体装置的方法的剖视图。
参照图28，根据这个实施例的方法包括首先准备支撑基底1100和块基底1200。
支撑基底1100可以是可使块基底1200附着到其的任何基底。然而，考虑到块基底1200的热膨胀系数等，支撑基底1100可以优选为Si基底、蓝宝石基底、AlN基底、Ge基底或SiC基底。
块基底1200可以是以(Al,Ga,In)N为基础的第III族氮化物半导体基底，即，氮化物半导体单晶基底。块基底1200可以包括GaN，优选地可以是GaN单晶基底。
块基底1200可以是掺杂有杂质的p型或n型GaN单晶基底。
块基底1200可以是利用HVPE技术、Na融法技术或氨热法技术等制造的GaN单晶基底。块基底1200可以具有至少100μm的厚度。
随后，在支撑基底1100的一个表面上形成接合层1110。接合层1110可以由包括Zn、Si、Ga和Al中的至少一种的氧化物制成。可选择地，接合层1110可以由包括Si、Ga和Al中的至少一种的氮化物制成。
可以利用CVD技术、电子束技术或化学溶液技术等来形成接合层1110。接合层1110可以形成为单层或多层。如果接合层1110形成为多层，则多层的各个子层可以由相同种类的材料制成，但是可以具有不同的成分。可选择地，子层可以由不同种类的材料制成。
尽管附图中未示出，但是可以在接合层1110上形成金属中间层(未示出)。金属中间层(未示出)可以包括熔点为1000℃或更高的材料。
在这种情况下，如图31中所示，可以在支撑基底1100的一个表面上设置凹凸图案1120。凹凸图案1120可以以条的形状形成。
凹凸图案1120可以用于缓解可能在支撑基底1100和块基底1200接合在一起之后产生的应力。凹凸图案1120可以用作在分离支撑基底1100时蚀刻溶液的渗透通道。
参照图29，块基底1200接合在支撑基底1100的所述一个表面上。支撑基底1100和块基底1200可以在高温高压下接合在一起。
如果在接合层1110上设置金属中间层(未示出)，则以岛的形状来形成金属中间层(未示出)。金属中间层(未示出)因在支撑基底1100和块基底1200接合在一起的温度下熔化或回流而从层状变形成岛状，从而有助于增强支撑基底1100和块基底1200之间的接合力。
参照图30，切割块基底1200并使块基底1200在与距离接合层1110预定的厚度相对应的区域处分离，从而可以与分离后的块基底1220一起形成通过接合层1110附着到支撑基底1100的种子层1210。
即，通过将块基底1200切割成预定的厚度并使它分离来形成种子层1210。如果利用分离后的块基底1220来重复上述工艺，则可以形成多个支撑基底1100，其中，每个支撑基底1100具有附着到其的种子层1210。
通过上面描述的工艺，可以形成能够允许半导体装置的形成的半导体装置基底。在这种情况下，种子层1210可以是非极性的或半极性的。具体地，无论支撑基底1100如何，都可以将种子层1210设置为昂贵的非极性层或半极性层。也就是说，由于通过切割块基底1200并使块基底1200分离来形成种子层1210，因此可以通过控制块基底1200生长的方向或切割块基底1200的方向来得到具有期望的构造的种子层1210。
图32和图33是示出根据本发明的又一实施例的制造半导体装置的方法的剖视图。
参照图32，根据这个实施例的方法(例如，制造LED装置的方法)包括首先形成在支撑基底1100上形成有种子层1210的半导体装置基底，如参照图28至图30所述。
随后，可以执行使分离的种子层1210的一个表面平面化的工艺。这是由于如果切割种子层1210并使种子层1210与块基底1200分离，则种子层1210的一个表面可能会是非常粗糙的分离表面。将明显的是，如果通过生长技术来形成种子层1210或者如果种子层1210的一个表面不是粗糙的，则可以省略平面化工艺。可选择地，可以按照要求省略平面化工艺。
然后，在半导体装置基底的种子层1210上形成至少包括第一导电半导体层1310、活性层1320和第二导电半导体层1330的多个半导体层。
多个半导体层还可以包括超晶格层(未示出)或电子阻挡层(未示出)。在这种情况下，在所述多个半导体层中可以省略除了活性层1320之外的其他层。
第一导电半导体层1310可以是掺杂有第一导电杂质(例如，n型杂质)的以第III族-N为基础的化合物半导体层。例如，第一导电半导体层1310可以是以(Al,Ga,In)N为基础的第III族氮化物半导体层。第一导电半导体1310可以是掺杂有n型杂质的GaN层，即，n-GaN层。第一导电半导体层1310可以形成为单层或多层。例如，当第一导电半导体层1310形成为多层时，可以使第一导电半导体层1310具有超晶格结构。
活性层1320可以是以第III族-N为基础的化合物半导体层，例如，(Al,Ga,In)N半导体层。活性层1320可以形成为单层或多层，并且发射至少预定波长的光。活性层1320可以具有包括一个阱层(未示出)的单量子阱结构，或者可以具有阱层(未示出)和阻挡层(未示出)交替并重复地堆叠的多量子阱结构。此时，可以使阱层(未示出)和阻挡层(未示出)中的一者或两者具有超晶格结构。
第二导电半导体层1330可以是掺杂有第二导电杂质(例如，p型杂质)的以第III族-N为基础的化合物半导体层。例如，第二导电半导体层1330可以是以(Al,Ga,In)N为基础的第III族氮化物半导体层。第二导电半导体层1330可以是掺杂有p型杂质的GaN层，即，p-GaN层。第二导电半导体层1330可以形成为单层或多层。例如，第二导电半导体层1330可以包括超晶格结构。
可以在第一导电半导体层1310和活性层1320之间设置超晶格层(未示出)。超晶格层(未示出)可以具有堆叠有多个以第III族-N为基础的化合物半导体层(例如，(Al,Ga,In)N半导体层)的结构。例如，超晶格层(未示出)可以具有重复地堆叠有InN层和InGaN层的结构。在形成活性层1320之前形成超晶格层(未示出)，从而防止位错或缺陷传递至活性层1320。因此，超晶格层(未示出)可以用于在活性层1320中减少位错或缺陷的形成，并且用于允许活性层1320具有优异的结晶度。
可以在活性层1320和第二导电半导体层1330之间设置电子阻挡层(未示出)。可以设置电子阻挡层(未示出)来改善电子和空穴的复合效率。电子阻挡层(未示出)可以由具有相对宽的带隙的材料制成。电子阻挡层(未示出)可以由以(Al,Ga,In)N为基础的第III族氮化物半导体层制成，并且可以是掺杂有Mg的p-AlGaN层。
在这种情况下，从种子层1210生长成多个半导体层，使得半导体层可以在生长的同时具有种子层1210的完整特性。
也就是说，如果种子层1210是非极性的，则多个半导体层也生长为非极性的。可选择地，如果种子层1210是半极性的，则多个半导体层也生长为半极性的。如果种子层1210是c平面半导体层、a平面半导体层或m平面半导体层，则多个半导体层也生长为生长的c平面半导体层、a平面半导体层或m平面半导体层。
参照图33，使多个半导体层图案化以形成第一导电半导体层1310的一部分被暴露的半导体堆叠件1300。
随后，在半导体堆叠件1300的第二导电半导体层1330上形成透明导电氧化物(TCO)层1400。
然后，在被暴露的第一导电半导体层1310上形成第一电极1510，在TCO层1400上形成第二电极1520，从而制造出LED装置。
在这种情况下，尽管已经描述了在形成半导体堆叠件1300之后形成TCO层1400，但是能够通过首先形成TCO层1400然后通过蚀刻TCO层1400的一部分和多个半导体层的一部分使第一导电半导体层1310的一部分暴露来执行形成半导体堆叠件1300的工艺。
TCO层1400可以包括诸如ITO或ZnO的透明金属氧化物，TCO层1400的厚度可以为几微米或几十微米(μm)。
在这种情况下，TCO层1400可以在其表面上形成有凹凸部分1410。
可以利用图34和图35中示出的方法来形成在其表面上形成有凹凸部分1410的TCO层1400。
即，如图34中所示，在半导体堆叠件1300上形成具有预定厚度的第一TCO层1420，在第一TCO层1420上形成光刻胶图案1430。
随后，在其上形成有光刻胶图案1430的第一TCO层1420上形成具有预定厚度的第二TCO层1440，利用剥离技术去除光刻胶图案1430的一部分和形成在光刻胶图案1430上的第二TCO层1440，使得可以形成在其表面上形成有凹凸部分1410的TCO层1400。
如图35中所示，在半导体堆叠件1300上形成具有预定厚度的第三TCO层1450，在第三TCO层1450上形成光刻胶图案1460。随后，利用光刻胶图案1460作为掩模将第三TCO层1450的表面湿法蚀刻至预定深度，从而可以形成在其表面上形成有凹凸部分1410的TCO层1400。在这种情况下，湿法蚀刻允许凹凸图案1410被蚀刻，使得通过沿着晶体表面选择性地蚀刻TCO层1400的表面来暴露晶体表面。因此，可以以多棱锥(polypyramid)形状形成凹凸部分1410。
图36和图37是示出根据本发明的又一实施例的制造半导体装置的方法的剖视图。
参照图36，根据这个实施例的方法(例如，制造LED装置的方法)包括首先形成在支撑基底1100上形成有种子层1210的半导体装置基底，如参照图28至图30所述。
随后，与参照图32描述的方法相似，执行使分离的种子层1210的一个表面平面化的工艺，在半导体装置基底的种子层1210上形成至少包括第一导电半导体层1310、活性层1320和第二导电半导体层1330的多个半导体层。在这种情况下，多个半导体层还可以包括超晶格层(未示出)或电子阻挡层(未示出)。在多个半导体层中可以省略除了活性层1320之外的其他层。
随后，在第二导电半导体层1330上形成蚀刻停止图案1610。
蚀刻停止图案1610可以形成为诸如氧化硅或氮化硅的绝缘层。蚀刻停止图案1610可以用于通知在使多个半导体层图案化时何时完成蚀刻。此外，蚀刻停止图案1610直接布置在如将在后面描述的电极焊盘1720下方，使得蚀刻停止图案1610可以用于使从电极焊盘1720注入的电流均等地扩展，从而使电流大体均匀地供应至半导体堆叠件1300，特别是整个活性层1320。
同时，可以在第二导电半导体层1330上形成欧姆反射图案1620。欧姆反射图案1620可以是与第二导电半导体层1330欧姆接触并且也用作用于反射从活性层1320发射的光的反射层。
在这种情况下，蚀刻停止图案1610具有开口区域，欧姆反射图案1620可以填充在蚀刻停止图案1610的开口区域中。即，蚀刻停止图案1610和欧姆反射图案1620可以形成一个层。
随后，可以在蚀刻停止图案1610或欧姆反射图案1620上形成金属结合层1630。金属结合层1630用于将蚀刻停止图案1610或欧姆反射图案1620结合到后面形成的金属基底1640。金属结合层1630可以由导电材料制成。
随后，形成金属基底1640。
可以通过准备导电金属基底然后通过利用金属结合层1630结合导电金属基底来形成金属基底1640。
同时，可以在第二导电半导体层1330上直接形成金属基底1640。即，省略将形成在第二导电半导体层1330上的蚀刻停止图案1610、欧姆反射图案1620和金属结合层1630中的任意一个，并且可以形成金属基底1640。在这种情况下，可以利用镀覆法、气相沉积法或化学溶液法等来形成金属基底1640。
在这种情况下，金属基底1640可以由导电材料制成，并且优选地可以包括Cu/W或Cu/Mo。
参照图37，在形成金属基底1640之后，去除支撑基底1100。
可以通过接合层1110的分解来实现支撑基底1100的去除。即，如果结合层1110由如上所述的氮化物或氧化物形成，则可以利用能够分解接合层1110的溶液(即，HF、缓冲氧化物蚀刻剂(BOE)或硝酸溶液)来使接合层1110分解。
如果如图31中所示在支撑基底1100的一个表面上设置凹凸图案1120，则能够分解接合层1110的溶液可以更容易地贯穿凹凸图案1120，使得可以容易地分解并去除支撑基底1100。
可以利用激光器来分离支撑基底1100。即，可以通过利用激光器照射接合层1110来使支撑基底1100与种子层1210分开。
然后，可以执行去除种子层1210的工艺。
然而，可以在没有去除种子层1210的情况下执行下一个工艺。如果没有去除种子层1210，则可以在执行使种子层1210的表面平面化的工艺之后执行下一个工艺。
可以利用湿法蚀刻工艺或干法蚀刻工艺来仅仅去除种子层1210的一部分，使得种子层1210的其他部分可以保留。
随后，可以通过使多个半导体层图案化来形成半导体堆叠件1300。在这种情况下，可以在当暴露蚀刻停止图案1610时蚀刻停止的条件下蚀刻多个半导体层。
同时，尽管在这个实施例中已经描述了，在去除种子层1210的工艺和形成如将在下面描述的TCO层1700的工艺之间执行使多个半导体层图案化的工艺，但是可以在形成电极焊盘1720之前的任意时间来执行使多个半导体层图案化的工艺，其中，在去除支撑基底1100之后形成电极焊盘1720。
随后，可以在通过分离支撑基底1100而暴露的表面(例如，种子层1210的表面或第一导电半导体层1310的表面)上形成TCO层1700。
在这种情况下，TCO层1700可以具有形成在其表面上的凹凸部分1710。这里，可以利用与在其表面上形成有如参照图34和图35所描述的凹凸部分1410的TCO层1400的方法相同的方法来形成TCO层1700的凹凸部分1710，因此，将省略对其的详细描述。
随后，在TCO层1700上形成电极焊盘1720以形成LED装置。
所述方法还可以包括在形成电极焊盘1720之前形成用于保护包括TCO层1700的半导体堆叠件1300的钝化层(未示出)的工艺。
在这种情况下，可以不在TCO层1700的形成有电极焊盘1720的预定区域中形成凹凸部分1710。蚀刻停止图案1610可以直接形成在电极焊盘1720下方。
电极焊盘1720的尺寸可以比直接布置在电极焊盘1720下方的蚀刻停止图案1610的尺寸小。即，直接布置在电极焊盘1720下方的蚀刻停止图案1610的尺寸可以比电极焊盘1720的尺寸大。这可以使供应到电极焊盘1720的电流穿过布置在电极焊盘1720和蚀刻停止图案1610之间的半导体堆叠件1300均匀地流动，尤其是穿过活性层1320均匀地流动。
尽管上面已经描述了本发明的各个实施例和特征，但是本发明不限于前述实施例和特征。在不脱离本发明的精神和范围的情况下可以做出各种修改。

Claims (22)

1.一种发光二极管(LED)，包括：
支撑基底；
半导体堆叠件，布置在支撑基底上，并包括氮化镓(GaN)基p型半导体层、GaN基活性层和GaN基n型半导体层；
p电极层，在支撑基底和半导体堆叠件之间与p型半导体层欧姆接触；以及
透明氧化物层，布置在半导体堆叠件上并且具有凹凸图案，
其中，半导体堆叠件形成为具有5×106/cm2或更小的位错密度。
2.如权利要求1所述的LED，其中，半导体堆叠件包括生长在GaN基底上的半导体层。
3.如权利要求1所述的LED，所述发光二极管还包括布置在透明氧化物层上并电连接至n型半导体层的n电极焊盘。
4.如权利要求1所述的LED，所述发光二极管还包括：
n电极层，布置在支撑基底和半导体堆叠件之间并且通过贯穿p型半导体层和活性层的通孔连接至n型半导体层；以及
绝缘层，用于使p电极层和n电极层彼此绝缘。
5.如权利要求4所述的LED，所述发光二极管还包括：形成在p电极层上的p电极焊盘。
6.一种LED，包括：
支撑基底；
半导体堆叠件，布置在支撑基底上，并包括GaN基p型半导体层、GaN基活性层和GaN基n型半导体层；
p电极层，在支撑基底和半导体堆叠件之间与p型半导体层欧姆接触；以及
n电极层，布置在支撑基底和半导体堆叠件之间，并且通过贯穿p型半导体层和活性层的通孔连接至n型半导体层；以及
绝缘层，用于使p电极层和n电极层彼此绝缘，
其中，半导体堆叠件形成为具有5×106/cm2或更小的位错密度。
7.如权利要求6所述的LED，所述发光二极管还包括布置在支撑基底下方的结合焊盘。
8.如权利要求6所述的LED，所述发光二极管还包括形成在p电极层上的p电极焊盘。
9.如权利要求6所述的LED，其中，绝缘层使n电极层与p型半导体层和活性层在通孔内绝缘。
10.如权利要求9所述的LED管，所述发光二极管还包括布置在半导体堆叠件上并且具有凹凸图案的透明氧化物层。
11.一种制造LED的方法，所述方法包括：
在GaN基底上形成第一GaN层、牺牲层和第二GaN层，牺牲层的带隙比这些GaN层的带隙窄；
形成贯穿第二GaN层和牺牲层的凹槽；
在第二GaN层上生长GaN基半导体层以形成半导体堆叠件；
在半导体堆叠件上形成支撑基底；以及
通过蚀刻牺牲层来从半导体堆叠件去除GaN基底。
12.如权利要求11所述的方法，其中，牺牲层由InGaN形成。
13.如权利要求11所述的方法，其中，利用光增强化学蚀刻技术来执行蚀刻牺牲层的步骤。
14.如权利要求13所述的方法，其中，通过利用穿过KOH溶液或NaOH溶液中的GaN基底的光照射牺牲层来执行蚀刻牺牲层的步骤。
15.如权利要求11所述的方法，所述方法还包括：在去除GaN基底之后，在n型半导体层上形成具有凹凸图案的透明氧化物层。
16.如权利要求11所述的方法，所述方法还包括：在形成支撑基底之前，形成与半导体堆叠件欧姆接触的p电极层，
其中，半导体堆叠件包括GaN基n型半导体层、GaN基活性层和GaN基p型半导体层，以及
其中，p电极层与p型半导体层欧姆接触。
17.如权利要求16所述的方法，所述方法还包括：在形成支撑基底之前，
形成贯穿p型半导体层和活性层的通孔；
形成覆盖通孔的内壁和p电极层的绝缘层；以及
形成穿过通孔电连接至n型半导体层的n电极层。
18.如权利要求17所述的方法，所述方法还包括：
在去除GaN基底之后，去除半导体堆叠件的一部分以暴露p电极层；以及
在p电极层上形成p电极焊盘。
19.如权利要求11所述的方法，其中，凹槽包括网状凹槽或多个条状凹槽。
20.如权利要求11所述的方法，所述方法还包括：
在支撑基底下方形成结合焊盘。
21.一种制造LED的方法，所述方法包括：
在GaN基底上形成GaN层和牺牲层，牺牲层由带隙比GaN层的带隙窄的GaN基半导体形成；
在牺牲层上生长GaN基半导体层以形成半导体堆叠件；
形成贯穿半导体堆叠件和牺牲层的凹槽；
在半导体堆叠件上形成支撑基底；以及
蚀刻牺牲层以使GaN基底与半导体堆叠件分开。
22.一种制造半导体装置的方法，所述方法包括：
准备支撑基底和块基底；
在支撑基底的一个表面上形成接合层；
利用接合层使块基底接合在支撑基底的所述表面上；以及
将块基底切割成距离接合层预定的厚度并使其分开以形成种子层。
CN201280062150.4A 2011-12-14 2012-12-13 半导体装置和制造半导体装置的方法 Active CN104025319B (zh)

Applications Claiming Priority (9)

Application Number Priority Date Filing Date Title
KR10-2011-0134130 2011-12-14
KR1020110134130A KR20130067515A (ko) 2011-12-14 2011-12-14 반도체 소자 제조 방법
KR10-2011-0135513 2011-12-15
KR1020110135513A KR101899479B1 (ko) 2011-12-15 2011-12-15 반극성 발광 다이오드 및 그것을 제조하는 방법
KR1020120026948A KR101899474B1 (ko) 2012-03-16 2012-03-16 고효율 발광 다이오드 제조 방법
KR10-2012-0026879 2012-03-16
KR10-2012-0026948 2012-03-16
KR1020120026879A KR20130104921A (ko) 2012-03-16 2012-03-16 고효율 발광 다이오드 및 그것을 제조하는 방법
PCT/KR2012/010852 WO2013089459A1 (en) 2011-12-14 2012-12-13 Semiconductor device and method of fabricating the same

Publications (2)

Publication Number Publication Date
CN104025319A true CN104025319A (zh) 2014-09-03
CN104025319B CN104025319B (zh) 2016-12-14

Family

ID=48612829

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280062150.4A Active CN104025319B (zh) 2011-12-14 2012-12-13 半导体装置和制造半导体装置的方法

Country Status (4)

Country Link
US (1) US20140339566A1 (zh)
JP (2) JP5956604B2 (zh)
CN (1) CN104025319B (zh)
WO (1) WO2013089459A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110600435A (zh) * 2019-09-05 2019-12-20 方天琦 多层复合基板结构及其制备方法
CN110600436A (zh) * 2019-09-05 2019-12-20 方天琦 多层复合基板结构及其制备方法
CN111180480A (zh) * 2017-11-27 2020-05-19 首尔伟傲世有限公司 显示器用发光元件和具有其的显示装置

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3923352A1 (en) 2010-01-27 2021-12-15 Yale University, Inc. Conductivity based selective etch for gan devices and applications thereof
JP2015177030A (ja) * 2014-03-14 2015-10-05 スタンレー電気株式会社 発光装置
US11095096B2 (en) 2014-04-16 2021-08-17 Yale University Method for a GaN vertical microcavity surface emitting laser (VCSEL)
DE102014106505A1 (de) * 2014-05-08 2015-11-12 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung einer Halbleiterschichtenfolge
KR20160037060A (ko) * 2014-09-26 2016-04-05 서울바이오시스 주식회사 발광소자 및 그 제조 방법
US11043792B2 (en) * 2014-09-30 2021-06-22 Yale University Method for GaN vertical microcavity surface emitting laser (VCSEL)
TWM506378U (zh) * 2014-10-15 2015-08-01 Paragon Sc Lighting Tech Co 用於提供照明的發光結構及用於承載發光二極體的電路基板
US11018231B2 (en) 2014-12-01 2021-05-25 Yale University Method to make buried, highly conductive p-type III-nitride layers
KR20160084570A (ko) * 2015-01-05 2016-07-14 에스케이하이닉스 주식회사 반도체 메모리 소자의 제조방법
JP6961225B2 (ja) 2015-05-19 2021-11-05 イェール ユニバーシティーYale University 格子整合クラッド層を有する高い閉じ込め係数のｉｉｉ窒化物端面発光レーザーダイオードに関する方法およびデバイス
JP6570312B2 (ja) * 2015-05-22 2019-09-04 スタンレー電気株式会社 半導体発光素子及び半導体発光装置
CN113066812B (zh) * 2017-12-21 2023-05-05 厦门市三安光电科技有限公司 微发光元件
US11380765B2 (en) * 2018-03-02 2022-07-05 Sciocs Company Limited Structure and intermediate structure
DE102018107293A1 (de) * 2018-03-27 2019-10-02 Osram Opto Semiconductors Gmbh Verfahren zur bearbeitung einer halbleiterschichtenfolge und optoelektronischer halbleiterchip
KR102575569B1 (ko) * 2018-08-13 2023-09-07 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 반도체 소자
US10886447B2 (en) * 2018-09-14 2021-01-05 Seoul Viosys Co., Ltd. Light emitting device
US20220108883A1 (en) * 2019-03-01 2022-04-07 The Regents Of The University Of California Method for flattening a surface on an epitaxial lateral growth layer
KR20200137540A (ko) * 2019-05-30 2020-12-09 서울바이오시스 주식회사 수직형 발광 다이오드
GB2593693B (en) * 2020-03-30 2022-08-03 Plessey Semiconductors Ltd LED precursor

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101257075A (zh) * 2008-03-13 2008-09-03 鹤山丽得电子实业有限公司 一种发光二极管器件及其制造方法
CN101515700A (zh) * 2008-02-22 2009-08-26 住友电气工业株式会社 Iii族氮化物发光器件及制造iii族氮化物基半导体发光器件的方法
CN102037575A (zh) * 2008-03-27 2011-04-27 宋俊午 发光元件及其制造方法
US20110140122A1 (en) * 2003-11-13 2011-06-16 Cree, Inc. LARGE AREA, UNIFORMLY LOW DISLOCATION DENSITY GaN SUBSTRATE AND PROCESS FOR MAKING THE SAME
US20110215358A1 (en) * 2010-03-08 2011-09-08 Sung Min Hwang Light emitting device
CN102217105A (zh) * 2008-10-22 2011-10-12 三星Led株式会社 半导体发光器件
CN102244172A (zh) * 2010-05-11 2011-11-16 三星Led株式会社 半导体发光器件及其制造方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2262007B1 (en) * 2002-01-28 2016-11-23 Nichia Corporation Nitride semiconductor element with supporting substrate
US7932111B2 (en) * 2005-02-23 2011-04-26 Cree, Inc. Substrate removal process for high light extraction LEDs
KR100631981B1 (ko) * 2005-04-07 2006-10-11 삼성전기주식회사 수직구조 ３족 질화물 발광 소자 및 그 제조 방법
JP2007214500A (ja) * 2006-02-13 2007-08-23 Mitsubishi Chemicals Corp 半導体部材及びその製造方法
JP2007266571A (ja) * 2006-02-28 2007-10-11 Mitsubishi Cable Ind Ltd Ｌｅｄチップ、その製造方法および発光装置
KR100816841B1 (ko) * 2006-08-14 2008-03-26 삼성전기주식회사 수직구조 질화갈륨계 발광다이오드 소자 및 그 제조방법
US7842963B2 (en) * 2006-10-18 2010-11-30 Koninklijke Philips Electronics N.V. Electrical contacts for a semiconductor light emitting apparatus
DE102007022947B4 (de) * 2007-04-26 2022-05-05 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronischer Halbleiterkörper und Verfahren zur Herstellung eines solchen
US20080303033A1 (en) * 2007-06-05 2008-12-11 Cree, Inc. Formation of nitride-based optoelectronic and electronic device structures on lattice-matched substrates
JP5196111B2 (ja) * 2007-07-02 2013-05-15 日亜化学工業株式会社 半導体発光素子
US9754926B2 (en) * 2011-01-31 2017-09-05 Cree, Inc. Light emitting diode (LED) arrays including direct die attach and related assemblies
US8865489B2 (en) * 2009-05-12 2014-10-21 The Board Of Trustees Of The University Of Illinois Printed assemblies of ultrathin, microscale inorganic light emitting diodes for deformable and semitransparent displays
JP5381439B2 (ja) * 2009-07-15 2014-01-08 住友電気工業株式会社 Ｉｉｉ族窒化物半導体光素子
CN104600167B (zh) * 2009-09-07 2017-12-12 崇高种子公司 半导体发光元件
KR101072034B1 (ko) * 2009-10-15 2011-10-10 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
KR101114047B1 (ko) * 2009-10-22 2012-03-09 엘지이노텍 주식회사 발광소자 및 그 제조방법
TW201118946A (en) * 2009-11-24 2011-06-01 Chun-Yen Chang Method for manufacturing free-standing substrate and free-standing light-emitting device
JP5423390B2 (ja) * 2009-12-26 2014-02-19 豊田合成株式会社 Ｉｉｉ族窒化物系化合物半導体素子及びその製造方法
KR101252032B1 (ko) * 2010-07-08 2013-04-10 삼성전자주식회사 반도체 발광소자 및 이의 제조방법
JP5582054B2 (ja) * 2011-02-09 2014-09-03 豊田合成株式会社 半導体発光素子

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110140122A1 (en) * 2003-11-13 2011-06-16 Cree, Inc. LARGE AREA, UNIFORMLY LOW DISLOCATION DENSITY GaN SUBSTRATE AND PROCESS FOR MAKING THE SAME
CN101515700A (zh) * 2008-02-22 2009-08-26 住友电气工业株式会社 Iii族氮化物发光器件及制造iii族氮化物基半导体发光器件的方法
CN101257075A (zh) * 2008-03-13 2008-09-03 鹤山丽得电子实业有限公司 一种发光二极管器件及其制造方法
CN102037575A (zh) * 2008-03-27 2011-04-27 宋俊午 发光元件及其制造方法
CN102217105A (zh) * 2008-10-22 2011-10-12 三星Led株式会社 半导体发光器件
US20110215358A1 (en) * 2010-03-08 2011-09-08 Sung Min Hwang Light emitting device
CN102244172A (zh) * 2010-05-11 2011-11-16 三星Led株式会社 半导体发光器件及其制造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111180480A (zh) * 2017-11-27 2020-05-19 首尔伟傲世有限公司 显示器用发光元件和具有其的显示装置
CN110600435A (zh) * 2019-09-05 2019-12-20 方天琦 多层复合基板结构及其制备方法
CN110600436A (zh) * 2019-09-05 2019-12-20 方天琦 多层复合基板结构及其制备方法

Also Published As

Publication number Publication date
US20140339566A1 (en) 2014-11-20
CN104025319B (zh) 2016-12-14
JP5956604B2 (ja) 2016-07-27
JP2016006896A (ja) 2016-01-14
JP2015500573A (ja) 2015-01-05
JP6025933B2 (ja) 2016-11-16
WO2013089459A1 (en) 2013-06-20

Similar Documents

Publication Publication Date Title
CN104025319A (zh) 半导体装置和制造半导体装置的方法
KR101358701B1 (ko) 여러 파장의 광을 방출하도록 구성된 반도체 발광 장치
TWI559573B (zh) 發光二極體
KR101622308B1 (ko) 발광소자 및 그 제조방법
KR20090095656A (ko) 감소된 변형 발광층을 갖는 ⅲ-질화물 발광 디바이스
US8486730B2 (en) Method of separating light-emitting diode from a growth substrate
JP5112761B2 (ja) 化合物半導体素子およびそれを用いる照明装置ならびに化合物半導体素子の製造方法
JP2010219310A (ja) 光デバイスおよび光デバイス構造
CN103999245A (zh) 半导体装置及制造半导体装置的方法
US7781248B2 (en) Method of manufacturing nitride semiconductor light emitting device and nitride semiconductor light emitting device manufactured using the method
KR100978568B1 (ko) 질화물 반도체 발광소자의 제조 방법
KR20130071142A (ko) 발광 소자 및 그 제조 방법
KR101316121B1 (ko) 수직형 발광 다이오드의 제조방법
CN102891232B (zh) 半导体发光器件及其制造方法
KR101652791B1 (ko) 반도체 소자 제조 방법
KR20130067514A (ko) 반도체 소자 제조 방법
KR20140036396A (ko) 다공성 투명 전극을 포함하는 발광 다이오드 및 그 제조 방법
KR20130136260A (ko) 반도체 발광소자 패키지 및 그 제조방법
KR101364719B1 (ko) 수직형 발광 다이오드 제조방법
KR102128835B1 (ko) 그래핀 양자점 광증폭 발광소자를 포함하는 자동차 전장 부품
KR101899474B1 (ko) 고효율 발광 다이오드 제조 방법
KR20240024292A (ko) 방사선 방출 반도체 칩을 제조하기 위한 방법, 및 방사선 방출 반도체 칩
KR20240078519A (ko) 발광 장치의 제조방법 및 그에 의한 발광 장치
KR20110113311A (ko) 기판 분리 기술을 이용한 발광 다이오드 제조방법
KR20130073546A (ko) 반도체 소자 및 이를 제조하는 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant