[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

CN110600436A - 多层复合基板结构及其制备方法 - Google Patents

多层复合基板结构及其制备方法 Download PDF

Info

Publication number
CN110600436A
CN110600436A CN201910836789.7A CN201910836789A CN110600436A CN 110600436 A CN110600436 A CN 110600436A CN 201910836789 A CN201910836789 A CN 201910836789A CN 110600436 A CN110600436 A CN 110600436A
Authority
CN
China
Prior art keywords
single crystal
layer
epitaxial
seed layer
density
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910836789.7A
Other languages
English (en)
Inventor
方天琦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Priority to CN201910836789.7A priority Critical patent/CN110600436A/zh
Publication of CN110600436A publication Critical patent/CN110600436A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6835—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during build up manufacturing of active devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本发明公开了一种多层复合半导体基板结构及其制作方法，该结构包括一高质量单晶外延层，一高质量单晶外延种子层、一键合界面层和一低质量单晶支撑基板层；外延种子层通过键合转移或薄化等方法至单晶支撑基板层之上，可以用于外延层的外延。该多层复合半导体基板的主体为低质量单晶支撑基板层，在通过高质量外延薄层实现功能的同时，可显著降低成本。

Description

多层复合基板结构及其制备方法
技术领域
本发明涉及半导体工艺和半导体封装技术领域，特别涉及一种多层复合半导体基板结构及其制备工艺方法。
背景技术
目前大尺寸高品质单晶基板获取困难，成本高昂。
一种方法是将高品质薄层转移至多晶基板上，然后外延以降低成本，然而：
(1)多晶基板需要专门制作，而且均一化的研磨仍较困难。
(2)此外，仍无法非常好的将低品质单晶基板利用起来。
(3)尺寸仍受限。
综上所述，目前仍无非常完好的解决方法。
发明内容
有鉴于此，本发明系提供一种多层复合半导体基板结构及其制备方法，以解决现有技术实现困难的问题。
根据本发明的一个方面，提供了一种多层复合半导体基板结构，该多层复合半导体基板结构包括一高质量的单晶外延层，一高质量的单晶外延种子层、一键合界面层和一低质量单晶支撑基板，其中，该单晶外延种子层通过一键合界面层与一单晶支撑基板键合，该键合界面层形成于外延种子层与单晶支撑基板的键合工艺，位于外延种子层与单晶支撑基板之间，外延层生长于外延种子层之上，且可包含形核层和缓冲层。外延层形成后，可对外延层和外延种子层两层或外延层、外延种子层和键合界面层三层进行图形化加工。
上述方案中，该外延层为下列材料中的一种或多种组成：单晶碳化硅(4H或6H)、单晶硅、单晶氮化镓、单晶氮化铝、单晶氧化锌、单晶氧化镓和单晶金刚石，厚度范围为10纳米-300微米，微管密度小于0.1个/cm2，位错总密度小于5×103个/cm2，贯通位错密度小于1×103个/cm2，基面位错密度小于100个/cm2，无多型区域(强光灯观测)，晶片方向不限。
上述方案中，该外延层为下列材料中的一种或多种组成：单晶碳化硅(4H或6H)、单晶硅、单晶氮化镓、单晶氮化铝、单晶氧化锌、单晶氧化镓和单晶金刚石，厚度范围为10纳米-300微米，微管密度小于0.1个/cm2，位错总密度小于5×103个/cm2，贯通位错密度小于1×103个/cm2，基面位错密度小于1个/cm2，无多型区域(强光灯观测)，晶片方向不限。
上述方案中，该外延种子层为下列材料中的一种或多种组成：单晶碳化硅(4H或6H)、单晶硅、单晶氮化镓、单晶氮化铝、单晶氧化锌、单晶氧化镓和单晶金刚石，厚度范围为10纳米-50微米，微管密度小于0.1个/cm2，位错总密度小于5×103个/cm2，贯通位错密度小于1×103个/cm2，基面位错密度小于100个/cm2，无多型区域(强光灯观测)，晶片方向不限，该外延种子层可通过已知的表面处理方法使其表面光滑，适合外延。
上述方案中，该键合界面层的厚度范围为0.1-50纳米，为下列材料中的一种或多种叠层：硅，氧化硅、氧化铝、氮化硅、氮化铝、碳化硅、氮碳化学物、氧化铪、氧化铒和氧化锆；晶型不限，可为非晶、单晶和多晶。
上述方案中，该支撑衬底为下列材料的一种或多种：单晶碳化硅(4H或6H)，单晶氮化镓，单晶氮化铝，单晶氧化镓，单晶金刚石和单晶ScAlMgO4等材料，厚度为300～1000微米，微管密度大于0.1个/cm2，位错总密度大于5×103个/cm2，贯通位错密度大于1×103个/cm2，基面位错密度大于100个/cm2，多型区域(强光灯观测)无限制，晶片方向不限。
根据本发明的另一个方面，提供了上述多层复合半导体基板的一种制备方法，
该方法包括：将单晶外延种子层通过键合和层转移方法通过一键合界面层与单晶支撑基板键合，该键合界面层形成于外延种子层与单晶支撑基板的键合工艺，位于外延种子层与单晶支撑基板之间，该单晶外延种子层具有一上表面；通过研磨抛光等已公开方法使单晶外延种子层露出的第一表面光滑，使其适用于后续外延工艺；
通过已公开的外延生长方法，在外延种子层形成外延层，此外延层可以包含形核层和缓冲层。外延层形成后，亦可对外延层和外延种子层两层或外延层、外延种子层和键合界面层三层进行图形化加工；
该方法亦包括：将单晶外延种子层通过临时键合和层转移方法将该单晶外延种子层先临时转移到一临时晶圆上，通过研磨抛光等已公开方法使单晶外延种子层露出的第二表面光滑，而后通过键合和临时晶圆的解键合剥离将该单晶外延种子层转移至单晶支撑基板，一键合界面层形成于单晶外延种子层的第二表面和单晶支撑基板的第一表面之间；通过研磨抛光、清洗等已公开方法使单晶外延种子层露出的第一表面洁净光滑，使其适用于后续外延工艺；通过已公开的外延生长方法，在外延种子层形成外延层，此外延层可以包含形核层和缓冲层。外延层形成后，亦可对外延层和外延种子层两层或外延层、外延种子层和键合界面层三层进行图形化加工；
该方法亦包括：单晶支撑基板的第一表面在和外延种子层键合前亦可进行图形化刻蚀加工；刻蚀后的表面可以具有均匀分布立方体结构，亦可具有均匀分布的环形槽等结构，刻蚀深度不小于500纳米，刻蚀单位图形的宽度不小于500纳米；
该方法亦包括：单晶支撑基板的尺寸可以远大于单晶外延种子层；转移到单晶支撑基板之上的高品质单晶外延种子层可以是多个小直径的晶圆尺寸的薄层；转移过程可以同时也可以是多次。
上述方案中，该支撑衬底为下列材料的一种或多种：单晶碳化硅(4H或6H)，单晶氮化镓，单晶氮化铝，单晶氧化镓，单晶金刚石和单晶ScAlMgO4等材料，厚度为300～1000微米，微管密度大于0.1个/cm2，位错总密度大于5×103个/cm2，贯通位错密度大于1×103个/cm2，基面位错密度大于100个/cm2，多型区域(强光灯观测)无限制，晶片方向不限。
上述方案中，该键合界面层的厚度范围为0.1-50纳米，为下列材料中的一种或多种叠层：硅，氧化硅、氧化铝、氮化硅、氮化铝、碳化硅、氮碳化学物、氧化铪、氧化铒和氧化锆；晶型不限，可为非晶、单晶和多晶。
上述方案中，该外延种子层为下列材料中的一种或多种组成：单晶碳化硅(4H或6H)、单晶硅、单晶氮化镓、单晶氮化铝、单晶氧化锌、单晶氧化镓和单晶金刚石，厚度范围为10纳米-50微米，微管密度小于0.1个/cm2，位错总密度小于5×103个/cm2，贯通位错密度小于1×103个/cm2，基面位错密度小于100个/cm2，无多型区域(强光灯观测)，晶片方向不限，该外延种子层可通过已知的表面处理方法使其表面光滑，适合外延。
上述方案中，该外延层为下列材料中的一种或多种组成：单晶碳化硅(4H或6H)、单晶硅、单晶氮化镓、单晶氮化铝、单晶氧化锌、单晶氧化镓和单晶金刚石，厚度范围为10纳米-300微米，微管密度小于0.1个/cm2，位错总密度小于5×103个/cm2，贯通位错密度小于1×103个/cm2，基面位错密度小于100个/cm2，无多型区域(强光灯观测)，晶片方向不限。
上述方案中，该外延层为下列材料中的一种或多种组成：单晶碳化硅(4H或6H)、单晶硅、单晶氮化镓、单晶氮化铝、单晶氧化锌、单晶氧化镓和单晶金刚石，厚度范围为10纳米-300微米，微管密度小于0.1个/cm2，位错总密度小于5×103个/cm2，贯通位错密度小于1×103个/cm2，基面位错密度小于1个/cm2，无多型区域(强光灯观测)，晶片方向不限。从上述技术方案可以看出，本发明具有以下有益效果：
1、本发明提供的这种多层复合半导体基板结构及其制备方法，因为支撑衬底易加工成本低且昂贵的高质量单晶晶圆可以通过公知的层转移方法重复利用，进而节约材料成本。
2、本发明提供的这种多层复合半导体基板结构及其制备方法，因为支撑衬底可以在不追求高质量的条件下尽可能做大，为大尺寸加工提供了可能，进而节约加工成本。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简要介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域的普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1为依照本发明实施例的多层复合基板结构的一种结构示意图。
图2为依照本发明实施例的多层复合基板结构的另一种结构示意图。
图3为依照本发明实施例的多层复合基板结构制作的一过程示意图。
图4为依照本发明实施例的多层复合基板结构制作的另一过程示意图。
图5和6为依照本发明实施例的将多个小尺寸的种子层转移至大尺寸的支撑衬底的示意图。
【附图标记】
100––单晶支撑衬底；
101––键合界面层；
102–––用于外延的单晶种子层；1021––单晶种子层第一表面
103––单晶外延层；104––临时支撑衬底
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明进一步详细说明。具体实施例及附图仅用于更好理解本发明的内容而非限制本发明的保护范围。实施例附图的结构中各组成部分非按正常比例缩放，故不代表实施例中各结构的实际相对大小。
如图1所示，本发明提供的多层复合半导体基板结构包括一单晶外延层103、一单晶外延种子层102、一键合界面层101和一支撑衬底100，其中：该单晶外延种子层102形成于支撑衬底之上，该单晶外延种子层102通过一键合界面层101与支撑衬底100键合，该键合界面层101形成于外延种子层102与支撑衬底100的键合工艺，位于外延种子层102与支撑衬底100之间，外延层103生长于外延种子层102之上，且可包含形核层和缓冲层；
外延层103主要用于后续的器件制作，可为下列材料中的一种或多种组成：单晶碳化硅(4H或6H)、单晶硅、单晶氮化镓、单晶氮化铝、单晶氧化锌、单晶氧化镓和单晶金刚石，厚度范围为10纳米-300微米，微管密度小于0.1个/cm2，位错总密度小于5×103个/cm2，贯通位错密度小于1×103个/cm2，基面位错密度小于1个/cm2，无多型区域(强光灯观测)，晶片方向不限。
外延种子层102主要用于外延层的生长，为下列材料中的一种或多种组成：单晶碳化硅(4H或6H)、单晶硅、单晶氮化镓、单晶氮化铝、单晶氧化锌、单晶氧化镓和单晶金刚石，厚度范围为10纳米-50微米，微管密度小于0.1个/cm2，位错总密度小于5×103个/cm2，贯通位错密度小于1×103个/cm2，基面位错密度小于100个/cm2，无多型区域(强光灯观测)，晶片方向不限，该外延种子层可通过已知的表面处理方法使其表面光滑，适合外延。
键合界面层101的厚度范围为0.1-50纳米，为下列材料中的一种或多种叠层：硅，氧化硅、氧化铝、氮化硅、氮化铝、碳化硅、氮碳化学物、氧化铪、氧化铒和氧化锆；晶型不限，可为非晶、单晶和多晶。
支撑衬底100可为下列材料的一种或多种：单晶碳化硅(4H或6H)，单晶氮化镓，单晶氮化铝，单晶氧化镓，单晶金刚石和单晶ScAlMgO4等材料，厚度为300～1000微米，微管密度大于0.1个/cm2，位错总密度大于5×103个/cm2，贯通位错密度大于1×103个/cm2，基面位错密度大于100个/cm2，多型区域(强光灯观测)无限制，晶片方向不限。
在本发明一实施例中，在外延层103形成后，可对外延层103和外延种子层102两层或外延层103、外延种子层102和键合界面层101三层进行图形化加工。
在本发明的一实施例中，支撑衬底100为单晶碳化硅，键合界面层101为非晶碳化硅,外延种子层102为单晶碳化硅层，外延层103为单晶碳化硅层或单晶铝氮化镓/氮化镓；各层的厚度可根据实际需求在权利要求范围内进行调整，例如外延种子层102和键合界面层101厚度分为0.5微米和5纳米。支撑衬底100厚度为360微米，微管密度为1个/cm2，位错总密度为5×104个/cm2，贯通位错密度为1×104个/cm2，基面位错密度为1000个/cm2，多型区域(强光灯观测)占15％，晶片方向为(0001)。单晶外延种子层102和单晶外延层103的微管密度为0个/cm2，位错总密度为1×103个/cm2，贯通位错密度为1×103个/cm2，基面位错密度为1个/cm2，多型区域(强光灯观测)占0％，晶片方向为(0001)。
在本发明的一实施例中，支撑沉积100为ScAlMgO4，键合界面层101为非晶硅,外延种子层102为单晶碳化硅层，外延层103为单晶铝氮化镓/氮化镓；各层的厚度可根据实际需求在权利要求范围内进行调整，例如外延种子层102厚度分为1微米。
基于上述本发明实施例提供的多层复合半导体基板结构，本发明实施例还提供了制备这种可拆解的多层复合半导体基板结构的两种方法。
方法一具体包括以下步骤：
步骤1：通过键合方法将外延种子层转移到支撑衬底之上，在键合工艺中会形成一键合界面层，具体键合是指低温直接或间接键合甚至室温下键合，比如通过表面活性化方法或等离子体活化方法等，具体转移方法包括离子注入分离、刻蚀和激光剥离等方法；并对外延种子层的第一表面进行研磨，使其适合外延。
步骤3：在外延种子层进行外延，获得一外延层，外延方法可为已知的方法如比如分子束外延，有机金属化学气相沉积法等。外延层可包含形核层或缓冲层；进而得到多层复合基板结构。
基于上述本发明实施例提供的制备该多层复合基板结构的方法，以下结合图1-6对制备工艺进行详细说明。
如图3所示，提供一支撑衬底100，材料选择为半绝缘单晶碳化硅。将外延种子层通过键合转移方法转至半绝缘单晶碳化硅表面之上，有一上表面1021；在键合工艺中形成一键合界面层101，键合界面层为键合过程中形成的非晶碳化硅，转移方法为离子注入和晶圆键合。而后对该种子层进行研磨使其表面光滑化。
除直接键合转移外，还有另一种转移方式如图4所示，具体为有一临时支撑衬底晶圆104，在其上通过键合转移方法形成外延种子层102，有第一上表面1021，将其第一表面1021与支撑衬底上表面键合，然后去除临时支撑衬底104，是外延种子层第二表面1022露出，表面处理后可用于外延。具体临时支撑衬底200材料可以是硅，外延种子层102的材料为高质量单晶碳化硅层，厚度为500纳米。
在本发明实施例中，键合方法可采用表面活性化键合方法在超高真空里进行室温下直接键合。在直接接合过程中，在超高真空(10-6Pa)中使用加速原子束或离子束比如氩(Ar)轰击支撑衬底100的上表面和外延种子层102的第一表面1021，达到表面激活的目的，进而在室温下获得均一的高强度键合，此时键合界面层为由轰击引起的非晶碳化硅层。需要理解的是，此键合步骤中使用的键合方法并不局限于表面活性化键合方法，也可以是其他键合方法比如等离子体激活键合等，也可以通过沉积中间层的方式来实现间接键合。
在本发明实施例中，在外延层103形成后，可对外延层103和外延种子层102两层或外延层103、外延种子层102和键合界面层101三层进行图形化加工。
在本发明实施例中，单晶支撑基板的第一表面在和外延种子层键合前亦可进行图形化刻蚀加工；刻蚀后的表面可以具有均匀分布立方体结构，亦可具有均匀分布的环形槽等结构，刻蚀深度为1微米，刻蚀单位图形的宽度为1微米。该多层复合基板的横截面示意图如图2所示。
在本发明实施例中，单晶支撑基板的尺寸可以远大于单晶外延种子层；转移到单晶支撑基板之上的高品质单晶外延种子层可以是多个小尺寸的薄层，形状不限，如图5和6所示；转移过程可以同时也可以是多次。
以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种多层复合半导体基板结构，该复合基板结构包括一高质量的单晶外延层，一高质量的单晶外延种子层、一键合界面层和一低质量单晶支撑基板，其中：
该单晶外延种子层通过一键合界面层与一单晶支撑基板键合，该键合界面层形成于外延种子层与单晶支撑基板的键合工艺，位于外延种子层与单晶支撑基板之间，外延层生长于外延种子层之上，且可包含形核层和缓冲层。
2.根据权利要求1所述的多层复合基板结构，其中，所述支撑衬底为下列材料的一种或多种：单晶碳化硅(4H或6H)，单晶氮化镓，单晶氮化铝，单晶氧化镓，单晶金刚石和单晶ScAlMgO4等材料，厚度为300～1000微米，微管密度大于0.1个/cm2，位错总密度大于5×103个/cm2，贯通位错密度大于1×103个/cm2，基面位错密度大于100个/cm2，多型区域(强光灯观测)无限制，晶片方向不限。
3.根据权利要求1所述的多层复合基板结构，其中，所述键合界面层的厚度范围为0.1-500纳米，为下列材料中的一种或多种叠层：硅，氧化硅、氧化镓、氧化铝、氮化硅、氮化铝、碳化硅、氮铝氧化学物、氮碳化学物、氮碳氧化学物、氧化锌、氧化铪、氧化铒和氧化锆；晶型不限，可为非晶、单晶和多晶。
4.根据权利要求1所述的多层复合基板结构，其中，所述外延种子层为下列单晶材料中的一种或多种组成：单晶碳化硅(4H或6H)、单晶硅、单晶氮化镓、单晶氮化铝、单晶氧化锌、单晶氧化镓和单晶金刚石，厚度范围为10纳米-50微米，微管密度小于0.1个/cm2，位错总密度小于5×103个/cm2，贯通位错密度小于1×103个/cm2，基面位错密度小于100个/cm2，无多型区域(强光灯观测)，晶片方向不限。
5.根据权利要求1所述的多层复合基板结构，其中，所述外延层为下列材料中的一种或多种组成：单晶碳化硅(4H或6H)、单晶硅、单晶氮化镓、单晶氮化铝、单晶氧化锌、单晶氧化镓和单晶金刚石，厚度范围为10纳米-300微米，微管密度小于0.1个/cm2，位错总密度小于5×103个/cm2，贯通位错密度小于1×103个/cm2，基面位错密度小于100个/cm2，无多型区域(强光灯观测)，晶片方向不限。
6.根据权利要求1所述的多层复合基板结构，其中，所述外延层为下列材料中的一种或多种组成：单晶碳化硅(4H或6H)、单晶硅、单晶氮化镓、单晶氮化铝、单晶氧化锌、单晶氧化镓和单晶金刚石，厚度范围为10纳米-300微米，微管密度小于0.1个/cm2，位错总密度小于5×103个/cm2，贯通位错密度小于1×103个/cm2，基面位错密度小于1个/cm2，无多型区域(强光灯观测)，晶片方向不限。
7.一种制备权利要求1至5中任一项所述的制作的多层复合半导体基板结构的方法，包括：
将单晶外延种子层通过键合和层转移方法通过一键合界面层与单晶支撑基板键合，该键合界面层形成于外延种子层与单晶支撑基板的键合工艺，位于外延种子层与单晶支撑基板之间，该单晶外延种子层具有一上表面；通过研磨抛光等已公开方法使单晶外延种子层露出的第一表面光滑，使其适用于后续外延工艺；
通过已公开的外延生长方法，在外延种子层形成外延层，此外延层可以包含形核层和缓冲层。外延层形成后，亦可对外延层和外延种子层两层或外延层、外延种子层和键合界面层三层进行图形化加工。
8.一种制备权利要求1至5中任一项所述的制作的多层复合半导体基板结构的方法，包括：
将单晶外延种子层通过临时键合和层转移方法将该单晶外延种子层先临时转移到一临时晶圆上，通过研磨抛光等已公开方法使单晶外延种子层露出的第二表面光滑，而后通过键合和临时晶圆的解键合剥离将该单晶外延种子层转移至单晶支撑基板，一键合界面层形成于单晶外延种子层的第二表面和单晶支撑基板的第一表面之间；通过研磨抛光、清洗等已公开方法使单晶外延种子层露出的第一表面洁净光滑，使其适用于后续外延工艺。
通过已公开的外延生长方法，在外延种子层形成外延层，此外延层可以包含形核层和缓冲层。外延层形成后，亦可对外延层和外延种子层两层或外延层、外延种子层和键合界面层三层进行图形化加工。
9.根据权利要求6和7所述的制备多层复合基板结构的方法，其中，单晶支撑基板的第一表面在和外延种子层键合前亦可进行图形化刻蚀加工；刻蚀后的表面可以具有均匀分布立方体结构，亦可具有均匀分布的环形槽等结构，刻蚀深度不小于500纳米，刻蚀单位图形的宽度不小于500纳米。
10.根据权利要求6和7所述的制备多层复合基板结构的方法，其中，单晶支撑基板的尺寸可以远大于单晶外延种子层；转移到单晶支撑基板之上的高品质单晶外延种子层可以是多个小尺寸的薄层，形状不限；转移过程可以同时也可以是多次。
CN201910836789.7A 2019-09-05 2019-09-05 多层复合基板结构及其制备方法 Pending CN110600436A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910836789.7A CN110600436A (zh) 2019-09-05 2019-09-05 多层复合基板结构及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910836789.7A CN110600436A (zh) 2019-09-05 2019-09-05 多层复合基板结构及其制备方法

Publications (1)

Publication Number Publication Date
CN110600436A true CN110600436A (zh) 2019-12-20

Family

ID=68857602

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910836789.7A Pending CN110600436A (zh) 2019-09-05 2019-09-05 多层复合基板结构及其制备方法

Country Status (1)

Country Link
CN (1) CN110600436A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111865257A (zh) * 2020-07-02 2020-10-30 中国科学院上海微系统与信息技术研究所 一种声波谐振器及其制备方法
CN112467024A (zh) * 2020-11-24 2021-03-09 上海新微科技集团有限公司 一种异质结构薄膜衬底的制备方法
WO2022120825A1 (zh) * 2020-12-11 2022-06-16 华为技术有限公司 外延衬底及其制备方法、半导体晶圆

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101273472A (zh) * 2005-09-27 2008-09-24 飞利浦拉米尔德斯照明设备有限责任公司 用于生长ⅲ-ⅴ发光器件的复合主体-晶种衬底
CN102203904A (zh) * 2008-10-30 2011-09-28 S.O.I.探测硅绝缘技术公司 形成具有减小的晶格应变的半导体材料层、半导体结构、装置的方法及包含具有减小的晶格应变的半导体材料层、半导体结构、装置的工程衬底
CN104025319A (zh) * 2011-12-14 2014-09-03 首尔伟傲世有限公司 半导体装置和制造半导体装置的方法
CN105051921A (zh) * 2013-03-15 2015-11-11 索泰克公司 具有包含InGaN的有源区的发光二极管半导体结构体

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101273472A (zh) * 2005-09-27 2008-09-24 飞利浦拉米尔德斯照明设备有限责任公司 用于生长ⅲ-ⅴ发光器件的复合主体-晶种衬底
CN102203904A (zh) * 2008-10-30 2011-09-28 S.O.I.探测硅绝缘技术公司 形成具有减小的晶格应变的半导体材料层、半导体结构、装置的方法及包含具有减小的晶格应变的半导体材料层、半导体结构、装置的工程衬底
CN104025319A (zh) * 2011-12-14 2014-09-03 首尔伟傲世有限公司 半导体装置和制造半导体装置的方法
CN105051921A (zh) * 2013-03-15 2015-11-11 索泰克公司 具有包含InGaN的有源区的发光二极管半导体结构体
CN105051918A (zh) * 2013-03-15 2015-11-11 索泰克公司 具有包含InGaN的有源区的半导体结构体、形成此类半导体结构体的方法以及由此类半导体结构体形成的发光器件

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111865257A (zh) * 2020-07-02 2020-10-30 中国科学院上海微系统与信息技术研究所 一种声波谐振器及其制备方法
CN111865257B (zh) * 2020-07-02 2021-10-19 中国科学院上海微系统与信息技术研究所 一种声波谐振器及其制备方法
CN112467024A (zh) * 2020-11-24 2021-03-09 上海新微科技集团有限公司 一种异质结构薄膜衬底的制备方法
CN112467024B (zh) * 2020-11-24 2023-04-07 上海新硅聚合半导体有限公司 一种异质结构薄膜衬底的制备方法
WO2022120825A1 (zh) * 2020-12-11 2022-06-16 华为技术有限公司 外延衬底及其制备方法、半导体晶圆

Similar Documents

Publication Publication Date Title
KR100805469B1 (ko) 특히 광학, 전자 공학 또는 광전자 공학용의 기판 제조방법, 및 이 방법에 의한 기판
JP4388741B2 (ja) 半導体薄層の移し換え方法とそれに使用するドナーウエハの製造方法
EP3349237B1 (en) Method for manufacturing sic composite substrate, and method for manufacturing semiconductor substrate
JP5031364B2 (ja) エピタキシャル成長層の形成方法
JP6582779B2 (ja) ＳｉＣ複合基板の製造方法
JP2023525597A (ja) 窒化物エピタキシャルウェーハ、その製造方法、および半導体デバイス
KR100746179B1 (ko) 에피택셜 기판의 준비 방법
JP2020074385A (ja) 半導体基板本体及びその上の機能層を分離する方法
CN110600436A (zh) 多层复合基板结构及其制备方法
TWI850519B (zh) 用於製作複合結構之方法，該複合結構包含一單晶ＳｉＣ薄層在一ＳｉＣ支撐底材上
CN111540684A (zh) 一种金刚石基异质集成氮化镓薄膜与晶体管的微电子器件及其制备方法
WO1999000538A1 (fr) Sic monocristallin et procede de preparation associe
US10431460B2 (en) Method for producing SiC composite substrate
CN110957289A (zh) 多层复合基板结构及其制备方法
CN109678106B (zh) 一种硅基异质集成4H-SiC外延薄膜结构的制备方法
CN114150376A (zh) 一种大尺寸单晶金刚石拼接生长方法
CN110600435A (zh) 多层复合基板结构及其制备方法
CN116084011A (zh) 一种碳化硅复合衬底及其制造方法
JP2021527618A (ja) グラフェンおよび／または六方晶窒化ホウ素を備えている層の上での炭化ケイ素の成長のためのシステムおよび方法ならびに関連物品
KR102523183B1 (ko) 육방정계 결정 구조의 2차원 막을 제조하기 위한 방법
US9761671B2 (en) Engineered substrates for use in crystalline-nitride based devices
CN111226314B (zh) 多层复合基板结构及其制备方法
JP2023502571A (ja) ＳｉＣでできたキャリア基材上に単結晶ＳｉＣの薄層を備える複合構造を作成するプロセス
JP6636239B2 (ja) 単結晶ダイヤモンドの製造方法、単結晶ダイヤモンド、単結晶ダイヤモンド基板の製造方法、単結晶ダイヤモンド基板及び半導体デバイス
US20230411140A1 (en) Method for producing a substrate for epitaxial growth of a gallium-based iii-n alloy layer

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20191220