NO173119B - System for synkronisering av digitale signaler - Google Patents
System for synkronisering av digitale signaler Download PDFInfo
- Publication number
- NO173119B NO173119B NO861137A NO861137A NO173119B NO 173119 B NO173119 B NO 173119B NO 861137 A NO861137 A NO 861137A NO 861137 A NO861137 A NO 861137A NO 173119 B NO173119 B NO 173119B
- Authority
- NO
- Norway
- Prior art keywords
- synchronization
- words
- data
- error
- word
- Prior art date
Links
- 238000012937 correction Methods 0.000 claims description 13
- 238000000034 method Methods 0.000 claims description 13
- 238000012544 monitoring process Methods 0.000 claims description 7
- 230000008569 process Effects 0.000 claims description 5
- 238000012360 testing method Methods 0.000 claims description 5
- 230000010355 oscillation Effects 0.000 claims description 3
- 230000008878 coupling Effects 0.000 claims description 2
- 238000010168 coupling process Methods 0.000 claims description 2
- 238000005859 coupling reaction Methods 0.000 claims description 2
- 238000012546 transfer Methods 0.000 claims 2
- 238000003780 insertion Methods 0.000 claims 1
- 230000037431 insertion Effects 0.000 claims 1
- 230000005540 biological transmission Effects 0.000 abstract description 4
- 239000011159 matrix material Substances 0.000 description 4
- 230000001960 triggered effect Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000011156 evaluation Methods 0.000 description 2
- 230000010363 phase shift Effects 0.000 description 2
- 238000012795 verification Methods 0.000 description 2
- 241000196324 Embryophyta Species 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 230000002238 attenuated effect Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/33—Synchronisation based on error coding or decoding
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/04—Speed or phase control by synchronisation signals
- H04L7/041—Speed or phase control by synchronisation signals using special codes as synchronising signal
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/04—Speed or phase control by synchronisation signals
- H04L7/048—Speed or phase control by synchronisation signals using the properties of error detecting or error correcting codes, e.g. parity as synchronisation signal
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/04—Speed or phase control by synchronisation signals
- H04L7/10—Arrangements for initial synchronisation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Theoretical Computer Science (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
- Mobile Radio Communication Systems (AREA)
- Communication Control (AREA)
- Time-Division Multiplex Systems (AREA)
- Information Transfer Systems (AREA)
Description
Oppfinnelsen angår et system for synkronisering av digitale informasjonssignaler i samsvar med ingressen til det etterfølgende krav 1.
Ved overførsel av informasjon fra ett sted til et annet føres informasjonen fra en informasjonskilde til en omformer som omdanner informasjonen til data såsom i form av elektriske signaler, analoge eller digitale. Signalene føres videre for modulasjon av en sender. Dennes utsendte modulerte signaler mottas av en mottaker innenfor det som kan kalles en informasjonskanal, og i mottakeren demoduleres signalene og tilføres en omformer hvis funksjon er å reprodusere de data som ble tilført fra informasjonskilden. Ved overførsel av digitale signaler skjer demoduleringen på mottakersiden som en dekoding i en dekoder.
En slik overførsel er beskrevet i tidsskriftet NTZ Vol 36 (1983), hefte 11. Her overføres signaler som er modu-lert ved fasedreining, såkalt faseskiftnøkling (PSK, Phase Shift Keying) av en satellitt til en mottaker, og dekodingen foregår i mottakeren. Dataord i henhold til en feilkorrek-sjonskode og synkroniseringsord overføres likeledes. Ved oppnådd synkronisering skjer en omkobling til en stasjonær driftstilstand etter et innledende innsvingningsforløp, hvor-etter påfølgende synkroniseringsord bekjentgjøres. Feilhyppigheten for synkroniseringsordene overføres i en tidsluke.
I avhengighet av denne feilhyppighet bestemmes om det skal innledes et nytt innsvingningsforløp for søking etter et synkroniseringsord i en annen tidsperiode. I enkelte tilfeller tillates feilhyppigheten av synkroniseringsordene satt så høyt at et nytt innsvingningsforløp først innledes ved totalutfall eller ved overføringsfeil som ikke lenger er korrigerbare. Dette medfører imidlertid den ulempe at sammenhengen mellom ufullstendige synkroniserings- og dataord må finnes og avstem-mes slik at feilhyppigheten i synkroniseringsordet først anses å være for høy når det ikke fremkommer forståelige signaler etter dekoderingen av dataordene.
Oppfinnelsen ser som sin oppgave å forbedre synkroniseringsord, ved at den effektive tid for dataordene forlenges, hvorved støyavstanden samtidig økes.
Denne oppgave løses med de trekk som fremgår av
den karakteriserende del av det etterfølgende krav 1. Fordel-aktige ytterligere trekk ved oppfinnelsen fremgår av de etterfølgende uselvstendige krav.
Siden forstyrrelser fordeles jevnt i en støyover-lagret informasjonskanal, svekkes eller forstyrres både synkroniserings- og dataord likt. Når dataordene overføres til en kode som selvstendig korrigerer de inngående dataord, så er denne korrektur et mål for forstyrrelsen i informa-sjonskanalen. Antall korreksjoner, dvs. antall korrigerbare bit i et dataord, er således et mål for den foreliggende forstyrrelse i kanalen. Dersom en korreksjon av dataordene ikke kan foretas i løpet av et lengre tidsrom, må informa-sjonskanalen betraktes som fullstendig sammenbrutt.
Oppfinnelsen benytter denne erkjennelse og trekker ikke bare et støypåvirket synkroniseringsord ut av informa-sjonskanalen for evaluering av støyen i denne, men betrakter samtidig det korrigerbare dataord. En samtidig vurdering av feilhyppigheten i synkroniserings- og dataordet medfører derved et bedre kriterium for distinksjon over støyforstyrrelsen i en informasjonskanal. Samtidig kan den tid som er nødven-dig for å erkjenne en forstyrrelse, reduseres.
For å kunne forstå oppfinnelsen bedre, vil i det følgende.,et utførelseseksempel beskrives i forbindelse med tegningene, hvor fig. 1 viser et informasjons- eller etter-retningssystem, fig. 2 viser dataforløpet i et slikt system, fig. 3 viser en kobling for en erkjennelse av synkroniseringsord, fig. 4 viser en annen kobling for samme, fig. 5 viser en overvåkningskobling for synkroniseringen, fig. 6 viser en kopling for gjennomføring av "concealments", dvs. en meka-nisme for å finne erstatningsord for feilaktig overførte data eller inngitte verdier, fig. 7 viser et blokkdiagram for synkroniseringsorderkjennelse, og fig. 8 viser en kobling for om-skifting mellom innsvingningsforløpet og den stasjonære inn-svingede driftstilstand.
Fig. 1 viser således en informasjonskilde 1, en omformer 2, en sender 3, en informasjonskanal 4, en forstyrrelse 5, en mottaker 6, en ytterligere omformer 7, en dekoder 8 for dataord, en detektor 9 for synkroniseringsord, en over-våkingsenhet 10 for synkroniseringen, og en informasjonskilde 11. I omformeren 7 dannes dataforløp fra dekoderen 8 for dataord og fra detektoren 9 for synkroniseringsord. I inn-svingningsforløpet søker detektoren 9 synkroniseringsord. Dersom detektoren 9 flere ganger erkjenner etterfølgende synkroniseringsord innenfor en gitt tidsramme, omkobles til en stasjonær driftstilstand. I denne driftstilstand over-våker både dekoderen 8 for dataord og detektoren 9
for synkroniseringsord selve synkroniseringen. Overvåkings-enheten 10 estimerer både feilhyppigheten av dataordene såvel som den for synkroniseringsordene. Hvis mottakeren 6 er en 4-PSK-demodulator, så skaffes to underrammer (kanal A, kanal B) tilveie, disse vil i det følgende kalles delrammer, hvorved begge kanaler A, B i dekoderen 8 og begge kanaler A, B i dekoderen 9 føres videre.
Fig. 2 viser dataforløpet med synkroniseringsordene 21, 22, 51 og 52 og med dataordene 23 - 50. Totalt 16 pro-grammer I - XVI utstyres med en venstre og en høyre kanal L, R. Dataordene 23 - 30 og 37 - 44 vil da inneholde de mest signifikante bit (MSB) av de inngående verdier. I dataordene 31, 32 finnes paritetbit for feilkorreksjon, i dataordene 33, 34 finnes tilleggsinformasjon, dvs. en skalafaktor, og i dataordene 35, 36 finnes de minst signifikante bit
(LSB) i de inngående størrelser. Skalafaktoren er en koding som viser om ledende nuller i et dataord 23-39, 37 - 44 er undertrykket. Begge kanaler A og B fremkommer som delrammer fra en hovedramme ved demodulasjonen i en PSK-demodulator. Hver av de to delrammer (kanal A, kanal B) fremviser et synkroniseringsord med 11 bit . Den såkalte BCH-redundans 31, 32 (Bose Chaudhuri Hocquenghem) går ut på at et antall pari-tetsbit gir korreksjon til de foranliggende dataord 23, 25, 27, 29 henholdsvis 24, 26, 28, 30 i hvert tilfelle. Denne BCH-kode viser samtidig de grenser som angir om en feilkorreksjon er mulig eller ikke. I dette tilfelle gjennomføres en såkalt "concealment". Med "concealment" menes at det innsettes erstatningsverdier for feilaktig overførte data eller inngående størrelser. Dersom flere (fler enn tre) feilbeheftede
inngående størrelser overføres etterfølgende, vil man. kunne ha et tilfelle hvor til og med synkroniseringsverdiene opptrer forfalsket, og således betyr dette en sammenbrutt overføringskanal og at et nytt innsvingningsfor-
løp må ingangsettes.
Fig. 3 viser to bufferlagringsenheter 61, 62, to
matriser 63, 64, et OG-ledd 65, et skiftregister 66, et NAND-ledd 67, en taktinngang 68 for en takt TF (takt til luken for et synkroniseringsord) og en utgang 69. Dataforløpet i kanal A og kanal B forskyves i bufferlagringsenhetene 61, 62. Matrisene 63, 64 som står i forbindelse med disse erkjenner synkroniseringsordene,
også når disse fremviser en feilbit. Når to parallelle synkroniseringsord erkjennes samtidig og én gang i begge delrammer i kanal A og kanal B, settes en flaggbit (tilstandsbit) opp i skiftregisteret 66. I stasjonær driftstilstand startes da alltid skiftregisteret 66 over inngangen 68 av taktsignalet TS og flaggbiten settes derved oppnår det forventes en erkjennelse av et synkroniseringsord. Antallet utganger Ql - Q4 angir hvor mange parallelle synkroniseringsord som må falle ut seriemessig før synkroniseringen ikke lenger vises tilstede etter NAND-leddet 67 ved utgangen 69. Fig. 4 viser et ytterligere eksempel for erkjennelse av synkroniseringsord. I et skiftregister 71 lagres et korrekt synkroniseringsord. De synkroniseringsord som ankommer over kanalene A og B mellomlagres i bufferlagringsenhetene 61 og 62. I sammenligningsledd 72 og 73 sammenlig-nes så disse synkroniseringsord bit for bit med det korrekt lagrede ord. I et NAND-ledd 74 oppsummeres feilaktige bit og disse telles i en feilbitteller 75. Antall feil fore-spørres via et NOR-ledd 76. Forespørselen utløses over en inngang ABFN (forespørsel - feil i negativ logisk representa-sjon) etter bedømmelse av den siste synkronordbit. En utgang QSY (synkronordutgang) anviser om synkroniseringsord er blitt erkjent. Synkroniseringsordene regnes som erkjent når et forhåndsgitt antall feilbit (eksempelvis 2) ikke er over-skredet.
Fig. 5 viser et NOR-ledd 81 som settes opp for flagg-bitene i et skif tregister 66. En slik flaggbit settes når et synkroniseringsord er erkjent eller når et dataord er erkjent
som feilfritt eller med korrigerbare feil. Først ved utfall av et synkroniseringsord eller tilstedeværelse av et synkroniseringsord med flere feil samtidig med tilstedeværelsen av en konstant feil i dataordet, utelates settingen av biten. Den konstante feil i dataordet blir erkjent av en feilkorreksjonskobling 83. Melding om denne konstante feil blir ført over en
> inverteringsenhet 82 til NOR-leddet 81.
Fig. 6 viser en sammenstilling med en feilkorreksjonskobling 83, buf f er lagringsenheter 84, 85 og 86, en middelverdikobling 87, en omkobler 88, en utkobler 89, dataordlinjer 90 - 95 og styrelinjer 96 og 97. I
> bufferlagringsenhetene 84-86 mellomlagres påfølgende dataord ATWn+1, n og n - 1 (inngående størrelser). Erkjennes den inngående størrelse n som feilfri eller feilkorrigerbar av koblingen for feilkorreksjon, føres denne inngående størrelse
n over dataordlinjen 90 og omkobleren 88 til utgangen ATW.
> Dersom imidlertid en inngående størrelse n ikke lenger erkjennes som korrigerbar, dannes av den forløpende inngående størrelsen n - 1 og etterfølgende størrelse n + 1 en middelverdi i koblingen 87, og denne middelverdi føres til utgangen ATW over omkobleren 88. Hvis flere etterfølgende s inngående størrelser erkjennes som ikke korrigerbare, vil ikke den størrelse som sist ble erkjent som feilfri og deretter ble mellomlagret i buf f er lagringsenheten 86 bli utløst. Styrelinjen 97 er slik tilkoblet utkobleren 89 at ingen
ukorrigerbar inngående størrelse kommer frem til
> bufferlagringsenheten 86, hvorved denne enhet beholder den sist godtatte lagrede størrelse. Hvis flere ukorrigerbare inngående størrelser opptrer etter hverandre, opptrer på utgangen ATW over linjen 91 og omkobleren 88 den sist
godtatte inngående størrelse helt til en feilfri eller
> korrigert størrelse fremkommer. For dannelsen av middelverdi i koblingen 87 benyttes den siste antagelige inngående størrelse som er mellomlagret i buf ferlagringsenheten 86 sammen med den etterfølgende første feilfrie henholdsvis korrigerte verdi og resultatet føres så til utgangen ATW . Som neste
størrelse røres aen nye reiifrie størrelse til utgangen ATW . Styrelinjene 96 og 97 gir aktivering av omkobleren 88.
En tabell viser virkemåten for koblingen ifølge fig. 3 (R = riktig, F = ikke riktig):
I linje 1 i tabellen fremgår at den inngående stør-relse ATWn føres til utgangen av ATW når størrelsene ATWn+1, ATWn og ATWn-1 er feilfritt eller korrigert mellomlagret i bufferlagringsenhetene 84 - 86. Derved bringes styrelinjene 96 og 97 (1 . BF og X . BF) til lav tilstand. I andre linje fremgår at den inngående størrelse ATWn på ny legges til utgangen ATW, selv om størrelsen ATWn+1 ikke er korrigerbar. Dersom en størrelse ATWn mellomlagres med ikke korrigerbar feil i bufferlagringsenheten 85, men derimot mellomlagres feilfritt eller med korrigerte størrelser i bufferlagringsenhetene 84 og 86, som linje 3 i tabellen viser, føres den middelverdi som dannes av de inngående størrelser ATWn+1 og ATWn-1 til utgangen ATW. Linje 4 viser hvordan en feilfri eller korrigert inngående størrelse som er mellomlagret i bufferlagringsenheten 85 føres til utgangen ATW også når bufferlagringsenhetene 84 og 86 beholder sine ikke korrigerbare størrelser. Linje 5 viser at den siste antagelige inngående størrelse ATWn-1 holdes i bufferlagringsenheten 86 og frigis til utgangen ATW når ikke korrigerbare inngående størrelser tilføres bufferlagringsenhetene 84 og 85. Linje 3 og 6 i tabellen er identiske. Linje 7 viser at når et feilfritt eller korrigert dataord ligger i bufferlagringsenheten 85, må omkobleren 89 på ny kobles til sin opprinnelige stil-ling.
Ved en 4-PSK-demodulasjon fremskaffes to parallelle bit pr. overført informasjonhet. Disse to bit føres til de to kanaler A og B. Ved PSK-demodulasjonen opptrer fasefeil som kan føre til en dobbelfeil med differensiell demodulasjon. Dette betyr at to påfølgende bit kan dekodes feilaktig. Ved en feilbeheftet demodulasjon fører en feil i kanal A automatisk til en ytterligere feil i samme kanal eller en feil i kanal B. Det er følgelig fordelaktig ved innsvingningsforløpet ved synkroniseringsorderkjennelsen ikke å erkjenne ett synkroniseringsord pr. delramme, men foreta prøvingen ved halve synkroniseringsord.
Fig. 7 viser et blokkskjema for erkjennelsen av synkroniseringsord. Bufferlagringsenheter 61 og 62 lagres over kanalene A og B. I matriseinnretninger 101 og 102 erkjennes synkroniseringshalvord,'eller" de søkes. Forløpet benevnes søkeforløp. Matriseanordningen 101 overprøver de første 10 eller 12 bit i begge de parallelle synkroniseringsord, og matriseordningen 102 overprøver de siste 10 eller 12 bit i disse ord (1 synkroniseringsord = 11 bit , 1 synkroniseringshalvord = 5 eller 6 bit , 2 parallelle synkroniseringsord = 22 bit , 2 parallelle synkroniseringshalvord = 10 eller 12 bit ). Under innsvingnignsforløpet er det tilstrekkelig med to synkroniseringshalvord for å koble inn en omkobler 103 som betjener en rammebit-teller 105.
Det er en fordel om denne rammebit-teller setter igang en feiloverprøving av det nylig mottatte synkroniseringsord over en omkobler 104. Feiloverprøvingen med skiftregisteret 71, sammenligningsleddene 72, 73, NOR-leddet 74 og feilbit-telleren 75 er allerede beskrevet i forbindelse med fig. 4. Rammebit-telleren 105 og omkoblerne 103 og 104 virker slik sammen at synkroniseringshalvord erkjennes under innsving-ningsforløpet og omkobles til synkroniseringsorderkjennelse i koblingselementene 71 - 75. Etter erkjennelse av et synkroniseringshalvord og to derpå følgende parallelle synkroniseringsord omkobles til den stasjonære driftstilstand. I denne tilstand undertrykkes resultatet av overprøvingen av synkroniseringshalvord i matriseanordningene 101, 102. Når et synkroniseringsord forventes, laster rammebit-telleren 105 inn den korrekte datastørrelse i skiftregisteret og omkobler ved enden av et synkroniseringsord overprøvingen fra telleren 75 til utgangen QSY over linjen ABFN. Samtidig gjennomfører rammebit-telleren en dekryptering eller "descrambling". Blant annet arter dette seg, som følge av eventuelle synkroni-ser ingsvanskeligheter i mottakeren som i så fall utløser en uavbrutt serie nuller eller ett-tall, ved at det til enhver tid tilveiebringes et tilstrekkelig antall endringer fra nuller til ett-tall eller omvendt for å sikre en taktsynkro-nisering på mottakersiden. Av denne grunn finnes på mottakersiden en slik dekrypteringskrets eller "descrambler" og på sendesiden en krypteringskrets eller "scrambler"
(Ruckverwiirfler/Verwiirfler).
Eig. 8 viser skiftregisteret 66, et NOR-ledd 67,
en inngang 68 for et signal TF, en utgang 69 for et signal SSU (søking av et synkroniseringsord), innganger for signaler QSY og stopp og det negative BF-signal, et NOR-ledd 81, in-verteringsenheter 111 og 112, NOR-ledd 113 og 114, en D-vippe 115, et OG-ledd 116 og en utgang SA. Flaggbit forskyves inn i skiftregisteret 66 over inngangen SI. Disse flaggbit viser om det foreligger en synkronisering. I stasjonær driftstilstand er OG-leddet 116 frikoblet over stoppinngangen og en flaggbit kan settes over NOR-leddet 81 når det foreligger et feilfritt eller feilkorrigert dataord eller når to parallelle synkroniseringsord er erkjent. Under inn-svingningsforløpet sperres OG-leddet av stoppinngangen og dataordet hindres fra synkronisering. I den stasjonære driftstilstand viser utgangene Ql -'Q4 grunnet serielle flagbit synkroniseringstilstanden for den inneværende og tre forløpende hovedrammer. Hvis ikke noen synkronisering kan fastlegges i fire påfølgende hovedrammer, utløses en ny synkroniseringsordsøking over NOR-leddet 67 og utgangen"69
ved hjelp av signalet SSU.
I begynnelsen av søkeforløpet legger NOR-leddet
67 D-vippen 115 over taktinngangen til Q = log 1. To erkjente påfølgende synkroniseringsord setter D-vippen under innsvingningsforløpet over NOR-leddet 114, hvorved D-vippen 115 viser status: innsvingningstilstand eller stasjonær driftstilstand, og vippen settes ved disse to synkroniseringsord til den stasjonære driftstilstand. Dette ville man i så fall benevne vellykket lukeprøving. Dersom det etter søke-forløpet ikke følger noe annet parallelt synkroniseringsord etter de første to parallelle ord ved den første lukeprøving, reagerer NOR-leddet 113 slik at skiftregisteret 66 tilbake-stilles og utløser et nytt søkeforløp.
Claims (15)
1. Fremgangsmåte for synkronisering av digitale informasjonssignaler i en mottaker (6, 7), særlig for et system med satellittkringkasting, hvor synkroniseringsord (21, 22, 51, 52) og dataord (23 - 50) overføres i regelmessige tidsavsnitt (hovedrammer), hvor synkroniseringsordene og/eller dataordene har fastlagt og uforanderlig kodeordlengde, hvor det anvendes en feilkorrigerende kode (BCH) for dataordoverførselen, hvor det i et innsvingningsforløp innledes et søkeforløp for fastleggelse av synkroniseringsord, og hvor systemet i stasjonær driftstilstand omkobles til en synkroniseringsovervåking, KARAKTERISERT VED at det under synkroniseringsover-våkingen samtidig utføres en prøving av synkroniseringsordene (21, 22, 51, 52) og av feilhyppigheten av de overførte dataord (23 - 50), at det ved oppnådd synkronisering etter et innledende innsvingningsforløp omkobles til ny synkronisering når et dataord ikke lenger kan korrigeres og flere påfølgende synkroniseringsord blir registrert som feilaktige, og at det under søkingen etter et nytt synkroniseringsord og for at søkingen kan avsluttes tidligere fortrinnsvis bare prøves på deler av synkroniseringsordene, f.eks. ved at bare synkroniseringshalvord prøves.
2. Fremgangsmåte ifølge krav 1, KARAKTERISERT VED at den stasjonære driftstilstand opprettholdes når et begrenset antall feil blir registrert i synkroniseringsordene (21, 22, 51, 52).
3. Fremgangsmåte ifølge krav 1, KARAKTERISERT VED at den stasjonære driftstilstand opprettholdes når et begrenset antall påfølgende synkroniseringsord (21, 22, 51, 52) faller ut.
4. Fremgangsmåte ifølge krav 1, KARAKTERISERT VED at den stasjonære driftstilstand opprettholdes når et begrenset antall påfølgende synkroniseringsord (21, 22, 51, 52) fremviser et begrenset antall feil og/eller faller ut.
5. Fremgangsmåte ifølge ett eller flere av de foregående krav, KARAKTERISERT VED at den stasjonære driftstilstand opprettholdes når ett eller flere ikke korrigerbare dataord (23 - 50) mottas.
6. Fremgangsmåte ifølge krav 5, KARAKTERISERT VED at det for ett eller flere ikke korrigerbare dataord (23 - 50), ved hjelp av en feilkorreksjonskobling (83), bufferlagringsenheter (84, 85, 86), en middelverdikobling (87), en omkobler (88), en utkobler (89) såvel som dataordlinjer (90 - 95) og styrelinjer (96, 97) (fig. 6), finnes erstatningsord for feilaktig overførte data, en eller flere ganger.
7. Fremgangsmåte ifølge ett eller flere av de foregående krav, KARAKTERISERT VED omkobling fra innsvingningsforløpet til den stasjonære driftstilstand når to eller flere synkroniseringsord (21, 22, 51, 52) finnes påfølgende i regelmessige tidsavsnitt.
8. Fremgangsmåte ifølge ett eller flere av de foregående krav, KARAKTERISERT VED omkobling fra innsvingningsf orløpet til den stasjonære tilstand når synkroniseringsordene (21, 22, 51, 52) og/eller feilfrie eller feilkorrigerbare dataord (23 - 50) mottas én eller flere påfølgende ganger.
9. Innretning for synkronisering av digitale informasjonssignaler i en mottager (6, 7) særlig for et system for satellittkringkasting, hvor synkroniseringsord (21, 22, 51, 52) og dataord (23 - 50) overføres i regelmessige tidsavsnitt (hovedrammer), hvor synkroniseringsordene og/eller dataordene har fastlagt og uforanderlig kodeordlengde, hvor det anvendes en feilkorrigerende kode (BCH) for dataordoverførselen, hvor det i et innsvingningsforløp innledes et søkeforløp for fastleggelse av synkroniseringsord, og hvor systemet i stasjonær driftstilstand omkobles til en synkroniseringsovervåking, KARAKTERISERT VED en synkroniseringsovervåkingsenhet (10) for prøving av synkroniseringsordene (21, 22, 51, 52) ved hjelp av en detektor (9) for synkroniseringsord, og en dekoder (8) for dataord for registrering av feilhyppighet for de overførte dataord (23 - 50), og at detektoren (9) for synkroniseringsord omfatter kretser (61 - 65, 101 - 103) for erkjennelse av synkroniseringsordene og, ved oppnådd synkronisering etter et innledende innsvingningsforløp omkobling til ny synkronisering når et dataord ikke lenger kan korrigeres og flere påfølgende synkroniseringsord blir registrert som feilaktige i detektoren (9).
10. Innretning ifølge ett eller flere av de foregående krav, KARAKTERISERT VED et skiftregister (66) for lagring av den registrerte feilhyppighet for synkroniseringsordene og/eller dataordene i de siste n tidsavsnitt (hovedrammer).
11. Innretning ifølge ett eller flere av de foregående krav, KARAKTERISERT VED at det er anordnet en kobling (83) for feilkorreksjon.
12. Innretning ifølge krav 13, KARAKTERISERT VED at feilkorreksjonskoblingen (83) for å utføre innsetting av erstatningsverdier for feilaktig overførte data er innrettet for å styre bufferlagringsenhetene (84, 85, 86), middelverdi-koblingen (87), omkobleren (88) og utkobleren (89).
13. Innretning ifølge ett eller flere av de foregående krav, KARAKTERISERT VED en vippe (115) for lagring av status: innsvingningsforløp eller stasjonær driftstilstand.
14. Innretning ifølge ett eller flere av de foregående krav, KARAKTERISERT VED at det er anordnet en rammebit-teller (105) for telling av antallet bit i rammen.
15. Innretning ifølge ett eller flere av de foregående krav, KARAKTERISERT VED at rammebit-telleren (195) er koblet som en dekrypteringskrets for å kunne utføre dekryptering eller "descrambling".
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19853510296 DE3510296A1 (de) | 1985-03-22 | 1985-03-22 | System zur synchronisation von digitalen informationssignalen |
Publications (2)
Publication Number | Publication Date |
---|---|
NO861137L NO861137L (no) | 1986-09-23 |
NO173119B true NO173119B (no) | 1993-07-19 |
Family
ID=6265946
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
NO861137A NO173119B (no) | 1985-03-22 | 1986-03-21 | System for synkronisering av digitale signaler |
Country Status (9)
Country | Link |
---|---|
EP (1) | EP0195421B1 (no) |
JP (1) | JPH0666777B2 (no) |
KR (1) | KR950007977B1 (no) |
AT (1) | ATE83105T1 (no) |
DE (2) | DE3510296A1 (no) |
DK (1) | DK168417B1 (no) |
HK (1) | HK118594A (no) |
NO (1) | NO173119B (no) |
SG (1) | SG37893G (no) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2508090B2 (ja) * | 1987-05-28 | 1996-06-19 | 日本電気株式会社 | ディジタル通信装置 |
GB2211052A (en) * | 1987-10-13 | 1989-06-21 | British Broadcasting Corp | Synchroniser for a decoder |
JP2597872B2 (ja) * | 1988-02-13 | 1997-04-09 | 日本電信電話株式会社 | ブロック同期方式 |
KR910005493B1 (ko) * | 1988-12-14 | 1991-07-31 | 한국전기통신공사 | 동기식 다중화 장치의 리프레임 회로 |
DE3925843A1 (de) * | 1989-08-04 | 1991-02-14 | Asea Brown Boveri | Verfahren zur uebertragung von datentelegrammen |
JPH0947583A (ja) * | 1995-08-09 | 1997-02-18 | Koichi Ogino | 知育玩具 |
CA2214743C (en) * | 1996-09-20 | 2002-03-05 | Ntt Mobile Communications Network Inc. | A frame synchronization circuit and communications system |
DE19653056A1 (de) * | 1996-12-19 | 1998-06-25 | Motorola Inc | Verfahren zur Synchronisation bei digitaler Übertragung von Daten |
JP3123975B2 (ja) * | 1998-04-23 | 2001-01-15 | 埼玉日本電気株式会社 | ビット誤り率測定方法および測定回路ならびに受信装置 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US387920A (en) * | 1888-08-14 | richards | ||
US3873920A (en) * | 1973-12-12 | 1975-03-25 | Bell Telephone Labor Inc | Variable block length synchronization system |
JPS5514502A (en) * | 1978-07-14 | 1980-02-01 | Nippon Gakki Seizo Kk | Recording and reproducing unit of pcm system |
JPS58146157A (ja) * | 1982-02-25 | 1983-08-31 | Mitsubishi Electric Corp | デ−タ伝送方式 |
JPS59221047A (ja) * | 1983-05-30 | 1984-12-12 | Victor Co Of Japan Ltd | デイジタル信号伝送における同期信号検出回路 |
JP2636210B2 (ja) * | 1984-06-22 | 1997-07-30 | 日本電気株式会社 | 同期式データ受信回路 |
-
1985
- 1985-03-22 DE DE19853510296 patent/DE3510296A1/de active Granted
-
1986
- 1986-03-18 EP EP86103678A patent/EP0195421B1/de not_active Expired - Lifetime
- 1986-03-18 DE DE8686103678T patent/DE3687176D1/de not_active Expired - Lifetime
- 1986-03-18 AT AT86103678T patent/ATE83105T1/de not_active IP Right Cessation
- 1986-03-20 DK DK129086A patent/DK168417B1/da not_active IP Right Cessation
- 1986-03-20 JP JP6101386A patent/JPH0666777B2/ja not_active Expired - Lifetime
- 1986-03-21 KR KR1019860002106A patent/KR950007977B1/ko not_active IP Right Cessation
- 1986-03-21 NO NO861137A patent/NO173119B/no unknown
-
1993
- 1993-04-06 SG SG378/93A patent/SG37893G/en unknown
-
1994
- 1994-10-27 HK HK118594A patent/HK118594A/xx not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
DE3510296C2 (no) | 1993-05-27 |
SG37893G (en) | 1993-06-25 |
JPS61262333A (ja) | 1986-11-20 |
DK129086D0 (da) | 1986-03-20 |
NO861137L (no) | 1986-09-23 |
ATE83105T1 (de) | 1992-12-15 |
EP0195421A2 (de) | 1986-09-24 |
EP0195421A3 (en) | 1988-09-21 |
EP0195421B1 (de) | 1992-12-02 |
KR860007801A (ko) | 1986-10-17 |
KR950007977B1 (ko) | 1995-07-21 |
HK118594A (en) | 1994-11-04 |
DK129086A (da) | 1986-09-23 |
DE3687176D1 (de) | 1993-01-14 |
JPH0666777B2 (ja) | 1994-08-24 |
DE3510296A1 (de) | 1986-09-25 |
DK168417B1 (da) | 1994-03-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Sellers | Bit loss and gain correction code | |
US5870406A (en) | Automatic repeat request(ARQ) data communications method and apparatus | |
KR900006920B1 (ko) | 다수결에 의한 착오 검출 및 정정 방법 | |
US4447903A (en) | Forward error correction using coding and redundant transmission | |
US4809273A (en) | Device for verifying operation of a checking code generator | |
SU1091862A3 (ru) | Система передачи и воспроизведени информации | |
US4821270A (en) | Method for decoding data transmitted along a data channel and an apparatus for executing the method | |
US3879577A (en) | Data transmission system | |
US4455655A (en) | Real time fault tolerant error correction mechanism | |
US3646518A (en) | Feedback error control system | |
CN111837342B (zh) | 用于无线重传通信系统的位纠错 | |
NO173119B (no) | System for synkronisering av digitale signaler | |
US3359543A (en) | Data transmission system | |
US2892888A (en) | Digital system with error elimination | |
US3544963A (en) | Random and burst error-correcting arrangement | |
DK161234B (da) | Anlaeg til overfoering af digitale informationssignaler | |
NO316901B1 (no) | Dekoder med feilkorreksjon | |
US4246656A (en) | Diversity switch correlation system | |
US3868633A (en) | Block coded communication system | |
US4471485A (en) | Method of protection against errors in transmission of radiotelegraph messages and a device for the application of said method | |
US5606558A (en) | Method of and devices for transmitting in ATM cells information supplied in the form of a series of distinct entities for a given application | |
US8855220B2 (en) | Robustness improvement for bandwidth communication system | |
JP3794800B2 (ja) | データ通信方法及び装置 | |
US4078225A (en) | Arrangement and a method for error detection in digital transmission systems | |
GB2139050A (en) | Digital data transmission |