[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

WO2024116490A1 - 電子部品 - Google Patents

電子部品 Download PDF

Info

Publication number
WO2024116490A1
WO2024116490A1 PCT/JP2023/030362 JP2023030362W WO2024116490A1 WO 2024116490 A1 WO2024116490 A1 WO 2024116490A1 JP 2023030362 W JP2023030362 W JP 2023030362W WO 2024116490 A1 WO2024116490 A1 WO 2024116490A1
Authority
WO
WIPO (PCT)
Prior art keywords
electrode
conductor
glass substrate
coil
capacitor
Prior art date
Application number
PCT/JP2023/030362
Other languages
English (en)
French (fr)
Inventor
宏充 伊藤
Original Assignee
株式会社村田製作所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社村田製作所 filed Critical 株式会社村田製作所
Publication of WO2024116490A1 publication Critical patent/WO2024116490A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type
    • H01F17/02—Fixed inductances of the signal type without magnetic core
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general

Definitions

  • the present invention relates to electronic components.
  • a conventional electronic component is described in JP 2020-174169 A (Patent Document 1).
  • This electronic component includes a glass substrate, an outer conductor in contact with the outer surface of the glass substrate, and a protective film in contact with the outer surface of the glass substrate and the outer conductor so as to cover the outer conductor.
  • an embodiment including a capacitor and a coil ( Figure 16) is described, in which the capacitor has a first electrode and a second electrode, and the coil is configured by winding a conductor in a spiral shape along an axis.
  • the first electrode of the capacitor is arranged horizontally in the axial direction relative to the coil.
  • this configuration poses the problem that it is difficult to reduce the size in a planar direction parallel to the axial direction.
  • the objective of the present invention is to provide an electronic component that can be made smaller.
  • an electronic component comprises: a glass substrate having a first surface and a second surface opposite each other; a coil partially embedded in the glass substrate and wound around an axis; a capacitor provided on the glass substrate, electrically connected to the coil, and having a first electrode and a second electrode opposed to each other; The first electrode and the second electrode overlap the coil in a direction perpendicular to the axis.
  • the first and second electrodes of the capacitor and the coil overlap in a direction perpendicular to the axis (plan view), which reduces the size in a planar direction parallel to the axis, making it possible to miniaturize the electronic component.
  • the mounting surface can be reduced.
  • This disclosure makes it possible to provide electronic components that can be made smaller.
  • FIG. 2 is a top view of the electronic component according to the first embodiment.
  • FIG. 3 is a cross-sectional view taken along line III-III of FIG.
  • FIG. 11 is a top view of an electronic component according to a second embodiment.
  • 6 is a cross-sectional view taken along line VI-VI of FIG. 4.
  • FIG. 13 is a top view of the electronic component according to the third embodiment.
  • FIG. 8 is a cross-sectional view taken along line VIII-VIII of FIG. 7. IX-IX cross-sectional view of FIG. 8.
  • FIG. 13 is a top view of an electronic component according to a fourth embodiment.
  • FIG. 13 is a top view of an electronic component according to a fifth embodiment. This is a cross-sectional view taken along line XIV-XIV of Figure 13. This is a cross-sectional view of Figure 13 taken along the line XV-XV.
  • FIG. 13 is a top view of an electronic component according to a sixth embodiment. This is a cross-sectional view taken along the line XVII-XVII of Figure 16. This is a cross-sectional view of Figure 16 along XVIII-XVIII.
  • FIG. 13 is a top view of an electronic component according to a seventh embodiment.
  • FIG. 23 is a top view of an electronic component according to an eighth embodiment. This is a cross-sectional view of Figure 23 along the line XXIV-XXIV. This is a cross-sectional view of Figure 23 along the line XXV-XXV.
  • FIG. 13 is a top view of an electronic component according to a ninth embodiment. This is a cross-sectional view taken along line XXVII-XXVII of Figure 26.
  • FIG. 19 is a top view of the electronic component of the tenth embodiment. This is a cross-sectional view taken along the line XXX-XXX of Figure 29. This is a cross-sectional view of XXXI-XXXI in Figure 29.
  • FIG. 30 is an exploded plan view of FIG. 29 .
  • FIG. 23 is a cross-sectional view of an electronic component according to an eleventh embodiment.
  • FIG. 23 is a cross-sectional view of an electronic component according to a twelfth embodiment.
  • Fig. 1 is a schematic top view of the electronic component 1 as viewed from the top side.
  • Fig. 2 is a cross-sectional view taken along line II-II in Fig. 1.
  • Fig. 3 is a cross-sectional view taken along line III-III in Fig. 1.
  • Fig. 1 depicts the electronic component 1 as transparent so that the structure can be easily understood, but the electronic component 1 may be semi-transparent or opaque.
  • Fig. 1 depicts the first external terminal 41 and the second external terminal 42 with double-dashed lines, and omits the first protective layer 15 and the third protective layer 17.
  • the electronic component 1 includes a glass substrate 10, a coil 20, a capacitor 30, a third protective layer 17, a first protective layer 15, a second protective layer 16, a first external terminal 41, and a second external terminal 42.
  • the electronic component 1 is a surface-mount electronic component used in, for example, a high-frequency signal transmission circuit.
  • the glass substrate 10 has a first surface 10t and a second surface 10b located on opposite sides to each other.
  • the coil 20 is partially embedded in the glass substrate 10 and wound around the axis AX. A portion of the coil 20 is exposed from the first surface 10t of the glass substrate 10. A portion of the coil 20 is exposed from the second surface 10b of the glass substrate 10.
  • the capacitor 30 is provided on the first surface 10t of the glass substrate 10, and is electrically connected to the coil 20.
  • the capacitor 30 has a first electrode 31 and a second electrode 32 that face each other, and the first electrode 31 and the second electrode 32 overlap the coil 20 in a direction perpendicular to the axis AX.
  • the third protective layer 17 covers the capacitor 30 and is provided on the first surface 10 t of the coil 20 .
  • the first protective layer 15 covers a portion of the exposed coil 20 and is provided on the third protective layer 17 .
  • the second protective layer 16 covers a portion of the exposed coil 20 and is provided on the second surface 10 b of the coil 20 .
  • the first external terminal 41 and the second external terminal 42 are provided on the second protective layer 16.
  • the first external terminal 41 is electrically connected to the coil 20, and the second external terminal 42 is electrically connected to the capacitor 30.
  • the coil 20 and the capacitor 30 are connected in series. Note that the coil 20 and the capacitor 30 may also be connected in parallel.
  • the glass substrate 10 is a rectangular parallelepiped having a length, a width, and a height.
  • the glass substrate 10 has a first end face 10e1 and a second end face 10e2 at both ends in the length direction, a first side face 10s1 and a second side face 10s2 at both ends in the width direction, and a second face 10b and a first face 10t at both ends in the height direction.
  • the outer surface 100 of the glass substrate 10 includes the first end face 10e1 and the second end face 10e2, the first side face 10s1 and the second side face 10s2, the second face 10b, and the first face 10t.
  • the second face 10b is one of the main faces of the glass substrate 10, and the first face 10t is located on the back side of the second face 10b.
  • the first face 10t and the second face 10b are parallel to the axis AX.
  • parallel includes not only being completely parallel to the coil axis AX, but also being substantially parallel, such as being slightly curved with respect to the axis AX, for example having an angle of ⁇ 5% with respect to the axis AX.
  • the outer surface 100 of the glass substrate 10 does not simply mean a surface facing the outer periphery of the glass substrate 10, but a surface that is a boundary between the outside and the inside of the glass substrate 10.
  • “above the outer surface 100 of the glass substrate 10” does not mean an absolute direction such as vertically upward defined by the direction of gravity, but refers to a direction toward the outside of the outside and the inside with the outer surface 100 as a boundary, based on the outer surface 100.
  • the lengthwise direction (longitudinal direction) of the glass substrate 10, which is the direction from the first end face 10e1 to the second end face 10e2, is referred to as the X direction.
  • the widthwise direction of the glass substrate 10, which is the direction from the first side face 10s1 to the second side face 10s2, is referred to as the Y direction.
  • the heightwise direction of the glass substrate 10, which is the direction from the second face 10b to the first face 10t is referred to as the Z direction.
  • the X direction, Y direction, and Z direction are mutually perpendicular, and when arranged in the order X, Y, Z, they form a left-handed system.
  • the glass substrate 10 has insulating properties.
  • the glass substrate 10 is preferably a photosensitive glass substrate such as Foturan II (registered trademark of Schott AG).
  • the glass substrate 10 preferably contains cerium oxide (ceria: CeO 2 ).
  • the cerium oxide acts as a sensitizer, making processing by photolithography easier.
  • the glass substrate 10 can be processed by mechanical processing such as drilling and sandblasting, dry/wet etching using a photoresist/metal mask, laser processing, etc., it may be a glass plate that does not have photosensitivity.
  • the glass substrate 10 may be made by sintering a glass paste, or may be formed by a known method such as the float method.
  • the coil 20 is wound in a spiral shape along an axis AX.
  • the axis AX of the coil 20 is disposed parallel to the second surface 10b of the glass substrate 10.
  • the coil 20 includes a plurality of second coil conductors 21b, a plurality of first coil conductors 21t, a plurality of first through conductors 23, and a plurality of second through conductors 24.
  • the coil 20 is configured as a spiral, with the first through conductors 23, the first coil conductor 21t, the second through conductors 24, and the second coil conductor 21b being electrically connected in this order.
  • the coil 20 has a first end and a second end, the second end being connected to the first external terminal 41, and the first end being connected to the capacitor 30 via the third via conductor 243v.
  • the third via conductor 243v is a via conductor located closest to the second end face 10e2 side of the glass substrate 10, and has only a pad portion.
  • the coil 20 has a plurality of turns.
  • the multiple first through conductors 23 penetrate the glass substrate 10, extend from the second coil conductor 21b toward the first coil conductor 21t, and are arranged along the axis AX.
  • the multiple first coil conductors 21t are provided on the third protective layer 17 .
  • the second through conductor 24 is provided on the opposite side of the axis AX to the first through conductor 23.
  • the multiple second through conductors 24 penetrate the glass substrate 10, extend from the first coil conductor 21t toward the second coil conductor 21b, and are arranged along the axis AX.
  • the multiple second coil conductors 21 b are provided on the second surface 10 b of the glass substrate 10 . That is, a portion of the coil 20 is exposed from the first surface 10 t of the glass substrate 10 , and a portion of the coil 20 is exposed from the second surface 10 b of the glass substrate 10 .
  • the first coil conductor 21t is shaped to extend in the Y direction. All of the first coil conductors 21t are arranged in parallel along the X direction.
  • the second coil conductors 21b extend in the Y direction at a slight incline toward the X direction. All of the second coil conductors 21b are arranged in parallel along the X direction.
  • the first through conductors 23 and the second through conductors 24 extend in a direction perpendicular to the second surface 10b and the first surface 10t, respectively. All of the first through conductors 23 and all of the second through conductors 24 are arranged in parallel along the X direction.
  • the first penetrating conductor 23 is disposed on the first side surface 10s1 side with respect to the axis AX within the through hole of the glass substrate 10.
  • the first penetrating conductor 23 is connected to the first coil conductor 21t through a first via conductor 23v that penetrates the third protective layer 17.
  • the first via conductor 23v has a first pad portion 23v1 provided on the first penetrating conductor 23 and a first via wiring 23v2 provided on the first pad portion 23v1 and connected to the first coil conductor 21t.
  • the second penetrating conductor 24 is disposed on the second side surface 10s2 side with respect to the axis AX within the through hole of the glass substrate 10.
  • the second penetrating conductor 24 is connected to the second coil conductor 21b, and is further connected to the first coil conductor 21t via a second via conductor 24v that penetrates the third protective layer 17.
  • the second via conductor 24v has a second pad portion provided on the second penetrating conductor 24 and a second via wiring provided on the second pad portion and connected to the first coil conductor 21t.
  • the second coil conductor 21b and the first coil conductor 21t are made of a conductive material such as copper, silver, gold, or an alloy of these.
  • the second coil conductor 21b and the first coil conductor 21t may be a metal film formed by plating, vapor deposition, sputtering, or the like, or may be a metal sintered body formed by applying and sintering a conductive paste.
  • the material of the first through conductor 23 and the second through conductor 24 is the same as the material of the second coil conductor 21b and the first coil conductor 21t.
  • the second coil conductor 21b and the first coil conductor 21t are preferably formed by a semi-additive method, which allows the second coil conductor 21b and the first coil conductor 21t to be formed with low electrical resistance, high precision, and high aspect ratio.
  • the first through conductor 23 and the second through conductor 24 can be formed in through holes pre-formed in the glass substrate 10 using the materials and manufacturing methods exemplified for the second coil conductor 21b and the first coil conductor 21t.
  • the first via conductor 23v, the second via conductor 24v, and the third via conductor 243v can be formed using the same material and method as the first coil conductor.
  • the capacitor 30 is provided on the first surface 10t of the glass substrate 10 and is electrically connected to the coil 20.
  • the capacitor 30 has a first electrode 31 and a second electrode 32 facing each other, and a dielectric film 33 disposed between the first electrode 31 and the second electrode 32.
  • the first electrode 31 and the second electrode 32 of the capacitor 30 overlap the coil 20.
  • the capacitor 30 is disposed inside the coil 20. With the above-described configuration, it becomes possible to further reduce the size of the electronic component 1. Note that the capacitor 30 may be disposed outside the coil 20. The capacitor 30 is provided between the first coil conductor 21t and the second coil conductor 21b of the coil 20, and between the first through conductor 23 and the second through conductor 24. A part of the capacitor 30 is disposed inside the coil 20. Note that the entire capacitor 30 may be disposed inside the coil 20.
  • inside coil 20 refers to the area surrounded by the surfaces contacting the inner circumferences of the first penetrating conductor 23 and the second penetrating conductor 24 facing each other, and the surfaces contacting the inner circumferences of the first coil conductor 21t and the second coil conductor 21b facing each other.
  • the principal surface of the first electrode 31 and the principal surface of the second electrode 32 of the capacitor 30 are parallel to the axis AX of the coil 20.
  • the principal surface of the first electrode 31 is parallel to the first surface 10t of the glass substrate 10
  • the principal surface of the second electrode 32 is parallel to the first surface 10t of the glass substrate 10
  • the axis AX is parallel to the first surface 10t of the glass substrate 10.
  • the dielectric film 33 of the capacitor 30 completely covers the first electrode 31. This configuration prevents the first electrode 31 and the second electrode 32 from coming into contact. Note that the dielectric film 33 of the capacitor 30 does not have to completely cover the first electrode 31.
  • the second electrode 32 of the capacitor 30 is electrically connected to the first coil conductor 21t of the coil 20. Specifically, the second electrode 32 of the capacitor 30 is connected to the first coil conductor 21t through the third via conductor 243v.
  • the first electrode 31 of the capacitor 30 is provided on the first surface 10t of the glass substrate 10 and is connected to the lead conductor 34, which is connected to the second external terminal 42 through the fourth via conductor 34v.
  • the fourth via conductor 34v has a fourth pad portion 34v1 provided on the lead conductor 34 and a fourth via wiring 34v2 provided on the fourth pad portion 34v1.
  • the lead conductor 34 and the third via conductor 243v are spaced apart in a direction perpendicular to the axis AX, i.e., in a plan view.
  • the material of the first electrode 31 and the second electrode 32 is the same as the material of the first coil conductor 21t and the second coil conductor 21b.
  • the third protective layer 17 is provided on the first surface 10t of the glass substrate 10, and covers the first surface 10t of the glass substrate 10 and the capacitor 30. By covering the capacitor 30, the third protective layer 17 protects the capacitor 30 from external forces and prevents damage to the capacitor 30.
  • the first protective layer 15 is provided on the third protective layer 17 and covers the third protective layer 17 and the first coil conductor 21t. By covering the first coil conductor 21t, the first protective layer 15 protects the first coil conductor 21t from external forces and prevents damage to the first coil conductor 21t.
  • the second protective layer 16 is provided on the second surface 10b of the glass substrate 10, and covers the second surface 10b of the glass substrate 10 and the second coil conductor 21b. By covering the second coil conductor 21b, the second protective layer 16 protects the second coil conductor 21b from external forces and prevents damage to the second coil conductor 21b.
  • the first protective layer 15, the second protective layer 16, and the third protective layer 17 are insulating and made of a resin such as epoxy or polyimide.
  • the first external terminal 41 is provided on the second protective layer 16 on the first end face 10e1 side with respect to the center of the glass substrate 10 in the X direction.
  • the second external terminal 42 is provided on the second protective layer 16 on the second end face 10e2 side with respect to the center of the glass substrate 10 in the X direction.
  • the first external terminal 41 is connected to a second end of the coil 20. Specifically, the first external terminal 41 is electrically connected to the first penetrating conductor 23. That is, the first external terminal 41 is connected to the first penetrating conductor 23 via a first via conductor 23v embedded in the second protective layer 16.
  • the second external terminal 42 is electrically connected to the first electrode 31 of the capacitor 30. Specifically, the second external terminal 42 is connected to the first electrode 31 via the fourth via conductor 34v embedded in the second protective layer 16 and the lead conductor 34.
  • the first external terminal 41 has an underlayer and a plating layer covering the underlayer.
  • the underlayer contains a conductive material such as Ag or Cu.
  • the plating layer contains a conductive material such as Ni, Sn, Pd, or Au.
  • the second external terminal 42 has an underlayer and a plating layer covering the underlayer. Note that the first external terminal 41 and the second external terminal 42 may be composed of a single layer of conductive material.
  • the glass substrate 10 is made of, for example, photosensitive glass, which makes it easy to process through-holes and the like. It is also desirable that the surface of the glass substrate 10 has a very high degree of flatness.
  • a through hole is provided in the glass substrate 10, penetrating from the first surface 10t to the second surface 10b.
  • the first through conductor 23, the second through conductor 24, and the lead conductor 34 are each disposed in the through hole. Specifically, the first through conductor 23 is disposed on the first side surface 10s1 side with respect to the axis AX within the through hole of the glass substrate 10, the second through conductor 24 is disposed on the second side surface 10s2 side with respect to the axis AX within the through hole of the glass substrate 10, and the lead conductor 34 is disposed in the through hole of the glass substrate 10 that is closest to the second end surface 10e2.
  • a first electrode 31 of the capacitor 30 is provided on the first surface 10t of the glass substrate 10 so as to be connected to the lead conductor 34. Furthermore, a dielectric film 33 is provided on the first electrode 31, and a second electrode 32 of the capacitor 30 is provided on the dielectric film 33. Further, on the first surface 10t of the glass substrate 10, a first pad portion 23v1 connected to the first through conductor 23 and a second pad portion (not shown) connected to the second through conductor 24 are provided.
  • the third protective layer 17 is provided so as to cover the capacitor 30, the first pad portion 23v1, and the second pad portion.
  • a through hole for forming a via wiring is provided in the third protective layer 17, and a via wiring is formed. Specifically, a through hole is provided between a first surface, which is a surface of the third protective layer 17 located on the opposite side to the glass substrate 10, and a first pad portion 23v1, and a first via wiring 23v2 is formed.
  • the first pad portion 23v1 and the first via wiring 23v2 are connected to each other to form a first via conductor 23v.
  • a through hole is provided between the first surface and the second pad portion of the third protective layer 17, and a second via wiring 24v2 is formed.
  • the second pad portion and the second via wiring 24v2 are connected to each other to form a second via conductor 24v. Furthermore, a through hole is provided between the first surface of the third protective layer 17 and the second electrode 32 of the capacitor 30, and a third via conductor 243v is formed.
  • a first coil conductor 21t is formed on the third protective layer 17.
  • the first coil conductor 21t connects the first via conductor 23v and the second via conductor 24v.
  • the first coil conductor 21t also connects the third via conductor 243v that is closest to the second end face 10e2 of the glass substrate 10 and the first via conductor 23v that is closest to the third via conductor 243v.
  • the first protective layer 15 is provided on the third protective layer 17 so as to cover the first coil conductor 21t.
  • the second coil conductor 21b is provided on the second surface 10b of the glass substrate 10.
  • the second coil conductor 21b connects the first through conductor 23 and the second through conductor 24.
  • the fourth pad portion 34v1 is provided on the second surface 10b of the glass substrate 10 so as to be connected to the lead conductor 34.
  • the second protective layer 16 is provided on the second surface 10b of the glass substrate 10 so as to cover the second coil conductor 21b and the fourth pad portion 34v1.
  • a through hole for providing a via wiring is provided in the second protective layer 16, and a fourth via wiring 34v2 is formed.
  • the fourth pad portion 34v1 and the fourth via wiring 34v2 are connected to each other to form the fourth via conductor 34v.
  • a first external terminal 41 and a second external terminal 42 are provided on the surface of the second protective layer 16 that is located opposite the second surface 10b of the glass substrate 10.
  • the first external terminal 41 and the second external terminal 42 are spaced apart.
  • the first external terminal 41 is electrically connected to the end of the coil 20 on the second surface 10b of the glass substrate 10, and the second external terminal 42 is connected to the fourth via conductor 34v.
  • the lead conductor 34 and the third via conductor 243v are spaced apart in a plan view, but they may overlap in a plan view.
  • the above embodiment makes it possible to miniaturize the electronic component 1.
  • Fig. 4 is a schematic top view of electronic component 1A as viewed from the top side.
  • Fig. 5 is a cross-sectional view taken along line V-V in Fig. 4.
  • Fig. 6 is a cross-sectional view taken along line VI-VI in Fig. 4.
  • the second embodiment differs from the first embodiment in the positions of capacitor 30 and third protective layer 17. This difference in configuration will be described below. The other configurations are the same as those of the first embodiment, and description thereof will be omitted.
  • the capacitor 30 is provided on the second surface 10b of the glass substrate 10 and is electrically connected to the second external terminal 42.
  • the capacitor 30 By providing the capacitor 30 on the second external terminal 42 side with respect to the glass substrate 10, when the capacitor 30 is connected to the ground of the mounting substrate, the L component between the capacitor and the ground can be reduced, and as a result, deterioration of high frequency characteristics can be suppressed.
  • the second external terminal 42 side is used as the mounting surface, by providing the capacitor 30 on the second external terminal 42 side with respect to the glass substrate 10, the center of gravity of the electronic component 1A can be lowered.
  • the capacitor 30 is provided on the second surface 10b of the glass substrate 10.
  • a first electrode 31 of the capacitor 30 is provided on the second surface 10b of the glass substrate 10.
  • a dielectric film 33 is provided on the first electrode 31 of the capacitor 30, and a second electrode 32 of the capacitor 30 is provided on the dielectric film 33. That is, the capacitor 30 has a first electrode 31 and a second electrode 32 that face each other and are provided on the second surface 10b of the glass substrate 10, and a dielectric film 33 disposed between the first electrode 31 and the second electrode 32.
  • the third protective layer 17 covers the capacitor 30 and is provided on the second surface 10b of the coil 20.
  • the first protective layer 15 is provided on the first surface 10t of the glass substrate 10.
  • the second protective layer 16 is provided on the third protective layer 17.
  • the coil 20 is electrically connected in the order of the first through conductor 23, the first coil conductor 21t, the second through conductor 24, and the second coil conductor 21b to form a spiral.
  • the first through conductor 23 and the second through conductor 24 are provided on the first surface 10t and connected to the first coil conductor 21t.
  • the first coil conductor 21 t is present on the first surface 10 t of the glass substrate 10
  • the second coil conductor 21 b is present on the surface of the third protective layer 17 opposite the glass substrate 10
  • a first via conductor 23v connected to the first through conductor 23 and a second via conductor 24v connected to the second through conductor 24 are formed on the second surface 10b of the glass substrate 10.
  • the first via conductor 23v includes a first pad portion 23v1 provided on the first through conductor 23 and a first via wiring 23v2 provided on the first pad portion 23v1
  • the second via conductor 24v includes a second pad portion provided on the second via conductor 24v and a second via wiring 24v2 provided on the second pad portion.
  • the first protective layer 15 covers the first coil conductor 21t.
  • the second protective layer 16 covers the second coil conductor 21b.
  • the first via conductor 23v and the second via conductor 24v penetrate the third protective layer 17.
  • the second through conductor 24 provided in the through hole closest to the second end face 10 e 2 of the glass substrate 10 is connected to the first electrode 31 of the capacitor 30 .
  • the second electrode 32 of the capacitor 30 is connected to the second external terminal 42 via a fifth via wiring 35v1 that penetrates the third protective layer 17, and a fifth pad portion 35v2 and a fifth via wiring 35v3 that penetrate the second protective layer 16.
  • the capacitor 30 is provided between the second surface 10 b of the glass substrate 10 and the second protective layer, between the first through conductor 23 and the second through conductor 24 .
  • Fig. 7 is a schematic top view of electronic component 1B as viewed from the top side.
  • Fig. 8 is a cross-sectional view taken along line VIII-VIII in Fig. 7.
  • Fig. 9 is a cross-sectional view taken along line IX-IX in Fig. 7.
  • the third embodiment differs from the second embodiment in the positions of dielectric film 33 and fifth via conductor 35v of capacitor 30. This difference in configuration will be described below. The other configurations are the same as those of the second embodiment, and description thereof will be omitted.
  • the second penetrating conductor 24 and the dielectric film 33 are spaced apart.
  • the first electrode 31 of the capacitor 30 is provided on the second surface 10b of the glass substrate 10. Unlike the second embodiment, the first electrode 31 of the capacitor 30 has a surface that is not in contact with the dielectric film 33 and the second electrode 32. The first electrode 31 has a surface that does not overlap with the dielectric film 33 and the second electrode 32 on the surface opposite to the second surface 10b of the glass substrate 10. Specifically, as shown in FIG. 9, the first electrode 31 does not have the dielectric film 33 and the second electrode 32 on the extension of the second through conductor 24. Furthermore, in a plan view, the position of the second through conductor 24 and the position of the second electrode 32 are separated. With this configuration, the dielectric film 33 and the second electrode 32 can be made small, and the amount of material used can be reduced. In addition, the position of the fifth via conductor 35v and the position of the second through conductor 24 are separated.
  • Fig. 10 is a schematic top view of electronic component 1C as viewed from the top side.
  • Fig. 11 is a cross-sectional view taken along line XI-XI in Fig. 10.
  • Fig. 12 is a cross-sectional view taken along line XII-XII in Fig. 10.
  • the fourth embodiment differs from the third embodiment in the position of capacitor 30. This different configuration will be described below. The other configurations are the same as those in the third embodiment, and description thereof will be omitted.
  • the coil 20 has a first end 210 and a second end 220.
  • the first end 210 is connected to a first electrode 31 of the capacitor 30.
  • the second end 220 is connected to a via conductor (not shown) that penetrates the second protective layer 16 and the third protective layer 17.
  • the first end 210 is an end of the second penetrating conductor 24 that is connected to the first electrode 31.
  • the second end 220 is an end of the first penetrating conductor 23 that is connected to a via conductor (not shown).
  • the capacitor 30 is located closer to the first end 210 than to the second end 220. That is, the coil 20 is located on the second end surface 10e2 side in a plan view.
  • the phrase "located closer to the first end 210 than the second end 220" means that the capacitor 30 is located closer to the second end face 10e2 than a plane that passes through the center of the coil 20 on the axis AX of the coil 20 and is perpendicular to the axis AX of the coil 20.
  • the capacitor 30 may be located closer to the second end face 10e2 than the first end face 10e1.
  • Fig. 13 is a schematic top view of electronic component 1D as viewed from the top side.
  • Fig. 14 is a cross-sectional view taken along line XIV-XIV of Fig. 13.
  • Fig. 15 is a cross-sectional view taken along line XV-XV of Fig. 13.
  • the fifth embodiment differs from the third embodiment in the number of turns of coil 20D and the shape of capacitor 30, and does not have third protective layer 17. This different configuration will be described below. The other configurations are the same as those of the third embodiment, and description thereof will be omitted.
  • the number of turns of the coil 20D is less than one.
  • the coil 20D is composed of a first through conductor 23 that penetrates the glass substrate 10 from the second surface 10b to the first surface 10t, a first coil conductor 21t that is connected to the first through conductor 23 and provided on the glass substrate 10, and a second through conductor 24 that is connected to the first coil conductor 21t and penetrates the glass substrate 10 from the first surface 10t to the second surface 10b.
  • the capacitor 30 is provided on the second surface 10b of the glass substrate 10 and is connected to the second through conductor 24.
  • the coil 20D does not have the second coil conductor 21b of the third embodiment.
  • the first through conductor 23 of the coil 20D is connected to a first via conductor 23v.
  • the first via conductor 23v has a first pad portion 23v1 connected to the first through conductor 23 and a first via wiring 23v2 connected to the first pad portion 23v1.
  • the capacitor 30 is not located inside the coil 20D. Specifically, the capacitor 30 is not located between the first coil conductor 21t and the second coil conductor 21b, and is not located between the first through conductor 23 and the second through conductor 24.
  • the first electrode 31 of the capacitor 30 has a notch at a corner on the side where the second end face 10e2 and the second side face 10s2 intersect in a plan view.
  • the first electrode 31 has a portion that overlaps the second penetrating conductor 24.
  • the second electrode 32 and the dielectric film 33 are between the first penetrating conductor 23 and the second penetrating conductor 24, and do not overlap the second penetrating conductor 24.
  • the first electrode 31 of the capacitor 30 may be a rectangle having a length equal to the length in the X direction of a region that passes between the first penetrating conductor 23 and the second penetrating conductor 24 in a plan view.
  • the capacitor 30 is connected to the second penetrating conductor 24 at the first electrode 31, and is connected to the sixth via conductor 36v at the second electrode 32.
  • the second penetrating conductor 24 and the sixth via conductor 36v are spaced apart from each other.
  • the second protective layer 16 is provided on the second surface 10b of the glass substrate 10 and covers the capacitor 30.
  • the first via conductor 23v and the sixth via conductor 36v penetrate the second protective layer 16.
  • Fig. 16 is a schematic top view of electronic component 1E as viewed from the top side.
  • Fig. 17 is a cross-sectional view taken along line XVII-XVII of Fig. 16.
  • Fig. 18 is a cross-sectional view taken along line XVIII-XVIII of Fig. 16.
  • the sixth embodiment differs from the fifth embodiment in the form of capacitor 30. This different configuration will be described below. The other configurations are the same as those of the fifth embodiment, and description thereof will be omitted.
  • the capacitor 30 is disposed closer to the second external terminal 42 than the first external terminal 41. Specifically, the capacitor 30 is located closer to the second external terminal 42 than the center line between the first external terminal 41 and the second external terminal 42 in a plan view. Note that, with a plane passing through the center line between the first external terminal 41 and the second external terminal 42 as a reference, the capacitor 30 may be located on the first external conductor side.
  • the fifth embodiment further includes a second protective layer 16 provided on the second surface 10b of the glass substrate 10 to cover the capacitor 30, and a first external terminal 41 and a second external terminal 42 provided on the second protective layer 16. The first external terminal 41 and the coil 20D are connected through a first via conductor 23v that penetrates the third protective layer 17.
  • the second external terminal 42 and the capacitor 30 are connected through a sixth via conductor 36v that penetrates the third protective layer 17.
  • the capacitor 30 is disposed closer to the second external terminal 42 than the first external terminal 41.
  • Fig. 19 is a schematic top view of the electronic component 1F as viewed from the top side.
  • Fig. 20 is a cross-sectional view taken along line XX-XX in Fig. 19.
  • Fig. 21 is a cross-sectional view taken along line XXI-XXI in Fig. 19.
  • Fig. 22 is a cross-sectional view taken along line XXII-XXII in Fig. 19.
  • the seventh embodiment differs from the sixth embodiment in the position of the first via conductor 23v. This different configuration will be described below. The other configurations are the same as those in the sixth embodiment, and description thereof will be omitted.
  • the first via conductor 23v includes a first pad portion 23v1 connected to the first through conductor 23, and a first via wiring 23v2 connected to the first pad portion 23v1 and the first external terminal 41.
  • the first through conductor 23 and the first via wiring 23v2 are spaced apart.
  • the first via conductor 23v in this embodiment is an example of a first via conductor described in the claims.
  • the first pad portion 23v1 is an example of a pad portion described in the claims.
  • the first via wiring 23v2 is an example of a via portion described in the claims.
  • Fig. 23 is a schematic top view of electronic component 1G as viewed from the top side.
  • Fig. 24 is a cross-sectional view taken along line XXIV-XXIV of Fig. 23.
  • Fig. 25 is a cross-sectional view taken along line XXV-XXV of Fig. 23.
  • the eighth embodiment differs from the seventh embodiment in the sizes of first protective layer 15 and second protective layer 16. This difference in configuration will be described below. Note that in Fig. 23, first protective layer 15 is drawn with a dashed line. The other configurations are the same as those of the seventh embodiment, and description thereof will be omitted.
  • the first protective layer 15 When viewed from a direction perpendicular to the first surface 10t of the glass substrate 10, the first protective layer 15 is located inside the outer periphery of the first surface 10t of the glass substrate 10.
  • the second protective layer 16 When viewed from a direction perpendicular to the second surface 10b, the second protective layer 16 is located inside the outer periphery of the second surface 10b of the glass substrate 10.
  • the area of the first protective layer 15 is smaller than the area of the glass substrate 10 in a direction perpendicular to the axis AX.
  • the area of the second protective layer 16 is also smaller than the area of the glass substrate 10. The above configuration makes it easier to process the glass substrate 10.
  • the glass substrate 10 when cutting the glass substrate 10, it is possible to crystallize the portion of the glass substrate 10 to be cut and cut it by etching. Also, when cutting with a dicer, for example, it is possible to prevent the first protective layer 15 and the second protective layer 16 from peeling off from the glass substrate 10 due to the load of the dicer.
  • the outer periphery of the first protective layer 15 is preferably shaped to follow the outer periphery of the glass substrate 10.
  • the outer periphery of the second protective layer 16 is preferably shaped to follow the outer periphery of the glass substrate 10.
  • FIG. 26 is a schematic top view of the electronic component 1H as viewed from the top side.
  • FIG. 27 is a cross-sectional view taken along line XXVII-XXVII of FIG. 26.
  • FIG. 28 is a cross-sectional view taken along line XXVIII-XXVIII of FIG. 26.
  • the coils 20D and 201D and the capacitors 30 and 301 are connected in parallel.
  • the ninth embodiment differs from the fifth embodiment in the position of the sixth via conductors 36v, the number of coils, the number of capacitors, and the number of external terminals.
  • the different configurations are described below. The other configurations are the same as those of the fifth embodiment, and the description thereof will be omitted.
  • the first electrode 31 of the capacitor 30 is connected to the first through conductor 23 of the coil 20D.
  • the second electrode 32 of the capacitor 30 is connected to the second through conductor 24 of the coil 20D.
  • the first electrode 31 of the capacitor 30 is connected to the first external terminal 41 through the first via conductor 23v.
  • the second electrode 32 of the capacitor 30 is connected to the second external terminal 42 through the sixth via conductor 36v.
  • the sixth via conductor 36v is located so as to overlap the second penetrating conductor 24 when viewed in a direction perpendicular to the first surface 10t.
  • the capacitor 301 has a similar configuration to the capacitor 30. Specifically, the first electrode 31 of the capacitor 301 is connected to the first through conductor 23 of the coil 201D. The second electrode 32 of the capacitor 301 is connected to the second through conductor 24 of the coil 201D. The first electrode 31 of the capacitor 301 is connected to the first external terminal 41 through the first via conductor 23v. The second electrode 32 of the capacitor 30 is connected to the second external terminal 421 through the sixth via conductor 36v. The sixth via conductor 36v is located at a position overlapping the second through conductor 24 when viewed from a direction perpendicular to the first surface 10t.
  • the dielectric film 33 of the capacitor 30 and the dielectric film 33 of the capacitor 301 are a common member. That is, the dielectric film 33 is located extending inside both the coils 20D and 201D. The dielectric film 33 of the capacitor 30 and the dielectric film 33 of the capacitor 301 may be provided separately.
  • coils 20D and 201D have less than one turn, but may have multiple turns.
  • FIG. 29 is a schematic top view of electronic component 1J as viewed from the top side.
  • Fig. 30 is a cross-sectional view taken along line XXX-XXX in Fig. 29.
  • Fig. 31 is a cross-sectional view taken along line XXXI-XXXI in Fig. 29.
  • Fig. 32 is an exploded plan view of Fig. 29.
  • the tenth embodiment differs from the first embodiment in the structure and position of capacitor 30J and the presence of fourth protective layer 18. This different configuration will be described below. The other configurations are the same as those of the first embodiment, and description thereof will be omitted.
  • a portion of the capacitor 30J is embedded in the glass substrate 10.
  • the first electrode 31 and the second electrode 32 are embedded in the glass substrate 10.
  • the glass substrate 10 is between the first electrode 31 and the second electrode 32.
  • the electronic component 1J can be further miniaturized.
  • the dielectric film 33 of the capacitor 30J is made of glass, which provides higher reliability for the electronic component.
  • the electronic component 1J can be manufactured more inexpensively.
  • the capacitor 30J includes a first electrode portion 310 and a second electrode portion 320.
  • the first electrode portion 310 and the second electrode portion 320 each have a comb-tooth structure.
  • the first electrode portion 310 includes a first support portion 31s and a plurality of first electrodes 31 provided on the first support portion 31s.
  • the first support portion 31s is present on the second surface 10b of the glass substrate 10 and has a base portion 313 extending from the first side surface 10s1 to the second side surface 10s2 along the first end surface 10e1, and two teeth portions 311, 312 extending from the base portion 313 in the direction from the first end surface 10e1 to the second end surface 10e2.
  • the first teeth portion 311 is provided at a first end portion 313a of the base portion 313, and the second teeth portion 312 is provided at the center of the base portion 313.
  • One electrode is provided for one tooth portion.
  • One first electrode 31 is formed on the first tooth portion 311, and another first electrode 31 is provided on the second tooth portion 312.
  • the first tooth portion 311 and the second tooth portion 312 penetrate the glass substrate 10 in the direction from the first surface 10t to the second surface 10b.
  • the second electrode portion 320 includes a second support portion 32s and a plurality of second electrodes 32 provided on the second support portion 32s.
  • the second support portion 32s is present on the second surface 10b of the glass substrate 10 and has a base portion 323 extending from the second side surface 10s2 to the first side surface 10s1 along the second end surface 10e2, and two teeth portions 321, 322 extending from the base portion 323 in the direction from the second end surface 10e2 to the first end surface 10e1.
  • the first teeth portion 321 is provided at a first end portion 323a of the base portion 323, and the second teeth portion 322 is provided at the center of the base portion 323.
  • One electrode is provided for one tooth portion.
  • One second electrode 32 is formed on the first tooth portion 321, and another second electrode 32 is provided on the second tooth portion 322.
  • the first tooth portion 321 and the second tooth portion 322 penetrate the glass substrate 10 in the direction from the first surface 10t to the second surface 10b.
  • the second tooth portion 312 of the first support portion 31s, the first tooth portion 321 of the second support portion 32s, the first tooth portion 311 of the first support portion 31s, and the second tooth portion 322 of the second support portion 32s are arranged in this order.
  • the number of teeth is not particularly limited, and one or three or more teeth may be provided on the first support portion 31s.
  • the first electrode 31 may be one or three or more.
  • the second support portion 32s may be provided in the same manner as the first support portion 31s.
  • the second electrode 32 may be provided in the same manner as the first electrode 31.
  • the principal surface of the first electrode 31 is perpendicular to the first surface 10t of the glass substrate 10 and parallel to the axis AX of the coil 20.
  • the principal surface of the second electrode 32 is similar to the principal surface of the first electrode 31.
  • the glass substrate 10 exists between the second tooth portion 312, the first tooth portion 321, the first tooth portion 311 and the second tooth portion 322, and acts as a dielectric.
  • the fourth protective layer 18 covers the base 313 and the base 323, and is provided on the second surface 10b of the glass substrate 10.
  • the second protective layer 16 covers the fourth protective layer 18, and is provided on the side of the fourth protective layer 18 opposite the glass substrate 10.
  • the first penetrating conductor 23 is connected to the second coil conductor 21b through an eighth via conductor (not shown) that penetrates the fourth protective layer 18.
  • the eighth via conductor has an eighth pad portion connected to the first penetrating conductor 23 and an eighth coil wiring connected to the eighth pad portion.
  • the second penetrating conductor 24 is connected to the second coil conductor 21b through a tenth via conductor 241v that penetrates the fourth protective layer 18.
  • the tenth via conductor 241v has a tenth pad portion 241v1 connected to the second penetrating conductor 24 and a tenth via wiring 241v2 connected to the tenth pad portion 241v1.
  • the second coil conductor 21b is provided on the fourth protective layer 18 when viewed in a direction perpendicular to the second surface 10b.
  • the first penetrating conductor 23 closest to the first end surface 10e1 is connected to the first external terminal 41 via the second end 313b of the base 313, an eighth via conductor, and a ninth via conductor (not shown) provided on the eighth via conductor.
  • the eighth via conductor has an eighth pad portion provided on the first penetrating conductor 23 and an eighth via wiring provided on the eighth pad portion.
  • the ninth via conductor has a ninth pad portion provided on the eighth via wiring, and a ninth via wiring provided on the ninth pad portion and connected to the first external terminal 41.
  • the second through conductor 24 closest to the second end surface 10e2 is connected to the second external terminal 42 via the second end 323b of the base 323, the tenth via conductor 241v, and an eleventh via conductor 242v provided on the tenth via conductor 241v.
  • the second through conductor 24 overlaps with the tenth via conductor 241v and the eleventh via conductor 242v in a direction perpendicular to the first surface 10t, i.e., in a plan view.
  • the tenth via conductor 241v has a tenth pad portion 241v1 provided on the second through conductor 24 and a tenth via wiring 241v2 provided on the tenth pad portion 241v1.
  • the eleventh via conductor 242v has an eleventh pad portion 242v1 provided on the tenth via wiring 241v2, and an eleventh via wiring 242v2 provided on the eleventh pad portion 242v1 and connected to the second external terminal 42.
  • FIG. 33 is a cross-sectional view of an electronic component 1K.
  • Fig. 33 corresponds to Fig. 31 of the tenth embodiment.
  • the eleventh embodiment differs from the tenth embodiment in the structure of the dielectric of the capacitor 30J. This different configuration will be described below.
  • the other configurations are the same as those of the tenth embodiment, and description thereof will be omitted.
  • the crystallized portion 101 exists at least partially between the first electrode 31 and the second electrode 32.
  • the crystallized portion 101 which is crystallized glass having a higher Q value than normal glass, exists between the first electrode 31 and the second electrode 32 of the capacitor 30J.
  • the crystallized portion 101 reduces the dielectric loss of the electronic component 1K, and higher reliability is obtained for the electronic component 1K.
  • the electronic component IJ can be manufactured more inexpensively.
  • the crystallized portion 101 exists in the entire region between the first electrode 31 and the second electrode 32.
  • the crystallized portion 101 may exist partially between the first electrode 31 and the second electrode 32.
  • the crystallized portion 101 is a crystallized portion of the glass substrate 10.
  • the transparency of the crystallized portion 101 is lower than the transparency of the remaining portion of the glass substrate 10, which is in an amorphous state and not crystallized.
  • the crystallized portion 101 it is possible to adjust the effective dielectric constant of the glass substrate 10.
  • the stray capacitance formed between the first electrode 31 and the second electrode 32 can be increased or decreased, and in particular, the self-resonant frequency of the electronic component 1K can be adjusted.
  • the dielectric constant of the glass substrate 10 is 6.4, while the dielectric constant of the crystallized portion 101 can be reduced to 5.8. This allows the stray capacitance between the conductors near the crystallized portion 101 to be reduced.
  • the crystallized portion 101 can be formed by irradiating the portion of the glass substrate 10 to be crystallized with ultraviolet light, followed by heat treatment (e.g., baking).
  • the ultraviolet light irradiation can be performed by irradiating the glass substrate 10 with ultraviolet light having a wavelength of about 310 nm.
  • the ultraviolet light irradiation for example, metal ions such as cerium ions in the glass substrate 10 are oxidized by light energy and emit electrons.
  • the processing depth of the crystallized portion 101 can be controlled by adjusting the amount of ultraviolet light irradiation according to the thickness of the glass substrate 10.
  • a contact aligner or a stepper capable of obtaining ultraviolet light with a wavelength of about 310 nm can be used.
  • a laser irradiation device including a femtosecond laser can be used as a light source.
  • the laser light can be focused inside the glass substrate 10, so that electrons can be emitted from the metal oxide only at the focused portion.
  • the glass substrate 10 may be crystallized after the first electrode 31 and the second electrode 32 are provided thereon, or the first electrode 31 and the second electrode 32 may be provided after the crystallized portion 101 is formed.
  • Fig. 34 is a cross-sectional view of electronic component 1L.
  • Fig. 34 corresponds to Fig. 31 of the tenth embodiment.
  • the twelfth embodiment differs from the tenth embodiment in the structure of the dielectric of capacitor 30J. This different configuration will be described below.
  • the other configurations are the same as those of the tenth embodiment, and description thereof will be omitted.
  • a cavity 102 exists at least partially between the first electrode 31 and the second electrode 32.
  • a cavity 102 with a higher Q value than the glass substrate 10 exists between the first electrode 31 and the second electrode 32 of the capacitor 30J.
  • the dielectric loss of the electronic component 1L is reduced, and higher reliability is obtained for the electronic component 1L.
  • the electronic component 1L can be manufactured more inexpensively.
  • the entire space between the first electrode 31 and the second electrode 32 may be a cavity. There is no solid or liquid in the cavity, but a gas such as air is present.
  • the present disclosure includes the following aspects. ⁇ 1> a glass substrate having a first surface and a second surface opposite each other; a coil partially embedded in the glass substrate and wound around an axis; a capacitor provided on the glass substrate, electrically connected to the coil, and having a first electrode and a second electrode opposed to each other; The first electrode and the second electrode overlap the coil in a direction perpendicular to the axis.
  • an external terminal is provided on the second surface side of the glass substrate
  • the capacitor has a dielectric film disposed between the first electrode and the second electrode;
  • the coil has a through conductor that passes through the glass substrate from the first surface to the second surface, the through conductor is connected to the first electrode of the capacitor;
  • the coil has a first end and a second end;
  • the number of turns of the coil is less than one, and the coil is composed of a first penetrating conductor penetrating the glass substrate from the second surface to the first surface, a first coil conductor connected to the first penetrating conductor and provided on the glass substrate, and a second penetrating conductor connected to the first coil conductor and penetrating the glass substrate from the first surface to the second surface;
  • ⁇ 8> a protective layer provided on the second surface to cover the capacitor; and a first external terminal and a second external terminal provided on the protective layer, the first external terminal and the coil are connected through a first via conductor penetrating the protective layer; the second external terminal and the capacitor are connected through a second via conductor penetrating the protective layer;
  • the first via conductor includes a pad portion connected to the first through conductor and a via portion connected to the pad portion and a first external terminal,
  • a first protective layer covering a first surface of the glass substrate and a second protective layer covering a second surface of the glass substrate are provided, When viewed from a direction perpendicular to the first surface, the first protective layer is located inside an outer periphery of the first surface of the glass substrate,
  • ⁇ 12> the first electrode and the second electrode are embedded in the glass substrate;
  • ⁇ 13> the first electrode and the second electrode are embedded in the glass substrate;
  • ⁇ 14> the first electrode and the second electrode are embedded in the glass substrate;

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Coils Or Transformers For Communication (AREA)

Abstract

電子部品は、互いに反対側に位置する第１面および第２面を有するガラス基板と、　上記ガラス基板に一部が埋めこまれ、軸に沿って巻回されたコイルと、　前記ガラス基板に設けられ、前記コイルに電気的に接続され、互いに対向する第１電極と第２電極とを有するキャパシタと を備え、　前記軸に直交する方向において、前記第１電極と前記第２電極とが前記コイルに重なる。

Description

電子部品
　本発明は、電子部品に関する。
　従来、電子部品としては、特開２０２０－１７４１６９号公報（特許文献１）に記載されたものがある。この電子部品は、ガラス基板と、ガラス基板の外面に接する外面導体と、外面導体を覆うようにガラス基板の外面と外面導体に接する保護膜とを備える。この電子部品において、キャパシタとコイルとを含む態様（図１６）が記載されており、キャパシタは第１電極と第２電極とを有し、コイルは、軸に沿って導体を螺旋状に巻回されて構成される。
特開２０２０－１７４１６９号公報
　ところで、従来のような電子部品では、キャパシタの第１電極は、コイルに対して軸方向に水平に配置されている。しかしながら、このような構成では、軸方向に平行な平面方向に対して小型化することが困難であるという課題があった。
　そこで、本発明の課題は、小型化を図ることができる電子部品を提供することにある。
　前記課題を解決するため、本開示の一態様における電子部品は、
　互いに反対側に位置する第１面および第２面を有するガラス基板と、
　上記ガラス基板に一部が埋めこまれ、軸に沿って巻回されたコイルと、
　前記ガラス基板に設けられ、前記コイルに電気的に接続され、互いに対向する第１電極と第２電極とを有するキャパシタと
を備え、
　前記軸に直交する方向において、前記第１電極と前記第２電極とが前記コイルに重なる。
　上記態様では、軸に直交する方向（平面視）においてキャパシタの第１電極と第２電極およびコイルが重なった構成を有することにより、軸に平行な平面方向の大きさを小さくでき、電子部品の小型化が可能になる。例えば、ガラス基板の第２面側を実装面とする場合、実装面積を小さくすることができる。
　本開示によると、小型化を図ることができる電子部品を提供することができる。
第１実施形態の電子部品の天面図である。 図１のII－II断面図である。 図１のIII－III断面図である。 第２実施形態の電子部品の天面図である。 図４のV－V断面図である。 図４のVI－VI断面図である。 第３実施形態の電子部品の天面図である。 図７のVIII－VIII断面図である。 図８のIX－IX断面図である。 第４実施形態の電子部品の天面図である。 図１０のXI－XI断面図である。 図１１のXII－XII断面図である。 第５実施形態の電子部品の天面図である。 図１３のXIV－XIV断面図である。 図１３のXV－XV断面図である。 第６実施形態の電子部品の天面図である。 図１６のXVII－XVII断面図である。 図１６のXVIII－XVIII断面図である。 第７実施形態の電子部品の天面図である。 図１９のXX－XX断面図である。 図１９のXXI－XXI断面図である。 図１９のXXII－XXII断面図である。 第８実施形態の電子部品の天面図である。 図２３のXXIV－XXIV断面図である。 図２３のXXV－XXV断面図である。 第９実施態様の電子部品の天面図である。 図２６のXXVII－XXVII断面図である。 図２６のXXVIII－XXVIII断面図である。 第１０実施態様の電子部品の天面図である。 図２９のXXX－XXX断面図である。 図２９のXXXI－XXXI断面図である。 図２９の分解平面図である。 第１１実施態様の電子部品の断面図である。 第１２実施態様の電子部品の断面図である。
　以下、本開示の一態様である磁性粒子について図示の実施の態様により詳細に説明する。なお、図面は一部模式的なものを含み、実際の寸法や比率を反映していない場合がある。
＜第１実施形態＞
［概要構成］
　図１は、電子部品１を天面側から見た模式天面図である。図２は、図１のII－II断面図である。図３は、図１のIII－III断面図である。なお、便宜上、図１では、構造を容易に理解できるよう、透明に描かれているが、半透明や不透明であってもよい。また、図１では、第１外部端子４１および第２外部端子４２を二点斜線で描き、第１保護層１５および第３保護層１７を省略して描いている。
　図１と図２と図３とに示すように、電子部品１は、ガラス基板１０、コイル２０、キャパシタ３０、第３保護層１７、第１保護層１５、第２保護層１６、第１外部端子４１および第２外部端子４２を有する。電子部品１は、例えば、高周波信号伝送回路に用いられる表面実装型の電子部品である。
　ガラス基板１０は、互いに反対側に位置する第１面１０ｔおよび第２面１０ｂを有する。
　コイル２０は、ガラス基板１０に一部が埋めこまれ、軸ＡＸに沿って巻回されている。コイル２０の一部は、ガラス基板１０の第１面１０ｔ上から露出している。コイル２０の一部は、ガラス基板１０の第２面１０ｂ上から露出している。
　キャパシタ３０は、ガラス基板１０の第１面１０ｔ上に設けられ、コイル２０に電気的に接続されている。キャパシタ３０は、互いに対向する第１電極３１と第２電極３２とを有し、軸ＡＸに直交する方向において、第１電極３１と第２電極３２とがコイル２０に重なる。上記構成を有することにより、軸ＡＸに平行な平面方向の大きさを小さくでき、電子部品１の小型化が可能になる。例えば、ガラス基板１０の第２面１０ｂ側を実装面とする場合、実装面積を小さくすることができる。
　第３保護層１７は、キャパシタ３０を覆っており、コイル２０の第１面１０ｔ上に設けられる。
　第１保護層１５は、露出したコイル２０の一部を覆っており、第３保護層１７上に設けられる。
　第２保護層１６は、露出したコイル２０の一部を覆っており、コイル２０の第２面１０ｂ上に設けられる。
　第１外部端子４１および第２外部端子４２は、第２保護層１６上に設けられる。第１外部端子４１は、コイル２０に電気的に接続され、第２外部端子４２は、キャパシタ３０に電気的に接続される。コイル２０およびキャパシタ３０は、直列に接続されている。なお、コイル２０およびキャパシタ３０は、並列に接続されていてもよい。
［各部材の好ましい構成］
　（ガラス基板１０）
　ガラス基板１０は、長さ、幅および高さを有する直方体である。ガラス基板１０は、長さ方向の両端側にある第１端面１０ｅ１および第２端面１０ｅ２と、幅方向の両端側にある第１側面１０ｓ１および第２側面１０ｓ２と、高さ方向の両端側にある第２面１０ｂおよび第１面１０ｔとを有する。つまり、ガラス基板１０の外面１００は、第１端面１０ｅ１および第２端面１０ｅ２と、第１側面１０ｓ１および第２側面１０ｓ２と、第２面１０ｂおよび第１面１０ｔとを含む。第２面１０ｂは、ガラス基板１０の主面の一つであり、第１面１０ｔは、第２面１０ｂの裏側に位置する。第１面１０ｔおよび第２面１０ｂは、軸ＡＸに平行である。
　この明細書では、「平行」とは、コイルの軸ＡＸに対して完全に平行であることのみならず、軸ＡＸに対して僅かに湾曲している等、実質的に平行であることを含み、例えば、軸ＡＸに対して±５％の角度を有していることを含む。
　この明細書では、ガラス基板１０の外面１００は、単にガラス基板１０の外周側を向く面という意味ではなく、ガラス基板１０の外側と内側との境界となる面である。また、「ガラス基板１０の外面１００の上方」とは、重力方向に規定される鉛直上方のような絶対的な一方向ではなく、外面１００を基準に、当該外面１００を境界とする外側と内側とのうち、外側に向かう方向を指す。したがって、「外面１００の上方」とは外面１００の向きによって定まる相対的な方向である。また、ある要素に対して「上方（above）」には、当該要素とは離れた上方、すなわち当該要素上の他の物体を介した上側の位置や間隔を空けた上側の位置だけではなく、当該要素と接する直上の位置（on）も含む。
　なお、図面に示すように、以下では、説明の便宜上、ガラス基板１０の長さ方向（長手方向）であって、第１端面１０ｅ１から第２端面１０ｅ２に向かう方向をＸ方向とする。また、ガラス基板１０の幅方向であって、第１側面１０ｓ１から第２側面１０ｓ２に向かう方向をＹ方向とする。また、ガラス基板１０の高さ方向であって、第２面１０ｂから第１面１０ｔに向かう方向をＺ向とする。Ｘ方向、Ｙ方向およびＺ方向は、互いに直交する方向であって、Ｘ，Ｙ，Ｚの順に並べたとき、左手系を構成する。
　ガラス基板１０は、絶縁性を有する。ガラス基板１０は、例えば、ＦｏｔｕｒａｎＩＩ（ＳｃｈｏｔｔＡＧ社登録商標）に代表される感光性を有するガラス基板が好ましい。特に、ガラス基板１０は、セリウム酸化物（セリア：ＣｅＯ２）を含有していることが好ましく、この場合、セリウム酸化物が増感剤となって、フォトリソグラフィによる加工がより容易となる。
　ただし、ガラス基板１０は、ドリル、サンドブラストなどの機械加工、フォトレジスト・メタルマスクなどを用いたドライ／ウェットエッチング加工、レーザ加工などによって加工できることから、感光性を有さないガラス板であってもよい。また、ガラス基板１０は、ガラスペーストを焼結させたものであってもよいし、フロート法などの公知の方法よって形成されていてもよい。
　（コイル２０）
　コイル２０は、軸ＡＸに沿って螺旋状に巻回される。コイル２０の軸ＡＸは、ガラス基板１０の第２面１０ｂに平行に配置される。コイル２０は、複数の第２コイル導体２１ｂと、複数の第１コイル導体２１ｔと、複数の第１貫通導体２３と、複数の第２貫通導体２４とを含む。コイル２０は、第１貫通導体２３、第１コイル導体２１ｔ、第２貫通導体２４、第２コイル導体２１ｂの順に、電気的に繋がって、螺旋を構成している。
　なお、コイル２０は、第１端部および第２端部を有し、第２端部は第１外部端子４１に、第１端部は第３ビア導体２４３ｖを介してキャパシタ３０に、それぞれ接続する。第３ビア導体２４３ｖは、ガラス基板１０の第２端面１０ｅ２側の最も近くに存在するビア導体であり、パッド部のみを有する。コイル２０は複数のターン数を有する。
　複数の第１貫通導体２３は、ガラス基板１０を貫通し、第２コイル導体２１ｂから第１コイル導体２１ｔに向かって延在し、軸ＡＸに沿って配列されている。
　複数の第１コイル導体２１ｔは、第３保護層１７上に設けられる。
　第２貫通導体２４は、軸ＡＸに対して第１貫通導体２３と反対側に設けられている。複数の第２貫通導体２４は、ガラス基板１０を貫通し、第１コイル導体２１ｔから第２コイル導体２１ｂに向かって延在し、軸ＡＸに沿って配列されている。
　複数の第２コイル導体２１ｂは、ガラス基板１０の第２面１０ｂ上に設けられる。
　即ち、コイル２０の一部は、ガラス基板１０の第１面１０ｔ上から露出しており、コイル２０の一部は、ガラス基板１０の第２面１０ｂ上から露出している。
　第１コイル導体２１ｔは、Ｙ方向に延びる形状である。全ての第１コイル導体２１ｔは、Ｘ方向に沿って平行に配置されている。第２コイル導体２１ｂは、ややＸ方向に傾いてＹ方向に延伸している。全ての第２コイル導体２１ｂは、Ｘ方向に沿って平行に配置されている。
　第１貫通導体２３および第２貫通導体２４は、それぞれ、第２面１０ｂおよび第１面１０ｔに直交する方向に延伸している。全ての第１貫通導体２３および全ての第２貫通導体２４は、それぞれ、Ｘ方向に沿って平行に配置されている。
　第１貫通導体２３は、ガラス基板１０の貫通孔内で、軸ＡＸに対して第１側面１０ｓ１側に配置される。第１貫通導体２３は、第３保護層１７を貫通する第１ビア導体２３ｖを介して第１コイル導体２１ｔに接続される。第１ビア導体２３ｖは、第１貫通導体２３上に設けられた第１パッド部２３ｖ１と、第１パッド部２３ｖ１上に設けられ、第１コイル導体２１ｔに接続された第１ビア配線２３ｖ２とを有する。
　第２貫通導体２４は、ガラス基板１０の貫通孔内で、軸ＡＸに対して第２側面１０ｓ２側に配置される。第２貫通導体２４は、第２コイル導体２１ｂに接続され、さらに、第３保護層１７を貫通する第２ビア導体２４ｖを介して第１コイル導体２１ｔに接続される。第２ビア導体２４ｖは、第２貫通導体２４上に設けられた第２パッド部と、第２パッド部上に設けられ、第１コイル導体２１ｔに接続された第２ビア配線とを有する。
　第２コイル導体２１ｂおよび第１コイル導体２１ｔは、銅、銀、金またはこれらの合金などの導電材料からなる。第２コイル導体２１ｂおよび第１コイル導体２１ｔは、めっき、蒸着、スパッタリングなどによって形成された金属膜であってもよいし、導体ペーストを塗布、焼結させた金属焼結体であってもよい。また、第１貫通導体２３および第２貫通導体２４の材料は、第２コイル導体２１ｂおよび第１コイル導体２１ｔの材料と同じである。
　第２コイル導体２１ｂおよび第１コイル導体２１ｔは、セミアディティブ法によって形成することが好ましく、これにより、低電気抵抗、高精度および高アスペクトな第２コイル導体２１ｂおよび第１コイル導体２１ｔを形成することができる。第１貫通導体２３および第２貫通導体２４は、ガラス基板１０に予め形成された貫通孔内に、第２コイル導体２１ｂおよび第１コイル導体２１ｔで例示した材料、製法を用いて形成することができる。
　第１ビア導体２３ｖ、第２ビア導体２４ｖ、および第３ビア導体２４３ｖは、第１コイル導体と同様の材料および方法により形成することができる。
　（キャパシタ３０）
　キャパシタ３０は、ガラス基板１０の第１面１０ｔ上に設けられ、コイル２０に電気的に接続される。キャパシタ３０は、互いに対向する第１電極３１と第２電極３２と、第１電極３１および第２電極３２の間に配置された誘電体膜３３とを有する。軸に直交する方向（平面視）において、キャパシタ３０の第１電極３１および第２電極３２は、コイル２０に重なる。上記構成を有することにより、軸ＡＸに平行な平面方向の大きさを小さくでき、電子部品１の小型化が可能になる。例えば、ガラス基板１０の第２面１０ｂ側を実装面とする場合、実装面積を小さくすることができる。
　キャパシタ３０はコイル２０の内部に配置される。上記構成を有することにより、電子部品１の小型化がより可能になる。なお、キャパシタ３０はコイル２０の外部に配置されていてもよい。
　キャパシタ３０は、コイル２０の第１コイル導体２１ｔと第２コイル導体２１ｂとの間であって、第１貫通導体２３および第２貫通導体２４の間に設けられる。キャパシタ３０の一部がコイル２０の内部に配置されている。なお、キャパシタ３０の全部がコイル２０の内部に配置されていてもよい。
　この明細書では、「コイル２０の内部」とは、互いに対向する第１貫通導体２３および第２貫通導体２４の内周に接する面と、互いに対向する第１コイル導体２１ｔおよび第２コイル導体２１ｂの内周に接する面とで囲まれる領域をいう。
　キャパシタ３０の第１電極３１の主面および第２電極３２の主面とコイル２０の軸ＡＸとが平行である。具体的に述べると、第１電極３１の主面はガラス基板１０の第１面１０ｔに平行であり、第２電極３２の主面はガラス基板１０の第１面１０ｔに平行であり、軸ＡＸはガラス基板１０の第１面１０ｔに平行である。上記構成を有することにより、コイル２０の軸ＡＸとキャパシタ３０を形成する第１電極３１および第２電極３２とが平行となり、コイル２０の磁束はキャパシタ３０によって妨げられない。その結果、コイル２０とキャパシタ３０とにおける渦電流損失の発生を抑えることができる。なお、キャパシタ３０の第１電極３１の主面および第２電極３２の主面とコイル２０の軸ＡＸとが平行でなくてもよい。
　キャパシタ３０の誘電体膜３３は、第１電極３１を完全に覆っている。このような構成を有することにより、第１電極３１と第２電極３２とが接触することを防止する。なお、キャパシタ３０の誘電体膜３３は、第１電極３１を完全に覆っていなくてもよい。
　キャパシタ３０の第２電極３２は、コイル２０の第１コイル導体２１ｔと電気的に接続する。具体的には、キャパシタ３０の第２電極３２は、第３ビア導体２４３ｖを介して、第１コイル導体２１ｔと接続する。
　キャパシタ３０の第１電極３１は、ガラス基板１０の第１面１０ｔ上に設けられ、引出導体３４と接続し、引出導体３４は、第４ビア導体３４ｖを介して、第２外部端子４２に接続する。第４ビア導体３４ｖは、引出導体３４上に設けられた第４パッド部３４ｖ１と、第４パッド部３４ｖ１上に設けられた第４ビア配線３４ｖ２とを有する。引出導体３４と第３ビア導体２４３ｖとは、軸ＡＸに直交する方向、即ち、平面視において離隔する。
　なお、第１電極３１および第２電極３２の材料は、第１コイル導体２１ｔおよび第２コイル導体２１ｂの材料と同じである。
　（第１保護層１５、第２保護層１６および第３保護層１７）
　第３保護層１７は、ガラス基板１０の第１面１０ｔ上に設けられ、ガラス基板１０の第１面１０ｔとキャパシタ３０とを覆う。第３保護層１７は、キャパシタ３０を覆うことで、キャパシタ３０を外力から保護して、キャパシタ３０の損傷を防止する。
　第１保護層１５は、第３保護層１７上に設けられ、第３保護層１７と第１コイル導体２１ｔとを覆う。第１保護層１５は、第１コイル導体２１ｔを覆うことで、第１コイル導体２１ｔを外力から保護して、第１コイル導体２１ｔの損傷を防止する。
　第２保護層１６は、ガラス基板１０の第２面１０ｂ上に設けられ、ガラス基板１０の第２面１０ｂと第２コイル導体２１ｂとを覆う。第２保護層１６は、第２コイル導体２１ｂを覆うことで、第２コイル導体２１ｂを外力から保護して、第２コイル導体２１ｂの損傷を防止する。
　第１保護層１５、第２保護層１６および第３保護層１７は、絶縁性を有し、例えば、エポキシやポリイミドなどの樹脂から構成される。
　（第１外部端子４１および第２外部端子４２）
　第１外部端子４１は、第２保護層１６上で、ガラス基板１０のＸ方向の中心に対して第１端面１０ｅ１側に設けられている。第２外部端子４２は、第２保護層１６上で、ガラス基板１０のＸ方向の中心に対して第２端面１０ｅ２側に設けられている。
　第１外部端子４１は、コイル２０の第２端部に接続される。具体的には、第１外部端子４１は、第１貫通導体２３に電気的に接続される。即ち、第１外部端子４１は、第２保護層１６に埋め込まれた第１ビア導体２３ｖを介して、第１貫通導体２３に接続される。
　第２外部端子４２は、キャパシタ３０の第１電極３１に電気的に接続される。具体的には、第２外部端子４２は、第２保護層１６に埋め込まれた第４ビア導体３４ｖ、および引出導体３４を介して、第１電極３１に接続される。
　第１外部端子４１は、下地層と、下地層を覆うめっき層とを有する。下地層は、ＡｇやＣｕなどの導電材料を含む。めっき層は、ＮｉやＳｎ、Ｐｄ、Ａｕなどの導電材料を含む。同様に、第２外部端子４２は、下地層と、下地層を覆うめっき層とを有する。なお、第１外部端子４１および第２外部端子４２は、単層の導電材料から構成されていてもよい。
　（電子部品１の製造方法）
　次に、図１と図２と図３を参照して電子部品１の製造方法を説明する。
　ガラス基板１０を準備する。ガラス基板１０は、例えば、感光性ガラスからなり貫通孔などの加工を行いやすい。また、ガラス基板１０の表面の平坦度は、著しく高いものであることが望ましい。
　ガラス基板１０に第１面１０ｔから第２面１０ｂに貫通する貫通孔を設ける。該貫通孔に、第１貫通導体２３、第２貫通導体２４および引出導体３４を、それぞれ配置する。具体的には、第１貫通導体２３を、ガラス基板１０の貫通孔内で、軸ＡＸに対して第１側面１０ｓ１側に配置し、第２貫通導体２４を、ガラス基板１０の貫通孔内で、軸ＡＸに対して第２側面１０ｓ２側に配置し、引出導体３４を、ガラス基板１０の貫通孔内で、第２端面１０ｅ２に最も近い貫通孔に配置する。
　キャパシタ３０の第１電極３１を、ガラス基板１０の第１面１０ｔ上であって、引出導体３４に接続するように設ける。さらに、誘電体膜３３を第１電極３１上に、キャパシタ３０の第２電極３２を誘電体膜３３上に、それぞれ設ける。
　また、ガラス基板１０の第１面１０ｔ上に、第１貫通導体２３に接続する第１パッド部２３ｖ１、および第２貫通導体２４に接続する第２パッド部（図示されていない）を設ける。
　第３保護層１７を、キャパシタ３０、第１パッド部２３ｖ１、および第２パッド部を覆うように設ける。
　第３保護層１７に、ビア配線を形成するための貫通孔を設け、ビア配線を形成する。具体的には、第３保護層１７のガラス基板１０と反対側に位置する面である第１面と第１パッド部２３ｖ１との間に貫通孔を設け、第１ビア配線２３ｖ２を形成する。第１パッド部２３ｖ１および第１ビア配線２３ｖ２は接続され、第１ビア導体２３ｖとなる。図示されていないが、第３保護層１７の第１面と第２パッド部との間に貫通孔を設け、第２ビア配線２４ｖ２を形成する。第２パッド部および第２ビア配線２４ｖ２は接続され、第２ビア導体２４ｖとなる。さらに、第３保護層１７の第１面とキャパシタ３０の第２電極３２との間に貫通孔を設け、第３ビア導体２４３ｖを形成する。
　第３保護層１７上に、第１コイル導体２１ｔを形成する。第１コイル導体２１ｔは、第１ビア導体２３ｖと第２ビア導体２４ｖとを接続する。また、第１コイル導体２１ｔは、ガラス基板１０の第２端面１０ｅ２側の最も近くに存在する第３ビア導体２４３ｖと該第３ビア導体２４３ｖの最も近くに存在する第１ビア導体２３ｖとを接続する。
　第１保護層１５を、第３保護層１７上に、第１コイル導体２１ｔを覆うように設ける。
　一方で、第２コイル導体２１ｂを、ガラス基板１０の第２面１０ｂ上に設ける。第２コイル導体２１ｂは、第１貫通導体２３および第２貫通導体２４を接続する。
　また、第４パッド部３４ｖ１を、ガラス基板１０の第２面１０ｂ上であって、引出導体３４に接続するように設ける。
　第２保護層１６を、ガラス基板１０の第２面１０ｂ上に、第２コイル導体２１ｂおよび第４パッド部３４ｖ１を覆うように設ける。
　第２保護層１６に、ビア配線を設けるための貫通孔を設け、第４ビア配線３４ｖ２を形成する。第４パッド部３４ｖ１および第４ビア配線３４ｖ２は接続され、第４ビア導体３４ｖとなる。
　さらに、第２保護層１６の面であって、ガラス基板１０の第２面１０ｂと反対側に位置する面に、第１外部端子４１および第２外部端子４２を設ける。第１外部端子４１と第２外部端子４２とは離隔している。第１外部端子４１は、ガラス基板１０の第２面１０ｂ上のコイル２０の端部と電気的に接続し、第２外部端子４２は、第４ビア導体３４ｖと接続する。
　以上のように、電子部品１が形成される。
　なお、上記第１実施態様では、引出導体３４と第３ビア導体２４３ｖとは、平面視において離隔していたが、例えば、平面視において重複していてもよい。上記態様を有することにより、電子部品１の小型化が可能になる。
＜第２実施形態＞
　図４は、電子部品１Ａを天面側から見た模式天面図である。図５は、図４のV－V断面図である。図６は、図４のVI－VI断面図である。第２実施形態では、第１実施形態とは、キャパシタ３０および第３保護層１７の位置が相違する。この相違する構成を以下に説明する。その他の構成は、第１実施形態と同じ構成であり、その説明を省略する。
　キャパシタ３０は、ガラス基板１０の第２面１０ｂ上に設けられ、第２外部端子４２に電気的に接続される。ガラス基板１０に対してキャパシタ３０を第２外部端子４２側に設けることにより、キャパシタ３０を実装基板のグランドに接続する場合、キャパシタとグランドとの間のＬ成分を減らすことができ、その結果、高周波特性の劣化を抑えることができる。さらに、第２外部端子４２側を実装面とする場合に、ガラス基板１０に対してキャパシタ３０を第２外部端子４２側に設けることにより、電子部品１Ａの重心を低くできる。
　キャパシタ３０は、ガラス基板１０の第１面１０ｔ上に設けられた第１実施形態と異なり、ガラス基板１０の第２面１０ｂ上に設けられる。キャパシタ３０の第１電極３１は、ガラス基板１０の第２面１０ｂ上に設けられる。キャパシタ３０の第１電極３１上に誘電体膜３３が設けられ、誘電体膜３３上にキャパシタ３０の第２電極３２が設けられる。即ち、キャパシタ３０は、ガラス基板１０の第２面１０ｂ上に設けられた互いに対向する第１電極３１と第２電極３２と、第１電極３１および第２電極３２の間に配置された誘電体膜３３とを有する。
　第３保護層１７は、キャパシタ３０を覆っており、コイル２０の第２面１０ｂ上に設けられる。第１保護層１５は、ガラス基板１０の第１面１０ｔ上に設けられる。第２保護層１６は、第３保護層１７上に設けられる。
　コイル２０は、第１実施形態と同様に、第１貫通導体２３、第１コイル導体２１ｔ、第２貫通導体２４、第２コイル導体２１ｂの順に、電気的に繋がって、螺旋を構成している。第１貫通導体２３および第２貫通導体２４は、第１面１０ｔ上に設けられ、第１コイル導体２１ｔに接続される。
　コイル２０において、第１コイル導体２１ｔは、ガラス基板１０の第１面１０ｔ上に存在し、第２コイル導体２１ｂは、第３保護層１７のガラス基板１０と反対側に位置する面に存在する。
　コイル２０において、ガラス基板１０の第２面１０ｂ上には、第１貫通導体２３に接続した第１ビア導体２３ｖおよび第２貫通導体２４に接続した第２ビア導体２４ｖが形成される。第１ビア導体２３ｖは、第１貫通導体２３上に設けられた第１パッド部２３ｖ１および第１パッド部２３ｖ１上に設けられた第１ビア配線２３ｖ２を備え、第２ビア導体２４ｖは、第２ビア導体２４ｖ上に設けられた第２パッド部および第２パッド部上に設けられた第２ビア配線２４ｖ２を備える。
　第１保護層１５は、第１コイル導体２１ｔを覆う。第２保護層１６は、第２コイル導体２１ｂを覆う。第１ビア導体２３ｖおよび第２ビア導体２４ｖは、第３保護層１７を貫通する。
　ガラス基板１０の第２端面１０ｅ２に最も近い貫通孔に設けられた第２貫通導体２４は、キャパシタ３０の第１電極３１に接続する。
　キャパシタ３０の第２電極３２は、第３保護層１７を貫通する第５ビア配線３５ｖ１と、第２保護層１６を貫通する第５パッド部３５ｖ２および第５ビア配線３５ｖ３とを介して第２外部端子４２に接続する。なお、第５パッド部３５ｖ２および第５ビア配線３５ｖ３と、第５パッド部３５ｖ２に接続し、第２電極３２上に接続する第５ビア配線３５ｖ３とは、第５ビア導体３５ｖを形成する。
　キャパシタ３０は、ガラス基板１０の第２面１０ｂと第２保護層との間であって、第１貫通導体２３および第２貫通導体２４の間に設けられる。
＜第３実施形態＞
　図７は、電子部品１Ｂを天面側から見た模式天面図である。図８は、図７のVIII－VIII断面図である。図９は、図７のIX－IX断面図である。第３実施形態では、第２実施形態とは、キャパシタ３０の誘電体膜３３および第５ビア導体３５ｖの位置が相違する。この相違する構成を以下に説明する。その他の構成は、第２実施形態と同じ構成であり、その説明を省略する。
　第１面１０ｔに直交する方向から見て、第２貫通導体２４と誘電体膜３３とが離隔している。上記構成を有することにより、ガラス基板１０の線膨張係数とガラス基板１０よりも線膨張係数の大きい第２貫通導体２４と間において、ガラス基板１０と第２貫通導体２４との間の線膨張係数の差によって応力が生じても、誘電体膜３３を破損することを防ぐことができる。これにより、電子部品１Ｂの信頼性が向上する。
　キャパシタ３０の第１電極３１は、ガラス基板１０の第２面１０ｂ上に設けられる。第２実施形態と異なり、キャパシタ３０の第１電極３１は、誘電体膜３３および第２電極３２と接していない面を有する。第１電極３１は、ガラス基板１０の第２面１０ｂと反対側の面において、誘電体膜３３および第２電極３２と重複しない面を有する。具体的には、図９に示すように、第１電極３１は、第２貫通導体２４の延長上に、誘電体膜３３および第２電極３２を有しない。さらに、平面視において、第２貫通導体２４の位置と第２電極３２の位置は離隔する。このような構成を有することにより、誘電体膜３３および第２電極３２を小型にでき、用いる素材を少なくできる。また、第５ビア導体３５ｖの位置と第２貫通導体２４の位置とは離隔する。
＜第４実施形態＞
　図１０は、電子部品１Ｃを天面側から見た模式天面図である。図１１は、図１０のXI－XI断面図である。図１２は、図１０のXII－XII断面図である。第４実施形態では、第３実施形態とは、キャパシタ３０の位置が相違する。この相違する構成を以下に説明する。その他の構成は、第３実施形態と同じ構成であり、その説明を省略する。
　コイル２０は、第１端部２１０および第２端部２２０を有する。第１端部２１０は、キャパシタ３０の第１電極３１に接続する。第２端部２２０は、第２保護層１６と第３保護層１７とを貫通するビア導体（図示しない）に接続する。第１端部２１０は、第１電極３１に接続する第２貫通導体２４の端部である。第２端部２２０は、図示しないビア導体に接続する第１貫通導体２３の端部である。
　キャパシタ３０は、第２端部２２０側よりも第１端部２１０側に位置する。即ち、コイル２０は平面図において、第２端面１０ｅ２側に存在する。上記構成を有することにより、コイル２０の配線（この実施形態では第２コイル導体２１ｂ）とキャパシタ３０の間の寄生容量を効果的に減らすことができ、寄生容量によるコイル２０のＱ値の劣化を抑制できる。
　「第２端部２２０側よりも第１端部２１０側に位置する」とは、図１０に示すように（平面視）、コイル２０の軸ＡＸ上のコイル２０の中心を通り、かつ、コイル２０の軸ＡＸに直交する面よりも第２端面１０ｅ２側に存在することを意味する。なお、コイル２０の軸ＡＸ上のコイル２０の中心を通り、かつ、コイル２０の軸ＡＸに直交する面を基準として、キャパシタ３０が第１端面１０ｅ１よりも第２端面１０ｅ２側に存在してもよい。
＜第５実施形態＞
　図１３は、電子部品１Ｄを天面側から見た模式天面図である。図１４は、図１３のXIV－XIV断面図である。図１５は、図１３のXV－XV断面図である。第５実施形態では、第３実施形態とは、コイル２０Ｄのターン数、キャパシタ３０の形態が相違し、第３保護層１７を有しない。この相違する構成を以下に説明する。その他の構成は、第３実施形態と同じ構成であり、その説明を省略する。
　コイル２０Ｄのターン数は１ターン未満である。コイル２０Ｄは、第２面１０ｂから第１面１０ｔに向けてガラス基板１０を貫通する第１貫通導体２３と、第１貫通導体２３に接続されガラス基板１０上に設けられた第１コイル導体２１ｔと、第１コイル導体２１ｔに接続され第１面１０ｔから第２面１０ｂに向けてガラス基板１０を貫通する第２貫通導体２４とから構成される。キャパシタ３０は、ガラス基板１０の第２面１０ｂ上に設けられ、第２貫通導体２４に接続される。上記構成を有することにより、コイル２０Ｄの配線（この実施形態では第１外部端子４１である）が低減され、製造コストの低減が可能となる。
　コイル２０Ｄは、第３実施形態の第２コイル導体２１ｂを有しない。
　コイル２０Ｄの第１貫通導体２３は、第１ビア導体２３ｖと接続する。第１ビア導体２３ｖは、第１貫通導体２３に接続された第１パッド部２３ｖ１と、第１パッド部２３ｖ１に接続された第１ビア配線２３ｖ２とを有する。
　キャパシタ３０は、コイル２０Ｄの内部に位置していない。具体的には、キャパシタ３０は、第１コイル導体２１ｔと第２コイル導体２１ｂとの間に位置しておらず、第１貫通導体２３と第２貫通導体２４との間に位置していない。
　キャパシタ３０の第１電極３１は、平面視において、第２端面１０ｅ２と第２側面１０ｓ２との交差する側に角部が切り欠きを有する。第１電極３１は、第２貫通導体２４に重なる部分を有する。第２電極３２および誘電体膜３３は、第１貫通導体２３と第２貫通導体２４との間に存在し、第２貫通導体２４に重ならない。上記構成を有することにより、用いる素材を少なくできる。なお、キャパシタ３０の第１電極３１は、平面視において、第１貫通導体２３と第２貫通導体２４との間を通る領域のＸ方向の長さと同じ長さを有する矩形であってもよい。
　キャパシタ３０は、第２貫通導体２４と第１電極３１において接続し、第６ビア導体３６ｖと第２電極３２において接続する。平面視において、第２貫通導体２４と第６ビア導体３６ｖとは離隔している。
　第２保護層１６は、ガラス基板１０の第２面１０ｂ上に設けられ、キャパシタ３０を覆う。第１ビア導体２３ｖおよび第６ビア導体３６ｖは、第２保護層１６を貫通する。
＜第６実施形態＞
　図１６は、電子部品１Ｅを天面側から見た模式天面図である。図１７は、図１６のXVII－XVII断面図である。図１８は、図１６のXVIII－XVIII断面図である。第６実施形態では、第５実施形態とは、キャパシタ３０の形態が相違する。この相違する構成を以下に説明する。その他の構成は、第５実施形態と同じ構成であり、その説明を省略する。
　本実施形態では、キャパシタ３０は、第１外部端子４１よりも第２外部端子４２側に配置されている。具体的に述べると、キャパシタ３０は、平面視で第１外部端子４１と第２外部端子４２との間の中心線よりも、第２外部端子４２側に存在する。なお、第１外部端子４１と第２外部端子４２との間の中心線を通った面を基準として、キャパシタ３０が第１外部導体側に存在していてもよい。
　具体的に述べると、第５実施形態の構成に、さらに、ガラス基板１０の第２面１０ｂ上に設けられてキャパシタ３０を覆う第２保護層１６と、第２保護層１６上に設けられた第１外部端子４１および第２外部端子４２とを備える。第１外部端子４１とコイル２０Ｄとは、第３保護層１７を貫通する第１ビア導体２３ｖを介して接続する。第２外部端子４２とキャパシタ３０とは、第３保護層１７を貫通する第６ビア導体３６ｖを介して接続する。キャパシタ３０は、第１外部端子４１よりも第２外部端子４２側に配置されている。上記構成を有することにより、第１外部端子４１とキャパシタ３０の間の寄生容量を減らすことができ、寄生容量によるコイル２０ＤのＱ値の劣化を抑制できる。
　なお、本実施形態の第６ビア導体３６ｖは特許請求の範囲に記載の第２ビア導体の一例である。
＜第７実施形態＞
　図１９は、電子部品１Ｆを天面側から見た模式天面図である。図２０は、図１９のXX－XX断面図である。図２１は、図１９のXXI－XXI断面図である。図２２は、図１９のXXII－XXII断面図である。第７実施形態では、第６実施形態とは、第１ビア導体２３ｖの位置が相違する。この相違する構成を以下に説明する。その他の構成は、第６実施形態と同じ構成であり、その説明を省略する。
　第１ビア導体２３ｖは、第１貫通導体２３に接続される第１パッド部２３ｖ１と、第１パッド部２３ｖ１と第１外部端子４１とに接続される第１ビア配線２３ｖ２とを備える。第１面１０ｔに直交する方向から見て、第１貫通導体２３と第１ビア配線２３ｖ２とが離隔している。上記構成を有することにより、ガラス基板１０と第１貫通導体２３と間の線膨張係数の差によって応力が生じても、第１ビア配線２３ｖ２が破損することを防ぐことができる。これにより、電子部品１Ｆの信頼性が向上する。
　なお、本実施形態の第１ビア導体２３ｖは特許請求の範囲に記載の第１ビア導体の一例である。第１パッド部２３ｖ１は特許請求の範囲に記載のパッド部の一例である。第１ビア配線２３ｖ２は特許請求の範囲に記載のビア部の一例である。
＜第８実施形態＞
　図２３は、電子部品１Ｇを天面側から見た模式天面図である。図２４は、図２３のXXIV－XXIV断面図である。図２５は、図２３のXXV－XXV断面図である。第８実施形態では、第７実施形態とは、第１保護層１５および第２保護層１６の大きさが相違する。この相違する構成を以下に説明する。なお、図２３では、第１保護層１５を一点鎖線で描く。その他の構成は、第７実施形態と同じ構成であり、その説明を省略する。
　ガラス基板１０の第１面１０ｔに直交する方向から見て、第１保護層１５は、ガラス基板１０の第１面１０ｔの外周よりも内側に位置する。第２面１０ｂに直交する方向から見て、第２保護層１６は、ガラス基板１０の第２面１０ｂの外周よりも内側に位置する。具体的に述べると、図２３に示すように、軸ＡＸに直交する方向において、第１保護層１５の面積はガラス基板１０の面積よりも小さい。図２３には示していないが、第２保護層１６の面積も同様に、ガラス基板１０の面積よりも小さい。上記構成を有することにより、ガラス基板１０の加工が容易になる。例えば、ガラス基板１０をカットする場合に、ガラス基板１０のカットしたい部分を結晶化させてエッチングによりカットすることが可能となる。また、例えば、ダイサーでカットする場合に、ダイサーの負荷により第１保護層１５および第２保護層１６がガラス基板１０から剥離するのを防ぐことができる。
　第１面１０ｔに直交する方向から見て、第１保護層１５の外周は、ガラス基板１０の外周に沿った形状であることが好ましい。第２保護層１６の外周は、ガラス基板１０の外周に沿った形状であることが好ましい。
＜第９実施形態＞
　図２６は、電子部品１Ｈを天面側から見た模式天面図である。図２７は、図２６のXXVII－XXVII断面図である。図２８は、図２６のXXVIII－XXVIII断面図である。第９実施形態では、第５実施形態とは異なり、コイル２０Ｄ、２０１Ｄとキャパシタ３０、３０１とは平行に接続されている。さらに、第９実施形態では、第５実施形態とは、第６ビア導体３６ｖの位置、コイルの数、キャパシタの数および外部端子の数が相違する。この相違する構成を以下に説明する。その他の構成は、第５実施形態と同じ構成であり、その説明を省略する。
　本実施形態では、図２６に示すように、２つのコイル２０Ｄ、２０１Ｄと２つのキャパシタ３０、３０１と４つの外部端子４１、４１１、４２、４２１とを有する。即ち、電子部品１Ｈには、コイルおよびキャパシタは複数存在する。上記構成を有することにより、素子数を増やすことができ、さらに、実装面積の低減の効果が大きくなる。これにより、電子部品１Ｈのさらなる小型化が顕著になる。なお、コイルおよびキャパシタのうちの少なくとも一方が複数存在していてもよい。
　キャパシタ３０の第１電極３１は、コイル２０Ｄの第１貫通導体２３と接続する。キャパシタ３０の第２電極３２は、コイル２０Ｄの第２貫通導体２４と接続する。
　キャパシタ３０の第１電極３１は、第１ビア導体２３ｖを介して第１外部端子４１と接続する。キャパシタ３０の第２電極３２は、第６ビア導体３６ｖを介して第２外部端子４２と接続する。
　第６ビア導体３６ｖは、第１面１０ｔに直交する方向から見て、第２貫通導体２４と重なる位置にある。
　キャパシタ３０１はキャパシタ３０と同様の構成を有する。具体的には、キャパシタ３０１の第１電極３１は、コイル２０１Ｄの第１貫通導体２３と接続する。キャパシタ３０１の第２電極３２は、コイル２０１Ｄの第２貫通導体２４と接続する。キャパシタ３０１の第１電極３１は、第１ビア導体２３ｖを介して第１外部端子４１と接続する。キャパシタ３０の第２電極３２は、第６ビア導体３６ｖを介して第２外部端子４２１と接続する。第６ビア導体３６ｖは、第１面１０ｔに直交する方向から見て、第２貫通導体２４と重なる位置にある。
　キャパシタ３０の誘電体膜３３とキャパシタ３０１の誘電体膜３３とは共通の部材である。つまり、誘電体膜３３は、コイル２０Ｄおよび２０１Ｄの両方の内部に延在して位置する。なお、キャパシタ３０の誘電体膜３３とキャパシタ３０１の誘電体膜３３とは、分割して設けられてもよい。
　なお、コイル２０Ｄおよびコイル２０１Ｄは１ターン未満であるが、複数のターンを有していてもよい。
＜第１０実施形態＞
　図２９は、電子部品１Ｊを天面側から見た模式天面図である。図３０は、図２９のXXX－XXX断面図である。図３１は、図２９のXXXI－XXXI断面図である。図３２は、図２９の分解平面図である。第１０実施形態では、第１実施形態とは、キャパシタ３０Ｊの構造および位置と、第４保護層１８が存在する点で相違する。この相違する構成を以下に説明する。その他の構成は、第１実施形態と同じ構成であり、その説明を省略する。
　キャパシタ３０Ｊの一部はガラス基板１０に埋め込まれている。第１電極３１と第２電極３２とはガラス基板１０に埋め込まれる。第１電極３１と第２電極３２との間にガラス基板１０が存在する。上記構成を有することにより、電子部品１Ｊのさらなる小型化が可能となる。また、キャパシタ３０Ｊの誘電体膜３３がガラスとなり、電子部品に対してより高い信頼性が得られる。また、キャパシタ３０Ｊにおいて一般に用いられる誘電体膜３３を設ける必要がなくなることから、電子部品１Ｊをより安価に製造できる。
　キャパシタ３０Ｊは、第１電極部３１０と第２電極部３２０とを含む。第１電極部３１０、第２電極部３２０は、それぞれ、櫛歯構造である。
　第１電極部３１０は、第１支持部３１ｓと第１支持部３１ｓ上に設けられた複数の第１電極３１とを含む。
　第１支持部３１ｓは、ガラス基板１０の第２面１０ｂ上に存在し、第１端面１０ｅ１に沿って第１側面１０ｓ１から第２側面１０ｓ２の方向に延在する基部３１３と、この基部３１３から第１端面１０ｅ１から第２端面１０ｅ２の方向に延在する２つの歯部３１１、３１２とを有する。第１歯部３１１は基部３１３の第１端部３１３ａに設けられ、第２歯部３１２は基部３１３の中央に設けられる。１つの歯部に１つの電極が設けられる。
　１つの第１電極３１は、第１歯部３１１に形成され、別の第１電極３１は、第２歯部３１２に設けられる。第１歯部３１１、第２歯部３１２は、ガラス基板１０を、第１面１０ｔから第２面１０ｂの方向に貫通する。
　第２電極部３２０は、第２支持部３２ｓと第２支持部３２ｓ上に設けられた複数の第２電極３２とを含む。
　第２支持部３２ｓは、ガラス基板１０の第２面１０ｂ上に存在し、第２端面１０ｅ２に沿って第２側面１０ｓ２から第１側面１０ｓ１の方向に延在する基部３２３と、この基部３２３から第２端面１０ｅ２から第１端面１０ｅ１の方向に延在する２つの歯部３２１、３２２とを有する。第１歯部３２１は、基部３２３の第１端部３２３ａに設けられ、第２歯部３２２は基部３２３の中央に設けられる。１つの歯部に１つの電極が設けられる。
　１つの第２電極３２は、第１歯部３２１に形成され、別の第２電極３２は、第２歯部３２２に設けられる。第１歯部３２１、第２歯部３２２は、ガラス基板１０を、第１面１０ｔから第２面１０ｂの方向に貫通する。
　ガラス基板１０の第１側面１０ｓ１から第２側面１０ｓ２の方向に沿って、第１支持部３１ｓの第２歯部３１２、第２支持部３２ｓの第１歯部３２１、第１支持部３１ｓの第１歯部３１１、第２支持部３２ｓの第２歯部３２２の順に並ぶ。歯部の数は特に限定されず、１つまたは３つ以上の歯部が第１支持部３１ｓ上に設けられていてもよい。つまり、第１電極３１は、１つまたは３つ以上であってもよい。第２支持部３２ｓについても、第１支持部３１ｓと同様に設けられていてもよい。第２電極３２についても、第１電極３１と同様に設けられていてもよい。
　第１電極３１の主面は、ガラス基板１０の第１面１０ｔと直交し、コイル２０の軸ＡＸと平行である。第２電極３２の主面についても、第１電極３１の主面と同様である。
　第２歯部３１２、第１歯部３２１、第１歯部３１１、第２歯部３２２の間に、ガラス基板１０が存在し、誘電体として作用する。
　第４保護層１８は、基部３１３および基部３２３を覆っており、ガラス基板１０の第２面１０ｂに設けられる。第２保護層１６は、第４保護層１８を覆っており、第４保護層１８のガラス基板１０と反対側に設けられる。
　第１貫通導体２３は、第４保護層１８を貫通する第８ビア導体（図示していない）を介して第２コイル導体２１ｂに接続される。第８ビア導体は、第１貫通導体２３に接続された第８パッド部と第８パッド部に接続された第８コイル配線とを有する。
　第２貫通導体２４は、第４保護層１８を貫通する第１０ビア導体２４１ｖを介して第２コイル導体２１ｂに接続される。第１０ビア導体２４１ｖは、第２貫通導体２４に接続された第１０パッド部２４１ｖ１と第１０パッド部２４１ｖ１に接続された第１０ビア配線２４１ｖ２とを有する。
　第２コイル導体２１ｂは、第２面１０ｂに直交する方向から見て、第４保護層１８上に設けられる。
　第１端面１０ｅ１に最も近い第１貫通導体２３は、基部３１３の第２端部３１３ｂ、第８ビア導体および第８ビア導体上に設けられた第９ビア導体（図示していない）を介して、第１外部端子４１に接続される。第８ビア導体は、第１貫通導体２３上に設けられた第８パッド部と第８パッド部上に設けられた第８ビア配線とを有する。第９ビア導体は、第８ビア配線上に設けられた第９パッド部と第９パッド部上に設けられ、第１外部端子４１に接続された第９ビア配線とを有する。
　第２端面１０ｅ２に最も近い第２貫通導体２４は、基部３２３の第２端部３２３ｂ、第１０ビア導体２４１ｖおよび第１０ビア導体２４１ｖ上に設けられた第１１ビア導体２４２ｖを介して、第２外部端子４２に接続される。本実施形態では、第２貫通導体２４は、第１実施形態と異なり、第１面１０ｔに直交する方向、即ち、平面視において、第１０ビア導体２４１ｖおよび第１１ビア導体２４２ｖと重複する。第１０ビア導体２４１ｖは、第２貫通導体２４上に設けられた第１０パッド部２４１ｖ１と第１０パッド部２４１ｖ１上に設けられた第１０ビア配線２４１ｖ２とを有する。第１１ビア導体２４２ｖは、第１０ビア配線２４１ｖ２上に設けられた第１１パッド部２４２ｖ１と、第１１パッド部２４２ｖ１上に設けられ第２外部端子４２に接続された第１１ビア配線２４２ｖ２とを有する。
＜第１１実施形態＞
　図３３は、電子部品１Ｋの断面図である。図３３は、第１０実施形態の図３１に対応する。第１１実施形態では、第１０実施形態に対して、キャパシタ３０Ｊの誘電体の構造が相違する。この相違する構成を以下に説明する。その他の構成は、第１０実施形態と同じ構成であり、その説明を省略する。
　第１電極３１と第２電極３２との間に少なくとも一部に結晶化部１０１が存在する。上記構成を有することにより、キャパシタ３０Ｊの第１電極３１と第２電極３２との間に、通常のガラスよりもＱ値の高い結晶化したガラスである結晶化部１０１が存在する。結晶化部１０１により、電子部品１Ｋの誘電損失が小さくなり、電子部品１Ｋに対してより高い信頼性が得られる。また、一般に用いられる誘電体膜３３を設ける必要がなくなることから、電子部品ＩＪをより安価に製造できる。本実施形態では、第１電極３１と第２電極３２との間の全ての領域に結晶化部１０１が存在している。なお、第１電極３１と第２電極３２との間の一部に結晶化部１０１が存在してもよい。
　結晶化部１０１は、ガラス基板１０の結晶化されている部分である。結晶化部１０１の透明度は、ガラス基板１０のその他の部分である結晶化されていないアモルファス状態の部分の透明度よりも低い。結晶化部１０１を設けることによって、ガラス基板１０の実効的な誘電率を調整することが可能となる。つまり、第１電極３１と第２電極３２との間において形成される浮遊容量を増加減でき、特に、電子部品１Ｋの自己共振周波数を調整できる。例えば、ガラス基板１０がＦｏｔｕｒａｎＩＩの場合、ガラス基板１０の誘電率が６．４であるのに対し、結晶化部１０１の誘電率を５．８に減少できる。これによって、結晶化部１０１付近の、導体間の浮遊容量を減少させることができる。
　結晶化部１０１は、ガラス基板１０の結晶化させる部分に紫外線を照射し、その後の熱処理（例えば、焼成）することにより形成できる。紫外線の照射は、波長約３１０ｎｍの紫外線をガラス基板１０に照射することにより行える。上記紫外線の照射により、例えば、ガラス基板１０のセリウムイオンなどの金属イオンが光エネルギーにより酸化され、電子を放出する。なお、第１電極３１と第２電極３２との間の一部に結晶化部１０１が存在する場合、結晶化部１０１の加工深さは、上記紫外線の照射量をガラス基板１０の厚みに応じて調整することで、制御することができる。
　上記紫外線の照射に用いる露光装置としては、波長約３１０ｎｍの紫外線を得られるコンタクトアライナー又はステッパーを利用できる。その他、フェムト秒レーザを含む、レーザ照射装置を光源として利用することもできる。なお、フェムト秒レーザを用いた場合、ガラス基板１０の内部でレーザ光を集光することで、集光部でのみ金属酸化物から電子を放出させることができる。すなわち、ガラス基板１０のレーザ光照射部表面は感光させず、内部のみを感光させることが可能である。
　なお、ガラス基板１０に第１電極３１および第２電極３２を設けた後で結晶化させてもよく、結晶化部１０１を形成した後に第１電極３１および第２電極３２を設けてもよい。
＜第１２実施形態＞
　図３４は、電子部品１Ｌの断面図である。図３４は、第１０実施形態の図３１に対応する。第１２実施形態では、第１０実施形態に対して、キャパシタ３０Ｊの誘電体の構造が相違する。この相違する構成を以下に説明する。その他の構成は、第１０実施形態と同じ構成であり、その説明を省略する。
　第１電極３１と第２電極３２との間に少なくとも一部に空洞１０２が存在する。上記構成を有することにより、キャパシタ３０Ｊの第１電極３１と第２電極３２との間に、ガラス基板１０よりもＱ値の高い空洞１０２が存在する。その結果、電子部品１Ｌの誘電損失が小さくなり、電子部品１Ｌに対してより高い信頼性が得られる。また、一般に用いられる誘電体膜３３を設ける必要がなくなることから、電子部品１Ｌをより安価に製造できる。なお、第１電極３１と第２電極３２との間は全て空洞であってもよい。空洞には、固体および液体が存在せず、空気等の気体が存在する。
　なお、本開示は上述の実施形態に限定されず、本開示の要旨を逸脱しない範囲で設計変更可能である。例えば、第１から第１２実施形態のそれぞれの特徴点を様々に組み合わせてもよい。
　本開示は、下記の態様を含む。
＜１＞
　互いに反対側に位置する第１面および第２面を有するガラス基板と、
　上記ガラス基板に一部が埋めこまれ、軸に沿って巻回されたコイルと、
　前記ガラス基板に設けられ、前記コイルに電気的に接続され、互いに対向する第１電極と第２電極とを有するキャパシタと
を備え、
　前記軸に直交する方向において、前記第１電極と前記第２電極とが前記コイルに重なる、
　電子部品。
＜２＞
　前記キャパシタは、前記コイルの内部に配置される、＜１＞に記載の電子部品。
＜３＞
　前記第１電極の主面および前記第２電極の主面とコイルの軸とが平行である、＜１＞または＜２＞に記載の電子部品。
＜４＞
　さらに、前記ガラス基板の前記第２面側に外部端子を備え、
　前記キャパシタは、前記ガラス基板の前記第２面上に設けられ、前記外部端子に電気的に接続される、＜１＞～＜３＞のいずれか１つに記載の電子部品。
＜５＞
　前記キャパシタは、前記第１電極および前記第２電極の間に配置される誘電体膜を有し、
　前記コイルは、前記第１面から前記第２面に向けて前記ガラス基板を貫通する貫通導体を有し、
　前記貫通導体は、キャパシタの前記第１電極に接続され、
　前記第１面に直交する方向から見て、前記貫通導体と前記誘電体膜とが離隔している、＜１＞～＜４＞のいずれか１つに記載の電子部品。
＜６＞
　前記コイルは、第１端部および第２端部を有し、
　前記キャパシタは、前記第１端部に接続されており、前記第２端部側よりも前記第１端部側に位置する、＜１＞～＜５＞のいずれか１つに記載の電子部品。
＜７＞
　前記コイルのターン数は１ターン未満であり、前記第２面から前記第１面に向けて前記ガラス基板を貫通する第１貫通導体と、前記第１貫通導体に接続され前記ガラス基板上に設けられた第１コイル導体と、第１コイル導体に接続され前記第１面から前記第２面に向けて前記ガラス基板を貫通する第２貫通導体とから構成され、
　前記キャパシタは、前記ガラス基板の前記第２面上に設けられ、前記第１貫通導体に接続される、＜１＞～＜６＞のいずれか１つに記載の電子部品。
＜８＞
　さらに、前記第２面上に設けられて前記キャパシタを覆う保護層と、前記保護層上に設けられた第１外部端子および第２外部端子とを備え、
　前記第１外部端子と前記コイルとは、前記保護層を貫通する第１ビア導体を介して接続し、
　前記第２外部端子と前記キャパシタとは、前記保護層を貫通する第２ビア導体を介して接続し、
　前記キャパシタは、前記第１外部端子よりも前記第２外部端子側に配置されている、＜７＞に記載の電子部品。
＜９＞
　前記第１ビア導体は、前記第１貫通導体に接続されるパッド部と、前記パッド部と第１外部端子とに接続されるビア部とを備え、
　前記第１面に直交する方向から見て、前記第１貫通導体と前記ビア部とが離隔している、＜８＞に記載の電子部品。
＜１０＞
　さらに、前記ガラス基板の第１面を覆う第１保護層と、前記ガラス基板の第２面を覆う第２保護層とを備え、
　前記第１面に直交する方向から見て、前記第１保護層は、前記ガラス基板の第１面の外周よりも内側に位置し、
　前記第２面に直交する方向から見て、前記第２保護層は、前記ガラス基板の第２面の外周よりも内側に位置する、＜１＞～＜９＞のいずれか１つに記載の電子部品。
＜１１＞
　前記コイルおよび前記キャパシタのうちの少なくとも一方は複数存在する、＜１＞～＜１０＞のいずれか１つに記載の電子部品。
＜１２＞
　前記第１電極と前記第２電極とは前記ガラス基板に埋め込まれ、
　前記第１電極と前記第２電極との間にガラス基板が存在する、＜１＞～＜１１＞のいずれか１つに記載の電子部品。
＜１３＞
　前記第１電極と前記第２電極とは前記ガラス基板に埋め込まれ、
　前記第１電極と前記第２電極との間に少なくとも一部に結晶化部が存在する、＜１＞～＜１２＞のいずれか１つに記載の電子部品。
＜１４＞
　前記第１電極と前記第２電極とは前記ガラス基板に埋め込まれ、
　前記第１電極と前記第２電極との間の少なくとも一部に空洞が存在する、＜１＞～＜１３＞のいずれか１つに記載の電子部品。
　本願は、２０２２年１１月２９日付けで日本国にて出願された特願２０２２－１９０５１４に基づく優先権を主張し、その記載内容の全てが、参照することにより本明細書に援用される。
　　１，１Ａ，１Ｂ，１Ｃ，１Ｄ，１Ｅ，１Ｆ，１Ｇ，１Ｈ，１Ｊ，１Ｋ，１Ｈ　電子部品
　　１０　ガラス基板
　　１００　ガラス基板の外面
　　１０１　結晶化部
　　１０２　空洞
　　１０ｔ　第１面
　　１０ｂ　第２面
　　１０ｓ１　第１側面
　　１０ｓ２　第２側面
　　１０ｅ１　第１端面
　　１０ｅ２　第２端面
　　１５～１８　第１～４保護層
　　２０，２０Ｄ，２０１Ｄ　コイル
　　２１ｔ　第１コイル導体
　　２１ｂ　第２コイル導体
　　２３　第１貫通導体
　　２４　第２貫通導体
　　２１０　第１端部
　　２２０　第２端部
　　３０，３０１，３０Ｊ　キャパシタ
　　３１　第１電極
　　３２　第２電極
　　３３　誘電体膜
　　３４　引出導体
　　３１０　第１電極部
　　３１ｓ　第１支持部
　　３１１　第１歯部
　　３１２　第２歯部
　　３１３　基部
　　３２０　第２電極部
　　３２ｓ　第２支持部
　　３２１　第１歯部
　　３２２　第２歯部
　　３２３　基部
　　４１，４１１　第１外部端子
　　４２，４２１　第２外部端子
　　２３ｖ，２４ｖ，２４１ｖ，３４ｖ，３５ｖ，３６ｖ，２４１ｖ，２４２ｖ　第１～６、１０～１１ビア導体
　　２３ｖ１，２４ｖ１，３４ｖ１，３５ｖ２，２４１ｖ１，２４２ｖ１　第１～２、４～５、１０～１１パッド部
　　２３ｖ２，２４ｖ２，３４ｖ２，３５ｖ１，３５ｖ３，２４１ｖ２，２４２ｖ２　第１～２、４～６、１０～１１ビア配線

Claims (14)

  1. 　互いに反対側に位置する第１面および第２面を有するガラス基板と、
    　上記ガラス基板に一部が埋めこまれ、軸に沿って巻回されたコイルと、
    　前記ガラス基板に設けられ、前記コイルに電気的に接続され、互いに対向する第１電極と第２電極とを有するキャパシタと
    を備え、
    　前記軸に直交する方向において、前記第１電極と前記第２電極とが前記コイルに重なる、
    　電子部品。
  2. 　前記キャパシタは、前記コイルの内部に配置される、請求項１に記載の電子部品。
  3. 　前記第１電極の主面および前記第２電極の主面とコイルの軸とが平行である、請求項１または２に記載の電子部品。
  4. 　さらに、前記ガラス基板の前記第２面側に外部端子を備え、
    　前記キャパシタは、前記ガラス基板の前記第２面上に設けられ、前記外部端子に電気的に接続される、請求項１から３のいずれか１項に記載の電子部品。
  5. 　前記キャパシタは、前記第１電極および前記第２電極の間に配置される誘電体膜を有し、
    　前記コイルは、前記第１面から前記第２面に向けて前記ガラス基板を貫通する貫通導体を有し、
    　前記貫通導体は、キャパシタの前記第１電極に接続され、
    　前記第１面に直交する方向から見て、前記貫通導体と前記誘電体膜とが離隔している、請求項１から４のいずれか１項に記載の電子部品。
  6. 　前記コイルは、第１端部および第２端部を有し、
    　前記キャパシタは、前記第１端部に接続されており、前記第２端部側よりも前記第１端部側に位置する、請求項１から５のいずれか１項に記載の電子部品。
  7. 　前記コイルのターン数は１ターン未満であり、前記第２面から前記第１面に向けて前記ガラス基板を貫通する第１貫通導体と、前記第１貫通導体に接続され前記ガラス基板上に設けられた第１コイル導体と、第１コイル導体に接続され前記第１面から前記第２面に向けて前記ガラス基板を貫通する第２貫通導体とから構成され、
    　前記キャパシタは、前記ガラス基板の前記第２面上に設けられ、前記第１貫通導体に接続される、請求項１から６のいずれか１項に記載の電子部品。
  8. 　さらに、前記第２面上に設けられて前記キャパシタを覆う保護層と、前記保護層上に設けられた第１外部端子および第２外部端子とを備え、
    　前記第１外部端子と前記コイルとは、前記保護層を貫通する第１ビア導体を介して接続し、
    　前記第２外部端子と前記キャパシタとは、前記保護層を貫通する第２ビア導体を介して接続し、
    　前記キャパシタは、前記第１外部端子よりも前記第２外部端子側に配置されている、請求項７に記載の電子部品。
  9. 　前記第１ビア導体は、前記第１貫通導体に接続されるパッド部と、前記パッド部と第１外部端子とに接続されるビア部とを備え、
    　前記第１面に直交する方向から見て、前記第１貫通導体と前記ビア部とが離隔している、請求項８に記載の電子部品。
  10. 　さらに、前記ガラス基板の第１面を覆う第１保護層と、前記ガラス基板の第２面を覆う第２保護層とを備え、
    　前記第１面に直交する方向から見て、前記第１保護層は、前記ガラス基板の第１面の外周よりも内側に位置し、
    　前記第２面に直交する方向から見て、前記第２保護層は、前記ガラス基板の第２面の外周よりも内側に位置する、請求項１から９のいずれか１項に記載の電子部品。
  11. 　前記コイルおよび前記キャパシタのうちの少なくとも一方は複数存在する、請求項１から１０のいずれか１項に記載の電子部品。
  12. 　前記第１電極と前記第２電極とは前記ガラス基板に埋め込まれ、
    　前記第１電極と前記第２電極との間にガラス基板が存在する、請求項１から１１のいずれか１項に記載の電子部品。
  13. 　前記第１電極と前記第２電極とは前記ガラス基板に埋め込まれ、
    　前記第１電極と前記第２電極との間に少なくとも一部に結晶化部が存在する、請求項１から１２のいずれか１項に記載の電子部品。
  14. 　前記第１電極と前記第２電極とは前記ガラス基板に埋め込まれ、
    　前記第１電極と前記第２電極との間の少なくとも一部に空洞が存在する、請求項１から１３のいずれか１項に記載の電子部品。
PCT/JP2023/030362 2022-11-29 2023-08-23 電子部品 WO2024116490A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2022-190514 2022-11-29
JP2022190514 2022-11-29

Publications (1)

Publication Number Publication Date
WO2024116490A1 true WO2024116490A1 (ja) 2024-06-06

Family

ID=91323338

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2023/030362 WO2024116490A1 (ja) 2022-11-29 2023-08-23 電子部品

Country Status (1)

Country Link
WO (1) WO2024116490A1 (ja)

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007035673A (ja) * 2005-07-22 2007-02-08 Toko Inc 積層インダクタおよび積層複合部品の製造方法
JP2007134793A (ja) * 2005-11-08 2007-05-31 Alps Electric Co Ltd フィルタ
JP2015046788A (ja) * 2013-08-28 2015-03-12 株式会社村田製作所 高周波部品
JP2016527743A (ja) * 2013-05-31 2016-09-08 クアルコム，インコーポレイテッド ガラス貫通ビア技術を使用するハイパスフィルタおよびローパスフィルタのための設計
WO2017056620A1 (ja) * 2015-10-01 2017-04-06 株式会社村田製作所 積層帯域通過フィルタ
WO2018142667A1 (ja) * 2017-01-31 2018-08-09 株式会社村田製作所 Ｌｃ共振器
JP2019102733A (ja) * 2017-12-06 2019-06-24 凸版印刷株式会社 配線基板、半導体装置、及び配線基板の製造方法
WO2019225698A1 (ja) * 2018-05-24 2019-11-28 凸版印刷株式会社 回路基板
WO2020255791A1 (ja) * 2019-06-18 2020-12-24 凸版印刷株式会社 Ｌｃ共振回路を有する多層配線基板、およびｌｃ共振回路を有する多層配線基板を用いた電子部品パッケージ
WO2021079737A1 (ja) * 2019-10-24 2021-04-29 株式会社村田製作所 積層型ｌｃフィルタ
JP2022050298A (ja) * 2020-09-17 2022-03-30 株式会社村田製作所 インダクタ部品
JP2022139327A (ja) * 2021-03-11 2022-09-26 Tdk株式会社 積層型電子部品

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007035673A (ja) * 2005-07-22 2007-02-08 Toko Inc 積層インダクタおよび積層複合部品の製造方法
JP2007134793A (ja) * 2005-11-08 2007-05-31 Alps Electric Co Ltd フィルタ
JP2016527743A (ja) * 2013-05-31 2016-09-08 クアルコム，インコーポレイテッド ガラス貫通ビア技術を使用するハイパスフィルタおよびローパスフィルタのための設計
JP2015046788A (ja) * 2013-08-28 2015-03-12 株式会社村田製作所 高周波部品
WO2017056620A1 (ja) * 2015-10-01 2017-04-06 株式会社村田製作所 積層帯域通過フィルタ
WO2018142667A1 (ja) * 2017-01-31 2018-08-09 株式会社村田製作所 Ｌｃ共振器
JP2019102733A (ja) * 2017-12-06 2019-06-24 凸版印刷株式会社 配線基板、半導体装置、及び配線基板の製造方法
WO2019225698A1 (ja) * 2018-05-24 2019-11-28 凸版印刷株式会社 回路基板
WO2020255791A1 (ja) * 2019-06-18 2020-12-24 凸版印刷株式会社 Ｌｃ共振回路を有する多層配線基板、およびｌｃ共振回路を有する多層配線基板を用いた電子部品パッケージ
WO2021079737A1 (ja) * 2019-10-24 2021-04-29 株式会社村田製作所 積層型ｌｃフィルタ
JP2022050298A (ja) * 2020-09-17 2022-03-30 株式会社村田製作所 インダクタ部品
JP2022139327A (ja) * 2021-03-11 2022-09-26 Tdk株式会社 積層型電子部品

Similar Documents

Publication Publication Date Title
JP4844045B2 (ja) 電子部品及びその製造方法
CN108288536B (zh) 电感元件
JP7287185B2 (ja) 電子部品、電子部品実装基板及び電子部品の製造方法
CN107731450B (zh) 电子部件
CN216311557U (zh) 电感部件
WO2024116490A1 (ja) 電子部品
CN110797174A (zh) 线圈部件、线圈部件的制造方法
CN113393997B (zh) 层叠线圈部件
CN112289541A (zh) 电感部件
WO2023089967A1 (ja) インダクタ部品
JP7434974B2 (ja) コイル部品
WO2024122114A1 (ja) 電子部品およびその製造方法
JP2022128975A (ja) インダクタ部品
US20240040699A1 (en) Electronic component and manufacturing method thereof
CN113903546A (zh) 层叠线圈部件
US20240038430A1 (en) Electronic component and manufacturing method thereof
US20220293329A1 (en) Inductor component and electronic component
JP7472856B2 (ja) インダクタ部品
US20220319762A1 (en) Inductor component
JP2021125651A (ja) コイル部品
US20230386733A1 (en) Electronic component and method for manufacturing electronic component
JP4192604B2 (ja) コイル部品
CN118575239A (zh) 电感器部件和电感器阵列
JP2022190867A (ja) インダクタ部品およびその製造方法
JP2024152387A (ja) インダクタ部品

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 23897150

Country of ref document: EP

Kind code of ref document: A1