[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

WO2023105148A1 - Procédé de fabrication de circuit 3d à étapes de recristallisation et d'activation de dopants mutualisées - Google Patents

Procédé de fabrication de circuit 3d à étapes de recristallisation et d'activation de dopants mutualisées Download PDF

Info

Publication number
WO2023105148A1
WO2023105148A1 PCT/FR2022/052242 FR2022052242W WO2023105148A1 WO 2023105148 A1 WO2023105148 A1 WO 2023105148A1 FR 2022052242 W FR2022052242 W FR 2022052242W WO 2023105148 A1 WO2023105148 A1 WO 2023105148A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
sub
semiconductor
semiconductor layer
substrate
Prior art date
Application number
PCT/FR2022/052242
Other languages
English (en)
Inventor
Shay Reboh
Gweltaz Gaudin
Original Assignee
Commissariat A L'energie Atomique Et Aux Energies Alternatives
Soitec
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Commissariat A L'energie Atomique Et Aux Energies Alternatives, Soitec filed Critical Commissariat A L'energie Atomique Et Aux Energies Alternatives
Priority to CN202280081214.9A priority Critical patent/CN118435358A/zh
Priority to EP22834697.9A priority patent/EP4445427A1/fr
Priority to KR1020247019015A priority patent/KR20240116473A/ko
Publication of WO2023105148A1 publication Critical patent/WO2023105148A1/fr

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78684—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising semiconductor materials of Group IV not being silicon, or alloys including an element of the group IV, e.g. Ge, SiN alloys, SiC alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/66772—Monocristalline silicon transistors on insulating substrates, e.g. quartz substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure

Definitions

  • the present application concerns the field of microelectronic devices and in particular that of devices provided with components distributed over several levels. Such devices are generally referred to as 3-dimensional or "3D" integrated circuits.
  • one solution consists in distributing the transistors over several levels of semiconductor layers arranged one above the other.
  • Such circuits thus generally comprise at least two superimposed semiconductor layers, with an insulating layer interposed between these two semiconductor layers.
  • the production of the transistors on the upper level may involve the performance of one or more heat treatment steps, in particular when performing an activation of the dopants.
  • a high temperature heat treatment can induce a degradation of the lower level(s) and in particular a deterioration of the material of the contacts in the lower level or of the inter-level connection elements or even an untimely diffusion of dopants within the lower level.
  • the first level of transistors has been produced, it is therefore generally sought to limit the thermal budget for manufacturing the upper level(s) and in particular to avoid implementing heat treatments above 600° C.
  • the activation of the dopants or, moreover, the diffusion of the dopants to create the extension zones is one of the most critical problems when one wishes to realize transistors in a higher level of the 3D circuit.
  • Such a step requires generally a high temperature at a temperature which can be higher than 1000°C.
  • a method illustrated in FIGS. 9A-9B, used for 2D devices and thus comprising a single level of transistors, consists in rendering amorphous and doping using implantations of semiconductor regions 925 on either side of a gate block 932 on which spacers 932 are arranged.
  • Such a process is typically carried out on an SOI substrate (SOI for "Silicon On insulator", ie silicon on insulator) and the control of the thickness e n d of an undoped layer 926 under the regions 925 regions made amorphous and doped then recrystallized poses a problem. Indeed, this undoped layer 926 is likely to contribute to increasing the access resistance and has an impact on the performance of the device.
  • SOI substrate SOI for "Silicon On insulator", ie silicon on insulator
  • the present invention relates to a method for producing a microelectronic device provided with several superimposed levels of electronic components, the method comprising, in this order, steps consisting in: a) producing a structure comprising a support provided with at least one component of a first level Ni of components, said support being surmounted by an insulating layer, the insulating layer itself being surmounted by a semiconductor layer d a second level, said semiconductor layer comprising a lower sub-layer and an upper sub-layer arranged on the lower sub-layer, a first of said lower and upper sub-layers being made of crystalline semiconductor material while a second of said lower and upper sub-layers is made of amorphous semiconductor material, then, b) forming at least one transistor gate block on said semiconductor layer, then, c) forming, on either side of the block gate, by implantation(s) of dopants in said semiconductor layer, doped regions on either side of a semiconductor zone located facing the gate block and provided to accommodate a channel of said transistor, then ,
  • Step a) can comprise an amorphization implantation of a thickness of said semiconductor layer of second level N2 so as to form said second sub-layer of amorphous semiconductor material.
  • said second sub-layer of amorphous semiconductor material extends full wafer so that the support is entirely covered by the second sub-layer.
  • the first sub-layer, in amorphous material is the upper sub-layer, said second sub-layer, in crystalline material, being the lower sub-layer.
  • the first, amorphous, sub-layer is the lower sub-layer, said second, crystalline, sub-layer being the surface sub-layer.
  • step a) the formation of the structure in step a) can comprise sub-steps consisting of:
  • the heat treatment step d) can make it possible to carry out a repair of defects likely to have been generated by this fracturing.
  • step a) may further comprise, prior to said bonding, a step of amorphizing said semiconductor layer of the second level so as to form the second semiconductor sub-layer.
  • the amorphization of said semiconductor layer can be carried out after said creation of said zone of weakness.
  • an implantation of the first substrate is carried out so as to create a zone of weakness
  • the amorphization of said semiconductor layer can be carried out after said creation of said zone of weakness.
  • an etching stop layer is arranged on the second substrate and joined to said semiconductor layer, the removal of a portion of the second substrate further comprising a selective etching of the etching stop layer vis -à- vis said semiconductor layer.
  • the method may further include forming insulating spacers on either side of the gate block.
  • step c) of forming the doped regions can then comprise an implantation of dopants before said formation of the insulating spacers, or, step c) of forming the doped regions can comprise an implantation of dopants carried out after said formation insulating spacers and, advantageously, said implantation of dopants being carried out in an inclined manner with respect to a normal to the main plane of the semiconductor layer.
  • the method may further comprise, after step d) of heat treatment, at least one additional implantation of dopants.
  • the method may further comprise, after step d): growth of semiconductor blocks on either side of the gate block on the semiconductor layer.
  • the method may further comprise, after step d) and prior to the growth of said semiconductor blocks, the removal of undoped surface regions.
  • the recrystallization heat treatment can be carried out at a temperature below 700°C.
  • the recrystallization is a solid phase recrystallization, the heat treatment being carried out at a temperature preferably below 550°C, advantageously below 500°C, typically between 450°C and 500°C.
  • the first component level is made at least in part in a layer of semiconductor material.
  • FIGS. 1A, IB, 1C, ID, IE, IF serve to illustrate a first example of a method, according to the invention, for producing a 3D integrated circuit with an upper level provided with transistor(s) 0 ;
  • FIG. 2 serves to illustrate an example of a structure provided with at least one level of components on which the upper level of transistor(s) can be formed 0 ;
  • FIG. 3 serves to illustrate an example of a doping step by inclined implantation capable of being implemented during a method according to the invention 0 ;
  • FIG. 4 serves to illustrate an example of a doping step by implantation before formation of the spacers and capable of being implemented during a method according to the invention ;
  • FIGS. 5A, 5B serve to illustrate serves to illustrate an example of a doping step by implantation before formation of the spacers and after formation of the gate protection zones and capable of being implemented during a method according to the invention 0 ;
  • FIGS. 6A, 6B, 6C, 6D, 6E serve to illustrate a second example of a method according to the invention for producing a 3D integrated circuit with an upper level provided with transistor(s) 0 ;
  • Figures 7A, 7B, 7C, 7D, 7E serve to illustrate a first sequence of process steps allowing the assembly of the semiconductor layer of a first level of components and the semiconductor layer of a second component level 0 ;
  • Figures 8A, 8B, 8C serve to illustrate a second sequence of steps in which the assembly of the semiconductor layer of a first level of components and the semiconductor layer of a second level of components is carried out and in which an amorphization of the semiconductor layer of the second level is carried out prior to this assembly 0 ;
  • FIGS. 9A, 9B serve to illustrate an example of a method according to the prior art implemented on a device with a single level of transistors
  • FIGS. 1A-1F A first example of a method, according to the invention, for producing a microelectronic device provided with one or more transistors, will now be described in connection with FIGS. 1A-1F.
  • FIG. 1A A possible starting structure for the implementation of this method is given in FIG. 1A, this structure comprising a support 100, coated with an insulating layer 110, for example of SiO2, the insulating layer 110 being itself coated with a superficial semiconductor layer 120 in which one or more transistors are intended to be formed.
  • the superficial semiconductor layer 120 for example made of silicon, can have a thickness eo comprised for example between 5 nm and 60 nm.
  • the semiconductor layer 120 is here delimited into a lower sub-layer 121 in contact with said insulating layer 110 and an upper sub-layer 122 located on the lower sub-layer and which is superficial.
  • One of said sub-layers 121, 122 is made of amorphous semiconductor material A while the other of said sub-layers 121, 122 is made of crystalline semiconductor material C.
  • the upper sub-layer 122 of amorphous material A can be provided with a thickness e2 for example between 3 and 50 nm.
  • the sub-layer 121 of crystalline material C can, for its part, be provided with a thickness ei for example comprised between 2 and 30 nm for example of the order of 2 or 3 nm.
  • the upper sub-layer 122 of amorphous material A is made full plate, the insulating layer 110 and the support 100 thus being able to face the upper sub-layer 122 over their entire extent (taken parallel to a plane [O; x;y] of an orthogonal frame [O;x;y;z]).
  • the upper sub-layer 122 of amorphous material A is typically formed using one or more amorphization implantations. The fact of carrying out the amorphization in full plate, of a thickness of the semiconductor layer 120 even before forming transistors (and in particular of carrying out their gate) then makes it possible, when this thickness is recrystallized, to limit the appearance of crystal defects resulting from recrystallization fronts in different directions.
  • the implantation dose and energy are provided so as to achieve amorphization while preserving the sub-layer 121 in crystalline form.
  • an implantation of Ge+ ions, with dose and energy conditions determined by experimental simulation and verification by TEM imaging (transmission electron microscopy) can be implemented to render amorphous a given thickness of a layer of silicon.
  • the species used to carry out this amorphization can be a neutral species such as for example Si or Ge.
  • an implantation of Ge+ ions of 2*10 15 ions*cm -2 with an energy of 1 keV can make it possible to obtain an amorphous thickness between 4 and 5 nm
  • an implantation of Ge+ ions of 2 *10 15 according to an energy of 2.5 keV can make it possible to obtain an amorphous thickness between 7 nm and 10 nm
  • An implantation of Ge+ ions of 2*10 15 with an energy of 3.5 keV can make it possible to obtain an amorphous thickness between 10 and 12 nm.
  • the support 100 on which the semiconductor layer 120 is arranged can be formed from a structure provided with a first substrate 10 and a semiconductor layer 12 in which one or more components, especially electronic components have already been formed.
  • the first substrate 10 can be a massive substrate (“bulk” according to the English terminology) or a substrate of the semiconductor on insulator type, in particular SOI (for “Silicon On Insulator” or “silicon on insulator”) on which rests a semiconductor layer 12.
  • SOI for “Silicon On Insulator” or “silicon on insulator”
  • FIG. 2 one or more transistors Ti of a first level Ni of components produced in this semiconductor layer 12, their channel region being in particular provided in this layer.
  • the transistors Ti are here covered with one or more stages of metal interconnections 25 formed in one or more insulating layers, typically a stack of insulating layers, for example in SiO2.
  • the amorphization of the semiconductor layer 120 can optionally be implemented before an assembly step between the structure illustrated in FIG. 2 and a stack or another substrate comprising the semiconductor layer 120.
  • the fact of providing a amorphization of the semiconductor layer 120 before assembly makes it possible in particular to more easily adjust the respective thicknesses of crystalline material C and of amorphous material A.
  • one or more transistors of a level N2 of components at least partly in the semiconductor layer 120 are then formed. This is thus to produce a device of the type commonly called “ 3D” and which comprises a superposition of several semiconductor layers in each of which a component level of a superposition of components is formed.
  • This stack comprises at least one layer of gate dielectric, for example SiO2 or HfO2 and one or more layers of gate material, for example based on polysilicon or TiN or W or a stack of at least several of these materials.
  • a zone 131 of gate dielectric surmounted by a block 132 of gate is then defined (FIG. IB) in this stack.
  • the zone 131 of gate dielectric can be a zone of silicon oxide obtained by oxidation of silicon using a plasma at a temperature of the order of 450°C.
  • the gate material can be TiN deposited at 350°C or doped Si deposited at a temperature of the order of 475° C. and which is recrystallized afterwards by means of a laser annealing treatment.
  • spacers 137 are formed on either side of gate block 132.
  • These spacers 137 may for example be based on SiN or SiBCN or SiOCN.
  • preference is given to a production method at a temperature below 500° C.
  • the spacers 137 can be formed, for example, by depositing SiCO at a temperature, for example, of the order of 400°C.
  • Doped regions 125 are then formed in the semiconductor layer 120, on either side of a zone 120C of this layer 120 which is located opposite the block 132 of the gate and provided to accommodate a transistor channel. These doped regions 125 are typically produced by implanting dopants in the second semiconductor layer 120.
  • the doped regions 125 extend in the upper amorphous sub-layer 122 as well as in the lower crystalline sub-layer 121.
  • the implantation conditions can be provided by a person skilled in the art with an implantation simulation tool, of the CTRIM or KMC type as mentioned previously.
  • an implantation process at a temperature below 500° C. is preferred.
  • the implantation process is here mainly carried out at ambient temperature.
  • at least one heat treatment is carried out so as to perform recrystallization annealing of the upper sub-layer 122 (FIG. 1E).
  • the lower sub-layer 121 is then used as the starting zone of a recrystallization front, this recrystallization front being in this example a rising front, that is to say moving away from the insulating layer 101.
  • a solid phase epitaxial growth process (SPER for “Solid Phase Epitaxial Regrowth”) of the amorphous semiconductor material in contact with the crystalline semiconductor material is in particular carried out at a temperature typically below 600° C., preferably below at 500°C and which can be for example between 450°C and 500°C. Concomitantly, the heat treatment carried out makes it possible to carry out an activation of the dopants.
  • the speed of the SPER recrystallization process varies depending on function of temperature, material, dopant concentrations and type of dopants (implanted species).
  • the doped regions 125 are then made of C-crystalline semiconductor material. Recrystallization and activation of the dopants are thus pooled while using a limited thermal budget.
  • the thermal annealing carried out by the aforementioned SPER technique can possibly make it possible to repair crystalline defects likely to have been generated in the semiconductor layer 120 during this fracturing.
  • the method for producing the upper level transistor(s) N2 can then be continued by growing semiconductor blocks 145 on the doped regions 125 located on either side of the gate block 132 on the semiconductor layer. 120. Such growth can be carried out by epitaxy with an in situ doping step during which a growth of semiconductor material and a doping of this material are pooled.
  • the transistor(s) it is then possible to complete the formation of the transistor(s) by other steps, in particular by forming zones of alloy of metal and of semiconductor, in particular by carrying out siliciding of the semiconductor regions 145. Such zones allow to form contacts and are typically made by deposition of metal, for example tungsten or copper, then annealed.
  • doped extension regions 126 Another possibility for producing these doped extension regions 126 consists in carrying out doping by implantation and as illustrated in FIG. 4, this time before forming the spacers 137.
  • the implantation conditions in particular in terms of orientation of the beam, are provided so as to avoid doping under the grid 132.
  • the thin protective layer 135 is a layer based on a nitride layer with a thickness of the order of 1 to 10 nm which is etched anisotropically.
  • One or more implantations are then carried out, as in FIG. 5A, in order to carry out a doping.
  • FIG. 5B the spacers 137 of greater thickness are formed against the thin protective layer 135.
  • Other implantations can then then be carried out if necessary.
  • an inverse order of the amorphous and crystalline thicknesses can be provided in the semiconductor layer 120 on which the transistor or transistors are formed.
  • the semiconductor layer 120 this time comprises a lower sub-layer 121 of amorphous semiconductor material A, for example amorphous silicon, while the sub-layer upper 122 is made of crystalline material C, for example crystalline silicon.
  • the amorphization is typically preferred, in particular by implantation(s), before carrying out an assembly process as mentioned above between a structure, for example such as 'illustrated in Figure 2 and comprising a semiconductor layer 12 with a first level of components and another structure or another substrate provided with the second semiconductor layer 120.
  • the lower sub-layer 121 of amorphous material A can be provided with a thickness e'i for example between 3 nm and 50 nm.
  • the upper sub-layer 122 of crystalline material C can itself be provided with a thickness e′2 for example between 2 and 30 nm.
  • gate block 132 is formed.
  • insulating spacers 137 on either side of gate block 132 are formed prior to the doping of the source and drain regions and the possible doping of the extension regions.
  • doped regions 125 are then formed by implanting dopants in second semiconductor layer 120.
  • the recrystallization is carried out, by heat treatment of the lower sub-layer 121 while performing an activation of the dopants of the doped regions 125 (FIG. 6D).
  • This heat treatment is, here again, typically carried out so as to obtain a recrystallization of the SPER type at a temperature preferably comprised between 450° C. and 500° C.
  • the upper sub-layer 122 is used as the starting zone of a recrystallization front.
  • the fact of having an amorphous sub-layer 121 which extends full plate makes it possible to have an essentially vertical recrystallization front and therefore more favorable to a regeneration without defect of the crystalline structure.
  • FIG. 1A As indicated previously, to obtain a structure such as illustrated in FIG. 1A or a structure such as illustrated in FIG. semiconductor 12 in which the first level of components is formed and another substrate 1 provided with the semiconductor layer 120 in which one or more transistors of a higher level is or are provided.
  • a semiconductor handle substrate 1 is provided on which the semiconductor layer 120, for example made of silicon, is arranged and an implantation is carried out in this substrate 1 to form a zone 3 of weakness.
  • the implantation is carried out for example using H+ or Helium ions.
  • FIG. 7B An assembly by molecular bonding of a structure as described previously in connection with FIG. 2 and the handle substrate 1 is then produced (FIG. 7B).
  • Molecular bonding can for example be implemented between a layer of Si on the surface of the structure of FIG. 2 and a layer of SiÜ2 covering the handle substrate 1.
  • FIG. 7C illustrates a subsequent step of cutting by fracturing the handle substrate 1 at the level of the weakened zone 3.
  • An additional subsequent step of removing a remaining thickness can then be implemented (FIG. 7D). This removal is typically done by planarization (CMP).
  • a transistor is formed, for example according to a method as described previously in connection with FIGS. 1A-1F.
  • the semiconductor layer 120 arranged on the substrate 1 handle can be attached to an etching stop layer 170 made of a different semiconductor material capable of being etched selectively with respect to the material of the layer 120.
  • the etching stop layer 170 can be made of SiGe.
  • the surface semiconductor layer 120 is thinned and this surface layer is smoothed to eliminate the roughness created by the fracturing step. Residual defects likely to have been introduced into the crystal due to the implantation are eliminated and reduced to produce the embrittlement zone.
  • a stop layer 170 makes it possible to better control the thickness of the layer 120 and to reduce its roughness at low temperature.
  • the amorphous sub-layer can be created in the semiconductor layer 120 even before carrying out the assembly by molecular bonding of a substrate 1 coated with this semiconductor layer 120 and the substrate 10 on which a level Ni of components is formed.
  • the embrittlement zone 3 is formed
  • FIG. 8B the amorphization is carried out by implantation of a sub-layer of the semiconductor layer 120.
  • the assembly is carried out by molecular bonding then the cutting by fracturing of the handle substrate 1 at the level of the zone of weakness 3 (FIG. 8C).
  • etching stop layer 170 attached to the semiconductor layer 120.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Recrystallisation Techniques (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

Réalisation d'un dispositif microélectronique comprenant : a) réaliser une structure avec un support (100) muni d'une couche semi-conductrice (12) d'un premier niveau (N1) de composants, le support (100) étant pourvu d'une autre couche semi-conductrice (120) d'un deuxième niveau (N2), l'autre couche semi- conductrice (120) comportant une sous-couche inférieure (121) et une sous-couche supérieure (122), une première des sous-couches inférieure et supérieure étant en matériau semi-conducteur cristallin (C) tandis qu'une deuxième des sous-couches est en matériau semi-conducteur amorphe (A), puis, b) former un bloc (132) de grille sur ladite autre couche semi-conductrice (120), puis, c) former, de part et d'autre du bloc (132) de grille, des régions dopées (125) de part et d'autre d'une zone semi-conductrice située en regard du bloc (132) de grille et prévue pour accueillir un canal dudit transistor, puis, d) réaliser un traitement thermique basse température de sorte à effectuer une recristallisation de la deuxième sous-couche semi-conductrice en se servant de la première sous-couche semi-conductrice comme zone de départ d'un front de recristallisation tout en effectuant une activation desdits dopants.

Description

DESCRIPTION
Titre : Procédé de fabrication de circuit 3D à étapes de recristallisation et d'activation de dopants mutualisées
DOMAINE TECHNIQUE ET ART ANTERIEUR
La présente demande concerne le domaine des dispositifs microélectroniques et en particulier celui des dispositifs dotés de composants répartis sur plusieurs niveaux. De tels dispositifs sont généralement qualifiés de circuits intégrés en 3 dimensions ou « 3D ».
D'une manière générale, dans le domaine des circuits intégrés, on cherche continuellement à augmenter la densité de transistors.
Pour cela, une solution consiste à répartir les transistors sur plusieurs niveaux de couches semi-conductrices disposées les unes au-dessus des autres. De tels circuits comportent ainsi généralement au moins deux couches semi-conductrices superposées, avec une couche isolante interposée entre ces deux couches semi-conductrices.
Le document de Brunet et al. "First demonstration of a CMOS over CMOS 3D VLSI CoolCube™ integration on 300mm wafer", 2016 Symposium on VLSI Technology Digest of Technical Papers présente par exemple une mise en œuvre d'un tel type de dispositif.
La réalisation des transistors sur le niveau supérieur peut impliquer la réalisation d'une ou plusieurs étapes de traitement thermique, notamment lorsqu'on effectue une activation des dopants.
Cependant, un traitement thermique haute température peut induire une dégradation du ou des niveau(x) inférieur(s) et en particulier une détérioration du matériau des contacts dans le niveau inférieur ou d'éléments de connexion inter-niveaux voire une diffusion intempestive de dopants au sein du niveau inférieur.
Une fois le premier niveau de transistors réalisé, on cherche donc généralement à limiter le budget thermique de fabrication du ou des niveaux(x) supérieur(s) et d'éviter en particulier de mettre en œuvre des traitements thermiques supérieurs à 600°C.
L’activation des dopants ou, en outre, la diffusion des dopants pour créer les zones d’extension est l’un des problèmes les plus critiques lorsqu'on souhaite réaliser des transistors dans un niveau supérieur du circuit 3D. Une telle étape nécessite généralement une température élevée à une température qui peut être supérieure à 1000°C.
Un procédé illustré sur les figures 9A-9B, utilisé pour les dispositifs 2D et comportant ainsi un seul niveau de transistors consiste à rendre amorphe et doper à l'aide d'implantations des régions semi-conductrices 925 de part et d'autre d'un bloc de grille 932 sur lequel des espaceurs 932 sont agencés.
Lors de la recristallisation, des fronts de recristallisation horizontaux FH et verticaux Fv sont susceptibles d'être créés, ce qui peut amener une création de défauts cristallins à un endroit de rencontre des fronts FH et Fv.
Un tel procédé est typiquement réalisé sur un substrat SOI (SOI pour « Silicon On insulator », i.e. silicium sur isolant) et la maîtrise de l'épaisseur end d'une couche 926 non dopée sous les régions 925 régions rendues amorphes et dopées puis recristallisées pose problème. En effet, cette couche 926 non dopée est susceptible de contribuer à augmenter la résistance d’accès et a un impact sur les performances du dispositif.
En outre, pour des couches semi-conductrices très minces, par exemple destinées à des applications de type FDSOI (pour « Fully Depleted Silicon On insulator », i.e. silicium sur isolant totalement dépiété), il peut être difficile si l'on effectue une implantation amorphisante trop profonde de conserver une épaisseur de germe cristallin pour la recristallisation. Cela est d'ailleurs particulièrement difficile et critique si l’amorphisation est réalisée après une croissance épitaxiale des régions de source et de drain car, dans ce cas, l'épaisseur semi-conductrice varie le long du support de cette couche.
Il se pose le problème de trouver un nouveau procédé de fabrication d'un dispositif microélectronique 3D amélioré vis-à-vis d'au moins un des inconvénients énoncés ci- dessus.
EXPOSÉ DE L'INVENTION
Selon un aspect, la présente invention concerne un procédé de réalisation d'un dispositif microélectronique doté de plusieurs niveaux superposés de composants électroniques, le procédé comprenant, dans cet ordre, des étapes consistant à : a) réaliser une structure comprenant un support muni d'au moins un composant d'un premier niveau Ni de composants, ledit support étant surmonté d'une couche isolante, la couche isolante étant elle-même surmontée d'une couche semi-conductrice d'un deuxième niveau, ladite couche semi-conductrice comportant une sous-couche inférieure et une sous- couche supérieure disposée sur la sous-couche inférieure, une première desdites sous- couches inférieure et supérieure étant en matériau semi-conducteur cristallin tandis qu'une deuxième desdites sous-couches inférieure et supérieure est en matériau semi- conducteur amorphe, puis, b) former au moins un bloc de grille de transistor sur ladite couche semi-conductrice, puis, c) former, de part et d'autre du bloc de grille, par implantation(s) de dopants dans ladite couche semi-conductrice, des régions dopées de part et d'autre d'une zone semi- conductrice située en regard du bloc de grille et prévue pour accueillir un canal dudit transistor, puis, d) réaliser au moins un traitement thermique de sorte à effectuer une recristallisation de la deuxième sous-couche amorphe en se servant de la première sous-couche cristalline comme zone de départ d'un front de recristallisation tout en effectuant une activation desdits dopants.
L'étape a) peut comprendre une implantation d'amorphisation d'une épaisseur de ladite couche semi-conductrice du deuxième niveau N2 de sorte à former ladite deuxième sous- couche en matériau semi-conducteur amorphe.
Avantageusement, ladite deuxième sous-couche en matériau semi-conducteur amorphe s'étend pleine plaque de sorte que le support est entièrement recouvert par la deuxième sous-couche.
Selon une première possibilité de mise en œuvre, à l'étape a), la première sous-couche, en matériau amorphe, est la sous-couche supérieure, ladite deuxième sous-couche, en matériau cristallin, étant la sous-couche inférieure. En variante et selon une deuxième possibilité de mise en œuvre, à l'étape a), la première sous-couche, amorphe, est la sous-couche inférieure, ladite deuxième sous-couche, cristalline, étant la sous-couche superficielle.
Avantageusement, la formation de la structure à l'étape a) peut comprendre des sous- étapes consistant à :
- prévoir un premier substrat dans lequel ledit au moins un composant dudit premier niveau Ni de composants est réalisé,
- collage sur le premier substrat d'un deuxième substrat doté de ladite couche semi- conductrice dudit deuxième niveau,
- retrait d'une portion du deuxième substrat tout en préservant la deuxième couche semi- conductrice collée sur le premier substrat.
Lorsque le retrait de ladite portion est effectué par fracturation et/ou à l'aide d'un procédé de type smartcut™, l'étape d) de traitement thermique peut permettre de réaliser une réparation de défauts susceptibles d'avoir été générés par cette fracturation.
Selon un mode de réalisation particulier l'étape a) peut comprendre en outre, préalablement audit collage, une étape d'amorphisation de ladite couche semi- conductrice du deuxième niveau de sorte à former la deuxième sous-couche semi- conductrice.
L'amorphisation de ladite couche semi-conductrice peut être en variante effectuée après ladite création de ladite zone de fragilisation.
Le fait de réaliser cette étape avant collage permet de mieux contrôler les épaisseurs respectives de la première sous-couche et de la deuxième sous-couche.
Avantageusement, lorsque préalablement audit collage on réalise une implantation du premier substrat de manière à créer une zone de fragilisation, l'amorphisation de ladite couche semi-conductrice peut être effectuée après ladite création de ladite zone de fragilisation.
De manière avantageuse, une couche d'arrêt de gravure est agencée sur le deuxième substrat et accolée à ladite couche semi-conductrice, le retrait d'une portion du deuxième substrat comprenant en outre une gravure sélective de la couche d'arrêt de gravure vis-à- vis de ladite couche semi-conductrice. Le procédé peut comprendre en outre la formation d'espaceurs isolants de part et d'autre du bloc de grille.
Dans ce cas, l'étape c) de formation des régions dopées peut alors comprendre une implantation de dopants avant ladite formation des espaceurs isolants, ou, l'étape c) de formation des régions dopées peut comprendre une implantation de dopants réalisée après ladite formation des espaceurs isolants et, avantageusement, ladite implantation de dopants étant réalisée de manière inclinée par rapport à une normale au plan principal de la couche semi-conductrice.
Avantageusement, le procédé peut comprendre en outre, après l'étape d) de traitement thermique, au moins une implantation supplémentaire de dopants.
Selon une possibilité de mise en œuvre, le procédé peut, comprendre en outre, après l'étape d) : une croissance de blocs semi-conducteurs de part et d'autre du bloc de grille sur la couche semi-conductrice.
Selon une possibilité de mise en œuvre du procédé dans lequel à l'étape a), la première sous-couche, amorphe, est la sous-couche inférieure, tandis que ladite deuxième sous- couche, cristalline, est la sous-couche superficielle, le procédé peut comprendre en outre après l'étape d) et préalablement à la croissance desdits blocs semi-conducteurs, le retrait de régions superficielles non-dopées. Le traitement thermique de recristallisation peut être réalisé à une température inférieure à 700°C.
Avantageusement, la recristallisation est une recristallisation en phase solide, le traitement thermique étant effectué à une température de préférence inférieure à 550°C, avantageusement inférieure à 500°C, typiquement entre 450°C et 500°C.
Avantageusement, le premier niveau de composant est réalisé au moins en partie dans une couche en matériau semi-conducteur.
BRÈVE DESCRIPTION DES DESSINS
La présente invention sera mieux comprise à la lecture de la description d'exemples de réalisation donnés, à titre purement indicatif et nullement limitatif, en faisant référence aux dessins annexés sur lesquels : Les figures 1A, IB, 1C, ID, IE, IF servent à illustrer un premier exemple de procédé, suivant l'invention, de réalisation d'un circuit intégré 3D avec un niveau supérieur muni de transistor(s)0;
La figure 2 sert à illustrer un exemple de structure dotée d'au moins un niveau de composants sur laquelle le niveau supérieur de transistor(s) peut être formé0;
La figure 3 sert à illustrer un exemple d'étape de dopage par implantation inclinée susceptible d'être mise en œuvre au cours d'un procédé suivant l'invention0;
La figure 4 sert à illustrer un exemple d'étape de dopage par implantation avant formation des espaceurs et susceptible d'être mise en œuvre au cours d'un procédé suivant l'invention0;
Les figures 5A, 5B servent à illustrer sert à illustrer un exemple d'étape de dopage par implantation avant formation des espaceurs et après formation de zones de protection de la grille et susceptible d'être mise en œuvre au cours d'un procédé suivant l'invention0;
Les figures 6A, 6B, 6C, 6D, 6E servent à illustrer un deuxième exemple de procédé suivant l'invention de réalisation d'un circuit intégré 3D avec un niveau supérieur muni de de transistor(s)0;
Les figures 7A, 7B, 7C, 7D, 7E servent à illustrer une première séquence d'étapes de procédé permettant l'assemblage de la couche semi-conductrice d'un premier niveau de composants et de la couche semi-conductrice d'un deuxième niveau de composants0;
Les figures 8A, 8B, 8C servent à illustrer une deuxième séquence d'étapes dans lequel l'assemblage de la couche semi-conductrice d'un premier niveau de composants et de la couche semi-conductrice d'un deuxième niveau de composants est effectué et dans lequel une amorphisation de la couche semi-conductrice du deuxième niveau est réalisée préalablement à cet assemblage0;
Les figure 9A, 9B servent à illustrer un exemple de procédé suivant l'art antérieur mis en œuvre sur un dispositif avec un seul niveau de transistors ;
Des parties identiques, similaires ou équivalentes des différentes figures portent les mêmes références numériques de façon à faciliter le passage d'une figure à l'autre.
Les différentes parties représentées sur les figures ne le sont pas nécessairement selon une échelle uniforme, pour rendre les figures plus lisibles. En outre, dans la description ci-après, des termes qui dépendent de l'orientation de la structure tels que « supérieure », « superficielle », « latérale » s'appliquent en considérant que la structure est orientée de la façon illustrée dans les figures.
EXPOSÉ DÉTAILLÉ DE MODES DE RÉALISATION PARTICULIERS
Un premier exemple de procédé, suivant l'invention, de réalisation d'un dispositif microélectronique muni d'un ou plusieurs transistors, va à présent être décrit en lien avec les figures 1A-1F.
Une structure de départ possible pour la mise en œuvre de ce procédé est donnée sur la figure IA, cette structure comprenant un support 100, revêtu d'une couche isolante 110, par exemple en SiÛ2, la couche isolante 110 étant elle-même revêtue d'une couche semi- conductrice 120 superficielle dans laquelle un ou plusieurs transistors sont destinés à être formés. La couche semi-conductrice 120 superficielle, par exemple en silicium, peut avoir une épaisseur eo comprise par exemple entre 5 nm et 60 nm.
La couche semi-conductrice 120 est ici délimitée en une sous-couche inférieure 121 en contact avec ladite couche isolante 110 et une sous-couche supérieure 122 située sur la sous-couche inférieure et qui est superficielle.
Une desdites sous-couches 121, 122, ici la sous-couche supérieure 122, est en matériau semi-conducteur amorphe A tandis que l'autre desdites sous-couches 121, 122 est en matériau semi-conducteur cristallin C. Dans ce cas, la sous-couche supérieure 122 en matériau amorphe A peut être prévue avec une épaisseur e2 par exemple comprise entre 3 et 50 nm. La sous-couche 121 en matériau cristallin C peut, quant à elle, être prévue avec une épaisseur ei par exemple comprise entre 2 et 30 nm par exemple de l'ordre de 2 ou 3 nm.
Avantageusement, la sous-couche supérieure 122 en matériau amorphe A est réalisée pleine plaque, la couche isolante 110 et le support 100 pouvant être ainsi en regard de la sous-couche supérieure 122 sur toute leur étendue (prise parallèlement à un plan [O; x ;y] d'un repère orthogonal [O ;x ;y ;z]). La sous-couche supérieure 122 en matériau amorphe A est typiquement formée à l'aide d'une ou plusieurs implantations d'amorphisation. Le fait de réaliser l'amorphisation en pleine plaque, d'une épaisseur de la couche semi- conductrice 120 avant même de former des transistors (et en particulier de réaliser leur grille) permet ensuite, lorsqu'on recristallise cette épaisseur, de limiter l'apparition de défauts cristallins résultants de fronts de recristallisation dans des directions différentes.
La dose et l'énergie d'implantation sont prévues de sorte à réaliser une amorphisation tout en conservant la sous-couche 121 sous forme cristalline. Par exemple, une implantation d'ions Ge+, avec des conditions de dose, d'énergie déterminées par simulation et vérification expérimentales par imagerie TEM (microscopie électronique en transmission) peuvent être mises en œuvre pour rendre amorphe une épaisseur donnée d'une couche de silicium.
Des outils de simulations reposant sur une méthode de Monte-Carlo, en particulier de type TRIM (TRIM pour « TRansport of Ions in Matter », i.e. Transport d’ions dans la matière, et/ou KMC (pour « kinetic Monte Carlo », i.e. méthode de Monte-Carlo cinétique).
L'espèce utilisée pour réaliser cette amorphisation peut être une espèce neutre telle que par exemple du Si ou du Ge.
Par exemple, une implantation d'ions Ge+ de 2*1015 ions*cm-2 selon une énergie de 1 keV peut permettre d'obtenir une épaisseur amorphe entre 4 et 5 nm, tandis qu'une implantation d'ions Ge+ de 2*1015 selon une énergie de 2.5 keV peut permettre d'obtenir une épaisseur amorphe entre 7 nm et 10 nm. Une implantation d'ions Ge+ de 2*1015selon une énergie de 3.5 keV peut permettre d'obtenir une épaisseur amorphe entre 10 et 12 nm.
Dans cet exemple de réalisation particulier, le support 100 sur lequel la couche semi- conductrice 120 est disposée peut être formé à partir d'une structure dotée d'un premier substrat 10 et d'une couche semi-conductrice 12 dans laquelle un ou plusieurs composants, en particulier des composants électroniques ont déjà été formés. Le premier substrat 10 peut être un substrat massif (« bulk » selon la terminologie anglo-saxonne) ou un substrat de type semi-conducteur sur isolant, en particulier SOI (pour « Silicon On Insulator » ou « silicium sur isolant ») sur lequel repose une couche semi-conductrice 12. Dans l'exemple de réalisation particulier illustré sur la figure 2, un ou plusieurs transistors Ti d'un premier niveau Ni de composants réalisés dans cette couche semi-conductrice 12, leur région de canal étant en particulier prévue dans cette couche. Les transistors Ti sont ici recouverts d'un ou plusieurs étages d'interconnexions 25 métalliques formés dans une ou plusieurs couches isolantes, typiquement un empilement de couches isolantes, par exemple en SiÛ2.
L'amorphisation de la couche semi-conductrice 120 peut être éventuellement mise en œuvre avant une étape d'assemblage entre la structure illustrée sur la figure 2 et un empilement ou un autre substrat comprenant la couche semi-conductrice 120. Le fait de prévoir une amorphisation de la couche semi-conductrice 120 avant l'assemblage permet notamment d'ajuster plus aisément les épaisseurs respectives de matériau cristallin C et de matériau amorphe A.
A partir de la structure de la figure IA, on forme ensuite un ou plusieurs transistors d'un niveau N2 de composants au moins en partie dans la couche semi-conductrice 120. Il s'agit ainsi de réaliser un dispositif de type communément appelé « 3D » et qui comporte une superposition de plusieurs couches semi-conductrices dans chacune desquelles on forme un niveau de composant d'une superposition de composants.
Ainsi, dans une étape ultérieure à l'amorphisation d'une épaisseur de la couche semi- conductrice 120 ainsi qu'à l'éventuel assemblage de cette couche semi-conductrice 120 sur le substrat 10 doté de la couche semi-conductrice 12, on forme un empilement de grille sur la couche semi-conductrice 120.
Cet empilement comporte au moins une couche de diélectrique de grille, par exemple en SiÛ2 ou en HfÛ2 et une ou plusieurs couches de matériau de grille par exemple à base de polysilicium ou de TiN ou de W ou un empilement d'au moins plusieurs de ces matériaux. On définit alors (figure IB) dans cet empilement une zone 131 de diélectrique de grille surmontée d'un bloc 132 de grille.
De préférence, on privilégie un procédé à température inférieure à 500°C pour réaliser la grille. Dans ce cas et selon un exemple particulier de mise en œuvre, la zone 131 de diélectrique de grille peut être une zone d'oxyde de silicium obtenue par oxydation de silicium à l'aide d'un plasma à une température de l'ordre de 450°C. Le matériau de grille peut être quant à lui du TiN déposé à 350°C ou du Si dopé déposé à une température de l'ordre de 475°C et que l'on recristallise après par le biais d'un traitement de recuit par laser.
Puis (figure IC), on forme des espaceurs 137 de part et d'autre du bloc 132 de grille. Ces espaceurs 137 peuvent être par exemple à base de SiN ou de SiBCN ou de SiOCN. De préférence, là encore, on privilégie un procédé de réalisation à une température inférieure à 500°C. Pour cela on peut former par exemple les espaceurs 137 par dépôt de SiCO à une température par exemple de l'ordre 400°C.
On forme ensuite des régions dopées 125 dans la couche semi-conductrice 120, de part et d'autre d'une zone 120C de cette couche 120 qui est située en regard du bloc 132 de grille et prévue pour accueillir un canal de transistor. Ces régions dopées 125 sont typiquement réalisées par implantation de dopants dans la deuxième couche semi- conductrice 120.
Dans l'exemple de réalisation illustré sur la figure 1D, les régions dopées 125 s'étendent dans la sous-couche supérieure 122 amorphe ainsi que dans la sous-couche inférieure 121 cristalline. Les conditions d'implantation peuvent être prévues par l'Homme du Métier avec un outil de simulation d'implantation, de type CTRIM ou KMC tel qu'évoqué précédemment.
De préférence, on privilégie un procédé d'implantation à une température inférieure à 500°C. Le procédé d'implantation est ici majoritairement réalisé à température ambiante. Une fois l'implantation des dopants effectuée, on réalise au moins un traitement thermique de sorte à effectuer un recuit de recristallisation de la sous-couche 122 supérieure (figure 1E). On se sert alors de la sous-couche 121 inférieure comme zone de départ d'un front de recristallisation, ce front de recristallisation étant dans cet exemple un front montant, c'est à dire s'éloignant de la couche isolante 101.
Un procédé de croissance épitaxiale en phase solide (SPER pour « Solid Phase Epitaxial Regrowth ») du matériau semi-conducteur amorphe en contact avec le matériau semi- conducteur cristallin est en particulier effectué à une température typiquement inférieure à 600°C, de préférence inférieure à 500°C et qui peut être comprise par exemple entre 450°C et 500°C. Concomitamment, le traitement thermique réalisé permet d'effectuer une activation des dopants. La vitesse du procédé de recristallisation SPER varie en fonction de la température, du matériau, des concentrations de dopants et type de dopants (espèces implantés). L'Homme du métier pourra établir les conditions de recristallisation à l'aide des mesures d'épaisseur recristallisées en fonction du temps de recuit, les épaisseurs étant mesurées par exemple par ellipsométrie. Les régions dopées 125 sont alors en matériau semi-conducteur cristallin C. On mutualise ainsi la recristallisation et l'activation des dopants tout en utilisant un budget thermique limité.
Dans un cas où la formation du support 100 a été effectuée par report et assemblage de la couche semi-conductrice 120 sur une structure doté d'une autre couche semi- conductrice 12, en mettant en particulier en œuvre un procédé de type smartcut™, avec une étape de fracturation, le recuit thermique effectué par la technique de SPER précitée peut éventuellement permettre de réparer des défauts cristallins susceptibles d'avoir été générés dans la couche semi-conductrice 120 lors de cette fracturation.
Le procédé de réalisation du ou des transistors de niveau supérieur N2 peut être ensuite poursuivi en effectuant une croissance de blocs semi-conducteurs 145 sur les régions 125 dopées et situées de part et d'autre du bloc 132 de grille sur la couche semi-conductrice 120. Une telle croissance peut être réalisée par épitaxie avec une étape de dopage in situ durant laquelle une croissance de matériau semi-conducteur et un dopage de ce matériau sont mutualisés.
On complète ainsi la formation de régions de source et de drain de transistor (figure 1F).
On peut ensuite compléter la formation du ou des transistors par d'autres étapes, notamment par une formation de zones d'alliage de métal et de semi-conducteur, en particulier en effectuant une siliciuration des régions semi-conductrices 145. De telles zones permettent de former des contacts et sont réalisées typiquement par dépôt de métal, par exemple du tungstène ou du cuivre puis recuit.
En variante, de l'exemple de procédé qui vient d'être décrit, on peut prévoir, outre un dopage de régions 125 de la couche semi-conductrice 120 situées de part et d'autre de la grille 132, de doper des régions 126 dites d'extension qui sont situées sous les espaceurs 137.
Dans ce cas, si l'on a formé les espaceurs 137 avant de réaliser le dopage de la couche semi-conductrice 120, on peut prévoir, comme sur la figure 3, d'effectuer une implantation inclinée par rapport à une normale n à un plan principal de la couche semi- conductrice 120. On peut ainsi atteindre et doper ces régions 126 d'extension.
Une autre possibilité pour réaliser ces régions d'extension 126 dopées, consiste à effectuer un dopage par implantation et comme illustré sur la figure 4, cette fois avant de former les espaceurs 137. Dans ce cas, les conditions d'implantations, notamment en termes d'orientation du faisceau, sont prévues de sorte à éviter un dopage sous la grille 132.
Pour éviter tout dopage sous la grille 132, on peut également prévoir, de revêtir au préalable les flancs latéraux du bloc 132 de grille d'une fine couche de protection 135 en matériau diélectrique. Par exemple, la fine couche de protection 135 est une couche à base de nitrure couche d'épaisseur de l'ordre de 1 à 10 nm que l'on grave de manière anisotrope. On réalise alors comme sur la figure 5A, une ou plusieurs implantations afin de réaliser un dopage. Puis (figure 5B), on forme les espaceurs 137 d'épaisseur plus importante contre la fine couche de protection 135. D'autres implantations peuvent être alors ensuite effectuées si nécessaire.
Selon une autre variante de réalisation, on peut prévoir un ordre inverse des épaisseurs amorphe et cristalline dans la couche semi-conductrice 120 sur laquelle on vient former le ou les transistors.
Ainsi dans l'exemple de procédé donné sur les figures 6A-6E, la couche semi-conductrice 120 comporte cette fois une sous-couche inférieure 121 en matériau semi-conducteur amorphe A, par exemple du silicium amorphe, tandis que la sous-couche supérieure 122 est en matériau cristallin C, par exemple du silicium cristallin.
Pour obtenir une structure telle qu'illustrée sur la figure 6A on privilégie typiquement la réalisation de l'amorphisation, en particulier par implantation(s), avant de réaliser un procédé d'assemblage tel qu'évoqué précédemment entre une structure par exemple telle qu'illustrée sur la figure 2 et comportant une couche semi-conductrice 12 avec un premier niveau de composants et une autre structure ou un autre substrat doté(e) de la deuxième couche semi-conductrice 120.
Il peut être ainsi plus aisé d'obtenir une sous-couche 121 totalement amorphe et en particulier à proximité de la couche isolante 110 plutôt que lorsqu'on souhaite réaliser la ou les implantations d'amorphisation une fois que la couche semi-conductrice 120 et la couche isolante 110 sont assemblées et collées l'une à l'autre.
La sous-couche inférieure 121 en matériau amorphe A peut être prévue avec une épaisseur e'i par exemple comprise entre 3 nm et 50 nm. La sous-couche 122 supérieure en matériau cristallin C peut quant à elle être prévue avec une épaisseur e'2 par exemple comprise entre 2 et 30 nm.
Ensuite, à partir de la structure illustrée sur la figure 6A, on forme le bloc 132 de grille.
Dans l'exemple de réalisation illustré sur la figure 6B, des espaceurs isolants 137 de part et d'autre du bloc 132 de grille sont formés préalablement au dopage des régions de source et de drain et au dopage éventuel des régions extensions.
Dans l'exemple de réalisation illustré sur la figure 6C, de part et d'autre du bloc 132 de grille et des espaceurs 137, on forme ensuite les régions dopées 125 par implantation de dopants dans la deuxième couche semi-conductrice 120. Comme décrit précédemment en lien avec la figure 3, on peut, là encore, éventuellement effectuer ce dopage par une ou plusieurs implantations inclinées. En variante et comme décrit précédemment en lien avec les figures 4 ou 5A-5B, on peut également prévoir un ordre inverse des étapes de réalisation des espaceurs 137 et de dopage par implantation.
Ensuite, on effectue la recristallisation, par traitement thermique de la sous-couche 121 inférieure tout en effectuant une activation des dopants des régions dopées 125 (figure 6D). Ce traitement thermique est, là encore, typiquement réalisé de manière à obtenir une recristallisation de type SPER à une température de préférence comprise entre 450°C et 500°C.
On se sert cette fois de la sous-couche supérieure 122 comme zone de départ d'un front de recristallisation. Le fait d'avoir une sous-couche 121 amorphe qui s'étend pleine plaque permet d'avoir un front de recristallisation essentiellement vertical et donc plus propice à une régénération sans défaut de la structure cristalline.
De manière optionnelle, on peut réaliser ensuite une recristallisation de type SPER avec un dopage in situ, le dopage et la recristallisation étant alors réalisés dans le même équipement. Avantageusement, et le cas échéant, on peut ensuite effectuer un retrait d'éventuelles régions superficielles non-dopées.
On peut ensuite effectuer des étapes telles que décrites dans l'exemple précédent, notamment de croissance des blocs semi-conducteurs 145 pour former des régions de source et de drain (figure 6E), puis de siliciuration afin de former des contacts.
Comme indiqué précédemment, pour obtenir une structure telle qu'illustrée sur la figure IA ou une structure telle qu'illustrée sur la figure 6A, on peut, mettre en œuvre au préalable un procédé d'assemblage entre un substrat 10 doté de la première couche semi-conductrice 12 dans lequel le premier niveau de composants est formé et un autre substrat 1 doté de la couche semi-conductrice 120 dans laquelle un ou plusieurs transistors d'un niveau supérieur est ou sont prévu(s).
Ainsi, dans l'exemple de réalisation illustré sur la figure 7A, on prévoit un substrat 1 poignée semi-conducteur sur lequel la couche semi-conductrice 120, par exemple en silicium, est disposée et on réalise une implantation dans ce substrat 1 pour former une zone 3 de fragilisation. L'implantation est effectuée par exemple à l'aide d'ions H+ ou Helium.
On réalise ensuite (figure 7B) un assemblage par collage moléculaire d'une structure telle que décrite précédemment en liaison avec la figure 2 et le substrat 1 poignée. Le collage moléculaire peut être par exemple mis en œuvre entre une couche en Si en surface de la structure de la figure 2 et une couche de SiÜ2 recouvrant le substrat poignée 1.
La figure 7C illustre une étape ultérieure de découpe par fracturation du substrat poignée 1 au niveau de la zone de fragilisation 3. Une étape de retrait ultérieure supplémentaire d'une épaisseur restante peut être ensuite mise en œuvre (figure 7D). On effectue ce retrait typiquement par planarisation (CMP).
Une fois la couche semi-conductrice 120 reportée sur le niveau Ni de composants, on peut ensuite réaliser au moins une implantation d'amorphisation (figure 7E).
Ensuite, on forme un transistor, par exemple selon un procédé tel que décrit précédemment en lien avec les figures 1A-1F.
De manière optionnelle, et comme illustré sur figure 7A, la couche semi-conductrice 120 agencée sur le substrat 1 poignée, peut-être accolée à une couche 170 d'arrêt de gravure en un matériau semi-conducteur différent et susceptible d'être gravé sélectivement par rapport au matériau de la couche 120. Par exemple, lorsque la couche semi-conductrice 120 est en silicium, la couche 170 d'arrêt de gravure peut être en SiGe.
Une fois le report réalisé de la couche semi-conductrice 120 tel que réalisé aux figures 7B- 7C, on amincit la couche semi-conductrice superficielle et on lisse cette couche superficielle pour en éliminer la rugosité créée par l'étape de fracturation. On élimine et l'on réduit des défauts résiduels susceptibles d'avoir été introduits dans le cristal en raison de l'implantation pour réaliser la zone de fragilisation.
La présence de couche d'arrêt 170 permet de mieux contrôler l’épaisseur de la couche 120 et de réduire sa rugosité à basse température.
Selon une autre possibilité de mise en œuvre, on peut créer la sous-couche amorphe dans la couche semi-conductrice 120 avant même de réaliser l'assemblage par collage moléculaire d'un substrat 1 revêtu de cette couche semi-conductrice 120 et du substrat 10 sur lequel un niveau Ni de composants est formé.
Ainsi, dans l'exemple de réalisation illustré sur la figure 8A-8C, on forme la zone 3 de fragilisation
Puis (figure 8B) on réalise l'amorphisation par implantation d'une sous-couche de la couche semi-conductrice 120.
Ensuite, on effectue l'assemblage par collage moléculaire puis la découpe par fracturation du substrat poignée 1 au niveau de la zone de fragilisation 3 (figure 8C).
Selon une variante (non illustrée) du procédé qui vient d'être décrit en lien avec les figures 8A-8C, on peut également réaliser l'amorphisation de la couche semi-conductrice 120 sur le substrat 1 poignée avant même de réaliser la zone 3 de fragilisation.
De même que pour l'exemple de réalisation décrit précédemment en lien avec les figures 7A-7E, on peut là encore, de manière optionnelle, prévoir une couche d'arrêt de gravure 170 accolée à la couche semi-conductrice 120.

Claims

REVENDICATIONS
1. Procédé de réalisation d'un dispositif microélectronique doté de plusieurs niveaux (Ni, N2) superposés de composants électroniques, le procédé comprenant, dans cet ordre, des étapes consistant à : a) réaliser une structure comprenant un support (100) doté au moins un composant d'un premier niveau (Ni) de composants, ledit support (100) étant surmonté d'une couche isolante (110), la couche isolante étant elle-même surmontée d'une couche semi- conductrice (120) d'un deuxième niveau (N2), ladite couche semi-conductrice (120) comportant une sous-couche inférieure (121) en contact avec ladite couche isolante et une sous-couche supérieure (122) disposée sur la sous-couche inférieure, une première desdites sous-couches inférieure et supérieure étant en matériau semi-conducteur cristallin (C) tandis qu'une deuxième desdites sous-couches inférieure et supérieure est en matériau semi-conducteur amorphe (A), puis, b) former au moins un bloc (132) de grille de transistor sur ladite couche semi- conductrice (120), puis, c) former, de part et d'autre du bloc (132) de grille, par implantation(s) de dopants dans ladite couche semi-conductrice (120), des régions dopées (125) de part et d'autre d'une zone semi-conductrice située en regard du bloc (132) de grille et prévue pour accueillir un canal dudit transistor, puis, d) réaliser au moins un traitement thermique de sorte à effectuer une recristallisation de la deuxième sous-couche amorphe en se servant de la première sous-couche cristalline comme zone de départ d'un front de recristallisation tout en effectuant une activation desdits dopants.
2. Procédé selon la revendication 1, dans lequel l'étape a) comprend une implantation d'amorphisation d'une épaisseur de ladite couche semi-conductrice (120) du deuxième niveau (N2) de sorte à former ladite deuxième sous-couche en matériau semi-conducteur amorphe (A).
3. Procédé selon la revendication 1, ladite deuxième sous-couche en matériau semi- conducteur amorphe (A) s'étend pleine plaque de sorte que le support (100) est entièrement recouvert par la deuxième sous-couche.
4. Procédé selon l'une des revendications 1 à 3, dans lequel à l'étape a), la première sous- couche, en matériau amorphe (A), est la sous-couche supérieure (122), ladite deuxième sous-couche, en matériau cristallin (C), étant la sous-couche inférieure (121).
5. Procédé selon l'une des revendications 1 à 3, dans lequel à l'étape a), la première sous- couche, amorphe, est la sous-couche inférieure, ladite deuxième sous-couche, cristalline, étant la sous-couche superficielle.
6. Procédé selon l'une des revendications 4 ou 5, dans lequel la formation de la structure à l'étape a) comprend des sous-étapes consistant à :
- prévoir un premier substrat (10) doté dudit premier niveau (Ni) de composants,
- collage sur le premier substrat (10) d'un deuxième substrat (1) doté de ladite couche semi-conductrice (120),
- retrait d'une portion du deuxième substrat (1) tout en préservant la couche semi- conductrice (120) collée sur le premier substrat (10).
7. Procédé selon la revendication 6, lorsque rattachée à la revendication 5, l'étape a) comprenant en outre, préalablement audit collage, une étape d'amorphisation de ladite couche semi-conductrice (120) du deuxième niveau (N2) de sorte à former la deuxième sous-couche semi-conductrice.
8. Procédé selon la revendication 7, dans lequel préalablement audit collage on réalise une implantation du premier substrat (1) de manière à créer une zone de fragilisation (3), l'amorphisation de ladite couche semi-conductrice (120) étant effectuée après ladite création de ladite zone de fragilisation. 18
9. Procédé selon l'une des revendications 6 à 8, dans lequel une couche (170) d'arrêt de gravure est agencée sur le deuxième substrat et accolée à ladite couche semi-conductrice (120), le retrait d'une portion du deuxième substrat (1) comprenant en outre une gravure sélective de la couche d'arrêt de gravure vis-à-vis de ladite couche semi-conductrice (120).
10. Procédé selon l'une des revendications 1 à 9, dans lequel le procédé comprend après l'étape b) :
- la formation d'espaceurs isolants (137) de part et d'autre du bloc de grille, l'étape c) de formation des régions dopées (125) comprenant une implantation de dopants avant ladite formation des espaceurs (137) isolants, ou,
- la formation d'espaceurs isolants (137) de part et d'autre du bloc de grille, l'étape c) de formation des régions dopées (125) comprend une implantation de dopants réalisée après ladite formation des espaceurs isolants (137).
11. Procédé selon l'une des revendications 1 à 10, comprenant en outre, après l'étape d) : une croissance de blocs semi-conducteurs (145) de part et d'autre du bloc (132) de grille sur la couche semi-conductrice (120).
12. Procédé selon la revendication 11, dans lequel à l'étape a), la première sous-couche, amorphe, est la sous-couche inférieure, ladite deuxième sous-couche, cristalline, étant la sous-couche superficielle, le procédé comprenant en outre après l'étape d) et préalablement à la croissance desdits blocs semi-conducteurs, le retrait de régions superficielles non-dopées.
13. Procédé selon l'une des revendications 1 à 12, dans lequel le traitement thermique de recristallisation est réalisé à une température inférieure à 700°C, préférentiellement inférieure à 550°C, et avantageusement inférieure à 500°C. 19
14. Procédé selon l'une des revendications 1 à 13, dans lequel le composant du premier niveau (Ni) est réalisé dans une couche (12) en matériau semi-conducteur.
PCT/FR2022/052242 2021-12-06 2022-12-05 Procédé de fabrication de circuit 3d à étapes de recristallisation et d'activation de dopants mutualisées WO2023105148A1 (fr)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202280081214.9A CN118435358A (zh) 2021-12-06 2022-12-05 采用共享晶化和掺杂剂活化步骤的制造三维电路的方法
EP22834697.9A EP4445427A1 (fr) 2021-12-06 2022-12-05 Procédé de fabrication de circuit 3d à étapes de recristallisation et d'activation de dopants mutualisées
KR1020247019015A KR20240116473A (ko) 2021-12-06 2022-12-05 공유 재결정화 및 도펀트 활성화 단계들을 구비하는 3차원 회로 생성 방법

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FRFR2112982 2021-12-06
FR2112982A FR3130069B1 (fr) 2021-12-06 2021-12-06 Procédé de fabrication de circuit 3D à étapes de recristallisation et d’activation de dopants mutualisées

Publications (1)

Publication Number Publication Date
WO2023105148A1 true WO2023105148A1 (fr) 2023-06-15

Family

ID=81580474

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/FR2022/052242 WO2023105148A1 (fr) 2021-12-06 2022-12-05 Procédé de fabrication de circuit 3d à étapes de recristallisation et d'activation de dopants mutualisées

Country Status (6)

Country Link
EP (1) EP4445427A1 (fr)
KR (1) KR20240116473A (fr)
CN (1) CN118435358A (fr)
FR (1) FR3130069B1 (fr)
TW (1) TW202345408A (fr)
WO (1) WO2023105148A1 (fr)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7968459B2 (en) * 2006-05-04 2011-06-28 International Business Machines Corporation Ion implantation combined with in situ or ex situ heat treatment for improved field effect transistors
US9343375B2 (en) * 2014-07-18 2016-05-17 Commissariat à l'énergie atomique et aux énergies alternatives Method for manufacturing a transistor in which the strain applied to the channel is increased

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7968459B2 (en) * 2006-05-04 2011-06-28 International Business Machines Corporation Ion implantation combined with in situ or ex situ heat treatment for improved field effect transistors
US9343375B2 (en) * 2014-07-18 2016-05-17 Commissariat à l'énergie atomique et aux énergies alternatives Method for manufacturing a transistor in which the strain applied to the channel is increased

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
DE BRUNET ET AL.: "First démonstration of a CMOS over CMOS 3D VLSI CoolCube intégration on 300mm wafer", 2016 SYMPOSIUM ON VLSI TECHNOLOGY DIGEST OF TECHNICAL PAPERS

Also Published As

Publication number Publication date
CN118435358A (zh) 2024-08-02
FR3130069A1 (fr) 2023-06-09
KR20240116473A (ko) 2024-07-29
TW202345408A (zh) 2023-11-16
FR3130069B1 (fr) 2024-04-12
EP4445427A1 (fr) 2024-10-16

Similar Documents

Publication Publication Date Title
EP2840594B1 (fr) Recristallisation de blocs de source et de drain par le haut
FR2978603A1 (fr) Procede de transfert d'une couche semi-conductrice monocristalline sur un substrat support
FR2806832A1 (fr) Transistor mos a source et drain metalliques, et procede de fabrication d'un tel transistor
EP3654394B1 (fr) Transistor a blocs de source et de drain siliciures proches du canal
EP3531444B1 (fr) Circuit intégré comprenant un substrat équipé d'une région riche en pièges, et procédé de fabrication
EP4016588B1 (fr) Structure améliorée de substrat rf et procédé de réalisation
FR3045934A1 (fr) Procede de fabrication d’un empilement de dispositifs electroniques
EP2120258B1 (fr) Procédé de réalisation d'un transistor à source et drain métalliques
WO2014037411A1 (fr) Procédé de réalisation de transistors fet
FR3051972A1 (fr) Procede de realisation d'un transistor comprenant des source et drain obtenus par recristallisation de semi-conducteur
WO2023105148A1 (fr) Procédé de fabrication de circuit 3d à étapes de recristallisation et d'activation de dopants mutualisées
EP4030467B1 (fr) Procédé de collage direct hydrophile de substrats
EP1407486B1 (fr) Procede de fabrication d'un transistor sur un substrat soi
EP1223614B1 (fr) Procédé de fabrication d'un substrat monocristallin, et circuit intégré comportant un tel substrat
EP3671836B1 (fr) Circuit 3d dote d'une isolation mesa pour la zone de plan de masse
EP3136429B1 (fr) Formation de contacts ohmiques pour un dispositif dote d'une region en materiau iii-v et d'une region en un autre materiau semi-conducteur
EP4391077A1 (fr) Realisation d'un transistor a source et de drain siliciurees proches du canal
EP4391019A1 (fr) Procédé amélioré de réalisation de source et drain de transistors dopés
JP2024543230A (ja) 共有される再結晶化およびドーパント活性化ステップで３ｄ回路を製造するための方法
EP4256606A2 (fr) Substrat donneur pour le transfert d'une couche mince et procede de transfert associe
FR3084519A1 (fr) Realisation de circuit 3d avec transistor de niveau superieur dote d'un dielectrique de grille issu d'un report de substrat
EP1292976A1 (fr) Procede de fabrication d'un substrat semi-conducteur du type silicium sur isolant couche active semi-conductrice mince

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 22834697

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2024533881

Country of ref document: JP

Kind code of ref document: A

Ref document number: 20247019015

Country of ref document: KR

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 202280081214.9

Country of ref document: CN

WWE Wipo information: entry into national phase

Ref document number: 2022834697

Country of ref document: EP

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 2022834697

Country of ref document: EP

Effective date: 20240708

WWE Wipo information: entry into national phase

Ref document number: 11202403851U

Country of ref document: SG