[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

WO2022130791A1 - 固体撮像装置及び電子機器 - Google Patents

固体撮像装置及び電子機器 Download PDF

Info

Publication number
WO2022130791A1
WO2022130791A1 PCT/JP2021/039480 JP2021039480W WO2022130791A1 WO 2022130791 A1 WO2022130791 A1 WO 2022130791A1 JP 2021039480 W JP2021039480 W JP 2021039480W WO 2022130791 A1 WO2022130791 A1 WO 2022130791A1
Authority
WO
WIPO (PCT)
Prior art keywords
solid
region
semiconductor layer
state image
charge storage
Prior art date
Application number
PCT/JP2021/039480
Other languages
English (en)
French (fr)
Inventor
輝雄 植村
Original Assignee
ソニーセミコンダクタソリューションズ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ソニーセミコンダクタソリューションズ株式会社 filed Critical ソニーセミコンダクタソリューションズ株式会社
Publication of WO2022130791A1 publication Critical patent/WO2022130791A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/67—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components

Definitions

  • the present technique (the technique according to the present disclosure) is particularly effective for a solid-state image pickup device and an electronic device having a charge storage region shared by a plurality of pixels and an electronic device provided with the solid-state image pickup device. It is about.
  • the solid-state image sensor is equipped with a transfer transistor for each pixel, which transfers the signal charge photoelectrically converted by the photoelectric conversion unit to the charge storage region. Then, a plurality of pixels share a charge storage region (floating diffusion region).
  • Patent Document 1 discloses a solid-state image sensor in which one floating diffusion layer (charge storage region) is shared by two pixels.
  • the contact region of the charge storage region is formed by the selective introduction of impurity ions using a photoresist mask.
  • the distance from the gate electrode of the transfer transistor to the contact region tends to vary in each pixel sharing the charge storage region due to the effect of misalignment of the photoresist mask, and characteristics such as saturation characteristics and blooming characteristics are likely to occur in each pixel.
  • the purpose of this technique is to make the characteristics of each of a plurality of pixels sharing a charge storage region uniform.
  • the solid-state imaging device is provided in a semiconductor layer and is provided with a charge storage region shared by a plurality of adjacent pixels and a charge storage region in the semiconductor layer for each pixel of the plurality of pixels.
  • a transfer transistor provided on the semiconductor layer for each of the plurality of pixels, and a transfer transistor that transfers the signal charge photoelectrically converted by the photoelectric conversion unit to the charge storage region, and a transfer transistor.
  • a sidewall spacer is provided on the side wall of the gate electrode so as to surround the gate electrode, and a window portion surrounded by the sidewall spacer of the transfer transistor of each of the plurality of pixels.
  • the charge storage region includes a contact region provided in the semiconductor layer in the window portion with a peripheral portion aligned with the sidewall spacer of the window portion.
  • the electronic device includes the solid-state imaging device and an optical system for forming an image light from a subject on the solid-state imaging device.
  • FIG. 4 is an enlarged plan view of a main part of FIG. 4A. It is sectional drawing which shows typically the cross-sectional structure along the II-II cutting line of FIG.
  • FIG. 6A It is a process sectional view following FIG. 6B. It is a process sectional view following FIG. 7A. It is a process sectional view following FIG. 7B. It is a process sectional view following FIG. 8A. It is a process sectional view following FIG. 8B.
  • FIG. 9A It is a process sectional view following FIG. 9B. It is a process sectional view following FIG. 10A. It is a process sectional view following FIG. 10B. It is a process sectional view following FIG. 11A. It is a process sectional view following FIG. 11B. It is a process sectional view following FIG. 12A. It is a process sectional view following FIG. 12B. It is a process sectional view following FIG. 13A. It is a process sectional view following FIG. 13B. It is sectional drawing of the main part schematically showing one structural example of the solid-state image pickup apparatus which concerns on 2nd Embodiment of this technique.
  • each drawing is a schematic one and may differ from the actual one.
  • the following embodiments exemplify devices and methods for embodying the technical idea of the present technology, and do not specify the configuration to the following. That is, the technical idea of the present technology can be modified in various ways within the technical scope described in the claims.
  • the first direction and the second direction orthogonal to each other in the same plane are set to the X direction and the Y direction, respectively, and the first direction and the second direction are defined.
  • the third direction orthogonal to each of the second directions is defined as the Z direction.
  • the thickness direction of the semiconductor layer 22 described later will be described as the Z direction.
  • the solid-state imaging device 1A is mainly composed of a semiconductor chip 2 having a rectangular two-dimensional planar shape when viewed in a plan view. That is, the solid-state image sensor 1A is mounted on the semiconductor chip 2. As shown in FIG. 18, the solid-state image sensor 1A captures image light (incident light 106) from the subject through the optical lens 102, and measures the amount of incident light 106 imaged on the image pickup surface in pixel units. It is converted into an electric signal and output as a pixel signal.
  • the semiconductor chip 2 on which the solid-state image pickup device 1A is mounted has a rectangular pixel region 2A provided at the center in a two-dimensional plane including the X and Y directions orthogonal to each other, and the square pixel region 2A.
  • a peripheral region 2B arranged so as to surround the pixel region 2A is provided outside the pixel region 2A.
  • the pixel region 2A is a light receiving surface that receives light collected by, for example, the optical lens (optical system) 102 shown in FIG. Then, in the pixel region 2A, a plurality of pixels 3 are arranged in a matrix in a two-dimensional plane including the X direction and the Y direction. In other words, the pixels 3 are repeatedly arranged in the X and Y directions orthogonal to each other in the two-dimensional plane.
  • a plurality of bonding pads 14 are arranged in the peripheral region 2B.
  • Each of the plurality of bonding pads 14 is arranged along four sides in a two-dimensional plane of the semiconductor chip 2, for example.
  • Each of the plurality of bonding pads 14 is an input / output terminal used when the semiconductor chip 2 is electrically connected to an external device.
  • the semiconductor chip 2 includes a logic circuit 13 including a vertical drive circuit 4, a column signal processing circuit 5, a horizontal drive circuit 6, an output circuit 7, a control circuit 8, and the like.
  • the logic circuit 13 is composed of, for example, a CMOS (Complementary MOS) circuit having an n-channel conductive type MOSFET (Metal Oxide Semiconductor Field Effect Transistor) and a p-channel conductive type MOSFET.
  • CMOS Complementary MOS
  • MOSFET Metal Oxide Semiconductor Field Effect Transistor
  • the vertical drive circuit 4 is composed of, for example, a shift register.
  • the vertical drive circuit 4 sequentially selects a desired pixel drive line 10, supplies a pulse for driving the pixel 3 to the selected pixel drive line 10, and drives each pixel 3 in rows. That is, the vertical drive circuit 4 selectively scans each pixel 3 in the pixel region 2A in a row-by-row manner in the vertical direction, and the photoelectric conversion element of each pixel 3 sequentially selects and scans each pixel 3 from the pixel 3 based on the signal charge generated according to the amount of light received.
  • the pixel signal is supplied to the column signal processing circuit 5 through the vertical signal line 11.
  • the column signal processing circuit 5 is arranged for each column of the pixel 3, for example, and performs signal processing such as noise removal for each pixel column for the signal output from the pixel 3 for one row.
  • the column signal processing circuit 5 performs signal processing such as CDS (Correlated Double Sampling) and AD (Analog Digital) conversion for removing fixed pattern noise peculiar to pixels.
  • the horizontal drive circuit 6 is composed of, for example, a shift register.
  • the horizontal drive circuit 6 sequentially outputs horizontal scanning pulses to the column signal processing circuit 5, thereby sequentially selecting each of the column signal processing circuits 5, and the pixels to which signal processing is performed from each of the column signal processing circuits 5.
  • the signal is output to the horizontal signal line 12.
  • the output circuit 7 performs signal processing on pixel signals sequentially supplied from each of the column signal processing circuits 5 through the horizontal signal line 12 and outputs the signals.
  • the signal processing for example, buffering, black level adjustment, column variation correction, various digital signal processing and the like can be used.
  • the control circuit 8 obtains a clock signal or a control signal that serves as a reference for the operation of the vertical drive circuit 4, the column signal processing circuit 5, the horizontal drive circuit 6, etc., based on the vertical synchronization signal, the horizontal synchronization signal, and the master clock signal. Generate. Then, the control circuit 8 outputs the generated clock signal and control signal to the vertical drive circuit 4, the column signal processing circuit 5, the horizontal drive circuit 6, and the like.
  • the semiconductor chip 2 includes the pixel unit PU shown in FIGS. 3 and 4A.
  • the pixel unit PU has, for example, four pixels 3 as a plurality of pixels 3 adjacent to each other, and one charge storage region (floating diffusion) shared by the four pixels 3. ) With FD.
  • one readout circuit 15 is connected to the charge storage region FD of the pixel unit PU. That is, the solid-state image sensor 1A according to the first embodiment has a charge storage region FD shared by four pixels 3 adjacent to each other and a readout circuit 15 electrically connected to the charge storage region FD. I have.
  • Each of the four pixels 3 has a component common to each other.
  • an identification number (1, 2, 3, 4) is added to the end of the code (for example, PD, TR) of the component of each pixel 3 in order to distinguish the components of the pixel 3 from each other. ..
  • an identification number is given to the end of the code of the component of each pixel 3, but it is necessary to distinguish the components of each pixel 3 from each other. If not, the identification number at the end of the code of the component of each pixel 3 shall be omitted.
  • each of the four pixels 3 included in one pixel unit PU has a photoelectric conversion element PD (PD1, PD2, PD3, PD4) and a signal charge photoelectrically converted by the photoelectric conversion element PD. It includes transfer transistors TR (TR1, TR2, TR3, TR4) that transfer to the charge storage region FD.
  • the photoelectric conversion element PD generates a signal charge according to the amount of received light.
  • the cathode side of the photoelectric conversion element PD is electrically connected to the source region of the transfer transistor TR, and the anode side is electrically connected to the reference potential line (for example, ground).
  • the photoelectric conversion element PD for example, a photodiode is used.
  • the drain region of the transfer transistor TR is electrically connected to the charge storage region FD.
  • the gate electrode of the transfer transistor TR is electrically connected to the transfer transistor drive line of the pixel drive lines 10 (see FIG. 2).
  • the charge storage region FD temporarily holds (stores) the signal charge transferred from the photoelectric conversion element PD via the transfer transistor TR.
  • the read circuit 15 reads the signal charge held in the charge storage region FD and outputs a pixel signal based on the signal charge.
  • the read-out circuit 15 includes, but is not limited to, an amplification transistor AMP, a selection transistor SEL, and a reset transistor RST.
  • These transistors have, for example, a gate insulating film made of a silicon oxide film (SiO 2 film), a gate electrode, and a pair of main electrode regions that function as a source region and a drain region. It is composed of MOSFETs.
  • the gate insulating film may be a silicon nitride film (Si 3N 4 film ) or a MISFET (Metal Insulator Semiconductor FET) made of a laminated film such as a silicon nitride film and a silicon oxide film.
  • Si 3N 4 film silicon nitride film
  • MISFET Metal Insulator Semiconductor FET
  • the source region of the amplification transistor AMP is electrically connected to the drain region of the selection transistor SEL, and the drain region is electrically connected to the drain region of the power supply line Vdd and the reset transistor RST.
  • the gate electrode of the amplification transistor AMP is electrically connected to the charge storage region FD and the source region of the reset transistor RST.
  • the source region is electrically connected to the vertical signal line 11, and the drain is electrically connected to the source region of the amplification transistor AMP.
  • the gate electrode of the selection transistor SEL is electrically connected to the selection transistor drive line of the pixel drive lines 10 (see FIG. 2).
  • the source region is electrically connected to the charge storage region FD and the gate electrode of the amplification transistor AMP, and the drain region is electrically connected to the power supply line Vdd and the drain region of the amplification transistor AMP.
  • the gate electrode of the reset transistor RST is electrically connected to the reset transistor drive line in the pixel drive line 10 (see FIG. 2).
  • the transfer transistor TR When the transfer transistor TR is turned on, the transfer transistor TR transfers the signal charge generated by the photoelectric conversion element PD to the charge storage region FD.
  • the reset transistor RST When the reset transistor RST is turned on, the reset transistor RST resets the potential (signal charge) of the charge storage region FD to the potential of the power supply line Vdd.
  • the selection transistor SEL controls the output timing of the pixel signal from the readout circuit 15.
  • the amplification transistor AMP generates a signal with a voltage corresponding to the level of the signal charge held in the charge storage region FD as a pixel signal.
  • the amplification transistor AMP constitutes a source follower type amplifier, and outputs a pixel signal having a voltage corresponding to the level of the signal charge generated by the photoelectric conversion element PD.
  • the selection transistor SEL is turned on, the amplification transistor AMP amplifies the potential of the charge storage region FD and outputs a voltage corresponding to the potential to the column signal processing circuit 5 via the vertical signal line 11 (VSL). do.
  • the signal charge generated by the photoelectric conversion element PD of the pixel 3 is accumulated in the charge storage region FD via the transfer transistor TR of the pixel 3. Then, the signal charge stored in the charge storage region FD is read out by the read circuit 15 and applied to the gate electrode of the amplification transistor AMP of the read circuit 15.
  • a control signal for selecting a horizontal line is given to the gate electrode of the selection transistor SEL of the readout circuit 15 from the vertical shift register.
  • the selection control signal By setting the selection control signal to the high (H) level, the selection transistor SEL is conducted, and the current corresponding to the potential of the charge storage region FD amplified by the amplification transistor AMP flows through the vertical signal line 11. Further, by setting the reset control signal applied to the gate electrode of the reset transistor RST of the read circuit 15 to a high (H) level, the reset transistor RST conducts and the signal charge accumulated in the charge storage region FD is reset. ..
  • the semiconductor chip 2 solid-state image sensor 1A
  • the pixel unit PU the specific configurations of the semiconductor chip 2 (solid-state image sensor 1A) and the pixel unit PU will be described with reference to FIGS. 4A to 5B.
  • the semiconductor chip 2 is provided on the semiconductor substrate 20 and the first surface side of the first surface S1 and the second surface S2 located on opposite sides of the semiconductor substrate 20. It also includes a multi-layer wiring layer 40.
  • the semiconductor chip 2 includes a color filter 51 and a microlens 52 on the side of the multilayer wiring layer 40 opposite to the semiconductor substrate 20 side.
  • the color filter 51 and the microlens 52 are provided for each pixel 3.
  • the semiconductor substrate 20 includes, for example, a first conductive type (for example, p-type) semiconductor substrate 21 made of single crystal silicon, and a semiconductor layer 22 provided on one surface side of the semiconductor substrate 21.
  • the semiconductor layer 22 is composed of, for example, a second conductive type (for example, n type) epitaxial layer formed by epitaxial growth on one surface side of the semiconductor substrate 21.
  • the multilayer wiring layer 40 is provided on the first surface S1 side of the first surface S1 and the second surface S2 located on opposite sides of the semiconductor layer 22.
  • the multilayer wiring layer 40 includes an interlayer insulating film 41 and a plurality of wiring layers laminated in a plurality of stages via the interlayer insulating film 41 to form wiring 42 in each layer.
  • the multilayer wiring layer 40 includes a contact electrode 43 that electrically connects the wiring 42 and the charge storage region FD. Then, the transfer transistor TR included in the pixel 3 and the transistors (AMP, SEL, RST) included in the read circuit 15 are driven via the wiring 42 and the contact electrode 43 of each wiring layer.
  • the first surface S1 of the semiconductor layer 22 may be referred to as a main surface or an element forming surface, and the second surface S2 may be referred to as a back surface.
  • the first surface of the semiconductor substrate 20 is the same surface as the first surface S1 of the semiconductor layer 22, the first surface of the semiconductor substrate 20 may be referred to as the first surface S1.
  • the first surface of the semiconductor substrate 20 may be referred to as a main surface or an element forming surface, and the second surface of the semiconductor substrate 20 may be referred to as a back surface.
  • the light photoelectrically converted by the photoelectric conversion element PD is incident from the first surface S1 side of the semiconductor layer 22, so that in this first embodiment, the first surface S1 of the semiconductor layer 22 is incident. Is sometimes called the light incident surface.
  • the four pixels 3 included in the pixel unit PU are arranged in a 2 ⁇ 2 arrangement of two in each of the X and Y directions orthogonal to each other in a plan view. That is, in the above-mentioned pixel region 2A, pixel unit PUs having four pixels 3 adjacent to each other as one unit are repeatedly arranged in each of the X direction and the Y direction.
  • a region for arranging transistors (AMP, SEL, RST) included in the readout circuit 15 is provided between the pixel unit PUs in a plan view.
  • a transistor arrangement region of the readout circuit 15 is provided between the pixel units PUs adjacent to each other in the Y direction.
  • the semiconductor layer 22 is provided with a plurality of photoelectric conversion units 26.
  • Each of the plurality of photoelectric conversion units 26 is provided corresponding to each of the plurality of pixels 3. That is, each pixel 3 of the four pixels 3 of the pixel unit PU includes a photoelectric conversion unit 26 provided in the semiconductor layer 22.
  • the photoelectric conversion unit 26 is partitioned by a separation region 25 provided in the semiconductor layer 22.
  • the photoelectric conversion unit 26 has a rectangular planar pattern when viewed in a plan view toward the first surface S1 (see FIG. 5A) of the semiconductor layer 22.
  • the separation region 25 extends from the first surface S1 side of the semiconductor layer 22 toward the second surface S2 side, and is located between the photoelectric conversion units 26 adjacent to each other in a two-dimensional plane. Are electrically and optically separated.
  • the separation region 25 corresponding to one photoelectric conversion unit 26 has an annular planar pattern (ring-shaped planar pattern) having a rectangular planar shape in a plan view.
  • the separation region 25 corresponding to the four pixels 3 of the pixel unit PU that is, the four photoelectric conversion units 26 is flat in a rectangular annular plane pattern surrounding the periphery of the four photoelectric conversion units 26 in a plan view. It is a composite plane pattern having a grid-like plane pattern in which the separation region 25 extending in the X direction and the separation region 25 extending in the Y direction intersect visually.
  • the separation region 25 is composed of, for example, a p-type semiconductor region.
  • each photoelectric conversion unit 26 includes the above-mentioned photoelectric conversion element PD and transfer transistor TR.
  • the photoelectric conversion element PD includes an n-type semiconductor region 24 and a p-type semiconductor region 38 provided in the photoelectric conversion unit 26.
  • the n-type semiconductor region 24 extends from the first surface S1 side of the semiconductor layer 22 to the second surface S2 side, the side portion is in contact with the separation region 25, and the bottom portion is in contact with the p-type semiconductor substrate 21.
  • the p-type semiconductor region 38 is provided on the surface layer portion of the n-type semiconductor region 24 on the first surface S1 side of the semiconductor layer 22, and is pn-junctioned with the n-type semiconductor region 24.
  • the transfer transistor TR has a gate insulating film 28 provided on the first surface S1 side of the semiconductor layer 22 and a gate insulating film 28 on the first surface S1 side of the semiconductor layer 22. It includes a gate electrode 29 provided via the above, and a p-shaped well region 27 that functions as a channel forming region in which a channel is formed. Further, the transfer transistor TR includes a sidewall spacer 33 provided on the side wall of the gate electrode 29 so as to surround the gate electrode 29, a photoelectric conversion unit 26 that functions as a source region, and a charge storage region FD that functions as a drain region. including.
  • the p-type well region 27 is a surface layer portion on the first surface S1 side of the semiconductor layer 22, a central portion of the pixel unit PU in a plan view, in other words, four corner portions of the four photoelectric conversion portions 26 adjacent to each other. It is provided across the area. In other words, the p-type well region 27 straddles the four photoelectric conversion units 26 at the intersection where the separation region 25 extending in the X direction and the separation region 25 extending in the Y direction intersect in a plan view. It is provided.
  • the p-type well region 27 is composed of a p-type semiconductor region.
  • the well region 27 is electrically connected to the separation region 25 provided on the side wall surface side and the bottom wall surface side of the well region 27.
  • the gate insulating film 28 is made of, for example, a silicon oxide film. That is, the transfer transistor TR of the first embodiment is composed of MOSFETs. The transfer transistor TR may be configured by a MISFET.
  • the gate electrode 29 is composed of, for example, a polycrystalline silicon film into which impurities that reduce the resistance value have been introduced.
  • the sidewall spacer 33 is made of, for example, a silicon oxide film.
  • an insulating film is formed on the first surface S1 of the semiconductor layer 22 by a CVD method so as to cover the gate electrode 29, and then RIE (Reactive Ion Etching) or the like is formed on the insulating film. It is formed by performing anisotropic etching. Therefore, the sidewall spacer 33 is formed in a self-aligned manner with respect to the gate electrode 29.
  • the gate electrode 29 of the transfer transistor TR has, for example, an isosceles trapezoid in the plan view.
  • the isosceles trapezoid is a quadrangle whose opposite sides are parallel and whose base angles are the same.
  • the gate electrode 29 has an upper base 29a and a lower base 29b (two long sides) located opposite to each other in the gate length direction (channel length direction) of the gate electrode 29. In parallel, the length of the upper base 29a is shorter than the length of the lower base 29b.
  • the gate electrode 29 has two inclined sides 29c and 29d (two short sides) located opposite to each other in the gate width direction (channel width direction) of the gate electrode 29 with respect to the upper bottom side 29a and the lower bottom side 29b. It is inclined and the lengths of the two inclined sides 29c and 29d are equal.
  • the gate electrode 29 of the transfer transistor TR is arranged unevenly from the center of the corresponding photoelectric conversion unit 26 to the corner side in a plan view. That is, the gate electrodes 29 of each of the four transfer transistors TR included in the pixel unit PU are arranged unevenly on the four corners adjacent to each other of the four photoelectric conversion units 26. Then, in each of the gate electrodes 29 of the four transfer transistors TR, one inclined side 29c of one gate electrode 29 and the other inclined side 29d of the other gate electrode 29 are formed in two gate electrodes 29 adjacent to each other. They are arranged so as to face each other via the sidewall spacer 33. The gate electrodes 29 of each of the four transfer transistors TR are arranged so that the gate length direction and the gate width direction are 45 ° with respect to the X direction and the Y direction.
  • the pixel unit PU includes a window portion 34 surrounded by a sidewall spacer 33 on the upper bottom side 29a side of each transfer transistor TR of the four pixels 3. There is.
  • the above-mentioned charge storage region FD is provided on the surface layer portion of the semiconductor layer 22 in the window portion 34.
  • the window portion 34 overlaps with the separation region 25 in a plan view, which will be described in detail later.
  • the charge storage region FD includes an extension region 31 composed of an n-type semiconductor region and a contact region 36 composed of an n-type semiconductor region having a higher impurity concentration than the extension region 31.
  • the charge storage region FD includes an n-type first semiconductor region as the extension region 31 and an n-type semiconductor region as the contact region 36 having a higher impurity concentration than the n-type semiconductor region.
  • the extension region 31 is formed in a self-aligned manner with respect to the gate electrode 29. Since the pixel unit PU of the first embodiment includes four transfer transistors TR (TR1, TR2, TR3, TR4), the extension region 31 is provided with respect to the gate electrode 29 of each of the four transfer transistors TR.
  • the extension region 31 is provided on the surface layer portion of the p-type well region 27 in the surface layer portion on the first surface S1 side of the semiconductor layer 22.
  • the extension region 31 may be configured to be divided into gate electrodes 29 for each of the four transfer transistors TR.
  • the contact region 36 is self-aligned with respect to the sidewall spacer 33 provided on the side wall on the upper bottom 29a side of each gate electrode 29 of the four transfer transistors TR. It is formed. That is, in the charge storage region FD, the peripheral portion of the semiconductor layer 22 in the window portion 34 is aligned with the sidewall spacer 33 on the window portion 34 side, in other words, the peripheral portion is the sidewall spacer on the window portion 34 side. Includes a contact area 36 provided along 33.
  • the contact region 36 is provided in contact with the extension region 31 on the surface layer portion of the p-type well region 27 in the surface layer portion on the first surface S1 side of the semiconductor layer 22.
  • the contact region 36 of the charge storage region FD is formed by the selective introduction of impurity ions using a photoresist mask. As compared with the conventional case of forming, each distance from the contact region 36 to the four gate electrodes 29 surrounding the contact region 36 can be made uniform.
  • the wiring 42 is electrically connected to the contact region 36 via the contact electrode 43.
  • the contact region 36 is provided for the purpose of reducing the ohmic contact resistance with the contact electrode 43 connected to the charge storage region FD.
  • the sidewall spacer 33 is integrally formed in the four transfer transistors TR. Specifically, in two gate electrodes 29 adjacent to each other, one inclined side 29c of one gate electrode 29 and the other inclined side 29d of the other gate electrode 29 are connected to each other. That is, as shown in FIGS. 4B and 5B, the space between the two gate electrodes 29 adjacent to each other is closed by the sidewall spacer 33 except for the window portion 34.
  • the separation distance L1 between one inclined side 29c of one gate electrode 29 and the other inclined side 29d of the other gate electrode 29 is the width W1 of the sidewall spacer 33 on the window portion 34 side (upper bottom side 29a side of the gate electrode 29) and the sidewall spacer 33 on the lower bottom side 29b side of the gate electrode 29. It is narrower than twice. In this way, by making the separation distance L1 between the two gate electrodes 29 adjacent to each other narrower than twice the width W1 of the sidewall spacer 33 on the window portion 34 side, the two gate electrodes 29 adjacent to each other As shown in FIGS. 4B and 5B, the space can be closed by the sidewall spacer 33 except for the window portion 34.
  • the p-type semiconductor region 38 is formed by self-alignment with respect to the sidewall spacer 33 provided on the lower bottom side 29b side of the gate electrode 29.
  • incident light is irradiated from the microlens 52 side of the semiconductor chip 2, the irradiated incident light is sequentially transmitted through the microlens 52 and the color filter 51, and the transmitted light is photoelectrically converted.
  • the signal charge is generated by the photoelectric conversion in the unit 26. Then, the generated signal charge is transferred to the vertical signal line 11 formed on the multilayer wiring layer 40 via the transfer transistor TR formed on the first surface S1 side of the semiconductor layer 22 and the readout circuit 15 (see FIG. 2). ) Is output as a pixel signal.
  • the photoelectric conversion unit 26 is composed of an n-type semiconductor region, and the extension region 31 and the contact region 36 of the charge storage region FD are composed of an n-type semiconductor region. Therefore, in this first embodiment, the carrier as the signal charge stored in the charge storage region FD is an electron (e ⁇ ).
  • FIGS. 6A to 14B are cross sections at positions along line II-II shown in FIG. 4A. Further, the cross sections shown in FIGS. 6B, 7B, 8B, 9B, 10B, 11B, 12B, 13B and 14B are cross sections at positions along lines III-III shown in FIG. 4A. ..
  • the photoelectric conversion unit 26 (photoelectric conversion element PD) constituting the pixel unit PU, the transfer transistor TR, and the charge storage region FD will be described.
  • the description of the transistor (AMP, SEL, RST) included in the read circuit 15 and the transistor included in the logic circuit 13 will be omitted.
  • the semiconductor substrate 20 shown in FIGS. 6A and 6B is prepared.
  • the semiconductor substrate 20 includes, for example, a first conductive type (for example, p-type) semiconductor substrate 21 made of single crystal silicon, and a semiconductor layer 22 provided on the first surface side of the semiconductor substrate 21.
  • the semiconductor layer 22 is composed of, for example, a second conductive type (for example, n type) epitaxial layer formed by epitaxial growth on one surface side of the semiconductor substrate 21.
  • the semiconductor layer 22 is formed with an impurity concentration of, for example, phosphorus ions (P + ) of 1 ⁇ 10 15 / cm 3 to 1 ⁇ 10 16 / cm 3 .
  • a sacrificial insulating film 23 made of, for example, a silicon oxide film is formed on the first surface S1 side of the semiconductor layer 22 by a thermal oxidation method or a CVD method.
  • a plurality of n-type semiconductor regions 24 partitioned by a separation region 25 composed of p-type semiconductor regions are formed in the semiconductor layer 22.
  • the n-type semiconductor region 24 contains, for example, phosphorus ions (P + ) or arsenic ions (As + ) as impurity ions under the condition that the dose amount is about 1 ⁇ 10 11 / cm 2 to 1 ⁇ 10 13 / cm 2 .
  • the n-type semiconductor region 24 is provided from the first surface S1 side to the second surface S2 side of the semiconductor layer 22 in the thickness direction (Z direction) of the semiconductor layer 22, and the p-type semiconductor substrate 21 is provided. Is in contact with.
  • the p-type semiconductor region constituting the separation region 25 contains, for example, boron ions (B + ) as impurity ions in the semiconductor layer 22 under the condition that the dose amount is about 1 ⁇ 10 11 / cm 2 to 1 ⁇ 10 13 / cm 2 .
  • the separation region 25 extends from the first surface S1 side to the second surface S2 side of the semiconductor layer 22 in the thickness direction (Z direction) of the semiconductor layer 22. Then, the separation region 25 is extended in the X direction and the Y direction, as described with reference to FIGS. 4A and 4B, and the plane pattern in the plan view is a grid-like plane pattern. By this step, a plurality of photoelectric conversion units 26 partitioned by the separation region 25 are formed in the semiconductor layer 22.
  • a p-type well region 27 is formed on the surface layer portion on the first surface S1 side of the semiconductor layer 22.
  • the p-shaped well region 27 is 4 at the intersection (see FIG. 4A) where the separation region 25 extending in the X direction and the separation region 25 extending in the Y direction intersect in a plan view. It is formed so as to straddle four adjacent corners of the photoelectric conversion unit 26.
  • boron ion (B + ) is used as an impurity ion
  • the sacrificial insulating film 23 is provided on the semiconductor layer 22 under the condition that the dose amount is about 1 ⁇ 10 12 / cm 2 to 1 ⁇ 10 13 / cm 2 . It is formed by selectively injecting ions through the structure and then subjecting it to a heat treatment that activates impurity ions.
  • the gate insulating film 28 and the gate electrode 29 are formed in this order on the surface layer portion on the first surface S1 side of the semiconductor layer 22. do.
  • the gate insulating film 28 can be formed by, for example, forming a silicon oxide film on the surface layer portion on the first surface S1 side of the semiconductor layer 22 by a thermal oxidation method or a deposition method.
  • the gate electrode 29 covers, for example, polycrystalline silicon as a gate electrode material on the entire surface of the semiconductor layer 22 on the first surface S1 side so as to cover the gate insulating film 28 on the surface layer portion on the first surface S1 side of the semiconductor layer 22. It can be formed by forming a film and then patterning the polycrystalline silicon film into a predetermined shape. Impurities that reduce the resistance value are introduced into the polycrystalline silicon film during or after its deposition.
  • the gate insulating film 28 and the gate electrode 29 are formed for each photoelectric conversion unit 26.
  • the gate insulating film 28 and the gate electrode 29 are arranged unevenly from the center of the photoelectric conversion unit 26 to the corner side in a plan view.
  • the gate insulating film 28 and the gate electrode 29 surround the intersection where the separation region 25 extending in the X direction and the separation region 25 extending in the Y direction intersect in a plan view, and the four photoelectric conversion units are adjacent to each other. It is placed in each of the 26.
  • the gate electrode 29 is formed in an isosceles trapezoidal shape in a plan view.
  • the gate electrodes 29 of the four photoelectric conversion units 26 adjacent to each other are such that in the two gate electrodes 29 adjacent to each other, one inclined side 29c of one gate electrode 29 and the other inclined side of the other gate electrode 29 are inclined. They are arranged so that the sides 29d face each other.
  • the gate electrodes 29 of each of the four photoelectric conversion units 26 are arranged so that the gate length direction and the gate width direction are 45 ° with respect to the X direction and the Y direction.
  • each gate electrode 29 of the four photoelectric conversion units 26 has two gate electrodes 29 adjacent to each other, one inclined side 29c of one gate electrode 29 and the other inclined side 29d of the other gate electrode 29.
  • the separation distance L1 between them is arranged so as to be narrower than twice the width W1 of the sidewall spacer 33 on the window portion 34 side and the sidewall spacer 33 on the lower bottom side 29b side of the gate electrode 29, which will be described later.
  • the mask RM1 is formed on the surface layer portion on the first surface S1 side of the semiconductor layer 22 by a well-known photolithography technique.
  • the mask RM1 has an opening on the well region 27 surrounded by the four gate electrodes 29, and covers the lower bottom side 29b side, the inclined side 29c side, and the inclined side 29d side except for the upper base side 29a side of the gate electrode 29. At the same time, it covers the photoelectric conversion unit 26 outside the gate electrode 29.
  • the mask RM1 and the gate electrode 29 are used as a mask for introducing impurities, and the surface layer portion of the well region 27 surrounded by the four gate electrodes 29 has n-type impurities.
  • n-type impurities For example, arsenic ion (As + ) or phosphorus ion (P + ) is ion-injected as the ion 30 to form an extension region 31 composed of an n-type semiconductor region. Ion implantation of the impurity ion 30 is performed under the condition that the dose amount is about 1 ⁇ 10 12 / cm 2 to 1 ⁇ 10 14 / cm 2 .
  • the extension region 31 is formed in the surface layer portion of the well region 27 surrounded by the four gate electrodes 29 in a self-aligned manner with respect to the four gate electrodes 29. Further, in this step, in the two gate electrodes 29 adjacent to each other, in the well region 27 between one inclined side 29c of one gate electrode 29 and the other inclined side 29d of the other gate electrode 29 in a plan view. Does not form the extension region 31.
  • the mask RM1 is removed, and a heat treatment is performed to activate the impurity ions in the extension region 31.
  • the gate electrode 29 is covered on the surface layer portion on the first surface S1 side of the semiconductor layer 22, and the insulating film 32 made of, for example, a silicon oxide film is formed by a CVD method. Form.
  • the insulating film 32 is subjected to anisotropic etching such as RIE to form a sidewall spacer 33 made of the insulating film 32 on the side wall of the gate electrode 29 as shown in FIGS. 12A and 12B.
  • the sidewall spacer 33 is formed on the side wall of the gate electrode 29 so as to surround the periphery of the gate electrode 29, as described with reference to FIG. 4B.
  • a window portion 34 surrounded by a sidewall spacer 33 of each of the four gate electrodes 29 is formed on the extension region 31.
  • the separation distance L1 between one gate electrode 29 and the other gate electrode 29 is the window portion 34 side and the gate electrode 29. Since the width of the sidewall spacer 33 on the lower bottom side 29b is narrower than twice the width W1, there is a space between one inclined side 29c of one gate electrode 29 and the other inclined side 29d of the other gate electrode 29. , Except for the window portion 34, it is closed by the sidewall spacer 33.
  • the mask RM2 is formed on the surface layer portion on the first surface S1 side of the semiconductor layer 22 by a well-known photolithography technique.
  • the mask RM2 has an opening on the semiconductor layer 22 surrounded by the four gate electrodes 29, covers the lower base 29b side of the gate electrode 29, and covers the photoelectric conversion portion 26 outside the gate electrode 29.
  • the mask RM2 and the gate electrode 29 are used as a mask for introducing impurities, and the surface layer portion on the first surface S1 side of the semiconductor layer 22 surrounded by the four gate electrodes 29.
  • arsenic ion (As + ) or phosphorus ion (P + ) is injected as the n-type impurity ion 35 to form a contact region 36 composed of an n-type semiconductor region. Ion implantation of the impurity ion 35 is performed through the window portion 34.
  • the ion implantation of the impurity ion 35 is performed under the condition that the dose amount is about 1 ⁇ 10 13 / cm 2 to 1 ⁇ 10 15 / cm 2 .
  • the contact region 36 is formed by self-alignment with respect to the sidewall spacer 33 on the window portion 34 side. That is, the peripheral portion of the contact region 36 is formed on the surface layer portion of the semiconductor layer 22 on the first surface S1 side in accordance with the sidewall spacer 33 on the window portion 34 side.
  • a sidewall spacer is provided between one inclined side 29c of one gate electrode 29 and the other inclined side 29d of the other gate electrode 29 in a plan view.
  • the contact region 36 is selectively formed in the semiconductor layer 22 in the window portion 34.
  • the contact region 36 can be selectively formed on the semiconductor layer 22 in the window portion 34 so that the peripheral edge portion matches the sidewall spacer 33 on the window portion 34 side.
  • the mask RM1 is removed and a heat treatment is performed to activate the contact region 36.
  • a mask RM3 that selectively covers the semiconductor layer 22 (specifically, the contact region 36) surrounded by the four gate electrodes 29 is formed by a well-known photolithography technique. ..
  • the mask RM3 covers the upper bottom side 29a side of the gate electrode 29 and also covers the window portion 34.
  • the mask RM3, the gate electrode 29, and the sidewall spacer 33 on the lower bottom side 29b side of the gate electrode 29 are used as an impurity implantation mask, and the surface layer portion of the photoelectric conversion unit 26 is used.
  • boron ion (B + ) is ion-implanted as the p-type impurity ion 37 to form the p-type semiconductor region 38.
  • the ion implantation of the impurity ion 37 is performed under the condition that the dose amount is about 1 ⁇ 10 13 / cm 2 to 1 ⁇ 10 15 / cm 2 .
  • the p-type semiconductor region 38 is formed by self-alignment with respect to the sidewall spacer 33 on the lower bottom side 29b side of the gate electrode 29.
  • a photoelectric conversion unit 26 including an n-type semiconductor region 24 and a p-type semiconductor region 38 and a photoelectric conversion element PD are formed. Further, a transfer transistor TR having a photoelectric conversion unit 26 as a source region and a charge storage region FD as a drain region is formed. Further, a pixel 3 including a photoelectric conversion unit 26 (photoelectric conversion element PD) partitioned by a separation region 25 and a transfer transistor TR configured in the photoelectric conversion unit 26 is formed in the semiconductor layer 22. Further, a pattern of a pixel unit PU sharing one charge storage region FD among the four pixels 3 is formed.
  • the mask RM3 is removed, and a heat treatment is performed to activate the impurity ions in the p-type semiconductor region 38.
  • the multilayer wiring layer 40 is formed on the first surface S1 side of the semiconductor substrate 20, and then the color filter 51 and the microlens 52 are formed on the opposite side of the multilayer wiring layer 40 from the semiconductor substrate 20 side in this order. do.
  • Each of the color filter 51 and the microlens 52 is formed for each photoelectric conversion unit 26.
  • a semiconductor wafer including a semiconductor substrate 20, a multilayer wiring layer 40, a color filter 51, and a microlens 52 is formed. Further, the solid-state image sensor 1A having the charge storage region FD shared by the four pixels 3 is almost completed.
  • the solid-state image sensor 1A is formed in each of a plurality of chip forming regions partitioned by a scribe line (dicing line) on the semiconductor wafer. Then, by individually dividing the plurality of chip forming regions along the scribe line, the semiconductor chip 2 equipped with the solid-state image pickup device 1A is formed.
  • the solid-state image sensor 1A according to the first embodiment includes a charge storage region FD shared by four pixels 3 adjacent to each other.
  • the charge storage region FD includes a contact region 36 provided in the semiconductor layer 22 in the window portion 34 so that the peripheral portion thereof is aligned with the sidewall spacer 33 on the window portion 34 side.
  • the respective distances from the contact region 36 to the four gate electrodes 29 surrounding the contact region 36 can be set.
  • the contact region of the charge storage region can be formed uniformly as compared with the conventional case. Therefore, according to the solid-state image sensor 1A according to the first embodiment, it is possible to make the characteristics such as saturation characteristics and blooming characteristics uniform in the four pixels 3 sharing one charge storage region FD.
  • the space between one inclined side 29c of one gate electrode 29 and the other inclined side 29d of the other gate electrode 29 is blocked by the sidewall spacer 33 in a plan view. Therefore, the impurity ions for forming the contact region 36 are not implanted into the semiconductor layer 22 between the two gate electrodes 29 adjacent to each other, and the contact region 36 is formed in the semiconductor layer 22 in the window portion 34. It is selectively formed. That is, the contact region 36 can be selectively formed on the semiconductor layer 22 in the window portion 34 so that the peripheral edge portion matches the sidewall spacer 33 on the window portion 34 side.
  • the source region of the amplification transistor AMP and the drain region of the selection transistor SEL are electrically connected, and the drain region of the amplification transistor AMP is the power supply line Vdd and reset.
  • the read circuit 15 is described, which is electrically connected to the drain region of the transistor RST and the source region of the selection transistor SEL is electrically connected to the vertical signal line 11.
  • the readout circuit 15 is not limited to this first embodiment.
  • the source region of the selection transistor SEL is electrically connected to the drain region of the amplification transistor AMP
  • the drain region of the selection transistor SEL is the drain region of the power supply line Vdd and the reset transistor RST.
  • the source region of the amplification transistor AMP may be electrically connected to the vertical signal line 11.
  • the solid-state image sensor 1B according to the second embodiment includes a semiconductor layer 22, a multilayer wiring layer 40 provided on the first surface S1 side of the semiconductor layer 22, and the multilayer wiring layer.
  • a support substrate 61 provided on the side opposite to the semiconductor layer 22 side of the 40 is provided.
  • the solid-state image sensor 1B according to the second embodiment has a pinning layer 62 provided on the surface layer portion of the second surface S2 of the semiconductor layer 22 and a back surface side which is the second surface S2 side of the semiconductor layer 22.
  • the pinning layer 62 is composed of, for example, a p-type semiconductor region, is in contact with the n-type semiconductor region 24 and the separation region 25 provided in the semiconductor layer 22, and is electrically connected to the separation region 25.
  • the fixed charge film 63 is provided on the second surface S2 side of the semiconductor layer 22 so as to cover the pinning layer 62.
  • the insulating film 64 is provided on the second surface S2 side of the semiconductor layer 22 so as to cover the fixed charge film 63.
  • the light-shielding film 65 is provided on the side opposite to the fixed charge film 63 side of the insulating film 64.
  • the light-shielding film 65 has a grid-like planar pattern in a plan view so as to partition adjacent pixels 3 (photoelectric conversion unit 26).
  • the flattening film 66 is provided so as to cover the light-shielding film 65 on the side opposite to the fixed charge film 63 side of the insulating film 64.
  • the solid-state image sensor 1B according to the second embodiment includes the semiconductor layer 22 and the multilayer wiring layer 40, and further includes the pixel unit PU and the readout as shown in FIG. 3, similarly to the solid-state image sensor 1A according to the first embodiment described above.
  • the circuit 15 is provided. Then, in the solid-state imaging device 1B according to the second embodiment, the light incident from the back surface S2 side (incident surface side) of the semiconductor layer 22 is photoelectrically converted by the photoelectric conversion unit 26, and photoelectrically converted by the photoelectric conversion unit 26. The signal charge is transferred to the charge storage region FD by the transfer transistor TR, and the transferred signal charge is accumulated and held by the charge storage region FD. Then, the reading circuit 15 reads the signal charge held in the charge storage region FD and outputs a pixel signal based on the signal charge.
  • the solid-state image sensor 1B according to the second embodiment also has the same effect as the solid-state image sensor 1A according to the first embodiment described above. Also in this second embodiment, as shown in FIG. 15, the window portion 34 overlaps with the separation region 25 in a plan view.
  • the solid-state image sensor 1C according to the third embodiment of the present technology has basically the same configuration as the solid-state image sensor 1B according to the second embodiment described above, and has the following configurations. It's different.
  • the solid-state image sensor 1C according to the third embodiment includes a separation region 68 in place of the separation region 25 shown in FIG. 15 of the second embodiment described above.
  • Other configurations are substantially the same as those in the second embodiment described above.
  • the separation region 68 covers the groove portion 22a extending from the second surface S2 side of the semiconductor layer 22 toward the first surface S1 side, and the inner wall surface and the bottom wall surface of the groove portion 22a.
  • the fixed charge film 63 provided in the above, the insulating film 64 embedded in the groove 22a via the fixed charge film 63, and the p-type provided along the groove 22a on the outside of the groove 22a in a plan view. It has a semiconductor region 69 and.
  • the p-type semiconductor region 69 is electrically connected to the pinning layer 62 and the well region 27.
  • the separation region 68 is formed in a rectangular annular plane pattern surrounding the four photoelectric conversion units 26 in a plan view in a plan view. It is a composite plane pattern having a grid-like plane pattern in which the separation region 25 extending in the X direction and the separation region 25 extending in the Y direction intersect.
  • the solid-state image sensor 1B according to the third embodiment also has the same effect as the solid-state image sensor 1A according to the first embodiment described above. Also in this third embodiment, as shown in FIG. 16, the window portion 34 overlaps with the separation region 68 in a plan view.
  • the pixel 3 of this modification includes a transfer transistor TRa instead of the transfer transistor TR of the first embodiment described above.
  • the transfer transistor TRa has basically the same configuration as the transfer transistor TR described above, and the shape of the gate electrode 71 is different.
  • the gate electrode 71 of the transfer transistor TRa has a planar shape when viewed in a plan view on one side 71a side of two sides 71a and 71b located on opposite sides from each other, and from the one side 71a side to the other side. It has a rectangular planar pattern with recesses 72 that are recessed toward the 71b side.
  • the planar shape of the gate electrode 71 of one pixel 3 and the planar shape of the gate electrode 71 of the other pixel 3 have an inverted pattern with each other. ..
  • a sidewall spacer 33 is provided on the side wall of each gate electrode 71 so as to surround the periphery of the gate electrode 71.
  • the gate electrodes 71 of the two pixels 3 are arranged unevenly on the two corners of the two photoelectric conversion units 26 adjacent to each other so that the recesses 72 face each other via the sidewall spacer 33. ing.
  • a window portion 34 surrounded by a sidewall spacer 33 on each recess 72 side is provided in the window portion 34.
  • the contact region of the charge storage region FD is formed so that the peripheral edge portion is aligned with the sidewall spacer 33 on the window portion 34 side, as in the first embodiment described above.
  • the distance) is narrower than twice the width W2 of the sidewall spacer 33 on the window portion 34 side (one side 71a side of the gate electrode 71). Then, the space between the two gate electrodes 71 adjacent to each other is closed by the sidewall spacer 33 except for the window portion 34. Also in this modification, the same effect as that of the solid-state image sensor 1A according to the first embodiment described above can be obtained.
  • one charge storage region FD is shared by four pixels 3, and in the above-mentioned modification, one charge storage region FD is shared by two pixels 3.
  • the present technique is not limited to the number of pixels 3 sharing one charge storage region FD, but is not limited to the number of pixels 3 in the above-mentioned first embodiment to the third embodiment and the modification, but one charge. It can be applied when the storage area FD is shared by two or more pixels 3. However, considering the arrangement efficiency of the pixels 3, this technique is preferably applied when one charge storage region FD is shared by two pixels 3 or four pixels 3.
  • the photoelectric conversion unit 26 is composed of an n-type semiconductor region 24, and the extension region 31 and the contact region 36 of the charge storage region FD are formed by the n-type semiconductor region.
  • the carrier as the signal charge accumulated (retained) in the charge storage region FD becomes an electron (e ⁇ ).
  • the present technique is not limited to the case where the photoelectric conversion unit 26 is composed of the n-type semiconductor region 24, and the extension region 31 and the contact region 36 of the charge storage region FD are composed of the n-type semiconductor region. It can also be applied when the type semiconductor and the n-type semiconductor are replaced.
  • the semiconductor region, the well region 27, the pinning layer 62, the semiconductor region 69, and the like constituting the separation regions 25 and 68 are n-type.
  • the carriers as signal charges accumulated in the charge storage region FD become holes.
  • the electronic device 100 according to the fifth embodiment includes a solid-state image pickup device 101, an optical lens 102, a shutter device 103, a drive circuit 104, and a signal processing circuit 105.
  • the electronic device 100 of the fifth embodiment shows an embodiment in which the solid-state image sensor 1A according to the first embodiment of the present technology is used as an electronic device (for example, a camera) as the solid-state image sensor 101.
  • the optical lens 102 forms an image of image light (incident light 106) from the subject on the image pickup surface of the solid-state image pickup device 101.
  • the shutter device 103 controls a light irradiation period and a light blocking period for the solid-state image pickup device 101.
  • the drive circuit 104 supplies a drive signal that controls the transfer operation of the solid-state image sensor 101 and the shutter operation of the shutter device 103.
  • the signal transfer of the solid-state image sensor 101 is performed by the drive signal (timing signal) supplied from the drive circuit 104.
  • the signal processing circuit 105 performs various signal processing on the signal (pixel signal) output from the solid-state image sensor 101.
  • the video signal that has undergone signal processing is stored in a storage medium such as a memory or output to a monitor.
  • the electronic device 100 to which the solid-state image sensor 1A can be applied is not limited to the camera, but can also be applied to other electronic devices.
  • it may be applied to an image pickup device such as a camera module for mobile devices such as mobile phones and tablet terminals.
  • the solid-state image pickup device 101 the solid-state image pickup device 1A according to the first embodiment described above is used for the electronic device 100, but other configurations may be used.
  • the solid-state image pickup device 1B according to the second embodiment, the solid-state image pickup device 1C according to the third embodiment, the solid-state image pickup device according to the fourth embodiment, or the solid-state image pickup device according to the modified example is used for the electronic device 100. good.
  • the present technology (technology according to the present disclosure) is mounted on a moving body of any one of, for example, an automobile, an electric vehicle, a hybrid electric vehicle, a motorcycle, a bicycle, a personal mobility, an airplane, a drone, a ship, a robot, and the like. It may be realized as a device.
  • FIG. 19 is a block diagram showing a schematic configuration example of a vehicle control system, which is an example of a mobile control system to which the present technology can be applied.
  • the vehicle control system 12000 includes a plurality of electronic control units connected via the communication network 12001.
  • the vehicle control system 12000 includes a drive system control unit 12010, a body system control unit 12020, an outside information detection unit 12030, an in-vehicle information detection unit 12040, and an integrated control unit 12050.
  • a microcomputer 12051, an audio image output unit 12052, and an in-vehicle network I / F (interface) 12053 are shown as a functional configuration of the integrated control unit 12050.
  • the drive system control unit 12010 controls the operation of the device related to the drive system of the vehicle according to various programs.
  • the drive system control unit 12010 has a driving force generator for generating a driving force of a vehicle such as an internal combustion engine or a driving motor, a driving force transmission mechanism for transmitting the driving force to the wheels, and a steering angle of the vehicle. It functions as a control device such as a steering mechanism for adjusting and a braking device for generating braking force of the vehicle.
  • the body system control unit 12020 controls the operation of various devices mounted on the vehicle body according to various programs.
  • the body system control unit 12020 functions as a keyless entry system, a smart key system, a power window device, or a control device for various lamps such as headlamps, back lamps, brake lamps, turn signals or fog lamps.
  • the body system control unit 12020 may be input with radio waves transmitted from a portable device that substitutes for the key or signals of various switches.
  • the body system control unit 12020 receives inputs of these radio waves or signals and controls a vehicle door lock device, a power window device, a lamp, and the like.
  • the outside information detection unit 12030 detects information outside the vehicle equipped with the vehicle control system 12000.
  • the image pickup unit 12031 is connected to the vehicle outside information detection unit 12030.
  • the vehicle outside information detection unit 12030 causes the image pickup unit 12031 to capture an image of the outside of the vehicle and receives the captured image.
  • the out-of-vehicle information detection unit 12030 may perform object detection processing or distance detection processing such as a person, a vehicle, an obstacle, a sign, or a character on the road surface based on the received image.
  • the image pickup unit 12031 is an optical sensor that receives light and outputs an electric signal according to the amount of the light received.
  • the image pickup unit 12031 can output an electric signal as an image or can output it as distance measurement information. Further, the light received by the image pickup unit 12031 may be visible light or invisible light such as infrared light.
  • the in-vehicle information detection unit 12040 detects the in-vehicle information.
  • a driver state detection unit 12041 that detects a driver's state is connected to the vehicle interior information detection unit 12040.
  • the driver state detection unit 12041 includes, for example, a camera that images the driver, and the in-vehicle information detection unit 12040 determines the degree of fatigue or concentration of the driver based on the detection information input from the driver state detection unit 12041. It may be calculated, or it may be determined whether or not the driver has fallen asleep.
  • the microcomputer 12051 calculates the control target value of the driving force generator, the steering mechanism, or the braking device based on the information inside and outside the vehicle acquired by the vehicle exterior information detection unit 12030 or the vehicle interior information detection unit 12040, and the drive system control unit.
  • a control command can be output to 12010.
  • the microcomputer 12051 realizes ADAS (Advanced Driver Assistance System) functions including vehicle collision avoidance or impact mitigation, follow-up driving based on inter-vehicle distance, vehicle speed maintenance driving, vehicle collision warning, vehicle lane deviation warning, and the like. It is possible to perform cooperative control for the purpose of.
  • ADAS Advanced Driver Assistance System
  • the microcomputer 12051 controls the driving force generating device, the steering mechanism, the braking device, and the like based on the information around the vehicle acquired by the outside information detection unit 12030 or the inside information detection unit 12040, so that the driver can control the driver. It is possible to perform coordinated control for the purpose of automatic driving that runs autonomously without depending on the operation.
  • the microcomputer 12051 can output a control command to the body system control unit 12020 based on the information outside the vehicle acquired by the vehicle outside information detection unit 12030.
  • the microcomputer 12051 controls the headlamps according to the position of the preceding vehicle or the oncoming vehicle detected by the outside information detection unit 12030, and performs cooperative control for the purpose of anti-glare such as switching the high beam to the low beam. It can be carried out.
  • the audio image output unit 12052 transmits an output signal of at least one of audio and image to an output device capable of visually or audibly notifying information to the passenger or the outside of the vehicle.
  • an audio speaker 12061, a display unit 12062, and an instrument panel 12063 are exemplified as output devices.
  • the display unit 12062 may include, for example, at least one of an onboard display and a head-up display.
  • FIG. 20 is a diagram showing an example of the installation position of the image pickup unit 12031.
  • the vehicle 12100 has image pickup units 12101, 12102, 12103, 12104, 12105 as image pickup units 12031.
  • the image pickup units 12101, 12102, 12103, 12104, 12105 are provided, for example, at positions such as the front nose, side mirrors, rear bumpers, back doors, and the upper part of the windshield in the vehicle interior of the vehicle 12100.
  • the image pickup unit 12101 provided in the front nose and the image pickup section 12105 provided in the upper part of the windshield in the vehicle interior mainly acquire an image in front of the vehicle 12100.
  • the image pickup units 12102 and 12103 provided in the side mirror mainly acquire images of the side of the vehicle 12100.
  • the image pickup unit 12104 provided in the rear bumper or the back door mainly acquires an image of the rear of the vehicle 12100.
  • the images in front acquired by the image pickup units 12101 and 12105 are mainly used for detecting a preceding vehicle, a pedestrian, an obstacle, a traffic light, a traffic sign, a lane, or the like.
  • FIG. 20 shows an example of the shooting range of the imaging units 12101 to 12104.
  • the imaging range 12111 indicates the imaging range of the imaging unit 12101 provided on the front nose
  • the imaging ranges 12112 and 12113 indicate the imaging range of the imaging units 12102 and 12103 provided on the side mirrors, respectively
  • the imaging range 12114 indicates the imaging range.
  • the imaging range of the imaging unit 12104 provided on the rear bumper or the back door is shown. For example, by superimposing the image data captured by the imaging units 12101 to 12104, a bird's-eye view image of the vehicle 12100 can be obtained.
  • At least one of the image pickup units 12101 to 12104 may have a function of acquiring distance information.
  • at least one of the image pickup units 12101 to 12104 may be a stereo camera including a plurality of image pickup elements, or may be an image pickup element having pixels for phase difference detection.
  • the microcomputer 12051 has a distance to each three-dimensional object within the image pickup range 12111 to 12114 based on the distance information obtained from the image pickup unit 12101 to 12104, and a temporal change of this distance (relative speed with respect to the vehicle 12100). By obtaining can. Further, the microcomputer 12051 can set an inter-vehicle distance to be secured in advance in front of the preceding vehicle, and can perform automatic brake control (including follow-up stop control), automatic acceleration control (including follow-up start control), and the like. In this way, it is possible to perform coordinated control for the purpose of automatic driving or the like that autonomously travels without relying on the driver's operation.
  • automatic brake control including follow-up stop control
  • automatic acceleration control including follow-up start control
  • the microcomputer 12051 converts three-dimensional object data related to a three-dimensional object into two-wheeled vehicles, ordinary vehicles, large vehicles, pedestrians, electric poles, and other three-dimensional objects based on the distance information obtained from the image pickup units 12101 to 12104. It can be classified and extracted and used for automatic avoidance of obstacles. For example, the microcomputer 12051 distinguishes obstacles around the vehicle 12100 into obstacles that are visible to the driver of the vehicle 12100 and obstacles that are difficult to see. Then, the microcomputer 12051 determines the collision risk indicating the risk of collision with each obstacle, and when the collision risk is equal to or higher than the set value and there is a possibility of collision, the microcomputer 12051 via the audio speaker 12061 or the display unit 12062. By outputting an alarm to the driver and performing forced deceleration and avoidance steering via the drive system control unit 12010, driving support for collision avoidance can be provided.
  • At least one of the image pickup units 12101 to 12104 may be an infrared camera that detects infrared rays.
  • the microcomputer 12051 can recognize a pedestrian by determining whether or not a pedestrian is present in the captured image of the imaging unit 12101 to 12104.
  • recognition of a pedestrian is, for example, a procedure for extracting feature points in an image captured by an image pickup unit 12101 to 12104 as an infrared camera, and pattern matching processing is performed on a series of feature points indicating the outline of an object to determine whether or not the pedestrian is a pedestrian. It is done by the procedure to determine.
  • the audio image output unit 12052 determines the square contour line for emphasizing the recognized pedestrian.
  • the display unit 12062 is controlled so as to superimpose and display. Further, the audio image output unit 12052 may control the display unit 12062 so as to display an icon or the like indicating a pedestrian at a desired position.
  • the above is an example of a vehicle control system to which this technology can be applied.
  • the present technique can be applied to the image pickup unit 12031 among the configurations described above.
  • the solid-state image sensor A of FIG. 1 can be applied to the image pickup unit 12031.
  • a better photographed image can be obtained, so that the driver's fatigue can be reduced.
  • the solid-state image pickup device 1B according to the second embodiment, the solid-state image pickup device 1C according to the third embodiment, the solid-state image pickup device according to the fourth embodiment, and the solid-state image pickup device according to the modified example are also applied to the image pickup unit 12031. Can be done.
  • FIG. 21 is a diagram showing an example of a schematic configuration of an endoscopic surgery system to which the present technique can be applied.
  • FIG. 21 shows a surgeon (doctor) 11131 performing surgery on patient 11132 on patient bed 11133 using the endoscopic surgery system 11000.
  • the endoscopic surgery system 11000 includes an endoscope 11100, other surgical tools 11110 such as an abdominal tube 11111 and an energy treatment tool 11112, and a support arm device 11120 that supports the endoscope 11100.
  • a cart 11200 equipped with various devices for endoscopic surgery.
  • the endoscope 11100 is composed of a lens barrel 11101 in which a region having a predetermined length from the tip is inserted into the body cavity of the patient 11132, and a camera head 11102 connected to the base end of the lens barrel 11101.
  • the endoscope 11100 configured as a so-called rigid mirror having a rigid barrel 11101 is illustrated, but the endoscope 11100 may be configured as a so-called flexible mirror having a flexible barrel. good.
  • An opening in which an objective lens is fitted is provided at the tip of the lens barrel 11101.
  • a light source device 11203 is connected to the endoscope 11100, and the light generated by the light source device 11203 is guided to the tip of the lens barrel by a light guide extending inside the lens barrel 11101, and is an objective. It is irradiated toward the observation target in the body cavity of the patient 11132 through the lens.
  • the endoscope 11100 may be a direct endoscope, a perspective mirror, or a side endoscope.
  • An optical system and an image sensor are provided inside the camera head 11102, and the reflected light (observation light) from the observation target is focused on the image sensor by the optical system.
  • the observation light is photoelectrically converted by the image pickup device, and an electric signal corresponding to the observation light, that is, an image signal corresponding to the observation image is generated.
  • the image signal is transmitted as RAW data to the camera control unit (CCU: Camera Control Unit) 11201.
  • CCU Camera Control Unit
  • the CCU11201 is composed of a CPU (Central Processing Unit), a GPU (Graphics Processing Unit), etc., and comprehensively controls the operations of the endoscope 11100 and the display device 11202. Further, the CCU11201 receives an image signal from the camera head 11102, and performs various image processing on the image signal for displaying an image based on the image signal, such as development processing (demosaic processing).
  • a CPU Central Processing Unit
  • GPU Graphics Processing Unit
  • the display device 11202 displays an image based on the image signal processed by the CCU 11201 under the control of the CCU 11201.
  • the light source device 11203 is composed of, for example, a light source such as an LED (Light Emitting Diode), and supplies the irradiation light for photographing the surgical site or the like to the endoscope 11100.
  • a light source such as an LED (Light Emitting Diode)
  • LED Light Emitting Diode
  • the input device 11204 is an input interface for the endoscopic surgery system 11000.
  • the user can input various information and input instructions to the endoscopic surgery system 11000 via the input device 11204.
  • the user inputs an instruction to change the imaging conditions (type of irradiation light, magnification, focal length, etc.) by the endoscope 11100.
  • the treatment tool control device 11205 controls the drive of the energy treatment tool 11112 for cauterizing, incising, sealing a blood vessel, or the like.
  • the pneumoperitoneum device 11206 uses a gas in the pneumoperitoneum tube 11111 to inflate the body cavity of the patient 11132 for the purpose of securing the field of view by the endoscope 11100 and securing the work space of the operator. Is sent.
  • the recorder 11207 is a device capable of recording various information related to surgery.
  • the printer 11208 is a device capable of printing various information related to surgery in various formats such as text, images, and graphs.
  • the light source device 11203 that supplies the irradiation light to the endoscope 11100 when photographing the surgical site can be composed of, for example, an LED, a laser light source, or a white light source composed of a combination thereof.
  • a white light source is configured by a combination of RGB laser light sources, the output intensity and output timing of each color (each wavelength) can be controlled with high accuracy. Therefore, the light source device 11203 adjusts the white balance of the captured image. It can be carried out.
  • the laser light from each of the RGB laser light sources is irradiated to the observation target in a time-division manner, and the drive of the image sensor of the camera head 11102 is controlled in synchronization with the irradiation timing to correspond to each of RGB. It is also possible to capture the image in a time-division manner. According to this method, a color image can be obtained without providing a color filter in the image pickup device.
  • the drive of the light source device 11203 may be controlled so as to change the intensity of the output light at predetermined time intervals.
  • the drive of the image sensor of the camera head 11102 in synchronization with the timing of the change of the light intensity to acquire an image in time division and synthesizing the image, so-called high dynamic without blackout and overexposure. Range images can be generated.
  • the light source device 11203 may be configured to be able to supply light in a predetermined wavelength band corresponding to special light observation.
  • special light observation for example, by utilizing the wavelength dependence of light absorption in body tissue, the surface layer of the mucous membrane is irradiated with light in a narrower band than the irradiation light (that is, white light) during normal observation.
  • narrow band imaging in which a predetermined tissue such as a blood vessel is photographed with high contrast, is performed.
  • fluorescence observation may be performed in which an image is obtained by fluorescence generated by irradiating with excitation light.
  • the body tissue is irradiated with excitation light to observe the fluorescence from the body tissue (autofluorescence observation), or a reagent such as indocyanine green (ICG) is locally injected into the body tissue and the body tissue is injected. It is possible to obtain a fluorescence image by irradiating the excitation light corresponding to the fluorescence wavelength of the reagent.
  • the light source device 11203 may be configured to be capable of supplying narrowband light and / or excitation light corresponding to such special light observation.
  • FIG. 22 is a block diagram showing an example of the functional configuration of the camera head 11102 and CCU11201 shown in FIG. 21.
  • the camera head 11102 includes a lens unit 11401, an image pickup unit 11402, a drive unit 11403, a communication unit 11404, and a camera head control unit 11405.
  • CCU11201 has a communication unit 11411, an image processing unit 11412, and a control unit 11413.
  • the camera head 11102 and CCU11201 are communicably connected to each other by a transmission cable 11400.
  • the lens unit 11401 is an optical system provided at a connection portion with the lens barrel 11101.
  • the observation light taken in from the tip of the lens barrel 11101 is guided to the camera head 11102 and incident on the lens unit 11401.
  • the lens unit 11401 is configured by combining a plurality of lenses including a zoom lens and a focus lens.
  • the image pickup unit 11402 is composed of an image pickup element.
  • the image pickup element constituting the image pickup unit 11402 may be one (so-called single plate type) or a plurality (so-called multi-plate type).
  • each image pickup element may generate an image signal corresponding to each of RGB, and a color image may be obtained by synthesizing them.
  • the image pickup unit 11402 may be configured to have a pair of image pickup elements for acquiring image signals for the right eye and the left eye corresponding to 3D (Dimensional) display, respectively.
  • the 3D display enables the operator 11131 to more accurately grasp the depth of the living tissue in the surgical site.
  • a plurality of lens units 11401 may be provided corresponding to each image pickup element.
  • the image pickup unit 11402 does not necessarily have to be provided on the camera head 11102.
  • the image pickup unit 11402 may be provided inside the lens barrel 11101 immediately after the objective lens.
  • the drive unit 11403 is composed of an actuator, and the zoom lens and focus lens of the lens unit 11401 are moved by a predetermined distance along the optical axis under the control of the camera head control unit 11405. As a result, the magnification and focus of the image captured by the image pickup unit 11402 can be adjusted as appropriate.
  • the communication unit 11404 is configured by a communication device for transmitting and receiving various information to and from the CCU11201.
  • the communication unit 11404 transmits the image signal obtained from the image pickup unit 11402 as RAW data to the CCU 11201 via the transmission cable 11400.
  • the communication unit 11404 receives a control signal for controlling the drive of the camera head 11102 from the CCU 11201 and supplies the control signal to the camera head control unit 11405.
  • the control signal includes, for example, information to specify the frame rate of the captured image, information to specify the exposure value at the time of imaging, and / or information to specify the magnification and focus of the captured image. Contains information about the condition.
  • the image pickup conditions such as the frame rate, exposure value, magnification, and focus may be appropriately specified by the user, or may be automatically set by the control unit 11413 of the CCU11201 based on the acquired image signal. good.
  • the endoscope 11100 is equipped with a so-called AE (Auto Exposure) function, AF (Auto Focus) function, and AWB (Auto White Balance) function.
  • the camera head control unit 11405 controls the drive of the camera head 11102 based on the control signal from the CCU 11201 received via the communication unit 11404.
  • the communication unit 11411 is configured by a communication device for transmitting and receiving various information to and from the camera head 11102.
  • the communication unit 11411 receives an image signal transmitted from the camera head 11102 via the transmission cable 11400.
  • the communication unit 11411 transmits a control signal for controlling the drive of the camera head 11102 to the camera head 11102.
  • Image signals and control signals can be transmitted by telecommunications, optical communication, or the like.
  • the image processing unit 11412 performs various image processing on the image signal which is the RAW data transmitted from the camera head 11102.
  • the control unit 11413 performs various controls related to the imaging of the surgical site and the like by the endoscope 11100 and the display of the captured image obtained by the imaging of the surgical site and the like. For example, the control unit 11413 generates a control signal for controlling the drive of the camera head 11102.
  • control unit 11413 causes the display device 11202 to display an image captured by the surgical unit or the like based on the image signal processed by the image processing unit 11412.
  • the control unit 11413 may recognize various objects in the captured image by using various image recognition techniques. For example, the control unit 11413 detects the shape, color, and the like of the edge of an object included in the captured image to detect a surgical tool such as forceps, a specific biological part, bleeding, and mist when using the energy treatment tool 11112. Can be recognized.
  • the control unit 11413 may superimpose and display various surgical support information on the image of the surgical unit by using the recognition result. By superimposing and displaying the surgical support information and presenting it to the surgeon 11131, the burden on the surgeon 11131 can be reduced and the surgeon 11131 can surely proceed with the surgery.
  • the transmission cable 11400 connecting the camera head 11102 and CCU11201 is an electric signal cable corresponding to electric signal communication, an optical fiber corresponding to optical communication, or a composite cable thereof.
  • the communication is performed by wire using the transmission cable 11400, but the communication between the camera head 11102 and the CCU11201 may be performed wirelessly.
  • the above is an example of an endoscopic surgery system to which this technique can be applied.
  • the present technique can be applied to the image pickup unit 11402 among the configurations described above.
  • the solid-state image sensor 1A of FIG. 1 can be applied to the image pickup unit 10402.
  • this technique By applying this technique to the imaging unit 10402, a clearer surgical site image can be obtained, so that the operator can surely confirm the surgical site.
  • the solid-state image pickup device 1B according to the second embodiment, the solid-state image pickup device 1C according to the third embodiment, the solid-state image pickup device according to the fourth embodiment, and the solid-state image pickup device according to the modified example are also applied to the image pickup unit 10402. can do.
  • the present technique may be applied to other, for example, a microscopic surgery system.
  • the present technique may have the following configuration.
  • a charge storage region provided on the semiconductor layer and shared by a plurality of pixels adjacent to each other, A photoelectric conversion unit provided on the semiconductor layer for each pixel of the plurality of pixels, A transfer transistor provided on the semiconductor layer for each pixel of the plurality of pixels and transferring the signal charge photoelectrically converted by the photoelectric conversion unit to the charge storage region.
  • a sidewall spacer provided on the side wall of the gate electrode of the transfer transistor so as to surround the gate electrode,
  • a window portion surrounded by the sidewall spacer of the transfer transistor of each of the plurality of pixels is provided.
  • the charge storage region is a solid-state image sensor including a contact region provided in the semiconductor layer in the window portion with a peripheral portion aligned with the sidewall spacer of the window portion.
  • the photoelectric conversion unit is partitioned for each pixel by a separation region provided in the semiconductor layer.
  • the solid-state image sensor according to any one of (1) to (5) above, wherein the window portion is superimposed on the separated region in a plan view.
  • the solid-state image pickup device according to any one of (1) to (6) above, further comprising a readout circuit electrically connected to the charge storage region.
  • the read circuit includes a reset transistor that resets the signal potential of the charge storage region to a predetermined potential.
  • An amplification transistor that generates a voltage signal according to the level of the signal charge held in the charge storage region, and A selection transistor that controls the output timing of the voltage signal from the amplification transistor, and
  • the solid-state image sensor according to (7) above.
  • the solid-state image sensor A charge storage region provided on the semiconductor layer and shared by a plurality of pixels adjacent to each other, A photoelectric conversion unit provided on the semiconductor layer for each pixel of the plurality of pixels, A transfer transistor provided on the semiconductor layer for each pixel of the plurality of pixels and transferring the signal charge photoelectrically converted by the photoelectric conversion unit to the charge storage region.
  • a sidewall spacer provided on the side wall of the gate electrode of the transfer transistor so as to surround the gate electrode, A window portion surrounded by the sidewall spacer of the transfer transistor of each of the plurality of pixels is provided.
  • the charge storage region is an electronic device including a contact region provided in the semiconductor layer in the window portion with a peripheral portion aligned with the sidewall spacer of the window portion.
  • 1A, 1B, 1C Solid-state imaging device 2 ... Semiconductor chip, 2A ... Pixel region, 2B ... Peripheral region, 3 ... Pixel 4 ... Vertical drive circuit, 5 ... Column signal processing circuit, 6 ... Horizontal drive circuit, 7 ... Output circuit , 8 ... control circuit, 10 ... pixel drive line, 12 ... horizontal signal line, 13 ... logic circuit, 14 ... bonding pad, 15 ... readout circuit 20 ... semiconductor substrate, 21 ... semiconductor substrate, 22 ... semiconductor layer, 22a ... groove , 23 ... sacrificial insulating film, 24 ... semiconductor region, 25 ... separation region, 26 ... photoelectric conversion unit, 27 ... well region, 28 ... gate insulating film, 29 ...
  • gate electrode 30 ... impurity ion, 31 ... extension region, 32 ... Insulating film, 33 ... sidewall spacer, 34 ... window, 35 ... impurity ion, 36 ... contact region, 37 ... impurity ion, 38 ... p-type semiconductor region 40 ... multilayer wiring layer, 41 ... interlayer insulating layer, 42 ... Wiring 51 ... Color filter, 52 ... Microlens 61 ... Support substrate, 62 ... Pinning layer, 63 ... Fixed charge film, 64 ... Insulation film, 65 ... Light-shielding film, 66 ... Flattening film, 68 ... Separation area, 69 ... Semiconductor Region 71 ... Gate electrode, 72 ...

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

画素の特性均一化を図る。固体撮像装置は、半導体層に設けられ、かつ互いに隣り合う複数の画素で共有された電荷蓄積領域と、半導体層に複数の画素の各々の画素毎に設けられた光電変換部と、半導体層に複数の画素の各々の画素毎に設けられ、かつ光電変換部で光電変換された信号電荷を電荷蓄積領域に転送する転送トランジスタと、転送トランジスタのゲート電極の側壁にゲート電極を囲むようにして設けられたサイドウォールスペーサと、複数の画素の各々の転送トランジスタのサイドウォールスペーサで周囲を囲まれた窓部と、を備えている。そして、電荷蓄積領域は、窓部内の半導体層に、周縁部が窓部のサイドウォールスペーサに整合して設けられたコンタクト領域を含む。

Description

固体撮像装置及び電子機器
　本技術（本開示に係る技術）は、固体撮像装置及び電子機器に関し、特に、複数の画素で共有された電荷蓄積領域を有する固体撮像装置及びそれを備えた電子機器に適用して有効な技術に関するものである。
　固体撮像装置は、光電変換部で光電変換された信号電荷を電荷蓄積領域に転送する転送トランジスタを画素毎に備えている。そして、複数の画素で電荷蓄積領域（フローティングディフュージョン領域）を共有している。特許文献１には、２つの画素で１つの浮遊拡散層（電荷蓄積領域）を共有した固体撮像装置が開示されている。
特開２００７－２７３１１号公報
　ところで、従来の固体撮像装置では、フォトレジストマスクを用いた不純物イオンの選択的導入によって電荷蓄積領域のコンタクト領域を形成していた。この場合、フォトレジストマスクの合わせズレによる影響で転送トランジスタのゲート電極からコンタクト領域までの距離が電荷蓄積領域を共有する各画素でばらつきが生じ易く、飽和特性やブルーミング特性などの特性が各画素で不均一になる要因となるため、信頼性の観点から改良の余地があった。
　本技術の目的は、電荷蓄積領域を共有する複数の画素の各々の特性の均一化を図ることにある。
　本技術の一態様に係る固体撮像装置は、半導体層に設けられ、かつ互いに隣り合う複数の画素で共有された電荷蓄積領域と、上記半導体層に上記複数の画素の各々の画素毎に設けられた光電変換部と、上記半導体層に上記複数の画素の各々の画素毎に設けられ、かつ上記光電変換部で光電変換された信号電荷を上記電荷蓄積領域に転送する転送トランジスタと、上記転送トランジスタのゲート電極の側壁に上記ゲート電極を囲むようにして設けられたサイドウォールスペーサと、上記複数の画素の各々の上記転送トランジスタの上記サイドウォールスペーサで周囲を囲まれた窓部と、を備えている。そして、上記電荷蓄積領域は、上記窓部内の上記半導体層に、周縁部が上記窓部の上記サイドウォールスペーサに整合して設けられたコンタクト領域を含む。
　また、本技術の他の態様に係る電子機器は、上記固体撮像装置と、上記固体撮像装置に被写体からの像光を結像させる光学系と、を備えている。
本技術の第１実施形態に係る固体撮像装置の一構成例を模式的に示す平面レイアウト図である。 本技術の第１実施形態に係る固体撮像装置の一構成例を示すブロック図である。 本技術の第１実施形態に係る固体撮像装置の画素ユニットの等価回路図である。 本技術の第１実施形態に係る固体撮像装置の画素の一構成例を模式的に示す要部平面図である。 図４Ａの一部を拡大した要部平面図である。 図４のII－II切断線に沿った断面構造を模式的に示す断面図である。 図４のIII－III切断線に沿った断面構造を模式的に示す断面図である。 本技術の第１実施形態に係る固体撮像装置の製造方法の工程を模式的に示す工程断面図である。 本技術の第１実施形態に係る固体撮像装置の製造方法の工程を模式的に示す工程断面図である。 図６Ａに引き続く工程断面図である。 図６Ｂに引き続く工程断面図である。 図７Ａに引き続く工程断面図である。 図７Ｂに引き続く工程断面図である。 図８Ａに引き続く工程断面図である。 図８Ｂに引き続く工程断面図である。 図９Ａに引き続く工程断面図である。 図９Ｂに引き続く工程断面図である。 図１０Ａに引き続く工程断面図である。 図１０Ｂに引き続く工程断面図である。 図１１Ａに引き続く工程断面図である。 図１１Ｂに引き続く工程断面図である。 図１２Ａに引き続く工程断面図である。 図１２Ｂに引き続く工程断面図である。 図１３Ａに引き続く工程断面図である。 図１３Ｂに引き続く工程断面図である。 本技術の第２実施形態に係る固体撮像装置の一構成例を模式的に示す要部断面図である。 本技術の第３実施形態に係る固体撮像装置の一構成例を模式的に示す要部断面図である。 本技術の実施形態の変形例を模式的に示す要部平面図である。 本技術の第５実施形態に係る電子機器の概略構成図である。 車両制御システムの概略的な一構成例を示すブロック図である。 車外情報検出部及び撮像部の設置位置の一例を示す説明図である。 内視鏡手術システムの概略的な一構成例を示すブロック図である。 カメラヘッド及びＣＣＵの機能構成の一例を示すブロック図である。
　以下、図面を参照して本技術の実施形態を詳細に説明する。
　なお、本技術の実施形態を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
　また、各図面は模式的なものであって、現実のものとは異なる場合がある。また、以下の実施形態は、本技術の技術的思想を具体化するための装置や方法を例示するものであり、構成を下記のものに特定するものではない。すなわち、本技術の技術的思想は、特許請求の範囲に記載された技術的範囲内において、種々の変更を加えることができる。
　また、以下の実施形態では、空間内で互に直交する三方向において、同一平面内で互に直交する第１の方向及び第２の方向をそれぞれＸ方向、Ｙ方向とし、第１の方向及び第２の方向のそれぞれと直交する第３の方向をＺ方向とする。以下の実施形態では、後述する半導体層２２の厚さ方向をＺ方向として説明する。
　また、以下の実施形態では、便宜上、光電変換部で光電変換される信号電荷（キャリア）が電子（ｅ－）である場合について説明するが、光電変換部で光電変換される信号電荷としてのキャリアが正孔（ホール）である場合においても本技術を適用できることは勿論である。
　〔第１実施形態〕
　この第１実施形態では、表面照射型のＣＭＯＳ（Complementary Metal Oxide Semiconductor）イメージセンサである固体撮像装置に本技術を適用した一例について説明する。
　≪固体撮像装置の全体構成≫
　まず、固体撮像装置１Ａの全体構成について説明する。
　図１に示すように、本技術の第１実施形態に係る固体撮像装置１Ａは、平面視したときの二次元平面形状が方形状の半導体チップ２を主体に構成されている。すなわち、固体撮像装置１Ａは、半導体チップ２に搭載されている。この固体撮像装置１Ａは、図１８に示すように、光学レンズ１０２を介して被写体からの像光（入射光１０６）を取り込み、撮像面上に結像された入射光１０６の光量を画素単位で電気信号に変換して画素信号として出力する。
　図１に示すように、固体撮像装置１Ａが搭載された半導体チップ２は、互いに直交するＸ方向及びＹ方向を含む二次元平面において、中央部に設けられた方形状の画素領域２Ａと、この画素領域２Ａの外側に画素領域２Ａを囲むようにして配置された周辺領域２Ｂとを備えている。
　画素領域２Ａは、例えば図１８に示す光学レンズ（光学系）１０２により集光される光を受光する受光面である。そして、画素領域２Ａには、Ｘ方向及びＹ方向を含む二次元平面において複数の画素３が行列状に配置されている。換言すれば、画素３は、二次元平面内で互いに直交するＸ方向及びＹ方向のそれぞれの方向に繰り返し配置されている。
　図１に示すように、周辺領域２Ｂには、複数のボンディングパッド１４が配置されている。複数のボンディングパッド１４の各々は、例えば、半導体チップ２の二次元平面における４つの辺に沿って配列されている。複数のボンディングパッド１４の各々は、半導体チップ２を外部装置と電気的に接続する際に用いられる入出力端子である。
　＜ロジック回路＞
　図２に示すように、半導体チップ２は、垂直駆動回路４、カラム信号処理回路５、水平駆動回路６、出力回路７及び制御回路８などを含むロジック回路１３を備えている。ロジック回路１３は、例えば、ｎチャネル導電型のＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）及びｐチャネル導電型のＭＯＳＦＥＴを有するＣＭＯＳ（Complementary MOS）回路で構成されている。
　垂直駆動回路４は、例えばシフトレジスタによって構成されている。垂直駆動回路４は、所望の画素駆動線１０を順次選択し、選択した画素駆動線１０に画素３を駆動するためのパルスを供給し、各画素３を行単位で駆動する。即ち、垂直駆動回路４は、画素領域２Ａの各画素３を行単位で順次垂直方向に選択走査し、各画素３の光電変換素子が受光量に応じて生成した信号電荷に基づく画素３からの画素信号を、垂直信号線１１を通してカラム信号処理回路５に供給する。
　カラム信号処理回路５は、例えば画素３の列毎に配置されており、１行分の画素３から出力される信号に対して画素列毎にノイズ除去等の信号処理を行う。例えばカラム信号処理回路５は、画素固有の固定パターンノイズを除去するためのＣＤＳ（Correlated Double Sampling：相関２重サンプリング）及びＡＤ（Analog Digital）変換等の信号処理を行う。
　水平駆動回路６は、例えばシフトレジスタによって構成されている。水平駆動回路６は、水平走査パルスをカラム信号処理回路５に順次出力することによって、カラム信号処理回路５の各々を順番に選択し、カラム信号処理回路５の各々から信号処理が行われた画素信号を水平信号線１２に出力させる。
　出力回路７は、カラム信号処理回路５の各々から水平信号線１２を通して順次に供給される画素信号に対し、信号処理を行って出力する。信号処理としては、例えば、バッファリング、黒レベル調整、列ばらつき補正、各種デジタル信号処理等を用いることができる。
　制御回路８は、垂直同期信号、水平同期信号、及びマスタクロック信号に基づいて、垂直駆動回路４、カラム信号処理回路５、及び水平駆動回路６等の動作の基準となるクロック信号や制御信号を生成する。そして、制御回路８は、生成したクロック信号や制御信号を、垂直駆動回路４、カラム信号処理回路５、及び水平駆動回路６等に出力する。
　＜画素ユニット＞
　半導体チップ２は、図３及び図４Ａに示す画素ユニットＰＵを備えている。画素ユニットＰＵは、図３及び図４Ａに示すように、互いに隣り合う複数の画素３として例えば４つの画素３と、この４つの画素３で共有された１つの電荷蓄積領域（フローティングディフュージョン：Floating Diffusion）ＦＤと、を備えている。そして、この画素ユニットＰＵの電荷蓄積領域ＦＤには、１つの読出し回路１５が接続されている。即ち、この第１実施形態に係る固体撮像装置１Ａは、互いに隣り合う４つの画素３で共有された電荷蓄積領域ＦＤと、この電荷蓄積領域ＦＤに電気的に接続された読出し回路１５と、を備えている。
　４つの各画素３は、互いに共通の構成要素を有している。図３では、画素３の構成要素を互いに区別するために、各画素３の構成要素の符号（例えば、ＰＤ，ＴＲ）の末尾に識別番号（１，２，３，４）が付与されている。以下では、各画素３の構成要素を互いに区別する必要がある場合には、各画素３の構成要素の符号の末尾に識別番号を付与するが、各画素３の構成要素を互いに区別する必要のない場合には、各画素３の構成要素の符号の末尾の識別番号を省略するものとする。
　図３に示すように、１つの画素ユニットＰＵに含まれる４つの各画素３は、光電変換素子ＰＤ（ＰＤ１，ＰＤ２，ＰＤ３，ＰＤ４）と、この光電変換素子ＰＤで光電変換された信号電荷を電荷蓄積領域ＦＤに転送する転送トランジスタＴＲ（ＴＲ１，ＴＲ２，ＴＲ３，ＴＲ４）と、を備えている。光電変換素子ＰＤは、受光量に応じた信号電荷を生成する。光電変換素子ＰＤは、カソード側が転送トランジスタＴＲのソース領域と電気的に接続され、アノード側が基準電位線（例えばグランド）と電気的に接続されている。光電変換素子ＰＤとしては、例えばフォトダイオードが用いられている。転送トランジスタＴＲのドレイン領域は、電荷蓄積領域ＦＤと電気的に接続されている。転送トランジスタＴＲのゲート電極は、画素駆動線１０（図２参照）のうちの転送トランジスタ駆動線と電気的に接続されている。電荷蓄積領域ＦＤは、光電変換素子ＰＤから転送トランジスタＴＲを介して転送された信号電荷を一時的に保持（蓄積）する。
　図３に示すように、読出し回路１５は、電荷蓄積領域ＦＤに保持された信号電荷を読み出し、信号電荷に基づく画素信号を出力する。読出し回路１５は、これに限定されないが、例えば、増幅トランジスタＡＭＰと、選択トランジスタＳＥＬと、リセットトランジスタＲＳＴと、を備えている。これらのトランジスタ（ＡＭＰ，ＳＥＬ，ＲＳＴ）は、例えば、酸化シリコン膜（ＳｉＯ２膜）からなるゲート絶縁膜と、ゲート電極と、ソース領域及びドレイン領域として機能する一対の主電極領域と、を有するＭＯＳＦＥＴで構成されている。また、これらのトランジスタとしては、ゲート絶縁膜が窒化シリコン膜（Ｓｉ３Ｎ４膜）、或いは窒化シリコン膜及び酸化シリコン膜などの積層膜からなるＭＩＳＦＥＴ（Metal Insulator Semiconductor FET）でも構わない。
　増幅トランジスタＡＭＰは、ソース領域が選択トランジスタＳＥＬのドレイン領域と電気的に接続され、ドレイン領域が電源線Ｖｄｄ及びリセットトランジスタＲＳＴのドレイン領域と電気的に接続されている。そして、増幅トランジスタＡＭＰのゲート電極は、電荷蓄積領域ＦＤ及びリセットトランジスタＲＳＴのソース領域と電気的に接続されている。
　選択トランジスタＳＥＬは、ソース領域が垂直信号線１１と電気的に接続され、ドレインが増幅トランジスタＡＭＰのソース領域と電気的に接続されている。そして、選択トランジスタＳＥＬのゲート電極は、画素駆動線１０（図２参照）のうちの選択トランジスタ駆動線と電気的に接続されている。
　リセットトランジスタＲＳＴは、ソース領域が電荷蓄積領域ＦＤ及び増幅トランジスタＡＭＰのゲート電極と電気的に接続され、ドレイン領域が電源線Ｖｄｄ及び増幅トランジスタＡＭＰのドレイン領域と電気的に接続されている。リセットトランジスタＲＳＴのゲート電極は、画素駆動線１０（図２参照）のうちのリセットトランジスタ駆動線と電気的に接続されている。
　転送トランジスタＴＲは、転送トランジスタＴＲがオン状態となると、光電変換素子ＰＤで生成された信号電荷を電荷蓄積領域ＦＤに転送する。リセットトランジスタＲＳＴは、リセットトランジスタＲＳＴがオン状態となると、電荷蓄積領域ＦＤの電位（信号電荷）を電源線Ｖｄｄの電位にリセットする。選択トランジスタＳＥＬは、読出し回路１５からの画素信号の出力タイミングを制御する。
　増幅トランジスタＡＭＰは、画素信号として、電荷蓄積領域ＦＤに保持された信号電荷のレベルに応じた電圧の信号を生成する。増幅トランジスタＡＭＰは、ソースフォロア型のアンプを構成しており、光電変換素子ＰＤで生成された信号電荷のレベルに応じた電圧の画素信号を出力するものである。増幅トランジスタＡＭＰは、選択トランジスタＳＥＬがオン状態となると、電荷蓄積領域ＦＤの電位を増幅して、その電位に応じた電圧を、垂直信号線１１（ＶＳＬ）を介してカラム信号処理回路５に出力する。
　この第１実施形態に係る固体撮像装置１Ａの動作時には、画素３の光電変換素子ＰＤで生成された信号電荷が画素３の転送トランジスタＴＲを介して電荷蓄積領域ＦＤに蓄積される。そして、電荷蓄積領域ＦＤに蓄積された信号電荷が読出し回路１５により読み出されて、読出し回路１５の増幅トランジスタＡＭＰのゲート電極に印加される。読出し回路１５の選択トランジスタＳＥＬのゲート電極には水平ラインの選択用制御信号が垂直シフトレジスタから与えられる。選択用制御信号をハイ（Ｈ）レベルにすることにより、選択トランジスタＳＥＬが導通し、増幅トランジスタＡＭＰで増幅された、電荷蓄積領域ＦＤの電位に対応する電流が垂直信号線１１に流れる。また、読出し回路１５のリセットトランジスタＲＳＴのゲート電極に印加するリセット用制御信号をハイ（Ｈ）レベルにすることにより、リセットトランジスタＲＳＴが導通し、電荷蓄積領域ＦＤに蓄積された信号電荷をリセットする。
　≪固体撮像装置及び画素ユニットの具体的な構成≫
　次に、半導体チップ２（固体撮像装置１Ａ）及び画素ユニットＰＵの具体的な構成について、図４Ａから図５Ｂを用いて説明する。なお、図５Ｂにおいては、図面を見易くすめため、後述する多層配線層４０、カラーフィルタ５１及びマイクロレンズ５２などの図示を省略している。
　図５Ａに示すように、半導体チップ２は、半導体基体２０と、この半導体基体２０の互いに反対側に位置する第１の面Ｓ１及び第２の面Ｓ２のうちの第１の面側に設けられた多層配線層４０と、を備えている。また、半導体チップ２は、多層配線層４０の半導体基体２０側とは反対側に、カラーフィルタ５１及びマイクロレンズ５２を備えている。カラーフィルタ５１及びマイクロレンズ５２は、画素３毎に設けられている。
　半導体基体２０は、例えば単結晶シリコンからなる第１導電型（例えばｐ型）の半導体基板２１と、この半導体基板２１の一面側に設けられた半導体層２２とを含む。半導体層２２は、例えば、半導体基板２１の一面側にエピタキシャル成長によって形成された第２導電型（例えばｎ型）のエピタキシャル層で構成されている。
　図５Ａに示すように、多層配線層４０は、半導体層２２の互いに反対側に位置する第１の面Ｓ１及び第２の面Ｓ２のうちの第１の面Ｓ１側に設けられている。多層配線層４０は、層間絶縁膜４１と、層間絶縁膜４１を介して複数段に積層されて各々に配線４２が形成された複数の配線層と、を含んでいる。また、多層配線層４０は、配線４２と電荷蓄積領域ＦＤとを電気的に接続するコンタクト電極４３を含んでいる。そして、各配線層の配線４２やコンタクト電極４３を介して、画素３に含まれる転送トランジスタＴＲや読出し回路１５に含まれるトランジスタ（ＡＭＰ，ＳＥＬ，ＲＳＴ）等が駆動される。
　ここで、半導体層２２の第１の面Ｓ１を主面又は素子形成面、第２の面Ｓ２を裏面と呼ぶこともある。また、半導体基体２０の第１の面は半導体層２２の第１の面Ｓ１と同一面となるので、半導体基体２０の第１の面を第１の面Ｓ１と呼ぶこともある。また、半導体基体２０の第１の面を主面又は素子形成面、半導体基体２０の第２の面を裏面と呼ぶこともある。そして、この第１実施形態では、光電変換素子ＰＤで光電変換される光が半導体層２２の第１の面Ｓ１側から入射するので、この第１実施形態では半導体層２２の第１の面Ｓ１を光入射面と呼ぶこともある。
　図４Ａに示すように、画素ユニットＰＵに含まれる４つの画素３は、平面視で互いに直交するＸ方向及びＹ方向のそれぞれの方向に２つずつの２×２配列で配置されている。即ち、上述の画素領域２Ａには、互いに隣り合う４つの画素３を一単位とする画素ユニットＰＵがＸ方向及びＹ方向のそれぞれの方向に繰り返し配置されている。
　なお、図示していないが、平面視で画素ユニットＰＵの間には、読出し回路１５に含まれるトランジスタ（ＡＭＰ，ＳＥＬ，ＲＳＴ）の配置領域が設けられている。この第１実施形態では、例えば、Ｙ方向において互いに隣り合う画素ユニットＰＵの間に読出し回路１５のトランジスタ配置領域が設けられている。
　図４Ａ及び図５Ａに示すように、半導体層２２には、複数の光電変換部２６が設けられている。複数の光電変換部２６の各々は、複数の画素３の各々に対応して設けられている。即ち、画素ユニットＰＵの４つの画素３の各々の画素３は、半導体層２２に設けられた光電変換部２６を備えている。光電変換部２６は、半導体層２２に設けられた分離領域２５で区画されている。光電変換部２６は、図４Ａに示すように、半導体層２２の第１の面Ｓ１（図５Ａ参照）に向かって平面視したときの平面形状が方形状の平面パターンになっている。
　図４Ａ及び図５Ｂに示すように、分離領域２５は、半導体層２２の第１の面Ｓ１側から第２の面Ｓ２側に向かって延伸し、二次元平面において互いに隣り合う光電変換部２６間を電気的及び光学的に分離している。そして、１つの光電変換部２６に対応する分離領域２５は、平面視での平面形状が方形状の環状平面パターン（リング状平面パターン）になっている。そして、画素ユニットＰＵの４つの画素３、即ち４つの光電変換部２６に対応する分離領域２５は、平面視で４つの光電変換部２６の周囲を囲む方形状の環状平面パターンの中に、平面視でＸ方向に延伸する分離領域２５とＹ方向に延伸する分離領域２５とが交差する格子状平面パターンを有する複合平面パターンになっている。分離領域２５は、例えば、ｐ型の半導体領域で構成されている。
　図４Ａ、図５Ａ及び図５Ｂに示すように、各光電変換部２６には、上述の光電変換素子ＰＤ及び転送トランジスタＴＲが構成されている。
　光電変換素子ＰＤは、光電変換部２６に設けられたｎ型の半導体領域２４及びｐ型の半導体領域３８を含む。ｎ型の半導体領域２４は、半導体層２２の第１の面Ｓ１側から第２の面Ｓ２側に亘って延伸し、側部が分離領域２５と接し、底部がｐ型の半導体基板２１と接している。ｐ型の半導体領域３８は、半導体層２２の第１の面Ｓ１側において、ｎ型の半導体領域２４の表層部に設けられ、ｎ型の半導体領域２４とｐｎ接合されている。
　図５Ａ及び図５Ｂに示すように、転送トランジスタＴＲは、半導体層２２の第１の面Ｓ１側に設けられたゲート絶縁膜２８と、半導体層２２の第１の面Ｓ１側にゲート絶縁膜２８を介して設けられたゲート電極２９と、チャネルが形成されるチャネル形成領域として機能するｐ型のウエル領域２７と、を含む。また、転送トランジスタＴＲは、ゲート電極２９の側壁にゲート電極２９を囲むようにして設けられたサイドウォールスペーサ３３と、ソース領域として機能する光電変換部２６と、ドレイン領域として機能する電荷蓄積領域ＦＤと、を含む。
　ｐ型のウエル領域２７は、半導体層２２の第１の面Ｓ１側の表層部において、平面視で画素ユニットＰＵの中央部、換言すれば４つの光電変換部２６の互いに隣り合う４つの角部に跨って設けられている。更に換言すれば、ｐ型のウエル領域２７は、平面視でＸ方向に延伸する分離領域２５とＹ方向に延伸する分離領域２５とが交差する交差部において、４つの光電変換部２６に跨って設けられている。ｐ型のウエル領域２７は、ｐ型の半導体領域で構成されている。ウエル領域２７は、ウエル領域２７の側壁面側及び底壁面側に設けられた分離領域２５と電気的に接続されている。
　ゲート絶縁膜２８は、例えば、酸化シリコン膜で構成されている。即ち、この第１の実施形態の転送トランジスタＴＲは、ＭＯＳＦＥＴで構成されている。転送トランジスタＴＲとしては、ＭＩＳＦＥＴで構成してもよい。ゲート電極２９は、例えば、抵抗値を低減する不純物が導入された多結晶シリコン膜で構成されている。
　サイドウォールスペーサ３３は、例えば酸化シリコン膜で構成されている。サイドウォールスペーサ３３は、例えば、半導体層２２の第１の面Ｓ１上にゲート電極２９を覆うようにして絶縁膜をＣＶＤ法で成膜した後、この絶縁膜にＲＩＥ（Ｒeactive Ｉon Ｅtching）などの異方性エッチングを施すことによって形成される。したがって、サイドウォールスペーサ３３は、ゲート電極２９に対して自己整合で形成されている。
　図４Ａ及び図４Ｂに示すように、転送トランジスタＴＲのゲート電極２９は、平面視したときの平面形状が例えば等脚台形になっている。ここで、等脚台形とは、１組の対辺が平行で底角が等しい四角形をいう。具体的には、図４Ｂに示すように、ゲート電極２９は、ゲート電極２９のゲート長方向（チャネル長方向）において互いに反対側に位置する上底辺２９ａ及び下底辺２９ｂ（２つの長辺）が平行で、上底辺２９ａの長さが下底辺２９ｂの長さより短くなっている。そして、ゲート電極２９は、ゲート電極２９のゲート幅方向（チャネル幅方向）において互いに反対側に位置する２つの傾斜辺２９ｃ及び２９ｄ（２つの短辺）が上底辺２９ａ及び下底辺２９ｂに対して傾斜し、２つの傾斜辺２９ｃ及び２９ｄの長さが等しくなっている。
　図４Ｂに示すように、転送トランジスタＴＲのゲート電極２９は、平面視で、対応する光電変換部２６の中心から角部側に偏って配置されている。即ち、画素ユニットＰＵに含まれる４つの転送トランジスタＴＲの各々のゲート電極２９は、４つの光電変換部２６の互いに隣り合う４つの角部側に偏って配置されている。そして、４つの転送トランジスタＴＲの各々のゲート電極２９は、互いに隣り合う２つのゲート電極２９において、一方のゲート電極２９の一方の傾斜辺２９ｃと他方のゲート電極２９の他方の傾斜辺２９ｄとがサイドウォールスペーサ３３を介して向かい合うように配置されている。そして、４つの転送トランジスタＴＲの各々のゲート電極２９は、ゲート長方向及びゲート幅方向がＸ方向及びＹ方向に対して４５°となるように配置されている。
　図４Ａ、図４Ｂ及び図５Ａに示すように、画素ユニットＰＵは、４つの画素３の各々の転送トランジスタＴＲの上底辺２９ａ側のサイドウォールスペーサ３３で周囲が囲まれた窓部３４を備えている。そして、窓部３４内の半導体層２２の表層部には、上述の電荷蓄積領域ＦＤが設けられている。窓部３４は、後で詳細に説明するが、平面視で分離領域２５と重畳している。
　図５Ａに示すように、電荷蓄積領域ＦＤは、ｎ型の半導体領域からなるエクステンション領域３１と、このエクステンション領域３１よりも不純物濃度が高いｎ型の半導体領域からなるコンタクト領域３６とを含む。換言すれば、電荷蓄積領域ＦＤは、エクステンション領域３１としてのｎ型の第１半導体領域と、このｎ型の半導体領域よりも不純物濃度が高いコンタクト領域３６としてのｎ型の半導体領域とを含む。
　エクステンション領域３１は、ゲート電極２９に対して自己整合で形成されている。この第１実施形態の画素ユニットＰＵは、４つの転送トランジスタＴＲ（ＴＲ１，ＴＲ２，ＴＲ３，ＴＲ４）を備えているので、エクステンション領域３１は、４つの転送トランジスタＴＲの各々のゲート電極２９に対して自己整合でリング状に形成されている。エクステンション領域３１は、半導体層２２の第１の面Ｓ１側の表層部において、ｐ型のウエル領域２７の表層部に設けられている。
　なお、エクステンション領域３１は、４つの転送トランジスタＴＲの各々のゲート電極２９毎に分割された形状で構成してもよい。
　図４Ａ、図４Ｂ及び図５Ａに示すように、コンタクト領域３６は、４つの転送トランジスタＴＲの各々のゲート電極２９の上底辺２９ａ側の側壁に設けられたサイドウォールスペーサ３３に対して自己整合で形成されている。即ち、電荷蓄積領域ＦＤは、窓部３４内の半導体層２２に、周縁部が窓部３４側のサイドウォールスペーサ３３に整合して、換言すれば、周縁部が窓部３４側のサイドウォールスペーサ３３に沿って設けられたコンタクト領域３６を含む。コンタクト領域３６は、半導体層２２の第１の面Ｓ１側の表層部において、ｐ型のウエル領域２７の表層部にエクステンション領域３１と接して設けられている。このように電荷蓄積領域ＦＤのコンタクト領域３６を、周縁部が窓部３４側のサイドウォールスペーサ３３に整合して形成することにより、フォトレジストマスクを用いた不純物イオンの選択的導入によってコンタクト領域を形成する従来の場合と比較して、コンタクト領域３６から、このコンタクト領域３６を囲む４つのゲート電極２９までの各々の距離を均一にすることができる。
　コンタクト領域３６には、コンタクト電極４３を介して配線４２が電気的に接続されている。コンタクト領域３６は、電荷蓄積領域ＦＤに接続されるコンタクト電極４３とのオーミックコンタクト抵抗を低減する目的で設けられている。
　図４Ａ及び図４Ｂに示すように、サイドウォールスペーサ３３は、４つの転送トランジスタＴＲにおいて、一体に形成されている。具体的には、互いに隣り合う２つのゲート電極２９において、一方のゲート電極２９の一方の傾斜辺２９ｃと他方のゲート電極２９の他方の傾斜辺２９ｄとの間で連結されている。即ち、互いに隣り合う２つのゲート電極２９の間は、図４Ｂ及び図５Ｂに示すように、窓部３４を除いてサイドウォールスペーサ３３で閉塞されている。
　図４Ｂ及び図５Ｂに示すように、互いに隣り合う２つのゲート電極２９において、一方のゲート電極２９の一方の傾斜２９ｃと他方のゲート電極２９の他方の傾斜辺２９ｄとの間の離間距離Ｌ１（２つのゲート電極２９の間の離間距離）は、窓部３４側（ゲート電極２９の上底辺２９ａ側）のサイドウォールスペーサ３３及びゲート電極２９の下底辺２９ｂ側のサイドウォールスペーサ３３の幅Ｗ１の２倍よりも狭くなっている。このように、互いに隣り合う２つのゲート電極２９の間の離間距離Ｌ１を窓部３４側のサイドウォールスペーサ３３の幅Ｗ１の２倍よりも狭くすることにより、互いに隣り合う２つのゲート電極２９の間を、図４Ｂ及び図５Ｂに示すように、窓部３４を除いてサイドウォールスペーサ３３で閉塞させることができる。
　なお、ｐ型の半導体領域３８は、ゲート電極２９の下底辺２９ｂ側に設けられたサイドウォールスペーサ３３に対して自己整合で形成されている。
　以上の構成を有する固体撮像装置１Ａでは、入射光が半導体チップ２のマイクロレンズ５２側から照射され、照射された入射光がマイクロレンズ５２及びカラーフィルタ５１を順次透過し、透過した光が光電変換部２６で光電変換されることで、信号電荷が生成される。そして、生成された信号電荷が、半導体層２２の第１の面Ｓ１側に形成された転送トランジスタＴＲ及び読出し回路１５を介して、多層配線層４０に形成された垂直信号線１１（図２参照）により画素信号として出力される。
　ここで、この第１実施形態では、光電変換部２６をｎ型の半導体領域で構成し、電荷蓄積領域ＦＤのエクステンション領域３１及びコンタクト領域３６をｎ型の半導体領域で構成している。したがって、この第１実施形態では、電荷蓄積領域ＦＤに蓄積される信号電荷としてのキャリアは電子（ｅ－）である。
　＜固体撮像装置の製造方法＞
　次に、この第１実施形態に係る固体撮像装置１Ａの製造方法について、図６Ａから図１４Ｂを用いて説明する。図６Ａ、図７Ａ、図８Ａ、図９Ａ、図１０Ａ、図１１Ａ、図１２Ａ、図１３Ａ及び図１４Ａが示す断面は、図４Ａに示すII－II線に沿った位置での断面である。また、図６Ｂ、図７Ｂ、図８Ｂ、図９Ｂ、図１０Ｂ、図１１Ｂ、図１２Ｂ、図１３Ｂ及び図１４Ｂが示す断面は、図４Ａに示すIII－III線に沿った位置での断面である。なお、この第１実施形態に係る固体撮像装置１Ａの製造方法の説明では、主に、画素ユニットＰＵを構成する光電変換部２６（光電変換素子ＰＤ）、転送トランジスタＴＲ及び電荷蓄積領域ＦＤについて説明し、読出し回路１５に含まれるトランジスタ（ＡＭＰ，ＳＥＬ，ＲＳＴ）や、ロジック回路１３に含まれるトランジスタなどの説明を省略する。
　まず、図６Ａ及び図６Ｂに示す半導体基体２０を準備する。半導体基体２０は、例えば単結晶シリコンからなる第１導電型（例えばｐ型）の半導体基板２１と、この半導体基板２１の第１の面側に設けられた半導体層２２とを含む。半導体層２２は、例えば、半導体基板２１の一面側にエピタキシャル成長によって形成された第２導電型（例えばｎ型）のエピタキシャル層で構成されている。半導体層２２は、不純物濃度として、例えば燐イオン（Ｐ＋）が１×１０１５／ｃｍ３～１×１０１６／ｃｍ３のオーダで形成する。
　次に、図７Ａ及び図７Ｂに示すように、半導体層２２の第１の面Ｓ１側に例えば酸化シリコン膜からなる犠牲絶縁膜２３を熱酸化法又はＣＶＤ法で形成する。
　次に図７Ａ及び図７Ｂに示すように、半導体層２２に、ｐ型の半導体領域からなる分離領域２５で区画された複数のｎ型の半導体領域２４を形成する。ｎ型の半導体領域２４は、不純物イオンとして例えば燐イオン（Ｐ＋）又は砒素イオン（Ａｓ＋）をドーズ量が１×１０１１／ｃｍ２～１×１０１３／ｃｍ２程度の条件で半導体層２２に犠牲絶縁膜２３を介して選択的にイオン注入し、その後、不純物イオンを活性化させる熱処理を施すことによって形成される。ｎ型の半導体領域２４は、半導体層２２の厚さ方向（Ｚ方向）において、半導体層２２の第１の面Ｓ１側から第２の面Ｓ２側に亘って設けられ、ｐ型の半導体基板２１と接している。分離領域２５を構成するｐ型の半導体領域は、不純物イオンとして例えばボロンイオン（Ｂ＋）をドーズ量が１×１０１１／ｃｍ２～１×１０１３／ｃｍ２程度の条件で半導体層２２に犠牲絶縁膜２３を介して選択的にイオン注入し、その後、不純物イオンを活性化させる熱処理を施すことによって形成される。分離領域２５は、半導体層２２の厚さ方向（Ｚ方向）において、半導体層２２の第１の面Ｓ１側から第２の面Ｓ２側に亘って延伸している。そして、分離領域２５は、図４Ａ及び図４Ｂを参照して説明すれば、Ｘ方向及びＹ方向に延伸し、平面視での平面パターンが格子状の平面パターンになっている。
　この工程により、半導体層２２に、分離領域２５で区間された複数の光電変換部２６が形成される。
　次に、図８Ａ及び図８Ｂに示すように、半導体層２２の第１の面Ｓ１側の表層部にｐ型のウエル領域２７を形成する。ｐ型のウエル領域２７は、詳細に図示していないが、平面視でＸ方向に延伸する分離領域２５とＹ方向に延伸する分離領域２５とが交差する交差部（図４Ａ参照）において、４つの光電変換部２６の互いに隣り合う４つの角部に跨って形成される。ｐ型のウエル領域２７は、不純物イオンとして例えばボロンイオン（Ｂ＋）をドーズ量が１×１０１２／ｃｍ２～１×１０１３／ｃｍ２程度の条件で半導体層２２に犠牲絶縁膜２３を介して選択的にイオン注入し、その後、不純物イオンを活性化させる熱処理を施すことによって形成される。
　次に、犠牲絶縁膜２３を除去した後、図９Ａ及び図９Ｂに示すように、半導体層２２の第１の面Ｓ１側の表層部上にゲート絶縁膜２８及びゲート電極２９をこの順で形成する。ゲート絶縁膜２８は、半導体層２２の第１の面Ｓ１側の表層部上に例えば酸化シリコン膜を熱酸化法又は堆積法により成膜することによって形成することができる。ゲート電極２９は、半導体層２２の第１の面Ｓ１側の表層部上にゲート絶縁膜２８を覆うようにして半導体層２２の第１の面Ｓ１側の全面にゲート電極材として例えば多結晶シリコン膜を成膜し、その後、この多結晶シリコン膜を所定の形状にパターンニングすることによって形成することができる。多結晶シリコン膜には、その堆積中又は堆積後に抵抗値を低減する不純物が導入される。
　この工程において、ゲート絶縁膜２８及びゲート電極２９は、光電変換部２６毎に形成される。そして、ゲート絶縁膜２８及びゲート電極２９は、平面視で光電変換部２６の中心から角部側に偏って配置される。そして、ゲート絶縁膜２８及びゲート電極２９は、平面視でＸ方向に延伸する分離領域２５とＹ方向に延伸する分離領域２５とが交差する交差部を囲むようにして、互いに隣り合う４つの光電変換部２６の各々に配置される。
　また、この工程において、図４Ｂを参照して説明すると、ゲート電極２９は、平面視の平面形状が等脚台形で形成される。そして、互いに隣り合う４つの光電変換部２６の各々のゲート電極２９は、互いに隣り合う２つのゲート電極２９において、一方のゲート電極２９の一方の傾斜辺２９ｃと他方のゲート電極２９の他方の傾斜辺２９ｄとが向かい合うように配置される。そして、４つの光電変換部２６の各々のゲート電極２９は、ゲート長方向及びゲート幅方向がＸ方向及びＹ方向に対して４５°となるように配置される。
　また、４つの光電変換部２６の各々のゲート電極２９は、互いに隣り合う２つのゲート電極２９において、一方のゲート電極２９の一方の傾斜辺２９ｃと他方のゲート電極２９の他方の傾斜辺２９ｄとの間の離間距離Ｌ１が後述する窓部３４側のサイドウォールスペーサ３３及びゲート電極２９の下底辺２９ｂ側のサイドウォールスペーサ３３の幅Ｗ１の２倍よりも狭くなるように配置される。
　次に、図１０Ａ及び図１０Ｂに示すように、半導体層２２の第１の面Ｓ１側の表層部上にマスクＲＭ１を周知のフォトリソグラフィ技術により形成する。マスクＲＭ１は、４つのゲート電極２９で囲まれたウエル領域２７上に開口を有し、ゲート電極２９の上底辺２９ａ側を除いて下底辺２９ｂ側、傾斜辺２９ｃ側及び傾斜辺２９ｄ側を覆うと共に、ゲート電極２９の外側の光電変換部２６を覆う。
　次に、図１０Ａ及び図１０Ｂに示すように、マスクＲＭ１及びゲート電極２９を不純物導入用マスクとして使用し、４つのゲート電極２９で囲まれたウエル領域２７の表層部に、ｎ型を呈する不純物イオン３０として例えば砒素イオン（Ａｓ＋）や燐イオン（Ｐ＋）をイオン注入してｎ型の半導体領域からなるエクステンション領域３１を形成する。不純物イオン３０のイオン注入は、ドーズ量が１×１０１２／ｃｍ２～１×１０１４／ｃｍ２程度の条件で行われる。
　この工程において、エクステンション領域３１は、４つのゲート電極２９で囲まれたウエル領域２７の表層部に、４つのゲート電極２９に対して自己整合で形成される。
　また、この工程において、互いに隣り合う２つのゲート電極２９において、平面視で一方のゲート電極２９の一方の傾斜辺２９ｃと他方のゲート電極２９の他方の傾斜辺２９ｄとの間のウエル領域２７にはエクステンション領域３１は形成されない。
　次に、マスクＲＭ１を除去し、エクステンション領域３１の不純物イオンを活性化させる熱処理を施す。
　次に、図１１Ａ及び図１１Ｂに示すように、半導体層２２の第１の面Ｓ１側の表層部上にゲート電極２９を覆うようにして、例えば酸化シリコン膜からなる絶縁膜３２をＣＶＤ法で形成する。
　次に、絶縁膜３２に例えばＲＩＥなどの異方性エッチングを施して、図１２Ａ及び図１２Ｂに示すように、ゲート電極２９の側壁に絶縁膜３２からなるサイドウォールスペーサ３３を形成する。サイドウォールスペーサ３３は、図４Ｂを参照して説明すれば、ゲート電極２９の周囲を囲むようにしてゲート電極２９の側壁に形成される。
　この工程において、４つのゲート電極２９の各々のサイドウォールスペーサ３３で周囲を囲まれた窓部３４がエクステンション領域３１上に形成される。
　また、互いに隣り合う２つのゲート電極２９において、図５Ｂを参照して説明すれば、一方のゲート電極２９と他方のゲート電極２９との間の離間距離Ｌ１が窓部３４側及びゲート電極２９の下底辺２９ｂ側のサイドウォールスペーサ３３の幅Ｗ１の２倍よりも狭くなっているので、一方のゲート電極２９の一方の傾斜辺２９ｃと他方のゲート電極２９の他方の傾斜辺２９ｄとの間は、窓部３４を除いてサイドウォールスペーサ３３で閉塞される。
　次に、図１３Ａ及び図１３Ｂに示すように、半導体層２２の第１の面Ｓ１側の表層部上にマスクＲＭ２を周知のフォトリソグラフィ技術により形成する。マスクＲＭ２は、４つのゲート電極２９で囲まれた半導体層２２上に開口を有し、ゲート電極２９の下底辺２９ｂ側を覆うと共に、ゲート電極２９の外側の光電変換部２６を覆う。
　次に、図１３Ａ及び図１３Ｂに示すように、マスクＲＭ２及びゲート電極２９を不純物導入用マスクとして使用し、４つのゲート電極２９で囲まれた半導体層２２の第１の面Ｓ１側の表層部に、ｎ型を呈する不純物イオン３５として例えば砒素イオン（Ａｓ＋）や燐イオン（Ｐ＋）をイオン注入してｎ型の半導体領域からなるコンタクト領域３６を形成する。不純物イオン３５のイオン注入は窓部３４を通して行われる。また、不純物イオン３５のイオン注入は、ドーズ量が１×１０１３／ｃｍ２～１×１０１５／ｃｍ２程度の条件で行われる。
　この工程において、コンタクト領域３６は、窓部３４側のサイドウォールスペーサ３３に対して自己整合で形成される。即ち、コンタクト領域３６は、周縁部が窓部３４側のサイドウォールスペーサ３３に整合して半導体層２２の第１の面Ｓ１側の表層部に形成される。
　また、この工程において、互いに隣り合う２つのゲート電極２９において、平面視で一方のゲート電極２９の一方の傾斜辺２９ｃと他方のゲート電極２９の他方の傾斜辺２９ｄとの間が、サイドウォールスペーサ３３で閉塞されているので、この互いに隣り合う２つのゲート電極２９の間の半導体層２２には不純物イオンはイオン注入されず、窓部３４内の半導体層２２にコンタクト領域３６が選択的に形成される。すなわち、窓部３４内の半導体層２２に、周縁部が窓部３４側のサイドウォールスペーサ３３に整合してコンタクト領域３６を選択的に形成することができる。このようにしてコンタクト領域３６を形成することにより、コンタクト領域３６から、このコンタクト領域３６を囲む４つのゲート電極２９までの各々の距離を、フォトレジストマスクを用いた不純物イオンの選択的導入によって電荷蓄積領域のコンタクト領域を形成する場合と比較して均一にすることができる。
　この工程により、エクステンション領域３１及びコンタクト領域３６を含む電荷蓄積領域ＦＤが形成される。
　次に、マスクＲＭ１を除去し、コンタクト領域３６を活性化させる熱処理を施す。
　次に、図１４Ａ及び図１４Ｂに示すように、４つのゲート電極２９で囲まれた半導体層２２（具体的にはコンタクト領域３６）を選択的に覆うマスクＲＭ３を周知のフォトリソグラフィ技術により形成する。マスクＲＭ３は、ゲート電極２９の上底辺２９ａ側を覆うと共に、窓部３４を覆う。
　次に、図１４Ａ及び図１４Ｂに示すように、マスクＲＭ３、ゲート電極２９、及びゲート電極２９の下底辺２９ｂ側のサイドウォールスペーサ３３を不純物導入用マスクとして使用し、光電変換部２６の表層部に、ｐ型を呈する不純物イオン３７として例えばボロンイオン（Ｂ＋）をイオン注入してｐ型の半導体領域３８を形成する。不純物イオン３７のイオン注入は、ドーズ量が１×１０１３／ｃｍ２～１×１０１５／ｃｍ２程度の条件で行われる。ｐ型の半導体領域３８は、ゲート電極２９の下底辺２９ｂ側のサイドウォールスペーサ３３に対して自己整合で形成される。
　この工程により、ｎ型の半導体領域２４及びｐ型の半導体領域３８を含む光電変換部２６及び光電変換素子ＰＤが形成される。また、光電変換部２６をソース領域とし、電荷蓄積領域ＦＤをドレイン領域とする転送トランジスタＴＲが形成される。また、半導体層２２に分離領域２５で区間された光電変換部２６（光電変換素子ＰＤ）、及び、この光電変換部２６に構成された転送トランジスタＴＲを含む画素３が形成される。また、４つの画素３で１つの電荷蓄積領域ＦＤを共有する画素ユニットＰＵのパターンが形成される。
　次に、マスクＲＭ３を除去し、ｐ型の半導体領域３８の不純物イオンを活性化させる熱処理を施す。
　次に、半導体基体２０の第１の面Ｓ１側に多層配線層４０を形成し、その後、多層配線層４０の半導体基体２０側とは反対側にカラーフィルタ５１、マイクロレンズ５２をこの順で形成する。カラーフィルタ５１及びマイクロレンズ５２の各々は、光電変換部２６毎に形成される。
　この工程により、半導体基体２０、多層配線層４０、カラーフィルタ５１及びマイクロレンズ５２を含む半導体ウエハが形成される。また、４つの画素３で共有された電荷蓄積領域ＦＤを有する固体撮像装置１Ａがほぼ完成する。固体撮像装置１Ａは、半導体ウエハにスクライブライン（ダイシングライン）で区画された複数のチップ形成領域の各々に形成される。そして、この複数のチップ形成領域をスクライブラインに沿って個々に分割することにより、固体撮像装置１Ａを搭載した半導体チップ２が形成される。
　≪第１実施形態の主な効果≫
　次に、第１実施形態の主な効果について説明する。
　この第１実施形態に係る固体撮像装置１Ａは、互いに隣り合う４つの画素３で共有された電荷蓄積領域ＦＤを備えている。そして、電荷蓄積領域ＦＤは、窓部３４内の半導体層２２に、周縁部が窓部３４側のサイドウォールスペーサ３３に整合して設けられたコンタクト領域３６を含んでいる。このように、電荷蓄積領域ＦＤを窓部３４側のサイドウォールスペーサ３３に整合して形成することにより、コンタクト領域３６から、このコンタクト領域３６を囲む４つのゲート電極２９までの各々の距離を、フォトレジストマスクを用いた不純物イオンの選択的導入によって電荷蓄積領域のコンタクト領域を形成する従来の場合と比較して均一にすることができる。したがって、この第１実施形態に係る固体撮像装置１Ａによれば、１つの電荷蓄積領域ＦＤを共有する４つの画素３において飽和特性やブルーミング特性などの特性の均一化を図ることができる。
　また、互いに隣り合う２つのゲート電極２９において、平面視で一方のゲート電極２９の一方の傾斜辺２９ｃと他方のゲート電極２９の他方の傾斜辺２９ｄとの間が、サイドウォールスペーサ３３で閉塞されているので、この互いに隣り合う２つのゲート電極２９の間の半導体層２２にはコンタクト領域３６を形成する際の不純物イオンがイオン注入されず、窓部３４内の半導体層２２にコンタクト領域３６が選択的に形成される。すなわち、窓部３４内の半導体層２２に、周縁部が窓部３４側のサイドウォールスペーサ３３に整合してコンタクト領域３６を選択的に形成することができる。
　なお、上述の第１実施形態では、図３に示すように、増幅トランジスタＡＭＰのソース領域と選択トランジスタＳＥＬのドレイン領域とが電気的に接続され、増幅トランジスタＡＭＰのドレイン領域が電源線Ｖｄｄ及びリセットトランジスタＲＳＴのドレイン領域と電気的に接続され、選択トランジスタＳＥＬのソース領域が垂直信号線１１と電気的に接続された読出し回路１５について説明した。しかしながら、読出し回路１５としては、この第１実施形態に限定されるものではない。例えば、読出し回路１５は、図示していないが、選択トランジスタＳＥＬのソース領域が増幅トランジスタＡＭＰのドレイン領域と電気的に接続され、選択トランジスタＳＥＬのドレイン領域が電源線Ｖｄｄ及びリセットトランジスタＲＳＴのドレイン領域と電気的に接続され、増幅トランジスタＡＭＰのソース領域が垂直信号線１１と電気的に接続された構成としてもよい。
　〔第２実施形態〕
　この第２実施形態は、裏面照射型のＣＭＯＳイメージセンサである固体撮像装置に本技術を適用した一例である。
　図１５に示すように、この第２実施形態に係る固体撮像装置１Ｂは、半導体層２２と、この半導体層２２の第１の面Ｓ１側に設けられた多層配線層４０と、この多層配線層４０の半導体層２２側とは反対側に設けられた支持基板６１と、を備えている。また、この第２実施形態に係る固体撮像装置１Ｂは、半導体層２２の第２の面Ｓ２の表層部に設けられたピンニング層６２と、半導体層２２の第２の面Ｓ２側である裏面側に、この半導体層２２の第２の面Ｓ２側から順次積層された固定電荷膜６３、絶縁膜６４、遮光膜６５及び平坦化膜６６と、を備えている。また、この第２実施形態に係る固体撮像装置１Ｂは、平坦化膜６６の半導体層２２側とは反対側にカラーフィルタ５１及びマイクロレンズ５２を備えている。
　ピンニング層６２は、例えばｐ型の半導体領域で構成され、半導体層２２に設けられたｎ型の半導体領域２４及び分離領域２５と接し、分離領域２５と電気的に接続されている。固定電荷膜６３は、ピンニング層６２を覆うようにして半導体層２２の第２の面Ｓ２側に設けられている。絶縁膜６４は、固定電荷膜６３を覆うようにして半導体層２２の第２の面Ｓ２側に設けられている。遮光膜６５は、絶縁膜６４の固定電荷膜６３側とは反対側に設けられている。そして、遮光膜６５は、隣り合う画素３（光電変換部２６）を仕切るように、平面視の平面パターンが格子状平面パターンになっている。平坦化膜６６は、絶縁膜６４の固定電荷膜６３側とは反対側に遮光膜６５を覆うようにして設けられている。
　この第２実施形態に係る固体撮像装置１Ｂは、上述の第１実施形態に係る固体撮像装置１Ａと同様に、半導体層２２及び多層配線層４０を備え、更に図３に示す画素ユニットＰＵ及び読出し回路１５を備えている。そして、この第２実施形態に係る固体撮像装置１Ｂは、半導体層２２の裏面Ｓ２側（入射面側）から入射した光を光電変換部２６が光電変換し、光電変換部２６で光電変換された信号電荷を転送トランジスタＴＲが電荷蓄積領域ＦＤに転送し、転送された信号電荷を電荷蓄積領域ＦＤが蓄積して保持する。そして、電荷蓄積領域ＦＤに保持された信号電荷を読出し回路１５が読出して信号電荷に基づく画素信号を出力する。
　この第２実施形態に係る固体撮像装置１Ｂにおいても、上述の第１実施形態に係る固体撮像装置１Ａと同様の効果が得られる。
　なお、この第２実施形態においても、窓部３４は、図１５に示すように、平面視で分離領域２５と重畳している。
　〔第３実施形態〕
　図１６に示すように、本技術の第３実施形態に係る固体撮像装置１Ｃは、基本的に上述の第２実施形態に係る固体撮像装置１Ｂと同様の構成になっており、以下の構成が異なっている。
　即ち、図１６に示すように、この第３実施形態に係る固体撮像装置１Ｃは、上述の第２実施形態の図１５に示す分離領域２５に替えて分離領域６８を備えている。その他の構成は、上述の第２実施形態と概ね同様である。
　図１６に示すように、分離領域６８は、半導体層２２の第２の面Ｓ２側から第１の面Ｓ１側に向かって延伸する溝部２２ａと、この溝部２２ａの内壁面及び底壁面を覆うようにして設けられた固定電荷膜６３と、この固定電荷膜６３を介して溝部２２ａ内に埋め込まれた絶縁膜６４と、平面視で溝部２２ａの外側に溝部２２ａに沿って設けられたｐ型の半導体領域６９と、を有している。ｐ型の半導体領域６９は、ピンニング層６２及びウエル領域２７と電気的に接続されている。
　分離領域６８は、上述の第１実施形態及び第２実施形態の分離領域２５と同様に、平面視で４つの光電変換部２６の周囲を囲む方形状の環状平面パターンの中に、平面視でＸ方向に延伸する分離領域２５とＹ方向に延伸する分離領域２５とが交差する格子状平面パターンを有する複合平面パターンになっている。
　この第３実施形態に係る固体撮像装置１Ｂにおいても、上述の第１実施形態に係る固体撮像装置１Ａと同様の効果が得られる。
　なお、この第３実施形態においても、窓部３４は、図１６に示すように、平面視で分離領域６８と重畳している。
　〔変形例〕
　上述の第１実施形態から第３実施形態では、１つの電荷蓄積領域ＦＤを４つの画素３（４つの光電変換部２６）で共有する画素ユニットＰＵについて説明した。しかしながら、本技術は、１つの電荷蓄積領域ＦＤを４つの画素３で共有する画素ユニットＰＵに限定されない。本技術は、例えば、図１７に示すように、１つの電荷蓄積領域ＦＤを２つの画素３（光電変換部２６）で共有する画素ユニットＰＵ１においても適用することができる。
　図１７に示すように、この変形例の画素３は、上述の第１実施形態の転送トランジスタＴＲに替えて転送トランジスタＴＲａを備えている。転送トランジスタＴＲａは、基本的に上述の転送トランジスタＴＲと同様の構成になっており、ゲート電極７１の形状が異なっている。
　転送トランジスタＴＲａのゲート電極７１は、平面視したときの平面形状が、互いに反対側に位置する２つの辺７１ａ及び７１ｂのうちの一方の辺７１ａ側に、この一方の辺７１ａ側から他方の辺７１ｂ側に向かって凹む凹部７２を有する方形状の平面パターンになっている。そして、１つの電荷蓄積領域ＦＤを共有する２つの画素３において、一方の画素３のゲート電極７１の平面形状と、他方の画素３のゲート電極７１の平面形状とが互いに反転パターンになっている。そして、各ゲート電極７１の側壁には、ゲート電極７１の周囲を囲むようにしてサイドウォールスペーサ３３が設けられている。
　２つの画素３の各々のゲート電極７１は、サイドウォールスペーサ３３を介して各々の凹部７２が互いに向かい合うようにして、２つの光電変換部２６の互いに隣り合う２つの角部側に偏って配置されている。
　２つのゲート電極７１の各々の凹部７２で囲まれた領域には、この各々の凹部７２側のサイドウォールスペーサ３３で周囲を囲まれた窓部３４が設けられている。そして、この窓部３４内に電荷蓄積領域ＦＤが設けられている。電荷蓄積領域ＦＤのコンタクト領域は、図示していないが、上述の実施形態１と同様に、周縁部が窓部３４側のサイドウォールスペーサ３３に整合して形成されている。
　そして、互いに隣り合う２つのゲート電極７１において、一方のゲート電極７１の一方の辺７１ａと他方のゲート電極７１の一方の辺７１ａとの間の離間距離Ｌ２（２つのゲート電極７１の間の離間距離）は、窓部３４側（ゲート電極７１の一方の辺７１ａ側）のサイドウォールスペーサ３３の幅Ｗ２の２倍よりも狭くなっている。そして、互いに隣り合う２つのゲート電極７１の間は、窓部３４を除いてサイドウォールスペーサ３３で閉塞されている。
　この変形例においても、上述の第１実施形態に係る固体撮像装置１Ａと同様の効果が得られる。
　なお、上述の第１実施形態から第３実施形態では１つの電荷蓄積領域ＦＤを４つの画素３で共有し、上述の変形例では１つの電荷蓄積領域ＦＤを２つの画素３で共有する場合について説明した。本技術は、１つの電荷蓄積領域ＦＤを共有する画素３の数として、上述の第１実施形態から第３実施形態及び変形例での画素３の数に限定されるものではなく、１つの電荷蓄積領域ＦＤを２つ以上の画素３で共有する場合に適用することができる。ただし、画素３の配置効率を考慮すると、本技術は、１つの電荷蓄積領域ＦＤを２つの画素３、又は４つの画素３で共有する場合に適用することが好ましい。
　〔第４実施形態〕
　上述の第１実施形態から第３実施形態及び変形例では、光電変換部２６をｎ型の半導体領域２４で構成し、電荷蓄積領域ＦＤのエクステンション領域３１及びコンタクト領域３６をｎ型の半導体領域で構成した場合について説明した。この場合、電荷蓄積領域ＦＤに蓄積（保持）される信号電荷としてのキャリアは電子（ｅ－）となる。本技術は、光電変換部２６をｎ型の半導体領域２４で構成し、電荷蓄積領域ＦＤのエクステンション領域３１及びコンタクト領域３６をｎ型の半導体領域で構成した場合に限定されるものではなく、ｐ型半導体とｎ型半導体とを入れ替えた場合においても適用することができる。この場合、分離領域２５，６８を構成する半導体領域、ウエル領域２７、ピンニング層６２及び半導体領域６９などがｎ型となる。入れ替えた場合は、電荷蓄積領域ＦＤに蓄積される信号電荷としてのキャリアは正孔（ホール）となる。
　〔第５実施形態：電子機器〕
　次に、本技術の第５実施形態に係る電子機器について、図１８を用いて説明する。
　図１８に示すように、第５実施形態に係る電子機器１００は、固体撮像装置１０１と、光学レンズ１０２と、シャッタ装置１０３と、駆動回路１０４と、信号処理回路１０５とを備えている。第５実施形態の電子機器１００は、固体撮像装置１０１として、本技術の第１実施形態に係る固体撮像装置１Ａを電子機器（例えば、カメラ）に用いた場合の実施形態を示す。
　光学レンズ１０２は、被写体からの像光（入射光１０６）を固体撮像装置１０１の撮像面上に結像させる。これにより、固体撮像装置１０１内に一定期間にわたって信号電荷が蓄積される。シャッタ装置１０３は、固体撮像装置１０１への光照射期間及び遮光期間を制御する。駆動回路１０４は、固体撮像装置１０１の転送動作及びシャッタ装置１０３のシャッタ動作を制御する駆動信号を供給する。駆動回路１０４から供給される駆動信号（タイミング信号）により、固体撮像装置１０１の信号転送を行なう。信号処理回路１０５は、固体撮像装置１０１から出力される信号（画素信号）に各種信号処理を行う。信号処理が行われた映像信号は、メモリ等の記憶媒体に記憶され、或いはモニタに出力される。
　なお、固体撮像装置１Ａを適用できる電子機器１００としては、カメラに限られるものではなく、他の電子機器にも適用することができる。例えば、携帯電話機やタブレット端末等のモバイル機器向けカメラモジュール等の撮像装置に適用してもよい。
　また、第５実施形態では、固体撮像装置１０１として、上述の第１実施形態に係る固体撮像装置１Ａを電子機器１００に用いる構成としたが、他の構成としてもよい。例えば、第２実施形態に係る固体撮像装置１Ｂ、第３実施形態に係る固体撮像装置１Ｃ及び第４実施形態に係る固体撮像装置や、変形例に係る固体撮像装置を電子機器１００に用いてもよい。
　〔移動体への応用例〕
　本技術（本開示に係る技術）は、例えば、自動車、電気自動車、ハイブリッド電気自動車、自動二輪車、自転車、パーソナルモビリティ、飛行機、ドローン、船舶、ロボット等のいずれかの種類の移動体に搭載される装置として実現されてもよい。
　図１９は、本技術が適用され得る移動体制御システムの一例である車両制御システムの概略的な構成例を示すブロック図である。
　車両制御システム１２０００は、通信ネットワーク１２００１を介して接続された複数の電子制御ユニットを備える。図１９に示した例では、車両制御システム１２０００は、駆動系制御ユニット１２０１０、ボディ系制御ユニット１２０２０、車外情報検出ユニット１２０３０、車内情報検出ユニット１２０４０、及び統合制御ユニット１２０５０を備える。また、統合制御ユニット１２０５０の機能構成として、マイクロコンピュータ１２０５１、音声画像出力部１２０５２、及び車載ネットワークＩ／Ｆ（interface）１２０５３が図示されている。
　駆動系制御ユニット１２０１０は、各種プログラムにしたがって車両の駆動系に関連する装置の動作を制御する。例えば、駆動系制御ユニット１２０１０は、内燃機関又は駆動用モータ等の車両の駆動力を発生させるための駆動力発生装置、駆動力を車輪に伝達するための駆動力伝達機構、車両の舵角を調節するステアリング機構、及び、車両の制動力を発生させる制動装置等の制御装置として機能する。
　ボディ系制御ユニット１２０２０は、各種プログラムにしたがって車体に装備された各種装置の動作を制御する。例えば、ボディ系制御ユニット１２０２０は、キーレスエントリシステム、スマートキーシステム、パワーウィンドウ装置、あるいは、ヘッドランプ、バックランプ、ブレーキランプ、ウィンカー又はフォグランプ等の各種ランプの制御装置として機能する。この場合、ボディ系制御ユニット１２０２０には、鍵を代替する携帯機から発信される電波又は各種スイッチの信号が入力され得る。ボディ系制御ユニット１２０２０は、これらの電波又は信号の入力を受け付け、車両のドアロック装置、パワーウィンドウ装置、ランプ等を制御する。
　車外情報検出ユニット１２０３０は、車両制御システム１２０００を搭載した車両の外部の情報を検出する。例えば、車外情報検出ユニット１２０３０には、撮像部１２０３１が接続される。車外情報検出ユニット１２０３０は、撮像部１２０３１に車外の画像を撮像させるとともに、撮像された画像を受信する。車外情報検出ユニット１２０３０は、受信した画像に基づいて、人、車、障害物、標識又は路面上の文字等の物体検出処理又は距離検出処理を行ってもよい。
　撮像部１２０３１は、光を受光し、その光の受光量に応じた電気信号を出力する光センサである。撮像部１２０３１は、電気信号を画像として出力することもできるし、測距の情報として出力することもできる。また、撮像部１２０３１が受光する光は、可視光であっても良いし、赤外線等の非可視光であっても良い。
　車内情報検出ユニット１２０４０は、車内の情報を検出する。車内情報検出ユニット１２０４０には、例えば、運転者の状態を検出する運転者状態検出部１２０４１が接続される。運転者状態検出部１２０４１は、例えば運転者を撮像するカメラを含み、車内情報検出ユニット１２０４０は、運転者状態検出部１２０４１から入力される検出情報に基づいて、運転者の疲労度合い又は集中度合いを算出してもよいし、運転者が居眠りをしていないかを判別してもよい。
　マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車内外の情報に基づいて、駆動力発生装置、ステアリング機構又は制動装置の制御目標値を演算し、駆動系制御ユニット１２０１０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車両の衝突回避あるいは衝撃緩和、車間距離に基づく追従走行、車速維持走行、車両の衝突警告、又は車両のレーン逸脱警告等を含むＡＤＡＳ（Advanced Driver Assistance System）の機能実現を目的とした協調制御を行うことができる。
　また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車両の周囲の情報に基づいて駆動力発生装置、ステアリング機構又は制動装置等を制御することにより、運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
　また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で取得される車外の情報に基づいて、ボディ系制御ユニット１２０２０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で検知した先行車又は対向車の位置に応じてヘッドランプを制御し、ハイビームをロービームに切り替える等の防眩を図ることを目的とした協調制御を行うことができる。
　音声画像出力部１２０５２は、車両の搭乗者又は車外に対して、視覚的又は聴覚的に情報を通知することが可能な出力装置へ音声及び画像のうちの少なくとも一方の出力信号を送信する。図１６の例では、出力装置として、オーディオスピーカ１２０６１、表示部１２０６２及びインストルメントパネル１２０６３が例示されている。表示部１２０６２は、例えば、オンボードディスプレイ及びヘッドアップディスプレイの少なくとも一つを含んでいてもよい。
　図２０は、撮像部１２０３１の設置位置の例を示す図である。
　図２０では、車両１２１００は、撮像部１２０３１として、撮像部１２１０１，１２１０２，１２１０３，１２１０４，１２１０５を有する。
　撮像部１２１０１，１２１０２，１２１０３，１２１０４，１２１０５は、例えば、車両１２１００のフロントノーズ、サイドミラー、リアバンパ、バックドア及び車室内のフロントガラスの上部等の位置に設けられる。フロントノーズに備えられる撮像部１２１０１及び車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として車両１２１００の前方の画像を取得する。サイドミラーに備えられる撮像部１２１０２，１２１０３は、主として車両１２１００の側方の画像を取得する。リアバンパ又はバックドアに備えられる撮像部１２１０４は、主として車両１２１００の後方の画像を取得する。撮像部１２１０１及び１２１０５で取得される前方の画像は、主として先行車両又は、歩行者、障害物、信号機、交通標識又は車線等の検出に用いられる。
　なお、図２０には、撮像部１２１０１ないし１２１０４の撮影範囲の一例が示されている。撮像範囲１２１１１は、フロントノーズに設けられた撮像部１２１０１の撮像範囲を示し、撮像範囲１２１１２，１２１１３は、それぞれサイドミラーに設けられた撮像部１２１０２，１２１０３の撮像範囲を示し、撮像範囲１２１１４は、リアバンパ又はバックドアに設けられた撮像部１２１０４の撮像範囲を示す。例えば、撮像部１２１０１ないし１２１０４で撮像された画像データが重ね合わせられることにより、車両１２１００を上方から見た俯瞰画像が得られる。
　撮像部１２１０１ないし１２１０４の少なくとも１つは、距離情報を取得する機能を有していてもよい。例えば、撮像部１２１０１ないし１２１０４の少なくとも１つは、複数の撮像素子からなるステレオカメラであってもよいし、位相差検出用の画素を有する撮像素子であってもよい。
　例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を基に、撮像範囲１２１１１ないし１２１１４内における各立体物までの距離と、この距離の時間的変化（車両１２１００に対する相対速度）を求めることにより、特に車両１２１００の進行路上にある最も近い立体物で、車両１２１００と略同じ方向に所定の速度（例えば、０ｋｍ／ｈ以上）で走行する立体物を先行車として抽出することができる。さらに、マイクロコンピュータ１２０５１は、先行車の手前に予め確保すべき車間距離を設定し、自動ブレーキ制御（追従停止制御も含む）や自動加速制御（追従発進制御も含む）等を行うことができる。このように運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
　例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を元に、立体物に関する立体物データを、２輪車、普通車両、大型車両、歩行者、電柱等その他の立体物に分類して抽出し、障害物の自動回避に用いることができる。例えば、マイクロコンピュータ１２０５１は、車両１２１００の周辺の障害物を、車両１２１００のドライバが視認可能な障害物と視認困難な障害物とに識別する。そして、マイクロコンピュータ１２０５１は、各障害物との衝突の危険度を示す衝突リスクを判断し、衝突リスクが設定値以上で衝突可能性がある状況であるときには、オーディオスピーカ１２０６１や表示部１２０６２を介してドライバに警報を出力することや、駆動系制御ユニット１２０１０を介して強制減速や回避操舵を行うことで、衝突回避のための運転支援を行うことができる。
　撮像部１２１０１ないし１２１０４の少なくとも１つは、赤外線を検出する赤外線カメラであってもよい。例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在するか否かを判定することで歩行者を認識することができる。かかる歩行者の認識は、例えば赤外線カメラとしての撮像部１２１０１ないし１２１０４の撮像画像における特徴点を抽出する手順と、物体の輪郭を示す一連の特徴点にパターンマッチング処理を行って歩行者か否かを判別する手順によって行われる。マイクロコンピュータ１２０５１が、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在すると判定し、歩行者を認識すると、音声画像出力部１２０５２は、当該認識された歩行者に強調のための方形輪郭線を重畳表示するように、表示部１２０６２を制御する。また、音声画像出力部１２０５２は、歩行者を示すアイコン等を所望の位置に表示するように表示部１２０６２を制御してもよい。
　以上、本技術が適用され得る車両制御システムの一例について説明した。本技術は、以上説明した構成のうち、撮像部１２０３１に適用され得る。具体的には、図１の固体撮像装置Ａは、撮像部１２０３１に適用できる。撮像部１２０３１に本技術を適用することにより、より良好な撮影画像を得ることができるため、ドライバの疲労を軽減することが可能になる。また、第２実施形態に係る固体撮像装置１Ｂ、第３実施形態に係る固体撮像装置１Ｃ及び第４実施形態に係る固体撮像装置や、変形例に係る固体撮像装置も撮像部１２０３１に適用することができる。
　〔内視鏡手術システムへの応用例〕
　本技術（本開示に係る技術）は、例えば、内視鏡手術システムに適用されてもよい。
　図２１は、本技術が適用され得る内視鏡手術システムの概略的な構成の一例を示す図である。
　図２１では、術者（医師）１１１３１が、内視鏡手術システム１１０００を用いて、患者ベッド１１１３３上の患者１１１３２に手術を行っている様子が図示されている。図示するように、内視鏡手術システム１１０００は、内視鏡１１１００と、気腹チューブ１１１１１やエネルギー処置具１１１１２等の、その他の術具１１１１０と、内視鏡１１１００を支持する支持アーム装置１１１２０と、内視鏡下手術のための各種の装置が搭載されたカート１１２００と、から構成される。
　内視鏡１１１００は、先端から所定の長さの領域が患者１１１３２の体腔内に挿入される鏡筒１１１０１と、鏡筒１１１０１の基端に接続されるカメラヘッド１１１０２と、から構成される。図示する例では、硬性の鏡筒１１１０１を有するいわゆる硬性鏡として構成される内視鏡１１１００を図示しているが、内視鏡１１１００は、軟性の鏡筒を有するいわゆる軟性鏡として構成されてもよい。
　鏡筒１１１０１の先端には、対物レンズが嵌め込まれた開口部が設けられている。内視鏡１１１００には光源装置１１２０３が接続されており、当該光源装置１１２０３によって生成された光が、鏡筒１１１０１の内部に延設されるライトガイドによって当該鏡筒の先端まで導光され、対物レンズを介して患者１１１３２の体腔内の観察対象に向かって照射される。なお、内視鏡１１１００は、直視鏡であってもよいし、斜視鏡又は側視鏡であってもよい。
　カメラヘッド１１１０２の内部には光学系及び撮像素子が設けられており、観察対象からの反射光（観察光）は当該光学系によって当該撮像素子に集光される。当該撮像素子によって観察光が光電変換され、観察光に対応する電気信号、すなわち観察像に対応する画像信号が生成される。当該画像信号は、ＲＡＷデータとしてカメラコントロールユニット（ＣＣＵ：　Ｃａｍｅｒａ　Ｃｏｎｔｒｏｌ　Ｕｎｉｔ）１１２０１に送信される。
　ＣＣＵ１１２０１は、ＣＰＵ（Central Processing Unit）やＧＰＵ（Graphics Processing Unit）等によって構成され、内視鏡１１１００及び表示装置１１２０２の動作を統括的に制御する。さらに、ＣＣＵ１１２０１は、カメラヘッド１１１０２から画像信号を受け取り、その画像信号に対して、例えば現像処理（デモザイク処理）等の、当該画像信号に基づく画像を表示するための各種の画像処理を施す。
　表示装置１１２０２は、ＣＣＵ１１２０１からの制御により、当該ＣＣＵ１１２０１によって画像処理が施された画像信号に基づく画像を表示する。
　光源装置１１２０３は、例えばＬＥＤ（Light Emitting Diode）等の光源から構成され、術部等を撮影する際の照射光を内視鏡１１１００に供給する。
　入力装置１１２０４は、内視鏡手術システム１１０００に対する入力インタフェースである。ユーザは、入力装置１１２０４を介して、内視鏡手術システム１１０００に対して各種の情報の入力や指示入力を行うことができる。例えば、ユーザは、内視鏡１１１００による撮像条件（照射光の種類、倍率及び焦点距離等）を変更する旨の指示等を入力する。
　処置具制御装置１１２０５は、組織の焼灼、切開又は血管の封止等のためのエネルギー処置具１１１１２の駆動を制御する。気腹装置１１２０６は、内視鏡１１１００による視野の確保及び術者の作業空間の確保の目的で、患者１１１３２の体腔を膨らめるために、気腹チューブ１１１１１を介して当該体腔内にガスを送り込む。レコーダ１１２０７は、手術に関する各種の情報を記録可能な装置である。プリンタ１１２０８は、手術に関する各種の情報を、テキスト、画像又はグラフ等各種の形式で印刷可能な装置である。
　なお、内視鏡１１１００に術部を撮影する際の照射光を供給する光源装置１１２０３は、例えばＬＥＤ、レーザ光源又はこれらの組み合わせによって構成される白色光源から構成することができる。ＲＧＢレーザ光源の組み合わせにより白色光源が構成される場合には、各色（各波長）の出力強度及び出力タイミングを高精度に制御することができるため、光源装置１１２０３において撮像画像のホワイトバランスの調整を行うことができる。また、この場合には、ＲＧＢレーザ光源それぞれからのレーザ光を時分割で観察対象に照射し、その照射タイミングに同期してカメラヘッド１１１０２の撮像素子の駆動を制御することにより、ＲＧＢそれぞれに対応した画像を時分割で撮像することも可能である。当該方法によれば、当該撮像素子にカラーフィルタを設けなくても、カラー画像を得ることができる。
　また、光源装置１１２０３は、出力する光の強度を所定の時間ごとに変更するようにその駆動が制御されてもよい。その光の強度の変更のタイミングに同期してカメラヘッド１１１０２の撮像素子の駆動を制御して時分割で画像を取得し、その画像を合成することにより、いわゆる黒つぶれ及び白とびのない高ダイナミックレンジの画像を生成することができる。
　また、光源装置１１２０３は、特殊光観察に対応した所定の波長帯域の光を供給可能に構成されてもよい。特殊光観察では、例えば、体組織における光の吸収の波長依存性を利用して、通常の観察時における照射光（すなわち、白色光）に比べて狭帯域の光を照射することにより、粘膜表層の血管等の所定の組織を高コントラストで撮影する、いわゆる狭帯域光観察（Narrow Band Imaging）が行われる。あるいは、特殊光観察では、励起光を照射することにより発生する蛍光により画像を得る蛍光観察が行われてもよい。蛍光観察では、体組織に励起光を照射し当該体組織からの蛍光を観察すること（自家蛍光観察）、又はインドシアニングリーン（ＩＣＧ）等の試薬を体組織に局注するとともに当該体組織にその試薬の蛍光波長に対応した励起光を照射し蛍光像を得ること等を行うことができる。光源装置１１２０３は、このような特殊光観察に対応した狭帯域光及び／又は励起光を供給可能に構成され得る。
　図２２は、図２１に示すカメラヘッド１１１０２及びＣＣＵ１１２０１の機能構成の一例を示すブロック図である。
　カメラヘッド１１１０２は、レンズユニット１１４０１と、撮像部１１４０２と、駆動部１１４０３と、通信部１１４０４と、カメラヘッド制御部１１４０５と、を有する。ＣＣＵ１１２０１は、通信部１１４１１と、画像処理部１１４１２と、制御部１１４１３と、を有する。カメラヘッド１１１０２とＣＣＵ１１２０１とは、伝送ケーブル１１４００によって互いに通信可能に接続されている。
　レンズユニット１１４０１は、鏡筒１１１０１との接続部に設けられる光学系である。鏡筒１１１０１の先端から取り込まれた観察光は、カメラヘッド１１１０２まで導光され、当該レンズユニット１１４０１に入射する。レンズユニット１１４０１は、ズームレンズ及びフォーカスレンズを含む複数のレンズが組み合わされて構成される。
　撮像部１１４０２は、撮像素子で構成される。撮像部１１４０２を構成する撮像素子は、１つ（いわゆる単板式）であってもよいし、複数（いわゆる多板式）であってもよい。撮像部１１４０２が多板式で構成される場合には、例えば各撮像素子によってＲＧＢそれぞれに対応する画像信号が生成され、それらが合成されることによりカラー画像が得られてもよい。あるいは、撮像部１１４０２は、３Ｄ（Ｄｉｍｅｎｓｉｏｎａｌ）表示に対応する右目用及び左目用の画像信号をそれぞれ取得するための１対の撮像素子を有するように構成されてもよい。３Ｄ表示が行われることにより、術者１１１３１は術部における生体組織の奥行きをより正確に把握することが可能になる。なお、撮像部１１４０２が多板式で構成される場合には、各撮像素子に対応して、レンズユニット１１４０１も複数系統設けられ得る。
　また、撮像部１１４０２は、必ずしもカメラヘッド１１１０２に設けられなくてもよい。例えば、撮像部１１４０２は、鏡筒１１１０１の内部に、対物レンズの直後に設けられてもよい。
　駆動部１１４０３は、アクチュエータによって構成され、カメラヘッド制御部１１４０５からの制御により、レンズユニット１１４０１のズームレンズ及びフォーカスレンズを光軸に沿って所定の距離だけ移動させる。これにより、撮像部１１４０２による撮像画像の倍率及び焦点が適宜調整され得る。
　通信部１１４０４は、ＣＣＵ１１２０１との間で各種の情報を送受信するための通信装置によって構成される。通信部１１４０４は、撮像部１１４０２から得た画像信号をＲＡＷデータとして伝送ケーブル１１４００を介してＣＣＵ１１２０１に送信する。
　また、通信部１１４０４は、ＣＣＵ１１２０１から、カメラヘッド１１１０２の駆動を制御するための制御信号を受信し、カメラヘッド制御部１１４０５に供給する。当該制御信号には、例えば、撮像画像のフレームレートを指定する旨の情報、撮像時の露出値を指定する旨の情報、並びに／又は撮像画像の倍率及び焦点を指定する旨の情報等、撮像条件に関する情報が含まれる。
　なお、上記のフレームレートや露出値、倍率、焦点等の撮像条件は、ユーザによって適宜指定されてもよいし、取得された画像信号に基づいてＣＣＵ１１２０１の制御部１１４１３によって自動的に設定されてもよい。後者の場合には、いわゆるＡＥ（Auto Exposure）機能、ＡＦ（Auto Focus）機能及びＡＷＢ（Auto White Balance）機能が内視鏡１１１００に搭載されていることになる。
　カメラヘッド制御部１１４０５は、通信部１１４０４を介して受信したＣＣＵ１１２０１からの制御信号に基づいて、カメラヘッド１１１０２の駆動を制御する。
　通信部１１４１１は、カメラヘッド１１１０２との間で各種の情報を送受信するための通信装置によって構成される。通信部１１４１１は、カメラヘッド１１１０２から、伝送ケーブル１１４００を介して送信される画像信号を受信する。
　また、通信部１１４１１は、カメラヘッド１１１０２に対して、カメラヘッド１１１０２の駆動を制御するための制御信号を送信する。画像信号や制御信号は、電気通信や光通信等によって送信することができる。
　画像処理部１１４１２は、カメラヘッド１１１０２から送信されたＲＡＷデータである画像信号に対して各種の画像処理を施す。
　制御部１１４１３は、内視鏡１１１００による術部等の撮像、及び、術部等の撮像により得られる撮像画像の表示に関する各種の制御を行う。例えば、制御部１１４１３は、カメラヘッド１１１０２の駆動を制御するための制御信号を生成する。
　また、制御部１１４１３は、画像処理部１１４１２によって画像処理が施された画像信号に基づいて、術部等が映った撮像画像を表示装置１１２０２に表示させる。この際、制御部１１４１３は、各種の画像認識技術を用いて撮像画像内における各種の物体を認識してもよい。例えば、制御部１１４１３は、撮像画像に含まれる物体のエッジの形状や色等を検出することにより、鉗子等の術具、特定の生体部位、出血、エネルギー処置具１１１１２の使用時のミスト等を認識することができる。制御部１１４１３は、表示装置１１２０２に撮像画像を表示させる際に、その認識結果を用いて、各種の手術支援情報を当該術部の画像に重畳表示させてもよい。手術支援情報が重畳表示され、術者１１１３１に提示されることにより、術者１１１３１の負担を軽減することや、術者１１１３１が確実に手術を進めることが可能になる。
　カメラヘッド１１１０２及びＣＣＵ１１２０１を接続する伝送ケーブル１１４００は、電気信号の通信に対応した電気信号ケーブル、光通信に対応した光ファイバ、又はこれらの複合ケーブルである。
　ここで、図示する例では、伝送ケーブル１１４００を用いて有線で通信が行われていたが、カメラヘッド１１１０２とＣＣＵ１１２０１との間の通信は無線で行われてもよい。
　以上、本技術が適用され得る内視鏡手術システムの一例について説明した。本技術は、以上説明した構成のうち、撮像部１１４０２に適用され得る。具体的には、図１の固体撮像装置１Ａは、撮像部１０４０２に適用することができる。撮像部１０４０２に本技術を適用することにより、より鮮明な術部画像を得ることができるため、術者が術部を確実に確認することが可能になる。また、上述の第２実施形態に係る固体撮像装置１Ｂ、第３実施形態に係る固体撮像装置１Ｃ及び第４実施形態に係る固体撮像装置や、変形例に係る固体撮像装置も撮像部１０４０２に適用することができる。
　なお、ここでは、一例として内視鏡手術システムについて説明したが、本技術は、その他、例えば、顕微鏡手術システム等に適用されてもよい。
　なお、本技術は、以下のような構成としてもよい。
（１）
　半導体層に設けられ、かつ互いに隣り合う複数の画素で共有された電荷蓄積領域と、
　前記半導体層に前記複数の画素の各々の画素毎に設けられた光電変換部と、
　前記半導体層に前記複数の画素の各々の画素毎に設けられ、かつ前記光電変換部で光電変換された信号電荷を前記電荷蓄積領域に転送する転送トランジスタと、
　前記転送トランジスタのゲート電極の側壁に前記ゲート電極を囲むようにして設けられたサイドウォールスペーサと、
　前記複数の画素の各々の前記転送トランジスタの前記サイドウォールスペーサで周囲を囲まれた窓部と、を備え、
　前記電荷蓄積領域は、前記窓部内の前記半導体層に、周縁部が前記窓部の前記サイドウォールスペーサに整合して設けられたコンタクト領域を含む、固体撮像装置。
（２）
　前記電荷蓄積領域は、前記ゲート電極に整合して前記半導体層に設けられ、前記コンタクト領域よりも低不純物濃度で構成されたエクステンション領域を更に含む、上記（１）に記載の固体撮像装置。
（３）
　前記サイトウォールスペーサは、前記ゲート電極に整合して設けられている、上記（１）又は（２）に記載の固体撮像装置。
（４）
　互いに隣り合う２つの前記ゲート電極の間は、前記窓部を除いて前記サイドウォールスペーサで閉塞されている、上記（１）から（３）の何れかに記載の固体撮像装置。
（５）
　互いに隣り合う２つの前記ゲート電極の離間距離は、前記窓部側の前記サイドウォールスペーサの幅の２倍よりも狭い、上記上記（１）から（４）の何れかに記載の固体撮像装置。
（６）
　前記光電変換部は、前記半導体層に設けられた分離領域で前記画素毎に区画され、
　前記窓部は、平面視で前記分離領域と重畳している、上記（１）から（５）の何れかに記載の固体撮像装置。
（７）
　前記電荷蓄積領域と電気的に接続された読出し回路を更に備えている、上記（１）から（６）の何れかに記載の固体撮像装置。
（８）
　前記読出し回路は、前記電荷蓄積領域の信号電位を所定の電位にリセットするリセットトランジスタと、
　前記電荷蓄積領域に保持された信号電荷のレベルに応じた電圧の信号を生成する増幅トランジスタと、
　前記増幅トランジスタからの前記電圧の信号の出力タイミングを制御する選択トランジスタと、
　を含む、上記（７）に記載の固体撮像装置。
（９）
　前記半導体層の光入射面側に設けられた多層配線層と、
　前記多層配線層の前記半導体層側とは反対側に設けられたマイクロレンズと、
　を更に備えている、上記（１）から（８）の何れかに記載の固体撮像装置。
（１０）
　前記半導体層の光入射面側とは反対側に設けられた多層配線層と、
　前記半導体層の前記光入射面側に設けられたマイクロレンズと、
　を更に備えている、上記（１）から（８）の何れかに記載の固体撮像装置。
（１１）
　固体撮像装置と、被写体からの像光を前記固体撮像装置の撮像面上に結像させる光学レンズと、上記固体撮像装置から出力される信号に信号処理を行う信号処理回路と、を備え、
　前記固体撮像装置は、
　半導体層に設けられ、かつ互いに隣り合う複数の画素で共有された電荷蓄積領域と、
　前記半導体層に前記複数の画素の各々の画素毎に設けられた光電変換部と、
　前記半導体層に前記複数の画素の各々の画素毎に設けられ、かつ前記光電変換部で光電変換された信号電荷を前記電荷蓄積領域に転送する転送トランジスタと、
　前記転送トランジスタのゲート電極の側壁に前記ゲート電極を囲むようにして設けられたサイドウォールスペーサと、
　前記複数の画素の各々の前記転送トランジスタの前記サイドウォールスペーサで周囲を囲まれた窓部と、を備え、
　前記電荷蓄積領域は、前記窓部内の前記半導体層に、周縁部が前記窓部の前記サイドウォールスペーサに整合して設けられたコンタクト領域を含む、電子機器。
　本技術の範囲は、図示され記載された例示的な実施形態に限定されるものではなく、本技術が目的とするものと均等な効果をもたらす全ての実施形態をも含む。さらに、本技術の範囲は、請求項により画される発明の特徴の組み合わせに限定されるものではなく、全ての開示されたそれぞれの特徴のうち特定の特徴のあらゆる所望する組み合わせによって画されうる。
　１Ａ，１Ｂ，１Ｃ…固体撮像装置
　２…半導体チップ、２Ａ…画素領域、２Ｂ…周辺領域、３…画素
　４…垂直駆動回路、５…カラム信号処理回路、６…水平駆動回路、７…出力回路、８…制御回路、１０…画素駆動線、１２…水平信号線、１３…ロジック回路、１４…ボンディングパッド、１５…読出し回路
　２０…半導体基体、２１…半導体基板、２２…半導体層、２２ａ…溝部、２３…犠牲絶縁膜、２４…半導体領域、２５…分離領域、２６…光電変換部、２７…ウエル領域、２８…ゲート絶縁膜、２９…ゲート電極
　３０…不純物イオン、３１…エクステンション領域、３２…絶縁膜、３３…サイドウォールスペーサ、３４…窓部、３５…不純物イオン、３６…コンタクト領域、３７…不純物イオン、３８…ｐ型の半導体領域
　４０…多層配線層、４１…層間絶縁層、４２…配線
　５１…カラーフィルタ、５２…マイクロレンズ
　６１…支持基板、６２…ピンニング層、６３…固定電荷膜、６４…絶縁膜、６５…遮光膜、６６…平坦化膜、６８…分離領域、６９…半導体領域
　７１…ゲート電極、７２…凹部
　１００…電子機器、１０１…固体撮像装置、１０２…光学レンズ、１０３…シャッタ装置、１０４…駆動回路、１０５…信号処理回路、１０６…入射光
　ＦＤ…電荷蓄積領域、Ｌ１，Ｌ２…離間距離、ＰＤ 光電変換素子、ＰＵ，ＰＵ１…画素ユニット、ＲＭ１，ＲＭ２，ＲＭ３…マスク、
　ＲＳＴ…リセットトランジスタ、Ｓ１…第１の面、Ｓ２…第２の面、ＳＥＬ…選択トランジスタ、ＴＲ，ＴＲａ…転送トランジスタ
　Ｖｄｄ…電源線、Ｗ１，Ｗ２…幅
 

Claims (11)

  1. 　半導体層に設けられ、かつ互いに隣り合う複数の画素で共有された電荷蓄積領域と、
    　前記半導体層に前記複数の画素の各々の画素毎に設けられた光電変換部と、
    　前記半導体層に前記複数の画素の各々の画素毎に設けられ、かつ前記光電変換部で光電変換された信号電荷を前記電荷蓄積領域に転送する転送トランジスタと、
    　前記転送トランジスタのゲート電極の側壁に前記ゲート電極を囲むようにして設けられたサイドウォールスペーサと、
    　前記複数の画素の各々の前記転送トランジスタの前記サイドウォールスペーサで周囲を囲まれた窓部と、を備え、
    　前記電荷蓄積領域は、前記窓部内の前記半導体層に、周縁部が前記窓部の前記サイドウォールスペーサに整合して設けられたコンタクト領域を含む、
    　固体撮像装置。
  2. 　前記電荷蓄積領域は、前記ゲート電極に整合して前記半導体層に設けられ、前記コンタクト領域よりも低不純物濃度で構成されたエクステンション領域を更に含む、請求項１に記載の固体撮像装置。
  3. 　前記サイトウォールスペーサは、前記ゲート電極に整合して設けられている、請求項１に記載の固体撮像装置。
  4. 　互いに隣り合う２つの前記ゲート電極の間は、前記窓部を除いて前記サイドウォールスペーサで閉塞されている、請求項１に記載の固体撮像装置。
  5. 　互いに隣り合う２つの前記ゲート電極の離間距離は、前記窓部側の前記サイドウォールスペーサの幅の２倍よりも狭い、請求項１に記載の固体撮像装置。
  6. 　前記光電変換部は、前記半導体層に設けられた分離領域で前記画素毎に区画され、
    　前記窓部は、平面視で前記分離領域と重畳している、
    　請求項１に記載の固体撮像装置。
  7. 　前記電荷蓄積領域と電気的に接続された読出し回路を更に備えている、請求項１に記載の固体撮像装置。
  8. 　前記読出し回路は、前記電荷蓄積領域の信号電位を所定の電位にリセットするリセットトランジスタと、
    　前記電荷蓄積領域に保持された信号電荷のレベルに応じた電圧の信号を生成する増幅トランジスタと、
    　前記増幅トランジスタからの前記電圧の信号の出力タイミングを制御する選択トランジスタと、
    　を含む、請求項７に記載の固体撮像装置。
  9. 　前記半導体層の光入射面側に設けられた多層配線層と、
    　前記多層配線層の前記半導体層側とは反対側に設けられたマイクロレンズと、
    　を更に備えている、請求項１に記載の固体撮像装置。
  10. 　前記半導体層の光入射面側とは反対側に設けられた多層配線層と、
    　前記半導体層の前記光入射面側に設けられたマイクロレンズと、
    　を更に備えている、請求項１に記載の固体撮像装置。
  11. 　固体撮像装置と、被写体からの像光を前記固体撮像装置の撮像面上に結像させる光学レンズと、上記固体撮像装置から出力される信号に信号処理を行う信号処理回路と、を備え、
    　前記固体撮像装置は、
    　半導体層に設けられ、かつ互いに隣り合う複数の画素で共有された電荷蓄積領域と、
    　前記半導体層に前記複数の画素の各々の画素毎に設けられた光電変換部と、
    　前記半導体層に前記複数の画素の各々の画素毎に設けられ、かつ前記光電変換部で光電変換された信号電荷を前記電荷蓄積領域に転送する転送トランジスタと、
    　前記転送トランジスタのゲート電極の側壁に前記ゲート電極を囲むようにして設けられたサイドウォールスペーサと、
    　前記複数の画素の各々の前記転送トランジスタの前記サイドウォールスペーサで周囲を囲まれた窓部と、を備え、
    　前記電荷蓄積領域は、前記窓部内の前記半導体層に、周縁部が前記窓部の前記サイドウォールスペーサに整合して設けられたコンタクト領域を含む、電子機器。
PCT/JP2021/039480 2020-12-15 2021-10-26 固体撮像装置及び電子機器 WO2022130791A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020207784A JP2022094729A (ja) 2020-12-15 2020-12-15 固体撮像装置及び電子機器
JP2020-207784 2020-12-15

Publications (1)

Publication Number Publication Date
WO2022130791A1 true WO2022130791A1 (ja) 2022-06-23

Family

ID=82059751

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2021/039480 WO2022130791A1 (ja) 2020-12-15 2021-10-26 固体撮像装置及び電子機器

Country Status (2)

Country Link
JP (1) JP2022094729A (ja)
WO (1) WO2022130791A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024075405A1 (ja) * 2022-10-04 2024-04-11 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018207000A (ja) * 2017-06-06 2018-12-27 ルネサスエレクトロニクス株式会社 半導体装置
JP2019204840A (ja) * 2018-05-22 2019-11-28 ルネサスエレクトロニクス株式会社 固体撮像素子及び固体撮像素子の製造方法
JP2020088380A (ja) * 2018-11-16 2020-06-04 ソニーセミコンダクタソリューションズ株式会社 撮像装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018207000A (ja) * 2017-06-06 2018-12-27 ルネサスエレクトロニクス株式会社 半導体装置
JP2019204840A (ja) * 2018-05-22 2019-11-28 ルネサスエレクトロニクス株式会社 固体撮像素子及び固体撮像素子の製造方法
JP2020088380A (ja) * 2018-11-16 2020-06-04 ソニーセミコンダクタソリューションズ株式会社 撮像装置

Also Published As

Publication number Publication date
JP2022094729A (ja) 2022-06-27

Similar Documents

Publication Publication Date Title
US20240186354A1 (en) Solid-state imaging element and electronic apparatus
KR102664630B1 (ko) 촬상 소자, 전자 기기
WO2021015009A1 (en) Solid-state imaging device and electronic apparatus
JP7558164B2 (ja) 固体撮像素子、固体撮像素子の製造方法
WO2022130791A1 (ja) 固体撮像装置及び電子機器
WO2021241010A1 (ja) 受光素子、固体撮像装置及び電子機器
JP2019165066A (ja) 撮像素子、電子機器
CN115023811A (zh) 成像元件、制造方法和电子装置
US20240313014A1 (en) Imaging apparatus and electronic device
WO2024154666A1 (ja) 半導体装置
WO2023210238A1 (ja) 光検出装置及び電子機器
WO2024154600A1 (ja) 半導体装置
WO2024214389A1 (ja) 光検出装置、電子機器及び半導体装置
WO2021172176A1 (ja) 固体撮像装置及び電子機器
WO2022145190A1 (ja) 固体撮像装置および電子機器
WO2024057805A1 (ja) 撮像素子および電子機器
US20240379709A1 (en) Light detection device, method of manufacturing light detection device, and electronic equipment
WO2022259855A1 (ja) 半導体装置およびその製造方法、並びに電子機器
WO2024034411A1 (ja) 半導体装置およびその製造方法
WO2023248926A1 (ja) 撮像素子及び電子機器
WO2023017640A1 (ja) 撮像装置及び電子機器
WO2022137864A1 (ja) 撮像装置及び電子機器
KR20230157329A (ko) 촬상 소자 및 촬상 장치
TW202345371A (zh) 光檢測裝置
KR20240160598A (ko) 광 검출 장치

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 21906155

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 21906155

Country of ref document: EP

Kind code of ref document: A1