[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

WO2022151723A1 - 比较系统 - Google Patents

比较系统 Download PDF

Info

Publication number
WO2022151723A1
WO2022151723A1 PCT/CN2021/111486 CN2021111486W WO2022151723A1 WO 2022151723 A1 WO2022151723 A1 WO 2022151723A1 CN 2021111486 W CN2021111486 W CN 2021111486W WO 2022151723 A1 WO2022151723 A1 WO 2022151723A1
Authority
WO
WIPO (PCT)
Prior art keywords
signal
comparison
data
unit
codes
Prior art date
Application number
PCT/CN2021/111486
Other languages
English (en)
French (fr)
Inventor
冀康灵
Original Assignee
长鑫存储技术有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 长鑫存储技术有限公司 filed Critical 长鑫存储技术有限公司
Priority to EP21854922.8A priority Critical patent/EP4050608B1/en
Priority to JP2022538713A priority patent/JP2023512892A/ja
Priority to KR1020227021376A priority patent/KR102673257B1/ko
Priority to US17/669,565 priority patent/US11935616B2/en
Publication of WO2022151723A1 publication Critical patent/WO2022151723A1/zh
Priority to JP2024064892A priority patent/JP2024096874A/ja

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/38—Response verification devices
    • G11C29/42—Response verification devices using error correcting codes [ECC] or parity check

Definitions

  • the generation principle of the first check code will be described below with reference to FIG. 5 and FIG. 6 .
  • the specific first check code is affected after the specific data error occurs here means that after the specific data error occurs, if the specific first check code obtained by the first encoding operation is re-executed, the specific first check code will be changed. It is different from the first check code formed before the data error occurs.
  • the characteristic of the NOR gate unit 303 is that if the input terminals are all 0, the output is 1, and if the input terminal has one or more 1s, the output terminal is 0.
  • the NOR gate unit has three input terminals; the NOR gate unit 303 is further configured so that if the number of unselected operation codes is 2, one input terminal of the NOR gate unit 303 is grounded to Vss.
  • the number of second AND cells 304 is the same as the number of bits in the same byte. In the embodiment of the present application, if N is 8, there are 8 second AND gate units 304 correspondingly, and it is determined whether there is erroneous data in the byte and which bit occurs according to the outputs of the 8 second AND gate units 304 mistake.
  • the input terminal of the unused first AND gate unit 302 is connected to the power supply, the input terminal of the unused NOR gate unit 303 is grounded, and the first operational code is connected to the input terminal of the decoder 301. Therefore, the decoding unit 301 only uses 8 wires to connect the input terminals, and each wire transmits a first operation code or a second operation code, which saves lines and area, and helps to improve the decoding speed.

Landscapes

  • Detection And Correction Of Errors (AREA)

Abstract

一种比较系统包括，至少一个比较电路，比较电路包括：共用模块，连接电源信号以及接地信号，并基于第一信号以及第二信号控制输出所述电源信号或者所述接地信号，所述第一信号与所述第二信号反相；第一逻辑单元，连接所述共用模块，被配置为接收第三信号和第四信号，所述第三信号与所述第四信号反相，并输出第一运算信号，所述第一运算信号为所述第一信号与所述第三信号的异或；第二逻辑单元，连接所述共用模块，被配置为接收所述第三信号和所述第四信号并输出第二运算信号，所述第二运算信号为所述第一信号与所述第三信号的同或。该系统有利于提高比较系统的运算速度。

Description

比较系统
相关申请的交叉引用
本申请基于申请号为202110049123.4、申请日为2021年01月14日的中国专利申请提出，并要求该中国专利申请的优先权，该中国专利申请的全部内容在此引入本申请作为参考。
技术领域
本申请实施例涉及但不限于一种比较系统。
背景技术
半导体存储可以分为非易失性存储和易失性存储。动态随机存取存储器(Dynamic Random Access Memory，DRAM)作为易失性存储，具备存储密度高、读写速度快等优点，广泛用于各种电子系统中。
随着DRAM的制程工艺越来越先进、存储密度越来越高，DRAM中存储数据可能会发生错误，严重影响DRAM性能。因此，DRAM中通常采用纠错码(ECC，Error Checking and Correction or Error correction Coding)技术来对存储数据的错误进行检测或修正。
发明内容
本申请实施例提供一种比较系统，包括：包括至少一个比较电路，所述比较电路包括：共用模块，连接电源信号以及接地信号，并基于第一信号以及第二信号控制输出所述电源信号或者所述接地信号，所述第一信号与所述第二信号反相；第一逻辑单元，连接所述共用模块，被配置为接收第三信号和第四信号，所述第三信号与所述第四信号反相，并输出第一运算信号，所述第一运算信号为所述第一信号与所述第三信号的异或；第二逻辑单元，连接所述共用模块，被配置为接收所述第三信号和所述第四信号并输出第二运算信号，所述第二运算信号为所述第一信号与所述第三信号的同或。
附图说明
一个或多个实施例通过与之对应的附图中的图片进行示例性说明，这些示例性说明并不构成对实施例的限定，附图中具有相同参考数字标号的元件表示为类似的元件，除非有特别申明，附图中的图不构成比例限制。
图1为本申请实施例提供的比较系统中比较电路的功能框图；
图2为本申请实施例提供的比较系统中比较电路的电路结构示意图；
图3为本申请实施例提供的比较系统的电路结构示意图；
图4为本申请实施例提供的比较系统与存储系统的示意图；
图5为本申请实施例提供的多个数据的分类示意图以及与第一校验码以及第二校验码之间的关系示意图；
图6示意出了字节0对应的第一校验码的放大示意图；
图7为本申请的一些实施例提供的比较系统的功能框图；
图8示意出了对所有字节进行第二编码运算的原理示意图；
图9为本申请实施例提供的存储系统中译码模块的具体结构示意图；
图10为本申请实施例提供的译码模块中字节5对应的译码单元的放大结构示意图。
具体实施方式
本申请实施例提供一种比较系统，其中，被配置为实现异或的第一逻辑单元与被配置为实现同或的第二逻辑单元共用同一共用模块，有利于减小电路面积，同时可以使得第一逻辑单元和第二逻辑单元的面积设置得更大，进一步提高第一逻辑单元和第二逻辑单元的驱动能力，提高异或运算以及同或运算的运算速度，从而有利于提高存储系统进行检错纠错的速度。
为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合附图对本申请的各实施例进行详细的阐述。然而，本领域的普通技术人员可以理解，在本申请各实施例中，为了使读者更好地理解本申请而提出了许多技术细节。但是，即使没有这些技术细节和基于以下各实施例的种种变化和修改，也可以实现本申请所要求保护的技术方案。
图1为本申请实施例提供的比较系统中比较电路的功能框图，图2为本申请实施例提供的比较系统中比较电路的电路结构示意图，图3为本申请实施例提供的比较系统的电路结构示意图。
参考图1，本申请实施例中，比较系统包括至少一个比较电路1，该比较电路1包括：共用模块10，连接电源信号Vcc以及接地信号Vss，并基于第一信号B以及第二信号BN控制输出电源信号Vcc或者接地信号Vss，第一信号B与第二信号BN反相；第一逻辑单元11，连接共用模块10，被配置为接收第三信号A和第四信号AN，第三信号A和第四信号AN反相，并输出第一运算信号Y，第一运算信号Y为第一信号B与第三信号A的异或；第二逻辑单元12，连接共用模块10，被配置为接收第三信号A和第四信号AN并 输出第二运算信号YN，第二运算信号YN为第一信号B与第三信号A的同或。
需要说明的是，共用模块10与第一逻辑单元11、第二逻辑单元12之间的连线表示它们之间的信号传输关系，并非表示只有一条信号线，可以是一条信号线，也可以是多条信号线。
以下将结合附图对本申请实施例提供的比较系统进行详细说明。
本申请实施例中，参考图2，共用模块10(参考图1)包括：第一共用单元21，连接电源信号Vcc，并基于第一信号B以及第二信号BN控制输出电源信号Vcc；第二共用单元22，连接接地信号Vss，并基于第一信号B以及第二信号BN控制输出接地信号Vss；其中，第一逻辑单元11(参考图1)连接在第一共用单元21以及第二共用单元22之间，第二逻辑单元12(参考图1)连接在第一共用单元21以及第二共用单元22之间。
在本申请实施例中，参考图2，第一共用单元21包括：第零PMOS管MP0，栅极接收第一信号B，源极连接电源信号Vcc；第七PMOS管MP7，栅极接收第二信号BN，源极连接电源信号Vcc。第一信号B为高电平、第二信号BN为低电平时，第零PMOS管MP0截止且第七PMOS管MP7导通；第一信号B为低电平、第二信号BN为高电平时，第零PMOS管MP0导通且第七PMOS管MP7截止。
第二共用单元22包括：第零NMOS管MN0，栅极接收第一信号B，源极连接接地信号Vss；第七NMOS管MN7，栅极接收第二信号BN，源极连接接地信号Vss。第一信号B高电平、第二信号BN为低电平时，第零NMOS管MN0导通且第七NMOS管MN7截止；第一信号B低电平、第二信号BN为高电平时，第零NMOS管MN0截止且第七NMOS管MN7导通。
本申请实施例中，第一逻辑单元11包括：第一PMOS管MP1，栅极接收第四信号AN，源极连接第零PMOS管MP0的漏极；第一NMOS管MN1，栅极接收第三信号A，漏极连接第一PMOS管MP1的漏极，源极连接第零NMOS管MN0的漏极；第四PMOS管MP4，栅极接收第三信号A，源极连接第七PMOS管MP7的漏极；第四NMOS管MN4，栅极接收第四信号AN， 漏极连接第四PMOS管MP4的漏极，源极连接第七NMOS管MN7的漏极。
第二逻辑单元12包括：第二PMOS管MP2，栅极接收第三信号A，源极连接第零PMOS管MP0的漏极；第二NMOS管MN2，栅极接收第四信号AN，漏极连接第二PMOS管MP2的漏极，源极连接第零NMOS管MN0的漏极；第五PMOS管MP5，栅极接收第四信号AN，源极连接第七PMOS管MP7的漏极；第五NMOS管MN5，栅极接收第三信号A，漏极连接第五PMOS管MP5的漏极，源极连接第七NMOS管MN7的漏极。
此外，第一PMOS管MP1的漏极与第四PMOS管MP4的漏极连接，输出第一运算信号Y；第二PMOS管MP2的漏极与第五PMOS管MP5的漏极连接，输出第二运算信号YN。
另外，如图3所示，比较系统还可以包括多个比较电路1，其中，部分比较电路1的输出可以作为另一些比较电路1的输入。该比较系统可以应用于存储系统，例如，可以用于对存储系统的纠错码技术中。
本申请实施例提供的比较系统，其中，被配置为实现异或逻辑的第一逻辑单元11以及被配置为实现同或逻辑的第二逻辑单元12连接同一共用模块10，因而可以减小共用模块10的电路结构占用的面积，进一步地，可以将第一逻辑单元11和第二逻辑单元12对应的电路面积设置的更大一些，从而提高第一逻辑单元11以及第二逻辑单元12具有的驱动能力，进而提高比较系统进行同或运算以及异或运算的运算速率。
本申请的一些实施例中，还提供一种比较系统，该比较系统与前述实施例大致相同，主要区别包括该比较系统还可以应用于存储系统，以下将结合附图对该比较系统进行详细说明，需要说明的是，与上述实施例相同或相应的部分，可参考前述实施例的详细说明，以下将不做赘述。
图4为本申请实施例提供的比较系统与存储系统的示意图。
本申请的一些实施例中，比较系统20包括至少一个比较电路，且该比较电路包括共用模块、第一逻辑单元以及第二逻辑单元，有关比较电路的具体结构说明可参考前述实施例的详细说明。
本申请实施例中，如图4所示，比较系统20应用于存储系统101，存储 系统101在读写操作期间写入或读取多个数据，且多个数据分为M个字节，每一字节具有N个数据，M和N均为正自然数。
比较系统20被配置为，接收多个数据，每一数据作为第一信号或者第三信号，且基于每一个字节中的若干数据进行第一编码运算产生X个第一校验码，同一第一校验码对应的若干数据在不同字节中的比特位相同，且基于若干字节中的所有数据进行第二编码运算产生Y个第二校验码，其中，X个第一校验码用于对每一字节中的N个数据进行检错和/或纠错，Y个第二校验码用于对M个字节进行检错和/或纠错，X和Y均为正自然数。
在本申请实施例中，存储系统101可以为DRAM，例如可以为DDR4、LPDDR4、DDR5或者LPDDR5；存储系统101可以为其他类型的存储系统，例如为NAND、NOR、FeRAM、PcRAM等非易失性存储器。对于该存储系统101而言，将数据划分为不同的字节，且第一校验码用于对每一字节中的N个数据进行检错和/或纠错，第二校验码用于对M个字节进行检错和/或纠错，这种检错纠错的编码方式不仅能够实现ECC，且还能够使用更少的硬件电路来实现ECC，有利于降低存储系统的功耗且优化ECC的速度以及结果。
需要注意的是，本申请实施例中所称的第一校验码用于对每一字节中的N个数据进行检错和/或纠错，第二校验码用于对M个字节进行检错和/或纠错，应当理解为，所有的第一校验码和第二校验码共同用于对M个字节的所有数据进行检错和/或纠错，第二校验码将用于定位发生错误的数据位于M个字节中哪个字节，第一校验码将用于定位发生错误的数据位于该字节中的哪个比特位。
通常的，字节是数据处理的基本单位。以字节为单位存储和解释信息，规定1个字节由8个二进制位构成，即1个字节等于8个比特，8比特中每个比特具有相应的比特位，即1Byte＝8bit。基于此，本申请实施例中，N为8，以使每个字节中的比特位最大化，因而有利于提高比较系统20所需电路的利用率。可以理解的是，在其他实施例中，N也可以为其他合适的正整数。
以存储系统101在单次读写操作期间传输的数据为128位(即128比特)作为示例，则M为16，N为8。需要说明的是，在其他实施例中，根据存储 系统在读写操作期间传输的数据位数的不同，M也可以其他合适的正整数，满足M*N与读写操作期间传输的数据的位数相等即可。
图5为本申请实施例提供的多个数据的分类示意图以及与第一校验码以及第二校验码之间的关系示意图，N个数据中每一数据的比特位不同。在本申请实施例中，如图5所示，对于每一字节，N个数据具有按照自然数递增的从第0至第7的比特位；对于所有字节，M个字节划分为从第0按照自然数递增至第15的16个字节。另外，对于不同的字节而言，字节内具有的N个数据均具有从第0递增至第7的8个比特位。
需要说明的是，由于位置的限制，图5中实际应该为同一个行的表格拆分成了三个表格，实际为一个完整的表格。为便于图示，图6示意出了字节0对应的第一校验码的放大示意图。
图7为本申请实施例提供的比较系统的功能框图。如图7所示，比较系统20(参考图4)包括：第一比较模块102，第一比较模块102由多个前述的比较电路构成，被配置为，在存储系统101(参考图4)写入操作期间，接收多个数据并进行比较处理，以生成X个第一校验码和Y个第二校验码。
第一比较模块102包括多个比较电路，因而可以对多个数据中的若干个数据进行同或运算或者异或运算，从而生成第一校验码和第二校验码。
在本申请实施例中，如图7所示，第一比较模块102包括：多个第一比较单元112，每一第一比较单元112被配置为在存储系统101写入操作期间，接收每一字节中的若干数据并进行比较处理，并输出一第一校验码，其中，每一第一比较单元112对应接收字节中不同的比特位组合的若干数据；多个第二比较单元122，每一第二比较单元122被配置为在存储系统101写入操作期间，接收若干字节中的所有数据并进行比较处理，并输出一第二校验码，且每一第二比较单元122对应接收不同字节组合的所有数据。
第一比较单元112由若干前述的比较电路构成，第二比较单元122由若干前述的比较电路构成。以下将对第一比较单元112和第二比较单元122进行详细说明。
2 X≥N，且每一第一校验码由所有字节中的若干数据进行第一编码运算得 到，且每一第一校验码所对应的若干数据对应字节中不同的比特位组合。也就是说，每一第一校验码选取每一字节中的多个比特位的数据进行第一编码运算得到，且对于同一第一校验码而言所有字节中被选中的比特位组合相同，对于不同的第一校验码而言N个数据中被选中的比特位组合不同。
在本申请实施例中，不同的第一校验码基于所有字节中不同的数据进行第一编码运算得到，以使得对于不同的第一校验码而言，影响第一校验码的结果的比特位不同。同时，由于2 X≥N，可以使得每一比特位被选中进行第一编码运算得到的第一校验码不完全相同，以便通过分析，可以获取是哪一个比特位对应的数据发生了错误。其中，第一编码运算由第一比较单元112进行，即由第一比较单元112进行异或运算或者同或运算。
本申请实施例中，M为16，N为8，X为3；第一比较单元112的数量为3，第二比较单元122的数量为5。X为3，既能够满足不同比特位的数据的错误均能够被指示出来，且还能够减小第一比较单元112的硬件电路的复杂性。
在本申请的一些实施例中，3个第一校验码按照比特位从低位到高位的排序包括第0位第一校验码、第1位第一校验码以及第2位第一校验码，N个数据具有从第0按照自然数递增至第N-1的比特位。举例来说：对于第0比特位，其未参与任何一个第一校验码对应的第一编码运算；对于第1比特位，其参与了第0位第一校验码对应的第一编码运算；对于第2比特位，其参与了第1位第一校验码对应的第一编码运算；对于第3比特位，其参与了第0位以及第1位第一校验码对应的第一编码运算；对于第4比特位，其参与了第2位第一校验码对应的第一编码运算；对于第5比特位，其参与了第0位以及第2位第一校验码对应的第一编码运算；对于第6比特位，其参与了第1以及第2位第一校验码对应的第一编码运算；对于第7比特位，其参与了第0、第1以及第2位第一校验码对应的第一编码运算。应当理解的是，本领域内的技术人员可以根据需要，设置第一校验码的数目，以及其他的编码运算关系，只要满足每一比特位被选中进行第一编码运算得到的第一校验码不完全相同即可。
以第一编码运算为异或作为示例，三个第一比较单元112分别被配置为：一第一比较单元112被配置为对所有字节中第1、第3、第5以及第7比特位的数据进行异或运算，产生处于最低比特的第一校验码；另一第一比较单元112被配置为对所有字节中第4、第5、第6以及第7比特位的数据进行异或运算，产生处于最高比特的第一校验码；又一第一比较单元112被配置为对所有字节中第2、第3、第6以及第7比特位的数据进行异或运算，产生处于中间比特的第一校验码。
需要说明的是，在其他实施例中，第一编码运算也可以为同或；相应的，一第一比较单元被配置为对所有字节中第1、第3、第5以及第7比特位的数据进行同或运算，产生一第一校验码；另一第一比较单元被配置为对所有字节中第4、第5、第6以及第7比特位的数据进行同或运算，产生另一第一校验码；又一第一比较单元被配置为对所有字节中第2、第3、第6以及第7比特位的数据进行同或运算，产生又一第一校验码。
每个第二比较单元122被配置为产生一第二校验码，且Y个第二校验码构成Y位第二二进制数，其中，2 Y≥M，且每一第二校验码由若干字节进行第二编码运算得到。在本申请实施例中，第二编码运算由第二比较单元122实现，可以为同或运算或者异或运算。
由于2 Y≥M，以保证每一字节参与第二编码运算所得到的第二校验码不完全相同。在本申请实施例中，不同的第二校验码基于不同的若干字节进行第二编码运算得到，以使得对于不同的第二校验码而言，影响第二校验码的结果的字节不同，以便于综合分析以获取是哪一个字节中的数据发生了错误。再结合是字节中哪一个比特位发生了错误，以最终判断出是哪一个字节中的哪一个比特位的数据发生错误。需要注意的是，此处所说的影响第二校验码的结果的意思是，在特定字节中的数据发生错误后，若重新进行第二编码运算得到该特定第二校验码，会与数据发生错误前形成的该第二校验码不同。本申请实施例中，Y为5，既能够满足不同字节的数据的错误均能够被指示出来，且还能够减小第二比较单元122的硬件电路的复杂性。
本申请实施例中，M个字节按照自然数递增分为第0至第15个字节；Y 个第二校验码按照自然数递增分为第3至第7个第二校验码；5个第二校验码的获取方式分别如下：
第3个第二校验码(对应图5中的p13)为：第0、第2、第3、第4、第5、第6以及第8个字节的所有数据的异或或者同或；第4个第二校验码(对应图5中的p14)为：第0、第1、第4、第5、第7、第9、第10以及第12个字节的所有数据的异或或同或；第5个第二校验码(对应图5中的p15)为：第1、第2、第4、第6、第9、第11、第13以及第14个字节的所有数据的异或或同或；第6个第二校验码(对应图5中的p16)为：第3、第5、第6、第7、第10、第11、第14以及第15个字节的所有数据的异或或同或；第7个第二校验码(对应图5中的p17)为：第8、第9、第10、第11、第12、第13以及第15个字节的所有数据的异或或同或。
需要说明的是，每一第二校验码均是异或运算获得的；或者，每一第二校验码均是同或运算获得的。
相应的，第二比较单元122对应的电路被设计为：
将字节0和字节4的异或结果进行异或，得到结果0_4；将字节2和字节6的结果进行异或，得到结果2_6；将字节3和字节5的结果进行异或，得到结果3_5；将字节1和字节5的结果进行异或，得到结果1_5；将字节1和字节4的结果进行异或，得到结果1_4。
不难发现，如图8所示，图8示意出了对所有字节进行第二编码运算的原理示意图，相较于字节0至7而言，可以使用同样的一套电路完成对字节8到字节15的运算，即只是改变输入，可以对字节8到字节15进行同样的运算，得到结果9_13、结果10_12、结果11_15、结果10_14、结果11_14。此外，除了这些可以使用同样的电路的运算，还需要将字节6和字节7进行异或，得到结果6_7，将字节7和字节9的结果进行异或，得到结果7_9。
按照pc3至pc7的运算式要求进行异或：例如根据运算式pc3，将结果0_4、结果2_6、结果3_5以及字节8的异或结果进行异或，得到第二校验码p13(参考图5)；根据运算式pc4，将结果0_4、结果1_5、结果7_9以及结果10_12进行异或，得到第二校验码p14(参考图5)；关于第二校验码p15、p16以及 p17(参考图5)的获取方式不再一一具体说明。可以理解的是，结果0_4、结果2_6等都可以重复使用，以节省电路资源。
此外，本申请实施例中，第二比较单元122还可以被配置为，对于每一字节，参与第二编码运算的次数为a，a满足：(Y-1)/2≤a≤(Y+1)/2，且a为正整数。通过这样的设置，在进行后续的译码阶段所需的译码电路中，电路的线路和面积能够得到减少，且还有利于提升译码速度。
以下将结合图5和图6对第一校验码的生成原理进行说明。
如图5和图6所示，“×”表示当前参与这一行的编码运算，即进行同或或者异或；且128位数据分到了第0至第15共16个字节，每个字节有8个比特位。p10、p11以及p12代表了三个第一校验码；p13、p14、p15、p16以及p17代表了5个第二校验码；pc0至pc7代表了进行编码运算时p10至p17对应采用的8个运算式。在每一行中，所有标“×”的位置表示这一列对应的数据需要在这个运算式里参与异或或者同或。第一校验码和第二校验码与pb对应。
在编码阶段的第一编码运算或第二编码运算时，利用pc0至pc7这8个进行第一编码运算或第二编码运算，运算的结果分别存至p10至p17中，且p10至p17不参与第一编码运算或第二编码运算；在译码阶段时，各行对应的运算式不变，且存储的p10至p17需要参与运算，因此图5的表格中p10至p17对应标记有“×”，关于这一点，后续会进行详细说明。
在本申请实施例中，在编码阶段：对于每一个字节，将这个字节中的第1、3、5、7位的数据进行异或或者同或，再将16个字节的所有异或结果或者同或结果进行异或或者同或，即为pc0运算式，运算的结果给到p10。对于每一个字节，将这个字节中的第2、3、6、7位的数据进行异或或者同或，再将16个字节的所有异或结果或者同或结果进行异或或者同或，即为pc1运算式，运算的结果给到p11。对于每一个字节，将这个字节中的第4、5、6、7位的数据进行异或或者同或，再将16个字节的所有异或结果或者同或结果进行异或或者同或，即为pc2运算式，运算的结果给到p12。
p10、p11以及p12构成第一二进制数，且p10为最低位且p12为最高位。在存储系统101(参考图4)的多个数据中只有一位数据发生错误的前提下， 不难发现：
如果第0比特位的数据发生错误，由于第0比特位未参与pc0、pc3以及pc3这三个运算式，则第一校验码p10、p11以及p12均未受到影响；
如果第1比特位的数据发生错误，由于第1比特位参与pc0这个运算式而未参与pc1以及pc2两个运算式，第一校验码p10受到影响，而第一校验码p11以及p12未受到影响；
如果第2比特位的数据发生错误，由于第2比特位参与pc1这个运算式，则第一校验码p10和p12未受到影响，第一校验码p11受到影响；
如果第3比特位的数据发生错误，由于第3比特位参与pc0以及pc1两个运算式，则第一校验码p10以及p11均受到影响，第一校验码p12未受到影响；
依次类推，如果第7比特位的数据发生错误，由于第7比特位参与pc0、pc1以及pc2三个运算式，则第一校验码p10、p11以及p12均受到影响。
需要注意的是，此处所说特定数据发生错误后特定第一校验码受到影响的意思是，在特定数据发生错误后，若重新进行第一编码运算得到的该特定第一校验码，会与数据发生错误前形成的该第一校验码不同。
可以理解的是，对于每一算式而言，由于不同字节中的参与第一编码运算的比特位是相同的，因此通过第一校验码可以获取是哪一个比特位的数据发生了错误，但是并不能检测是哪一个字节中相应比特位的数据发生错误。因此，还需要通过第二校验码以获取是哪一个字节中的相应比特位的数据发生错误。
由前述分析不难发现，不论是第一校验码的获取还是第二校验码的获取，均用到了同或运算或者异或运算，因此本申请实施例通过的比较系统能够应用于存储系统以获取第一校验码和第二校验码。
此外，本申请实施例中，比较系统20还可以包括：第二比较模块202(参考图7)，第二比较模块202由多个比较电路构成，被配置为，在存储系统101读取操作期间，接收多个数据、X个第一校验码以及Y个第二校验码，第一校验码、第二校验码或者数据作为第一信号或者第三信号。第二比较模块202 被配置为，对每一个字节中的若干数据以及X个第一校验码进行第三编码运算，以生成X个第一运算码，且每一第一运算码与一第一校验码对应，还对若干个字节中的所有数据以及Y个第二校验码进行第四编码运算，以生成Y个第二运算码，且每一第二运算码与一第二校验码对应；其中，第三编码运算为同或或异或，第四编码运算为同或或异或。
在本申请实施例中，第三编码运算与第一编码运算参与运算的数据的比特位相同，区别在于第三编码运算中第一校验码也参与运算；第四编码运算与第二编码运算参与运算的字节相同，区别在于第四编码运算中第二校验码也参与运算。
一般的，译码阶段出现在读取操作时读取数据过程。在本申请实施例中，结合参考图5以及前述对第一校验码和第二校验码的产生原理的说明，在译码阶段的编码运算，需要在前述的编码阶段的编码运算基础上，分别再异或第一校验码p10、p11或者p12，相应的获得第一运算码p20、p21或者p22。即，对于第一运算码p20而言，利用pc0运算式，将接收到的每个字节中的不同比特位的数据、以及第一校验码p10进行第三编码运算，得到第一运算码p20；利用pc1运算式，将接收到的每个字节中的不同比特位的数据、以及第一校验码p11进行第三编码运算，得到第一运算码p21；利用pc2运算式，将接收到的每个字节中的不同比特位的数据、以及第一校验码p12进行第三编码运算，得到第一运算码p22。第一运算码和第二运算码在图5中与PB对应。
同样的，对于第二校验码和第二运算码而言，在译码阶段的编码运算，需要在前述的编码阶段的编码运算基础上，分别再异或第二校验码p13、p14、p15、p16或者p17，相应的获得第二运算码p23、p24、p25、p26或者p27。
p20、p21以及p22构成第二二进制数，且p20为最低位且p22为最高位。在存储器的多个数据中只有一位数据发生错误的前提下，若第三编码运算为异或的话(在其他实施例中也可以为同或)，不难发现：
如果第0比特位的数据发生错误，由于第0比特位未参与pc0、pc3以及pc3这三个运算式，则第一运算码p20、p21以及p22均为0，则第二二进制 数000对应的十进制数为0，以检测出第0比特位的数据发生错误。
如果第1比特位的数据发生错误，由于第一比特位参与pc0这个运算式而未参与pc1以及pc2两个运算式，第一运算码p20为1，而第一运算码p21以及p22为0，则第二二进制数为001对应的十进制数为1，以检测出第1比特位的数据发生错误；
如果第2比特位的数据发生错误，由于第2比特位参与pc1这个运算式，则第一运算码p20为0，第一运算码p21为1，p12为0，则第二二进制数为010对应的十进制数为2，以检测出第2比特位的数据发生错误；
如果第3比特位的数据发生错误，由于第3比特位参与pc0以及pc1两个运算式，则第一运算码p20以及p21均为1，p12为0；则第二二进制数为011对应的十进制数为3，以检测出第3比特位的数据发生错误；
依次类推，如果第7比特位的数据发生错误，由于第7比特位参与pc0、pc1以及pc2三个运算式，则第一运算码p20、p21以及p22均为1；则第二二进制数111对应的十进制数为7，以检测出第7比特位的数据发生错误。
参考图7，基于上述第一运算式以及第二运算式的获取原理可知，第二比较模块202包括：
若干第三比较单元212，第三比较单元212包括前述的至少1个比较电路，每一第三比较单元212被配置为在存储系统读取操作期间，接收每一字节中的若干数据并进行比较处理，并输出一第一更新校验码，且每一第三比较单元212对应接收字节中不同的比特位组合的若干数据；
若干第四比较单元222，第四比较单元222包括前述的至少1个比较电路，每一第四比较单元222被配置为在存储系统读取操作期间，接收若干字节中的所有数据并进行比较处理，并输出一第二更新校验码，且每一第四比较单元222对应接收不同字节组合的所有数据；
若干第五比较单元232，第五比较单元232包括前述的至少1个比较电路，每一第一校验码和一第一更新校验码作为一第五比较单元232对应的第一信号和第三信号，每一第五比较单元232输出一第一运算码；
若干第六比较单元242，第五比较单元242包括前述的至少1个比较电路， 每一第二校验码和第二更新校验码作为一第六比较单元242对应的第一信号和第三信号，每一第六比较单元242输出一第二运算码。
在本申请实施例中，第三比较单元212的数量可以与第一比较单元112的数量相同，第四比较单元222的数量可以与第二比较单元122的数量相同。可以理解的是，本申请实施例中，第三比较单元212与前述的第一比较单元112可以共用比较电路，第四比较单元222与前述的第二比较单元122可以共用比较电路。
本申请实施例中，结合参考图7及图9，存储系统20还可以包括：译码模块203，被配置为，接收X个第一运算码以及Y个第二运算码，并对出错的数据位置进行定位。在本申请实施例中，X个第一运算码用于定位发生错误的比特位，Y个第二运算码用于定位发生错误的字节。有关第一运算码和第二运算码用于定位发生错误的数据的具体原理和说明，可参考前述关于第一校验码和第二校验码的相关说明，在此不再赘述。
图9为本申请实施例提供的存储系统中译码模块的具体结构示意图。参考图9，译码模块203包括：M个译码单元31，每一译码单元31与一字节对应，被配置为对X个第一运算码及Y个第二运算码进行译码处理，以获取字节中是否具有出错的数据并对出错的数据的比特位进行定位。图9中以p20、p21以及p22标示第一运算码，以p23、p24、p25、p26以及p27标示第二运算码。在本申请实施例中，每一译码单元31对于该字节对应的X个第一运算码和Y个第二运算码进行译码处理。
也就是说，译码单元31的数量与字节的数量相同。
图10为本申请实施例提供的译码模块中字节5对应的译码单元的放大结构示意图。
参考图10，本申请实施例中，译码单元31(参考图9)包括：译码器301，被配置为接收X个第一运算码并输出N个第一译码信号，每一第一译码信号与N个数据的一比特位对应；第一与门单元302，被配置为接收至少两个选中运算码，并进行逻辑与运算，选中运算码为，Y个第二校验码中与相应的字节对应的第二校验码经由编码运算后得到的第二运算码；或非门单元303， 被配置为接收至少两个未选运算码，并进行逻辑或非运算，未选运算码为，Y个第二运算码中选中运算码除外的第二运算码；N个第二与门单元304，每一第二与门单元304的输入端连接第一与门单元302的输出端、或非门单元303的输出端以及一第一译码信号，基于N个第二与门单元304的输出，获取出错的数据位置。需要说明的是，此处所称的与相应的字节对应的第二校验码意思是字节被选中参与第二编码运算形成的第二校验码，例如，在图5中可以看出，与第0字节对应的第二校验码为p13和p14。
需要说明的是，图10中仅示意出了一个第一译码信号与一个第二与门单元304的连接关系。
本申请实施例中，译码器301为三八译码器，三个输入端分别接收三个第一运算码，八个输出端输出的8个第一译码信号，且每一第一译码信号分别表征同一字节中八个比特位的数据的情况。
在本申请实施例中，第一运算码p20、p21以及p22为0或者1，且输出端以0至7进行标示。若第0比特位发生错误，第0比特位未参与第一运算码的编码运算，则p20、p21以及p22均为0，相应的“0”输出端为1且其余输出端均为0；若第1比特位发生错误，则p20为1且p21以及p22为0，相应的“1”输出端为1且其余输出端均为0；依次类推，若第7比特位发生错误，则p20、p21以及p22均为1，相应的“7”输出端为1且其余输出端均为0。
需要说明的是，在其他实施例中，根据第一校验码和每个字节中比特位的数量的不同，也可以合理设置译码器的输入端的数量以及输出端的数量。
第一与门单元302具有的特性为，若输入端均为1则输出端为1，若输入端中具有一个或多个0则输出端为0。本申请实施例中，第一与门单元302具有三个输入端；第一与门单元302还被配置为，若选中运算码的数量为2，则第一与门单元302的一输入端连接电源V DD。
或非门单元303具有的特性为，若输入端均为0则输出为1，若输入端具有一个或者多个1则输出端为0。本申请实施例中，或非门单元具有三个输入端；或非门单元303还被配置为，若未选运算码的数量为2，则或非门单元303的一输入端接地Vss。
在本申请实施例中，选中运算码对应为，对于这一字节而言，与之对应的第二校验码经由第四编码运算后得到的第二运算码；未选运算码对应为，对于这一字节而言，除与之对应的第二校验码外的其余第二校验码经由第四编码运算得到的第二运算码。
例如，对于字节0而言，第二运算码p23和p24为与字节0对应的第二检验码p13和p14进行过第四编码运算获得的第二运算码，则第二运算码p23和p24输入至第一与门单元302的输入端，其余第二运算码p25、p26以及p27输入至或非门单元303的输入端；对于字节1而言，第二运算码p24以及p25为与字节1对应的第二校验码p14和p15进行过第四编码运算获得的第二运算码，则第二运算码p24和p25输入至第一与门单元302的输入端，其余第二运算码p23、p26以及p27输入至或非门单元303的输入端；对于字节4而言，则第二运算码p23、p24和p25输入至第一与门单元302的输入端，其余第二运算码p26以及p27输入至或非门单元303的输入端。关于其他字节的情况，不再一一列举。
第二与门单元304的数量与同一字节中的比特位的数量相同。本申请实施例中，N为8，则相应具有8个第二与门单元304，且根据8个第二与门单元304的输出判断该字节中是否具有出错的数据以及是哪个比特位发生错误。
不难发现，本申请实施例中的，对于每个字节而言译码单元31的电路都是一样的，只是输入端的接线不同，且每个字节对应的第一与门单元302和或非门单元303的输入端的接线由图2中的pc3至pc7这5个运算式决定，对于每一个字节，将与之对应的第二校验码经由第四编码运算后得到的第二运算码连接到第一与门单元302的输入端，将除与之对应的第二校验码外的其余第二校验码经由第四编码运算所得到的第二运算码连接到或非门单元303的输入端；此外，没有用到的第一与门单元302的输入端连接电源，没有用到的或非门单元303的输入端接地，第一运算码连接译码器301的输入端。因此，译码单元301只用到了8根走线连接输入端，每根走线传输一第一运算码或一第二运算码，从而节省了线道和面积，同时有利于提升译码速度。
为了便于理解译码电路，以字节5对应的译码单元作为示例，以下将结 合译码电路的工作原理对译码电路进行更详细的说明。
若8个第二与门单元304的输出均为0，则表示该字节中所有的数据均未出错。
若8个第二与门单元304的输出具有1个1，则表示该字节中一比特位的数据发生了错误。在本申请实施例中，该字节的数据出错，第二运算码p23、p24以及p26均为1且第一与门单元302的输出为1，未选运算码p25以及p27均为0且或非门单元303的输出为1；此时，看N个第二与门单元304中哪一个第一译码信号对应的第二与门单元304的输出为1，则这一第一译码信号对应的比特位的数据发生错误。
可以理解的是，本申请实施例中，以第一译码信号为1则对应的比特位的数据发生错误作为示例，且第一译码信号为0则对应的比特位的数据未发生错误。在其他实施例中，也可以设置为，第一译码信号为0则对应的比特位的数据发生错误，且第一译码信号为1则对应的比特位的数据未发生错误，相应的，其他部分本领域技术人员可根据需要自行设计，比如第一译码信号连接到或非门电路并输出等。
需要注意的是，若M个字节中所有的数据均未出错，仅X个第一校验码中的1位发生错误，则第一运算码中会有一个为1，进而译码器301的其中一个输出为1，但是由于第二Y个第二校验码未发生错误，则所有的第二运算码均为0，进而第一与门单元302的输出为0，第二与门单元304的输出也均为0，表示M个字节中所有数据均未出错。若M个字节中所有的数据均未出错，仅Y个第二校验码中的1位发生错误，第一运算码均为0，进而译码器301的0输出端为1，但是由于其余Y-1个第二校验码均未发生错误，则与之对应的Y-1个第二运算码为0，则第一与门单元302的输出为0，进而第二与门单元304的输出也均为0，表示M个字节中所有数据均未出错。
可以理解的是，本申请实施例中，基于第一校验码生成第一运算码，利用基于第一校验码生成的第一运算码来对字节中出错的数据的位置进行定位，因此，第一校验码是用于对每一字节中的N个数据进行检错和/或纠错。基于第二校验码生成第二运算码，利用基于第二校验码生成的第二运算码对出错 的字节进行定位，因此，第二校验码是用于对M个字节进行检错和/或纠错。
本申请实施例提供一种结构性能优越的比较系统，应用于存储系统中能够对1位错误进行检测并纠正，且还能够减少硬件电路，从而降低存储系统的功耗且提升编码速度以及译码速度，提高存储系统进行检错纠错的速度。此外，通过对第一校验码和第二校验码的特殊设计，使得对于所有数据组合的编码时间的差异小，且对于所有数据组合的译码时间的差异也很小，从而降低了对比较系统的要求。
本领域的普通技术人员可以理解，上述各实施方式是实现本申请的具体实施例，而在实际应用中，可以在形式上和细节上对其作各种改变，而不偏离本申请的精神和范围。任何本领域技术人员，在不脱离本申请的精神和范围内，均可作各自更动与修改，因此本申请的保护范围应当以权利要求限定的范围为准。
工业实用性
本申请实施例提供一种比较系统，包括至少一个比较电路，所述比较电路包括：共用模块，被配置为，基于反相的第一信号和第二信号控制输出电源信号或者接地信号；第一逻辑单元与共用模块连接，被配置为接收反相的第三信号和第四信号并输出第一运算信号，其中，第一运算信号为第一信号与第三信号的异或；第二逻辑单元与共用模块连接，被配置为接收反相的第三信号和第四信号并输出第二运算信号，其中，第二运算信号为第一信号与第三信号的同或。
由于第一逻辑单元与第二逻辑单元共用同一共用模块，可以减小电路面积，提高检错纠错效率。同时由于共用模块的电路占用的面积较小，从而有利于增加第一逻辑单元和第二逻辑单元的电路的面积，进一步可能提高比较系统进行异或运算以及同或运算的速度，例如该比较系统应用于存储系统纠错时，有利于提高对存储系统进行检错纠错的速度。

Claims (16)

  1. 一种比较系统，包括至少一个比较电路，所述比较电路包括：
    共用模块，连接电源信号以及接地信号，并基于第一信号以及第二信号控制输出所述电源信号或者所述接地信号，所述第一信号与所述第二信号反相；
    第一逻辑单元，连接所述共用模块，被配置为接收第三信号和第四信号，所述第三信号与所述第四信号反相，并输出第一运算信号，所述第一运算信号为所述第一信号与所述第三信号的异或；
    第二逻辑单元，连接所述共用模块，被配置为接收所述第三信号和所述第四信号并输出第二运算信号，所述第二运算信号为所述第一信号与所述第三信号的同或。
  2. 根据权利要求1所述的比较系统，其中，所述共用模块包括：第一共用单元，连接所述电源信号，并基于所述第一信号以及所述第二信号控制输出所述电源信号；
    第二共用单元，连接所述接地信号，并基于所述第一信号以及所述第二信号控制输出所述接地信号；
    其中，所述第一逻辑单元连接在所述第一共用单元与所述第二共用单元之间，所述第二逻辑单元连接在所述第一共用单元与所述第二共用单元之间。
  3. 根据权利要求2所述的比较系统，其中，所述第一共用单元包括：第零PMOS管，栅极接收所述第一信号，源极连接所述电源信号；第七PMOS管，栅极接收所述第二信号，源极连接所述电源信号；
    所述第二共用单元包括：第零NMOS管，栅极接收所述第一信号，源极连接所述接地信号；第七NMOS管，栅极接收所述第二信号，源极连接所述接地信号。
  4. 根据权利要求3所述的比较系统，其中，所述第一逻辑单元包括：
    第一PMOS管，栅极接收所述第四信号，源极连接所述第零PMOS管的漏极；
    第一NMOS管，栅极接收所述第三信号，漏极连接所述第一PMOS管的漏极，源极连接所述第零NMOS管的漏极；
    第四PMOS管，栅极接收所述第三信号，源极连接所述第七PMOS管的漏极；
    第四NMOS管，栅极接收所述第四信号，漏极连接所述第四PMOS管的漏极，源极连接所述第七NMOS管的漏极。
  5. 根据权利要求3所述的比较系统，其中，所述第二逻辑单元包括：
    第二PMOS管，栅极接收所述第三信号，源极连接所述第零PMOS管的漏极；
    第二NMOS管，栅极接收所述第四信号，漏极连接所述第二PMOS管的漏极，源极连接所述第零NMOS管的漏极；
    第五PMOS管，栅极接收所述第四信号，源极连接所述第七PMOS管的漏极；
    第五NMOS管，栅极接收所述第三信号，漏极连接所述第五PMOS管的漏极，源极连接所述第七NMOS管的漏极。
  6. 根据权利要求1所述的比较系统，其中，所述比较系统应用于存储系统，所述存储系统在读写操作期间写入或读取多个数据，所述多个数据分为M个字节，且每一所述字节具有N个数据；
    所述比较系统被配置为，接收所述多个数据，每一所述数据作为所述第一信号或者所述第三信号，且基于每一个所述字节中的若干数据进行第一编码运算产生X个第一校验码，同一所述第一校验码对应的所述若干数据在不同所述字节中的比特位相同，且基于若干所述字节中的所有数据进行第二编码运算产生Y个第二校验码，其中，X个所述第一校验码用于对每一所述字节中的所述N个数据进行检错和/或纠错，Y个所述第二校验码用于对所述M 个字节进行检错和/或纠错；所述M、N、X、Y均为正自然数。
  7. 根据权利要求6所述的比较系统，其中，所述比较系统包括：第一比较模块，所述第一比较模块由多个所述比较电路构成，被配置为，在所述存储系统写入操作期间，接收所述多个数据并进行比较处理，以生成X个所述第一校验码和Y个所述第二校验码。
  8. 根据权利要求7所述的比较系统，其中，所述第一比较模块包括：
    多个第一比较单元，每一所述第一比较单元被配置为在所述存储系统写入操作期间，接收每一所述字节中的若干数据并进行比较处理，并输出一所述第一校验码，且每一所述第一比较单元对应接收所述字节中不同的比特位组合的若干数据；
    多个第二比较单元，每一所述第二比较单元被配置为在所述存储系统写入操作期间，接收若干所述字节中的所有数据并进行比较处理，并输出一所述第二校验码，且每一所述第二比较单元对应接收不同所述字节组合的所有数据。
  9. 根据权利要求8所述的比较系统，其中，所述M为16，所述N为8，所述X为3，所述Y为5；所述第一比较单元的数量为3，所述第二比较单元的数量为5。
  10. 根据权利要求6所述的比较系统，所述比较系统还包括：
    第二比较模块，所述第二比较模块由多个所述比较电路构成，被配置为，在所述存储系统读取操作期间，接收所述多个数据、X个所述第一校验码以及Y个所述第二校验码，所述第一校验码、所述第二校验码或者所述数据作为所述第一信号或所述第三信号；
    所述第二比较模块被配置为，对每一个所述字节中的若干数据以及X个所述第一校验码进行第三编码运算，以生成X个第一运算码，且每一所述第一运算码与一所述第一校验码对应，还对若干个所述字节中的所有数据以及Y个所述第二校验码进行第四编码运算，以生成Y个第二运算码，且每一所述 第二运算码与一所述第二校验码对应；其中，所述第三编码运算为同或或异或，所述第四编码运算为同或或异或。
  11. 根据权利要求10所述的比较系统，其中，所述第二比较模块包括：
    若干第三比较单元，每一所述第三比较单元被配置为在所述存储系统读取操作期间，接收每一所述字节中的若干数据并进行比较处理，并输出一第一更新校验码，且每一所述第三比较单元对应接收所述字节中不同的比特位组合的若干数据；
    若干第四比较单元，每一所述第四比较单元被配置为在所述存储系统读取操作期间，接收若干所述字节中的所有数据并进行比较处理，并输出一第二更新校验码，且每一所述第四比较单元对应接收不同所述字节组合的所有数据；
    若干第五比较单元，每一所述第一校验码和一所述第一更新校验码作为一所述第五比较单元对应的所述第一信号和所述第三信号，每一所述第五比较单元输出一所述第一运算码；
    若干第六比较单元，每一所述第二校验码和所述第二更新校验码作为一所述第六比较单元对应的所述第一信号和所述第三信号，每一所述第六比较单元输出一所述第二运算码。
  12. 根据权利要求10所述的比较系统，所述比较系统还包括：译码模块，被配置为，接收X个所述第一运算码以及Y个所述第二运算码，并对出错的数据位置进行定位。
  13. 根据权利要求12所述的比较系统，其中，所述译码模块包括：M个译码单元，每一所述译码单元与一所述字节对应，被配置为对X个所述第一运算码以及Y个所述第二运算码进行译码处理，以获取所述字节中是否具有出错的数据并对出错的数据的比特位进行定位。
  14. 根据权利要求13所述的比较系统，其中，所述译码单元包括：
    译码器，被配置为接收X个所述第一运算码并输出N个第一译码信号， 每一所述第一译码信号与所述N个数据的一比特位对应；
    第一与门单元，被配置为接收至少两个选中运算码，并进行逻辑与运算，所述选中运算码为，Y个所述第二校验码中与相应的所述字节对应的所述第二校验码经由所述第四编码运算后得到的所述第二运算码；
    或非门单元，被配置为接收至少两个未选运算码，并进行逻辑或非运算，所述未选运算码为，相应的所述字节对应的所述选中运算码除外的所述第二运算码；
    N个第二与门单元，每一所述第二与门单元的输入端连接所述第一与门单元的输出端、所述或非门单元的输出端以及一所述第一译码信号，基于N个所述第二与门单元的输出，获取出错的数据位置。
  15. 根据权利要求14所述的比较系统，其中，所述第一与门单元具有三个输入端；所述第一与门单元还被配置为，若所述选中运算码的数量为2，则所述第一与门单元的一输入端连接电源。
  16. 根据权利要求15所述的比较系统，其中，所述或非门单元具有三个输入端；所述或非门单元还被配置为，若所述未选运算码的数量为2，则所述或非门单元的一输入端接地。
PCT/CN2021/111486 2021-01-14 2021-08-09 比较系统 WO2022151723A1 (zh)

Priority Applications (5)

Application Number Priority Date Filing Date Title
EP21854922.8A EP4050608B1 (en) 2021-01-14 2021-08-09 Comparator with xor and xnor logic circuits
JP2022538713A JP2023512892A (ja) 2021-01-14 2021-08-09 比較システム
KR1020227021376A KR102673257B1 (ko) 2021-01-14 2021-08-09 비교 시스템
US17/669,565 US11935616B2 (en) 2021-01-14 2022-02-11 Comparison system
JP2024064892A JP2024096874A (ja) 2021-01-14 2024-04-12 記憶システム

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN202110049123.4 2021-01-14
CN202110049123.4A CN114765053B (zh) 2021-01-14 2021-01-14 比较系统

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US17/669,565 Continuation US11935616B2 (en) 2021-01-14 2022-02-11 Comparison system

Publications (1)

Publication Number Publication Date
WO2022151723A1 true WO2022151723A1 (zh) 2022-07-21

Family

ID=81454828

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2021/111486 WO2022151723A1 (zh) 2021-01-14 2021-08-09 比较系统

Country Status (2)

Country Link
CN (1) CN114765053B (zh)
WO (1) WO2022151723A1 (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5936870A (en) * 1996-08-17 1999-08-10 Lg Electronics Inc. Arithmetic operating device for digital signal processing and method therefor
US20050273678A1 (en) * 2004-04-23 2005-12-08 Infineon Technologies Ag Test apparatus for testing an integrated circuit
CN102857217A (zh) * 2012-09-11 2013-01-02 宁波大学 一种低功耗异或/同或门电路
CN103078629A (zh) * 2012-12-27 2013-05-01 广州中大微电子有限公司 一种基于7管异或同或单元的全加器电路
CN105471425A (zh) * 2015-12-08 2016-04-06 无锡芯响电子科技有限公司 一种可实现异或门或者同或门复用的电路

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4736376A (en) * 1985-10-25 1988-04-05 Sequoia Systems, Inc. Self-checking error correcting encoder/decoder
US4749886A (en) * 1986-10-09 1988-06-07 Intersil, Inc. Reduced parallel EXCLUSIVE or and EXCLUSIVE NOR gate
US7231582B2 (en) * 2003-12-19 2007-06-12 Stmicroelectronics, Inc. Method and system to encode and decode wide data words
KR100905712B1 (ko) * 2006-09-29 2009-07-01 삼성전자주식회사 에러 정정 코드를 이용한 병렬 비트 테스트 장치
CN102255618B (zh) * 2010-05-20 2013-07-31 中国人民解放军国防科学技术大学 一种低开销的高速加法器瞬态故障自动校正电路
WO2014097464A1 (ja) * 2012-12-20 2014-06-26 富士通株式会社 データ比較回路、及び、処理装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5936870A (en) * 1996-08-17 1999-08-10 Lg Electronics Inc. Arithmetic operating device for digital signal processing and method therefor
US20050273678A1 (en) * 2004-04-23 2005-12-08 Infineon Technologies Ag Test apparatus for testing an integrated circuit
CN102857217A (zh) * 2012-09-11 2013-01-02 宁波大学 一种低功耗异或/同或门电路
CN103078629A (zh) * 2012-12-27 2013-05-01 广州中大微电子有限公司 一种基于7管异或同或单元的全加器电路
CN105471425A (zh) * 2015-12-08 2016-04-06 无锡芯响电子科技有限公司 一种可实现异或门或者同或门复用的电路

Also Published As

Publication number Publication date
CN114765053B (zh) 2024-08-09
CN114765053A (zh) 2022-07-19

Similar Documents

Publication Publication Date Title
EP4050608B1 (en) Comparator with xor and xnor logic circuits
US11791009B2 (en) Error correction system
US11990201B2 (en) Storage system
US11599417B2 (en) Error correction system
WO2022151730A1 (zh) 存储系统
WO2022151724A1 (zh) 纠错系统
WO2022151723A1 (zh) 比较系统
RU164633U1 (ru) Устройство хранения и передачи информации с обнаружением ошибок
US6360347B1 (en) Error correction method for a memory device
WO2022151722A1 (zh) 存储系统
WO2022151721A1 (zh) 纠错系统
EP1192544B1 (en) Error correction circuit and method for a memory device
RU2450332C1 (ru) Устройство хранения информации с обнаружением одиночных и двойных ошибок
US6584594B1 (en) Data pre-reading and error correction circuit for a memory device
RU2297034C2 (ru) Отказоустойчивое устройство хранения информации
RU42684U1 (ru) Самокорректирующееся запоминающее устройство
CN116453578A (zh) 循环冗余校验电路及ddr存储器
KR20080108869A (ko) 데이터 전송 시스템

Legal Events

Date Code Title Description
ENP Entry into the national phase

Ref document number: 2021854922

Country of ref document: EP

Effective date: 20220218

ENP Entry into the national phase

Ref document number: 2022538713

Country of ref document: JP

Kind code of ref document: A

ENP Entry into the national phase

Ref document number: 20227021376

Country of ref document: KR

Kind code of ref document: A

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 21854922

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE