[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

WO2018096735A1 - 半導体モジュール - Google Patents

半導体モジュール Download PDF

Info

Publication number
WO2018096735A1
WO2018096735A1 PCT/JP2017/028993 JP2017028993W WO2018096735A1 WO 2018096735 A1 WO2018096735 A1 WO 2018096735A1 JP 2017028993 W JP2017028993 W JP 2017028993W WO 2018096735 A1 WO2018096735 A1 WO 2018096735A1
Authority
WO
WIPO (PCT)
Prior art keywords
circuit
conductive
plate
electrically connected
circuit board
Prior art date
Application number
PCT/JP2017/028993
Other languages
English (en)
French (fr)
Inventor
弘貴 大森
Original Assignee
住友電気工業株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 住友電気工業株式会社 filed Critical 住友電気工業株式会社
Priority to JP2018552407A priority Critical patent/JP6973406B2/ja
Priority to US16/461,070 priority patent/US11183485B2/en
Publication of WO2018096735A1 publication Critical patent/WO2018096735A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/051—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body another lead being formed by a cover plate parallel to the base plate, e.g. sandwich type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/057—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/62—Protection against overvoltage, e.g. fuses, shunts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group subclass H10D
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group subclass H10D
    • H01L25/072—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group subclass H10D the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/18—Assemblies consisting of a plurality of semiconductor or other solid state devices the devices being of the types provided for in two or more different main groups of the same subclass of H10B, H10D, H10F, H10H, H10K or H10N
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/32—Means for protecting converters other than automatic disconnection
    • H02M1/34—Snubber circuits
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of AC power input into DC power output; Conversion of DC power input into AC power output
    • H02M7/42—Conversion of DC power input into AC power output without possibility of reversal
    • H02M7/44—Conversion of DC power input into AC power output without possibility of reversal by static converters
    • H02M7/48—Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H02M1/088—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters for the simultaneous control of series or parallel connected semiconductor devices
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/32—Means for protecting converters other than automatic disconnection
    • H02M1/34—Snubber circuits
    • H02M1/348—Passive dissipative snubbers
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of AC power input into DC power output; Conversion of DC power input into AC power output
    • H02M7/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of AC power input into DC power output; Conversion of DC power input into AC power output
    • H02M7/42—Conversion of DC power input into AC power output without possibility of reversal
    • H02M7/44—Conversion of DC power input into AC power output without possibility of reversal by static converters
    • H02M7/48—Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters

Definitions

  • This disclosure relates to semiconductor modules.
  • Patent Document 1 As a semiconductor module, as disclosed in Patent Document 1, a module in which a plurality of transistors and a plurality of diodes are mounted on a circuit board is known. In the semiconductor module described in Patent Document 1, a plurality of transistors and a plurality of diodes are electrically connected so as to function as a power conversion circuit such as an inverter circuit.
  • a semiconductor module includes: (A) a first insulating substrate; a first input wiring pattern formed on a surface of the first insulating substrate; a second input wiring pattern; A first circuit board having a wiring pattern and a second control wiring pattern; (B) N (N is an integer of 2 or more) circuit units mounted on the first circuit board; and (C) N pieces.
  • the circuit unit includes a first plate-like member that is disposed on the opposite side of the first circuit board and has a back-side conductive region, and the circuit units are (a) electrically connected to each other.
  • a second plate-like member having a front-side conductive region and a back-side conductive region; (b) a first main electrode pad; a second main electrode pad and a gate electrode formed on the opposite side of the first main electrode pad A pad, and the second plate-like member A vertical transistor having the first main electrode pad opposed to and electrically connected to the surface-side conductive region; and (c) disposed on the opposite side of the second plate member with respect to the vertical transistor.
  • the first circuit unit is mounted on the first circuit board in a state where the back-side conductive region of the second plate-shaped member is opposed to and electrically connected to the first input wiring pattern.
  • Out of the N circuit units, (Nn) second circuit units have the third conductive pattern of the second circuit board facing and electrically connected to the second control wiring pattern.
  • the n-shaped member includes the fourth conductive pattern of the second circuit board included in the n first circuit units and the second plate member included in the (Nn) second circuit units.
  • the gate electrode pads of the vertical transistors of the n first circuit units that are electrically connected are electrically connected to the first control wiring pattern.
  • FIG. 1 is a plan view of a circuit unit included in a semiconductor module according to an embodiment.
  • FIG. 2 is a schematic diagram of a cross section taken along line II-II in FIG.
  • FIG. 3 is a schematic diagram of a cross section taken along line III-III in FIG.
  • FIG. 4 is a view showing a state where the circuit board (second circuit board) is removed from the circuit unit shown in FIG.
  • FIG. 5 is a plan view when the circuit board included in the circuit unit shown in FIG. 1 is viewed from the back side of the insulating substrate included in the circuit board.
  • FIG. 6 is a schematic diagram illustrating a configuration of a semiconductor module according to one embodiment.
  • FIG. 7 is a partially enlarged view of a cross-sectional configuration along the line VII-VII in FIG.
  • FIG. 8 is a diagram illustrating a configuration on a circuit board included in the semiconductor module illustrated in FIG. 6, and illustrates a state in which a conductive plate (first plate member) included in the semiconductor module is removed.
  • FIG. 9 is a view for explaining a mounting state of the second circuit unit included in the semiconductor module illustrated in FIG. 6 on the circuit board.
  • the conductive plate (first plate member) and the circuit unit included in the semiconductor module are illustrated in FIG.
  • the state which removed the conductive plate (2nd plate-shaped member) which has is shown.
  • 10 is a diagram showing an equivalent circuit of the semiconductor module shown in FIG.
  • FIG. 11 is a drawing for explaining a modification of the circuit unit.
  • FIG. 12 is a drawing for explaining a modification of the conductive plate (first plate-like member).
  • FIG. 13 is a partially enlarged view of a cross-sectional configuration taken along line XIII-XIII in FIG.
  • an object of the present disclosure is to provide a semiconductor module capable of improving manufacturing yield.
  • a semiconductor module includes: (A) a first insulating substrate; a first input wiring pattern formed on a surface of the first insulating substrate; a second input wiring pattern; a first control wiring pattern; A first circuit board having a second control wiring pattern; (B) N circuit units (N is an integer of 2 or more) mounted on the first circuit board; and (C) N circuit circuits described above.
  • the circuit unit includes a first plate-like member that is disposed on the opposite side of the first circuit board with respect to the unit and has a back-side conductive region, and the circuit unit is (a) a front-side conductive that is electrically connected to each other.
  • a second plate-like member having a region and a back side conductive region; (b) a first main electrode pad; and a second main electrode pad and a gate electrode pad formed on the opposite side of the first main electrode pad. And having the surface side guide of the second plate member A vertical transistor in which the first main electrode pad is opposed to and electrically connected to a region; and (c) disposed on the opposite side of the second plate member with respect to the vertical transistor and the first circuit board.
  • N is 1 or more and (N ⁇ The first circuit unit of the following integer) is connected to the first circuit board in a state where the back side conductive region of the second plate-shaped member is opposed to and electrically connected to the first input wiring pattern.
  • (N ⁇ n) second circuit units are arranged such that the third conductive pattern of the second circuit board faces the second control wiring pattern and is electrically And is mounted on the first circuit board with the fourth conductive pattern of the second circuit board facing and electrically connected to the second input wiring pattern
  • the first plate member includes the fourth conductive pattern of the second circuit board included in the n first circuit units and the second plate shape included in the (Nn) second circuit units.
  • the back side conductivity of the first plate-like member The gate electrode pads of the vertical transistors included in the n first circuit units are electrically connected to each other by the region, and are electrically connected to the first control wiring pattern.
  • first circuit units and (Nn) second circuit units are electrically connected as described above by the first circuit board and the first plate member.
  • the first circuit unit and the second circuit unit are circuit units including vertical transistors. Therefore, when the semiconductor module is manufactured, the circuit unit can be inspected before the circuit unit is mounted on the first circuit board. As a result, defective products can be excluded when the circuit unit is configured, and a non-defective circuit unit can be mounted on the first circuit board. Therefore, for example, the manufacturing yield is improved as compared with the case where a plurality of vertical transistors are directly mounted on the first circuit board.
  • the position confirmation hole for the vertical transistor may be formed in at least one of the second circuit board and the second plate member of the circuit unit. In this case, when the circuit unit is manufactured, it is easy to align the vertical transistor and the second circuit board.
  • the circuit unit is disposed between the second plate-shaped member and the second circuit board, and is a circuit electrically connected to the vertical transistor by the second plate-shaped member and the second circuit board. You may have an element further.
  • the circuit unit is a circuit unit in which a vertical transistor and a circuit element are electrically connected by a second circuit board and a second plate member. Therefore, for example, the manufacturing yield is improved as compared with the case where a plurality of vertical transistors and a plurality of circuit elements are directly mounted on the first circuit board.
  • the circuit element is formed on a side opposite to the first electrode pad, a first electrode pad facing the back surface of the second insulating substrate and electrically connected to the second conductive pattern, You may have the 2nd electrode pad electrically connected with the said surface side electroconductive area
  • the circuit element may be a diode
  • the first electrode pad may be an anode pad
  • the second electrode pad may be a cathode pad.
  • the circuit unit is a parallel circuit in which a vertical transistor and a diode are connected in antiparallel, and the semiconductor module functions as a power conversion circuit.
  • a surge voltage absorbing element that connects the first input wiring pattern and the second input wiring pattern and absorbs the surge voltage may be further provided. Thereby, when the semiconductor module functioning as a power conversion circuit is driven, a surge voltage generated between the first input wiring pattern and the second input wiring pattern can be suppressed.
  • the first plate member may be a conductive plate
  • the second plate member may be a conductive plate
  • the circuit unit 10 includes a transistor Tr, a diode (circuit element) Di, a conductive plate (second plate member) 11, and a circuit board 12.
  • the transistor Tr is a vertical transistor and has, for example, a chip shape.
  • An example of the planar view shape of the transistor Tr is a rectangle or a square.
  • Examples of the material of the transistor Tr include Si and wide band gap semiconductors such as GaN and Si.
  • the transistor Tr may be a MOSFET (Metal-Oxide-Semiconductor Field-Effect Transistor) or an insulated gate bipolar transistor (IGBT: Insulated Gate Bipolar Transistor).
  • MOSFET Metal-Oxide-Semiconductor Field-Effect Transistor
  • IGBT Insulated Gate Bipolar Transistor
  • the transistor Tr has a drain electrode pad (first main electrode pad) DP, a source electrode pad (second main electrode pad) SP, and a gate electrode pad GP.
  • the source electrode pad SP and the gate electrode pad GP are disposed on the opposite side of the drain electrode pad DP in the thickness direction of the transistor Tr.
  • the conduction state between the source electrode pad SP and the drain electrode pad DP is controlled in accordance with a control signal applied to the gate electrode pad GP.
  • the transistor Tr functions as a switching element.
  • the diode Di functions as a reflux diode for the transistor Tr.
  • the diode Di has a cathode CP and an anode AP arranged on the opposite side of the cathode CP.
  • An example of the diode Di is a Schottky barrier diode.
  • the conductive plate 11 may be a plate member made of a conductive material.
  • the example of the conductive plate 11 is a metal plate, and the example of the material of the conductive plate 11 is copper.
  • Examples of the planar view shape of the conductive plate 11 include a rectangle or a square. Since the conductive plate 11 is made of a conductive material, the front surface 11a of the conductive plate 11 is a conductive region (front-side conductive region), and the back surface 11b is also a conductive region (back-side conductive region). 11b is electrically connected.
  • the circuit board 12 is disposed on the opposite side of the conductive plate 11 with respect to the transistor Tr and the diode Di, as shown in FIGS.
  • the circuit board 12 is insulated from the insulating substrate 121, the first conductive pattern 122a and the second conductive pattern 122b (see FIG. 5) formed on the back surface 121a of the insulating substrate 121, It has the 3rd conductive pattern 122c and the 4th conductive pattern 122d (refer FIG. 1) formed in the surface (surface on the opposite side to the back surface 121a) 121b of the board
  • FIG. 1 As shown in FIG.
  • the insulating substrate 121 is a ceramic substrate, for example.
  • Examples of the material of the insulating substrate 121 include AlN, SiN, and Al 2 O 3 .
  • the shape seen from the upper part or the lower part in the thickness direction of the insulating substrate 121 is not limited, for example, a rectangular shape and a square shape can be given.
  • the first conductive pattern 122a, the second conductive pattern 122b, the third conductive pattern 122c, and the fourth conductive pattern 122d are conductive layers made of, for example, copper.
  • the first conductive pattern 122a, the second conductive pattern 122b, the third conductive pattern 122c, and the fourth conductive pattern 122d function as electrodes.
  • the first conductive pattern 122a is spaced apart from and insulated from the second conductive pattern 122b. As shown in FIGS. 122c is spaced apart from the fourth conductive pattern 122d and insulated. As shown in FIG. 5, in the present embodiment, the first conductive pattern 122 a is disposed near the edge 121 d in the vicinity of the edge 121 c of the insulating substrate 121. The main part of the second conductive pattern 122b is disposed on the edge 121e side of the insulating substrate 121, and a part of the second conductive pattern 122b is located on the side of the edge 121f side with respect to the first conductive pattern 122a. It extends to the vicinity of the edge 121c.
  • the third conductive pattern 122 c is arranged near the edge 121 d in the vicinity of the edge 121 c of the insulating substrate 121.
  • the main part of the fourth conductive pattern 122d is disposed on the edge 121e side of the insulating substrate 121, and a part of the fourth conductive pattern 122d is located on the side of the edge 121f side with respect to the third conductive pattern 122c. It extends to the vicinity of the edge 121c.
  • the first conductive pattern 122a and the third conductive pattern 122c are electrically connected, and the second conductive pattern 122b and the fourth conductive pattern 122d are electrically connected.
  • the electrical connection between the first conductive pattern 122a and the third conductive pattern 122c is at least formed by filling a conductive material into a through-hole penetrating the insulating substrate 121 in the thickness direction. This can be done using one via B1.
  • the electrical connection between the second conductive pattern 122b and the fourth conductive pattern 122d can be performed using at least one via B2, as shown in FIGS. 2 and 3, for example.
  • the conductive material constituting the via B1 may be the same as or different from the material of the first conductive pattern 122a or the third conductive pattern 122c.
  • the conductive material constituting the via B2 may be the same as or different from the material of the second conductive pattern 122b or the fourth conductive pattern 122d.
  • the electrical connection between the first conductive pattern 122a and the third conductive pattern 122c and the electrical connection between the second conductive pattern 122b and the fourth conductive pattern 122d are not limited to the form using the via B1 and the via B2, for example, You may implement using side metallization, a half via, etc.
  • the transistor Tr and the diode Di are arranged such that the drain electrode pad DP and the cathode CP of the diode Di face the surface 11a of the conductive plate 11, and the source electrode pad SP and gate electrode pad GP of the transistor Tr and the diode.
  • the anode AP of Di and the back surface 121a of the insulating substrate 121 are arranged between the conductive plate 11 and the circuit substrate 12 in a state where they face each other.
  • the drain electrode pad DP of the transistor Tr is electrically connected to the surface 11a of the conductive plate 11, the gate electrode pad GP is electrically connected to the first conductive pattern 122a, and the source electrode pad SP is The second conductive pattern 122b is electrically connected.
  • the cathode CP of the diode Di is electrically connected to the surface 11a of the conductive plate 11, and the anode AP of the diode Di is electrically connected to the second conductive pattern 122b.
  • the electrical connection between the transistor Tr and the diode Di and the conductive plate 11 and the circuit board 12 can be performed by a conductive bonding material such as solder. Thereby, the transistor Tr and the diode Di are fixed to the conductive plate 11 and the circuit board 12.
  • the circuit unit 10 is a parallel circuit in which the diode Di is connected in reverse parallel to the transistor Tr.
  • the conductive plate 11 functions as an electrode (electrode terminal) for supplying power to the drain electrode pad DP (and cathode CP)
  • the third conductive pattern 122c is a control signal to the gate electrode pad GP.
  • the fourth conductive pattern 122d functions as an electrode (electrode terminal) for supplying power to the source electrode pad SP (and the anode AP).
  • the arrangement and shape of the first conductive pattern 122a and the second conductive pattern 122b on the back surface 121a may not be the same as the shape and arrangement of the third conductive pattern 122c and the fourth conductive pattern 122d on the front surface 121b.
  • the arrangement and shape of the first conductive pattern 122a and the second conductive pattern 122b may be any arrangement and shape that can realize the connection relationship between the transistor Tr and the diode Di and the circuit board 12.
  • the shape and arrangement of the third conductive pattern 122c and the fourth conductive pattern 122d may be designed in consideration of the ease of electrical connection when the semiconductor module is configured using the circuit unit 10.
  • the semiconductor module 1 functions as a power conversion circuit such as an inverter circuit, and the plurality of circuit units 10 include an upper arm side circuit unit and a lower arm side circuit unit in the power conversion circuit.
  • the circuit unit on the upper arm side in the power conversion circuit among the N circuit units 10 is referred to as a first circuit unit 10A
  • the circuit unit on the lower arm side is referred to as a second circuit unit 10B.
  • the circuit board 12 included in the first circuit unit 10A and the second circuit unit 10B is schematically shown in a simplified manner.
  • the semiconductor module 1 includes a circuit board 20, n (n is an integer not less than 1 and not more than (N ⁇ 1)) first circuit units 10A, (N ⁇ n) second circuit units 10B, A plate (first plate-like member) 30.
  • the n first circuit units 10A may be referred to as a plurality of first circuit units 10A
  • the (Nn) second circuit units 10B may be referred to as a plurality of second circuit units 10B.
  • the semiconductor module 1 may include at least one surge voltage absorbing element 50. Furthermore, the semiconductor module 1 may include a case C that houses the circuit board 20 and the first circuit unit 10A, the second circuit unit 10B, and the like mounted on the circuit board 20. Below, unless otherwise indicated, the semiconductor module 1 demonstrates the form provided with the three surge voltage absorption elements 50 and the case C. FIG.
  • case C is schematically shown by a one-dot chain line. 7 to 9, the illustration of the case C and the conductive wire is omitted.
  • Case C may be comprised, for example from resin.
  • the case C may include a heat sink on which the circuit board 20 is mounted as a bottom plate, and the bottom plate and a resinous cover that covers the circuit board 20 and the like.
  • the structure (first circuit unit 10A, second circuit unit 10B, etc.) on the circuit board 20 accommodated in the case C is embedded, for example, with silicone gel.
  • the circuit board 20 includes an insulating substrate 21, and a P pad 22, an N pad 23, an O pad 24, a first control signal pad 25, and a second control signal pad 26 are provided on the surface 21 a of the insulating substrate 21. Is formed. An auxiliary pad 27 may be formed on the surface 21a. Unless otherwise noted, the form in which the auxiliary pad 27 is formed will be described.
  • the insulating substrate 21 is a ceramic substrate, for example.
  • Examples of the material of the insulating substrate 21 include AlN, SiN, and Al 2 O 3 .
  • the shape seen from the thickness direction of the insulated substrate 21 is not limited, For example, a rectangle and a square are mentioned.
  • a heat dissipation layer made of copper or the like may be formed on the back surface of the insulating substrate 21 (the side opposite to the surface on which the first circuit unit 10A, the second circuit unit 10B, etc. are mounted).
  • the P pad (first input wiring pattern) 22 has a first unit mounting area 221 and an external connection area 222, and is a conductive layer made of, for example, copper.
  • the first unit mounting area 221 is an area where a plurality of first circuit units 10A are mounted.
  • the external connection area 222 is formed continuously from the first unit mounting area 221 and is an area to which one end of the positive voltage terminal 41 is connected. The other end of the positive voltage terminal 41 is drawn out of the case C.
  • the N pad (second input wiring pattern) 23 includes a second unit mounting area 231, a first external connection area 232, and a second external connection area 233, and is a conductive layer made of, for example, copper.
  • the second unit mounting area 231 is an area where a plurality of second circuit units 10B are mounted.
  • the first external connection region 232 is formed continuously from the second unit mounting region 231 and is a region to which one end of the negative voltage terminal 42 is connected.
  • the second external connection region 233 is formed continuously from the second unit mounting region 231 and is a region to which one end of the second auxiliary terminal 43 is connected.
  • the second external connection region 233 is disposed on the opposite side of the first external connection region 232 with respect to the second unit mounting region 231. The other ends of the negative voltage terminal 42 and the second auxiliary terminal 43 are drawn out of the case C.
  • the N pad 23 is adjacently disposed so as to face the P pad 22. Specifically, the N pad 23 is arranged in such a manner that the edge (opposing edge) 23 a of the N pad 23 is opposed to and parallel to the edge (opposing edge) 22 a of the P pad 22.
  • the O pad (output wiring pattern) 24 is a pad to which one end of the output terminal 44 is connected, and is a conductive layer made of, for example, copper.
  • the O pad 24 is disposed on the P pad 22 opposite to the external connection region 222 with respect to the first unit mounting region 221 and on the side of the second external connection region 233. The other end of the output terminal 44 is drawn out of the case C.
  • the first control signal pad (first control wiring pattern) 25 is a pad to which one end of the first control terminal 45 is connected, and is a conductive layer made of copper, for example.
  • the first control signal pad 25 is disposed on the side of the external connection region 222. The other end of the first control terminal 45 is drawn out of the case C.
  • the second control signal pad (second control wiring pattern) 26 is a pad to which one end of the second control terminal 46 is connected, and is a conductive layer made of, for example, copper.
  • the second control signal pad 26 is disposed on the side opposite to the O pad 24 with respect to the second external connection region 233 and on the side of the second external connection region 233. The other end of the second control terminal 46 is drawn out of the case C.
  • the auxiliary pad 27 is a pad to which one end of the first auxiliary terminal 47 is connected, and is a conductive layer made of, for example, copper. In the present embodiment, the auxiliary pad 27 is disposed between the first control signal pad 25 and the external connection region 222. The other end of the first auxiliary terminal 47 is drawn out of the case C.
  • the shape and arrangement of the above-described pads (P pad 22, N pad 23, O pad 24, etc.) formed on the surface 21a of the insulating substrate 21 are not limited to the forms illustrated in FIGS.
  • the first circuit unit 10 ⁇ / b> A and the second circuit unit 10 ⁇ / b> B may be appropriately set in consideration of the ease of mounting and the ease of wiring.
  • the plurality of first circuit units 10A are arranged apart from each other.
  • the back surface 11b on the conductive plate 11 opposite to the side on which the transistor Tr or the like is mounted is opposed to the first unit mounting area 221 of the P pad 22 and the first unit mounting area. It is mounted on the circuit board 20 so as to be electrically connected to 221 (see FIGS. 7 to 9).
  • the conductive plate 11 can be fixed to the first unit mounting region 221 via a conductive bonding material such as solder.
  • the third conductive pattern 122c and the fourth conductive pattern 122d of the first circuit unit 10A are disposed on the opposite side of the circuit board 20 as viewed from the first circuit unit 10A.
  • the third conductive pattern 122c of the first circuit unit 10A is connected to the first control signal pad 25 by the first conductive wire W1.
  • Examples of the first conductive wire W1 include a wire and a ribbon.
  • the fourth conductive pattern 122d of the first circuit unit 10A is connected to the auxiliary pad 27 by the second conductive wire W2.
  • the first conductive wire W1 and the second conductive wire W2 are examples of connection members, and can electrically connect the third conductive pattern 122c and the first control signal pad, and the fourth conductive pattern 122d and the auxiliary pad 27.
  • connection members or wiring members can be used.
  • the conductive plate 11 of the first circuit unit 10A is electrically connected to the P pad 22, and the drain electrode pad DP of the transistor Tr and the cathode CP of the diode Di are electrically connected to the conductive plate 11. Therefore, a positive voltage can be input to the drain electrode pad DP of the transistor Tr and the cathode CP of the diode Di included in the first circuit unit 10A via the positive voltage terminal 41.
  • the third conductive pattern 122c of the first circuit unit 10A is electrically connected to the first control signal pad 25 via the first conductive wire W1, and as described with reference to FIG. Since it is electrically connected to the first conductive pattern 122a, a control signal can be input to the gate electrode pad GP of the transistor Tr included in the first circuit unit 10A via the first control terminal 45.
  • the fourth conductive pattern 122d of the first circuit unit 10A is connected to the auxiliary pad 27 by the second conductive wire W2, so that the potential of the source electrode pad SP of the transistor Tr included in the first circuit unit 10A is changed to the first auxiliary pattern 27. It can be taken out via the terminal 47.
  • the potential extracted via the first auxiliary terminal 47 can be used, for example, to generate a control signal for the transistor Tr included in the first circuit unit 10A.
  • the second circuit unit 10B is mounted on the circuit board 20 with the circuit board 12 facing the circuit board 20. Specifically, as shown in FIG. 9, in the second circuit unit 10B, the third conductive pattern 122c of the second circuit unit 10B is opposed to the second control signal pad 26 and the second control signal pad. 26, and the fourth conductive pattern 122 d faces the second unit mounting area 231 of the N pad 23 and is electrically connected to the second unit mounting area 231. It is mounted on. Therefore, the second control signal pad 26 and the N pad 23 may be formed in such a shape as to enable the connection. For example, the N pad 23 and the second control are arranged such that the N pad 23 has a notch, and a part of the second control signal pad 26 is disposed in the notch with a gap from the N pad 23. A signal pad 26 may be formed.
  • the third conductive pattern 122c of the second circuit unit 10B and the second control signal pad 26 are connected by, for example, flip chip bonding.
  • the fourth conductive pattern 122d of the second circuit unit 10B and the second unit mounting region 231 can be fixed via a conductive bonding material such as solder. In such a mounted state of the second circuit unit 10B, the conductive plate 11 of the second circuit unit 10B is located on the side opposite to the circuit board 20 as shown in FIGS.
  • the third conductive pattern 122c of the second circuit unit 10B is electrically connected to the second control signal pad 26. As described with reference to FIG. 2, the third conductive pattern 122c is connected to the gate electrode pad GP of the transistor Tr. Is electrically connected. Therefore, a control signal can be input to the gate electrode pad GP of the transistor Tr included in the second circuit unit 10B via the second control terminal 46.
  • the fourth conductive pattern 122d of the second circuit unit 10B and the N pad 23 are electrically connected.
  • the fourth conductive pattern 122d includes the source electrode pad SP and the diode Di of the transistor Tr. Are electrically connected to the anode AP. Therefore, a negative voltage can be input to the source electrode pad SP of the transistor Tr and the anode AP of the diode Di included in the second circuit unit 10B via the negative voltage terminal 42, and the second voltage is supplied to the second circuit unit 10B via the second auxiliary terminal 43.
  • the potential of the source electrode pad SP of the transistor Tr included in the circuit unit 10B can be taken out.
  • the potential extracted via the second auxiliary terminal 43 can be used, for example, to generate a control signal for the transistor Tr included in the second circuit unit 10B.
  • the surge voltage absorption element 50 is an element for absorbing a surge voltage.
  • An example of the surge voltage absorbing element 50 is a capacitor, and an example of the surge voltage absorbing capacitor is a ceramic capacitor.
  • condenser for surge absorption should just be a capacity
  • the surge voltage absorbing element 50 connects the edge 22a of the P pad 22 and the edge 23a of the N pad 23. Specifically, one end of the surge voltage absorbing element 50 is connected to the portion of the first unit mounting region 221 in the edge 22a, and the other end is connected to the portion of the second unit mounting region 231 in the edge 23a.
  • the plurality of surge voltage absorbing elements 50 are discretely arranged in the extending direction of the edge 22a (edge 23a).
  • the conductive plate 30 includes a plurality of first circuit units 10A and a plurality of second circuit units 10B so as to sandwich the plurality of first circuit units 10A and the plurality of second circuit units 10B between the circuit board 20 and the conductive plate 30. It is provided above.
  • the conductive plate 30 may be a plate-like member made of a conductive material, for example, a metal plate. An example of the material of the conductive plate 30 is copper. Since the conductive plate 30 is made of a conductive material, the front surface 30a of the conductive plate 30 is a conductive region (front-side conductive region), and the back surface 30b is also a conductive region (back-side conductive region). 30b is electrically connected.
  • the conductive plate 30 is formed by connecting the third conductive pattern 122 c and the fourth conductive pattern 122 d of the plurality of first circuit units 10 ⁇ / b> A to the first control signal pad 25 and the auxiliary pad 27. And it has the notch part 31 for connecting with the 2nd conducting wire W2.
  • FIG. 6 illustrates a form in which a region including a corner portion of a conductive plate having a rectangular shape in plan view is cut out.
  • the notch 31 exposes a part of the third conductive pattern 122c and the fourth conductive pattern 122d without being covered with the conductive plate 30, so that the third conductive pattern 122c and the fourth conductive pattern 122d are controlled by the first control. It can be connected to the signal pad 25 and the auxiliary pad 27.
  • the conductive plate 30 is disposed on the first circuit unit 10A and the second circuit unit 10B so that a part of the third conductive pattern 122c of the first circuit unit 10A and the fourth conductive pattern 122d are exposed from the notch 31. Has been.
  • the conductive plate 30 is fixed and electrically connected to the fourth conductive pattern 122d of the first circuit unit 10A and the conductive plate 11 of the second circuit unit 10B with a conductive bonding material such as solder.
  • a conductive bonding material such as solder.
  • the conductive plate 30 is connected to the O pad 24 by the third conductive wire W3.
  • Examples of the third conductor W3 include a wire and a ribbon. Since a large current easily flows between the conductive plate 30 and the O pad 24, when the third conductive wire W3 is, for example, a wire, the conductive plate 30 and the O pad 24 may be connected by a plurality of wires. You may connect with a small copper plate.
  • the third conductive wire W3 is an example of a connection member, and various connection members or wiring members can be used as long as the conductive plate 30 and the O pad 24 can be electrically connected.
  • the semiconductor module 1 functions as the power conversion circuit 2 like the equivalent circuit of the semiconductor module 1 shown in FIG.
  • the power conversion circuit 2 shown in FIG. 10 is a single-phase inverter circuit.
  • the semiconductor module 1 is, for example, a 2-in-1 type semiconductor module.
  • elements corresponding to those of the semiconductor module 1 are denoted by the same reference numerals.
  • the conductive plate 11 of the first circuit unit 10A is electrically connected to the P pad 22, and the fourth conductive pattern 122d of the second circuit unit 10B is electrically connected to the N pad 23.
  • the positive voltage terminal 41 and the negative voltage terminal 42 supply power to the first circuit unit 10A and the second circuit unit 10B that are electrically connected in series between the positive voltage terminal 41 and the negative voltage terminal 42. Is possible.
  • the third conductive pattern 122c of the first circuit unit 10A and the third conductive pattern 122c of the second circuit unit 10B are electrically connected to the first control terminal 45 and the second control terminal 46, respectively.
  • a control signal can be supplied to the gate electrode pad GP of the transistor Tr included in each of the first circuit unit 10A and the second circuit unit 10B via the control terminal 45 and the second control terminal 46.
  • the transistor Tr of the first circuit unit 10A and the transistor Tr of the second circuit unit 10B are alternately turned on / off to be applied between the positive voltage terminal 41 and the negative voltage terminal 42.
  • the direct current voltage can be converted into an alternating voltage. Since the conductive plate 30 is connected to the O pad 24 by the third conductive wire W ⁇ b> 3, the converted AC voltage can be taken out via the output terminal 44.
  • the semiconductor module 1 includes N circuit units 10 as n first circuit units 10A and (N ⁇ n) second circuit units 10B.
  • Each circuit unit 10 includes a transistor Tr and a diode.
  • a parallel circuit with Di is configured. Accordingly, the parallel circuit of the transistor Tr and the diode Di can be inspected in units of the circuit unit 10. Therefore, before or after mounting the plurality of circuit units 10 on the circuit board 20, by performing an intermediate inspection of each circuit unit 10, for example, mounting only the circuit unit 10 in which no mounting failure has occurred, or mounting It is possible to replace the circuit unit 10 in which a defect has occurred. As a result, for example, the manufacturing yield of the entire semiconductor module 1 is improved as compared with a case where a plurality of transistors Tr and a plurality of diodes Di are directly mounted on the circuit board 20 and then inspected.
  • the second circuit unit 10B is mounted on the circuit board 20 with the circuit board 12 facing the circuit board 20.
  • the third conductive pattern 122c is opposed to and electrically connected to the second control signal pad 26, and the fourth conductive pattern 122d is opposed to the second unit mounting region 231 of the N pad 23 and electrically connected thereto. It is connected to the.
  • the gate electrode pad GP of the transistor Tr included in the second circuit unit 10B is electrically connected to the second control signal pad 26, and the source electrode pad SP is electrically connected to the N pad 23. Connected.
  • the second control signal pad 26 is mounted when the second circuit unit 10B is mounted on the circuit board 20. A certain accuracy is required for alignment with the N pad 23.
  • the third conductive pattern 122c and the fourth conductive pattern 122d are electrically connected to the gate electrode pad GP and the source electrode pad SP through the first conductive pattern 122a and the second conductive pattern 122b. Therefore, the arrangement and shape of the third conductive pattern 122c and the fourth conductive pattern 122d do not depend on the positions of the gate electrode pad GP and the source electrode pad SP in the transistor Tr. Therefore, in the configuration of the second circuit unit 10B, the third conductive pattern 122c and the fourth conductive pattern 122d can be determined in consideration of the ease of mounting on the circuit board 20.
  • the requirement of alignment accuracy when the second circuit unit 10B is mounted on the circuit board 20 with the circuit board 12 facing the circuit board 20 is compared with, for example, the case where the transistor Tr is directly mounted on the circuit board 20.
  • the second circuit unit 10B can be easily mounted on the circuit board 20.
  • the transistor Tr In the power conversion circuit 2 including the first circuit unit 10A and the second circuit unit 10B connected in series between the positive voltage terminal 41 and the negative voltage terminal 42, the transistor Tr and the second circuit unit of the first circuit unit 10A. A surge voltage is generated when the transistor Tr of 10B is turned on or turned off.
  • the surge voltage absorbing element 50 includes the first circuit unit 10A and the second circuit unit that are electrically connected in series between the positive voltage terminal 41 and the negative voltage terminal 42 as shown in FIG. 10B is electrically connected in parallel. Therefore, in the configuration of the semiconductor module 1, the surge voltage can be absorbed by the surge voltage absorbing element 50.
  • the magnitude of the surge voltage is determined by L ⁇ di / dt, where i is the current and L is the inductance.
  • the inductance that defines the magnitude of the surge voltage includes the wiring inductance of the path through which the current i flows. di / dt depends on the switching speed of the transistors Tr included in the first circuit unit 10A and the second circuit unit 10B. Since switching speed has been increased, di / dt tends to increase. In particular, when a wide band gap semiconductor is used as the material of the transistor Tr, di / dt tends to increase because the switching speed is faster than that of Si. Therefore, in order to effectively suppress the surge voltage, the surge voltage absorbing element 50 is physically disposed close to the first circuit unit 10A and the second circuit unit 10B having the transistor Tr, and the inductance L is reduced. It is important to reduce the contained wiring inductance.
  • the second arm unit 10 ⁇ / b> B on the lower arm side is mounted on the circuit board 20 while being turned upside down with respect to the first circuit unit 10 ⁇ / b> A on the upper arm side. Therefore, while mounting the first circuit unit 10A on the P pad 22 and mounting the second circuit unit 10B on the N pad 23, the conductive plate 11 of the second circuit unit 10B and the second circuit unit 10B are mounted on the N pad 23.
  • the first circuit unit 10A and the second circuit unit 10B are connected in series by electrically connecting the second conductive pattern 122b of the one circuit unit 10A.
  • the first circuit unit 10A and the second circuit unit 10B can be mounted on the P pad 22 and the N pad 23 to which the surge voltage absorbing element 50 is connected.
  • the transistors Tr included in the first circuit unit 10A and the second circuit unit 10B can be arranged close to the surge voltage absorption element 50, so that the current between the surge voltage absorption element 50 and the transistor Tr The wiring inductance of the path can be reduced.
  • the surge voltage is effectively suppressed, so that in the series circuit of the first circuit unit 10A and the second circuit unit 10B, the drain electrode pad DP of the transistor Tr included in the first circuit unit 10A and the second circuit unit 10B.
  • the DC voltage applied to the source electrode pad SP of the transistor Tr included in can be stabilized.
  • the first circuit unit 10 ⁇ / b> A and the second circuit unit 10 ⁇ / b> B are connected in series to the circuit board 20 via the conductive plate 30 disposed so as to sandwich the first circuit unit 10 ⁇ / b> A and the second circuit unit 10 ⁇ / b> B. ing. Therefore, the degree of freedom in design such as the shape and arrangement of pads (for example, P pad 22, N pad 23, and O pad 24) on insulating substrate 21 is improved.
  • the surge voltage absorbing element 50 can be arranged so as to connect the edge 22a and the edge 23b.
  • the surge voltage absorption element 50 is disposed between the first circuit unit 10A and the second circuit unit 10B in the direction orthogonal to the extending direction of the edge 22a (or the edge 23b).
  • the current path between the element 50 and the transistor Tr included in the first circuit unit 10A and the second circuit unit 10B becomes shorter, and the influence of inductance can be further reduced.
  • the semiconductor module 1 can be reduced in size.
  • the degree of freedom of design of the P pad 22, the N pad 23, and the O pad 24 on the insulating substrate 21 is improved, for example, the degree of freedom of arrangement of the O pad 24 is also improved. Therefore, the design of the semiconductor module 1 is easy.
  • the second circuit unit 10B is mounted on the circuit board 20 while being inverted upside down with respect to the first circuit unit 10A.
  • the source electrode pad SP of the transistor Tr included in the first circuit unit 10A and the drain electrode pad DP of the transistor Tr included in the second circuit unit 10B are formed by one conductive plate 30 disposed to face the circuit board 20. Electrical connection is possible. Therefore, the semiconductor module 1 in which the surge voltage is suppressed by connecting the P pad 22 and the N pad 23 with the surge voltage absorbing element 50 can be manufactured at low cost.
  • the conductive plate 30 has the cutout portion 31, even if the conductive plate 30 is arranged so that the first circuit unit 10 ⁇ / b> A and the second circuit unit 10 ⁇ / b> B are sandwiched between the circuit board 20 and the conductive plate 30, the first Since the third conductive pattern 122c and part of the fourth conductive pattern 122d of the circuit unit 10A are reliably exposed from the conductive plate 30, the third conductive pattern 122c can be easily connected to the first control signal pad 25 by the first conductive wire W1. The fourth conductive pattern 122d can be easily connected to the auxiliary pad 27 by the second conductive wire W2.
  • a position confirmation hole for confirming the fixed position (mounting position) of the transistor Tr may be formed in at least one of the circuit board 12 and the conductive plate 11. This will be described with reference to FIG.
  • a position confirmation hole 123a for confirming the fixing position (mounting position) of the transistor Tr and a position confirmation hole 123a for confirming the fixing position (mounting position) of the diode Di are formed on the circuit board 12. The form currently formed is illustrated.
  • the position confirmation hole 123 a and the position confirmation hole 123 b are through holes that penetrate the circuit board 12.
  • an example of the diameter of the position confirmation hole 123a and the position confirmation hole 123b is 2 mm or less. It is.
  • the circuit board 12 has the position confirmation hole 123a and the position confirmation hole 123b, for example, after the transistor Tr and the diode Di are mounted on the conductive plate 11, the circuit board 12 is fixed to the transistor Tr and the diode Di.
  • the conductive plate 11, the transistor Tr, the diode Di, and the circuit board 12 are joined at the same time, it is easy to align the circuit board 12, the transistor Tr, and the diode Di.
  • the position confirmation hole 123a and the position confirmation hole 123b may have a shape (for example, a mortar shape) in which the diameter on the surface 121b side of the insulating substrate 121 is larger in the circuit board 12 than the size hole. . Accordingly, the visibility of the transistor Tr and the diode Di is improved through the position confirmation hole 123a and the position confirmation hole 123b.
  • the position confirmation hole 123a and the position confirmation hole 123b may be linear notches.
  • the formation positions of the position confirmation hole portion 123a and the position confirmation hole portion 123b are not limited to those corner portions in the arrangement position of the transistor Tr and the diode Di. However, if the corners of the transistor Tr and the diode Di are formed so as to be visible, alignment is easy.
  • the position confirmation hole 123a In the form in which the position confirmation hole is formed in the circuit board 12, it is not necessary to form both the position confirmation hole 123a and the position confirmation hole 123b in the circuit board 12, as shown in FIG.
  • the alignment between the gate electrode pad GP and the source electrode pad SP in the transistor Tr and the first conductive pattern 122a and the second conductive pattern 122b is more difficult than the alignment between the anode AP of the diode Di and the second conductive pattern 122b.
  • alignment accuracy is required. Therefore, in the embodiment in which the position confirmation hole is formed in the circuit board 12, the position confirmation hole 123a may be formed.
  • two or more position confirmation holes 123a are preferably provided for alignment of the transistor Tr. The same applies to the position confirmation hole 123b.
  • FIG. 11 shows an example in which the position confirmation hole is formed in the circuit board 12, but the position confirmation hole may be formed in the conductive plate 11.
  • the shape and arrangement of the position confirmation hole are the same as those of the circuit board 12.
  • the circuit board (first circuit board) 20 may not have an output wiring pattern.
  • one end of the output terminal 44 may be directly connected to the conductive plate 30.
  • the first circuit unit 10A and the second circuit unit 10B have a distance and conductivity between the transistor Tr and the diode Di as long as the conductive plate 11, the transistor Tr, the diode Di, and the circuit board 12 can realize the arrangement state and the connection relationship.
  • the arrangement position with respect to the board 11 (or the circuit board 12) and the arrangement and shape of the first conductive pattern 122a, the second conductive pattern 122b, the third conductive pattern 122c, and the fourth conductive pattern 122d are the same as those of the first circuit unit 10A. It may be different from the second circuit unit 10B.
  • 6 to 9 exemplify a configuration in which three first circuit units 10A are mounted on the P pad 22 and three second circuit units 10B are mounted on the N pad 23.
  • the number of each of the first circuit unit 10A and the second circuit unit 10B may be one or four or more.
  • the number of the first circuit unit 10A and the second circuit unit 10B may be different.
  • the example of the second plate member included in the circuit unit is not limited to the conductive plate, but may be any second plate member having a front-side conductive region and a back-side conductive region that are electrically connected to each other.
  • a conductive layer (second surface side conductive region) is formed on the surface of the insulating substrate, and a conductive layer (second back side conductive region) is formed on the back surface.
  • the example of the first plate member included in the semiconductor module is not limited to the conductive plate.
  • a plate-like member having a back-side conductive region may be used so that a plurality of circuit units arranged on the first circuit board can be electrically connected.
  • the first plate-like member may have a configuration in which a conductive layer (back surface side conductive region) is formed on the back surface (surface on the first circuit unit side) of the insulating substrate.
  • the first plate-like member may be a member having a front surface side conductive region electrically connected to the back side conductive region.
  • the first plate-like member has a conductive layer (back side conductive region) formed on the back surface (surface on the first circuit unit side) of the insulating substrate, and a conductive layer (front side conductive region) on the surface of the insulating substrate.
  • the conductive layers on the front surface and the back surface of the insulating substrate may be electrically connected.
  • the first plate-like member has the back side conductive region and the front side conductive region and the first circuit board has the output wiring pattern as described above, for example, the front side conductive region and the output wiring pattern are By electrically connecting, the back side conductive region and the output wiring pattern can be electrically connected.
  • the first plate-shaped member has the rear surface side conductive region and the front surface side conductive region, and the first circuit board does not have the output wiring pattern, for example, one end of the output terminal is provided in the front surface side conductive region. May be electrically connected to each other by electrically connecting the back side conductive region and the output terminal.
  • a capacitor is exemplified as the surge voltage absorbing element.
  • the surge voltage absorbing element may be any element that can absorb the surge voltage.
  • an RC circuit or RC snubber element in which a capacitor and a resistor are combined may be used.
  • the surge voltage absorbing element is not limited to the arrangement state shown in FIGS. 6 to 8 as long as it is arranged to connect the P pad 22 and the N pad 23.
  • the semiconductor module including the circuit unit may not include the surge voltage absorbing element.
  • an opening may be formed at a position where the surge voltage absorbing element 50 of the conductive plate 30 is covered.
  • FIG. 12 illustrates the semiconductor module 1 in the form in which the opening 32 is provided at a position covering the surge voltage absorbing element 50 of the conductor plate 30.
  • the surge voltage absorbing element 50 provided between the edge 22a of the first circuit unit 10A disposed on the innermost side of the conductive plate 30 and the edge 23a of the second circuit unit 10B.
  • the opening 32 may be formed in a region including the overlapping portion.
  • the surge voltage absorption element 50 can be exposed and the heat generation of the surge voltage absorption element 50 can be easily released. be able to.
  • a heat radiation space can be formed in a region between the first circuit unit 10A and the second circuit unit 10B, which can contribute to heat radiation of the first circuit unit 10A and the second circuit unit 10B.
  • FIG. 12 shows an example in which one opening 32 including all of the plurality of surge voltage absorbing elements 50 is provided
  • each of the surge voltage absorbing elements 50 has a plurality of openings individually.
  • the part 32 may be provided.
  • a configuration is provided in which one opening 32 is provided for a predetermined plurality of surge voltage absorbing elements 50, such as providing one opening 32 corresponding to two surge voltage absorbing elements 50. Also good.
  • FIG. 13 is a partially enlarged view of the cross-sectional configuration along the line XIII-XIII in FIG.
  • an opening 32 that penetrates the front surface 30 a and the back surface 30 b of the conductive plate 30 is formed in the conductive plate 30, and the surge voltage absorbing element 50 protrudes from the opening 32. That is, the upper surface of the surge voltage absorbing element 50 is located higher than the upper surface of the conductive plate 30.
  • the opening 32 at a position corresponding to the surge voltage absorbing element 50 of the conductive plate 30 in plan view, the height restriction of the surge voltage absorbing element 50 can be eliminated, and a larger size can be obtained.
  • the surge voltage absorbing element 50 can be mounted, the range of component selection of the semiconductor module 1 can be expanded, and the semiconductor module 1 can be appropriately configured according to the application.
  • the heat dissipation efficiency can be further improved.
  • the opening 32 may be provided in the region of the conductive plate 30 that covers the surge voltage absorbing element 50, and the surge voltage absorbing element 50 may protrude from the upper surface of the conductive plate 30. The degree of freedom in designing the semiconductor module 1 can be increased, and the heat dissipation efficiency can be further improved.
  • the semiconductor module is not limited to a single-phase power conversion circuit configuration such as a single-phase inverter circuit, and may have a two-phase or three-phase power conversion circuit configuration.
  • the circuit element is not limited to the diode.
  • any circuit element may be used as long as it is disposed between the second plate-like member and the second circuit board and is electrically connected to the vertical transistor by the second plate-like member and the second circuit board.
  • the circuit element may be a transistor.
  • the first electrode pad of the circuit element corresponds to the first main electrode pad of the transistor
  • the second electrode pad corresponds to the second main electrode pad
  • the circuit unit includes a parallel circuit of at least two transistors.
  • SYMBOLS 1 Semiconductor module, 10 ... Circuit unit, 10A ... 1st circuit unit, 10B ... 2nd circuit unit, 11 ... Conductive plate (2nd plate-shaped member), 11a ... Front surface, 11b ... Back surface, 12 ... Circuit board (1st) 2 circuit boards), 20 ... circuit board (first circuit board), 21 ... insulating board (first insulating board), 22 ... P pad (first input wiring pattern), 23 ... N pad (second input wiring) 24) O pad (output wiring pattern), 25 ... first control signal pad, 30 ... conductive plate (first plate member), 31 ... notch, 32 ... opening, 50 ... surge voltage absorption Element 121 ...

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Inverter Devices (AREA)

Abstract

一形態に係る半導体モジュール１は、第１回路基板と回路ユニットと第１板状部材とを備え、回路ユニットは、第２板状部材と縦型トランジスタと回路素子と第２回路基板とを有し、Ｎ個の回路ユニットのうちｎ個の第１回路ユニットは、第２板状部材の裏面側導電領域が第１回路基板の第１入力用配線パターンと電気的に接続されており、（Ｎ－ｎ）個の第２回路ユニットは、第２回路基板の第３導電パターン及び第４導電パターンが第１回路基板の第１制御用配線パターン及び第２入力用配線パターンと電気的に接続されており、第１板状部材は、第１回路ユニットの第４導電パターンと、第２回路ユニットの第２板状部材とを電気的に接続しており、第１回路ユニットにおける縦型トランジスタのゲート電極パッドは、第１回路基板の第１制御用配線パターンに電気的に接続されている。

Description

半導体モジュール
　本開示は半導体モジュールに関する。
　本出願は、2016年11月24日出願の日本出願2016-227745号に基づく優先権を主張し、前記日本出願に記載された全ての記載内容を援用するものである。
　半導体モジュールにおいて、特許文献１に開示されているように、複数のトランジスタ及び複数のダイオードなどが回路基板上に実装されたモジュールが知られている。特許文献１に記載の半導体モジュールでは、インバータ回路といった電力変換回路として機能するように、複数のトランジスタ及び複数のダイオードが電気的に接続されている。
特開２０１５－１３５８９５号公報 特開２０１４－１８７８７４号公報
　本開示の一側面に係る半導体モジュールは、（Ａ）第１絶縁基板と、上記第１絶縁基板の表面上に形成された第１入力用配線パターン、第２入力用配線パターン、第１制御用配線パターン及び第２制御用配線パターンとを有する第１回路基板と、（Ｂ）第１回路基板上に搭載されるＮ個（Ｎは２以上の整数）の回路ユニットと、（Ｃ）Ｎ個の上記回路ユニットに対して上記第１回路基板と反対側に配置されており、裏面側導電領域を有する第１板状部材を備え、上記回路ユニットは、（ａ）互いに電気的に接続された表面側導電領域及び裏面側導電領域を有する第２板状部材と、（ｂ）第１主電極パッドと、上記第１主電極パッドと反対側に形成されている第２主電極パッド及びゲート電極パッドとを有しており、上記第２板状部材の上記表面側導電領域に上記第１主電極パッドが対向し且つ電気的に接続される縦型トランジスタと、（ｃ）上記縦型トランジスタに対して上記第２板状部材と反対側に配置されており、第２絶縁基板と、上記第２絶縁基板の裏面に形成されており上記ゲート電極パッドと電気的に接続される第１導電パターンと、上記第２絶縁基板の裏面に形成されており上記第２主電極パッドに電気的に接続される第２導電パターンと、上記第２絶縁基板の表面に形成されており上記第１導電パターンと電気的に接続された第３導電パターンと、上記第２絶縁基板の表面に形成されており上記第２導電パターンと電気的に接続された第４導電パターンとを有する第２回路基板と、を有し、Ｎ個の上記回路ユニットのうちｎ個（ｎは１以上且つ（Ｎ－１）以下の整数）の第１回路ユニットは、上記第２板状部材の上記裏面側導電領域が上記第１入力用配線パターンと対向し且つ電気的に接続された状態で上記第１回路基板に搭載されており、Ｎ個の上記回路ユニットのうち（Ｎ－ｎ）個の第２回路ユニットは、上記第２回路基板の上記第３導電パターンが上記第２制御用配線パターンと対向し且つ電気的に接続されるとともに、上記第２回路基板の上記第４導電パターンが上記第２入力用配線パターンと対向し且つ電気的に接続された状態で、上記第１回路基板に搭載されており、上記第１板状部材は、ｎ個の上記第１回路ユニットが有する上記第２回路基板の上記第４導電パターンと、（Ｎ－ｎ）個の上記第２回路ユニットが有する上記第２板状部材とを上記第１板状部材の上記裏面側導電領域によって電気的に接続しており、ｎ個の上記第１回路ユニットが有する上記縦型トランジスタの上記ゲート電極パッドは、上記第１制御用配線パターンに電気的に接続されている。
図１は、一実施形態に係る半導体モジュールが有する回路ユニットの平面図である。 図２は、図１のＩＩ－ＩＩ線に沿った断面の模式図である。 図３は、図１のＩＩＩ－ＩＩＩ線に沿った断面の模式図である。 図４は、図１に示した回路ユニットにおいて回路基板（第２回路基板）を取り外した状態を示す図面である。 図５は、図１に示した回路ユニットが有する回路基板を、回路基板が有する絶縁基板の裏面側からみた場合の平面図である。 図６は、一形態に係る半導体モジュールの構成を示す模式図である。 図７は、図６のＶＩＩ－ＶＩＩ線に沿った断面構成の一部拡大図である。 図８は、図６に示した半導体モジュールが有する回路基板上の構成を示す図面であり、半導体モジュールが有する導電板（第１板状部材）を取り外した状態を示している。 図９は、図６に示した半導体モジュールが有する第２回路ユニットの回路基板への搭載状態を説明するための図面であり、半導体モジュールが有する導電板（第１板状部材）及び回路ユニットが有する導電板（第２板状部材）を取り外した状態を示している。 図１０は、図６に示した半導体モジュールの等価回路を示す図面である。 図１１は、回路ユニットの変形例を説明するための図面である。 図１２は、導電板（第１板状部材）の変形例を説明するための図面である。 図１３は、図１２のＸＩＩＩ－ＸＩＩＩ線に沿った断面構成の一部拡大図である。
　［本開示が解決しようとする課題］
　複数のトランジスタ及び複数のダイオードが回路基板に直接実装された半導体モジュールでは、実装した後に半導体モジュールの検査を行う必要がある。この場合、トランジスタ及びダイオードの実装時の不具合などが生じると、再度、複数のトランジスタ及び複数のダイオードの実装を試みなければならない。そのため、半導体モジュールの製造歩留まりが低下する。
　そこで、本開示は、製造歩留まりを向上可能な半導体モジュールを提供することを目的とする。
　以下、図面を参照して本開示の実施形態について説明する。図面の説明において、同一要素には同一符号を付し、重複する説明を省略する。
　［本開示の実施形態の説明］
　最初に、本開示の実施形態の内容を列記して説明する。
　一形態に係る半導体モジュールは、（Ａ）第１絶縁基板と、上記第１絶縁基板の表面上に形成された第１入力用配線パターン、第２入力用配線パターン、第１制御用配線パターン及び第２制御用配線パターンとを有する第１回路基板と、（Ｂ）第１回路基板上に搭載されるＮ個（Ｎは２以上の整数）の回路ユニットと、（Ｃ）Ｎ個の上記回路ユニットに対して上記第１回路基板と反対側に配置されており、裏面側導電領域を有する第１板状部材を備え、上記回路ユニットは、（ａ）互いに電気的に接続された表面側導電領域及び裏面側導電領域を有する第２板状部材と、（ｂ）第１主電極パッドと、上記第１主電極パッドと反対側に形成されている第２主電極パッド及びゲート電極パッドとを有しており、上記第２板状部材の上記表面側導電領域に上記第１主電極パッドが対向し且つ電気的に接続される縦型トランジスタと、（ｃ）上記縦型トランジスタ及び上記第１回路基板に対して上記第２板状部材と反対側に配置されており、第２絶縁基板と、上記第２絶縁基板の裏面に形成されており上記ゲート電極パッドと電気的に接続される第１導電パターンと、上記第２絶縁基板の裏面に形成されており上記第２主電極パッドに電気的に接続される第２導電パターンと、上記第２絶縁基板の表面に形成されており上記第１導電パターンと電気的に接続された第３導電パターンと、上記第２絶縁基板の表面に形成されており上記第２導電パターンと電気的に接続された第４導電パターンとを有する第２回路基板と、を有し、Ｎ個の上記回路ユニットのうちｎ個（ｎは１以上且つ（Ｎ－１）以下の整数）の第１回路ユニットは、上記第２板状部材の上記裏面側導電領域が上記第１入力用配線パターンと対向し且つ電気的に接続された状態で上記第１回路基板に搭載されており、Ｎ個の上記回路ユニットのうち（Ｎ－ｎ）個の第２回路ユニットは、上記第２回路基板の上記第３導電パターンが上記第２制御用配線パターンと対向し且つ電気的に接続されるとともに、上記第２回路基板の上記第４導電パターンが上記第２入力用配線パターンと対向し且つ電気的に接続された状態で、上記第１回路基板に搭載されており、上記第１板状部材は、ｎ個の上記第１回路ユニットが有する上記第２回路基板の上記第４導電パターンと、（Ｎ－ｎ）個の上記第２回路ユニットが有する上記第２板状部材とを上記第１板状部材の上記裏面側導電領域によって電気的に接続しており、ｎ個の上記第１回路ユニットが有する上記縦型トランジスタの上記ゲート電極パッドは、上記第１制御用配線パターンに電気的に接続されている。
　上記半導体モジュールでは、ｎ個の第１回路ユニット及び（Ｎ－ｎ）個の第２回路ユニットが、第１回路基板及び第１板状部材によって上記のように電気的に接続されている。第１回路ユニット及び第２回路ユニットは、縦型トランジスタを含む回路ユニットである。したがって、半導体モジュールを製造する際、第１回路基板に回路ユニットを実装する前に、回路ユニット単位で検査可能である。これにより、回路ユニットを構成した際に不良品を除外できるので、良品の回路ユニットを第１回路基板に実装し得る。そのため、例えば第１回路基板に、複数の縦型トランジスタを直接実装する場合より、製造歩留まりが向上する。
　上記回路ユニットが有する上記第２回路基板及び上記第２板状部材の少なくとも一方には、上記縦型トランジスタの位置確認用孔部が形成されていてもよい。この場合、回路ユニットを作製する際に、縦型トランジスタと、上記第２回路基板との位置合わせが容易である。
　上記回路ユニットは、上記第２板状部材と上記第２回路基板の間に配置され、上記第２板状部材と上記第２回路基板とによって、上記縦型トランジスタに電気的に接続される回路素子を更に有してもよい。この場合、回路ユニットは、縦型トランジスタと回路素子とが第２回路基板及び第２板状部材によって電気的に接続されてなる回路ユニットである。そのため、例えば第１回路基板に、複数の縦型トランジスタ及び複数の回路素子を直接実装する場合より、製造歩留まりが向上する。
　上記回路素子は、上記第２絶縁基板の上記裏面と対向し且つ上記第２導電パターンと電気的に接続される第１電極パッドと、上記第１電極パッドと反対側に形成されており、上記第２板状部材の上記表面側導電領域と電気的に接続される第２電極パッドと、を有してもよい。
　上記回路素子が、ダイオードであり、上記第１電極パッドがアノードパッドであり、上記第２電極パッドがカソードパッドであってもよい。この場合、回路ユニットは、縦型トランジスタと、ダイオードとが逆並列接続された並列回路であり、半導体モジュールは、電力変換回路として機能する。
　上記第１入力用配線パターン及び上記第２入力用配線パターンを接続しておりサージ電圧を吸収するサージ電圧吸収素子を更に備えてもよい。これにより、電力変換回路として機能する半導体モジュールを駆動した際に、第１入力用配線パターン及び上記第２入力用配線パターン間に発生するサージ電圧を抑制可能である。
　上記第１板状部材が導電板であってもよいし、上記第２板状部材が導電板であってもよい。
　［本開示の実施形態の詳細］
　本開示の実施形態の具体例を、以下に図面を参照しつつ説明する。本開示はこれらの例示に限定されるものではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味及び範囲内でのすべての変更が含まれることが意図される。図面の説明においては同一要素には同一符号を付し、重複する説明を省略する。
　図１～図５を利用して、一形態に係る半導体モジュールが備える回路ユニット１０について説明する。回路ユニット１０は、トランジスタＴｒと、ダイオード（回路素子）Ｄｉと、導電板（第２板状部材）１１と、回路基板１２と、を有する。
　トランジスタＴｒは、縦型トランジスタであり、例えばチップ状を呈する。トランジスタＴｒの平面視形状の例は、矩形又は正方形である。トランジスタＴｒの材料の例は、ＳｉＣ、ＧａＮ等のワイドバンドギャップ半導体及びＳｉを含む。トランジスタＴｒは、ＭＯＳＦＥＴ（Ｍｅｔａｌ－Ｏｘｉｄｅ－Ｓｅｍｉｃｏｎｄｕｃｔｏｒ　Ｆｉｅｌｄ－Ｅｆｆｅｃｔ　Ｔｒａｎｓｉｓｔｏｒ）でもよいし、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ：Ｉｎｓｕｌａｔｅｄ　Ｇａｔｅ　Ｂｉｐｏｌａｒ　Ｔｒａｎｓｉｓｔｏｒ）でもよい。以下、断らない限り、トランジスタＴｒはＭＯＳＦＥＴである。
　トランジスタＴｒは、図１～図４に示したように、ドレイン電極パッド（第１主電極パッド）ＤＰと、ソース電極パッド（第２主電極パッド）ＳＰと、ゲート電極パッドＧＰと、を有する。ソース電極パッドＳＰとゲート電極パッドＧＰは、トランジスタＴｒの厚さ方向において、ドレイン電極パッドＤＰと反対側に配置されている。トランジスタＴｒでは、ゲート電極パッドＧＰに印加される制御信号に応じてソース電極パッドＳＰ及びドレイン電極パッドＤＰ間の導通状態が制御される。これにより、トランジスタＴｒは、スイッチング素子として機能する。
　ダイオードＤｉは、トランジスタＴｒに対する還流ダイオードとして機能する。ダイオードＤｉは、カソードＣＰと、カソードＣＰと反対側に配置されたアノードＡＰとを有する。ダイオードＤｉの例は、ショットキーバリアダイオードである。
　導電板１１は、導電性材料からなる板状部材であればよい。導電板１１の例は、金属板であり、導電板１１の材料の例は銅である。導電板１１の平面視形状の例としては、矩形又は正方形が挙げられる。導電板１１は、導電材料からなるため、導電板１１の表面１１ａは導電領域（表面側導電領域）であり、裏面１１ｂも導電領域（裏面側導電領域）であり導電領域である表面１１ａ及び裏面１１ｂは電気的に接続されている。
　回路基板１２は、図２及び図３に示したように、トランジスタＴｒ及びダイオードＤｉに対して導電板１１と反対側に配置されている。回路基板１２は、図１～図５に示したように、絶縁基板１２１と、絶縁基板１２１の裏面１２１ａに形成された第１導電パターン１２２ａ及び第２導電パターン１２２ｂ（図５参照）と、絶縁基板１２１の表面（裏面１２１ａと反対側の面）１２１ｂに形成された第３導電パターン１２２ｃ及び第４導電パターン１２２ｄ（図１参照）とを有する。
　絶縁基板１２１は例えばセラミックス基板である。絶縁基板１２１の材料の例は、ＡｌＮ、ＳｉＮ及びＡｌ２Ｏ３を含む。絶縁基板１２１の厚さ方向において上方又は下方から見た形状は限定されないが、例えば矩形及び正方形が挙げられる。
　第１導電パターン１２２ａ、第２導電パターン１２２ｂ、第３導電パターン１２２ｃ及び第４導電パターン１２２ｄは、例えば銅からなる導電層である。第１導電パターン１２２ａ、第２導電パターン１２２ｂ、第３導電パターン１２２ｃ及び第４導電パターン１２２ｄは、電極として機能する。
　図２及び図５に示されるように、第１導電パターン１２２ａは、第２導電パターン１２２ｂと離間して配置され且つ絶縁されており、図１及び図２に示されるように、第３導電パターン１２２ｃは、第４導電パターン１２２ｄと離間して配置され且つ絶縁されている。図５に示されるように、本実施形態において、第１導電パターン１２２ａは、絶縁基板１２１の縁部１２１ｃ近傍において、縁部１２１ｄ寄りに配置されている。第２導電パターン１２２ｂの主要部は、絶縁基板１２１の縁部１２１ｅ側に配置されており、第２導電パターン１２２ｂの一部は、第１導電パターン１２２ａに対して縁部１２１ｆ側の側方且つ縁部１２１ｃ近傍まで延在している。同様に、図１に示されるように、第３導電パターン１２２ｃは、絶縁基板１２１の縁部１２１ｃ近傍において、縁部１２１ｄ寄りに配置されている。第４導電パターン１２２ｄの主要部は、絶縁基板１２１の縁部１２１ｅ側に配置されており、第４導電パターン１２２ｄの一部は、第３導電パターン１２２ｃに対して縁部１２１ｆ側の側方且つ縁部１２１ｃ近傍まで延在している。
　第１導電パターン１２２ａと第３導電パターン１２２ｃとは電気的に接続されており、第２導電パターン１２２ｂと第４導電パターン１２２ｄとは電気的に接続されている。第１導電パターン１２２ａと第３導電パターン１２２ｃとの電気的接続は、例えば、図２に示したように、絶縁基板１２１を厚さ方向に貫通する貫通孔内に導電材料が充填されてなる少なくとも一つのビアＢ１を用いて行われ得る。同様に、第２導電パターン１２２ｂと第４導電パターン１２２ｄとの電気的接続は、例えば、図２及び図３に示したように、少なくとも一つのビアＢ２を用いて行われ得る。ビアＢ１を構成する導電材料は、第１導電パターン１２２ａ又は第３導電パターン１２２ｃの材料とおなじであってもよいし、異なっていてもよい。同様に、ビアＢ２を構成する導電材料は、第２導電パターン１２２ｂ又は第４導電パターン１２２ｄの材料と同じであってもよいし、異なっていてもよい。
　第１導電パターン１２２ａと第３導電パターン１２２ｃとの電気的接続及び第２導電パターン１２２ｂと第４導電パターン１２２ｄとの電気的接続はビアＢ１及びビアＢ２を用いた形態に限定されず、例えば、側面メタライズ、ハーフビアなどを利用して実施してもよい。
　回路ユニット１０において、トランジスタＴｒ及びダイオードＤｉは、ドレイン電極パッドＤＰとダイオードＤｉのカソードＣＰとが導電板１１の表面１１ａと対向し、且つ、トランジスタＴｒのソース電極パッドＳＰ及びゲート電極パッドＧＰとダイオードＤｉのアノードＡＰと、絶縁基板１２１の裏面１２１ａとが対向した状態で、導電板１１と回路基板１２との間に配置されている。
　そして、トランジスタＴｒのドレイン電極パッドＤＰは導電板１１の表面１１ａに電気的に接続されており、ゲート電極パッドＧＰは、第１導電パターン１２２ａに電気的に接続されており、ソース電極パッドＳＰは第２導電パターン１２２ｂに電気的に接続されている。ダイオードＤｉのカソードＣＰは導電板１１の表面１１ａに電気的に接続されており、ダイオードＤｉのアノードＡＰは、第２導電パターン１２２ｂに電気的に接続されている。トランジスタＴｒ及びダイオードＤｉと導電板１１及び回路基板１２との上記電気的接続は、例えば半田といった導電性接合材で行い得る。これにより、トランジスタＴｒ及びダイオードＤｉは、導電板１１と回路基板１２に固定されている。
　上記構成において、回路ユニット１０は、トランジスタＴｒにダイオードＤｉが逆並列接続されてなる並列回路である。回路ユニット１０において、導電板１１は、ドレイン電極パッドＤＰ（及びカソードＣＰ）への電力供給のための電極（電極端子）として機能し、第３導電パターン１２２ｃは、ゲート電極パッドＧＰへの制御信号供給のための電極（電極端子）として機能し、第４導電パターン１２２ｄは、ソース電極パッドＳＰ（及びアノードＡＰ）への電力供給のための電極（電極端子）として機能する。
　裏面１２１ａにおける第１導電パターン１２２ａ及び第２導電パターン１２２ｂの配置及び形状は、表面１２１ｂにおける第３導電パターン１２２ｃ及び第４導電パターン１２２ｄの形状及び配置と同じでなくてもよい。第１導電パターン１２２ａ及び第２導電パターン１２２ｂの配置及び形状は、トランジスタＴｒ及びダイオードＤｉと回路基板１２との上記接続関係が実現し得る配置及び形状であればよい。第３導電パターン１２２ｃ及び第４導電パターン１２２ｄの形状及び配置は、回路ユニット１０を利用して半導体モジュールを構成する際の電気的接続の容易性を考慮して設計されていればよい。
　次に、図６～図９を主に利用してＮ個（Ｎは２以上の整数）の回路ユニット１０を備える半導体モジュール１について説明する。半導体モジュール１は、インバータ回路といった電力変換回路として機能し、複数の回路ユニット１０は、電力変換回路における上アーム側の回路ユニットと下アーム側の回路ユニットを含む。以下の説明において、Ｎ個の回路ユニット１０のうち電力変換回路における上アーム側の回路ユニットを第１回路ユニット１０Ａと称し、下アーム側の回路ユニットを第２回路ユニット１０Ｂと称す。図７では、第１回路ユニット１０Ａ及び第２回路ユニット１０Ｂが有する回路基板１２を模式的に簡略化して図示している。
　半導体モジュール１は、回路基板２０と、ｎ個（ｎは、１以上且つ（Ｎ－１）以下の整数）第１回路ユニット１０Ａと、（Ｎ－ｎ）個の第２回路ユニット１０Ｂと、導電板（第１板状部材）３０とを備える。図６では、Ｎ＝６であり、ｎ＝３の場合を例示している。以下では、ｎが２以上の場合について説明する。よって、ｎ個の第１回路ユニット１０Ａを複数の第１回路ユニット１０Ａを称し、（Ｎ－ｎ）個の第２回路ユニット１０Ｂを複数の第２回路ユニット１０Ｂを称する場合もある。
　半導体モジュール１は、少なくとも一つのサージ電圧吸収素子５０を備えてもよい。更に、半導体モジュール１は、回路基板２０及び回路基板２０上に実装される第１回路ユニット１０Ａ，第２回路ユニット１０Ｂなどを収容するケースＣを備えてもよい。以下では、断らない限り、半導体モジュール１が、３つのサージ電圧吸収素子５０と、ケースＣとを備えた形態について説明する。
　図６では、ケースＣを一点鎖線で模式的に示している。図７～図９では、ケースＣ及び導線などの図示を省略している。ケースＣは、例えば樹脂から構成されてもよい。ケースＣは、回路基板２０が搭載される放熱板を底板とし、その底板と、回路基板２０等を覆う樹脂性のカバーとから構成されてもよい。ケースＣ内に収容された回路基板２０上の構造（第１回路ユニット１０Ａ、第２回路ユニット１０Ｂなど）は、例えばシリコーンゲルで埋設されている。
　回路基板２０は、絶縁基板２１を有し、絶縁基板２１の表面２１ａ上には、Ｐパッド２２、Ｎパッド２３、Ｏパッド２４、第１制御信号用パッド２５及び第２制御信号用パッド２６が形成されている。表面２１ａ上には、補助パッド２７が形成されていてもよい。断らない限り、補助パッド２７が形成された形態を説明する。
　絶縁基板２１は例えばセラミックス基板である。絶縁基板２１の材料の例は、ＡｌＮ、ＳｉＮ及びＡｌ２Ｏ３を含む。絶縁基板２１の厚さ方向から見た形状は限定されないが、例えば矩形及び正方形が挙げられる。絶縁基板２１の裏面（第１回路ユニット１０Ａ、第２回路ユニット１０Ｂなどが搭載される面と反対側）には、銅などからなる放熱層が形成されてもよい。
　Ｐパッド（第１入力用配線パターン）２２は、第１ユニット搭載領域２２１と、外部接続領域２２２とを有し、例えば銅からなる導電層である。第１ユニット搭載領域２２１は、複数の第１回路ユニット１０Ａが搭載される領域である。外部接続領域２２２は、第１ユニット搭載領域２２１から連続して形成されており、正電圧用端子４１の一端が接続される領域である。正電圧用端子４１の他端は、ケースＣ外部に引き出されている。
　Ｎパッド（第２入力用配線パターン）２３は、第２ユニット搭載領域２３１と、第１外部接続領域２３２と、第２外部接続領域２３３とを有し、例えば銅からなる導電層である。第２ユニット搭載領域２３１は、複数の第２回路ユニット１０Ｂが搭載される領域である。第１外部接続領域２３２は、第２ユニット搭載領域２３１から連続して形成されており、負電圧用端子４２の一端が接続される領域である。第２外部接続領域２３３は、第２ユニット搭載領域２３１から連続して形成されており、第２補助端子４３の一端が接続される領域である。本実施形態において、第２外部接続領域２３３は、第２ユニット搭載領域２３１に対して第１外部接続領域２３２と反対側に配置されている。負電圧用端子４２及び第２補助端子４３の他端は、ケースＣ外部に引き出されている。
　Ｎパッド２３は、Ｐパッド２２と対向するように隣接配置されている。具体的には、Ｎパッド２３は、Ｎパッド２３の縁部（対向縁部）２３ａが、Ｐパッド２２の縁部（対向縁部）２２ａと対向し且つ平行の状態で配置されている。
　Ｏパッド（出力用配線パターン）２４は、出力端子４４の一端が接続されるパッドであり、例えば銅からなる導電層である。本実施形態において、Ｏパッド２４は、Ｐパッド２２において、第１ユニット搭載領域２２１に対して外部接続領域２２２と反対側で且つ第２外部接続領域２３３の側方に配置されている。出力端子４４の他端は、ケースＣ外部に引き出されている。
　第１制御信号用パッド（第１制御用配線パターン）２５は、第１制御端子４５の一端が接続されるパッドであり、例えば銅からなる導電層である。本実施形態において、第１制御信号用パッド２５は、外部接続領域２２２の側方に配置されている。第１制御端子４５の他端は、ケースＣ外部に引き出されている。
　第２制御信号用パッド（第２制御用配線パターン）２６は、第２制御端子４６の一端が接続されるパッドであり、例えば銅からなる導電層である。本実施形態において、第２制御信号用パッド２６は、第２外部接続領域２３３に対してＯパッド２４と反対側において、第２外部接続領域２３３の側方に配置されている。第２制御端子４６の他端は、ケースＣ外部に引き出されている。
　補助パッド２７は、第１補助端子４７の一端が接続されるパッドであり、例えば銅からなる導電層である。本実施形態において、補助パッド２７は、第１制御信号用パッド２５と外部接続領域２２２の間に配置されている。第１補助端子４７の他端は、ケースＣ外部に引き出されている。
　絶縁基板２１の表面２１ａ上に形成されている上述したパッド（Ｐパッド２２，Ｎパッド２３、Ｏパッド２４など）の形状及び配置は、図６～図８に例示した形態に限定されず、第１回路ユニット１０Ａ及び第２回路ユニット１０Ｂなどの搭載容易性及び配線容易性などを考慮して適宜設定されていればよい。
　複数の第１回路ユニット１０Ａは互いに離間して配置されている。第１回路ユニット１０Ａは、導電板１１において、トランジスタＴｒなどが搭載される側の反対側の面である裏面１１ｂが、Ｐパッド２２の第１ユニット搭載領域２２１と対向し且つ第１ユニット搭載領域２２１に電気的に接続されるように、回路基板２０上に搭載されている（図７～図９参照）。導電板１１は、例えば半田などの導電性接合材を介して、第１ユニット搭載領域２２１に固定され得る。
　この構成では、図８に示したように、第１回路ユニット１０Ａの第３導電パターン１２２ｃ及び第４導電パターン１２２ｄは、第１回路ユニット１０Ａからみて回路基板２０と反対側に配置される。第１回路ユニット１０Ａの第３導電パターン１２２ｃは、図６に示したように、第１導線Ｗ１により第１制御信号用パッド２５と接続される。第１導線Ｗ１としては、例えばワイヤ、リボンなどが挙げられる。第１回路ユニット１０Ａの第４導電パターン１２２ｄは、第２導線Ｗ２により補助パッド２７に接続されている。第１導線Ｗ１及び第２導線Ｗ２は、接続部材の一例であり、第３導電パターン１２２ｃと第１制御信号用パッド、及び第４導線パターン１２２ｄと補助パッド２７とを電気的に接続可能であれば、種々の接続部材又は配線部材を用いることができる。
　第１回路ユニット１０Ａの導電板１１が、Ｐパッド２２と電気的に接続されており、導電板１１にトランジスタＴｒのドレイン電極パッドＤＰ及びダイオードＤｉのカソードＣＰが電気的に接続されている。よって、正電圧用端子４１を介して、第１回路ユニット１０Ａが有するトランジスタＴｒのドレイン電極パッドＤＰ及びダイオードＤｉのカソードＣＰに正電圧が入力され得る。
　第１回路ユニット１０Ａの第３導電パターン１２２ｃが、第１導線Ｗ１を介して第１制御信号用パッド２５と電気的に接続されており、図２で説明したように、第３導電パターン１２２ｃは、第１導電パターン１２２ａに電気的に接続されているため、第１制御端子４５を介して、第１回路ユニット１０Ａが有するトランジスタＴｒのゲート電極パッドＧＰに制御信号が入力され得る。第１回路ユニット１０Ａの第４導電パターン１２２ｄは、第２導線Ｗ２により補助パッド２７に接続されていることにより、第１回路ユニット１０Ａが有するトランジスタＴｒのソース電極パッドＳＰの電位を、第１補助端子４７を介して取り出し得る。第１補助端子４７を介して取り出された電位は、例えば第１回路ユニット１０Ａが有するトランジスタＴｒの制御信号の生成に利用され得る。
　第２回路ユニット１０Ｂは、回路基板１２が回路基板２０と対向した状態で、回路基板２０に搭載されている。具体的には、第２回路ユニット１０Ｂは、図９に示したように、第２回路ユニット１０Ｂの第３導電パターン１２２ｃが、第２制御信号用パッド２６と対向し且つ第２制御信号用パッド２６に電気的に接続されるとともに、第４導電パターン１２２ｄが、Ｎパッド２３の第２ユニット搭載領域２３１と対向し且つ第２ユニット搭載領域２３１に電気的に接続されるように、回路基板２０に搭載されている。よって、第２制御信号用パッド２６及びＮパッド２３は上記接続が可能なような形状で形成されていればよい。例えば、Ｎパッド２３が切欠き部を有し、その切欠き部に第２制御信号用パッド２６の一部がＮパッド２３と隙間を空けて配置されるように、Ｎパッド２３及び第２制御信号用パッド２６が形成され得る。
　第２回路ユニット１０Ｂの第３導電パターン１２２ｃと第２制御信号用パッド２６とは、例えばフリップチップボンドにより接続される。第２回路ユニット１０Ｂの第４導電パターン１２２ｄと、第２ユニット搭載領域２３１とは、例えば半田といった導電性接合材を介して固定され得る。このような第２回路ユニット１０Ｂの搭載状態では、第２回路ユニット１０Ｂの導電板１１は、図７及び図８に示したように、回路基板２０と反対側に位置する。
　第２回路ユニット１０Ｂの第３導電パターン１２２ｃが第２制御信号用パッド２６と電気的に接続されており、図２で説明したように、第３導電パターン１２２ｃが、トランジスタＴｒのゲート電極パッドＧＰに電気的に接続されている。よって、第２制御端子４６を介して第２回路ユニット１０Ｂが有するトランジスタＴｒのゲート電極パッドＧＰに制御信号が入力され得る。
　第２回路ユニット１０Ｂの第４導電パターン１２２ｄとＮパッド２３とが電気的に接続されており、図３で説明したように、第４導電パターン１２２ｄが、トランジスタＴｒのソース電極パッドＳＰ及びダイオードＤｉのアノードＡＰに電気的に接続されている。よって、負電圧用端子４２を介して、第２回路ユニット１０Ｂが有するトランジスタＴｒのソース電極パッドＳＰ及びダイオードＤｉのアノードＡＰに負電圧が入力され得るとともに、第２補助端子４３を介して第２回路ユニット１０Ｂが有するトランジスタＴｒのソース電極パッドＳＰの電位を取り出し得る。第２補助端子４３を介して取り出された電位は、例えば第２回路ユニット１０Ｂが有するトランジスタＴｒの制御信号の生成に利用され得る。
　サージ電圧吸収素子５０は、サージ電圧を吸収するための素子である。サージ電圧吸収素子５０の例はコンデンサであり、サージ電圧吸収用コンデンサの例はセラミックコンデンサである。サージ吸収用コンデンサの容量は、想定されるサージ電圧を吸収可能な容量であればよい。
　図６～図８に示したように、サージ電圧吸収素子５０は、Ｐパッド２２の縁部２２ａ及びＮパッド２３の縁部２３ａを接続している。具体的には、サージ電圧吸収素子５０の一端は、縁部２２ａのうち第１ユニット搭載領域２２１の部分に接続され、他端は、縁部２３ａのうち第２ユニット搭載領域２３１の部分に接続されている。複数のサージ電圧吸収素子５０は、縁部２２ａ（縁部２３ａ）の延在方向において離散的に配置されている。
　導電板３０は、回路基板２０と導電板３０とにより、複数の第１回路ユニット１０Ａ及び複数の第２回路ユニット１０Ｂを挟むように、複数の第１回路ユニット１０Ａ及び複数の第２回路ユニット１０Ｂ上に設けられている。導電板３０は、導電材料からなる板状部材であればよく、例えば金属板である。導電板３０の材料としては、例えば銅が挙げられる。導電板３０は、導電材料からなるため、導電板３０の表面３０ａは導電領域（表面側導電領域）であり、裏面３０ｂも導電領域（裏面側導電領域）であり導電領域である表面３０ａ及び裏面３０ｂは電気的に接続されている。
　図６に示したように、導電板３０は、複数の第１回路ユニット１０Ａの第３導電パターン１２２ｃ及び第４導電パターン１２２ｄを、第１制御信号用パッド２５及び補助パッド２７に第１導線Ｗ１及び第２導線Ｗ２によって接続するために切欠き部３１を有する。図６では、例えば、平面視矩形の導電板の角部を含む領域が切り欠かれた形態を例示している。この切欠き部３１により、第３導電パターン１２２ｃの一部及び第４導電パターン１２２ｄが導電板３０で覆われずに露出するので、第３導電パターン１２２ｃ及び第４導電パターン１２２ｄを、第１制御信号用パッド２５及び補助パッド２７に接続できる。
　導電板３０は、切欠き部３１から第１回路ユニット１０Ａの第３導電パターン１２２ｃの一部及び第４導電パターン１２２ｄが露出するように、第１回路ユニット１０Ａ及び第２回路ユニット１０Ｂ上に配置されている。
　導電板３０は、第１回路ユニット１０Ａの第４導電パターン１２２ｄ及び第２回路ユニット１０Ｂの導電板１１と例えば半田といった導電性接合材で固定され、電気的に接続されている。換言すれば、第１回路ユニット１０Ａの第４導電パターン１２２ｄ及び第２回路ユニット１０Ｂの導電板１１は、導電板３０を介して電気的に接続されている。
　導電板３０は、第３導線Ｗ３により、Ｏパッド２４に接続されている。第３導線Ｗ３としては、例えばワイヤ、リボンなどが挙げられる。導電板３０とＯパッド２４間には、大きな電流が流れやすいので、第３導線Ｗ３が例えばワイヤである場合、複数本のワイヤで導電板３０とＯパッド２４とが接続されていてもよいし、小さな銅板で接続してもよい。このように、第３導線Ｗ３は接続部材の一例であり、導電板３０とＯパッド２４とを電気的に接続できる限り、種々の接続部材又は配線部材を用いることができる。
　上記構成では、複数の第１回路ユニット１０Ａは並列接続され、複数の第２回路ユニット１０Ｂは並列接続されている。更に、並列接続された第１回路ユニット１０Ａ及び並列接続された第２回路ユニット１０Ｂは、電気的に直列接続されている。そして、第１回路ユニット１０Ａ及び第２回路ユニット１０Ｂそれぞれは、トランジスタＴｒと、トランジスタＴｒに逆並列接続されたダイオードＤｉとの並列回路である。したがって、半導体モジュール１は、図１０に示した半導体モジュール１の等価回路のように電力変換回路２として機能する。図１０に示した電力変換回路２は、単相インバータ回路であり、この場合、半導体モジュール１は、例えば２ｉｎ１タイプの半導体モジュールである。図１０では、半導体モジュール１の要素と対応する要素には同じ符号を付している。
　半導体モジュール１では、第１回路ユニット１０Ａの導電板１１が、Ｐパッド２２に電気的に接続され、第２回路ユニット１０Ｂの第４導電パターン１２２ｄが、Ｎパッド２３に電気的に接続されている。したがって、正電圧用端子４１及び負電圧用端子４２により、正電圧用端子４１及び負電圧用端子４２間に電気的に直列接続された第１回路ユニット１０Ａ及び第２回路ユニット１０Ｂに電力を供給可能である。
　更に、第１回路ユニット１０Ａの第３導電パターン１２２ｃ及び第２回路ユニット１０Ｂの第３導電パターン１２２ｃはそれぞれ第１制御端子４５及び第２制御端子４６に電気的に接続されているので、第１制御端子４５及び第２制御端子４６を介して第１回路ユニット１０Ａ及び第２回路ユニット１０Ｂそれぞれが有するトランジスタＴｒのゲート電極パッドＧＰに制御信号を供給できる。
　よって、半導体モジュール１では、第１回路ユニット１０ＡのトランジスタＴｒ及び第２回路ユニット１０ＢのトランジスタＴｒを交互にオン／オフ動作させることで、正電圧用端子４１及び負電圧用端子４２の間に印加される直流電圧を、交流電圧に変換できる。導電板３０が、第３導線Ｗ３によってＯパッド２４に接続されていることから、変換された交流電圧は、出力端子４４を介して取り出され得る。
　半導体モジュール１では、ｎ個の第１回路ユニット１０Ａ及び（Ｎ－ｎ）個の第２回路ユニット１０ＢとしてのＮ個の回路ユニット１０を備えており、各回路ユニット１０それぞれは、トランジスタＴｒとダイオードＤｉとの並列回路を構成している。したがって、回路ユニット１０単位でトランジスタＴｒとダイオードＤｉの並列回路の検査を実施できる。よって、複数の回路ユニット１０を回路基板２０に実装する前又は実装した後において各回路ユニット１０を中間検査することで、例えば実装不良が生じていない回路ユニット１０のみを実装すること、又は、実装不良が生じた回路ユニット１０を取り替えることが可能である。その結果、例えば、複数のトランジスタＴｒ及び複数のダイオードＤｉを回路基板２０に直接実装し、その後に検査する場合に比べて、半導体モジュール１全体としての製造歩留まりが向上する。
　第２回路ユニット１０Ｂは、回路基板１２が回路基板２０と対向した状態で回路基板２０に搭載される。その際、第３導電パターン１２２ｃが第２制御信号用パッド２６に対向し且つ電気的に接続され、且つ、第４導電パターン１２２ｄがＮパッド２３の第２ユニット搭載領域２３１に対向し且つ電気的に接続されている。このような配置及び電気的接続関係により、第２回路ユニット１０Ｂが有するトランジスタＴｒのゲート電極パッドＧＰが第２制御信号用パッド２６に電気的に接続され、ソース電極パッドＳＰがＮパッド２３に電気的に接続される。
　第２回路ユニット１０Ｂが有するトランジスタＴｒのゲート電極パッドＧＰ及びソース電極パッドＳＰが短絡しないようにするために、第２回路ユニット１０Ｂを回路基板２０に搭載する際に、第２制御信号用パッド２６及びＮパッド２３との位置合わせに一定の精度が要求される。
　第２回路ユニット１０Ｂの構成では、第３導電パターン１２２ｃ及び第４導電パターン１２２ｄは、第１導電パターン１２２ａ及び第２導電パターン１２２ｂを介してゲート電極パッドＧＰ及びソース電極パッドＳＰに電気的に接続されていることから、第３導電パターン１２２ｃ及び第４導電パターン１２２ｄの配置及び形状は、トランジスタＴｒにおけるゲート電極パッドＧＰ及びソース電極パッドＳＰの位置に依存しない。よって、第２回路ユニット１０Ｂの構成では、第３導電パターン１２２ｃ及び第４導電パターン１２２ｄを、回路基板２０への搭載容易性を考慮して決定できる。したがって、回路基板１２を回路基板２０に対向させた状態で、第２回路ユニット１０Ｂを回路基板２０に搭載する際の位置合わせ精度の要求を例えばトランジスタＴｒを直接回路基板２０に実装する場合に比べて低減でき、第２回路ユニット１０Ｂを回路基板２０に搭載し易い。
　正電圧用端子４１及び負電圧用端子４２間に、直列接続された第１回路ユニット１０Ａ及び第２回路ユニット１０Ｂを含む電力変換回路２では、第１回路ユニット１０ＡのトランジスタＴｒ及び第２回路ユニット１０ＢのトランジスタＴｒをターンオン又はターンオフしたときに、サージ電圧が生じる。
　半導体モジュール１がサージ電圧吸収素子５０を有する形態では、Ｐパッド２２の第１ユニット搭載領域２２１及びＮパッド２３の第２ユニット搭載領域２３１が，サージ電圧吸収素子５０で接続されている。したがって、サージ電圧吸収素子５０は、図１０に示したように、正電圧用端子４１と負電圧用端子４２との間に電気的に直列接続されている第１回路ユニット１０Ａと第２回路ユニット１０Ｂに対して電気的に並列接続されている。そのため、半導体モジュール１の構成では、サージ電圧吸収素子５０によって、上記サージ電圧を吸収できる。
　サージ電圧の大きさは、電流をｉとし、インダクタンスをＬとしたとき、Ｌ×ｄｉ／ｄｔで定まる。サージ電圧の大きさを規定するインダクタンスには、電流ｉが流れる経路の配線インダクタンスも含まれる。ｄｉ／ｄｔは、第１回路ユニット１０Ａ及び第２回路ユニット１０Ｂが有するトランジスタＴｒのスイッチング速度に依存する。スイッチング速度は高速化が図られてきているので、ｄｉ／ｄｔは大きくなる傾向にある。特に、トランジスタＴｒの材料にワイドバンドギャップ半導体を使用している場合、スイッチング速度がＳｉの場合に比べて速いことから、ｄｉ／ｄｔが大きくなりやすい。よって、サージ電圧を効果的に抑制するには、サージ電圧吸収素子５０を、トランジスタＴｒを有する第１回路ユニット１０Ａ及び第２回路ユニット１０Ｂに対し、物理的に近くに配置して、インダクタンスＬに含まれる配線インダクタンスを小さくすることが重要である。
　半導体モジュール１では、下アーム側の第２回路ユニット１０Ｂは、上アーム側の第１回路ユニット１０Ａに対して上下反転させて回路基板２０に搭載されている。そのため、第１回路ユニット１０ＡをＰパッド２２上に搭載するとともに、第２回路ユニット１０ＢをＮパッド２３上に搭載しながら、導電板３０を介して第２回路ユニット１０Ｂの導電板１１と、第１回路ユニット１０Ａの第２導電パターン１２２ｂとを電気的に接続することで、第１回路ユニット１０Ａと第２回路ユニット１０Ｂとを直列接続している。
　このように、半導体モジュール１の構成では、サージ電圧吸収素子５０が接続するＰパッド２２及びＮパッド２３に第１回路ユニット１０Ａ及び第２回路ユニット１０Ｂを搭載できている。これにより、第１回路ユニット１０Ａ及び第２回路ユニット１０Ｂが有するトランジスタＴｒを、サージ電圧吸収素子５０に対して近くに配置できているので、サージ電圧吸収素子５０と、トランジスタＴｒとの間の電流経路の配線インダクタンスを低減可能である。その結果、サージ電圧が効率的に抑制されるので、第１回路ユニット１０Ａ及び第２回路ユニット１０Ｂの直列回路において、第１回路ユニット１０Ａが有するトランジスタＴｒのドレイン電極パッドＤＰと第２回路ユニット１０Ｂが有するトランジスタＴｒのソース電極パッドＳＰとに印加される直流電圧を安定化可能である。
　半導体モジュール１では、回路基板２０に対して第１回路ユニット１０Ａ及び第２回路ユニット１０Ｂを挟むように配置された導電板３０を介して第１回路ユニット１０Ａ及び第２回路ユニット１０Ｂを直列接続している。そのため、絶縁基板２１上のパッド（例えばＰパッド２２、Ｎパッド２３及びＯパッド２４）の形状、配置などの設計自由度が向上する。
　例えば、図６～図８に示したように、Ｐパッド２２及びＮパッド２３を、少なくともＰパッド２２の第１ユニット搭載領域２２１とＮパッド２３の第２ユニット搭載領域２３１とが対向し、対向する縁部２２ａ及び縁部２３ａが平行になるように形成できる。この場合、縁部２２ａと縁部２３ｂとを接続するようにサージ電圧吸収素子５０を配置できる。その結果、縁部２２ａ（又は縁部２３ｂ）の延在方向に直交する方向において、第１回路ユニット１０Ａと第２回路ユニット１０Ｂの間にサージ電圧吸収素子５０が配置されるので、サージ電圧吸収素子５０と、第１回路ユニット１０Ａ及び第２回路ユニット１０Ｂが有するトランジスタＴｒとの間の電流経路がより短くなり、インダクタンスの影響を一層低減できる。更に、Ｐパッド２２及びＮパッド２３を近づけて配置できるので、半導体モジュール１を小型化可能である。
　絶縁基板２１上の例えばＰパッド２２、Ｎパッド２３及びＯパッド２４の設計自由度が向上することで、例えば、Ｏパッド２４の配置の自由度も向上する。よって、半導体モジュール１の設計が容易である。
　半導体モジュール１では、第２回路ユニット１０Ｂを、第１回路ユニット１０Ａに対して、上下反転させて回路基板２０に搭載している。そのため、回路基板２０に対して対向配置された一枚の導電板３０によって、第１回路ユニット１０Ａが有するトランジスタＴｒのソース電極パッドＳＰ及び第２回路ユニット１０Ｂが有するトランジスタＴｒのドレイン電極パッドＤＰの電気的な接続が可能である。したがって、Ｐパッド２２とＮパッド２３とをサージ電圧吸収素子５０で接続してサージ電圧が抑制された半導体モジュール１を低コストで製造可能である。
　導電板３０が切欠き部３１を有することから、回路基板２０と、導電板３０とで第１回路ユニット１０Ａ及び第２回路ユニット１０Ｂを挟むように、導電板３０を配置しても、第１回路ユニット１０Ａの第３導電パターン１２２ｃと、第４導電パターン１２２ｄの一部が導電板３０から確実に露出するので、第３導電パターン１２２ｃを第１制御信号用パッド２５に第１導線Ｗ１で容易に接続可能であるとともに、第４導電パターン１２２ｄを、補助パッド２７に第２導線Ｗ２で容易に接続可能である。
　以上、本開示の実施形態及びその変形例について説明したが、本開示は、これまで説明した種々の形態に限定されるものではなく、本開示の趣旨を逸脱しない範囲で種々の変更が可能である。
　例えば、回路ユニット１０では、回路基板１２及び導電板１１の少なくとも一方に、トランジスタＴｒの固定位置（実装位置）を確認するための位置確認用孔部が形成されていてもよい。図１１を利用して説明する。図１１では、回路基板１２にトランジスタＴｒの固定位置（実装位置）を確認するための位置確認用孔部１２３ａ及びダイオードＤｉの固定位置（実装位置）を確認するための位置確認用孔部１２３ａが形成されている形態を例示している。
　位置確認用孔部１２３ａ及び位置確認用孔部１２３ｂは回路基板１２を貫通する貫通孔である。位置確認用孔部１２３ａ及び位置確認用孔部１２３ｂの回路基板１２の厚さ方向からみた形状が円形である場合、位置確認用孔部１２３ａ及び位置確認用孔部１２３ｂの直径の例は２ｍｍ以下である。
　回路基板１２が上記位置確認用孔部１２３ａ及び位置確認用孔部１２３ｂを有する形態では、例えば、導電板１１にトランジスタＴｒ及びダイオードＤｉを実装した後に、トランジスタＴｒ及びダイオードＤｉに回路基板１２を固定する際、又は、導電板１１、トランジスタＴｒ、ダイオードＤｉ及び回路基板１２を同時に接合する際において、回路基板１２と、トランジスタＴｒ及びダイオードＤｉとの位置合わせが容易である。
　位置確認用孔部１２３ａ及び位置確認用孔部１２３ｂは、例えば寸胴孔ではなく、回路基板１２において、絶縁基板１２１の表面１２１ｂ側の径がより大きい形状（例えばすり鉢状）を有してもよい。これにより、位置確認用孔部１２３ａ及び位置確認用孔部１２３ｂを通してトランジスタＴｒ及びダイオードＤｉを視認性が向上する。位置確認用孔部１２３ａ及び位置確認用孔部１２３ｂは、直線状の切欠きでもよい。
　図１１に示したように、位置確認用孔部１２３ａ及び位置確認用孔部１２３ｂの形成位置は、トランジスタＴｒ及びダイオードＤｉの配置位置におけるそれらの角部に限定されない。ただし、トランジスタＴｒ及びダイオードＤｉの角部が視認可能に形成しておくと、位置合わせがし易い。
　回路基板１２に位置確認用孔部を形成する形態では、図１１に示したように、位置確認用孔部１２３ａ及び位置確認用孔部１２３ｂの両方を回路基板１２に形成する必要はない。トランジスタＴｒにおけるゲート電極パッドＧＰ及びソース電極パッドＳＰと、第１導電パターン１２２ａ及び第２導電パターン１２２ｂとの位置合わせが、ダイオードＤｉのアノードＡＰと第２導電パターン１２２ｂとの位置合わせより困難であるとともに、位置合わせの精度が要求される。よって、回路基板１２に位置確認用孔部を形成する形態では、位置確認用孔部１２３ａが形成されていればよい。位置確認用孔部１２３ａは、例えば２箇所以上設けられていることが、トランジスタＴｒの位置合わせのために好ましい。位置確認用孔部１２３ｂについても同様である。
　図１１では、回路基板１２に位置確認用孔部が形成されている例を示しているが、導電板１１に位置確認用孔部が形成されていてもよい。位置確認用孔部の形状、配置などは、回路基板１２の場合と同様である。
　回路基板（第１回路基板）２０は、出力用配線パターンを有しなくてもよい。この場合、例えば、導電板３０に出力端子４４の一端を直接接続すればよい。
　第１回路ユニット１０Ａ及び第２回路ユニット１０Ｂは、導電板１１、トランジスタＴｒ、ダイオードＤｉ及び回路基板１２が例示したような配置状態及び接続関係を実現できれば、トランジスタＴｒ及びダイオードＤｉ間の距離及び導電板１１（又は回路基板１２）に対する配置位置、並びに、第１導電パターン１２２ａ、第２導電パターン１２２ｂ、第３導電パターン１２２ｃ及び第４導電パターン１２２ｄの配置及び形状などは、第１回路ユニット１０Ａと第２回路ユニット１０Ｂとで異なっていてもよい。
　図６～図９では、Ｐパッド２２に３つの第１回路ユニット１０Ａ及びＮパッド２３に３つの第２回路ユニット１０Ｂが搭載された形態を例示した。しかしながら、第１回路ユニット１０Ａ及び第２回路ユニット１０Ｂのそれぞれの数は、１つでもよいし、４つ以上でもよい。第１回路ユニット１０Ａ及び第２回路ユニット１０Ｂの数は、異なっていてもよい。
　回路ユニットが有する第２板状部材の例は導電板に限らず、互いに電気的に接続された表面側導電領域及び裏面側導電領域を有する第２板状部材であればよい。例えば、第２板状部材は、絶縁基板の表面に導電層（第２表面側導電領域）及び裏面に導電層（第２裏面側導電領域）が形成されるとともに、表面及び裏面の導電層が例えばビア、側面メタライズなどにより電気的に接続された構成を有してもよい。同様に、半導体モジュールが有する第１板状部材の例も導電板に限らない。第１回路基板上に配置される複数の回路ユニットを電気的に接続可能なように、裏面側導電領域を有する板状部材であればよい。例えば、第１板状部材は、絶縁基板の裏面（第１回路ユニット側の面）に導電層（裏面側導電領域）が形成された構成を有してもよい。第１板状部材は、裏面側導電領域と電気的に接続された表面側導電領域を有する部材であってもよい。例えば、第１板状部材は、絶縁基板の裏面（第１回路ユニット側の面）に導電層（裏面側導電領域）が形成されるとともに、上記絶縁基板の表面に導電層（表面側導電領域）が形成されており、絶縁基板の表面及び裏面の上記導電層が電気的に接続された構成を有してもよい。第１板状部材が上記のように、裏面側導電領域と表面側導電領域とを有し、第１回路基板が出力用配線パターンを有する形態では、例えば表面側導電領域と出力用配線パターンを電気的に接続することによって、裏面側導電領域と出力用配線パターンとを電気的に接続し得る。第１板状部材が上記のように、裏面側導電領域と表面側導電領域とを有し、第１回路基板が出力用配線パターンを有しない形態では、例えば表面側導電領域に出力端子の一端を直接接続することによって、裏面側導電領域と出力端子とを電気的に接続してもよい。
　上記実施形態では、サージ電圧吸収素子として、コンデンサを例示した。しかしながら、サージ電圧吸収素子は、サージ電圧を吸収可能な素子であればよい。例えば、コンデンサと抵抗とが組み合されたＲＣ回路（又はＲＣスナバ素子）でもよい。サージ電圧吸収素子は、Ｐパッド２２及びＮパッド２３を接続するように配置されていれば、図６～図８に示した配置状態に限定されない。更に、回路ユニットを含む半導体モジュールは、サージ電圧吸収素子を備えなくてもよい。
　また、例えば、導電板３０のサージ電圧吸収素子５０を覆う位置に、開口部を形成する構成としてもよい。
　図１２では、導体板３０のサージ電圧吸収素子５０を覆う位置に開口部３２を設けた形態の半導体モジュール１を例示している。このように、導電板３０の、最も内側に配置された第１回路ユニット１０Ａの縁部２２ａと第２回路ユニット１０Ｂの縁部２３ａとの間に設けられたサージ電圧吸収素子５０と平面視にて重なる部分を含む領域に、開口部３２を形成してもよい。導電板３０のサージ電圧吸収素子５０と平面視にて重なる領域にかかる開口部３２を設けることにより、サージ電圧吸収素子５０を露出させることができ、サージ電圧吸収素子５０の発熱を放出し易くすることができる。また、第１回路ユニット１０Ａと第２回路ユニット１０Ｂとの間の領域に放熱空間を形成することができ、第１回路ユニット１０Ａ及び第２回路ユニット１０Ｂの放熱にも寄与することができる。
　図１２においては、複数のサージ電圧吸収素子５０の総てを包含する１個の開口部３２が設けられている例が示されているが、各々のサージ電圧吸収素子５０に個別に複数の開口部３２を設けるようにしてもよい。また、２個のサージ電圧吸収素子５０に対応して１個の開口部３２を設ける、というように、所定の複数個のサージ電圧吸収素子５０に対して１個の開口部３２を設ける構成としてもよい。但し、加工の容易性、放熱効率等を考慮すると、図１２に示されるように、総てのサージ吸収電圧素子５０を包含できる大きさの開口部３２を１個形成する方が好ましい。
　なお、開口部３２以外の構成要素については、図６に示した半導体モジュール１と同様であるので、対応する構成要素に同一の参照符号を付してその説明を省略する。
　図１３は、図１２のＸＩＩＩ－ＸＩＩＩ線に沿った断面構成の一部拡大図である。図１３に示されるように、導電板３０の表面３０ａと裏面３０ｂとを貫通する開口部３２が導電板３０に形成されており、サージ電圧吸収素子５０は、開口部３２から突出している。即ち、サージ電圧吸収素子５０の上面は、導電板３０の上面よりも高い位置にある。このように、平面視にて導電板３０のサージ電圧吸収素子５０に対応する位置に開口部３２を形成することにより、サージ電圧吸収素子５０の高さの制約を無くすことができ、より大型のサージ電圧吸収素子５０を搭載することが可能となり、半導体モジュール１の部品選択の幅を拡大し、用途に応じて適切に半導体モジュール１を構成することができる。
　また、サージ電圧吸収素子５０の上面が導電板３０から突出するため、放熱効率を更に向上させることができる。このように、導電板３０のサージ電圧吸収素子５０を覆う領域に開口部３２を設けるとともに、サージ電圧吸収素子５０が導電板３０の上面よりも突出するように構成してもよい。半導体モジュール１の設計の自由度を高めることができるとともに、放熱効率を更に向上させることができる。
　半導体モジュールは、単相インバータ回路といった単相の電力変換回路の構成に限定されず、二相又は三相の電力変換回路の構成を有してもよい。
　回路ユニットが有する回路素子としてダイオードを例示したが、回路素子は、ダイオードに限定されない。例えば、第２板状部材と第２回路基板との間に配置され、第２板状部材と第２回路基板とによって縦型トランジスタと電気的に接続される回路素子であればよい。例えば、回路素子がトランジスタであってもよい。この場合、回路素子の第１電極パッドは、トランジスタの第１主電極パッドに対応し、第２電極パッドは、第２主電極パッドに対応し、回路ユニットは、少なくとも２個のトランジスタの並列回路に対応する。
　１…半導体モジュール、１０…回路ユニット、１０Ａ…第１回路ユニット、１０Ｂ…第２回路ユニット、１１…導電板（第２板状部材）、１１ａ…表面、１１ｂ…裏面、１２…回路基板（第２回路基板）、２０…回路基板（第１回路基板）、２１…絶縁基板（第１絶縁基板）、２２…Ｐパッド（第１入力用配線パターン）、２３…Ｎパッド（第２入力用配線パターン）、２４…Ｏパッド（出力用配線パターン）、２５…第１制御信号用パッド、３０…導電板（第１板状部材）、３１…切り欠き、３２…開口部、５０…サージ電圧吸収素子、１２１…絶縁基板（第２絶縁基板）、１２１ａ…裏面、１２１ｂ…表面、１２２ａ…第１導電パターン、１２２ｂ…第２導電パターン、１２２ｃ…第３導電パターン、１２２ｄ…第４導電パターン、１２３ａ…位置確認用孔部、ＡＰ…アノード（第２電極パッド）、ＣＰ…カソード（第１電極パッド）、Ｄｉ…ダイオード（回路素子）、ＤＰ…ドレイン電極パッド（第１主電極パッド）、ＧＰ…ゲート電極パッド、ＳＰ…ソース電極パッド（第２主電極パッド）、Ｔｒ…トランジスタ。

Claims (10)

  1. 　第１絶縁基板と、前記第１絶縁基板の表面上に形成された第１入力用配線パターン、第２入力用配線パターン、第１制御用配線パターン及び第２制御用配線パターンとを有する第１回路基板と、
    　第１回路基板上に搭載されるＮ個（Ｎは２以上の整数）の回路ユニットと、
    　Ｎ個の前記回路ユニットに対して前記第１回路基板と反対側に配置されており、裏面側導電領域を有する第１板状部材と、
    を備え、
    　前記回路ユニットは、
    　互いに電気的に接続された表面側導電領域及び裏面側導電領域を有する第２板状部材と、
    　第１主電極パッドと、前記第１主電極パッドと反対側に形成されている第２主電極パッド及びゲート電極パッドとを有しており、前記第２板状部材の前記表面側導電領域に前記第１主電極パッドが対向し且つ電気的に接続される縦型トランジスタと、
    　前記縦型トランジスタに対して前記第２板状部材と反対側に配置されており、第２絶縁基板と、前記第２絶縁基板の裏面に形成されており前記ゲート電極パッドと電気的に接続される第１導電パターンと、前記第２絶縁基板の裏面に形成されており前記第２主電極パッドに電気的に接続される第２導電パターンと、前記第２絶縁基板の表面に形成されており前記第１導電パターンと電気的に接続された第３導電パターンと、前記第２絶縁基板の表面に形成されており前記第２導電パターンと電気的に接続された第４導電パターンとを有する第２回路基板と、
    を有し、
    　Ｎ個の前記回路ユニットのうちｎ個（ｎは１以上且つ（Ｎ－１）以下の整数）の第１回路ユニットは、前記第２板状部材の前記裏面側導電領域が前記第１入力用配線パターンと対向し且つ電気的に接続された状態で前記第１回路基板に搭載されており、
    　Ｎ個の前記回路ユニットのうち（Ｎ－ｎ）個の第２回路ユニットは、前記第２回路基板の前記第３導電パターンが前記第２制御用配線パターンと対向し且つ電気的に接続されるとともに、前記第２回路基板の前記第４導電パターンが前記第２入力用配線パターンと対向し且つ電気的に接続された状態で、前記第１回路基板に搭載されており、
    　前記第１板状部材は、ｎ個の前記第１回路ユニットが有する前記第２回路基板の前記第４導電パターンと、（Ｎ－ｎ）個の前記第２回路ユニットが有する前記第２板状部材とを前記第１板状部材の前記裏面側導電領域によって電気的に接続しており、
    　ｎ個の前記第１回路ユニットが有する前記縦型トランジスタの前記ゲート電極パッドは、前記第１制御用配線パターンに電気的に接続されている、
    半導体モジュール。
  2. 　前記回路ユニットが有する前記第２回路基板及び前記第２板状部材の少なくとも一方には、前記縦型トランジスタの位置確認用孔部が形成されている、
    請求項１に記載の半導体モジュール。
  3. 　前記回路ユニットは、前記第２板状部材と前記第２回路基板の間に配置され、前記第２板状部材と前記第２回路基板とによって、前記縦型トランジスタに電気的に接続される回路素子を更に有する、
    請求項１又は請求項２に記載の半導体モジュール。
  4. 　前記回路素子は、
    　前記第２絶縁基板の前記裏面と対向し且つ前記第２導電パターンと電気的に接続される第１電極パッドと、
    　前記第１電極パッドと反対側に形成されており、前記第２板状部材の前記表面側導電領域と電気的に接続される第２電極パッドと、
    を有する、
    請求項３に記載の半導体モジュール。
  5. 　前記回路素子が、ダイオードであり、
    　前記第１電極パッドがアノードパッドであり、
    　前記第２電極パッドがカソードパッドである、
    請求項４に記載の半導体モジュール。
  6. 　前記第１入力用配線パターン及び前記第２入力用配線パターンを接続しておりサージ電圧を吸収するサージ電圧吸収素子を更に備える、
    請求項１から請求項５の何れか１項に記載の半導体モジュール。
  7. 　前記第１板状部材の前記サージ電圧吸収素子と平面視にて重なる領域に、開口部が設けられた請求項６に記載の半導体モジュール。
  8. 　前記サージ電圧吸収素子の前記第１絶縁基板と反対側の面は、前記第１板状部材の前記開口部から突出している請求項７に記載の半導体モジュール。
  9. 　前記第１板状部材が導電板である、
    請求項１から請求項８のいずれか１項に記載の半導体モジュール。
  10. 　前記第２板状部材が導電板である、
    請求項１から請求項９のいずれか１項に記載の半導体モジュール。
PCT/JP2017/028993 2016-11-24 2017-08-09 半導体モジュール WO2018096735A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2018552407A JP6973406B2 (ja) 2016-11-24 2017-08-09 半導体モジュール
US16/461,070 US11183485B2 (en) 2016-11-24 2017-08-09 Semiconductor module

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016-227745 2016-11-24
JP2016227745 2016-11-24

Publications (1)

Publication Number Publication Date
WO2018096735A1 true WO2018096735A1 (ja) 2018-05-31

Family

ID=62196009

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2017/028993 WO2018096735A1 (ja) 2016-11-24 2017-08-09 半導体モジュール

Country Status (3)

Country Link
US (1) US11183485B2 (ja)
JP (1) JP6973406B2 (ja)
WO (1) WO2018096735A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114097078A (zh) * 2019-07-09 2022-02-25 日立能源瑞士股份公司 具有集成电涌放电器的功率半导体模块

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3761357A1 (en) 2019-07-04 2021-01-06 Infineon Technologies Austria AG Semiconductor device
JP7528425B2 (ja) * 2019-10-11 2024-08-06 富士電機株式会社 半導体装置
FR3105651B1 (fr) * 2019-12-24 2023-10-06 Safran Distributeur électrique
US11342257B2 (en) 2020-01-22 2022-05-24 Delta Electronics (Shanghai) Co., Ltd. Carrier board and power module using same
US11350519B2 (en) 2020-01-22 2022-05-31 Delta Electronics (Shanghai) Co., Ltd. Power module
CN113161309B (zh) * 2020-01-22 2024-06-04 台达电子企业管理（上海）有限公司 载板及其适用的功率模块
CN113489303A (zh) * 2021-07-19 2021-10-08 光华临港工程应用技术研发(上海)有限公司 一种集成米勒钳位电路的碳化硅功率半导体器件装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1093017A (ja) * 1996-04-29 1998-04-10 Semikron Elektron Gmbh 多層構造方式での高実装密度の半導体パワーモジュール
JP2001308263A (ja) * 2000-04-19 2001-11-02 Denso Corp 半導体スイッチングモジュ−ル及びそれを用いた半導体装置
WO2016031462A1 (ja) * 2014-08-28 2016-03-03 富士電機株式会社 パワー半導体モジュール
JP2016086186A (ja) * 2012-03-28 2016-05-19 富士電機株式会社 半導体装置及び半導体装置の製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100603303B1 (ko) 2003-10-29 2006-07-20 삼성에스디아이 주식회사 효율적인 성능을 갖는 리튬 전지
US7514780B2 (en) * 2006-03-15 2009-04-07 Hitachi, Ltd. Power semiconductor device
JP4952807B2 (ja) * 2010-02-10 2012-06-13 サンケン電気株式会社 アクティブスナバ回路及び電源回路
JP5568645B2 (ja) 2010-12-01 2014-08-06 株式会社安川電機 電力変換装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1093017A (ja) * 1996-04-29 1998-04-10 Semikron Elektron Gmbh 多層構造方式での高実装密度の半導体パワーモジュール
JP2001308263A (ja) * 2000-04-19 2001-11-02 Denso Corp 半導体スイッチングモジュ−ル及びそれを用いた半導体装置
JP2016086186A (ja) * 2012-03-28 2016-05-19 富士電機株式会社 半導体装置及び半導体装置の製造方法
WO2016031462A1 (ja) * 2014-08-28 2016-03-03 富士電機株式会社 パワー半導体モジュール

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114097078A (zh) * 2019-07-09 2022-02-25 日立能源瑞士股份公司 具有集成电涌放电器的功率半导体模块
CN114097078B (zh) * 2019-07-09 2023-05-05 日立能源瑞士股份公司 具有集成电涌放电器的功率半导体模块

Also Published As

Publication number Publication date
JP6973406B2 (ja) 2021-11-24
US20190287948A1 (en) 2019-09-19
US11183485B2 (en) 2021-11-23
JPWO2018096735A1 (ja) 2019-10-17

Similar Documents

Publication Publication Date Title
WO2018096735A1 (ja) 半導体モジュール
EP3107120B1 (en) Power semiconductor module
US7821128B2 (en) Power semiconductor device having lines within a housing
US9196572B2 (en) Power semiconductor module
JP6907931B2 (ja) 半導体モジュール
JP7137558B2 (ja) 半導体装置
JP7428018B2 (ja) 半導体モジュール
TWI716075B (zh) 功率模組
JP2021177519A (ja) 半導体装置
JP6864713B2 (ja) パワーモジュール構造
JP2002141463A (ja) 半導体モジュール
US7466020B2 (en) Power module
JP7215265B2 (ja) 半導体ユニット、半導体モジュール及び半導体装置
JP2020047656A (ja) 半導体ユニット、半導体モジュール及び半導体装置
JP7305603B2 (ja) 半導体装置
JP4706551B2 (ja) パワー半導体素子及びパワーモジュール
CN113748509B (zh) 半导体装置
CN110739294B (zh) 功率模块结构
US20190258302A1 (en) Power supply module
US10121783B2 (en) Semiconductor integrated circuit and semiconductor module
CN111279476B (zh) 半导体装置
JP6274380B1 (ja) 半導体モジュール
US20230317685A1 (en) Packaged electronic device comprising a plurality of power transistors
US20240038750A1 (en) Semiconductor module
US20240047433A1 (en) Semiconductor device

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 17873831

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2018552407

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 17873831

Country of ref document: EP

Kind code of ref document: A1