[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP7305603B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP7305603B2
JP7305603B2 JP2020157060A JP2020157060A JP7305603B2 JP 7305603 B2 JP7305603 B2 JP 7305603B2 JP 2020157060 A JP2020157060 A JP 2020157060A JP 2020157060 A JP2020157060 A JP 2020157060A JP 7305603 B2 JP7305603 B2 JP 7305603B2
Authority
JP
Japan
Prior art keywords
metal layer
region
electrically connected
side mosfet
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020157060A
Other languages
English (en)
Other versions
JP2022050887A (ja
Inventor
達也 平川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Original Assignee
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Electronic Devices and Storage Corp filed Critical Toshiba Corp
Priority to JP2020157060A priority Critical patent/JP7305603B2/ja
Priority to CN202110650906.8A priority patent/CN114203682A/zh
Priority to US17/468,174 priority patent/US11705438B2/en
Publication of JP2022050887A publication Critical patent/JP2022050887A/ja
Application granted granted Critical
Publication of JP7305603B2 publication Critical patent/JP7305603B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/02Containers; Seals
    • H01L23/04Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/049Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body the other leads being perpendicular to the base
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/02Containers; Seals
    • H01L23/04Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/057Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads being parallel to the base
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386Geometry or layout of the interconnection structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08Modifications for protecting switching circuit against overcurrent or overvoltage
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601Structure
    • H01L2224/0603Bonding areas having different sizes, e.g. different heights or widths
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124Aluminium (Al) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147Copper (Cu) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4911Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49175Parallel arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/16Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • H01L2924/13055Insulated gate bipolar transistor [IGBT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1306Field-effect transistor [FET]
    • H01L2924/13091Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits
    • H01L2924/141Analog devices
    • H01L2924/1425Converter
    • H01L2924/14252Voltage converter
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/156Material
    • H01L2924/15786Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787Ceramics, e.g. crystalline carbides, nitrides or oxides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161Cap
    • H01L2924/1615Shape
    • H01L2924/16152Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19105Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19107Disposition of discrete passive components off-chip wires
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/30101Resistance
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/30107Inductance

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Geometry (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Inverter Devices (AREA)

Description

本発明の実施形態は、半導体装置に関する。
パワー半導体モジュールでは、例えば、金属ベースの上に、絶縁基板を間に挟んでパワー半導体チップが実装される。パワー半導体チップは、例えば、Metal Oxide Field Effect Transistor(MOSFET)である。パワー半導体モジュールでは、低消費電力化のために、スイッチング時間を低減し、スイッチング損失を低減することが望まれる。また、パワー半導体モジュールでは、電流経路の電気抵抗を低減し、定常損失を低減することが望まれる。
特開2015-53410号公報
本発明が解決しようとする課題は、スイッチング損失及び定常損失を低減できる半導体装置を提供することにある。
実施形態の半導体装置は、一端と前記一端と反対側の他端とを有する絶縁基板と、前記一端の側に設けられた第1の主端子と、前記一端の側に設けられた第2の主端子と、前記他端の側に設けられた出力端子と、前記絶縁基板の上に設けられ、第1の領域を有し、前記第1の領域で前記第1の主端子に電気的に接続された第1の金属層と、前記絶縁基板の上に設けられ、第2の領域、第3の領域、及び第4の領域を有し、前記第2の領域で前記第2の主端子と電気的に接続された第2の金属層と、前記絶縁基板の上に設けられ、前記第1の金属層と前記第2の金属層の間に位置し、第5の領域、第6の領域、及び第7の領域を有し、前記第7の領域で前記出力端子に電気的に接続された第3の金属層と、第1の上部電極と第1の下部電極と第1のゲート電極を含み、前記第1の金属層の上に設けられ、前記第1の上部電極が前記第5の領域に電気的に接続され、前記第1の下部電極が前記第1の金属層に電気的に接続された第1の半導体チップと、第2の上部電極と第2の下部電極と第2のゲート電極を含み、前記第1の金属層の上に設けられ、前記第2の上部電極が前記第6の領域に電気的に接続され、前記第2の下部電極が前記第1の金属層に電気的に接続され、前記第1の領域からの距離が前記第1の半導体チップよりも遠い第2の半導体チップと、第3の上部電極と第3の下部電極と第3のゲート電極を含み、前記第3の金属層の上に設けられ、前記第3の上部電極が前記第3の領域に電気的に接続され、前記第3の下部電極が前記第3の金属層に電気的に接続された第3の半導体チップと、第4の上部電極と第4の下部電極と第4のゲート電極を含み、前記第3の金属層の上に設けられ、前記第4の上部電極が前記第4の領域に電気的に接続され、前記第4の下部電極が前記第3の金属層に電気的に接続され、前記第5の領域からの距離が前記第3の半導体チップよりも遠い第4の半導体チップと、少なくとも前記第2の主端子の側の第1の部分及び前記出力端子の側の第2の部分が前記第2の金属層に電気的に接続された導電性部材と、を備え、前記第2の金属層は、前記第3の金属層に対向する側の第1の端部と、前記第1の端部と反対側の第2の端部とを有し、前記第3の領域と前記第2の端部との間に位置するスリットを含み、前記導電性部材は、前記スリットと前記第1の端部との間、及び、前記スリットと前記第2の端部との間の少なくともいずれか一方の位置に設けられる。
第1の実施形態の半導体装置の模式上面図。 第1の実施形態の半導体装置の模式断面図。 第1の実施形態の半導体装置の模式断面図。 第1の実施形態の半導体装置の等価回路図。 第1の実施形態の半導体装置の導電性部材の模式図。 比較例の半導体装置の模式上面図。 第2の実施形態の半導体装置の模式上面図。 第2の実施形態の半導体装置の導電性部材の模式図。 第3の実施形態の半導体装置の模式上面図。 第3の実施形態の半導体装置の導電性部材の模式図。 第4の実施形態の半導体装置の模式上面図。 第5の実施形態の半導体装置の模式上面図。 第5の実施形態の半導体装置の導電性部材の模式図。 第6の実施形態の半導体装置の模式上面図。 第6の実施形態の半導体装置の導電性部材の模式図。 第7の実施形態の半導体装置の模式上面図。 第7の実施形態の半導体装置の導電性部材の模式図。 第8の実施形態の半導体装置の模式上面図。
本明細書中、同一又は類似する部材については、同一の符号を付し、重複する説明を省略する場合がある。
本明細書中、部品等の位置関係を示すために、図面の上方向を「上」、図面の下方向を「下」と記述する場合がある。本明細書中、「上」、「下」の概念は、必ずしも重力の向きとの関係を示す用語ではない。
(第1の実施形態)
第1の実施形態の半導体装置は、一端と上記一端と反対側の他端とを有する絶縁基板と、一端の側に設けられた第1の主端子と、一端の側に設けられた第2の主端子と、他端の側に設けられた出力端子と、絶縁基板の上に設けられ、第1の領域を有し、第1の領域で第1の主端子に電気的に接続された第1の金属層と、絶縁基板の上に設けられ、第2の領域、第3の領域、及び第4の領域を有し、第2の領域で第2の主端子と電気的に接続された第2の金属層と、絶縁基板の上に設けられ、第1の金属層と第2の金属層の間に位置し、第5の領域、第6の領域、及び第7の領域を有し、第7の領域で出力端子に電気的に接続された第3の金属層と、第1の上部電極と第1の下部電極と第1のゲート電極を含み、第1の金属層の上に設けられ、第1の上部電極が第5の領域に電気的に接続され、第1の下部電極が第1の金属層に電気的に接続された第1の半導体チップと、第2の上部電極と第2の下部電極と第2のゲート電極を含み、第1の金属層の上に設けられ、第2の上部電極が第6の領域に電気的に接続され、第2の下部電極が第1の金属層に電気的に接続され、第1の領域からの距離が第1の半導体チップよりも遠い第2の半導体チップと、第3の上部電極と第3の下部電極と第3のゲート電極を含み、第3の金属層の上に設けられ、第3の上部電極が第3の領域に電気的に接続され、第3の下部電極が第3の金属層に電気的に接続された第3の半導体チップと、第4の上部電極と第4の下部電極と第4のゲート電極を含み、第3の金属層の上に設けられ、第4の上部電極が第4の領域に電気的に接続され、第4の下部電極が第3の金属層に電気的に接続され、第5の領域からの距離が第3の半導体チップよりも遠い第4の半導体チップと、少なくとも第2の主端子の側の第1の部分及び出力端子の側の第2の部分が第2の金属層に電気的に接続された導電性部材と、を備え、第2の金属層は、第3の金属層に対向する側の第1の端部と、第1の端部と反対側の第2の端部とを有し、第3の領域と第2の端部との間に位置するスリットを含み、導電性部材は、スリットと第1の端部との間、及び、スリットと第2の端部との間の少なくともいずれか一方の位置に設けられる。
図1は、第1の実施形態の半導体装置の模式上面図である。図2は、第1の実施形態の半導体装置の模式断面図である。図2は、図1のAA’断面である。図3は、第1の実施形態の半導体装置の模式断面図である。図3は、図1のBB’断面である。図4は、第1の実施形態の半導体装置の等価回路図である。
第1の実施形態の半導体装置は、パワー半導体モジュール100である。図4に示すように、第1の実施形態のパワー半導体モジュール100は、1モジュールでハーフブリッジ回路を構成できる、いわゆる「2in1」タイプのモジュールである。パワー半導体モジュール100は、3個のハーフブリッジユニットが並列に接続されている。例えば、第1の実施形態のパワー半導体モジュールを3個用いることにより3相インバータ回路を構成できる。
図4に示すように、パワー半導体モジュール100は、正端子P(第1の主端子)、負端子N(第2の主端子)、交流出力端子AC(出力端子)、ハイサイドMOSFET11、ハイサイドMOSFET12、ハイサイドMOSFET13、ローサイドMOSFET21、ローサイドMOSFET22、ローサイドMOSFET23を含む。それぞれのMOSFETは、pn接合ダイオードに加え、ショットキーバリアダイオード(SBD)を内蔵している。SBDは、例えば、還流電流を流す機能を有する。また、それぞれのMOSFETは、ゲート抵抗を内蔵している。
ハイサイドMOSFET11、ハイサイドMOSFET12、及び、ハイサイドMOSFET13は並列に接続される。ローサイドMOSFET21、ローサイドMOSFET22、及び、ローサイドMOSFET23は並列に接続される。ハイサイドMOSFET11とローサイドMOSFET21、ハイサイドMOSFET12とローサイドMOSFET22、及び、ハイサイドMOSFET13とローサイドMOSFET23は、それぞれ直列に接続される。
第1の実施形態のパワー半導体モジュール100は、図1、図2、及び図3に示すように、正端子P(第1の主端子)、負端子N(第2の主端子)、交流出力端子AC(出力端子)、ハイサイドMOSFET11(第1の半導体チップ)、ハイサイドMOSFET12(第2の半導体チップ)、ハイサイドMOSFET13、ローサイドMOSFET21(第3の半導体チップ)、ローサイドMOSFET22(第4の半導体チップ)、ローサイドMOSFET23、樹脂ケース24、蓋26、金属ベース28、絶縁基板30、第1の金属層31、第2の金属層32、第3の金属層33、第1のゲート金属層36、第2のゲート金属層37、裏面金属層40、第1のゲート端子41、第2のゲート端子42、ボンディングワイヤ44、封止樹脂50、抵抗低減用ボンディングワイヤ60(導電性部材)を備える。
ハイサイドMOSFET11(第1の半導体チップ)は、ソース電極11a(第1の上部電極)、ドレイン電極11b(第1の下部電極)、ゲート電極11c(第1のゲート電極)、ゲート抵抗11x(第1のゲート抵抗)、ショットキーバリアダイオード11y(第1のショットキーバリアダイオード)を含む。ハイサイドMOSFET12(第2の半導体チップ)は、ソース電極12a(第2の上部電極)、ドレイン電極12b(第2の下部電極)、ゲート電極12c(第2のゲート電極)、ゲート抵抗12x(第2のゲート抵抗)、ショットキーバリアダイオード12y(第2のショットキーバリアダイオード)を含む。ハイサイドMOSFET13は、ソース電極13a、ドレイン電極13b、ゲート電極13c、ゲート抵抗13x、ショットキーバリアダイオード13yを含む。
ローサイドMOSFET21(第3の半導体チップ)は、ソース電極21a(第3の上部電極)、ドレイン電極21b(第3の下部電極)、ゲート電極21c(第3のゲート電極)、ゲート抵抗21x(第3のゲート抵抗)、ショットキーバリアダイオード21y(第3のショットキーバリアダイオード)を含む。ローサイドMOSFET22(第4の半導体チップ)は、ソース電極22a(第4の上部電極)、ドレイン電極22b(第4の下部電極)、ゲート電極22c(第4のゲート電極)、ゲート抵抗22x(第4のゲート抵抗)、ショットキーバリアダイオード22y(第4のショットキーバリアダイオード)を含む。ローサイドMOSFET23は、ソース電極23a、ドレイン電極23b、ゲート電極23c、ゲート抵抗23x(第1のゲート抵抗)、ショットキーバリアダイオード23y(第1のショットキーバリアダイオード)を含む。
第1の金属層31は、第1の領域31aを含む。第2の金属層32は、第2の領域32a、第3の領域32b、第4の領域32c、スリット32x、第1の端部E1、第2の端部E2を含む。第3の金属層33は、第5の領域33a、第6の領域33b、第7の領域33cを含む。
図1は、パワー半導体モジュール100から蓋26及び封止樹脂50を除いた状態の上面図である。
金属ベース28は、例えば、銅である。例えば、パワー半導体モジュール100を製品に実装する際、金属ベース28の裏面には、図示しない放熱板が接続される。
絶縁基板30は、金属ベース28の上に設けられる。絶縁基板30は、金属ベース28とハイサイドMOSFET11との間、金属ベース28とハイサイドMOSFET12との間、金属ベース28とハイサイドMOSFET13との間、金属ベース28とローサイドMOSFET21との間、金属ベース28とローサイドMOSFET22との間、金属ベース28とローサイドMOSFET23との間、に設けられる。
絶縁基板30は、金属ベース28とハイサイドMOSFET11、金属ベース28とハイサイドMOSFET12、金属ベース28とハイサイドMOSFET13、金属ベース28とローサイドMOSFET21、金属ベース28とローサイドMOSFET22、金属ベース28とローサイドMOSFET23を電気的に分離する機能を有する。
絶縁基板30は、例えば、セラミックである。絶縁基板30は、例えば、酸化アルミニウム、窒化アルミニウム、又は、窒化シリコンである。
絶縁基板30の表面には、第1の金属層31、第2の金属層32、第3の金属層33、第1のゲート金属層36、及び、第2のゲート金属層37が設けられる。第1の金属層31、第2の金属層32、第3の金属層33、第1のゲート金属層36、及び、第2のゲート金属層37は、例えば、銅である。
絶縁基板30の裏面には、裏面金属層40が設けられる。裏面金属層40は、例えば、銅である。裏面金属層40は、例えば、図示しない半田層又は銀ナノ粒子層を用いて金属ベース28と接合される。
樹脂ケース24は、金属ベース28及び絶縁基板30の周囲に設けられる。樹脂ケース24の一部は、金属ベース28の上に設けられる。樹脂ケース24は、ハイサイドMOSFET11、ハイサイドMOSFET12、ハイサイドMOSFET13、ローサイドMOSFET21、ローサイドMOSFET22、ローサイドMOSFET23、及び絶縁基板30を保護する機能を有する。
樹脂ケース24の上には蓋26が設けられる。蓋26は、ハイサイドMOSFET11、ハイサイドMOSFET12、ハイサイドMOSFET13、ローサイドMOSFET21、ローサイドMOSFET22、ローサイドMOSFET23、及び絶縁基板30を保護する機能を有する。
ハイサイドMOSFET11は、第1の金属層31の上に設けられる。ハイサイドMOSFET11は、ソース電極11a、ドレイン電極11b、ゲート電極11c、ゲート抵抗11x、ショットキーバリアダイオード11yを含む。ソース電極11aは第1の上部電極の一例である。ドレイン電極11bは、第1の下部電極の一例である。ゲート電極11cは、第1のゲート電極の一例である。ゲート抵抗11xは、第1のゲート抵抗の一例である。ショットキーバリアダイオード11yは、第1のショットキーバリアダイオードの一例である。
ソース電極11aは第3の金属層33の第5の領域33aに電気的に接続される。ソース電極11aと第5の領域33aは、例えば、ボンディングワイヤ44を用いて電気的に接続される。ドレイン電極11bは第1の金属層31に電気的に接続される。ドレイン電極11bは、例えば、図示しない半田層又は銀ナノ粒子層を用いて第1の金属層31に電気的に接続される。
ハイサイドMOSFET12は、第1の金属層31の上に設けられる。第1の領域31aからハイサイドMOSFET12までの距離は、第1の領域31aからハイサイドMOSFET11までの距離よりも遠い。
ハイサイドMOSFET12は、ソース電極12a、ドレイン電極12b、ゲート電極12c、ゲート抵抗12x、ショットキーバリアダイオード12yを含む。ソース電極12aは第2の上部電極の一例である。ドレイン電極12bは、第2の下部電極の一例である。ゲート電極12cは、第2のゲート電極の一例である。ゲート抵抗12xは、第2のゲート抵抗の一例である。ショットキーバリアダイオード12yは、第2のショットキーバリアダイオードの一例である。
ソース電極12aは第3の金属層33の第6の領域33bに電気的に接続される。ソース電極12aと第6の領域33bは、例えば、ボンディングワイヤ44を用いて電気的に接続される。ドレイン電極12bは第1の金属層31に電気的に接続される。ドレイン電極12bは、例えば、図示しない半田層又は銀ナノ粒子層を用いて第1の金属層31に電気的に接続される。
ハイサイドMOSFET13は、第1の金属層31の上に設けられる。第1の領域31aからハイサイドMOSFET13までの距離は、第1の領域31aからハイサイドMOSFET12までの距離よりも遠い。
ハイサイドMOSFET13は、ソース電極13a、ドレイン電極13b、ゲート電極13c、ゲート抵抗13x、ショットキーバリアダイオード13yを含む。
ソース電極13aは第3の金属層33に電気的に接続される。ソース電極13aと第3の金属層33は、例えば、ボンディングワイヤ44を用いて電気的に接続される。ドレイン電極13bは第1の金属層31に電気的に接続される。ドレイン電極13bは、例えば、図示しない半田層又は銀ナノ粒子層を用いて第1の金属層31に電気的に接続される。
ローサイドMOSFET21は、第3の金属層33の上に設けられる。ローサイドMOSFET21は、ソース電極21a、ドレイン電極21b、ゲート電極21c、ゲート抵抗21x、ショットキーバリアダイオード21yを含む。ソース電極21aは第3の上部電極の一例である。ドレイン電極21bは、第3の下部電極の一例である。ゲート電極21cは、第3のゲート電極の一例である。ゲート抵抗21xは、第3のゲート抵抗の一例である。ショットキーバリアダイオード21yは、第3のショットキーバリアダイオードの一例である。
ソース電極21aは第2の金属層32の第3の領域32bに電気的に接続される。ソース電極21aと第3の領域32bは、例えば、ボンディングワイヤ44を用いて電気的に接続される。ドレイン電極21bは第3の金属層33に電気的に接続される。ドレイン電極21bは、例えば、図示しない半田層又は銀ナノ粒子層を用いて第3の金属層33に電気的に接続される。
ローサイドMOSFET22は、第3の金属層33の上に設けられる。第5の領域33aからローサイドMOSFET22までの距離は、第5の領域33aからローサイドMOSFET21までの距離よりも遠い。
ローサイドMOSFET22は、ソース電極22a、ドレイン電極22b、ゲート電極22c、ゲート抵抗22x、ショットキーバリアダイオード22yを含む。ソース電極22aは第4の上部電極の一例である。ドレイン電極22bは、第4の下部電極の一例である。ゲート電極22cは、第4のゲート電極の一例である。ゲート抵抗22xは、第4のゲート抵抗の一例である。ショットキーバリアダイオード22yは、第4のショットキーバリアダイオードの一例である。
ソース電極22aは第2の金属層32の第4の領域32cに電気的に接続される。ソース電極22aと第4の領域32cは、例えば、ボンディングワイヤ44を用いて電気的に接続される。ドレイン電極22bは第3の金属層33に電気的に接続される。ドレイン電極22bは、例えば、図示しない半田層又は銀ナノ粒子層を用いて第3の金属層33に電気的に接続される。
ローサイドMOSFET23は、第3の金属層33の上に設けられる。第5の領域33aからローサイドMOSFET23までの距離は、第5の領域33aからローサイドMOSFET22までの距離よりも遠い。
ローサイドMOSFET23は、ソース電極23a、ドレイン電極23b、ゲート電極23c、ゲート抵抗23x、ショットキーバリアダイオード23yを含む。
ソース電極23aは第2の金属層32に電気的に接続される。ソース電極22aと第2の金属層32は、例えば、ボンディングワイヤ44を用いて電気的に接続される。ドレイン電極23bは第3の金属層33に電気的に接続される。ドレイン電極23bは、例えば、図示しない半田層又は銀ナノ粒子層を用いて第3の金属層33に電気的に接続される。
ハイサイドMOSFET11、ハイサイドMOSFET12、ハイサイドMOSFET13、ローサイドMOSFET21、ローサイドMOSFET22、及びローサイドMOSFET23は、例えば、炭化珪素(SiC)を用いて形成される。ハイサイドMOSFET11、ハイサイドMOSFET12、ハイサイドMOSFET13、ローサイドMOSFET21、ローサイドMOSFET22、及びローサイドMOSFET23は、炭化珪素を含む。ハイサイドMOSFET11、ハイサイドMOSFET12、ハイサイドMOSFET13、ローサイドMOSFET21、ローサイドMOSFET22、及びローサイドMOSFET23は、図示しない炭化珪素層を含む。
封止樹脂50は、樹脂ケース24の中に充填される。封止樹脂50は、樹脂ケース24に囲まれる。封止樹脂50は、ハイサイドMOSFET11、ハイサイドMOSFET12、ハイサイドMOSFET13、ローサイドMOSFET21、ローサイドMOSFET22、ローサイドMOSFET23、及び絶縁基板30を覆う。
封止樹脂50は、ハイサイドMOSFET11、ハイサイドMOSFET12、ハイサイドMOSFET13、ローサイドMOSFET21、ローサイドMOSFET22、ローサイドMOSFET23、及び絶縁基板30を保護する機能を有する。また、ハイサイドMOSFET11、ハイサイドMOSFET12、ハイサイドMOSFET13、ローサイドMOSFET21、ローサイドMOSFET22、ローサイドMOSFET23、及び絶縁基板30を絶縁する機能を有する。
封止樹脂50は、樹脂を含む。封止樹脂50は、例えば、シリコーンゲルである。封止樹脂50には、例えば、エポキシ樹脂、ポリイミド樹脂等、その他の樹脂を適用することも可能である。
正端子Pは、絶縁基板30の一端の側に設けられる。例えば、図1では、正端子Pは、絶縁基板30の右側に設けられる。正端子Pは、配線接続穴を有する。
正端子Pは、第1の金属層31に電気的に接続される。正端子Pは、第1の金属層31の第1の領域31aに電気的に接続される。正端子Pは、例えば、ボンディングワイヤ44を用いて第1の領域31aに電気的に接続される。
正端子Pには外部から、例えば、正電圧が印加される。
正端子Pは、金属で形成される。正端子Pは、例えば、銅である。
負端子Nは、絶縁基板30の一端の側に設けられる。負端子Nは、正端子Pと、絶縁基板30の同じ側に設けられる。例えば、図1では、負端子Nは、絶縁基板30の右側に設けられる。負端子Nは、配線接続穴を有する。
負端子Nは、第2の金属層32に電気的に接続される。負端子Nは、第2の金属層32の第2の領域32aに電気的に接続される。負端子Nは、例えば、ボンディングワイヤ44を用いて第2の領域32aに電気的に接続される。
負端子Nには外部から、例えば、負電圧が印加される。
負端子Nは、金属で形成される。負端子Nは、例えば、銅である。
交流出力端子ACは、絶縁基板30の他端の側に設けられる。交流出力端子ACは、絶縁基板30を間に挟んで、正端子P及び負端子Nの反対側に設けられる。図1では、交流出力端子ACは、絶縁基板30の左側に設けられる。交流出力端子ACは、配線接続穴を有する。図1では、交流出力端子ACが2個ある場合を例示している。
交流出力端子ACは、第3の金属層33に電気的に接続される。交流出力端子ACは、第3の金属層33の第7の領域33cに電気的に接続される。交流出力端子ACは、例えば、ボンディングワイヤ44を用いて第7の領域33cに電気的に接続される。
交流出力端子ACは、ハーフブリッジ回路の出力電流を出力する。
第1のゲート端子41は、ハイサイドMOSFET11のゲート電極11cに電気的に接続される。第1のゲート端子41は、例えば、第1のゲート金属層36、及びボンディングワイヤ44を用いて、ゲート電極11cに電気的に接続される。第1のゲート端子41とゲート電極11cとの間には、ゲート抵抗部品が設けられない。第1のゲート端子41とゲート電極11cとの間の電気抵抗は、例えば、5Ω以下である。
第1のゲート端子41は、ハイサイドMOSFET12のゲート電極12cに電気的に接続される。第1のゲート端子41は、例えば、第1のゲート金属層36、及びボンディングワイヤ44を用いて、ゲート電極12cに電気的に接続される。第1のゲート端子41とゲート電極12cとの間には、ゲート抵抗部品が設けられない。第1のゲート端子41とゲート電極12cとの間の電気抵抗は、例えば、5Ω以下である。
第1のゲート端子41は、ハイサイドMOSFET13のゲート電極13cに電気的に接続される。第1のゲート端子41は、例えば、第1のゲート金属層36、及びボンディングワイヤ44を用いて、ゲート電極13cに電気的に接続される。第1のゲート端子41とゲート電極13cとの間には、ゲート抵抗部品が設けられない。第1のゲート端子41とゲート電極13cとの間の電気抵抗は、例えば、5Ω以下である。
第2のゲート端子42は、ローサイドMOSFET21のゲート電極21cに電気的に接続される。第2のゲート端子42は、例えば、第2のゲート金属層37、及びボンディングワイヤ44を用いて、ゲート電極21cに電気的に接続される。第2のゲート端子42とゲート電極21cとの間には、ゲート抵抗部品が設けられない。第2のゲート端子42とゲート電極21cとの間の電気抵抗は、例えば、5Ω以下である。
第2のゲート端子42は、ローサイドMOSFET22のゲート電極22cに電気的に接続される。第2のゲート端子42は、例えば、第2のゲート金属層37、及びボンディングワイヤ44を用いて、ゲート電極22cに電気的に接続される。第2のゲート端子42とゲート電極22cとの間には、ゲート抵抗部品が設けられない。第2のゲート端子42とゲート電極22cとの間の電気抵抗は、例えば、5Ω以下である。
第2のゲート端子42は、ローサイドMOSFET23のゲート電極23cに電気的に接続される。第2のゲート端子42は、例えば、第2のゲート金属層37、及びボンディングワイヤ44を用いて、ゲート電極23cに電気的に接続される。第2のゲート端子42とゲート電極23cとの間には、ゲート抵抗部品が設けられない。第2のゲート端子42とゲート電極23cとの間の電気抵抗は、例えば、5Ω以下である。
第1の金属層31は、絶縁基板30の上に設けられる。第1の金属層31は、第1の領域31aを含む。第1の金属層31は、第1の領域31aで正端子Pに電気的に接続される。
第2の金属層32は、絶縁基板30の上に設けられる。第2の金属層32は、第2の領域32a、第3の領域32b、及び第4の領域32cを含む。第2の金属層32は、第2の領域32aで負端子Nに電気的に接続される。第2の金属層32は、第3の領域32bでローサイドMOSFET21のソース電極21aに電気的に接続される。第2の金属層32は、第4の領域32cでローサイドMOSFET22のソース電極22aに電気的に接続される。
第2の金属層32は、第1の端部E1、及び第2の端部E2を含む。第1の端部E1は、第3の金属層33に対向する側の端部である。第2の端部E2は、第2の金属層32を間に挟んで、第1の端部E1と反対側の端部である。
第2の金属層32は、スリット32xを含む。スリット32xは、第3の領域32bと第2の端部E2との間に位置する。スリット32xは、例えば、ローサイドMOSFET21からローサイドMOSFET22に向かう第1の方向に延びる。
例えば、第1の端部E1とスリット32xとの間の第1の距離(図1中のd1)は、スリット32xと第2の端部E2との間の第2の距離(図1中のd2)よりも小さい。例えば、第1の距離d1は第2の距離d2の80%以下である。
スリット32xは、ローサイドMOSFET21の配線の寄生インダクタンスを増加させる機能を有する。
スリット32xの第1の方向の長さ(図1中のL1)は、例えば、ローサイドMOSFET21の第1の方向の長さ(図1中のL2)よりも大きい。例えば、スリット32xの長さL1は、ローサイドMOSFET21の長さL2の120%以上400%以下である。
第3の金属層33は、絶縁基板30の上に設けられる。第3の金属層33は、第5の領域33a、第6の領域33b、及び第7の領域33cを含む。第3の金属層33は、第5の領域33aでハイサイドMOSFET11のソース電極11aに電気的に接続される。第3の金属層33は、第6の領域33bでハイサイドMOSFET12のソース電極12aに電気的に接続される。第3の金属層33は、第7の領域33cで、交流出力端子ACに電気的に接続される。
抵抗低減用ボンディングワイヤ60(導電性部材)は、スリット32xと第2の端部E2との間に設けられる。抵抗低減用ボンディングワイヤ60は、第1の方向に延びる。抵抗低減用ボンディングワイヤ60は、第2の金属層32の上に、例えば、8本設けられる。
図5は、第1の実施形態の半導体装置の導電性部材の模式図である。図5(a)は上面図、図5(b)は断面図である。図5は、複数の抵抗低減用ボンディングワイヤ60のうちの1本を示す。
抵抗低減用ボンディングワイヤ60は、第1の部分60a及び第2の部分60bを有する。第1の部分60aは負端子Nの側にあり、第2の部分60bは交流出力端子ACの側に位置する。第1の部分60a及び第2の部分60bは、第2の金属層32に電気的に接続される。
抵抗低減用ボンディングワイヤ60は、第2の金属層32の電気抵抗を低減する機能を有する。
抵抗低減用ボンディングワイヤ60は、例えば、金属である。抵抗低減用ボンディングワイヤ60は、例えば、銅又はアルミニウムを含む。抵抗低減用ボンディングワイヤ60は、例えば、第2の金属層32と同一材料である。
次に、第1の実施形態のパワー半導体モジュール100の作用及び効果について説明する。
パワー半導体モジュールでは、低消費電力化のために、スイッチング時間を低減し、スイッチング損失を低減することが望まれる。パワー半導体チップがユニポーラ動作をするMOSFETを含む場合、例えば、バイポーラ動作をするInsulated Gate Bipolar Transistor(IGBT)を含む場合に比べ、スイッチング時間を短くすることが可能となる。
図6は、比較例の半導体装置の模式上面図である。図6は、図1に対応する図である。
比較例の半導体装置は、パワー半導体モジュール900である。比較例のパワー半導体モジュール900は、第2の金属層32がスリット32xを含まない点で、第1の実施形態のパワー半導体モジュール100と異なる。また、比較例のパワー半導体モジュール900は、第2の金属層32の上に、抵抗低減用ボンディングワイヤ60を備えない点で、第1の実施形態のパワー半導体モジュール100と異なる。
また、比較例のパワー半導体モジュール900は、絶縁基板30の上に、ゲート抵抗部品を備える点で、第1の実施形態のパワー半導体モジュール100と異なる。すなわち、パワー半導体モジュール900は、第1のゲート抵抗51、第2のゲート抵抗52、第3のゲート抵抗53、第4のゲート抵抗61、第5のゲート抵抗62、及び第6のゲート抵抗63を備える。第1のゲート抵抗51、第2のゲート抵抗52、第3のゲート抵抗53、第4のゲート抵抗61、第5のゲート抵抗62、及び第6のゲート抵抗63は、例えば、それぞれ5Ω以上である。
第1のゲート抵抗51は、第1のゲート端子41とハイサイドMOSFET11との間に電気的に接続される。第2のゲート抵抗52は、第1のゲート端子41とハイサイドMOSFET12との間に電気的に接続される。第3のゲート抵抗53は、第1のゲート端子41とハイサイドMOSFET13との間に電気的に接続される。
第4のゲート抵抗61は、第2のゲート端子42とローサイドMOSFET21との間に電気的に接続される。第5のゲート抵抗62は、第2のゲート端子42とローサイドMOSFET22との間に電気的に接続される。第6のゲート抵抗63は、第2のゲート端子42とローサイドMOSFET23との間に電気的に接続される。
第1のゲート抵抗51、第2のゲート抵抗52、第3のゲート抵抗53、第4のゲート抵抗61、第5のゲート抵抗62、及び第6のゲート抵抗63は、各MOSFETのゲート電極に印加される突入電流を抑制し、パワー半導体モジュール900の出力のリンギングを抑制する機能を有する。
パワー半導体モジュール900は、パワー半導体モジュール100と同様、ハイサイドMOSFET11、ハイサイドMOSFET12、及び、ハイサイドMOSFET13が並列に接続される。また、パワー半導体モジュール900は、パワー半導体モジュール100と同様、ローサイドMOSFET21、ローサイドMOSFET22、及び、ローサイドMOSFET23が並列に接続される。
例えば、パワー半導体モジュール900では、負端子NからMOSFETまでの配線長は、ローサイドMOSFET21、ローサイドMOSFET22、ローサイドMOSFET23の順に長くなる。このため、MOSFETの配線の寄生インダクタンスは、ローサイドMOSFET21、ローサイドMOSFET22、ローサイドMOSFET23の順に大きくなる。
並列に配置されたMOSFETの寄生インダクタンスが異なると、パワー半導体モジュール900のスイッチング時に、それぞれのMOSFETのゲート電極とソース電極との間の電圧(以後、ゲート電圧)に生ずるサージ電圧にばらつきが生じる。また、並列に配置されたMOSFETの寄生インダクタンスが異なると、パワー半導体モジュール900のスイッチング時に、例えば、それぞれのMOSFETが内蔵するSBDに流れるサージ電流にばらつきが生じる。
例えば、ハイサイド側のMOSFETをターンオンする際に、オフ状態のローサイド側のMOSFETのゲート電圧に生ずるサージ電圧にばらつきが生じる。例えば、ゲート電極に正のサージ電圧が加わると、パワー半導体モジュール900に誤点弧が生じ貫通電流が流れてしまうという問題が発生するおそれがある。貫通電流が流れると、例えば、パワー半導体モジュール900が発熱により破壊するおそれがある。
また、例えば、ゲート電極に負のサージ電圧が加わると、MOSFETのゲート絶縁膜が破壊するという問題が発生するおそれがある。MOSFETのゲート絶縁膜が破壊すると、パワー半導体モジュール900が破壊する。
例えば、パワー半導体モジュール900では、負端子Nから近いローサイドMOSFET21には、正のサージ電圧が加わりやすくなる。また、例えば、負端子Nから遠いローサイドMOSFET23には、負のサージ電圧が加わりやすくなる。
また、例えば、ハイサイド側のMOSFETをターンオフする際に、オフ状態のローサイド側のMOSFETのSBDに流れるサージ電流の大きさにばらつきが生じる。SBDに流れるサージ電流が大きくなると、MOSFETのpn接合ダイオードに流れる電流が大きくなるおそれがある。MOSFETが炭化珪素を用いて形成されている場合、バイポーラ動作するpn接合ダイオードに電流が流れると、積層欠陥の成長に伴うMOSFETのオン抵抗の増加が生じるおそれがある。MOSFETのオン抵抗が増加することにより、パワー半導体モジュール900の信頼性が低下するおそれがある。
例えば、パワー半導体モジュール900では、負端子Nから近いローサイドMOSFET21の内蔵SBDに流れるサージ電流が、ローサイドMOSFET22のSBDに流れるサージ電流や、ローサイドMOSFET23のSBDに流れるサージ電流よりも大きくなりやすい。
以上のように、パワー半導体モジュール900では、並列に配置されるMOSFETの配線の寄生インダクタンスのばらつきに起因して、パワー半導体モジュール900のスイッチング時の破壊や、信頼性の低下が生じやすくなる。例えば、パワー半導体モジュール900のスイッチング速度を低減することで、サージ電圧やサージ電流は低減するため、上記問題を解決することは可能である。しかし、スイッチング速度を低減すると、パワー半導体モジュール900のスイッチング損失が増加する。
第1の実施形態のパワー半導体モジュール100は、第2の金属層32が、スリット32xを含む。スリット32xを設けることにより、負端子Nに最も近いローサイドMOSFET21と、負端子Nとの間の実効的な配線長が、比較例のパワー半導体モジュール900と比べて長くなる。このため、ローサイドMOSFET21と負端子Nとの間の配線の寄生インダクタンスが、比較例のパワー半導体モジュール900と比べて大きくなる。したがって、並列に配置されたMOSFETの配線の寄生インダクタンスのばらつきが低減し、パワー半導体モジュール100のスイッチング時の破壊や、信頼性の低下が抑制される。よって、パワー半導体モジュール100のスイッチング損失が低減される。
並列に配置されたMOSFETの寄生インダクタンスのばらつきを低減する観点から、第1の端部E1とスリット32xとの間の第1の距離(図1中のd1)は、スリット32xと第2の端部E2との間の第2の距離(図1中のd2)よりも小さいことが好ましい。第1の距離d1は第2の距離d2の80%以下であることが好ましく、60%以下であることがより好ましい。
並列に配置されたMOSFETの寄生インダクタンスのばらつきを低減する観点から、スリット32xの第1の方向の長さ(図1中のL1)は、ローサイドMOSFET21の第1の方向の長さ(図1中のL2)よりも大きいことが好ましい。スリット32xの長さL1は、ローサイドMOSFET21の長さL2の120%以上であることが好ましく、150%以上であることがより好ましい。
また、第1の実施形態のパワー半導体モジュール100は、ゲート抵抗部品を備えない。ゲート抵抗部品を備えないことで、絶縁基板30の上にゲート抵抗部品を設けるためのスペースが不要となる。このため、例えば、第1の金属層31、第2の金属層32、又は、第3の金属層33の第2の方向の幅を、比較例のパワー半導体モジュール900よりも広くすることが可能である。したがって、パワー半導体モジュール100の寄生インダクタンスを低減し、パワー半導体モジュール100のスイッチング損失を低減することが可能となる。
なお、第1の実施形態のパワー半導体モジュール100は、各MOSFETがゲート抵抗をチップ内に内蔵することで、各MOSFETに印加される突入電流を抑制し、パワー半導体モジュール100の出力のリンギングを抑制する。
パワー半導体モジュール100は、ゲート抵抗部品を備えない。したがって、第1のゲート端子41と各ハイサイドMOSFETのゲート電極との間の電気抵抗は、例えば、5Ω以下となる。また、第2のゲート端子42と各ローサイドMOSFETのゲート電極との間の電気抵抗は、例えば、5Ω以下となる。
さらに、第1の実施形態のパワー半導体モジュール100は、第2の金属層32の上に抵抗低減用ボンディングワイヤ60が設けられる。抵抗低減用ボンディングワイヤ60は、スリット32xと第2の端部E2との間に設けられる。
第1の実施形態のパワー半導体モジュール100は、仮に抵抗低減用ボンディングワイヤ60がない場合、第2の金属層32にスリット32xを設けることで、第2の金属層32の電気抵抗が、比較例のパワー半導体モジュール900よりも高くなっている。このため、例えば、交流出力端子ACから負端子Nに向かう電流経路の電気抵抗が増大し、パワー半導体モジュール100の定常損失が増加するおそれがある。
第1の実施形態のパワー半導体モジュール100は、抵抗低減用ボンディングワイヤ60を備えることにより、スリット32xと第2の端部E2との間の部分の第2の金属層32の電気抵抗が低減する。よって、定常損失を低減することが可能となる。
以上、第1の実施形態によれば、並列に配置されたパワー半導体チップの寄生インダクタンスのばらつきを低減することで、パワー半導体モジュールのスイッチング損失を低減できる。さらに、電流経路の電気抵抗を低減することで、パワー半導体モジュールの定常損失を低減できる。
(第2の実施形態)
第2の実施形態の半導体装置は、導電性部材がブリッジ形状部材である点で、第1の実施形態の半導体装置と異なる。以下、第1の実施形態の半導体装置と重複する内容については、一部記述を省略する場合がある。
図7は、第2の実施形態の半導体装置の模式上面図である。図7は、第1の実施形態の図1に対応する図である。
第2の実施形態の半導体装置は、パワー半導体モジュール200である。第2の実施形態のパワー半導体モジュール200は、1モジュールでハーフブリッジ回路を構成できる、いわゆる「2in1」タイプのモジュールである。パワー半導体モジュール200は、3個のハーフブリッジユニットが並列に接続されている。
パワー半導体モジュール200は、ブリッジ形状部材80(導電性部材)を備える。
ブリッジ形状部材80は、スリット32xと第2の端部E2との間に設けられる。ブリッジ形状部材80は、第1の方向に延びる。ブリッジ形状部材80は、第2の金属層32の上に、例えば、第1の方向に2個並んで設けられる。
図8は、第2の実施形態の半導体装置の導電性部材の模式図である。図8(a)は上面図、図8(b)は断面図である。図8は、複数のブリッジ形状部材80のうちの1個を示す。
ブリッジ形状部材80は、第1の部分80a及び第2の部分80bを有する。第1の部分80aは負端子Nの側にあり、第2の部分80bは交流出力端子ACの側に位置する。
第1の部分80a及び第2の部分80bは、第2の金属層32に電気的に接続される。第1の部分80a及び第2の部分80bは、例えば、図示しない半田層により第2の金属層32に接続される。第1の部分80a及び第2の部分80bは、例えば、超音波接続により第2の金属層32に接続される。
ブリッジ形状部材80は、第2の金属層32の電気抵抗を低減する機能を有する。
ブリッジ形状部材80は、例えば、金属である。ブリッジ形状部材80は、例えば、銅又はアルミニウムを含む。ブリッジ形状部材80は、例えば、第2の金属層32と同一材料である。
以上、第2の実施形態によれば、第1の実施形態と同様、並列に配置されたパワー半導体チップの寄生インダクタンスのばらつきを低減することで、パワー半導体モジュールのスイッチング損失を低減できる。さらに、第1の実施形態と同様、電流経路の電気抵抗を低減することで、パワー半導体モジュールの定常損失を低減できる。
(第3の実施形態)
第3の実施形態の半導体装置は、導電性部材が板状部材である点で、第1の実施形態の半導体装置と異なる。以下、第1の実施形態の半導体装置と重複する内容については、一部記述を省略する場合がある。
図9は、第3の実施形態の半導体装置の模式上面図である。図9は、第1の実施形態の図1に対応する図である。
第3の実施形態の半導体装置は、パワー半導体モジュール300である。第3の実施形態のパワー半導体モジュール300は、1モジュールでハーフブリッジ回路を構成できる、いわゆる「2in1」タイプのモジュールである。パワー半導体モジュール300は、3個のハーフブリッジユニットが並列に接続されている。
パワー半導体モジュール300は、板状部材90(導電性部材)を備える。
板状部材90は、スリット32xと第2の端部E2との間に設けられる。板状部材90は、第1の方向に延びる。板状部材90は、第2の金属層32の上に、例えば、第1の方向に2個並んで設けられる。
図10は、第3の実施形態の半導体装置の導電性部材の模式図である。図10(a)は上面図、図10(b)は断面図である。図10は、複数の板状部材90のうちの1個を示す。
板状部材90は、第1の部分90a及び第2の部分90bを有する。第1の部分90aは負端子Nの側にあり、第2の部分90bは交流出力端子ACの側に位置する。
第1の部分90a及び第2の部分90bを含む板状部材90の下面全体が、第2の金属層32に電気的に接続される。板状部材90は、例えば、図示しない半田層により第2の金属層32に接続される。板状部材90は、例えば、超音波接続により第2の金属層32に接続される。
板状部材90は、第2の金属層32の電気抵抗を低減する機能を有する。
板状部材90は、例えば、金属である。板状部材90は、例えば、銅又はアルミニウムを含む。板状部材90は、例えば、第2の金属層32と同一材料である。
以上、第3の実施形態によれば、第1の実施形態と同様、並列に配置されたパワー半導体チップの寄生インダクタンスのばらつきを低減することで、パワー半導体モジュールのスイッチング損失を低減できる。さらに、第1の実施形態と同様、電流経路の電気抵抗を低減することで、パワー半導体モジュールの定常損失を低減できる。
(第4の実施形態)
第4の実施形態の半導体装置は、スリットと第1の端部との間にも導電性部材が設けられる点で、第1の実施形態の半導体装置と異なる。以下、第1の実施形態の半導体装置と重複する内容については、一部記述を省略する場合がある。
図11は、第4の実施形態の半導体装置の模式上面図である。図11は、第1の実施形態の図1に対応する図である。
第4の実施形態の半導体装置は、パワー半導体モジュール400である。第4の実施形態のパワー半導体モジュール400は、1モジュールでハーフブリッジ回路を構成できる、いわゆる「2in1」タイプのモジュールである。パワー半導体モジュール400は、3個のハーフブリッジユニットが並列に接続されている。
パワー半導体モジュール400は、抵抗低減用ボンディングワイヤ60(導電性部材)を備える。
抵抗低減用ボンディングワイヤ60は、スリット32xと第2の端部E2との間に設けられる。抵抗低減用ボンディングワイヤ60は、第1の方向に延びる。抵抗低減用ボンディングワイヤ60は、スリット32xと第2の端部E2との間の第2の金属層32の上に、例えば、8本設けられる。
抵抗低減用ボンディングワイヤ60は、スリット32xと第1の端部E1との間にも設けられる。抵抗低減用ボンディングワイヤ60は、第1の方向に延びる。抵抗低減用ボンディングワイヤ60は、スリット32xと第1の端部E1との間の第2の金属層32の上に、例えば、1本設けられる。
第4の実施形態のパワー半導体モジュール400は、抵抗低減用ボンディングワイヤ60を備えることにより、スリット32xと第2の端部E2との間の部分及びスリット32xと第1の端部E1との間の部分の第2の金属層32の電気抵抗が低減する。よって、第1の実施形態よりも更に定常損失を低減することが可能となる。
なお、スリット32xと第1の端部E1との間の部分のみに抵抗低減用ボンディングワイヤ60を設ける構成とすることも可能である。
以上、第4の実施形態によれば、第1の実施形態と同様、並列に配置されたパワー半導体チップの寄生インダクタンスのばらつきを低減することで、パワー半導体モジュールのスイッチング損失を低減できる。さらに、電流経路の電気抵抗を低減することで、パワー半導体モジュールの定常損失を低減できる。
(第5の実施形態)
第5の実施形態の半導体装置は、一端と上記一端と反対側の他端とを有する絶縁基板と、一端の側に設けられた第1の主端子と、一端の側に設けられた第2の主端子と、他端の側に設けられた出力端子と、絶縁基板の上に設けられ、第1の領域を有し、第1の領域で第1の主端子に電気的に接続された第1の金属層と、絶縁基板の上に設けられ、第2の領域、第3の領域、及び第4の領域を有し、第2の領域で第2の主端子と電気的に接続された第2の金属層と、絶縁基板の上に設けられ、第1の金属層と第2の金属層の間に位置し、第5の領域、第6の領域、及び第7の領域を有し、第7の領域で出力端子に電気的に接続された第3の金属層と、第1の上部電極と第1の下部電極と第1のゲート電極を含み、第1の金属層の上に設けられ、第1の上部電極が第5の領域に電気的に接続され、第1の下部電極が第1の金属層に電気的に接続された第1の半導体チップと、第2の上部電極と第2の下部電極と第2のゲート電極を含み、第1の金属層の上に設けられ、第2の上部電極が第6の領域に電気的に接続され、第2の下部電極が第1の金属層に電気的に接続され、第1の領域からの距離が第1の半導体チップよりも遠い第2の半導体チップと、第3の上部電極と第3の下部電極と第3のゲート電極を含み、第3の金属層の上に設けられ、第3の上部電極が第3の領域に電気的に接続され、第3の下部電極が第3の金属層に電気的に接続された第3の半導体チップと、第4の上部電極と第4の下部電極と第4のゲート電極を含み、第3の金属層の上に設けられ、第4の上部電極が第4の領域に電気的に接続され、第4の下部電極が第3の金属層に電気的に接続され、第5の領域からの距離が第3の半導体チップよりも遠い第4の半導体チップと、少なくとも第2の主端子の側の第1の部分及び出力端子の側の第2の部分が第3の金属層に電気的に接続された導電性部材と、を備え、第3の金属層は、第1の金属層に対向する側の第1の端部と、第1の端部と反対側の第2の端部とを有し、第5の領域と第2の端部との間に位置するスリットを含み、導電性部材は、スリットと第1の端部との間、及び、スリットと第2の端部との間の少なくともいずれか一方の位置に設けられる。
第5の実施形態の半導体装置は、第2の金属層ではなく、第3の金属層にスリットが設けられる点で、第1の実施形態と異なる。以下、第1の実施形態と重複する内容については、記述を一部省略する場合がある。
図12は、第5の実施形態の半導体装置の模式上面図である。図12は、第1の実施形態の図1に対応する図である。
第5の実施形態の半導体装置は、パワー半導体モジュール500である。第5の実施形態のパワー半導体モジュール500は、1モジュールでハーフブリッジ回路を構成できる、いわゆる「2in1」タイプのモジュールである。パワー半導体モジュール500は、3個のハーフブリッジユニットが並列に接続されている。
第5の実施形態のパワー半導体モジュール500は、正端子P(第1の主端子)、負端子N(第2の主端子)、交流出力端子AC(出力端子)、ハイサイドMOSFET11(第1の半導体チップ)、ハイサイドMOSFET12(第2の半導体チップ)、ハイサイドMOSFET13、ローサイドMOSFET21(第3の半導体チップ)、ローサイドMOSFET22(第4の半導体チップ)、ローサイドMOSFET23、樹脂ケース24、蓋26、金属ベース28、絶縁基板30、第1の金属層31、第2の金属層32、第3の金属層33、第1のゲート金属層36、第2のゲート金属層37、裏面金属層40、第1のゲート端子41、第2のゲート端子42、ボンディングワイヤ44、封止樹脂50、抵抗低減用ボンディングワイヤ60(導電性部材)を備える。
第3の金属層33は、絶縁基板30の上に設けられる。第3の金属層33は、第5の領域33a、第6の領域33b、及び第7の領域33cを含む。第3の金属層33は、第5の領域33aでハイサイドMOSFET11のソース電極11aに電気的に接続される。第3の金属層33は、第6の領域33bでハイサイドMOSFET12のソース電極12aに電気的に接続される。第3の金属層33は、第7の領域33cで、交流出力端子ACに電気的に接続される。
第3の金属層33は、第1の端部E1、及び第2の端部E2を含む。第1の端部E1は、第1の金属層31に対向する側の端部である。第2の端部E2は、第3の金属層33を間に挟んで、第1の端部E1と反対側の端部である。第2の端部E2は、第2の金属層32に対向する側の端部である。
第3の金属層33は、スリット33xを含む。スリット33xは、第5の領域33aと第2の端部E2との間に位置する。スリット33xは、例えば、ローサイドMOSFET21からローサイドMOSFET22に向かう第1の方向に延びる。
例えば、第1の端部E1とスリット33xとの間の第3の距離(図12中のd3)は、スリット33xと第2の端部E2との間の第4の距離(図12中のd4)よりも小さい。例えば、第3の距離d3は第4の距離d4の80%以下である。
スリット33xは、ハイサイドMOSFET11の配線の寄生インダクタンスを増加させる機能を有する。
スリット33xの第1の方向の長さ(図12中のL3)は、例えば、ハイサイドMOSFET11の第1の方向の長さ(図12中のL4)よりも大きい。例えば、スリット33xの長さL3は、ハイサイドMOSFET11の長さL4の120%以上400%以下である。
抵抗低減用ボンディングワイヤ60(導電性部材)は、スリット33xと第2の端部E2との間に設けられる。抵抗低減用ボンディングワイヤ60は、第1の方向に延びる。抵抗低減用ボンディングワイヤ60は、第3の金属層33の上に、例えば、1本設けられる。
図13は、第5の実施形態の半導体装置の導電性部材の模式図である。図13(a)は上面図、図13(b)は断面図である。図13は、抵抗低減用ボンディングワイヤ60を示す。
抵抗低減用ボンディングワイヤ60は、第1の部分60a及び第2の部分60bを有する。第1の部分60aは負端子Nの側にあり、第2の部分60bは交流出力端子ACの側に位置する。第1の部分60a及び第2の部分60bは、第3の金属層33に電気的に接続される。
抵抗低減用ボンディングワイヤ60は、第3の金属層33の電気抵抗を低減する機能を有する。
抵抗低減用ボンディングワイヤ60は、例えば、金属である。抵抗低減用ボンディングワイヤ60は、例えば、銅又はアルミニウムを含む。抵抗低減用ボンディングワイヤ60は、例えば、第3の金属層33と同一材料である。
第5の実施形態のパワー半導体モジュール500は、スリット33xを設けることにより、並列に配置されたMOSFETの配線の寄生インダクタンスのばらつきが低減する。したがって、パワー半導体モジュール500のスイッチング時の破壊や、信頼性の低下が抑制される。よって、パワー半導体モジュール500のスイッチング損失が低減される。
並列に配置されたMOSFETの寄生インダクタンスのばらつきを低減する観点から、第1の端部E1とスリット33xとの間の第3の距離(図12中のd3)は、スリット33xと第2の端部E2との間の第4の距離(図12中のd4)よりも小さいことが好ましい。第3の距離d3は第4の距離d4の80%以下であることが好ましく、60%以下であることがより好ましい。
並列に配置されたMOSFETの寄生インダクタンスのばらつきを低減する観点から、スリット33xの第1の方向の長さ(図12中のL3)は、ハイサイドMOSFET11の第1の方向の長さ(図12中のL4)よりも大きいことが好ましい。スリット33xの長さL3は、ハイサイドMOSFET11の長さL4の120%以上であることが好ましく、150%以上であることがより好ましい。
さらに、第5の実施形態のパワー半導体モジュール500は、第3の金属層33の上に抵抗低減用ボンディングワイヤ60が設けられる。抵抗低減用ボンディングワイヤ60は、スリット33xと第2の端部E2との間に設けられる。
第5の実施形態のパワー半導体モジュール500は、仮に抵抗低減用ボンディングワイヤ60がない場合、第3の金属層33にスリット33xを設けることで、第3の金属層33の電気抵抗が、スリット33xを設けない場合と比べ高くなっている。このため、例えば、正端子Pから交流出力端子ACに向かう電流経路の電気抵抗が増大し、パワー半導体モジュール500の定常損失が増加するおそれがある。
第5の実施形態のパワー半導体モジュール500は、抵抗低減用ボンディングワイヤ60を備えることにより、スリット33xと第2の端部E2との間の部分の第3の金属層33の電気抵抗が低減する。よって、定常損失を低減することが可能となる。
以上、第5の実施形態によれば、並列に配置されたパワー半導体チップの寄生インダクタンスのばらつきを低減することで、パワー半導体モジュールのスイッチング損失を低減できる。さらに、電流経路の電気抵抗を低減することで、パワー半導体モジュールの定常損失を低減できる。
(第6の実施形態)
第6の実施形態の半導体装置は、導電性部材がブリッジ形状部材である点で、第5の実施形態の半導体装置と異なる。以下、第5の実施形態の半導体装置と重複する内容については、一部記述を省略する場合がある。
図14は、第6の実施形態の半導体装置の模式上面図である。図14は、第5の実施形態の図12に対応する図である。
第6の実施形態の半導体装置は、パワー半導体モジュール600である。第6の実施形態のパワー半導体モジュール600は、1モジュールでハーフブリッジ回路を構成できる、いわゆる「2in1」タイプのモジュールである。パワー半導体モジュール600は、3個のハーフブリッジユニットが並列に接続されている。
パワー半導体モジュール600は、ブリッジ形状部材80(導電性部材)を備える。
ブリッジ形状部材80は、スリット32xと第2の端部E2との間に設けられる。ブリッジ形状部材80は、第1の方向に延びる。ブリッジ形状部材80は、第3の金属層33の上に、1個設けられる。
図15は、第6の実施形態の半導体装置の導電性部材の模式図である。図15(a)は上面図、図15(b)は断面図である。図15は、ブリッジ形状部材80を示す。
ブリッジ形状部材80は、第1の部分80a及び第2の部分80bを有する。第1の部分80aは負端子Nの側にあり、第2の部分80bは交流出力端子ACの側に位置する。
第1の部分80a及び第2の部分80bは、第3の金属層33に電気的に接続される。第1の部分80a及び第2の部分80bは、例えば、図示しない半田層により第3の金属層33に接続される。第1の部分80a及び第2の部分80bは、例えば、超音波接続により第3の金属層33に接続される。
ブリッジ形状部材80は、第3の金属層33の電気抵抗を低減する機能を有する。
ブリッジ形状部材80は、例えば、金属である。ブリッジ形状部材80は、例えば、銅又はアルミニウムを含む。ブリッジ形状部材80は、例えば、第3の金属層33と同一材料である。
以上、第6の実施形態によれば、第5の実施形態と同様、並列に配置されたパワー半導体チップの寄生インダクタンスのばらつきを低減することで、パワー半導体モジュールのスイッチング損失を低減できる。さらに、第5の実施形態と同様、電流経路の電気抵抗を低減することで、パワー半導体モジュールの定常損失を低減できる。
(第7の実施形態)
第7の実施形態の半導体装置は、導電性部材が板状部材である点で、第5の実施形態の半導体装置と異なる。以下、第5の実施形態の半導体装置と重複する内容については、一部記述を省略する場合がある。
図16は、第7の実施形態の半導体装置の模式上面図である。図16は、第5の実施形態の図12に対応する図である。
第7の実施形態の半導体装置は、パワー半導体モジュール700である。第7の実施形態のパワー半導体モジュール700は、1モジュールでハーフブリッジ回路を構成できる、いわゆる「2in1」タイプのモジュールである。パワー半導体モジュール700は、3個のハーフブリッジユニットが並列に接続されている。
パワー半導体モジュール700は、板状部材90(導電性部材)を備える。
板状部材90は、スリット33xと第2の端部E2との間に設けられる。板状部材90は、第1の方向に延びる。板状部材90は、第3の金属層33の上に、例えば、第1の方向に1個設けられる。
図17は、第7の実施形態の半導体装置の導電性部材の模式図である。図17(a)は上面図、図17(b)は断面図である。図17は、板状部材90を示す。
板状部材90は、第1の部分90a及び第2の部分90bを有する。第1の部分90aは負端子Nの側にあり、第2の部分90bは交流出力端子ACの側に位置する。
第1の部分90a及び第2の部分90b含む板状部材90の下面全体が、第3の金属層33に電気的に接続される。板状部材90は、例えば、図示しない半田層により第3の金属層33に接続される。板状部材90は、例えば、超音波接続により第3の金属層33に接続される。
板状部材90は、第3の金属層33の電気抵抗を低減する機能を有する。
板状部材90は、例えば、金属である。板状部材90は、例えば、銅又はアルミニウムを含む。板状部材90は、例えば、第3の金属層33と同一材料である。
以上、第7の実施形態によれば、第5の実施形態と同様、並列に配置されたパワー半導体チップの寄生インダクタンスのばらつきを低減することで、パワー半導体モジュールのスイッチング損失を低減できる。さらに、第5の実施形態と同様、電流経路の電気抵抗を低減することで、パワー半導体モジュールの定常損失を低減できる。
(第8の実施形態)
第8の実施形態の半導体装置は、スリットと第1の端部との間にも導電性部材が設けられる点で、第5の実施形態の半導体装置と異なる。以下、第5の実施形態の半導体装置と重複する内容については、一部記述を省略する場合がある。
図18は、第8の実施形態の半導体装置の模式上面図である。図18は、第5の実施形態の図12に対応する図である。
第8の実施形態の半導体装置は、パワー半導体モジュール800である。第8の実施形態のパワー半導体モジュール800は、1モジュールでハーフブリッジ回路を構成できる、いわゆる「2in1」タイプのモジュールである。パワー半導体モジュール800は、3個のハーフブリッジユニットが並列に接続されている。
パワー半導体モジュール800は、抵抗低減用ボンディングワイヤ60(導電性部材)を備える。
抵抗低減用ボンディングワイヤ60は、スリット33xと第2の端部E2との間に設けられる。抵抗低減用ボンディングワイヤ60は、第1の方向に延びる。抵抗低減用ボンディングワイヤ60は、スリット33xと第2の端部E2との間の第3の金属層33の上に、例えば、1本設けられる。
抵抗低減用ボンディングワイヤ60は、スリット33xと第1の端部E1との間にも設けられる。抵抗低減用ボンディングワイヤ60は、第1の方向に延びる。抵抗低減用ボンディングワイヤ60は、スリット33xと第1の端部E1との間の第3の金属層33の上に、例えば、1本設けられる。
第8の実施形態のパワー半導体モジュール800は、抵抗低減用ボンディングワイヤ60を備えることにより、スリット33xと第2の端部E2との間の部分及びスリット33xと第1の端部E1との間の部分の第3の金属層33の電気抵抗が低減する。よって、第5の実施形態よりも更に定常損失を低減することが可能となる。
なお、スリット33xと第1の端部E1との間の部分のみに、抵抗低減用ボンディングワイヤ60を設ける構成とすることも可能である。
以上、第8の実施形態によれば、第5の実施形態と同様、並列に配置されたパワー半導体チップの寄生インダクタンスのばらつきを低減することで、パワー半導体モジュールのスイッチング損失を低減できる。さらに、電流経路の電気抵抗を低減することで、パワー半導体モジュールの定常損失を低減できる。
第1ないし第8の実施形態では、第2の金属層32及び第3の金属層33のいずれか一方にスリットが設けられる場合を例に説明したが、第2の金属層32及び第3の金属層33の両方にスリットを設けても構わない。その場合、第2の金属層32及び第3の金属層33の両方に導電性部材を設けても構わない。
第1ないし第8の実施形態では、半導体チップとしてMOSFETを用いる場合を例に説明したが、パワー半導体チップはMOSFETに限定されるものではない。例えば、パワー半導体チップとして、IGBTなど、その他のトランジスタを適用することも可能である。また、パワー半導体チップとして、例えば、SBDを内蔵しないMOSFETを適用することも可能である。
第1ないし第8の実施形態では、半導体チップとしてMOSFETを用いる場合を例に説明したが、パワー半導体チップはMOSFETに限定されるものではない。例えば、パワー半導体チップとして、IGBTなど、その他のトランジスタを適用することも可能である。また、パワー半導体チップとして、例えば、SBDを内蔵しないMOSFETを適用することも可能である。
第1ないし第8の実施形態では、並列に配置されるパワー半導体チップの数が3個の場合を例に説明したが、パワー半導体チップは、2個であっても、4個以上であっても構わない。
第1ないし第8の実施形態では、パワー半導体モジュールが「2in1」タイプのモジュールである場合を例に説明したが、パワー半導体モジュールは、例えば、「4in1」タイプ又は「6in1」タイプなど、その他の回路構成であっても構わない。
第1ないし第8の実施形態では、パワー半導体チップが、炭化珪素(SiC)を用いて形成される場合を例に説明したが、パワー半導体チップは、例えば、シリコンや窒化ガリウムなど、その他の半導体を用いて形成されるパワー半導体チップでも構わない。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。例えば、一実施形態の構成要素を他の実施形態の構成要素と置き換え又は変更してもよい。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
11 ハイサイドMOSFET(第1の半導体チップ)
11a ソース電極(第1の上部電極)
11b ドレイン電極(第1の下部電極)
11c ゲート電極(第1のゲート電極)
12 ハイサイドMOSFET(第2の半導体チップ)
12a ソース電極(第2の上部電極)
12b ドレイン電極(第2の下部電極)
12c ゲート電極(第2のゲート電極)
21 ローサイドMOSFET(第3の半導体チップ)
21a ソース電極(第3の上部電極)
21b ドレイン電極(第3の下部電極)
21c ゲート電極(第3のゲート電極)
22 ローサイドMOSFET(第4の半導体チップ)
22a ソース電極(第4の上部電極)
22b ドレイン電極(第4の下部電極)
22c ゲート電極(第4のゲート電極)
30 絶縁基板
31 第1の金属層
31a 第1の領域
32 第2の金属層
32a 第2の領域
32b 第3の領域
32c 第4の領域
32x スリット
33 第3の金属層
33a 第5の領域
33b 第6の領域
33c 第7の領域
33x スリット
60 抵抗低減用ボンディングワイヤ(導電性部材)
80 ブリッジ形状部材(導電性部材)
90 板状部材(導電性部材)
100 パワー半導体モジュール(半導体装置)
200 パワー半導体モジュール(半導体装置)
300 パワー半導体モジュール(半導体装置)
400 パワー半導体モジュール(半導体装置)
500 パワー半導体モジュール(半導体装置)
600 パワー半導体モジュール(半導体装置)
700 パワー半導体モジュール(半導体装置)
800 パワー半導体モジュール(半導体装置)
AC 交流出力端子(出力端子)
E1 第1の端部
E2 第2の端部
N 負端子(第2の主端子)
P 正端子(第1の主端子)
d1 第1の距離
d2 第2の距離
d3 第3の距離
d4 第4の距離

Claims (9)

  1. 一端と前記一端と反対側の他端とを有する絶縁基板と、
    前記一端の側に設けられた第1の主端子と、
    前記一端の側に設けられた第2の主端子と、
    前記他端の側に設けられた出力端子と、
    前記絶縁基板の上に設けられ、第1の領域を有し、前記第1の領域で前記第1の主端子に電気的に接続された第1の金属層と、
    前記絶縁基板の上に設けられ、第2の領域、第3の領域、及び第4の領域を有し、前記第2の領域で前記第2の主端子と電気的に接続された第2の金属層と、
    前記絶縁基板の上に設けられ、前記第1の金属層と前記第2の金属層の間に位置し、第5の領域、第6の領域、及び第7の領域を有し、前記第7の領域で前記出力端子に電気的に接続された第3の金属層と、
    第1の上部電極と第1の下部電極と第1のゲート電極を含み、前記第1の金属層の上に設けられ、前記第1の上部電極が前記第5の領域に電気的に接続され、前記第1の下部電極が前記第1の金属層に電気的に接続された第1の半導体チップと、
    第2の上部電極と第2の下部電極と第2のゲート電極を含み、前記第1の金属層の上に設けられ、前記第2の上部電極が前記第6の領域に電気的に接続され、前記第2の下部電極が前記第1の金属層に電気的に接続され、前記第1の領域からの距離が前記第1の半導体チップよりも遠い第2の半導体チップと、
    第3の上部電極と第3の下部電極と第3のゲート電極を含み、前記第3の金属層の上に設けられ、前記第3の上部電極が前記第3の領域に電気的に接続され、前記第3の下部電極が前記第3の金属層に電気的に接続された第3の半導体チップと、
    第4の上部電極と第4の下部電極と第4のゲート電極を含み、前記第3の金属層の上に設けられ、前記第4の上部電極が前記第4の領域に電気的に接続され、前記第4の下部電極が前記第3の金属層に電気的に接続され、前記第5の領域からの距離が前記第3の半導体チップよりも遠い第4の半導体チップと、
    少なくとも前記第2の主端子の側の第1の部分及び前記出力端子の側の第2の部分が、前記第2の金属層に電気的に接続された導電性部材と、
    を備え、
    前記第2の金属層は、前記第3の金属層に対向する側の第1の端部と、前記第1の端部と反対側の第2の端部とを有し、前記第3の領域と前記第2の端部との間に位置するスリットを含み、
    前記導電性部材は、前記スリットと前記第1の端部との間、及び、前記スリットと前記第2の端部との間の少なくともいずれか一方の位置に設けられた、半導体装置。
  2. 前記導電性部材は、ボンディングワイヤである請求項1記載の半導体装置。
  3. 前記導電性部材は板状部材である請求項1記載の半導体装置。
  4. 前記導電性部材と前記第2の金属層は同一材料である請求項1ないし請求項3いずれか一項記載の半導体装置。
  5. 前記第1の端部と前記スリットとの間の第1の距離は、前記スリットと前記第2の端部との間の第2の距離よりも小さい請求項1ないし請求項4いずれか一項記載の半導体装置。
  6. 一端と前記一端と反対側の他端とを有する絶縁基板と、
    前記一端の側に設けられた第1の主端子と、
    前記一端の側に設けられた第2の主端子と、
    前記他端の側に設けられた出力端子と、
    前記絶縁基板の上に設けられ、第1の領域を有し、前記第1の領域で前記第1の主端子に電気的に接続された第1の金属層と、
    前記絶縁基板の上に設けられ、第2の領域、第3の領域、及び第4の領域を有し、前記第2の領域で前記第2の主端子と電気的に接続された第2の金属層と、
    前記絶縁基板の上に設けられ、前記第1の金属層と前記第2の金属層の間に位置し、第5の領域、第6の領域、及び第7の領域を有し、前記第7の領域で前記出力端子に電気的に接続された第3の金属層と、
    第1の上部電極と第1の下部電極と第1のゲート電極を含み、前記第1の金属層の上に設けられ、前記第1の上部電極が前記第5の領域に電気的に接続され、前記第1の下部電極が前記第1の金属層に電気的に接続された第1の半導体チップと、
    第2の上部電極と第2の下部電極と第2のゲート電極を含み、前記第1の金属層の上に設けられ、前記第2の上部電極が前記第6の領域に電気的に接続され、前記第2の下部電極が前記第1の金属層に電気的に接続され、前記第1の領域からの距離が前記第1の半導体チップよりも遠い第2の半導体チップと、
    第3の上部電極と第3の下部電極と第3のゲート電極を含み、前記第3の金属層の上に設けられ、前記第3の上部電極が前記第3の領域に電気的に接続され、前記第3の下部電極が前記第3の金属層に電気的に接続された第3の半導体チップと、
    第4の上部電極と第4の下部電極と第4のゲート電極を含み、前記第3の金属層の上に設けられ、前記第4の上部電極が前記第4の領域に電気的に接続され、前記第4の下部電極が前記第3の金属層に電気的に接続され、前記第5の領域からの距離が前記第3の半導体チップよりも遠い第4の半導体チップと、
    少なくとも前記第2の主端子の側の第1の部分及び前記出力端子の側の第2の部分が前記第3の金属層に電気的に接続された導電性部材と、
    を備え、
    前記第3の金属層は、前記第1の金属層に対向する側の第1の端部と、前記第1の端部と反対側の第2の端部とを有し、前記第5の領域と前記第2の端部との間に位置するスリットを含み、
    前記導電性部材は、前記スリットと前記第1の端部との間、及び、前記スリットと前記第2の端部との間の少なくともいずれか一方の位置に設けられた、半導体装置。
  7. 前記導電性部材は、ボンディングワイヤである請求項6記載の半導体装置。
  8. 前記導電性部材は板状部材である請求項6記載の半導体装置。
  9. 前記導電性部材と前記第3の金属層は同一材料である請求項6ないし請求項8いずれか一項記載の半導体装置。
JP2020157060A 2020-09-18 2020-09-18 半導体装置 Active JP7305603B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2020157060A JP7305603B2 (ja) 2020-09-18 2020-09-18 半導体装置
CN202110650906.8A CN114203682A (zh) 2020-09-18 2021-06-11 半导体装置
US17/468,174 US11705438B2 (en) 2020-09-18 2021-09-07 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020157060A JP7305603B2 (ja) 2020-09-18 2020-09-18 半導体装置

Publications (2)

Publication Number Publication Date
JP2022050887A JP2022050887A (ja) 2022-03-31
JP7305603B2 true JP7305603B2 (ja) 2023-07-10

Family

ID=80645778

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020157060A Active JP7305603B2 (ja) 2020-09-18 2020-09-18 半導体装置

Country Status (3)

Country Link
US (1) US11705438B2 (ja)
JP (1) JP7305603B2 (ja)
CN (1) CN114203682A (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2023044583A (ja) * 2021-09-17 2023-03-30 株式会社東芝 半導体装置
CN116913910B (zh) * 2022-11-25 2024-03-22 苏州悉智科技有限公司 叠层布线的功率模块封装结构

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011249394A (ja) 2010-05-24 2011-12-08 Mitsubishi Electric Corp 半導体装置
WO2012073572A1 (ja) 2010-12-03 2012-06-07 富士電機株式会社 半導体装置、および、半導体装置の製造方法
WO2019163343A1 (ja) 2018-02-23 2019-08-29 ローム株式会社 半導体装置及びパワーモジュール

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013157394A (ja) 2012-01-27 2013-08-15 Ihi Corp 半導体パワーモジュール
US9325257B2 (en) * 2012-06-01 2016-04-26 Panasonic Intellectual Property Management Co., Ltd. Power semiconductor device to reduce voltage variation between terminals
JP2015053410A (ja) 2013-09-09 2015-03-19 株式会社東芝 半導体モジュール
US10522517B2 (en) * 2014-07-03 2019-12-31 Nissan Motor Co., Ltd. Half-bridge power semiconductor module and manufacturing method therefor
DE102019112935B4 (de) * 2019-05-16 2021-04-29 Danfoss Silicon Power Gmbh Halbleitermodul
JP2021177519A (ja) * 2020-05-08 2021-11-11 株式会社東芝 半導体装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011249394A (ja) 2010-05-24 2011-12-08 Mitsubishi Electric Corp 半導体装置
WO2012073572A1 (ja) 2010-12-03 2012-06-07 富士電機株式会社 半導体装置、および、半導体装置の製造方法
CN102859671A (zh) 2010-12-03 2013-01-02 富士电机株式会社 半导体器件以及半导体器件的制造方法
US20130020725A1 (en) 2010-12-03 2013-01-24 Fuji Electric Co., Ltd. Semiconductor device and method of manufacturing semiconductor device
WO2019163343A1 (ja) 2018-02-23 2019-08-29 ローム株式会社 半導体装置及びパワーモジュール

Also Published As

Publication number Publication date
JP2022050887A (ja) 2022-03-31
US11705438B2 (en) 2023-07-18
US20220093572A1 (en) 2022-03-24
CN114203682A (zh) 2022-03-18

Similar Documents

Publication Publication Date Title
US11605613B2 (en) Semiconductor device
CN103782380B (zh) 半导体模块
KR101998424B1 (ko) 반도체 모듈
JP6786416B2 (ja) 半導体装置
US10468387B2 (en) Semiconductor device having plate-shaped metal terminals facing one another
WO2017159029A1 (ja) 半導体モジュール
US11923266B2 (en) Semiconductor module circuit structure
JP2018088531A (ja) 半導体モジュール
JP7305603B2 (ja) 半導体装置
US10530354B2 (en) Insulated gate semiconductor device and method for manufacturing insulated gate semiconductor device
JP2024008998A (ja) 電子回路、半導体モジュール及び半導体装置
US10957673B2 (en) Semiconductor device
US10121783B2 (en) Semiconductor integrated circuit and semiconductor module
CN115223981A (zh) 半导体装置
US20240223101A1 (en) Semiconductor device
US20230092229A1 (en) Semiconductor device
CN110299340B (zh) 半导体装置
JP6274380B1 (ja) 半導体モジュール

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220705

TRDD Decision of grant or rejection written
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230519

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230530

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230628

R150 Certificate of patent or registration of utility model

Ref document number: 7305603

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150