[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

WO2018080132A1 - 생체 정보를 처리하는 회로 모듈 및 이를 포함하는 생체 정보 처리 장치 - Google Patents

생체 정보를 처리하는 회로 모듈 및 이를 포함하는 생체 정보 처리 장치 Download PDF

Info

Publication number
WO2018080132A1
WO2018080132A1 PCT/KR2017/011763 KR2017011763W WO2018080132A1 WO 2018080132 A1 WO2018080132 A1 WO 2018080132A1 KR 2017011763 W KR2017011763 W KR 2017011763W WO 2018080132 A1 WO2018080132 A1 WO 2018080132A1
Authority
WO
WIPO (PCT)
Prior art keywords
biometric information
block
information processing
data
biometric
Prior art date
Application number
PCT/KR2017/011763
Other languages
English (en)
French (fr)
Inventor
한승은
유창범
Original Assignee
주식회사 아이리시스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020160171814A external-priority patent/KR101896500B1/ko
Application filed by 주식회사 아이리시스 filed Critical 주식회사 아이리시스
Publication of WO2018080132A1 publication Critical patent/WO2018080132A1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/30—Authentication, i.e. establishing the identity or authorisation of security principals
    • G06F21/31—User authentication
    • G06F21/32—User authentication using biometric data, e.g. fingerprints, iris scans or voiceprints
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
    • G06F21/76—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information in application-specific integrated circuits [ASIC] or field-programmable devices, e.g. field-programmable gate arrays [FPGA] or programmable logic devices [PLD]

Definitions

  • the present invention relates to a circuit module for processing biometric information and a biometric information processing apparatus including the same.
  • Content stored in a device often stores important data related to the privacy of the individual, and the demand for protecting the privacy of the individual is increasing. Accordingly, techniques for encrypting and decrypting content have been developed.
  • biometric information can provide a high level of security and are easy to use.
  • the processing of biometric information requires a lot of computational process, so the processing speed may be slowed down and the system may be overloaded.
  • ASICs Application Specific Integrated Circuits
  • custom-made semiconductors are non-memory semiconductor chips designed for use in specific products, unlike conventional integrated circuits.
  • the biometric information is different from person to person and may need to be processed differently according to the environment in which the biometric information is collected. Therefore, there is a need to develop a biometric information authentication device that can flexibly operate according to a situation while increasing the computational speed of biometric information.
  • An object of the present invention is to provide a circuit module for processing biometric information and a biometric information processing apparatus including the same.
  • a circuit module for processing biometric information includes a biometric information receiver configured to receive biometric data and one or more biometric information processing algorithms for processing the received biometric data.
  • a plurality of biometric information stored in a memory, sequentially connected, and configured to perform at least one logic included in the first biometric information processing algorithm, wherein output data of each block except the last block is used as input data of the next block
  • Select a second biometric information processing algorithm comprising at least one different logic from the first biometric information processing algorithm from among processing hardware blocks and one or more biometric information processing algorithms stored in the memory, wherein the plurality of biometric information processing hardware blocks To at least one of the different logics Select a corresponding first block, obtain first input data for the first block, obtain first output data using the first input data and the first biometric processing algorithm, and obtain the obtained
  • a processor for replacing output data of the first block with first output data is
  • the disclosed embodiment it is possible to quickly perform each operation of the biometric information processing process using the ASIC, there is an effect that can reduce the load, such as power consumption or heat generation of the system.
  • a biometric information authentication device that can modify or omit each step of the algorithm depending on the situation while having a high operation speed.
  • FIG. 1 is a block diagram schematically illustrating a circuit module for processing biometric information according to an exemplary embodiment.
  • FIG. 2 is a diagram functionally illustrating a circuit module for processing biometric information according to an exemplary embodiment.
  • FIG. 3 is a flowchart illustrating a method of controlling logic designed as a hardware block according to an exemplary embodiment.
  • FIG. 4 is a diagram illustrating a SoC according to an exemplary embodiment.
  • FIG. 5 is a diagram illustrating a configuration of a biometric information processing apparatus according to an exemplary embodiment.
  • FIG. 6 is a diagram illustrating an example of using a biometric information processing device.
  • a circuit module for processing biometric information includes a biometric information receiver configured to receive biometric data and one or more biometric information processing algorithms for processing the received biometric data.
  • a plurality of biometric information stored in a memory, sequentially connected, and configured to perform at least one logic included in the first biometric information processing algorithm, wherein output data of each block except the last block is used as input data of the next block
  • Select a second biometric information processing algorithm comprising at least one different logic from the first biometric information processing algorithm from among processing hardware blocks and one or more biometric information processing algorithms stored in the memory, wherein the plurality of biometric information processing hardware blocks To at least one of the different logics Select a corresponding first block, obtain first input data for the first block, obtain first output data using the first input data and the first biometric processing algorithm, and obtain the obtained
  • a processor for replacing output data of the first block with first output data is
  • each of the plurality of biometric information processing hardware blocks may be an application specific integrated circuit (ASIC) configured to perform each step of the first biometric information processing algorithm.
  • ASIC application specific integrated circuit
  • the method may further include a switch circuit which sequentially connects each of the plurality of biometric information processing hardware blocks, and determines whether to connect each of the plurality of biometric information processing hardware blocks under the control of the processor.
  • the switch circuit may connect each of the plurality of biometric information processing hardware blocks to the processor, and determine whether to connect each of the plurality of biometric information processing hardware blocks to the processor under control of the processor. .
  • the processor may release the connection between the first block and a second block that is a previous block of the first block, and release the connection between the first block and a third block that is a next block of the first block.
  • the switch circuit may be controlled to connect the second block and the processor and to connect the third block and the processor.
  • the processor may be further configured to obtain the first input data from the output data of the second block, obtain the first output data using the first input data and the first biometric information processing algorithm, One output data may be transmitted to the third block as input data to the third block.
  • the circuit module may further include an environment information collection unit configured to collect information about the surrounding environment in which the biometric information data is received, and the processor may process the at least one biometric information by using the collected information about the surrounding environment. You can choose one of the algorithms.
  • the biometric information receiver may receive a plurality of biometric information data different from each other, and the processor may process each of the biometric information data using at least one of the biometric information processing hardware blocks.
  • a circuit module for processing biometric information includes a biometric information receiver configured to receive biometric data and a first biometric information processing algorithm for processing the received biometric data.
  • the stored memory a processor that executes the first biometric information algorithm stored in the memory, and are sequentially connected to perform at least one logic included in the first biometric information processing algorithm, and output of each block except the last block.
  • the data includes a plurality of biometric information processing hardware blocks, which are used as input data of a next block, wherein the processor performs at least one logic of the first biometric information processing algorithm among the plurality of biometric information processing hardware blocks. Selects a first block, and inputs first input data to the first block. Reached, and receives the first output data from the first block.
  • a biometric information processing apparatus for processing biometric information, including a camera obtaining a biometric data, a circuit module, and biometric information obtained using the camera. And an output unit for transmitting the processed result to the outside, wherein the circuit module includes: a biometric information receiver configured to receive biometric data obtained by using the camera, and at least one biometric information for processing the received biometric data; A memory in which a processing algorithm is stored, sequentially connected, and configured to perform at least one logic included in the first biometric information processing algorithm, wherein output data of each block except the last block is used as input data of the next block One or more biometric information processing hardware blocks stored in the memory; Selecting a second biometric information processing algorithm including at least one different logic from the first biometric information processing algorithm among body information processing algorithms, and corresponding to the different logic of the at least one of the plurality of biometric information processing hardware blocks; Select a first block, obtain first input data for the first block, obtain first output data using the first input data and the first biometric
  • FIG. 1 is a block diagram schematically illustrating a circuit module for processing biometric information according to an exemplary embodiment.
  • a circuit module 100 for processing biometric information includes a processor 110, a memory 120, a biometric information receiving unit 130, and a biometric information processing hardware block 140. Meanwhile, only components related to the embodiments are shown in the circuit module 100 shown in FIG. 1. Accordingly, it will be understood by those skilled in the art that other general purpose components may be further included in the circuit module 100 in addition to the components shown in FIG. 1.
  • the biometric information receiver 130 is used to receive biometric information. Therefore, the biometric information receiving unit 130 includes at least one input means or sensing means for receiving biometric information.
  • the biometric information may vary widely from a fingerprint, a voice, a face shape, an iris pattern, a hand shape, and a vein distribution on the back of the hand.
  • the following embodiments describe a circuit module using iris information among various biometric information.
  • the disclosed embodiments can be applied not only to the iris information but also to the above-described various biometric information.
  • the biometric information receiving unit 130 includes a camera module for obtaining an iris pattern of the user.
  • the biometric information receiving unit 130 receives a plurality of different biometric information data.
  • the processor 110 processes each biometric information data using at least one of the biometric information processing hardware blocks included in the biometric information processing hardware block 140.
  • the memory 120 stores one or more biometric information processing algorithms for processing the biometric data received through the biometric information receiver 130.
  • One or more biometric information processing algorithms stored in the memory 120 may be selectively applied according to a race, gender, age, or surrounding environment in which biometric information is obtained.
  • the biometric information processing hardware blocks 140 are sequentially connected to each other, and are configured to perform at least one logic included in the first biometric information processing algorithm, and output data of each block except the last block is input data of the next block. It includes a plurality of biometric information processing hardware blocks used.
  • each of the plurality of biometric information processing hardware blocks is an Application Specific Integrated Circuit (ASIC) configured to perform each step of the first biometric information processing algorithm.
  • ASIC Application Specific Integrated Circuit
  • each of the plurality of biometric information processing hardware blocks is a system on chip (SoC) configured as a hardware chip by designing each step of the first biometric information processing algorithm in a hardware description language (HDL).
  • SoC system on chip
  • the processor 110 selects a second biometric information processing algorithm including at least one different logic from the first biometric information processing algorithm among one or more biometric information processing algorithms stored in the memory 120.
  • the processor 110 selects a first block corresponding to logic different from a second biometric information processing algorithm among the biometric information processing hardware blocks included in the biometric information processing hardware block 140.
  • the processor 110 acquires first input data for the first block, obtains first output data using the first input data and the first biometric information processing algorithm, and uses the first output data to obtain the first block. Substitute the output data for.
  • FIG. 2 is a diagram functionally illustrating a circuit module for processing biometric information according to an exemplary embodiment.
  • Blocks 1140_1 to n140_n illustrated in FIG. 2 correspond to a plurality of biometric information processing hardware blocks included in the biometric information processing hardware block 140 illustrated in FIG. 1.
  • the plurality of biometric information processing hardware blocks are sequentially connected from the block 1 140_1 to the block n 140_n.
  • the output of each block except the last block n140_n is used as an input of the next block.
  • the biometric information data is input to block 1 140_1, and the output of block n 140_n is a result of processing the biometric information data.
  • the circuit module 100 sequentially connects each of the plurality of biometric information processing hardware blocks, and determines whether to connect each of the plurality of biometric information processing hardware blocks under the control of the processor 110. It includes a switch circuit.
  • the switch circuit connects each of the plurality of biometric information processing hardware blocks with the processor 110, and determines whether the processor 110 is connected to each of the plurality of biometric information processing hardware blocks under the control of the processor 110. do.
  • each of the plurality of biometric information processing hardware blocks performs at least one step of an algorithm for processing an iris image, or performs each iris image processing algorithm.
  • processing an iris image involves converting the acquired iris image into a black and white video signal, rotating or cropping the image, applying one or more filters, searching for a pupil or iris, and features of the iris. Extraction and the like are performed.
  • Each of the plurality of biometric information processing hardware blocks is configured as an ASIC to perform a respective process for processing an iris image or to perform some steps of each process.
  • the output of each of the plurality of biometric information processing hardware blocks is directly the input of the next block. In another embodiment, the output of each of the plurality of biometric information processing hardware blocks is input to the next block via a control command of the processor 110.
  • the output of each of the plurality of biometric information processing hardware blocks is directly input to the next block through the switch circuit.
  • the processor 110 controls the switch circuit to block input or output to at least one of the plurality of biometric information processing hardware blocks, or the output of the at least one block is input to the processor 110. Be sure to In addition, the data processed by the processor 110 is input data for at least one block.
  • the processor 110 may need to modify or omit a portion of the first biometric information processing algorithm configured to be performed by the biometric information processing hardware block 140.
  • the processor 110 selects a second biometric information processing algorithm, which is one of one or more biometric information processing algorithms stored in the memory 120 according to a race, gender, age, or surrounding environment in which biometric information is obtained. .
  • the circuit module 100 includes an environment information collection unit for collecting information on the surrounding environment in which the biometric data is received.
  • the environmental information collection unit includes at least one sensor for collecting information about the surrounding environment.
  • the processor 110 selects a second biometric information processing algorithm, which is one of one or more biometric information processing algorithms stored in the memory 120, based on the information about the surrounding environment collected by the environmental information collecting unit.
  • the processor 110 compares the first biometric information processing algorithm with the second biometric information processing algorithm, and includes at least a logic having a different logic from the second biometric information processing algorithm among the plurality of blocks included in the biometric information processing hardware block 140. Select one block.
  • the processor 110 controls the switch circuit to release the connection between the first block and the second block that is the previous block of the first block.
  • the processor 110 controls the switch circuit to release the connection between the first block and the third block that is the next block of the first block.
  • the processor 110 controls the switch circuit to connect the second block and the processor 110, and connects the third block and the processor 110.
  • the processor 110 obtains first input data from output data of the second block, obtains first output data by using the first input data and the first biometric information processing algorithm, and converts the first output data to the third block. Pass as input data to the third block.
  • the processor 110 may attempt to modify or omit the operation performed by the block 2 140_2.
  • the processor 110 may release the connection between the block 1 140_1 and the block 2 140_2 by controlling the switching circuit.
  • the processor 110 may control the switching circuit to connect the block 1 140_1 and the processor 110.
  • the processor 110 may release the connection between the block 2 140_2 and the block 3 140_3 by controlling the switching circuit.
  • the processor 110 may control the switching circuit to connect the block 3 140_3 and the processor 110.
  • the processor 110 may obtain output data of the block 1 140_1 and provide a result of processing the obtained data using the modified logic as an input of the block 3 140_3.
  • the processor 110 may obtain output data of the block 1 140_1 and provide the obtained data as an input of the block 3 140_3.
  • the circuit module 100 may selectively utilize advantages of the high processing speed of the ASIC block and the flexibility of the processor 110.
  • the circuit module 100 may process the biometric information by using the processor 110, but may perform an operation by using an ASIC block for logic having a large amount of calculation.
  • the processor 110 selects a first block that performs a large amount of computational logic among a plurality of biometric information processing hardware blocks, transfers first input data to the first block, and selects a first block from the first block. 1 Output data can be received.
  • the biometric information processing hardware block 140 includes a plurality of ASIC blocks that perform the same function. For example, in the case of iris recognition, various filters are used to extract iris information from the captured eye image of the user. However, even with the same filter, parameters or algorithms may be applied differently according to the surrounding environment or race.
  • the biometric information processing hardware block 140 may include a plurality of ASIC blocks having the same function but optimized according to the surrounding environment or race.
  • block 2 140_2 is replaced by blocks 2a through 2c (not shown), and the output of block 1 140_1 is provided as an input of one of blocks 2a through 2c under the control of the processor 110. do.
  • the output of block 1 140_1 may be provided as an input of one of blocks 2a to 2c according to the surrounding environment measured by the sensor module.
  • An algorithm for processing the sensor module and the sensor information to select one of the blocks 2a to 2c may also be configured as an ASIC block and added to the circuit module 100.
  • the processor 110 analyzes the eye image of the user to obtain information about the characteristics of the race or iris shape of the user.
  • the processor 110 selects a method for extracting iris information from the eye image of the user based on the obtained information. For example, processor 110 selects one of blocks 2a through 2c according to the selected method.
  • an algorithm for selecting one of blocks 2a to 2c may also be configured as an ASIC block and added to the circuit module 100.
  • the circuit is configured such that the block to which the output of the block 1 140_1 is input is determined according to the output of the ASIC block including the algorithm for selecting one of the blocks 2a to 2c.
  • information about the surrounding environment, the race of the user, and the like, in which the eye image of the user is photographed is detected or obtained every time.
  • the circuit module 100 performs learning about a widely used algorithm. For example, if many ASIC blocks for Asians are used, the user may determine that they are Asian. Therefore, the ASIC block for Asians may be used without a separate process of acquiring user information.
  • the most selected block may be configured to be automatically selected. This example applies equally to the method for environmental information.
  • the circuit module 100 obtains information on the surrounding environment and the user's race where the eye image of the user was captured, and the like. Alternatively, the controller reselects one of the blocks 2a to 2c to obtain iris information of the user.
  • the block that is automatically selected may be changed.
  • the most recently used block may be set to be automatically used next time.
  • the biometric information processing hardware block 140 includes one or more ASIC blocks for registering a user's biometric code and one or more ASIC blocks for authenticating the user's biometric code.
  • the processor 110 selects one or more ASIC blocks for registering the user's biometric code or one or more ASIC blocks for authenticating the user's biometric code to register or authenticate the user's biometric code.
  • the biometric code is a feature vector extracted from the biometric information of the user.
  • an error correction algorithm is used to improve the error correction capability for the biometric code.
  • a Bose-Caudhro-Hocqeunghem (BCH) code may be used for error correction.
  • the method for registering a user's biometric code may be executed according to the embodiments described below, and each step of the method described below is composed of one or more ASIC blocks.
  • the verification data S may be generated by performing an XOR operation on the concatenated value w
  • the biometric code w is hashed by a hash function
  • the hashed biometric code H (w) can be generated. Since the verification data S and the hashed biometric code H (w) are stored in the database, the biometric code of the user can be registered.
  • the dummy data e may have a random value.
  • the method of adding the biometric code w and the dummy data e is not limited.
  • the verification data S may be generated by performing an XOR operation on the concatenated value e
  • the method of adding the biometric code (w) to the dummy data (e) may separate the dummy data (e) and the biometric code (w) from the result of adding the biometric code (w) to the dummy data (e). Any method can be used as long as there is a rule.
  • the method for authenticating a user's biometric code may be executed according to the embodiments described below, and each step of the method described below is composed of one or more ASIC blocks.
  • the biometric code w 'to be authenticated with the dummy data is concatenated.
  • the dummy data may be predetermined bit data composed of '0'.
  • the concatenated value is w '
  • 0 and the verification data S is performed.
  • the XOR calculated value QQQ is decoded by the BCH decoder.
  • the calculated value QQQ may satisfy the following equation.
  • the codeword size of the BCH is 8191, the message length is 391, and the error correction length t is 1403.
  • e is assuming that w 'and w are 1350, e is 53, and their sum is 1403. That is, QQQ may differ from C by 1403 bits. Therefore, decoding QQQ yields c.
  • the resultant value of the second XOR operation will be the concatenated value w
  • e) thus generated will be hashed by the hash function used to hash w.
  • the comparison unit 130 may generate an authentication result by comparing whether the hashed biometric code H (w) read from the database 200 (see FIG. 1) and the hashed value are the same. .
  • part of the method for registering and authenticating the biometric code of the user may be implemented in software at the user client.
  • FIG. 3 is a flowchart illustrating a method of controlling logic designed as a hardware block according to an exemplary embodiment.
  • logic 1 (S210) to logic 5 (S250) for processing biometric information are illustrated.
  • Logic 1 (S210) to logic 5 (S250) illustrated in FIG. 3 are logic performed by each of the plurality of biometric information processing hardware blocks illustrated in FIGS. 1 and 2, respectively.
  • control command steps S212, S222, S232 and S242 are performed by the processor 110 illustrated in FIGS. 1 and 2.
  • the output of each logic may be an input of the next logic according to the control command of the processor 110 shown in Figs.
  • the output of logic 1 (S210) becomes the input of the next logic 2 (S220) according to the control command (S212) of the processor 110.
  • the output of logic 2 (S220) may be the next logic 3 (S230) according to the control command (S222) of the processor 110.
  • the output of logic 2 (S220) may be an input of the logic (S260) modified according to the control command (S222) of the processor 110.
  • the modified logic S260 is performed by the processor 110.
  • the output of the modified logic S260 may replace the output of logic 4 S240 under the control of the processor 110. Therefore, the output of the modified logic S260 may be an input of logic 5 (S250).
  • FIG. 4 is a diagram illustrating a SoC according to an exemplary embodiment.
  • FIG. 4 an SoC 300 including the circuit module 100 described with reference to FIGS. 1 to 3 is illustrated.
  • SoC 300 includes a processor 110 and biometric information processing hardware block 140.
  • the processor 110 may be an ARM CPU, but the type thereof is not limited thereto.
  • the biometric information processing hardware block 140 includes an algorithm for processing biometric information in hardware.
  • the SoC 300 includes an image signal processing (ISP) block 310 for converting the obtained image data into a black and white image signal for iris ins.
  • ISP image signal processing
  • ISP block 310 may be configured in software using a separate processor or processor 110 shown in FIG. In another embodiment, ISP block 310 may be designed in hardware using HDL and ASIC.
  • the output of the ISP block 310 may be used as an input of the biometric information processing hardware block 140.
  • the biometric information processing hardware block 140 may process the input data in hardware or may process some software in accordance with the control of the processor 110.
  • the output of the biometric information processing hardware block 140 may be an input to the security / authentication block 320, which is another block included in the SoC 300.
  • the security / authentication block 320 performs biometric authentication using the biometric information processed by the biometric information processing hardware block 140 or performs some or all of the operations for performing biometric authentication.
  • the security / authentication block 320 may perform a hash encryption operation on biometric information processed by the information processing hardware block 140.
  • the security / authentication block 320 may be configured in software using a separate processor or the processor 110 shown in FIG. 4. In another embodiment, security / authentication block 320 may be designed in hardware using HDL and ASIC.
  • the SoC 300 may further include one or more blocks capable of performing analog logic, such as a clock generator (OSC), a power management unit (LDO), and a reset signal generator.
  • OSC clock generator
  • LDO power management unit
  • reset signal generator a reset signal generator
  • FIG. 5 is a diagram illustrating a configuration of a biometric information processing apparatus according to an exemplary embodiment.
  • the biometric information processing apparatus 400 includes a camera that acquires biometric data.
  • the biometric information processing apparatus 400 includes a lens module 410 and an image sensor 420 used to acquire biometric data.
  • the biometric information processing apparatus 400 includes a circuit module 430.
  • the circuit module 430 shown in FIG. 5 corresponds to the circuit module 100 shown in FIGS. 1 and 2 or the SoC 300 shown in FIG. 4.
  • the biometric information processing apparatus 400 includes an output unit 432 that transmits a result of processing the biometric information obtained using the camera to the outside by the circuit module 430.
  • the output unit 432 transmits the result of the circuit module 430 processing the biometric information obtained using the camera by wire or wirelessly to the outside. For example, the output unit 432 transmits data to the outside through a wired connection, or transmits the data to the outside using wireless communication.
  • the image sensor 420 and the circuit module 430 may be integrated and packaged.
  • the image sensor 420 and the circuit module 430 may be integrally packaged in the form of a multi chip package (MCP) or a system in package (SiP).
  • MCP multi chip package
  • SiP system in package
  • each block included in the circuit module 430, the processor, the memory, and the image sensor 420 may be wire bonded and molded in one package.
  • the method used to package the image sensor 420 and the circuit module 430 is not limited.
  • FIG. 6 is a diagram illustrating an example of using a biometric information processing device.
  • the biometric information processing device 400 is a device for recognizing and processing iris information.
  • the biometric information processing device 400 is connected to the external device 500 by wire or wirelessly through the output unit 432 shown in FIG. 5.
  • the biometric information processing apparatus 400 photographs and processes the iris of the user, encrypts the iris, and transmits the encrypted information to the external device 500.
  • the external device 500 may perform authentication on the encrypted iris information received from the biometric information processing device 400 using iris authentication information stored in a server or other database.
  • the biometric recognition function may be performed even if the external device 500 that is not equipped with the iris recognition or other biometric information recognition function may be connected to the biometric information processing device 400. Therefore, even if the external device 500 that is not equipped with the iris recognition or other biometric information recognition function may be connected to the biometric information processing device 400, the biometric recognition function may be performed.
  • biometric information authentication may be performed regardless of the performance or state of the external device 500.
  • RAM random access memory
  • ROM read only memory
  • EPROM erasable programmable ROM
  • EEPROM electrically erasable programmable ROM
  • flash memory hard disk, removable disk, CD-ROM, or It may reside in any form of computer readable recording medium well known in the art.

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Security & Cryptography (AREA)
  • Software Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Measurement Of The Respiration, Hearing Ability, Form, And Blood Characteristics Of Living Organisms (AREA)

Abstract

생체 정보를 처리하는 회로 모듈에 있어서, 생체 정보 데이터를 수신하는 생체 정보 수신부, 상기 수신된 생체 정보 데이터를 처리하기 위한 하나 이상의 생체 정보 처리 알고리즘이 저장된 메모리, 순차적으로 연결되어, 제1 생체 정보 처리 알고리즘에 포함된 적어도 하나의 로직을 수행하도록 구성되고, 마지막 블록을 제외한 각 블록의 출력 데이터는 다음 블록의 입력 데이터로 이용되는, 복수의 생체 정보 하드웨어 블록들, 및 상기 메모리에 저장된 하나 이상의 생체 정보 처리 알고리즘 중에서 상기 제1 생체 정보 처리 알고리즘과 적어도 하나의 상이한 로직을 포함하는 제2 생체 정보 처리 알고리즘을 선택하고, 상기 복수의 생체 정보 처리 하드웨어 블록들 중 상기 적어도 하나의 상이한 로직에 대응하는 제1 블록을 선택하고, 상기 제1 블록에 대한 제1 입력 데이터를 획득하고, 상기 제1 입력 데이터 및 상기 제1 생체 정보 처리 알고리즘을 이용하여 제1 출력 데이터를 획득하고, 상기 획득된 제1 출력 데이터로 상기 제1 블록의 출력 데이터를 대체하는 프로세서를 포함하는, 회로 모듈이 개시된다.

Description

생체 정보를 처리하는 회로 모듈 및 이를 포함하는 생체 정보 처리 장치
본 발명은 생체 정보를 처리하는 회로 모듈 및 이를 포함하는 생체 정보 처리 장치에 관한 것이다.
디바이스에 저장된 콘텐츠는 개인의 프라이버시와 관련된 중요한 데이터가 저장되는 경우가 많고, 개인의 프라이버시 보호에 대한 요구가 증대되고 있는 추세이다. 이에 따라, 콘텐츠의 암호화 및 복호화 방법에 대한 기술이 발전하고 있다.
그러나, 콘텐츠를 암호화 또는 복호화하기 위해서는 사용자가 별도의 절차를 수행해야 하기에, 콘텐츠의 암호화 또는 복호화 절차를 간소화하는 방법에 대한 수요가 증대되고 있다. 예를 들어, 생체정보를 이용한 사용자 인증 및 암호화 기술이 소개되고 있다.
생체정보를 이용한 사용자 인증 및 암호화 기술의 경우 높은 수준의 보안을 제공할 수 있으며, 이용이 편리하다. 하지만, 생체정보를 처리하는 작업은 많은 연산과정을 필요로 하므로 처리속도가 다소 늦어질 수 있으며, 시스템에 부하가 걸릴 수 있다.
ASIC(Application Specific Integrated Circuit)는 주문형반도체라고도 하며, 일반 집적회로와 달리 특정한 제품에 사용할 목적으로 설계된 비메모리 반도체 칩이다.
ASIC를 이용하면 제품의 크기를 줄일 수 있을 뿐만 아니라 처리속도를 향상시킬 수 있고, 전력 절감에도 효과가 크다. 하지만 ASIC의 경우 제품이 완성된 후에는 설계변경이 어렵다.
반면에, 생체정보는 사람마다 그 특징이 상이하고, 생체정보가 수집되는 환경에 따라 다르게 처리되어야 할 수 있다. 따라서, 생체정보의 연산속도를 높이면서도 상황에 따라 유연하게 동작할 수 있는 생체정보 인증 장치의 개발이 요구된다.
본 발명이 해결하고자 하는 과제는 생체 정보를 처리하는 회로 모듈 및 이를 포함하는 생체 정보 처리 장치를 제공하는 것이다.
본 발명이 해결하고자 하는 과제들은 이상에서 언급된 과제로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 통상의 기술자에게 명확하게 이해될 수 있을 것이다.
상술한 과제를 해결하기 위한 본 발명의 일 면에 따른 생체 정보를 처리하는 회로 모듈은, 생체 정보 데이터를 수신하는 생체 정보 수신부, 상기 수신된 생체 정보 데이터를 처리하기 위한 하나 이상의 생체 정보 처리 알고리즘이 저장된 메모리, 순차적으로 연결되어, 제1 생체 정보 처리 알고리즘에 포함된 적어도 하나의 로직을 수행하도록 구성되고, 마지막 블록을 제외한 각 블록의 출력 데이터는 다음 블록의 입력 데이터로 이용되는, 복수의 생체 정보 처리 하드웨어 블록들 및 상기 메모리에 저장된 하나 이상의 생체 정보 처리 알고리즘 중에서 상기 제1 생체 정보 처리 알고리즘과 적어도 하나의 상이한 로직을 포함하는 제2 생체 정보 처리 알고리즘을 선택하고, 상기 복수의 생체 정보 처리 하드웨어 블록들 중 상기 적어도 하나의 상이한 로직에 대응하는 제1 블록을 선택하고, 상기 제1 블록에 대한 제1 입력 데이터를 획득하고, 상기 제1 입력 데이터 및 상기 제1 생체 정보 처리 알고리즘을 이용하여 제1 출력 데이터를 획득하고, 상기 획득된 제1 출력 데이터로 상기 제1 블록의 출력 데이터를 대체하는 프로세서를 포함한다.
개시된 실시 예에 따르면, ASIC를 이용하여 생체정보 처리과정의 각 연산을 빠르게 수행할 수 있으며, 시스템의 전력소비 또는 발열 등 부하를 감소시킬 수 있는 효과가 있다.
또한, ASIC를 이용한 연산과 프로세서를 이용한 연산을 조합함으로써, 빠른 연산속도를 가지면서도 상황에 따라 알고리즘의 각 단계를 수정하거나 생략할 수도 있는 생체정보 인증장치가 제공될 수 있다.
본 발명의 효과들은 이상에서 언급된 효과로 제한되지 않으며, 언급되지 않은 또 다른 효과들은 아래의 기재로부터 통상의 기술자에게 명확하게 이해될 수 있을 것이다.
도 1은 일 실시 예에 따라 생체정보를 처리하는 회로 모듈을 간략히 도시한 구성도이다.
도 2는 일 실시 예에 따라 생체 정보를 처리하는 회로 모듈을 기능적으로 도시한 도면이다.
도 3은 일 실시 예에 따라 하드웨어 블록으로 설계된 로직을 제어하는 방법을 도시한 흐름도이다.
도 4는 일 실시 예에 따른 SoC를 도시한 도면이다.
도 5는 일 실시 예에 따른 생체 정보 처리 장치의 구성을 도시한 도면이다.
도 6은 생체 정보 처리 장치를 이용하는 일 예를 도시한 도면이다.
상술한 과제를 해결하기 위한 본 발명의 일 면에 따른 생체 정보를 처리하는 회로 모듈은, 생체 정보 데이터를 수신하는 생체 정보 수신부, 상기 수신된 생체 정보 데이터를 처리하기 위한 하나 이상의 생체 정보 처리 알고리즘이 저장된 메모리, 순차적으로 연결되어, 제1 생체 정보 처리 알고리즘에 포함된 적어도 하나의 로직을 수행하도록 구성되고, 마지막 블록을 제외한 각 블록의 출력 데이터는 다음 블록의 입력 데이터로 이용되는, 복수의 생체 정보 처리 하드웨어 블록들 및 상기 메모리에 저장된 하나 이상의 생체 정보 처리 알고리즘 중에서 상기 제1 생체 정보 처리 알고리즘과 적어도 하나의 상이한 로직을 포함하는 제2 생체 정보 처리 알고리즘을 선택하고, 상기 복수의 생체 정보 처리 하드웨어 블록들 중 상기 적어도 하나의 상이한 로직에 대응하는 제1 블록을 선택하고, 상기 제1 블록에 대한 제1 입력 데이터를 획득하고, 상기 제1 입력 데이터 및 상기 제1 생체 정보 처리 알고리즘을 이용하여 제1 출력 데이터를 획득하고, 상기 획득된 제1 출력 데이터로 상기 제1 블록의 출력 데이터를 대체하는 프로세서를 포함한다.
또한, 상기 복수의 생체 정보 처리 하드웨어 블록들 각각은, 상기 제1 생체 정보 처리 알고리즘의 각 단계를 수행하도록 구성된 ASIC(Application Specific Integrated Circuit)인 것을 특징으로 할 수 있다.
또한, 상기 복수의 생체 정보 처리 하드웨어 블록들 각각을 순차적으로 연결하되, 상기 프로세서의 제어에 따라 상기 복수의 생체 정보 처리 하드웨어 블록들 각각의 연결여부를 결정하는 스위치 회로를 더 포함할 수 있다.
또한, 상기 스위치 회로는, 상기 복수의 생체 정보 처리 하드웨어 블록들 각각과 상기 프로세서를 연결하되, 상기 프로세서의 제어에 따라 상기 복수의 생체 정보 처리 하드웨어 블록들 각각과 상기 프로세서의 연결여부를 결정할 수 있다.
또한, 상기 프로세서는, 상기 제1 블록과 상기 제1 블록의 이전 블록인 제2 블록 사이의 연결을 해제하고, 상기 제1 블록과 상기 제1 블록의 다음 블록인 제3 블록 사이의 연결을 해제하고, 상기 제2 블록과 상기 프로세서를 연결하고, 상기 제3 블록과 상기 프로세서를 연결하도록 상기 스위치 회로를 제어할 수 있다.
또한, 상기 프로세서는, 상기 제2 블록의 출력 데이터로부터 상기 제1 입력 데이터를 획득하고, 상기 제1 입력 데이터 및 상기 제1 생체 정보 처리 알고리즘을 이용하여 상기 제1 출력 데이터를 획득하고, 상기 제1 출력 데이터를 상기 제3 블록에 대한 입력 데이터로서 상기 제3 블록에 전달할 수 있다.
또한, 상기 회로 모듈은 상기 생체 정보 데이터가 수신되는 주변 환경에 대한 정보를 수집하는 환경정보 수집부를 더 포함하고, 상기 프로세서는, 상기 수집된 주변 환경에 대한 정보를 이용하여 상기 하나 이상의 생체 정보 처리 알고리즘 중 하나를 선택할 수 있다.
또한, 상기 생체 정보 수신부는 서로 다른 복수의 생체 정보 데이터를 수신하고, 상기 프로세서는, 상기 복수의 생체 정보 데이터 각각을 상기 복수의 생체 정보 처리 하드웨어 블록 중 적어도 하나를 이용하여 처리할 수 있다.
상술한 과제를 해결하기 위한 본 발명의 다른 일 면에 따른 생체 정보를 처리하는 회로 모듈은, 생체 정보 데이터를 수신하는 생체 정보 수신부, 상기 수신된 생체 정보 데이터를 처리하기 위한 제1 생체 정보 처리 알고리즘이 저장된 메모리, 상기 메모리에 저장된 제1 생체 정보 알고리즘을 수행하는 프로세서 및 순차적으로 연결되어, 제1 생체 정보 처리 알고리즘에 포함된 적어도 하나의 로직을 수행하도록 구성되고, 마지막 블록을 제외한 각 블록의 출력 데이터는 다음 블록의 입력 데이터로 이용되는, 복수의 생체 정보 처리 하드웨어 블록들을 포함하고, 상기 프로세서는, 상기 복수의 생체 정보 처리 하드웨어 블록들 중 상기 제1 생체 정보 처리 알고리즘의 적어도 하나의 로직을 수행하는 제1 블록을 선택하고, 상기 제1 블록에 제1 입력 데이터를 전달하고, 상기 제1 블록으로부터 제1 출력 데이터를 수신한다.
상술한 과제를 해결하기 위한 본 발명의 다른 일 면에 따른 생체 정보를 처리하는 생체 정보 처리 장치는, 생체 정보 데이터를 획득하는 카메라, 회로 모듈 및 상기 카메라를 이용하여 획득된 생체 정보를 상기 회로 모듈이 처리한 결과를 외부로 전송하는 출력부를 포함하고, 상기 회로 모듈은, 상기 카메라를 이용하여 획득된 생체 정보 데이터를 수신하는 생체 정보 수신부, 상기 수신된 생체 정보 데이터를 처리하기 위한 하나 이상의 생체 정보 처리 알고리즘이 저장된 메모리, 순차적으로 연결되어, 제1 생체 정보 처리 알고리즘에 포함된 적어도 하나의 로직을 수행하도록 구성되고, 마지막 블록을 제외한 각 블록의 출력 데이터는 다음 블록의 입력 데이터로 이용되는, 복수의 생체 정보 처리 하드웨어 블록들 및 상기 메모리에 저장된 하나 이상의 생체 정보 처리 알고리즘 중에서 상기 제1 생체 정보 처리 알고리즘과 적어도 하나의 상이한 로직을 포함하는 제2 생체 정보 처리 알고리즘을 선택하고, 상기 복수의 생체 정보 처리 하드웨어 블록들 중 상기 적어도 하나의 상이한 로직에 대응하는 제1 블록을 선택하고, 상기 제1 블록에 대한 제1 입력 데이터를 획득하고, 상기 제1 입력 데이터 및 상기 제1 생체 정보 처리 알고리즘을 이용하여 제1 출력 데이터를 획득하고, 상기 획득된 제1 출력 데이터로 상기 제1 블록의 출력 데이터를 대체하는 프로세서를 포함한다.
본 발명의 기타 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나, 본 발명은 이하에서 개시되는 실시예들에 제한되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하고, 본 발명이 속하는 기술 분야의 통상의 기술자에게 본 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 "포함한다(comprises)" 및/또는 "포함하는(comprising)"은 언급된 구성요소 외에 하나 이상의 다른 구성요소의 존재 또는 추가를 배제하지 않는다. 명세서 전체에 걸쳐 동일한 도면 부호는 동일한 구성 요소를 지칭하며, "및/또는"은 언급된 구성요소들의 각각 및 하나 이상의 모든 조합을 포함한다. 비록 "제1", "제2" 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있음은 물론이다.
다른 정의가 없다면, 본 명세서에서 사용되는 모든 용어(기술 및 과학적 용어를 포함)는 본 발명이 속하는 기술분야의 통상의 기술자에게 공통적으로 이해될 수 있는 의미로 사용될 수 있을 것이다. 또한, 일반적으로 사용되는 사전에 정의되어 있는 용어들은 명백하게 특별히 정의되어 있지 않는 한 이상적으로 또는 과도하게 해석되지 않는다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 상세하게 설명한다.
도 1은 일 실시 예에 따라 생체정보를 처리하는 회로 모듈을 간략히 도시한 구성도이다.
도 1을 참조하면, 생체정보를 처리하는 회로 모듈(100)은 프로세서(110), 메모리(120), 생체 정보 수신부(130) 및 생체 정보 처리 하드웨어 블록(140)을 포함한다. 한편, 도 1에 도시된 회로 모듈(100)에는 실시예들과 관련된 구성요소들만이 도시되어 있다. 따라서, 도 1에 도시된 구성요소들 외에 다른 범용적인 구성요소들이 회로 모듈(100)에 더 포함될 수 있음을 당해 기술분야의 통상의 기술자라면 이해할 수 있다.
생체 정보 수신부(130)는 생체 정보를 수신하는 데 이용된다. 따라서, 생체 정보 수신부(130)는 생체 정보를 수신하기 위한 적어도 하나의 입력수단 또는 감지수단을 포함한다.
여기서 생체 정보는, 지문, 음성, 얼굴 모양, 홍채 패턴, 손의 형태, 손등의 정맥 분포 등 아주 다양할 수 있다.
설명의 편의를 위하여, 이하에서 개시되는 실시 예들에서는 다양한 생체 정보들 중 홍채 정보를 이용하는 회로 모듈에 대해서 설명한다. 하지만, 개시된 실시 예들은 홍채 정보뿐 아니라 상기한 다양한 생체 정보에 대하여서도 적용될 수 있다는 것을 당해 기술분야의 통상의 기술자라면 이해할 수 있다.
일 실시 예에서, 생체 정보 수신부(130)는 사용자의 홍채 패턴을 획득하기 위한 카메라 모듈을 포함한다.
일 실시 예에서, 생체 정보 수신부(130)는 서로 다른 복수의 생체 정보 데이터를 수신한다. 프로세서(110)는 생체 정보 처리 하드웨어 블록(140)에 포함된 복수의 생체 정보 처리 하드웨어 블록들 중 적어도 하나를 이용하여 각각의 생체 정보 데이터를 처리한다.
메모리(120)는 생체 정보 수신부(130)를 통하여 수신된 생체 정보 데이터를 처리하기 위한 하나 이상의 생체 정보 처리 알고리즘을 저장한다. 메모리(120)에 저장된 하나 이상의 생체 정보 처리 알고리즘은 사용자의 인종, 성별, 나이 또는 생체 정보가 획득되는 주변 환경 등에 따라 선택적으로 적용될 수 있다.
생체 정보 처리 하드웨어 블록(140)은 서로 순차적으로 연결되고, 제1 생체 정보 처리 알고리즘에 포함된 적어도 하나의 로직을 수행하도록 구성되고, 마지막 블록을 제외한 각 블록의 출력 데이터가 다음 블록의 입력 데이터로 이용되는 복수의 생체 정보 처리 하드웨어 블록들을 포함한다.
일 실시 예에서, 복수의 생체 정보 처리 하드웨어 블록들 각각은 제1 생체 정보 처리 알고리즘의 각 단계를 수행하도록 구성된 ASIC(Application Specific Integrated Circuit)이다. 예를 들어, 복수의 생체 정보 처리 하드웨어 블록들 각각은 제1 생체 정보 처리 알고리즘의 각 단계를 HDL(Hardware Description Language)로 설계하여 하드웨어 칩으로 구성한 SoC(System on Chip)이다.
프로세서(110)는 메모리(120)에 저장된 하나 이상의 생체 정보 처리 알고리즘 중에서 상기 제1 생체 정보 처리 알고리즘과 적어도 하나의 상이한 로직을 포함하는 제2 생체 정보 처리 알고리즘을 선택한다.
프로세서(110)는 생체 정보 처리 하드웨어 블록(140)에 포함된 복수의 생체 정보 처리 하드웨어 블록들 중 제2 생체 정보 처리 알고리즘과 상이한 로직에 대응하는 제1 블록을 선택한다.
프로세서(110)는 제1 블록에 대한 제1 입력 데이터를 획득하고, 제1 입력 데이터 및 제1 생체 정보 처리 알고리즘을 이용하여 제1 출력 데이터를 획득하고, 획득된 제1 출력 데이터로 제1 블록의 출력 데이터를 대체한다.
도 2는 일 실시 예에 따라 생체 정보를 처리하는 회로 모듈을 기능적으로 도시한 도면이다.
도 2에 도시된 블록 1(140_1) 내지 블록 n(140_n)은 도 1에 도시된 생체 정보 처리 하드웨어 블록(140)에 포함된 복수의 생체 정보 처리 하드웨어 블록에 대응한다.
복수의 생체 정보 처리 하드웨어 블록은 블록 1(140_1) 부터 블록 n(140_n)까지 순차적으로 연결된다. 마지막 블록인 블록 n(140_n)을 제외한 블록들 각각의 출력은 다음 블록의 입력으로 이용된다.
일 실시 예에서, 블록 1(140_1)에는 생체 정보 데이터가 입력되고, 블록 n(140_n)의 출력은 생체 정보 데이터를 처리한 결과이다.
도 2를 참조하면, 회로 모듈(100)은 복수의 생체 정보 처리 하드웨어 블록들 각각을 순차적으로 연결하되, 프로세서(110)의 제어에 따라 복수의 생체 정보 처리 하드웨어 블록들 각각의 연결여부를 결정하는 스위치 회로를 포함한다.
또한, 스위치 회로는 복수의 생체 정보 처리 하드웨어 블록들 각각과 프로세서(110)를 연결하되, 프로세서(110)의 제어에 따라 복수의 생체 정보 처리 하드웨어 블록들 각각과 프로세서(110)의 연결여부를 결정한다.
개시된 실시 예에서, 복수의 생체 정보 처리 하드웨어 블록들 각각은 홍채 이미지를 처리하기 위한 알고리즘의 적어도 하나의 단계를 수행하거나, 각각의 홍채 이미지 처리 알고리즘을 수행한다.
예를 들어, 홍채 이미지를 처리하는 데에는 획득된 홍채 이미지를 흑백 영상신호로 변환하는 과정, 이미지를 회전시키거나 자르는 과정, 하나 이상의 필터를 적용하는 과정, 동공 또는 홍채를 탐색하는 과정 및 홍채의 특징을 추출하는 과정 등이 수행된다.
복수의 생체 정보 처리 하드웨어 블록들 각각은 홍채 이미지를 처리하기 위한 각각의 과정을 수행하거나, 각 과정의 일부 단계를 수행하도록 ASIC로 구성된다.
일 실시 예에서, 복수의 생체 정보 처리 하드웨어 블록들 각각의 출력은 직접적으로 다음 블록의 입력이 된다. 다른 실시 예에서, 복수의 생체 정보 처리 하드웨어 블록들 각각의 출력은 프로세서(110)의 제어 명령을 거쳐 다음 블록의 입력이 된다.
도 2에 개시된 실시 예에 따르면, 복수의 생체 정보 처리 하드웨어 블록들 각각의 출력은 스위치 회로를 통해 직접적으로 다음 블록의 입력이 된다.
일 실시 예에서, 프로세서(110)는 스위치 회로를 제어하여 복수의 생체 정보 처리 하드웨어 블록들 중 적어도 하나의 블록에 대한 입력 또는 출력을 차단하거나, 적어도 하나의 블록의 출력이 프로세서(110)에 입력되도록 한다. 또한, 프로세서(110)에서 처리된 데이터가 적어도 하나의 블록에 대한 입력 데이터가 되도록 한다.
일 실시 예에서, 프로세서(110)는 생체 정보 처리 하드웨어 블록(140)이 수행하도록 구성된 제1 생체 정보 처리 알고리즘의 일부를 수정하거나 생략해야 할 수 있다.
예를 들어, 프로세서(110)는 사용자의 인종, 성별, 나이 또는 생체 정보가 획득되는 주변 환경 등에 따라 메모리(120)에 저장된 하나 이상의 생체 정보 처리 알고리즘 중 하나인 제2 생체 정보 처리 알고리즘을 선택한다.
일 실시 예에서, 회로 모듈(100)은 생체 정보 데이터가 수신되는 주변 환경에 대한 정보를 수집하는 환경정보 수집부를 포함한다. 환경정보 수집부는 주변 환경에 대한 정보를 수집하기 위한 적어도 하나의 센서를 포함한다.
프로세서(110)는 환경정보 수집부에 의해 수집된 주변 환경에 대한 정보에 기초하여 메모리(120)에 저장된 하나 이상의 생체 정보 처리 알고리즘 중 하나인 제2 생체 정보 처리 알고리즘을 선택한다.
프로세서(110)는 제1 생체 정보 처리 알고리즘과 제2 생체 정보 처리 알고리즘을 비교하여, 생체 정보 처리 하드웨어 블록(140)에 포함된 복수의 블록들 중 제2 생체 정보 처리 알고리즘과 상이한 로직을 갖는 적어도 하나의 블록을 선택한다.
예를 들어, 프로세서(110)가 제1 블록을 선택한 경우, 프로세서(110)는 스위치 회로를 제어하여 제1 블록과 제1 블록의 이전 블록인 제2 블록 사이의 연결을 해제한다. 프로세서(110)는 스위치 회로를 제어하여 제1 블록과 제1 블록의 다음 블록인 제3 블록 사이의 연결을 해제한다. 프로세서(110)는 스위치 회로를 제어하여 제2 블록과 프로세서(110)를 연결하고, 제3 블록과 프로세서(110)를 연결한다.
프로세서(110)는 제2 블록의 출력 데이터로부터 제1 입력 데이터를 획득하고, 제1 입력 데이터 및 제1 생체 정보 처리 알고리즘을 이용하여 제1 출력 데이터를 획득하고, 제1 출력 데이터를 제3 블록에 대한 입력 데이터로서 제3 블록에 전달한다.
도 2를 참조하여 설명하면, 프로세서(110)는 블록 2(140_2)가 수행하는 동작을 수정 또는 생략하고자 할 수 있다.
프로세서(110)는 스위칭 회로를 제어하여 블록 1(140_1)과 블록 2(140_2) 사이의 연결을 해제할 수 있다. 프로세서(110)는 스위칭 회로를 제어하여 블록 1(140_1)과 프로세서(110)를 연결할 수 있다.
또한, 프로세서(110)는 스위칭 회로를 제어하여 블록 2(140_2)와 블록 3(140_3) 사이의 연결을 해제할 수 있다. 프로세서(110)는 스위칭 회로를 제어하여 블록 3(140_3)과 프로세서(110)를 연결할 수 있다.
프로세서(110)는 블록 1(140_1)의 출력 데이터를 획득하고, 획득된 데이터를 수정된 로직을 이용하여 처리한 결과를 블록 3(140_3)의 입력으로 제공할 수 있다.
다른 예로, 프로세서(110)는 블록 1(140_1)의 출력 데이터를 획득하고, 획득된 데이터를 블록 3(140_3)의 입력으로 제공할 수 있다.
따라서, 회로 모듈(100)은 ASIC 블록의 빠른 처리속도와, 프로세서(110)의 융통성에 따른 장점을 선택적으로 활용할 수 있다.
다른 예로, 회로 모듈(100)은 프로세서(110)를 이용하여 생체 정보를 처리하되, 일부 연산량이 많은 로직에 대하여 ASIC 블록을 이용하여 연산을 수행하도록 할 수도 있다.
예를 들어, 프로세서(110)는, 복수의 생체 정보 처리 하드웨어 블록들 중 연산량이 많은 로직을 수행하는 제1 블록을 선택하고, 제1 블록에 제1 입력 데이터를 전달하고, 제1 블록으로부터 제1 출력 데이터를 수신할 수 있다.
일 실시 예에서, 생체 정보 처리 하드웨어 블록(140)은 동일한 기능을 수행하는 복수의 ASIC 블록을 포함한다. 예를 들어, 홍채 인식의 경우 촬영된 사용자의 눈 이미지로부터 홍채 정보를 추출하기 위해 다양한 필터가 이용된다. 단, 동일한 필터라 하더라도 주변 환경이나 인종 등에 따라 파라미터 또는 알고리즘이 상이하게 적용될 수 있다.
따라서, 생체 정보 처리 하드웨어 블록(140)은 동일한 기능을 갖지만, 주변 환경 또는 인종 등에 따라 최적화된 복수 개의 ASIC 블록을 포함할 수 있다. 예를 들어, 블록 2(140_2)는 블록 2a 내지 블록 2c(미도시)로 대체되고, 블록 1(140_1)의 출력은 프로세서(110)의 제어에 따라 블록 2a 내지 블록 2c 중 하나의 입력으로 제공된다.
일 실시 예에서, 블록 1(140_1)의 출력은 센서 모듈이 측정한 주변 환경에 따라 블록 2a 내지 블록 2c 중 하나의 입력으로 제공될 수 있다. 센서 모듈 및 센서 정보를 처리하여 블록 2a 내지 블록 2c 중 하나를 선택하는 알고리즘 또한 ASIC 블록으로 구성되어 회로 모듈(100)에 추가될 수 있다.
일 실시 예에서, 프로세서(110)는 사용자의 눈 이미지를 분석하여 사용자의 인종 또는 홍채 모양의 특성에 대한 정보를 획득한다. 프로세서(110)는 획득된 정보에 기초하여 사용자의 눈 이미지로부터 홍채 정보를 추출하기 위한 방법을 선택한다. 예를 들어, 프로세서(110)는 선택된 방법에 따라 블록 2a 내지 블록 2c 중 하나를 선택한다.
다른 실시 예에서, 사용자의 눈 이미지를 분석하여 사용자의 인종 또는 홍채 모양의 특성에 대한 정보를 획득하고, 획득된 정보에 기초하여 사용자의 눈 이미지로부터 홍채 정보를 추출하기 위한 방법을 선택하고, 선택된 방법에 따라 블록 2a 내지 블록 2c 중 하나를 선택하는 알고리즘 또한 ASIC 블록으로 구성되어 회로 모듈(100)에 추가될 수 있다.
이 경우, 블록 2a 내지 블록 2c 중 하나를 선택하는 알고리즘을 포함하는 ASIC 블록의 출력에 따라 블록 1(140_1)의 출력이 입력될 블록이 결정되도록 회로가 구성된다.
일 실시 예에서, 사용자의 눈 이미지가 촬영된 주변 환경 및 사용자의 인종 등에 대한 정보는 사용시마다 감지 또는 획득된다. 다른 실시 예에서, 회로 모듈(100)은 많이 이용되는 알고리즘에 대한 학습을 수행한다. 예를 들어, 동양인을 위한 ASIC 블록이 많이 이용된다면, 사용자는 동양인인 것으로 판단할 수 있다. 따라서, 별도의 사용자 정보 획득 과정 없이 동양인을 위한 ASIC 블록이 이용되도록 할 수 있다.
예를 들어, 블록 2a 내지 블록 2c 중 하나를 선택하기 위해 이용되는 선택 레지스터와 비교기를 이용하여, 가장 많이 선택된 블록이 자동으로 선택되도록 구성될 수 있다. 본 예시는 환경정보에 대한 방법에도 동일하게 적용된다.
자동으로 선택된 블록을 이용하여 획득된 사용자의 홍채 정보에 오류가 있거나 충분한 홍채 정보가 획득되지 않은 경우, 회로 모듈(100)은 사용자의 눈 이미지가 촬영된 주변 환경 및 사용자의 인종 등에 대한 정보를 획득 또는 감지하여 블록 2a 내지 블록 2c 중 하나를 다시 선택하여 사용자의 홍채 정보를 획득한다.
이 경우, 블록 2a 내지 2c 중 가장 많이 선택된 블록이 달라지는 경우 자동으로 선택되는 블록을 바꿀 수 있다. 다른 예로, 가장 최근에 이용된 블록이 다음에도 자동으로 이용되도록 설정될 수도 있다.
일 실시 예에서, 생체 정보 처리 하드웨어 블록(140)은 사용자의 생체 코드를 등록하기 위한 하나 이상의 ASIC 블록과 사용자의 생체 코드를 인증하기 위한 하나 이상의 ASIC 블록을 포함한다. 프로세서(110)는 사용자의 생체 코드를 등록하기 위한 하나 이상의 ASIC 블록 또는 사용자의 생체 코드를 인증하기 위한 하나 이상의 ASIC 블록을 선택하여 사용자의 생체 코드를 등록 또는 인증한다.
개시된 실시 예에서, 생체 코드는 사용자의 생체 정보로부터 추출된 특징 벡터이다.
일 실시 예에서, 생체 코드에 대한 에러 정정 능력을 향상시키기 위하여 에러 정정 알고리즘이 이용된다. 예를 들어, 에러 정정에는 BCH(Bose-Caudhro-Hocqeunghem) 코드가 이용될 수 있다.
사용자의 생체 코드를 등록하기 위한 방법은 이하에서 설명하는 실시 예에 따라 실행될 수 있으며, 이하에서 설명되는 방법의 각 단계가 하나 이상의 ASIC 블록으로 구성된다.
생체 코드(w)와 더미 데이터(e)의 연접한 값(w||e)과 랜덤 코드(c)를 XOR 연산함으로써 검증 데이터(S)가 생성 될 수 있다. 생체 코드(w)가 해쉬 함수에 의해 해쉬됨으로써, 해쉬된 생체 코드(H(w))가 생성될 수 있다. 이러한 검증 데이터(S)와 해쉬된 생체 코드(H(w))가 데이터베이스에 저장됨으로써, 사용자의 생체 코드가 등록될 수 있다. 여기서 더미 데이터(e)는 랜덤한 값을 가질 수 있다.
생체 코드(w)와 더미 데이터(e)를 부가하는 방법은 제한되지 않는다. 다른 실시 예에서, 더미 데이터(e)와 생체 코드(w)의 연접한 값(e||w)과 랜덤 코드(c)를 XOR 연산함으로써 검증 데이터(S)가 생성 될 수 있다. 또한, 더미 데이터(e)와 생체 코드(w)를 소정의 규칙에 따라 조합한 값과 랜덤 코드(c)를 XOR 연산함으로써 검증 데이터(S)가 발생될 수도 있다. 더미 데이터(e)에 생체 코드(w)를 부가하는 방법은, 더미 데이터(e)에 생체 코드(w)를 부가한 결과물에서 다시 더미 데이터(e)와 생체 코드(w)를 분리할 수 있는 규칙만 있다면 어떠한 방법이라도 이용될 수 있다.
또한, 사용자의 생체 코드를 인증하기 위한 방법은 이하에서 설명하는 실시 예에 따라 실행될 수 있으며, 이하에서 설명되는 방법의 각 단계가 하나 이상의 ASIC 블록으로 구성된다.
일 실시 예에서, 사용자 인증을 원하는 생체 코드(w')와 더미 데이터가 연접된다. 여기서 더미 데이터는 '0'으로 구성된 소정의 비트 데이터일 수 있다. 이 경우 연접한 값은 w'||0 이 된다. 이렇게 연접한 값(w'||0)과 검증 데이터(S)에 대한 제 1 XOR(exclusive OR) 연산이 수행된다. XOR 연산된 값(QQQ)은 BCH 디코더에 의해 디코딩 된다. 여기서 연산된 값(QQQ) 은 아래의 수학식을 만족할 수 있다.
S = w || e + c = w + c || e + c
QQQ = S + (w' || 0) = w'+ w + c || e + c = (w' + w || e ) + c
BCH의 codeword크기는 8191이고, message 길이는 391이고, 에러정정길이 t는 1403이라고 하자. 여기서 연접한 값(w||e)의 C에 대하여 QQQ가 갖는 해밍거리(Hamming distance)는, w‘과 w는 1350라 가정할 때, e는 53, 따라서 그것들의 합은 1403이다. 즉, QQQ는 C와 1403비트 차이가 날 수 있다. 그러므로 QQQ를 디코딩 하면 c를 얻을 수 있다.
이후, 디코딩된 값(c)과 검증 데이터(S)에 대한 제 2 XOR 연산이 수행될 것이다. 제 2 XOR 연산의 결과 값은, 도 4에 생체 등록시 이용된 연접한 값(w||e)이 될 것이다. 이렇게 생성된 연접한 값(w||e)이 w를 해쉬하는 데 이용된 해쉬 함수에 의해 해쉬 될 것이다.
비교 유닛(130, 도 1 참조)은 데이터베이스(200, 도 1 참조)로부터 읽혀진 해쉬된 생체 코드(H(w))와 해쉬 함수에서 해쉬된 값이 동일한 지를 비교함으로써, 인증 결과를 생성할 수 있다.
일 실시 예에서, 상기 사용자의 생체 코드를 등록 및 인증하기 위한 방법의 일부가 사용자 클라이언트에서 소프트웨어적으로 구현될 수 있다.
도 3은 일 실시 예에 따라 하드웨어 블록으로 설계된 로직을 제어하는 방법을 도시한 흐름도이다.
도 3을 참조하면, 생체 정보를 처리하는 로직 1(S210) 내지 로직 5(S250)가 도시되어 있다. 도 3에 도시된 로직 1(S210) 내지 로직 5(S250)는 각각 도 1 및 도 2에 도시된 복수의 생체 정보 처리 하드웨어 블록들 각각에 의해 수행되는 로직이다.
또한, 도 3에는 제어명령(S212, S222, S232 및 S242) 단계가 도시되어 있다. 제어명령(S212, S222, S232 및 S242) 단계는 도 1 및 도 2에 도시된 프로세서(110)에 의해 수행된다. 개시된 실시 예에 따르면, 각각의 로직(S210 내지 S250)의 출력은 도 1 및 도 2에 도시된 프로세서(110)의 제어명령에 따라 다음 로직의 입력이 될 수 있다.
예를 들어, 로직 1(S210)의 출력은 프로세서(110)의 제어명령(S212)에 따라 다음 로직 2(S220)의 입력이 된다.
또한, 로직 2(S220)의 출력은 프로세서(110)의 제어명령(S222)에 따라 다음 로직 3(S230)이 될 수 있다. 다른 예로, 로직 2(S220)의 출력은 프로세서(110)의 제어명령(S222)에 따라 수정된 로직(S260)의 입력이 될 수 있다.
개시된 실시 예에서, 수정된 로직(S260)은 프로세서(110)에 의해 수행된다.
수정된 로직(S260)의 출력은 프로세서(110)의 제어에 의해 로직 4(S240)의 출력을 대체할 수 있다. 따라서, 수정된 로직(S260)의 출력은 로직 5(S250)의 입력이 될 수 있다.
도 4는 일 실시 예에 따른 SoC를 도시한 도면이다.
도 4를 참조하면, 도 1 내지 도 3에서 설명한 회로 모듈(100)을 포함하는 SoC(300)가 도시되어 있다.
SoC(300)는 프로세서(110) 및 생체 정보 처리 하드웨어 블록(140)을 포함한다. 일 실시 예에서, 프로세서(110)는 ARM CPU일 수 있으나, 그 종류는 이에 제한되지 않는다.
도 4에 개시된 실시 예에 따르면, 생체 정보 처리 하드웨어 블록(140)은 생체 정보를 처리하기 위한 알고리즘이 하드웨어로 구성된 것이다. 또한, SoC(300)는 획득된 영상 데이터를 홍채 인즈에 필요한 흑백 영상신호로 변환하는 ISP(Image Signal Processing) 블록(310)을 포함한다.
일 실시 예에서, ISP 블록(310)은 별도의 프로세서 또는 도 4에 도시된 프로세서(110)를 이용하여 소프트웨어적으로 구성될 수 있다. 다른 실시 예에서, ISP 블록(310)은 HDL과 ASIC를 이용하여 하드웨어적으로 설계될 수 있다.
ISP 블록(310)의 출력은 생체 정보 처리 하드웨어 블록(140)의 입력으로 이용될 수 있다. 생체 정보 처리 하드웨어 블록(140)은 입력된 데이터를 하드웨어적으로 처리하거나, 프로세서(110)의 제어에 따라 일부 소프트웨어적으로 처리할 수 있다.
생체 정보 처리 하드웨어 블록(140)의 출력은 SoC(300)에 포함된 또 다른 블록인 보안/인증 블록(320)의 입력이 될 수 있다. 보안/인증 블록(320)은 생체 정보 처리 하드웨어 블록(140)에 의하여 처리된 생체 정보를 이용하여 생체 인증을 수행하거나, 생체 인증을 수행하기 위한 연산의 일부 또는 전부를 수행한다. 예를 들어, 보안/인증 블록(320)은 정보 처리 하드웨어 블록(140)에 의하여 처리된 생체 정보에 대하여 해시(Hash) 암호화 연산을 수행할 수 있다.
ISP 블록(310)과 마찬가지로, 보안/인증 블록(320)은 별도의 프로세서 또는 도 4에 도시된 프로세서(110)를 이용하여 소프트웨어적으로 구성될 수 있다. 다른 실시 예에서, 보안/인증 블록(320)은 HDL과 ASIC를 이용하여 하드웨어적으로 설계될 수 있다.
일 실시 예에서, SoC(300)는 클럭생성기(OSC), 전원관리부(LDO) 및 리셋신호 생성기 등의 아날로그 로직을 수행할 수 있는 하나 이상의 블록을 더 포함할 수 있다.
도 5는 일 실시 예에 따른 생체 정보 처리 장치의 구성을 도시한 도면이다.
도 5를 참조하면, 생체 정보 처리 장치(400)는 생체 정보 데이터를 획득하는 카메라를 포함한다. 구체적으로, 생체 정보 처리 장치(400)는 생체 정보 데이터를 획득하기 위하여 이용되는 렌즈 모듈(410)과 이미지 센서(420)를 포함한다.
또한, 생체 정보 처리 장치(400)는 회로 모듈(430)을 포함한다. 도 5에 도시된 회로 모듈(430)은 도 1 및 도 2에 도시된 회로 모듈(100) 또는 도 4에 도시된 SoC(300)에 대응한다.
또한, 생체 정보 처리 장치(400)는 카메라를 이용하여 획득된 생체 정보를 회로 모듈(430)이 처리한 결과를 외부로 전송하는 출력부(432)를 포함한다.
출력부(432)는 유선 또는 무선으로 카메라를 이용하여 획득된 생체 정보를 회로 모듈(430)이 처리한 결과를 외부로 전송한다. 예를 들어, 출력부(432)는 유선 연결을 통해 데이터를 외부로 전송하거나, 무선 통신을 이용하여 데이터를 외부로 전송한다.
일 실시 예에서, 이미지 센서(420)와 회로 모듈(430)은 일체화되어 패키징될 수 있다. 예를 들어, 이미지 센서(420)와 회로 모듈(430)은 MCP(Multi Chip Package) 또는 SiP(System in Package)의 형태로 일체화되어 패키징될 수 있다.
일 예로, 회로 모듈(430)에 포함된 각각의 블록과 프로세서, 메모리 및 이미지 센서(420)는 와이어 본딩(wire bonding)되어 하나의 패키지 내에 몰딩될 수 있다. 하지만, 이미지 센서(420)와 회로 모듈(430)을 패키징하는 데 이용되는 방법은 제한되지 않는다.
도 6은 생체 정보 처리 장치를 이용하는 일 예를 도시한 도면이다.
도 6에 개시된 실시 예에 따르면, 생체 정보 처리 장치(400)는 홍채 정보를 인식 및 처리하기 위한 장치이다.
생체 정보 처리 장치(400)는 도 5에 도시된 출력부(432)를 통하여 외부 장치(500)와 유선 또는 무선으로 연결된다.
일 실시 예에서, 생체 정보 처리 장치(400)는 사용자의 홍채를 촬영 및 처리한 후, 이를 암호화하여 외부 장치(500)에 전송한다. 외부 장치(500)는 서버 또는 기타 데이터베이스에 저장된 홍채 인증 정보를 이용하여 생체 정보 처리 장치(400)로부터 수신된, 암호화된 홍채 정보에 대한 인증을 수행할 수 있다.
따라서, 홍채 인식 또는 기타 생체 정보 인식 기능이 구비되지 않은 외부 장치(500)라도 생체 정보 처리 장치(400)와 연결함으로써 생체 인식 기능을 수행할 수 있다.
또한, 많은 연산량이 필요한 생체 정보 처리 및 암호화 작업이 생체 정보 처리 장치(400)에서 수행되므로, 외부 장치(500)의 성능 또는 상태와 큰 관계 없이 생체 정보 인증이 수행될 수 있다.
본 발명의 실시예와 관련하여 설명된 방법 또는 알고리즘의 단계들은 하드웨어로 직접 구현되거나, 하드웨어에 의해 실행되는 소프트웨어 모듈로 구현되거나, 또는 이들의 결합에 의해 구현될 수 있다. 소프트웨어 모듈은 RAM(Random Access Memory), ROM(Read Only Memory), EPROM(Erasable Programmable ROM), EEPROM(Electrically Erasable Programmable ROM), 플래시 메모리(Flash Memory), 하드 디스크, 착탈형 디스크, CD-ROM, 또는 본 발명이 속하는 기술 분야에서 잘 알려진 임의의 형태의 컴퓨터 판독가능 기록매체에 상주할 수도 있다.
이상, 첨부된 도면을 참조로 하여 본 발명의 실시예를 설명하였지만, 본 발명이 속하는 기술분야의 통상의 기술자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며, 제한적이 아닌 것으로 이해해야만 한다.

Claims (10)

  1. 생체 정보를 처리하는 회로 모듈에 있어서,
    생체 정보 데이터를 수신하는 생체 정보 수신부;
    상기 수신된 생체 정보 데이터를 처리하기 위한 하나 이상의 생체 정보 처리 알고리즘이 저장된 메모리;
    순차적으로 연결되어, 제1 생체 정보 처리 알고리즘에 포함된 적어도 하나의 로직을 수행하도록 구성되고, 마지막 블록을 제외한 각 블록의 출력 데이터는 다음 블록의 입력 데이터로 이용되는, 복수의 생체 정보 처리 하드웨어 블록들; 및
    상기 메모리에 저장된 하나 이상의 생체 정보 처리 알고리즘 중에서 상기 제1 생체 정보 처리 알고리즘과 적어도 하나의 상이한 로직을 포함하는 제2 생체 정보 처리 알고리즘을 선택하고, 상기 복수의 생체 정보 처리 하드웨어 블록들 중 상기 적어도 하나의 상이한 로직에 대응하는 제1 블록을 선택하고, 상기 제1 블록에 대한 제1 입력 데이터를 획득하고, 상기 제1 입력 데이터 및 상기 제1 생체 정보 처리 알고리즘을 이용하여 제1 출력 데이터를 획득하고, 상기 획득된 제1 출력 데이터로 상기 제1 블록의 출력 데이터를 대체하는 프로세서; 를 포함하는, 회로 모듈.
  2. 제1 항에 있어서, 상기 복수의 생체 정보 처리 하드웨어 블록들 각각은,
    상기 제1 생체 정보 처리 알고리즘의 각 단계를 수행하도록 구성된 ASIC(Application Specific Integrated Circuit)인 것을 특징으로 하는, 회로 모듈.
  3. 제1 항에 있어서,
    상기 복수의 생체 정보 처리 하드웨어 블록들 각각을 순차적으로 연결하되, 상기 프로세서의 제어에 따라 상기 복수의 생체 정보 처리 하드웨어 블록들 각각의 연결여부를 결정하는 스위치 회로; 를 더 포함하는, 회로 모듈.
  4. 제3 항에 있어서, 상기 스위치 회로는,
    상기 복수의 생체 정보 처리 하드웨어 블록들 각각과 상기 프로세서를 연결하되, 상기 프로세서의 제어에 따라 상기 복수의 생체 정보 처리 하드웨어 블록들 각각과 상기 프로세서의 연결여부를 결정하는, 회로 모듈.
  5. 제4 항에 있어서, 상기 프로세서는,
    상기 제1 블록과 상기 제1 블록의 이전 블록인 제2 블록 사이의 연결을 해제하고,
    상기 제1 블록과 상기 제1 블록의 다음 블록인 제3 블록 사이의 연결을 해제하고,
    상기 제2 블록과 상기 프로세서를 연결하고,
    상기 제3 블록과 상기 프로세서를 연결하도록 상기 스위치 회로를 제어하는, 회로 모듈.
  6. 제5 항에 있어서, 상기 프로세서는,
    상기 제2 블록의 출력 데이터로부터 상기 제1 입력 데이터를 획득하고, 상기 제1 입력 데이터 및 상기 제1 생체 정보 처리 알고리즘을 이용하여 상기 제1 출력 데이터를 획득하고, 상기 제1 출력 데이터를 상기 제3 블록에 대한 입력 데이터로서 상기 제3 블록에 전달하는, 회로 모듈.
  7. 제1 항에 있어서, 상기 회로 모듈은 상기 생체 정보 데이터가 수신되는 주변 환경에 대한 정보를 수집하는 환경정보 수집부; 를 더 포함하고,
    상기 프로세서는, 상기 수집된 주변 환경에 대한 정보를 이용하여 상기 하나 이상의 생체 정보 처리 알고리즘 중 하나를 선택하는, 회로 모듈.
  8. 제1 항에 있어서, 상기 생체 정보 수신부는 서로 다른 복수의 생체 정보 데이터를 수신하고,
    상기 프로세서는, 상기 복수의 생체 정보 데이터 각각을 상기 복수의 생체 정보 처리 하드웨어 블록 중 적어도 하나를 이용하여 처리하는, 회로 모듈.
  9. 생체 정보를 처리하는 회로 모듈에 있어서,
    생체 정보 데이터를 수신하는 생체 정보 수신부;
    상기 수신된 생체 정보 데이터를 처리하기 위한 제1 생체 정보 처리 알고리즘이 저장된 메모리;
    상기 메모리에 저장된 제1 생체 정보 알고리즘을 수행하는 프로세서; 및
    순차적으로 연결되어, 제1 생체 정보 처리 알고리즘에 포함된 적어도 하나의 로직을 수행하도록 구성되고, 마지막 블록을 제외한 각 블록의 출력 데이터는 다음 블록의 입력 데이터로 이용되는, 복수의 생체 정보 처리 하드웨어 블록들; 을 포함하고,
    상기 프로세서는, 상기 복수의 생체 정보 처리 하드웨어 블록들 중 상기 제1 생체 정보 처리 알고리즘의 적어도 하나의 로직을 수행하는 제1 블록을 선택하고, 상기 제1 블록에 제1 입력 데이터를 전달하고, 상기 제1 블록으로부터 제1 출력 데이터를 수신하는, 회로 모듈.
  10. 생체 정보 데이터를 획득하는 카메라;
    회로 모듈; 및
    상기 카메라를 이용하여 획득된 생체 정보를 상기 회로 모듈이 처리한 결과를 외부로 전송하는 출력부; 를 포함하고,
    상기 회로 모듈은,
    상기 카메라를 이용하여 획득된 생체 정보 데이터를 수신하는 생체 정보 수신부;
    상기 수신된 생체 정보 데이터를 처리하기 위한 하나 이상의 생체 정보 처리 알고리즘이 저장된 메모리;
    순차적으로 연결되어, 제1 생체 정보 처리 알고리즘에 포함된 적어도 하나의 로직을 수행하도록 구성되고, 마지막 블록을 제외한 각 블록의 출력 데이터는 다음 블록의 입력 데이터로 이용되는, 복수의 생체 정보 처리 하드웨어 블록들; 및
    상기 메모리에 저장된 하나 이상의 생체 정보 처리 알고리즘 중에서 상기 제1 생체 정보 처리 알고리즘과 적어도 하나의 상이한 로직을 포함하는 제2 생체 정보 처리 알고리즘을 선택하고, 상기 복수의 생체 정보 처리 하드웨어 블록들 중 상기 적어도 하나의 상이한 로직에 대응하는 제1 블록을 선택하고, 상기 제1 블록에 대한 제1 입력 데이터를 획득하고, 상기 제1 입력 데이터 및 상기 제1 생체 정보 처리 알고리즘을 이용하여 제1 출력 데이터를 획득하고, 상기 획득된 제1 출력 데이터로 상기 제1 블록의 출력 데이터를 대체하는 프로세서; 를 포함하는, 생체 정보 처리 장치.
PCT/KR2017/011763 2016-10-28 2017-10-24 생체 정보를 처리하는 회로 모듈 및 이를 포함하는 생체 정보 처리 장치 WO2018080132A1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR10-2016-0142117 2016-10-28
KR20160142117 2016-10-28
KR10-2016-0171814 2016-12-15
KR1020160171814A KR101896500B1 (ko) 2016-10-28 2016-12-15 생체 정보를 처리하는 회로 모듈 및 이를 포함하는 생체 정보 처리 장치

Publications (1)

Publication Number Publication Date
WO2018080132A1 true WO2018080132A1 (ko) 2018-05-03

Family

ID=62023798

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2017/011763 WO2018080132A1 (ko) 2016-10-28 2017-10-24 생체 정보를 처리하는 회로 모듈 및 이를 포함하는 생체 정보 처리 장치

Country Status (1)

Country Link
WO (1) WO2018080132A1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002203908A (ja) * 2001-01-05 2002-07-19 Seiko Epson Corp 電子装置及び電子装置の製造方法
JP2004192544A (ja) * 2002-12-13 2004-07-08 Casio Comput Co Ltd 画像照合装置、画像照合方法、画像照合プログラム
JP2009129252A (ja) * 2007-11-26 2009-06-11 Dainippon Printing Co Ltd 生体認証装置、生体認証方法およびコンピュータプログラム
KR20120013886A (ko) * 2010-08-06 2012-02-15 허니웰 인터내셔널 인코포레이티드 안구 및 홍채 처리 시스템 및 방법
KR20150068264A (ko) * 2013-12-10 2015-06-19 삼성전자주식회사 가변 파이프라인을 가지는 프로세서, 및 시스템-온-칩

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002203908A (ja) * 2001-01-05 2002-07-19 Seiko Epson Corp 電子装置及び電子装置の製造方法
JP2004192544A (ja) * 2002-12-13 2004-07-08 Casio Comput Co Ltd 画像照合装置、画像照合方法、画像照合プログラム
JP2009129252A (ja) * 2007-11-26 2009-06-11 Dainippon Printing Co Ltd 生体認証装置、生体認証方法およびコンピュータプログラム
KR20120013886A (ko) * 2010-08-06 2012-02-15 허니웰 인터내셔널 인코포레이티드 안구 및 홍채 처리 시스템 및 방법
KR20150068264A (ko) * 2013-12-10 2015-06-19 삼성전자주식회사 가변 파이프라인을 가지는 프로세서, 및 시스템-온-칩

Similar Documents

Publication Publication Date Title
WO2022124701A1 (en) Method for producing labeled image from original image while preventing private information leakage of original image and server using the same
WO2020122403A1 (ko) 블록체인을 기반으로 동물 관련 서비스 방법 및 이러한 방법을 수행하는 장치
WO2017099427A1 (ko) 손가락 마디 및 지정맥 기반의 융합형 생체 인증 방법 및 그 장치
WO2016163755A1 (ko) 품질 측정 기반의 얼굴 인식 방법 및 장치
WO2014061895A1 (ko) 생체정보인식 기반의 전자서명 방법 및 생체정보인식 기반으로 전자서명된 전자문서를 검증하기 위한 방법, 이와 같은 방법을 이용한 단말, 서버 및 컴퓨터 판독 가능한 기록 매체
US11544967B2 (en) Image sensor with inside biometric authentication and storage
WO2019139420A1 (ko) 전자 장치, 서버 및 그 제어 방법
WO2010041836A2 (en) Method of detecting skin-colored area using variable skin color model
WO2021025449A1 (en) Electronic device operating encryption for user data
WO2021157794A1 (ko) 도어락을 제어하는 장치 및 방법
WO2023128342A1 (ko) 동형 암호화된 음성을 이용한 개인 식별 방법 및 시스템
WO2020206899A1 (zh) 基于时间戳的身份验证方法、装置、设备及存储介质
WO2013035927A1 (ko) 홍채이미지 정보를 포함하는 일회용 비밀번호가 탑재된 스마트카드
WO2019147105A1 (ko) 전자 장치와 외부 전자 장치 및 이를 포함하는 시스템
WO2018128328A2 (ko) 생체 정보를 처리하는 회로 모듈 및 이를 포함하는 생체 정보 처리 장치
WO2018080132A1 (ko) 생체 정보를 처리하는 회로 모듈 및 이를 포함하는 생체 정보 처리 장치
WO2023038172A1 (ko) 멀티 모달 센서를 이용한 심박수 측정이 가능한 출입 통제 인증 시스템 및 방법
WO2016108562A1 (ko) 지문 정보의 코딩 및 인식 시스템, 그리고 그 구동 방법
WO2018128329A1 (ko) 하나 이상의 생체 정보를 처리하는 회로 모듈 및 이를 포함하는 생체 정보 처리 장치
WO2020166855A1 (en) Electronic device and control method thereof
WO2020022597A1 (en) Apparatus for controlling fingerprint registration and fingerprint authentication, and method of driving the same
WO2021049681A1 (ko) 클라우드 서버를 기초로 인증을 수행하는 전자 장치 및 그 제어 방법
WO2023140519A1 (ko) 얼굴 개인정보 보호 기술을 이용한 기계학습 데이터베이스 구축 시스템
WO2018088649A1 (ko) 글린트 검출 방법
WO2019151667A1 (ko) 자동 응답 시스템으로 개인 정보를 전송하기 위한 장치 및 방법

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 17864341

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 17864341

Country of ref document: EP

Kind code of ref document: A1