[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

WO2016039593A1 - 반도체 발광소자의 제조 방법 - Google Patents

반도체 발광소자의 제조 방법 Download PDF

Info

Publication number
WO2016039593A1
WO2016039593A1 PCT/KR2015/009619 KR2015009619W WO2016039593A1 WO 2016039593 A1 WO2016039593 A1 WO 2016039593A1 KR 2015009619 W KR2015009619 W KR 2015009619W WO 2016039593 A1 WO2016039593 A1 WO 2016039593A1
Authority
WO
WIPO (PCT)
Prior art keywords
light emitting
semiconductor light
encapsulant
emitting chip
base
Prior art date
Application number
PCT/KR2015/009619
Other languages
English (en)
French (fr)
Inventor
전수근
백승호
이다래
김봉환
정동소
Original Assignee
주식회사 세미콘라이트
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020140121193A external-priority patent/KR101609766B1/ko
Priority claimed from KR1020140121191A external-priority patent/KR20160031634A/ko
Priority claimed from KR1020140121190A external-priority patent/KR101741733B1/ko
Priority claimed from KR1020140128478A external-priority patent/KR20160052816A/ko
Priority claimed from KR1020140128481A external-priority patent/KR101626904B1/ko
Priority claimed from KR1020140144087A external-priority patent/KR101638124B1/ko
Priority claimed from KR1020140144088A external-priority patent/KR101638125B1/ko
Priority to US15/510,585 priority Critical patent/US10411176B2/en
Priority to CN201580048716.1A priority patent/CN106688115B/zh
Application filed by 주식회사 세미콘라이트 filed Critical 주식회사 세미콘라이트
Publication of WO2016039593A1 publication Critical patent/WO2016039593A1/ko
Priority to US16/519,546 priority patent/US10930832B2/en
Priority to US16/519,467 priority patent/US10763415B2/en

Links

Images

Classifications

    • H01L33/62—
    • H01L33/52—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67144—Apparatus for mounting on conductive members, e.g. leadframes or conductors on insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67271—Sorting devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H01L21/682—Mask-wafer alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H01L33/0095—
    • H01L33/505—
    • H01L33/54—
    • H01L33/60—
    • H01L2933/0041—
    • H01L2933/005—
    • H01L2933/0066—
    • H01L33/20—
    • H01L33/486—

Definitions

  • the present disclosure generally relates to a semiconductor light emitting device and a method of manufacturing the same, and more particularly, to a semiconductor light emitting device and a method of manufacturing the same, which reduce defects and improve process efficiency.
  • Examples of the semiconductor light emitting device include a group III nitride semiconductor light emitting device (eg, an LED).
  • the group III nitride semiconductor consists of a compound of Al (x) Ga (y) In (1-x-y) N (0 ⁇ x ⁇ 1, 0 ⁇ y ⁇ 1, 0 ⁇ x + y ⁇ 1).
  • GaAs type semiconductor light emitting elements used for red light emission, etc. are mentioned.
  • Semiconductor light emitting devices are manufactured through an epitaxial process, a chip formation process, and a package process.
  • defective products are caused by various unexpected causes. If the defects generated in each manufacturing process are not properly removed, the defective product is unnecessarily passed through a subsequent process, thereby lowering the production efficiency.
  • FIG. 1 is a view for explaining an example of a process for producing a semiconductor light emitting chip from a wafer, a plurality of wafers using a raw material such as silicon or sapphire to make a raw wafer, and having a PN junction through the epitaxial growth process on the raw wafer; Growing a semiconductor layer. Thereafter, an epi wafer 1 having a semiconductor light emitting chip is formed through an electrode, an etching process, a protective film, and the like (see FIG. 1A). Then, as shown in FIGS. 1B and 1C, the epi wafer 1 is formed. Is attached to the dicing tape 3 and separated into individual semiconductor light emitting chips 101 by a scribing process, as shown in FIG. 1D.
  • the semiconductor light emitting chip 101 may be sorted on, and then subjected to an external appearance inspection.
  • FIG. 2 is a view for explaining an example of a process of manufacturing a semiconductor light emitting device package using a semiconductor light emitting chip.
  • a die bonder 501 is shown in the packaging process.
  • a semiconductor light emitting device package is produced as shown in Figure 2b through wire bonding, phosphor encapsulation, characteristic test, trimming, taping and the like.
  • the semiconductor light emitting device package may be manufactured by mounting the semiconductor light emitting chip 101 on a submount in which an external electrode such as a PCB is formed by the SMD method.
  • the process of attaching the semiconductor light emitting chip 101 to a lead frame (for example, 4), a PCB, or a circuit tape is called die bonding, and the equipment used is called a die bonder (for example, 501). Since the size of the semiconductor light emitting chip 101 tends to be smaller, more precise precision of the bonding position and angle of the semiconductor light emitting chip 101 is required.
  • FIG. 3 is a view for explaining an example of a semiconductor light emitting chip arranged on a tape by a shooter.
  • the semiconductor light emitting chip 101 is a specification required for a post process such as a package process. It is provided to be shot.
  • the shooter 5 arranges the semiconductor light emitting chip 101 in rows and columns indicated at some intervals relative to the semiconductor light emitting chip 101 initially arranged on the flat tape 13. In the arrangement process, the angle of the semiconductor light emitting chip 101 may be slightly distorted 15, and as the shooter 5 operates at high speed, the semiconductor light emitting chip 101 may be emptied from the tape 13. The place 14 may also occur. Alternatively, the defective semiconductor light emitting chip 16 is pulled out and a void is also generated. If the operation of the shooter 5 is made low in order to reduce such a problem, there is a problem that the process time increases.
  • the quality of the product can be greatly affected by the method of the post process.
  • the die bonder 501 has a shape of an electrode of the semiconductor light emitting chip 101 bonded to the tape 13. Recognize the shape of the lead frame 4, the position, angle, etc. can be corrected and joined. Therefore, unless the arrangement state of the semiconductor light emitting chip 101 by the shooter 5 is badly bad, it does not greatly affect the package process.
  • the post-process uses the semiconductor light emitting chip 101 arranged on the tape 13 as it is in the process or rearranges it to the required specification using the shooter 5, the semiconductor light emitting chip whose angle is shifted beyond the tolerance. Since 101 needs to be corrected again and the semiconductor light emitting chip 101 needs to further fill the space 14, the process efficiency may be lowered.
  • the semiconductor light emitting device includes a substrate 1200, LED and the encapsulant 1000.
  • the LED is in the form of a flip chip, the growth substrate 100, the first semiconductor layer 300 having a first conductivity on the growth substrate 100, and an active layer that generates light through recombination of electrons and holes.
  • a second semiconductor layer 500 having a second conductivity different from the first conductivity is sequentially deposited.
  • a metal reflective film 950 is formed on the second semiconductor layer 500 to reflect light toward the growth substrate 100, and an electrode 800 is formed on the etched and exposed first semiconductor layer 300.
  • the encapsulant 1000 contains phosphors and is formed to surround the growth substrate 100 and the semiconductor layers 300, 400, and 500. LEDs are bonded by conductive adhesives 830 and 970 to substrates 1200 provided with electrical contacts 820 and 960.
  • FIG. 5 is a view illustrating an example of a method of manufacturing the semiconductor light emitting device shown in US Patent No. 6,650,044.
  • a plurality of LEDs 2A-2F are disposed on a substrate 1200.
  • the substrate 1200 is made of silicon, and the growth substrate 100 of each LED (see FIG. 4) is made of sapphire or silicon carbide.
  • Electrical contacts 820 and 960 are formed in the substrate 1200, and each LED is bonded to the electrical contacts 820 and 960.
  • the substrate 1200 includes the stencil 6 having the openings 8A-8F corresponding to each LED, and then forms an encapsulant 1000 (refer to FIG. 4) to expose a portion of the electrical contacts 820 and 960. do.
  • the stencil 6 is removed and the curing process is performed, the substrate 1200 is sawed or scribed to be separated into individual semiconductor light emitting devices.
  • FIG. 6 is a view for explaining a problem when forming encapsulation materials for a plurality of semiconductor light emitting chips at one time.
  • the guide 21 is disposed at the edge of the tape 13 or the substrate and a plurality of encapsulation materials 17 are provided.
  • the semiconductor light emitting chip 101 may be covered and the encapsulant 17 may be pushed and planarized.
  • the semiconductor light emitting chip 101 may have a space 14 on the tape 13.
  • a phenomenon in which the encapsulant 17 is slightly squeezed down from the space 14 of the semiconductor light emitting chip 101 may occur.
  • the encapsulant 17 around the semiconductor light emitting chip 101 may be formed. It has a bad effect.
  • the encapsulant 17 may be formed without removing the defective semiconductor light emitting chip 16 to avoid affecting the encapsulant 17 state. In this case, however, the defective semiconductor light emitting element must be taken out by appearance inspection, and thus additional process water is added, and the material is wasted.
  • the encapsulant 17 may be cut by the cutter 31 and separated into individual semiconductor light emitting devices.
  • the cutting surface of the encapsulant 17 by the cutter 31 is broken by the cutter 31, so that the light extraction efficiency is lowered.
  • the arrangement of the semiconductor light emitting chip 101 on the tape 13 is slightly distorted, there is a problem that a defect occurs in a plurality of semiconductor light emitting devices during cutting by the cutter 31.
  • a method of manufacturing a semiconductor light emitting device comprising: providing a mask having a plurality of openings formed on a base; Placing a semiconductor light emitting chip on a base exposed through each opening by using a device transfer device that recognizes a shape of a mask and corrects a position where the device is to be placed; And supplying an encapsulant to each of the openings using a mask as a dam.
  • a semiconductor light emitting chip semiconductor light
  • a semiconductor chip comprising: a light emitting chip; comprising: a semiconductor light emitting chip on a mask having a bonding force control film formed on a surface thereof and a base exposed through each opening such that the semiconductor light emitting chip is removed from the mask without being damaged; Supplying an encapsulant to each opening to cover the semiconductor light emitting chip and to contact the bonding force control film; And removing the encapsulant and the semiconductor light emitting chip from the mask in a state in which the encapsulant and the semiconductor light emitting chip are combined with each other.
  • a semiconductor light emitting chip comprising a mask having a plurality of openings, and positioned at each opening and having an electrode preparing an assembly including a light emitting chip, and an encapsulant provided in each opening to surround the semiconductor light emitting chip to expose the electrode; Providing a photometer on a side opposite to the electrode side for receiving light from the semiconductor light emitting chip; And measuring light from the semiconductor light emitting chip by using a photometer, wherein a mask around the semiconductor light emitting chip reflects a part of light from the semiconductor light emitting chip to the photometer, and the light is incident on an encapsulant adjacent to the mask. Measuring the light from the semiconductor light emitting chip by blocking it from being provided, there is provided a test method for a semiconductor light emitting device comprising a.
  • a semiconductor light emitting chip electrode having a plurality of semiconductor layers and electrodes for transmitting current to the plurality of semiconductor layers is exposed.
  • the semiconductor light emitting element is characterized in that the exposed surface of the surface, the surface of the encapsulant around the electrode, and the lower surface of the metal bonding portion are connected as surfaces.
  • a first semiconductor layer having a first conductivity, a second having a second conductivity different from the first conductivity, and the like in a semiconductor light emitting device, a first semiconductor layer having a first conductivity, a second having a second conductivity different from the first conductivity, and the like. And a semiconductor layer, a plurality of semiconductor layers having an active layer interposed between the first semiconductor layer and the second semiconductor layer and generating light by recombination of electrons and holes, and an electrode for transmitting current to the plurality of semiconductor layers.
  • a semiconductor light emitting chip an encapsulation material surrounding the semiconductor light emitting chip to expose the electrode; And a metal junction part fixed to the encapsulant while being separated from the semiconductor light emitting chip, the metal junction part having a bottom surface exposed in the direction in which the electrode is exposed, wherein the exposed surface of the electrode and the bottom surface of the junction part are in contact with the outside.
  • a semiconductor light emitting device is provided, wherein the exposed surface of the substrate, the surface of the encapsulant around the electrode, and the lower surface of the junction portion are connected as surfaces.
  • a semiconductor light emitting chip semiconductor light
  • a dam formed with an opening on a base and a base exposed by the opening. and a semiconductor light emitting chip on the dam and the base exposed by the opening.
  • a method of manufacturing a semiconductor light emitting device comprising: providing a dam having an opening formed on a base and a first encapsulant on a base exposed by the opening; ; And placing the semiconductor light emitting chip on the first encapsulation material, the first semiconductor layer having the first conductivity, the second semiconductor layer having the second conductivity different from the first conductivity, and the first semiconductor layer and the second semiconductor layer.
  • a semiconductor light emitting chip comprising a plurality of semiconductor layers having an active layer interposed between and having an active layer for generating light by recombination of electrons and holes, and at least one electrode for supplying current to the plurality of semiconductor layers. And placing the semiconductor light emitting chip in the first encapsulant such that the plurality of semiconductor layers exposed on the substrate and opposite sides of the at least one electrode contact the first encapsulant.
  • a first semiconductor layer having a first conductivity, a second having a second conductivity different from the first conductivity, and the like A plurality of semiconductor layers having a semiconductor layer and an active layer interposed between the first semiconductor layer and the second semiconductor layer and generating light by recombination of electrons and holes; At least one electrode formed on one side of the plurality of semiconductor layers to supply current to the plurality of semiconductor layers; And covering the plurality of semiconductor layers on opposite sides of the at least one electrode such that a portion of the side surfaces of the plurality of semiconductor layers between the at least one electrode side and the opposite side of the at least one electrode is exposed based on the plurality of semiconductor layers.
  • a semiconductor light emitting device comprising: a sealing material.
  • a method of manufacturing a semiconductor light emitting device comprising: providing a first dam having an opening formed on a first base; Placing a semiconductor light emitting part on the first base exposed through the opening; a first semiconductor layer having a first conductivity, a second semiconductor layer having a second conductivity different from the first conductivity, and a first semiconductor layer and a second semiconductor; A plurality of semiconductor layers having an active layer interposed between the layers, the active layer generating light by recombination of electrons and holes, at least one electrode for supplying current to the plurality of semiconductor layers, and a plurality of electrodes on opposite sides of the at least one electrode Placing a semiconductor light emitting part on the first base such that the semiconductor light emitting part including the first encapsulant covering the semiconductor layer of the first encapsulation material faces the first base and faces at least one electrode upward; Forming a second encapsulant between the first dam and the semiconductor light emitting part;
  • a first semiconductor layer having a first conductivity, a second conductivity different from the first conductivity A plurality of semiconductor layers having a second semiconductor layer, and an active layer interposed between the first semiconductor layer and the second semiconductor layer and generating light by recombination of electrons and holes; At least one electrode formed on one side of the plurality of semiconductor layers to supply current to the plurality of semiconductor layers; A first encapsulation material surrounding the plurality of semiconductor layers to expose at least one electrode; A second encapsulant enclosing the first encapsulant such that the at least one electrode is exposed and the first encapsulant is exposed to the opposite side of the at least one electrode; At least one electrode and at least one conductive portion formed on a portion of the second encapsulant exposed to at least one electrode side; semiconductor light emitting device is provided comprising a.
  • FIG. 1 is a view for explaining an example of a process for producing a semiconductor light emitting chip from a wafer
  • FIG. 2 is a view for explaining an example of a process of manufacturing a semiconductor light emitting device package using a semiconductor light emitting chip
  • sorter 3 is a view for explaining an example of a semiconductor light emitting chip arranged on a tape by a sorter (sorter),
  • FIG. 4 is a view showing an example of a semiconductor light emitting device shown in US Patent No. 6,650,044;
  • FIG. 5 is a view showing an example of a method of manufacturing a semiconductor light emitting device shown in US Patent No. 6,650,044;
  • FIG. 6 is a view for explaining a problem when forming the sealing material for a plurality of semiconductor light emitting chips at once
  • FIG. 7 to 12 are views for explaining an example of a method of manufacturing a semiconductor light emitting device according to the present disclosure.
  • FIG. 13 is a view for explaining examples of a form in which an encapsulant is provided in an opening and cured in a method of manufacturing a semiconductor light emitting device according to the present disclosure
  • FIG. 14 is a view for explaining another example of the method of manufacturing the semiconductor light emitting device according to the present disclosure.
  • 15 is a view for explaining another example of a method of manufacturing a semiconductor light emitting device according to the present disclosure.
  • 16 and 17 are views illustrating an example of a method of inspecting a semiconductor light emitting device according to the present disclosure
  • FIG. 18 is a view for explaining another example of a method of manufacturing a semiconductor light emitting device according to the present disclosure.
  • 19 to 21 are views for explaining another example of a method of manufacturing a semiconductor light emitting device according to the present disclosure.
  • 22 is a view for explaining another example of a method of manufacturing a semiconductor light emitting device according to the present disclosure.
  • FIG. 23 is a view for explaining another example of a method of manufacturing a semiconductor light emitting device according to the present disclosure.
  • 24 is a view for explaining another example of a semiconductor light emitting device and a method of manufacturing the same according to the present disclosure
  • 25 is a view for explaining still another example of the semiconductor light emitting device according to the present disclosure.
  • 26 is a view for explaining another example of a method of manufacturing a semiconductor light emitting device according to the present disclosure.
  • FIG. 27 is a view for explaining another example of a method of manufacturing a semiconductor light emitting device according to the present disclosure.
  • 29 is a view for explaining another example of a method of manufacturing a semiconductor light emitting device according to the present disclosure.
  • FIG. 30 is a view for explaining another example of a semiconductor light emitting device and a method of manufacturing the same according to the present disclosure
  • 31 is a view for explaining another example of a method of manufacturing a semiconductor light emitting device according to the present disclosure.
  • 32 is a view for explaining another example of a method of manufacturing a semiconductor light emitting device according to the present disclosure.
  • 33 is a view for explaining still another example of a semiconductor light emitting device and a method of manufacturing the same according to the present disclosure
  • 34 is a view for explaining still another example of a semiconductor light emitting device and a method of manufacturing the same according to the present disclosure
  • 35 is a view for explaining another example of a method of manufacturing a semiconductor light emitting device according to the present disclosure.
  • 36 is a view for explaining another example of a semiconductor light emitting device according to the present disclosure.
  • FIG. 37 is a view for explaining an example of a process of placing a semiconductor light emitting chip in a first encapsulant formed in an opening;
  • 38 is a view for explaining an example in which the device transfer device corrects an angle and a position by recognizing a shape or a pattern of a dam;
  • 39 is a view for explaining an example of a dam provided in a base in the method of manufacturing a semiconductor light emitting device according to the present disclosure.
  • 40 is a view for explaining an example of a method of providing a dam and the first encapsulant 180 on the base
  • 41 is a view for explaining another example of the method of manufacturing the semiconductor light emitting device according to the present disclosure.
  • FIG. 43 is a view for explaining still another example of a semiconductor light emitting device according to the present disclosure.
  • 44 is a view for explaining another example of a semiconductor light emitting device and a method of manufacturing the same according to the present disclosure
  • FIG. 45 is a view for explaining an example of a process of forming a conductive portion described with reference to FIG. 44;
  • 46 is a view for explaining still another example of a method of manufacturing a semiconductor light emitting device according to the present disclosure.
  • FIGS. 48 and 49 are views illustrating an example of a method of inspecting a semiconductor light emitting device according to the present disclosure
  • 50 is a view for explaining examples of a method of separating a semiconductor light emitting device from a base and a dam;
  • 51 is a view for explaining another example of a semiconductor light emitting device and a method of manufacturing the same according to the present disclosure
  • FIG. 52 is a view for explaining still another example of a semiconductor light emitting device and a method of manufacturing the same according to the present disclosure
  • 53 is a view for explaining another example of a semiconductor light emitting device and a method of manufacturing the same according to the present disclosure
  • FIG. 7 to 12 are diagrams for explaining an example of a method of manufacturing a semiconductor light emitting device according to the present disclosure, in the method of manufacturing a semiconductor light emitting device, as shown in FIG.
  • FIG. 9B exposure to each opening 305 is performed using an element transfer device 501 that recognizes the shape, pattern, or boundary of the mask 301 and corrects the position and angle at which the element is to be placed.
  • the semiconductor light emitting chip 101 is placed on the base 201.
  • the encapsulant 170 is supplied to each opening 305 using the mask 301 as a dam.
  • a mask 301 is first placed on the base 201.
  • the mask 301 may be recognized as a pattern for correcting the position or angle at which the device transfer device 501 is to place the semiconductor light emitting chip 101, and functions as a dam of the encapsulant 170. Since the mask 301 and the opening 305 are a precisely formed frame with a very high accuracy in advance, the mask 301 is used according to the instructions at that time using a shooter (for example, see FIG. 2). The accuracy of alignment of the semiconductor light emitting chip 101 is higher than that of arranging the devices on the base 201 or the flat tape 13 (see FIG. 3), which is not provided.
  • the semiconductor light emitting chip 101 is attached to the tape 13 and the semiconductor light emitting chip 101 is provided to the element transfer device 501 (see FIG. 9A)
  • the element transfer does not need to be made and provided in a state exactly matching the required standard.
  • the device 501 can recognize the space where the semiconductor light emitting chip 101 is empty (see FIG. 9A) and transfer another semiconductor light emitting chip 101, and corrects the misaligned angle of the semiconductor light emitting chip 101 to the base. 201 can be placed. Therefore, the burden on providing the semiconductor light emitting chip 101 to the element transfer device 501 is reduced.
  • a flip chip is suitable as the semiconductor light emitting chip 101, but it does not exclude a lateral chip or a vertical chip.
  • the semiconductor light emitting chip 101 includes two electrodes 80 and 70 (see FIG. 12) exposed from an encapsulant.
  • Base 201 may be a rigid metal plate or a nonmetal plate, as shown in FIG. 8A, or a flexible film or tape, as shown in FIG. 8B.
  • the metal plate is not particularly limited, and for example, Al, Cu, Ag, Cu-Al alloys, Cu-Ag alloys, Cu-Au alloys, SUS (stainless steel), and the like may be used. Of course you can use it. Plastics can be used as nonmetallic plates, and various colors and light reflectances can be selected.
  • the film or tape is also not particularly limited and is preferably sticky or adhesive and has heat resistance. For example, heat resistant tape, blue tape, or the like may be used, and various colors or light reflectances may be selected.
  • the base 201 on which the semiconductor light emitting chip 101 is arranged is not a semiconductor substrate or another expensive substrate.
  • the mask 301 is a guide of the semiconductor light emitting chip 101 arrangement, an additional pattern forming process is not required for the base 201.
  • the electrodes 80 and 70 of the semiconductor light emitting chip 101 may be directly in contact with external electrodes, or the base may be used for electrical conduction, so that the electrical connection may be performed on the base 201 by deposition or plating.
  • there is no need for additional and additional processes such as forming a conductive layer or additionally forming an electrical contact portion connected to the electrodes 80 and 70 of the semiconductor light emitting chip 101 after removing the base 201.
  • the mask 301 may be a plastic, metal, or plated member, and a plurality of openings 305 are formed.
  • Examples of the material of the mask 301 may be used as examples of the material of the base, but a material that is hard to some extent is preferable to maintain the shape of the mask 301 and the opening 305, and is effective for preventing cracks and cracks. It is preferable to select as. Particularly, as will be described later, at least one of a material, a color, and a light reflectance of the mask 301 and the base 201 may be differently selected from the viewpoint of the element transfer device recognizing the pattern of the mask 301.
  • the base 201 and the mask 301 are pressed against each other by an external force.
  • the clamp 401 may be used to contact the base 201 and the mask 301.
  • the method for contacting the base 201 and the mask 301 is simple, and the clamp 401 can be removed to remove the mask 301 from the base 201.
  • an adhesive material may be variously selected from conductive pastes, insulating pastes, polymer adhesives, and the like, and is not particularly limited. In some temperature ranges, a material that loses adhesion may be easily separated in the temperature range when the base 201 and the mask 301 are separated.
  • the plurality of openings 305 formed in the mask 301 are arranged in a plurality of rows and columns, for example.
  • the top surface of the base 201 is exposed through the opening 305.
  • the number and arrangement of the openings 305 can be appropriately changed as necessary.
  • the opening 305 may follow the shape of the semiconductor light emitting chip 101, but may have a shape different from that of the semiconductor light emitting chip 101.
  • FIG. 9 is a view for explaining an example of the process of placing the semiconductor light emitting chip 101 on the base 201 exposed through the opening 305, the device transfer device 501 is a fixing portion 13 (for example, a tape) Each of the semiconductor light emitting chips 101 is picked up and placed on the base 201 exposed through the opening 305 of the mask 301.
  • an element array device eg, a sorter
  • the device transfer device 501 when the pin or rod hits the semiconductor light emitting chip 101 under the tape 13, the semiconductor light emitting chip 101 falls from the tape 13, and at that moment, the device transfer device 501 emits semiconductor light.
  • the chip 101 may be electrically or vacuum adsorbed.
  • the device transfer device 501 moves over the base 201 to place the semiconductor light emitting chip 101 in each opening 305.
  • the semiconductor light emitting chip 101 is placed so that two electrodes 80 and 70 face the upper surface of the base 201, and thus the two electrodes 80 and 70 are not covered by the encapsulant 170 described later. Do not.
  • any device capable of recognizing a pattern or a shape and correcting a position to be transferred or an angle of an object, similar to a die bonder may be used regardless of its name.
  • FIG. 10 is a diagram for describing examples of a semiconductor light emitting chip.
  • the semiconductor light emitting chip 101 is a flip chip device, a growth substrate 10, a plurality of semiconductor layers 30, 40, and 50.
  • the light reflection layer R and two electrodes 80 and 70 are included.
  • As a group III nitride semiconductor light emitting device for example, sapphire, SiC, Si, GaN and the like are mainly used as the growth substrate 10, and the growth substrate 10 may be finally removed.
  • the plurality of semiconductor layers 30, 40, and 50 may include a buffer layer (not shown) formed on the growth substrate 10, a first semiconductor layer 30 having a first conductivity (eg, Si-doped GaN), and a first conductivity.
  • the second semiconductor layer 50 having another second conductivity is interposed between the first semiconductor layer 30 and the second semiconductor layer 50 and generates light through recombination of electrons and holes.
  • An active layer 40 eg, an InGaN / (In) GaN multi-quantum well structure.
  • Each of the plurality of semiconductor layers 30, 40, and 50 may be formed in multiple layers, and the buffer layer may be omitted.
  • the positions of the first semiconductor layer 30 and the second semiconductor layer 50 may be changed, and are mainly made of GaN in the group III nitride semiconductor light emitting device.
  • the first electrode 80 is in electrical communication with the first semiconductor layer 30 to supply electrons.
  • the second electrode 70 is in electrical communication with the second semiconductor layer 50 to supply holes.
  • a light reflection layer R is interposed between the second semiconductor layer 50 and the electrodes 70 and 80, and the light reflection layer R is an insulating layer, such as SiO 2 , or a distributed bragg reflector. Or a multi-layer structure including an omni-directional reflector (ODR).
  • the metal reflective film R is provided on the second semiconductor layer 50
  • the electrode 70 is provided on the metal reflective film R
  • the first semiconductor layer exposed by mesa etching ( 50 and another electrode 80 may be in communication.
  • the device transfer device 501 described above may recognize the shape or the pattern of the electrodes 70 and 80.
  • FIG. 11 is a view for explaining an example in which an element transfer device recognizes a shape or a pattern of a mask to correct an angle and a position thereof, and the tape 13 is arranged at a high speed by a shooter 5 (see FIG. 2).
  • the semiconductor light emitting chip 101 may have an empty space (see FIG. 3), and there may be a semiconductor light emitting chip 16 (see FIG. 3) arranged to be slightly distorted.
  • the device transfer device 501 may recognize the space 14 and may pick up the semiconductor light emitting chip 101 at a next position.
  • the device transfer device 501 may recognize a pattern (eg, an electrode separation line) of the electrodes 80 and 70 of the semiconductor light emitting chip 101 and correct the angle. In addition, the device transfer device 501 recognizes the shape of the mask 301 and corrects the position or angle as shown in FIG. 11 to accurately place the semiconductor light emitting chip 101 on the base 201 exposed through the opening 305. . To this end, the device transfer device 501 may use a camera or an optical sensor. For example, the base 201 and the mask 301 may be selected from a material or a color, or the surface may be treated to have a difference in light reflectance, and the device transfer device 501 may include the mask 301 and the base 201.
  • a pattern eg, an electrode separation line
  • the difference in contrast, the light reflectance difference, or the difference in the reflected light can be detected or the shape of the opening 305 can be recognized.
  • the device transfer device 501 may indicate a distance or coordinate indicated from at least one of the mask 301 face, edge, and point caused by the opening 305.
  • the semiconductor light emitting chip 101 may be placed at a position on the base 201 corresponding to the semiconductor light emitting chip 101.
  • various methods of recognizing the pattern of the mask 301 or the opening 305 and determining the coordinates on which the semiconductor light emitting chip 101 is to be placed may be designed.
  • the base 201 has no special pattern, and the mask 301 or the opening 305 is used as a reference for the coordinate determination of the semiconductor light emitting chip 101.
  • the alignment of the semiconductor light emitting chip 101 is compared with the case where the elements are arranged at a predetermined interval based on the semiconductor light emitting chip 101 firstly arranged by using the shooter 5 on the flat base 201. Position and angle) are more accurate.
  • FIG. 12 is a view for explaining an example of a method of supplying an encapsulant to each opening using a mask as a dam in the method of manufacturing a semiconductor light emitting device according to the present disclosure.
  • each opening is provided by a dispenser 601.
  • the encapsulant 170 can be supplied for every 305.
  • a method of pushing and encapsulating the encapsulant 170 may be used.
  • FIG. 13 is a view for explaining examples of a form in which an encapsulant is supplied to an opening and cured in the method of manufacturing a semiconductor light emitting device according to the present disclosure.
  • the speed, amount, and the like of supplying the encapsulant 170 to the dispenser 601 are illustrated.
  • the upper surface of the encapsulant 170 may be slightly convex as shown in FIG. 13A. If the encapsulant 170 is formed in such a shape, it may be helpful to make the distribution of light emitted from the semiconductor light emitting chip 101 into a desired shape.
  • the height of the encapsulant 170 lower than that of the mask 301 may be changed as necessary.
  • the mask 301, the encapsulant 170, and the semiconductor light emitting chip 101 are integrally separated from the base 201.
  • the combination of the mask 301, the encapsulant 170, and the semiconductor light emitting chip 101 may be used as an element.
  • the base 201 and the mask 301 are bonded by an adhesive or other method, the mask 301, the encapsulant 170, the semiconductor light emitting chip 101, and the base 201 are integrally formed as semiconductor elements. May be used.
  • the mask 301 may be removed to separate the individual devices, or the mask 301 may be cut to separate the individual devices, or the mask 301 and the base 201 may be cut together to separate the individual devices.
  • the semiconductor light emitting chip 101 may be arranged at a more accurate position and angle by using the mask 301 as a guide pattern of the semiconductor light emitting chip 101 arrangement. Therefore, in the post-process, for example, the separation process into separate elements (eg, sawing, etc.), the occurrence of defects due to the misalignment of the semiconductor light emitting chips 101 is reduced.
  • the mask 301 is disposed on the tape on which the semiconductor light emitting chips 101 are arranged, and a sealing material is supplied.
  • the method according to the present example is efficient because the additional process is not necessary.
  • FIG. 14 is a view for explaining another example of a method of manufacturing a semiconductor light emitting device according to the present disclosure.
  • the semiconductor light emitting chip A phosphor is conformally coated (eg, spray coated) on the surface of 101.
  • the phosphor layer 180 is much smaller in volume or thickness than the encapsulant 170, but may be uniformly coated on the semiconductor light emitting chip 101, and may reduce the amount of phosphor.
  • the thickness of the phosphor layer 180 is about 30um and the thickness of the encapsulant 170 is about 100um ⁇ 200um.
  • a semiconductor layer in which a phosphor layer is formed in each opening 305 of the mask 301 by an element transfer device 501 which first disposes the mask 301 on the base 201, recognizes a pattern, and corrects a position and an angle.
  • the light emitting chip 101 is disposed.
  • the encapsulant 170 is supplied to the opening 305 and cured.
  • the encapsulant 170 may be made of a transparent material (eg, silicon) so as not to contain a phosphor and merely to encapsulate it for protection.
  • the base 201 is separated from the mask 301, the encapsulant 170, and the semiconductor light emitting chip 101. Separation may be achieved by releasing the clamp 401 when the base 201 is a rigid plate, or by striking the base 201 when the base 201 is a film or tape.
  • FIG. 15 is a view for explaining another example of a method of manufacturing a semiconductor light emitting device according to the present disclosure.
  • a plate having a plurality of conductive parts 231 and 233 as shown in FIG. 15A is used as a base 201. do.
  • the base 201 includes a plurality of conductive parts 231 and 233 and an insulating part 235 between the plurality of conductive parts 231 and 233.
  • Each conductive portion 231 and 233 is exposed up and down and is flat.
  • the conductive portions 231 and 233 are passages for electrical conduction and may be heat dissipation passages.
  • the base 201 repeatedly prepares a laminate by laminating a plurality of conductive plates (eg, Al / Cu / Al) using an insulating material such as an insulating adhesive (eg, epoxy). Such a laminate is cut (e.g. wire cutting method) to form a plate-shaped base 201, as shown in FIG. According to the cutting method, the base 201 may be formed to have a long strip shape or may be formed to be wide like a plate. The width of the conductive parts 231 and 235 and the width of the insulating part 235 may be adjusted by changing the thicknesses of the conductive plate and the insulating adhesive.
  • the phosphor layer 180 is formed on the surface of the semiconductor light emitting chip 101 before the semiconductor light emitting chip 101 is placed on the base 201. Thereafter, the mask 301 is first placed on the base 201, and the device transfer device 501 is positioned on the base 201 corresponding to the indicated distance from the edge of the mask 301 due to the recognized opening 305. The semiconductor light emitting chip 101 is placed thereon. At this time, it is sufficient to recognize the opening 305 of the mask 301 as a guide for determining the coordinates of the semiconductor light emitting chip 101, but the conductive portions 231 and 235 may help the coordinate determination together with the mask 301. .
  • the device transfer device 501 may correct the position and angle so that the electrodes 80 and 70 of the semiconductor light emitting chip 101 are between the edge of the mask 301 and the edge of the conductive portions 231 and 235. This prevents the electrodes 80 and 70 of the semiconductor light emitting chip 101 from being placed on the insulator 235 and helps the electrodes 80 and 70 to be placed on different conductive parts 231 and 235, respectively. It may be.
  • the semiconductor light emitting chip 101 is disposed in each opening 305 of the mask 301 by recognizing the electrodes of the opening 305, the conductive parts 231 and 233, and the semiconductor light emitting chip 101. Thereafter, as shown in FIG. 15B, the encapsulant 170 is supplied to the opening 305 and cured.
  • the base 201 may be used without being separated from the encapsulant 170 and the semiconductor light emitting chip 101.
  • the base 201 may be cut such that the plurality of semiconductor light emitting chips 101 and the encapsulant 170 form an array.
  • the base 201 may be cut so that one semiconductor light emitting chip 101, the encapsulant 170, and the base 201 form one semiconductor light emitting device.
  • FIG. 16 and 17 are diagrams illustrating an example of a method of inspecting a semiconductor light emitting device according to the present disclosure.
  • a mask in which a plurality of openings 305 are first formed is shown.
  • 101 is prepared a combination having an encapsulant 170 surrounding.
  • an optical measuring device 701 for receiving light from the semiconductor light emitting chip 101 is provided on the opposite side of the electrodes 80 and 70.
  • current is applied to the electrodes 80 and 70 of the selected semiconductor light emitting chip 101 to measure light from the semiconductor light emitting chip 101 by the photometer 701.
  • the bases 201, the mask 301, the encapsulant 170, and the semiconductor light emitting chip 101 are integrally coupled to each other, and the electrodes 80 and 70 of the semiconductor light emitting chip 101 are integrally coupled to each other.
  • the test may be performed by applying a current to the conductive parts 231 and 233 of the over-conducting base 201.
  • the combination of the semiconductor light emitting chip 101 and the encapsulant 170 is referred to as a semiconductor light emitting device
  • the light emitted from the semiconductor light emitting device is received as much as possible, without any interference from the surroundings. It is preferable to measure. Therefore, it is preferable that the photometer 701 receives not only the light emitted to the opposite sides of the electrodes 80 and 70 but also the light emitted from the side surface of the semiconductor light emitting device.
  • the mask 301 around the encapsulant 170 reflects part of the light from the semiconductor light emitting chip 101 toward the photometer 701, and the mask 301 is adjacent to the encapsulation. Blocking light incident to the ash 170. Since light leaking to the electrodes 80 and 70 may be small, as shown in FIG. 16A, the photometer 705 may be additionally inspected on the electrodes 80 and 70. In the case of FIG. 16B, the probe 707 contacts the conductive portions 231 and 233 of the base 201, and since the base 201 does not leak light toward the electrodes 80 and 70, the additional photometer 705 may be formed. It is unnecessary.
  • the inspection can be performed by moving the photometer 701 or by moving the mask 301, the encapsulant 170, and the assembly of the semiconductor light emitting chip 101.
  • the combination of the mask 301, the encapsulant 170, and the semiconductor light emitting chip 101 may include the mask 301, the encapsulant 170, and the semiconductor light emitting chip 101 described with reference to FIGS. 7 to 15.
  • a binder can be used.
  • an integrating sphere may be used.
  • the integrating spheres 701 and 705 are spherical devices having hollow portions inside, and are devices for receiving light into the hollow portions and measuring their characteristics.
  • the integrating spheres 701 and 705 are formed to protrude a neck into which the light of the semiconductor light emitting element enters, and a material for uniformly reflecting light may be coated on the inner circumferential surface of the integrating sphere including the neck.
  • the type and specific configuration of the integrating sphere can be changed as necessary.
  • an optical characteristic measuring device may be mounted at one side of the outer circumferential surface of the integrating spheres 701 and 705 to be connected to the hollow part of the integrating sphere and measure the characteristics of light collected in the hollow part.
  • the optical characteristic measuring instrument can measure the luminance, wavelength, light intensity, illuminance, spectral distribution, color temperature, color coordinate, etc. of the light emitted from the semiconductor light emitting device, and measure optical properties of the semiconductor light emitting device by measuring at least one of them. do.
  • a spectrometer or a photo detector may be used as the optical property measuring instrument.
  • a stretched, adhesive blue tape or a diced wafer is attached to an upper surface of a white tape, and the tape is attached by vacuum adsorption or the like.
  • the inspection method according to the present example unlike the conventional method, since the mask 301, the encapsulant 170, and the semiconductor light emitting chip 101 are integrally formed with an assembly, the assembly is held or transported, or It is easy to inspect while transferring the optical measuring device 701.
  • the photometric inspection is a conventional error when inspecting the semiconductor light emitting device and the edge of the semiconductor light emitting device on the inner side of the mask 301 Can be removed.
  • a plurality of semiconductor light emitting devices may be attached to and inspected on a tape without the mask 301, or the encapsulant 170 may be encapsulated as a whole and each semiconductor light emitting device may be inspected.
  • a structure generally scattered around the semiconductor light emitting device to be measured is evenly distributed.
  • the scattering of the light is different in the direction with and without the semiconductor light emitting device in the periphery, and as a result, the light is measured differently at the inside and the edge of the tape.
  • the inner semiconductor light emitting element and the edge semiconductor light emitting element are separately placed and inspected in the integrating sphere, light is measured almost similarly.
  • the mask 301 surrounding each semiconductor light emitting device functions as a reflector, there is no difference in conditions at the inner side and the edge, and thus more accurate optical measurement is possible. It is contemplated that the mask 301 may be formed of metal to better function as a reflector or to coat a material with good light reflectivity.
  • FIG. 18 is a view for explaining another example of a method of manufacturing a semiconductor light emitting device according to the present disclosure.
  • a method of manufacturing a semiconductor light emitting device supplies and hardens an encapsulant 170, a mask 301, After separating the encapsulant 170 and the assembly of the semiconductor light emitting chip 101 from the base 201, the semiconductor light emitting device is separated from the mask 301.
  • a method of separation a method of removing the semiconductor light emitting element from the mask 301 may be used.
  • a shooter or similar device may be used to withdraw from the mask 301.
  • the semiconductor light emitting device may be taken out and shot simultaneously based on the inspection result.
  • the semiconductor light emitting device may be damaged if it is pulled out with too strong force, so that the bonding force between the mask 301 and the encapsulant 170 may be removed from the mask 301.
  • 19 to 21 are views for explaining another example of a method of manufacturing a semiconductor light emitting device according to the present disclosure.
  • a mask in which a plurality of openings 305 are formed on a base 201 is illustrated.
  • the semiconductor light emitting chip 101 is placed on the base 201 exposed through the 301 and the openings 305.
  • a mask 301 is used in which a bonding force control film is formed on the surface of the semiconductor light emitting chip 101 to be removed from the mask 301 without being damaged.
  • the bonding force control layer is not only formed on the surface of the mask 301 as a layer, but also includes a form that is sparsely formed or that the bonding force adjusting material is attached to the surface of the mask 301 in the form of particles.
  • the encapsulant 170 is supplied to each of the openings 305 to cover the semiconductor light emitting chip 101 and to contact the bonding force control film.
  • the encapsulant 170 and the semiconductor light emitting chip 101 are removed from the mask 301 in a combined state.
  • the adhesion control film 910 is a release coating layer 910 formed on the surface of the mask 301.
  • the release coating layer 910 may be a spray method or a paint method as shown in FIG. 19A.
  • the release coating may be performed before the mask 301 is provided on the base 201.
  • the release coating may be performed after the mask 301 is disposed on the base 201, in which case the release coating is performed on both the mask 301 and the top surface of the base 201.
  • the mask 301 may be made of both plastic and metal, and the encapsulant 170 may be made of resin or silicon
  • the release coating material may provide release property or lubricity at the time of bonding the resin or silicon to the metal or plastic, and may be heat resistant. It is preferable to have a material having electrical insulation.
  • Such release materials can be selected from a variety of products that are suitable for sale. For example, a spray method may be applied, and the release material may be in the form of an aerosol.
  • the method of providing the mask 301 and the semiconductor light emitting chip 101 on the base 201 may include the mask 301 and the semiconductor light emitting chip 101 on the base 201 first.
  • a semiconductor light emitting chip is formed by first using a mask 301 on a base 201 and then using an element transfer device 501 on the base 201 exposed through the opening 305 of the mask 301.
  • Laying 101 is preferred as it has the same advantages as the examples described in FIGS. 7-15.
  • a device in which the fluorescent layer 180 is coated on the surface of the semiconductor light emitting chip 101 may be used.
  • the dispenser 601 is used as shown in FIG. 20B, or the encapsulant 170 is formed and cured in each opening 305 by pushing the encapsulant 170, and then the base 201 is shown in FIG. 20C.
  • each semiconductor light emitting element is taken out of the mask 301.
  • the method as shown in FIG. 18 may be used.
  • the relief plate 1005 can be used to withdraw.
  • the embossed plate 1005 is provided with protrusions 1007 corresponding to the respective openings 305.
  • the plurality of semiconductor light emitting elements can be pushed out at once by the protrusions 1007, or the tapes can be pasted on the opposite side of the embossed plate 1005 in advance.
  • the protrusion 1007 has an appropriate surface so as not to damage the semiconductor light emitting device, and can be pulled out with an appropriate force without a large force due to the release coating layer 910. Meanwhile, as illustrated in FIGS.
  • the inspection process may be performed before the process of removing the semiconductor light emitting device.
  • the bonding force between the release coating layer 910 and the encapsulant 170 is less than the bonding force between the mask 301 and the encapsulant 170, the bonding force between the release coating layer 910 and the encapsulant 170 is bonded during the inspection process. It is enough to maintain.
  • the mask 301 and the base 201 may be bonded or bonded instead of being brought into contact with the clamp 401.
  • the base 201 includes a plurality of conductive parts 231 and 235 and an insulating part 235 interposed between the plurality of conductive parts, and the plurality of conductive parts 231 and 233 are exposed up and down, and each semiconductor light emitting chip ( Two electrodes 80 and 70 of 101 are bonded to different conductive portions 231 and 233, respectively.
  • the process of removing the semiconductor light emitting device from the mask 301 may be removed from the mask 301 in a state in which the encapsulant 170, the semiconductor light emitting chip 101, and the base 201 are combined.
  • the encapsulant 170 is easily removed from the mask 301 by the bonding force control film or the release coating layer 910, the encapsulant 170 surface is removed by the cutter in the sawing process. It is not a grounded surface, and it is prevented that it is grounded and the light extraction efficiency falls.
  • the accuracy of the alignment is improved by using the mask 301 as a guide of the semiconductor light emitting chip 101 alignment, defects due to misalignment are reduced.
  • the shape of the semiconductor light emitting device is formed according to the shape of the opening 305 of the mask 301.
  • the opening 305 of the mask 301 can be changed into a polygon such as a rectangle (see FIG. 22A), a triangle (see FIG. 22C), a circle (see FIG. 22B), an ellipse, or the like in the plan view, and the encapsulant 170
  • the shape on the top view is also formed of polygons such as squares, triangles, circles, ovals and the like.
  • FIG. 23 is a view for explaining another example of the method of manufacturing the semiconductor light emitting device according to the present disclosure, and the shape of the semiconductor light emitting device is formed according to the shape of the opening 305 of the mask 301.
  • the opening 305 of the mask 301 may have a shape or trapezoidal shape having an inclined surface in cross section (see FIG. 23A), or may be a concave or convex curved surface (see FIGS. 23B and 23C).
  • the cross section of the encapsulant 170 also has a trapezoidal or convex curved surface, or a concave curved surface. Accordingly, the encapsulant 170 may be formed in a lens shape according to a required specification, and may contribute to obtaining a desired light distribution.
  • the long side of the trapezoid may be the side of the electrode 80, 70, or the opposite side thereof.
  • the shape of the encapsulant 170 on the opposite side of the electrodes 80 and 70 may be convex or concave by controlling the process of dispensing the encapsulant 170.
  • the encapsulant 170 is elastic and can be removed from the mask 301 on which the release coating layer 910 is formed.
  • FIG. 24 is a view for explaining another example of a semiconductor light emitting device and a method of manufacturing the same according to the present disclosure.
  • a mask 301 having a release coating layer 910 is prepared, and a base
  • the reflective film 251 is arranged between the 201 and the mask 301.
  • the reflective film 251 corresponds to the opening 305 of the mask 301 but has a smaller opening 255 and is a film having light reflectivity.
  • the semiconductor light emitting chip 101 is placed on the base 201 exposed through the opening 255 of the reflective film 251 by the device transfer device 501 to form an encapsulant 170.
  • the reflective film 251 is bonded to the encapsulant 170 (see FIG. 24B).
  • the base 201 is removed, inspected.
  • Each semiconductor light emitting element is removed from the mask 301.
  • the reflective film 251 exposes the electrodes 80 and 70 at the electrodes 80 and 70, but covers the encapsulant 170 to reflect light.
  • patterning of the reflective layer on the surface of the base 201 may be considered.
  • FIG. 25 is a diagram for describing still another example of the semiconductor light emitting device according to the present disclosure.
  • the semiconductor light emitting device includes a semiconductor light emitting chip 101, an encapsulant 170, and a metal junction 302.
  • the semiconductor light emitting chip 101 includes a plurality of semiconductor layers 30, 40, and 50, and electrodes 80 and 70 transferring current to the plurality of semiconductor layers 30, 40, and 50.
  • the plurality of semiconductor layers 30, 40, and 50 may include a first semiconductor layer 30 having a first conductivity, a second semiconductor layer 50 having a second conductivity different from the first conductivity, and a first semiconductor layer 30. ) And the second semiconductor layer 50, and has an active layer 40 that generates light by recombination of electrons and holes.
  • the encapsulant 170 surrounds the semiconductor light emitting chip 101 to expose the electrodes 80 and 70.
  • the metal junction 302 is fixed to the encapsulant 170 apart from the semiconductor light emitting chip 101 and has a lower surface 304 exposed in the direction in which the electrodes 80 and 70 are exposed.
  • the lower surface 171 and the lower surface 304 of the metal joining portion 302 are connected as a surface. Therefore, the bonding force is improved due to the metal bonding portion 302 as compared with the case where the electrodes 80 and 70 are bonded to the outside.
  • the semiconductor light emitting chip 101 may include a fluorescent layer 180 that exposes two electrodes 80 and 70 and surrounds the plurality of semiconductor layers 30, 40, and 50. The example described in 14a may apply.
  • the encapsulant 170 surrounds the fluorescent layer 180, and examples described above may be used.
  • the encapsulant 170 includes a lower surface 171 through which the two electrodes 80 and 70 are exposed, an upper surface opposite to the two electrodes 80 and 70, and a side surface connecting the lower surface and the upper surface.
  • the exposed surfaces of the electrodes 80 and 70, the lower surface 171 of the encapsulant 170 around the electrodes 80 and 70, and the lower surface 304 of the metal joint 302 are connected as surfaces. Meaning, as shown in FIG. 25A, smoothly so that the electrodes 80, 70 and the lower surface 304 of the metal junction 302 abut together on the outer surface or submount, preferably without unevenness. Or, it means that it is connected smoothly.
  • the present disclosure does not exclude an example in which the lower surface 304 of the metal joint 302 and the lower surface 171 of the encapsulant 170 have a step difference. Examples presented in FIG. 25 without would be preferred.
  • the metal junction portion 302 has substantially the same distance between the exposed surfaces of the electrodes 80 and 70 and the bottom surface 304 of the metal junction portion 302 based on the apex of the top surface of the encapsulant 170, or It is preferable that the exposed surfaces of the 80 and 70, the lower surface 171 of the encapsulant 170, and the lower surface 304 of the metal joining portion 302 are formed flat.
  • the lower surface 171 of the encapsulant 170 is provided with other layers, such as a reflective layer, it may be considered, in this case, other surfaces such as the exposed surface of the electrode (80, 70), the reflective layer around the electrode (80, 70)
  • the side of the layer and the bottom 304 of the metal junction 302 will be continued as a side.
  • the semiconductor light emitting device shown in FIG. 25A may be mounted on a submount 1500, such as a PCB, as shown in FIG. 25B.
  • the two electrodes 80 and 70 and the metal junction portion 302 of the semiconductor light emitting chip 101 may be bonded to the metal pads 1511, 1513, 1515, and 1517 formed on the surface of the submount 1500, respectively.
  • a non-metal junction eg, plastic
  • the metal joint 302 may be used.
  • an adhesive may be interposed between the metal pads 1511, 1513, 1515 and 1517 of the submount 1500 and the two electrodes 80 and 70 and the metal junction 302 of the semiconductor light emitting chip 101. Bonding without adhesive may also be used.
  • the plate 201 includes a first conductive portion 231, a second conductive portion 233, and an insulating portion 235 interposed between the first conductive portion 231 and the second conductive portion 233, The first conductive portion 231, the insulating portion 235, and the second conductive portion 233 are repeatedly formed, and the first conductive portion 231 and the second conductive portion 233 are exposed vertically and are electrically conductive. And a heat dissipation passage. Two electrodes 80 and 70 of the semiconductor light emitting chip 101 are bonded to the first conductive portion 231 and the second conductive portion 233, respectively, as shown in FIG. 25C.
  • the electrode separation line of) correspond to the insulation portion 235.
  • the metal junction portion 302 is a metal-to-metal junction to the other first conductive portion 231 and the second conductive portion 233.
  • the case where the metal joint 302 is bonded to other insulator 235 is also possible.
  • Such a combination of the semiconductor light emitting chip 101, the encapsulant 170, the metal bonding portion 302 and the plate 201 can be viewed as a semiconductor light emitting device.
  • the metal junction 302 may have a ring shape formed around the side surface of the encapsulant 170. In this case, the first conductive portion 231 and the second bonded portion to the two electrodes 80 and 70, respectively, so that the two electrodes 80 and 70 are not generated by the metal junction portion 302 shown in FIG. 25C.
  • the length and / or width of the conductive portion 233 may be adjusted so as not to contact the metal bonding portion 302, or the metal bonding portion 302 may be bonded to the plate 201 using an insulating adhesive.
  • the metal joining part 302 may include a first metal part fixed to the side of the encapsulant 170 and a second metal part fixed to the side of the encapsulant 170 apart from the first metal part. An example is possible.
  • FIG. 26 is a view for explaining another example of the method of manufacturing the semiconductor light emitting device according to the present disclosure, and is an example of the method of manufacturing the semiconductor light emitting device shown in FIG. 25A.
  • a semiconductor light emitting chip 101 is provided on a dam 301 having an opening 305 formed on the base 201 and a base 201 exposed by the opening 305.
  • a dam 301 having an opening 305 formed in the base 201 is first provided, and then a semiconductor is placed on the base 201 exposed through the opening 305, as shown in FIG. 26B.
  • the light emitting chip 101 is placed.
  • the sealing material 170 is supplied to the opening 305.
  • it is preferably cut along the center in the thickness of the dam.
  • a method of cutting a method of cutting the whole from the upper surface to the lower surface of the dam 301 by the cutter 31 may be used.
  • a method of breaking and rest of the rest portion may be used.
  • the encapsulant 170 is not sawed, so that the encapsulant 170 is shredded by the cutter 31 to prevent the light extraction efficiency from being lowered.
  • the base 201 may be cut together with the dam 301, and only a part of the base 201 may be cut by the cutter 31, and then a method of squeezing the base 201 may be performed.
  • a semiconductor light emitting device having a semiconductor light emitting chip 101, an encapsulant 170, and a cut dam 302 is manufactured.
  • the dam 301 may be a metal, a non-metal, or a metal plated material. If the metal is used, the cut dam 302 becomes the metal joint 302 described with reference to FIG. 25.
  • FIG. 27 is a view for explaining another example of the method of manufacturing the semiconductor light emitting device according to the present disclosure, and is an example of the method of manufacturing the semiconductor light emitting device shown in FIG. 25C.
  • a semiconductor light emitting chip 101 is provided on a dam 301 having an opening 305 formed on the base 201 and a base 201 exposed by the opening 305.
  • a dam 301 having an opening 305 formed in the base 201 is first provided, and then a semiconductor is placed on the base 201 exposed through the opening 305, as shown in FIG. 27B.
  • the light emitting chip 101 is placed.
  • the base 201 includes a first conductive portion 231, a second conductive portion 233, and an insulating portion 235 interposed therebetween.
  • Two electrodes 80 and 70 of the semiconductor light emitting chip 101 are bonded to the first conductive portion 231 and the second conductive portion 233, respectively.
  • the dam 301 is made of metal
  • the length or width of the first conductive part 231 and the second conductive part 233 to which the two electrodes 80 and 70 are joined, respectively is adjusted to adjust the length and width of the metal material. It is preferable not to contact the dam 301.
  • an insulating adhesive may be interposed between the first conductive portion 231 and the second conductive portion 233 to which the metal dam 301 and the two electrodes 80 and 70 are joined, respectively.
  • the dam 301 is made of a non-metallic material
  • the first conductive portion 231 and the second conductive portion 233 to which the two electrodes 80 and 70 are joined may be in contact with the dam 301.
  • the sealing material 170 is supplied to the opening 305.
  • the dam 301 is cut
  • the base 201 is cut together with the dam 301, and a method of cutting the whole from the top surface of the dam 301 to the bottom surface of the base 201 by the cutter 31 may be used.
  • a method of breaking and breaking the remaining portion may be used. Accordingly, as shown in FIG. 27C, a semiconductor light emitting device having a semiconductor light emitting chip 101, an encapsulant 170, a metal junction 302 (cut dam), and a base 201 is manufactured.
  • FIG. 28 is a view for explaining another example of a method of manufacturing a semiconductor light emitting device according to the present disclosure.
  • an adhesive or adhesive tape eg, blue tape
  • a plastic sheet or
  • the base 201 such as a metal plate
  • the mask 301 dam
  • the base exposed to the plurality of openings 305 using the element transfer device 501 described above The semiconductor light emitting chips 101 are placed in 201, respectively.
  • the semiconductor light emitting chip 101 is first placed on the base 201, and the encapsulant 170 may be supplied after the mask 301 is provided.
  • the mask 301 may have the advantages described with reference to FIGS. 7 to 17. It is preferable to have 301 first.
  • the encapsulant 170 is provided in each opening 305 in a dispensing or pushing manner, and cured.
  • the inspection process described with reference to FIGS. 16 and 17 may be performed on the assembly of the semiconductor light emitting chip 101, the encapsulant 170, and the mask 301 by removing the base 201.
  • the base 201 is attached to the assembly again or brought into contact with each other using a clamp.
  • the combination may be attached onto a member such as a dicing tape.
  • the mask 301 is cut.
  • the method of cutting the method described in FIG. 26 may be used.
  • the cut mask may be a metal junction 302.
  • the base 201 may also be cut together, but the base 201 may not be cut completely, and the mask 301 may be completely cut to be separated into individual elements, and then the base 201 may be removed as shown in FIG. 28B. It is separated into individual semiconductor light emitting devices. At this time, it is also possible to further attach the tape to the opposite side of the base 201 so that the individual semiconductor light emitting device does not scatter.
  • the mask 301 is first removed after the base 201 is first removed from the assembly of the semiconductor light emitting chip 101, the encapsulant 170, and the mask 301. It is also possible to cut.
  • the base 201 may be removed, and a member such as UV-tape may be attached to the assembly of the semiconductor light emitting chip 101, the encapsulant 170, and the mask 301, and then cut.
  • a member such as UV-tape
  • each semiconductor light emitting device is attached to the UV-tape so that the semiconductor light emitting devices do not scatter, thereby preventing difficulties in the sorting and packaging steps according to characteristics.
  • the adhesive force disappears after the UV-tape irradiation, each semiconductor light emitting device can be easily separated from the UV-tape.
  • FIG. 29 is a view for explaining another example of a method of manufacturing a semiconductor light emitting device according to the present disclosure.
  • Each of the semiconductor light emitting chips 101 is placed on the base 201 that is exposed by the.
  • the encapsulant 170 is provided in each opening 305 in a dispensing or pushing manner, and cured.
  • 16 and 17 may be performed on the combination of the semiconductor light emitting chip 101, the encapsulant 170, the mask 301, and the base 201. Subsequently, as shown in FIG. 29A, the mask 301 and the base 201 around the opening 305 without sticking the tape 208 under the base 201 or sticking the tape as shown in FIG. 29B. To cut. As the method of cutting, the method described in FIG. 27 may be used. When the metal mask 301 is used, the cut mask becomes the metal joint 302. As a result, the individual semiconductor light emitting devices including the semiconductor light emitting chip 101, the encapsulant 170, the metal bonding portion 302, and the cut base 201 are separated.
  • FIG. 30 is a view for explaining another example of a semiconductor light emitting device and a method of manufacturing the same according to the present disclosure.
  • a dam 301 having an opening 305 formed in a base 201 is provided.
  • the dam 301 is formed with a cutting groove 303 around the opening 305.
  • the cutting groove 303 is preferably formed at a predetermined depth from the upper surface of the dam 301 and is formed to surround the opening 305.
  • the cutting groove 303 may be used as a method of stamping the cutting groove 303 to be formed in the dam 301, or an extrusion molding method. Subsequently, as shown in FIG.
  • the semiconductor light emitting chip 101 is placed on the base 201 exposed through the opening 305, and the encapsulant 170 is supplied.
  • the semiconductor light emitting chip 101 may be first placed on the base 201, the dam 301 may be provided, and the encapsulant 170 may be supplied.
  • the dam 301 is cut along the cutting groove 303.
  • a method of cutting a method of breaking along the cutting groove 303, a cutter 31 entering the cutting groove 303 and cutting the dam 301, or a cutter 31 or other
  • a method of breaking and breaking the remaining portion may be used.
  • the cutting grooves 303 are formed at precise intervals in advance and cut along the cutting grooves 303, so that the size of the semiconductor light emitting device is constant.
  • when cutting the entire height or thickness from the lower surface to the upper surface of the dam 301 there is a risk of damage to the device due to a lot of stress or stress caused by external force during the cutting process, but such stress due to the cutting groove The risk of injury or damage is reduced by reducing stress and stress.
  • the time during braking is shortened. As a result, the efficiency of the cutting process is improved and defects are reduced.
  • the height of the remaining dam in the portion of the cutting groove 303 may be approximately 200 ⁇ m or less, but of course the depth of the cutting groove 303 or the cutting groove 303 depending on the overall height of the dam 301.
  • the height of the remaining dams in the part may also vary.
  • the size of the cut groove is not particularly limited, and may be changed as the shape or size of the semiconductor light emitting device or the dam 301 is changed.
  • the base 201 may be cut while the base 201 is present, or the base 201 may be first removed and cut. In the case of including the cutter 31 by the cutting method, the cutting time is shortened due to the cutting groove 303, and the cutting groove 303 may be a reference for alignment of the cutter 31, and the cutting process It can also function to guide the cutter 31. Thus, the efficiency of the cutting process is improved and defects are reduced.
  • the base 201 is removed and separated into a semiconductor light emitting device including a semiconductor light emitting chip 101, an encapsulant 170, and a cut dam 302 as shown in FIG. 30C.
  • the cut dam 302 becomes the metal junction 302 described in FIG. Due to the cutting groove 303, the metal joint 302 has a thicker electrode 80, 70 side than the opposite side of the electrode 80, 70. Therefore, the area of the lower surface 304 of the metal bonding portion 302 is secured to help improve the bonding strength.
  • FIG. 31 is a view for explaining another example of a method of manufacturing a semiconductor light emitting device according to the present disclosure.
  • a dam 301 and an opening having an opening 305 formed on a base 201 are formed.
  • the semiconductor light emitting chip 101 is provided on the base 201 exposed by 305.
  • the base 201 includes a first conductive portion 231, a second conductive portion 233, and an insulating portion 235 interposed therebetween.
  • the dam 301 is formed with a cutting groove 303 in a ring shape around the opening 305, preferably around the opening 305.
  • the encapsulant 170 is supplied to the opening 305 to cover the semiconductor light emitting chip 101.
  • the semiconductor light emitting chip 101 is first placed on the base 201, the dam 301 is provided, and the encapsulant 170 may be supplied.
  • the dam 301 and the base 201 are cut together along the cutting groove 303 to cut the semiconductor light emitting chip 101, the encapsulant 170, the cut dam 302, and the cut as shown in FIG. 31C.
  • the semiconductor light emitting device is separated into a base 201.
  • the method of cutting the method described in FIG. 30 may be used.
  • the cutter 31 may be used to cut the dam 301 and the base 201 together along the cutting groove 303.
  • a method of breaking the remaining part after cutting or scribing from the dam 301 of the cutting groove 303 to a part of the base 201 with the cutter 31 or another scribing device is also possible.
  • a method of breaking along the cutting groove 303 is also possible.
  • the cut dam 302 becomes the metal junction 302 described in FIG.
  • the metal bonding portion 302 may be bonded to the conductive portions 231 and 233 of the base, or may be bonded to the insulating portion (FIG. 295).
  • FIG. 32 is a view for explaining another example of a method of manufacturing a semiconductor light emitting device according to the present disclosure.
  • an adhesive or adhesive tape for example, blue tape
  • a plastic plate for example, a plastic plate
  • a metal plate is illustrated.
  • the base 201 is provided with a mask 301 (dam) described with reference to FIGS. 7 to 17.
  • a cutting groove 303 is formed in the mask 301 between the opening 305 and the opening 305.
  • the cutting groove 303 is preferably formed in a ring shape to surround the opening 305.
  • the semiconductor light emitting chips 101 are placed on the bases 201 exposed through the plurality of openings 305 using the element transfer device 501 described above.
  • the semiconductor light emitting chip 101 is first placed on the base 201, and the encapsulant 170 may be supplied after the mask 301 is provided.
  • the mask 301 may have the advantages described with reference to FIGS. 7 to 17. It is preferable to have 301 first.
  • the sealing material 170 is provided to each opening 305 by dispensing or pushing, and it hardens. Subsequently, the inspection process described with reference to FIGS. 16 and 17 may be performed on the combination of the semiconductor light emitting chip 101, the encapsulant 170, the mask 301, and the base 201.
  • the mask 301 is cut along the cutting groove 303.
  • the method described in FIG. 30 may be used as the cutting method.
  • a semiconductor light emitting device including the semiconductor light emitting chip 101, the encapsulant 170, and the metal bonding portion 302 (cut off mask) is manufactured.
  • the base 201 is part of a semiconductor light emitting device, for example, when the base 201 is a plate in which the first conductive portion 231, the insulating portion 235, and the second conductive portion 233 are continuous, The mask 301 and the base 201 are cut together, and the method described in FIG. 31 may be used as the cutting method.
  • a semiconductor light emitting device including the semiconductor light emitting chip 101, the encapsulant 170, the metal bonding part 302 (cut off mask), and the cut base 201 is manufactured.
  • the shape of the semiconductor light emitting device is formed in accordance with the shape of the opening 305 of the dam 301 or the mask 301 do.
  • the opening 305 of the mask 301 may have a shape or trapezoidal shape having an inclined surface in cross section (see FIG. 33A), or may be a concave or convex curved surface (see FIGS. 33C and 33D).
  • the metal joint 302 in contact with the encapsulant 170 also has an inclined surface, a convex curved surface, or a concave curved surface.
  • the encapsulant 170 can be formed in the form of a lens according to a required specification, and can contribute to obtaining a desired light distribution.
  • the cutting groove 303 formed in the mask 301 is formed.
  • the mask 301 and the base 201 are cut together.
  • FIG. 34 is a view for explaining still another example of a semiconductor light emitting device and a method of manufacturing the same according to the present disclosure
  • the shape of the semiconductor light emitting device is formed according to the shape of the opening 305 of the mask 301.
  • the opening 305 of the mask 301 may be changed into a polygon such as a rectangle (see FIG. 34A), a triangle (see FIG. 34B), or a circle (not shown), an ellipse (not shown), or the like on a plan view.
  • passages 331 are formed in the mask 301 between the openings 305 so that the openings 305 pass through each other, and the encapsulant 170 fills the openings 305 and the passages 331. do.
  • the semiconductor light emitting device having the metal junctions 302a and 302b is formed.
  • the passage 331 causes the metal junction 302 to have one ring.
  • the first metal part 302a and the second metal part 302b fixed to the encapsulant 170 may be separated from each other.
  • the metal joints 302a and 302b may be in contact with different conductive parts 231 and 233 of the plate 201 shown in FIG. 25C, respectively.
  • the first metal part 302a and the second metal part 302b may be semiconductor light emitting chips.
  • the two electrodes 80 and 70 of the 101 are not in contact with the first conductive portion 231 and the second conductive portion 233 which are in contact with each other, thereby preventing electrical bolts.
  • the side of the encapsulant 170 is partially exposed because the height of the metal joint 302 is lower than that of the encapsulant 170.
  • 35 is a view for explaining another example of a method of manufacturing a semiconductor light emitting device according to the present disclosure.
  • a dam 301 and an opening 305 having an opening 305 formed on a base 201 are exposed.
  • the first encapsulant 180 is provided on the base 201.
  • the semiconductor light emitting chip 101 is placed on the first encapsulant 180.
  • the semiconductor light emitting chip 101 includes a first semiconductor layer 30 having a first conductivity, a second semiconductor layer 50 having a second conductivity different from the first conductivity, and a first semiconductor layer 30 and a second semiconductor.
  • At least one electrode (80, 70) for supplying a current is included (see Fig. 36). At least one electrode 80, 70 is exposed upward and semiconductor light emitting is performed such that the plurality of semiconductor layers 30, 40, 50 on the opposite side of the at least one electrode 80, 70 contact the first encapsulant 180.
  • the chip 101 is placed on the first encapsulant 180.
  • the semiconductor light emitting chip 101 is a flip chip, and at least one electrode 80, 70 is formed on one side of the plurality of semiconductor layers 30, 40, 50. ) And a second electrode 70 in electrical communication with the second electrode layer 50.
  • the first electrode 80 is disposed on the opposite side of the first encapsulant 180 based on the plurality of semiconductor layers 30, 40, and 50.
  • the second electrode 70 is exposed upward, and the plurality of semiconductor layers 30, 40, and 50 on opposite sides of the first electrode 80 and the second electrode 70 contact the first encapsulant 180.
  • the first encapsulant 180 may contain a phosphor, and a process of soft curing the first encapsulant 180 before placing the semiconductor light emitting chip 101 on the first encapsulant 180 may be performed. Can be added.
  • the first encapsulant 180 is formed in the opening 305 of the dam 301 as shown in FIG. 35B.
  • the base 201 and the dam 301 may be separated or combined as separate members.
  • the base 201 and the dam 301 may be the bottom and the wall of one frame.
  • the first encapsulant 180 is first formed on the base 201, and the dam 301 is placed on the first encapsulant 180 so that the first opening 305 of the dam 301 is formed.
  • An embodiment in which the encapsulant 180 enters is also possible.
  • the several openings 305 are formed in the dam 301 in FIG. 35, it is of course possible to use the dam 301 which has one opening 305 unlike the present example.
  • a flip chip is suitable as the semiconductor light emitting chip 101, but it does not exclude a lateral chip or a vertical chip.
  • the first encapsulant 180 is supplied to each opening 305 by a method such as dispensing or printing. do.
  • the first encapsulant 180 may contain a phosphor.
  • the height or thickness of the first encapsulant 180 may be adjusted as necessary.
  • the first encapsulation member 180 is formed at a height lower than that of the opening 305.
  • At least a portion of the plurality of semiconductor layers 30, 40, and 50 may be buried in the first encapsulant 180 in the process of placing the semiconductor light emitting chip 101 on the first encapsulant 180.
  • the first encapsulant 180 covers the plurality of semiconductor layers 30, 40, and 50 on opposite sides of the electrodes 80 and 70. As shown in FIG. 35C, the first encapsulant 180 partially covers the side surfaces of the plurality of semiconductor layers 30, 40, and 50 so that the rest of the side surfaces of the plurality of semiconductor layers 30, 40, and 50 may be exposed. have. Alternatively, the side surfaces of the plurality of semiconductor layers 30, 40, and 50 may be entirely covered by the first encapsulant 180. Alternatively, an embodiment in which the plurality of semiconductor layers 30, 40, and 50 only make contact with the first encapsulant 180 without being buried is also possible.
  • the semiconductor light emitting device including the semiconductor light emitting chip 101 and the first encapsulant 180 is separated from the base 201 and the dam 301, thereby manufacturing a semiconductor light emitting device.
  • the first encapsulant 180 containing the phosphor can be thinly formed on the surface of the semiconductor light emitting chip 101, so that the semiconductor light emitting device is formed on a nearly chip scale.
  • the first encapsulant 180 formed in the opening 305 can be used to adjust only the required amount, so that the first encapsulant containing phosphor on the substrate side where most of the light from the semiconductor light emitting chip 101 is emitted. It is advantageous to form the 180 at a uniform thickness and height, and the first encapsulant 180 is prevented from flowing into the first electrode 80 and the second electrode 70.
  • the first encapsulant 180 since the first encapsulant 180 has a bonding force, the first encapsulant 180 is convenient for placing the semiconductor light emitting chip 101.
  • FIG. 36 is a view for explaining an example of a semiconductor light emitting device according to the present disclosure.
  • the semiconductor light emitting device includes a semiconductor light emitting chip 101 and a first encapsulant 180.
  • the semiconductor light emitting chip is formed on one side of the plurality of semiconductor layers 30, 40, 50 and the plurality of semiconductor layers 30, 40, 50 to supply current to the plurality of semiconductor layers 30, 40, 50.
  • One electrode 80, 70 is included.
  • the first encapsulant 180 includes a plurality of semiconductors between at least one electrode 80, 70 and an opposite side of the at least one electrode 80, 70 based on the plurality of semiconductor layers 30, 40, and 50.
  • the plurality of semiconductor layers 30, 40, 50 are covered on the opposite side of the at least one electrode 80, 70 so that a portion of the sides of the layers 30, 40, 50 are exposed.
  • the first encapsulant 180 partially covers the side surfaces of the plurality of semiconductor layers 30, 40, and 50 to expose the rest of the side surfaces of the plurality of semiconductor layers 30, 40, and 50. have.
  • the semiconductor light emitting chip 101 is a flip chip element and includes a growth substrate 10, a plurality of semiconductor layers 30, 40, 50, a light reflection layer R, and electrodes 80, 70. .
  • a group III nitride semiconductor light emitting device for example, sapphire, SiC, Si, GaN and the like are mainly used as the growth substrate 10, and the growth substrate 10 may be finally removed.
  • the plurality of semiconductor layers 30, 40, and 50 may include a buffer layer (not shown) formed on the growth substrate 10, a first semiconductor layer 30 having a first conductivity (eg, Si-doped GaN), and a first conductivity.
  • the second semiconductor layer 50 having another second conductivity is interposed between the first semiconductor layer 30 and the second semiconductor layer 50 and generates light through recombination of electrons and holes.
  • An active layer 40 eg, an InGaN / (In) GaN multi-quantum well structure.
  • Each of the plurality of semiconductor layers 30, 40, and 50 may be formed in multiple layers, and the buffer layer may be omitted.
  • the positions of the first semiconductor layer 30 and the second semiconductor layer 50 may be changed, and are mainly made of GaN in the group III nitride semiconductor light emitting device.
  • the first electrode 80 is in electrical communication with the first semiconductor layer 30 by an electrical connection 81 to supply electrons.
  • the second electrode 70 is in electrical communication with the second semiconductor layer 50 by the electrical connection 71 to supply holes.
  • a light reflection layer R is interposed between the second semiconductor layer 50 and the electrodes 70 and 80, and the light reflection layer R is an insulating layer such as SiO 2 , a distributed bragg reflector (DBR), or omni-directional (ODR). It may have a multilayer structure including a reflector).
  • DBR distributed bragg reflector
  • ODR omni-directional
  • the first encapsulant 180 may contain a phosphor, and the type of the phosphor is selected according to the characteristics of light emitted from the semiconductor light emitting chip 101 and light to be obtained from the semiconductor light emitting device. For example, the method of using a single chip to obtain a white color by applying a fluorescent layer on a blue LED chip (such as a GaN chip or an InGaN chip) or a NUV (near ultraviolet) LED chip has a simple package process and consumes power It is used the most because it can reduce.
  • a blue LED chip such as a GaN chip or an InGaN chip
  • NUV near ultraviolet
  • a white LED emitting white color by using blue light emitted from a blue LED and yellow light obtained by exciting a Y 3 Al 5 O 12 : Ce 3+ (YAG: Ce) fluorescent material by using a part of the light is Is made.
  • a combination of a near-ultraviolet LED and a fluorescent material that converts the near-ultraviolet to blue, green and red is configured to emit light similar to the light distribution of sunlight.
  • FIG. 37 is a view for explaining an example of a process of placing a semiconductor light emitting chip on a first encapsulant formed in an opening. 101 is picked up and preferably placed on the soft cured first encapsulant 180. Prior to this process, a process of providing a plurality of semiconductor light emitting chips 101 on the tape 13 by using an element array device (eg, a sorter) may be preceded. For example, the example illustrated in FIG. Reference may be made. As shown in FIG. 37A, when the pin or rod hits the semiconductor light emitting chip 101 under the tape 13, the semiconductor light emitting chip 101 falls from the tape 13, and at that moment, the element transfer device 501 emits semiconductor light. The chip 101 may be electrically or vacuum adsorbed.
  • an element array device eg, a sorter
  • the device transfer device 501 moves over the base 201 to place the semiconductor light emitting chip 101 on the first encapsulant 180 formed in each opening 305.
  • the electrodes 80 and 70 face upward, and the plurality of semiconductor layers 30, 40, and 50 opposite to the electrodes 80 and 70 contact or partially form the first encapsulant 180. 1 is encapsulated in the encapsulation member 180, so that a part of the side surfaces of the plurality of semiconductor layers 30, 40, and 50 is exposed from the first encapsulant 180.
  • the material of the first encapsulation member 180 in which phosphors are dispersed, the degree of soft curing, and the element transfer device 501 may be adjusted by adjusting an operation.
  • the plurality of semiconductor layers 30, 40, and 50 may be all embedded in the first encapsulant 180 or only to the surface of the substrate 10. Consider the method of embedding to the surface of 10).
  • the dam 301 and the opening 305 are a precisely formed frame with very high accuracy in advance, the dam 301 is used according to the instructions at that time using a shooter (for example, see FIG. 2).
  • the accuracy of alignment of the semiconductor light emitting chip 101 is higher than that of the arrangement of the devices on the base 201 or the flat tape 13 (see FIG. 3) which is not provided. Thus, defects due to inaccuracy of alignment are reduced.
  • the semiconductor light emitting chip 101 is attached to the tape 13 and the semiconductor light emitting chip 101 is provided to the device transporting device 501 (see FIG. 37A), the device is transported even if it is not necessarily made and provided in a state exactly matching the required standard.
  • the device 501 recognizes the space 14 of the semiconductor light emitting chip 101 (see FIG. 37A) and can transfer another semiconductor light emitting chip 101, and corrects the misaligned angle of the semiconductor light emitting chip 101 to the base. 201 can be placed. Therefore, the burden on providing the semiconductor light emitting chip 101 to the element transfer device 501 is reduced.
  • any device capable of recognizing a pattern or a shape and correcting a position to be transferred or an angle of an object, similar to a die bonder, may be used regardless of its name.
  • FIG. 38 is a view illustrating an example in which an element transfer device recognizes a shape or a pattern of a dam and corrects an angle and a position thereof, and is a tape 13 in a process of arranging at high speed by a shooter 5 (see FIG. 2).
  • the semiconductor light emitting chip 101 may have an empty space (see FIG. 3), and there may be a semiconductor light emitting chip 16 (see FIG. 3) arranged to be slightly distorted.
  • the device transfer device 501 may recognize the space 14 and may pick up the semiconductor light emitting chip 101 at a next position.
  • the device transfer device 501 may recognize a pattern (eg, an electrode separation line) of the electrodes 80 and 70 of the semiconductor light emitting chip 101 and correct the angle. In addition, as shown in FIG. 38, the device transfer device 501 recognizes the shape of the dam 301 and corrects the position or angle to place the semiconductor light emitting chip 101 on the first encapsulant 180 formed in the opening 305. Place correctly. To this end, the device transfer device 501 may use a camera or an optical sensor. For example, the device transfer device 501 may detect a difference in contrast between the dam 301 and the first encapsulant 180, a difference in light reflectance, or a difference in reflected light, or recognize a shape of the opening 305. .
  • a pattern eg, an electrode separation line
  • the element transfer device 501 may indicate a distance or distance from at least one of the faces, edges, and points of the dam 301 due to the opening 305.
  • the semiconductor light emitting chip 101 may be placed at a position corresponding to the coordinate.
  • various methods of recognizing the pattern of the dam 301 or the opening 305 and determining the coordinates on which the semiconductor light emitting chip 101 is placed may be designed based on the pattern.
  • the base 201 has no special pattern, and the dam 301 and the opening 305 are used as the reference for the coordinate determination of the semiconductor light emitting chip 101.
  • the alignment of the semiconductor light emitting chip 101 is compared with the case where the elements are arranged at a predetermined interval based on the semiconductor light emitting chip 101 firstly arranged by using the shooter 5 on the flat base 201. Position and angle) are more accurate.
  • the base 201 may be a rigid metal plate or a nonmetal plate, or may be a flexible film or tape.
  • the metal plate is not particularly limited, and for example, Al, Cu, Ag, Cu-Al alloys, Cu-Ag alloys, Cu-Au alloys, SUS (stainless steel), and the like may be used. Of course you can use it. Plastics can be used as nonmetallic plates, and various colors and light reflectances can be selected.
  • the film or tape is also not particularly limited and is preferably sticky or adhesive and has heat resistance. For example, heat resistant tape, blue tape, or the like may be used, and various colors or light reflectances may be selected.
  • the dam 301 may be a plastic, metal, or plated member, and a plurality of openings 305 are formed.
  • the plurality of openings 305 formed in the dam 301 are arranged in a plurality of rows and columns, for example. The number, shape, and arrangement of the openings 305 can be appropriately changed as necessary.
  • the opening 305 may follow the shape of the semiconductor light emitting chip 101, but may have a shape different from that of the semiconductor light emitting chip 101.
  • Examples of the material of the dam 301 may be used as examples of the material of the base 201, but a material hard to some extent is preferable to maintain the shape of the dam 301 and the opening 305, and prevents cracking or cracking. It is preferable to select an effective material for the.
  • the semiconductor light emitting chip 101 may be placed on the first encapsulant 180 formed by each opening 305 using the element transfer device 501 described above (see FIG. 37).
  • the dam 301 may be recognized as a pattern for correcting a position or an angle at which the device transfer device 501 is to place the semiconductor light emitting chip 101, and together with the dam 301, serves as a dam of the first encapsulant 180.
  • the element transfer device 501 may include the dam 301 and the first encapsulant ( 180 can be distinguished from each other, so that the semiconductor light emitting chip 101 is placed in the correct position on the first encapsulant 180.
  • the dam 301 is a guide of the semiconductor light emitting chip 101 arrangement, an additional pattern forming process is not required for the base 201.
  • FIG. 40 is a view for explaining an example of a method of providing a dam and a first encapsulant 180 on a base.
  • the base 201 and the dam 301 are pressurized by an external force. In contact with each other.
  • the clamp 401 may be used to contact the base 201 and the dam 301.
  • the method for contacting the base 201 and the dam 301 is simple, and the clamp 401 can be removed to remove the dam 301 from the base 201.
  • Embodiments of interposing an adhesive material between the base 201 and the dam 301 are of course also possible.
  • the adhesive material may be variously selected from conductive pastes, insulating pastes, polymer adhesives, and the like, and is not particularly limited.
  • the use of a material that loses adhesion may facilitate the separation in the temperature range when the base 201 and the dam 301 are separated.
  • a tape that loses adhesive strength after being irradiated with ultraviolet rays may be used as the base 201.
  • a method of supplying the first encapsulant 180 to the base 201 exposed through the opening 305 may include dispensing, printing, or the like, in order to supply the first encapsulant 180 to a required height. Form.
  • the semiconductor light emitting device including the semiconductor light emitting chip 101 and the first encapsulant 180 is separated from the base 201 and the dam 301, thereby manufacturing a semiconductor light emitting device.
  • FIG. 41 is a view for explaining another example of a method of manufacturing a semiconductor light emitting device according to the present disclosure.
  • a dam 301 and an opening having an opening 305 formed on a base 201 are formed.
  • a first encapsulant 180 containing phosphors is provided on the base 201 exposed by 305.
  • the semiconductor light emitting chip 101 is placed on the first encapsulant 180.
  • portions of side surfaces of the plurality of semiconductor layers 30, 40, and 50 may be exposed. This process can be applied to the example described in Figures 35 to 40.
  • the second encapsulant 170 may be made of a silicon-based material, an epoxy-based material, or an electromagnetic magnetic compatibility (EMC) material to prevent electromagnetic interference.
  • EMC electromagnetic magnetic compatibility
  • the second encapsulation member 170 may be opaque, and light may be encapsulated in the first encapsulation. Light may be reflected to the ash 180 side.
  • the second encapsulant 170 may be formed of a material such as transparent silicon.
  • the second encapsulant 170 may be provided between the semiconductor light emitting chip 101 and the dam 301 by dispensing, printing, or the like. However, as shown in FIG. 41A, the second encapsulant 170 may be disposed toward the electrodes 80 and 70. It may be contaminated even if it is raised or covers the plurality of semiconductor layers 30, 40, and 50 around the electrodes 80 and 70, or the second electrode 70 is not covered. Therefore, a process of exposing the electrodes 80 and 70 by removing a portion of the second encapsulant 170 or removing contamination may be added.
  • Electrodes 80 and 70 are exposed and decontaminated.
  • the semiconductor light emitting device including the semiconductor light emitting chip 101, the first encapsulation material 180, and the second encapsulation material 170 is separated from the base 201 and the dam 301.
  • a semiconductor light emitting device as shown in FIG. 42 is manufactured.
  • a method of separation a method of removing the base 201 and removing the semiconductor light emitting device from the dam 301 may be used.
  • the semiconductor light emitting chip 101 is placed on the first encapsulation member 180 and the base encapsulation member 180 is cured. ) May be removed and then the procedure described with reference to FIG. 41 may be performed.
  • the semiconductor light emitting device includes a first encapsulant 180 having a plurality of semiconductor layers 30, 40, and 50.
  • the second encapsulation member 170 may be formed to cover the plurality of semiconductor layers 30, 40, and 50 on the electrodes 80 and 70, and the second encapsulation member 170 may be formed.
  • the dam 301 is cut by a method such as sawing or scribing and breaking, and the base 201 is removed to remove the first encapsulant 180 and the second encapsulant.
  • a semiconductor light emitting device having a junction 302 may be manufactured on an outer surface of the 170.
  • the junction part 302 may be made of metal, and the junction part 302 may also be in contact with the outside when the electrodes 80 and 70 are bonded to the external electrode, thereby improving the bonding force.
  • FIG. 44 is a view for explaining another example of a semiconductor light emitting device and a method of manufacturing the same according to the present disclosure.
  • a dam 301 having a 305 formed thereon, and the semiconductor light emitting portion 105 is placed on the base 201 exposed through the opening 305.
  • the dam 301 is provided in the base 201
  • the example described in FIG. 40 may be applied.
  • the dam 301 a dam 301 having a larger opening 305 than the example shown in FIG. 39 may be used.
  • the base 201 and the dam 301 may be separated or combined as separate members.
  • the base 201 and the dam 301 may be the bottom and the wall of one frame.
  • the semiconductor light emitting unit 105 may include a semiconductor light emitting chip 101 and an encapsulant.
  • the semiconductor light emitting unit 105 may be the semiconductor light emitting device described with reference to FIGS. 35 to 43.
  • the above-described element transfer device 501 may be used, and a plurality of semiconductor layers ( The first encapsulant 180 covering the 30, 40, 50 faces the base 201 and the electrodes 80, 70 are placed upward.
  • a third encapsulant 190 or a fixing portion is formed between the dam 301 and the semiconductor light emitting portion 105.
  • the semiconductor light emitting unit 105 is the example illustrated in FIG. 36
  • the third encapsulation member 190 contacts the exposed side surfaces of the plurality of semiconductor layers 30, 40, and 50 and the first encapsulation member 180.
  • the semiconductor light emitting unit 105 is the example shown in FIG. 42
  • the third encapsulation member 190 contacts the first encapsulation member 180 and the second encapsulation member 170.
  • the third encapsulation member 190 may be used as a fixing portion that protects the semiconductor light emitting portion 105 and / or fixes the semiconductor light emitting chip and the encapsulation members 180 and 170.
  • the third encapsulation member 190 may be formed of various materials such as silicon-based and epoxy-based.
  • the third encapsulant 190 may be made of a material that is opaque and has excellent light reflectance to reflect light.
  • the third encapsulant 190 may be formed of at least one of white silicon and high reflective epoxy.
  • the third encapsulant 190 may be used as a reflector or a reflective wall.
  • the third encapsulant 190 may be formed of a material such as transparent silicon.
  • the third encapsulation member 190 may be made of an electro magnetic compatibility (EMC) material to prevent electromagnetic interference.
  • EMC electro magnetic compatibility
  • the second encapsulant 170 may also be made of a material having excellent light reflectance, a transparent material, an EMC material, or the like.
  • the third encapsulant 190 is provided between the semiconductor light emitting unit 105 and the dam 301 by dispensing, printing, or the like, but the third encapsulant 190 is disposed toward the electrodes 80 and 70. They may be raised or covered with a plurality of semiconductor semiconductor layers around the electrodes 80 and 70, or may be contaminated even if the electrodes 80 and 70 are not covered. Accordingly, a process of exposing the electrodes 80 and 70 by removing a portion of the third encapsulant 190 or removing contamination may be added. For example, for the upwardly facing electrodes 80, 70 and the third encapsulant 190, the plasma etching, mechanical brushing, or polishing methods shown in FIG. 44B are shown. As such, electrodes 80 and 70 are exposed and decontaminated.
  • the second conductive portion 142 covering the other portion of the ash 190 is formed.
  • the semiconductor light emitting device including the semiconductor light emitting chip 101 and the encapsulant 180, 170, and 190 is separated from the base 201 and the dam 301, thereby manufacturing a semiconductor light emitting device as shown in FIG. 47.
  • a method of separation a method of removing the base 201 and removing the semiconductor light emitting device from the dam 301 or cutting the dam 301 may be used.
  • the method of manufacturing a semiconductor light emitting device may include preparing a semiconductor light emitting unit 105.
  • the method of preparing the semiconductor light emitting unit 105 the method described with reference to FIGS. 35 to 43 may be used.
  • FIG. 45 is a view for explaining an example of a process of forming the conductive portion described with reference to FIG. 44.
  • FIG. 45A is a top view of a semiconductor light emitting device
  • FIG. 45B is an example of a semiconductor light emitting device viewed from below.
  • the semiconductor light emitting chip 101 is a flip chip facing the first electrode 80 and the second electrode 70 apart from each other, and preferably the first conductive portion 141 and the second conductive portion 142 are also made of a flip chip.
  • the first electrode 80 and the second electrode 70 face each other apart from each other.
  • the first conductive portion 141 and the second conductive portion 142 may be formed to the edge of the third encapsulant 190, but may be formed to be separated from the edge.
  • the third encapsulant 190 may fill between the first conductive portion 141 and the second conductive portion 142, and in this case, the third encapsulant 190 may be formed of the first conductive portion 141 and the second conductive portion 141.
  • the conductive portions 142 are insulated from each other. Therefore, the distance between the first conductive portion 141 and the second conductive portion 142 may be appropriately changed as necessary. Although the distance between the first conductive portion 141 and the second conductive portion 142 may be equal to or smaller than the distance between the first electrode 80 and the second electrode 70, as shown in FIG. 45A, it may be formed further. It is possible.
  • the encapsulant 180, 170, and 190 are formed compactly on the semiconductor light emitting chip 101, the size of the semiconductor light emitting device is not unnecessarily large, and is formed on a chip scale.
  • Such a semiconductor light emitting device may be mounted in a submount of the SMD type. In mounting, they may be bonded without a bonding agent (eg, eutectic bonding) or bonded to an external electrode of the submount using a bonding agent such as solder or conductive paste.
  • the conductive parts 141 and 142 increase the area of the junction to facilitate the junction, and have the advantage of increasing the joint strength and the heat dissipation area.
  • the semiconductor light emitting unit 105 may include a semiconductor light emitting chip, a first encapsulation material 180, and a second encapsulation material 170. ).
  • the first encapsulant 180 contains a phosphor, surrounds the semiconductor light emitting chip to expose the electrodes 80 and 70, and the second encapsulant 170 exposes the electrodes 80 and 70. 180).
  • the second encapsulant 170 may be made of transparent silicon.
  • the semiconductor light emitting part 105 is placed in the base 201 exposed through the opening 305 to form a third encapsulant 190, and the first conductive part 141 and the second conductive part 142 are formed. As the forming process, the example described in FIGS. 44 and 45 may be applied.
  • FIG. 47 is a diagram for describing still another example of the semiconductor light emitting device according to the present disclosure, and may be manufactured by the method of manufacturing the semiconductor light emitting device described with reference to FIGS. 44 to 46.
  • the example shown in FIG. 47A is an example using the element shown in FIG. 36 as the semiconductor light emitting unit 105
  • the example shown in FIG. 47B is an example using the element shown in FIG. 42 as the semiconductor light emitting unit 105.
  • the example shown in FIG. 47C is an example in which the second encapsulant 170 is removed and the first encapsulant 180 encloses the semiconductor light emitting chip 101.
  • the example shown in FIG. 47D is the conductive parts 141 and 142 described in FIG. 46C. After the formation process, the semiconductor light emitting device is separated from the base 201 and the dam 301.
  • FIG. 48 and 49 are views illustrating an example of a method of inspecting a semiconductor light emitting device according to the present disclosure.
  • a dam having a plurality of openings 305 is formed. 301, a semiconductor light emitting chip 101 positioned in each opening 305 and having electrodes 80 and 70, and a semiconductor light emitting chip formed in each opening 305 so that the electrodes 80 and 70 are exposed.
  • the assembly including the first encapsulant 180 surrounding the 101 is prepared.
  • an optical measuring device 701 for receiving light from the semiconductor light emitting chip 101 is provided on the opposite side of the electrodes 80 and 70.
  • a current is applied to the electrodes 80 and 70 of the selected semiconductor light emitting chip 101 through the probe 707 to measure light from the semiconductor light emitting chip 101 by the photometer 701.
  • the semiconductor light emitting device the semiconductor light emitting device described with reference to FIGS. 35 to 43 may be applied.
  • the photometer (a photometer) may be disposed around the combination of the dam 301 and the semiconductor light emitting device. 701 may be arranged and measured as described above.
  • the dam 301, the first encapsulant 180, the third encapsulant 190, and the semiconductor light emitting chip 101 and the conductive portions 141 and 142 are integrally coupled to each other.
  • a current may be applied to the conductive portions 141 and 142 that are in contact with the electrodes 80 and 70 of the semiconductor light emitting chip 101.
  • the semiconductor light emitting device the semiconductor light emitting device described with reference to FIGS. 44 to 47 may be applied.
  • the photometer (a photometer) may be disposed around the combination of the dam 301 and the semiconductor light emitting device. 701 may be arranged and measured as described above.
  • the light emitted from the semiconductor light emitting device is received as much as possible and measured without interference from the surroundings.
  • the dam 301 around the first encapsulant 180 reflects a part of the light from the semiconductor light emitting chip 101 toward the photometer 701, and the dam 301.
  • the second encapsulant 170 is formed of a high reflective material, light is prevented from leaking to the electrodes 80 and 70, so that an additional photometer is not required on the electrodes 80 and 70.
  • the inspection can be performed by moving the optical measuring device 701 or by moving the combination, so that the inspection can be performed quickly.
  • an integrating sphere may be used.
  • the integrating sphere is a spherical device having a hollow portion inside, and is a device that receives light into the hollow portion and measures its characteristics.
  • the integrating sphere may be equipped with an optical characteristic meter.
  • the optical characteristic measuring instrument can measure the luminance, wavelength, light intensity, illuminance, spectral distribution, color temperature, color coordinate, etc. of the light emitted from the semiconductor light emitting device, and measure optical properties of the semiconductor light emitting device by measuring at least one of them. do.
  • a spectrometer or a photo detector may be used as the optical property measuring instrument.
  • FIG. 48 shows an example in which the base 201 is removed, but when the base 201 is made of a transparent or light-transmitting material, a method of measuring light with the base 201 intact may be considered. have.
  • the optical measurement inspection eliminates a conventional error when inspecting the semiconductor light emitting device at the inner side of the dam 301 and the semiconductor light emitting device at the edge. can do.
  • the plurality of semiconductor light emitting devices may be attached to and inspected on a tape without the dam 301, or the encapsulant may be encapsulated as a whole and each semiconductor light emitting device may be inspected.
  • a structure generally scattered around the semiconductor light emitting device to be measured is evenly distributed.
  • the scattering of the light is different in the direction with and without the semiconductor light emitting device in the periphery, and as a result, the light is measured differently at the inside and the edge of the tape.
  • the inner semiconductor light emitting element and the edge semiconductor light emitting element are separately placed and inspected in the integrating sphere, light is measured almost similarly.
  • the dam 301 surrounding each semiconductor light emitting device functions as a reflector, there is no difference in conditions at the inner side and the edge, and thus more accurate optical measurement is possible. It is contemplated that the dam 301 may be formed of metal to better function as a reflector or to coat a material with good light reflectance.
  • FIG. 50 is a view for explaining examples of a method of separating a semiconductor light emitting device from a base and a dam, and may be applied to the semiconductor light emitting device described with reference to FIGS. 35 to 47 and a method of manufacturing the same.
  • a semiconductor light emitting device including the encapsulant 180 and 170 and the semiconductor light emitting chip 101 is separated from the base 201. Then, using a shooter or a similar device, the semiconductor light emitting element is pushed out from the dam 301 by hitting the semiconductor light emitting element from below with a pin 802 or rod, and then vacuum adsorbing or electrical fixing means 801 from above. ), The semiconductor light emitting device can be caught and transported. When the inspection process as described with reference to FIGS. 44 and 45 is preceded, the semiconductor light emitting device may be taken out and shot simultaneously based on the inspection result.
  • each semiconductor light emitting device may be removed from the dam 301 using the embossed plate 1005.
  • the embossed plate 1005 is provided with protrusions 1007 corresponding to the respective openings 305.
  • the plurality of semiconductor light emitting elements may be pushed out at once by the protrusions 1007, or tapes may be pasted on the opposite side of the embossed plate 1005 in advance.
  • the protrusion 1007 has an appropriate face so as not to damage the semiconductor light emitting element.
  • the semiconductor light emitting device may be damaged by removing it with too strong a force, and thus, a dam having a bonding force control film formed to be well removed from the dam 301 without damage. 301 is used, and the embossed plate 1005 described above is used.
  • the bonding force control film is not only formed on the surface of the dam 301 as a layer, but also includes a form that is sparsely formed or that the bonding force adjusting material is attached to the dam 301 surface in the form of particles.
  • the bonding force control film 350 is a release coating layer 350 formed on the surface of the dam 301.
  • the release coating layer 350 may be a spray method, a paint method, or the like. Before the dam 301 is provided on the base 201, it may be release coated. Alternatively, the release coating may be performed after the dam 301 is disposed on the base 201, in which case the release coating is applied to both the dam 301 and the upper surface of the base 201. Since the dam 301 can be made of both plastic and metal, and the encapsulant 170 can be used with the examples described above, the release coating material provides releasability or lubricity upon bonding of the resin or silicon to the metal or plastic and provides heat resistance. And a material having electrical insulation is preferable. Such release materials can be selected from a variety of products that are suitable for sale. For example, a spray method may be applied, and the release material may be in the form of an aerosol. As illustrated in FIG. 49C, the semiconductor light emitting device may be taken out of the dam 301 with the base 201 coupled thereto.
  • the encapsulant 170 is well removed from the dam 301 by the bonding force control film or the release coating layer 350, the encapsulant 170 surface is ground by the cutter in the sawing process. It is not, and it is prevented that the light extraction efficiency falls by being ground.
  • the accuracy of the alignment is improved by using the dam 301 as the guide of the semiconductor light emitting chip 101 alignment, defects due to misalignment are reduced.
  • FIG. 51 is a view for explaining another example of a semiconductor light emitting device and a method of manufacturing the same according to the present disclosure.
  • a dam 301 having an opening 305 formed in a base 201 is provided.
  • the dam 301 is formed with a cutting groove 303 around the opening 305.
  • the cutting groove 303 is preferably formed at a predetermined depth from the upper surface of the dam 301 and is formed to surround the opening 305.
  • the cutting groove 303 may be used as a method of stamping the cutting groove 303 to be formed in the dam 301, or an extrusion molding method.
  • 51B after forming the 1st sealing material 180 in the base 201 exposed by the opening 305, it soft-cures. Subsequently, the semiconductor light emitting chip 101 is disposed on the first encapsulant 180 so that the electrodes 80 and 70 face upward, and the second encapsulant 170 is disposed between the dam 301 and the semiconductor light emitting chip 101. Form.
  • the dam 301 is cut along the cutting groove 303.
  • a method of cutting a method of breaking along the cutting groove 303, a cutter 31 entering the cutting groove 303 and cutting the dam 301, or a cutter 31 or other
  • a method of breaking and breaking the remaining portion may be used.
  • the base 201 is removed and separated into a semiconductor light emitting device including a semiconductor light emitting chip 101, an encapsulant 180 and 170, and a bonding portion 302 (as shown in FIG. 51C).
  • the shape of the semiconductor light emitting device is formed in accordance with the shape of the opening 305 of the dam 301.
  • the opening 305 of the dam 301 can be changed into a polygon such as a square (see FIG. 52A), a triangle (see FIG. 52C), a circle (see FIG. 52B), an ellipse, or the like in the plan view, and the encapsulant 180, 170 may be used.
  • the shape on the top view is also formed of polygons such as squares, triangles, circles, ovals and the like. If the shape is changed in this manner, the direction and amount of light emitted from the semiconductor light emitting device may be changed according to the shape of the encapsulant 180 and 170.
  • the opening 305 of the dam 301 has a shape or a trapezoidal shape having an inclined surface in cross section, or is concave, Or it can be made a convex curved surface.
  • the cross section of the encapsulant 180 also has a trapezoidal or convex curved surface, or a concave curved surface.
  • a method of manufacturing a semiconductor light emitting device comprising: providing a mask having a plurality of openings formed on a base; Placing a semiconductor light emitting chip on a base exposed through each opening by using a device transfer device that recognizes the shape of the semiconductor light emitting chip and the mask and corrects the position where the device is to be placed; And supplying an encapsulant to each of the openings using a mask as a dam.
  • the base may consist of a plurality of rings having openings separated from each other in the form of islands instead of one frame.
  • the element transfer device recognizes the difference between the reflected light of the mask and the base and corresponds to the indicated distance from at least one of the face, edge, and points on the mask due to the recognized opening.
  • a method for manufacturing a semiconductor light emitting device comprising placing a semiconductor light emitting chip at a position on a base.
  • the semiconductor light emitting chip is a flip chip having two electrodes, wherein the semiconductor light emitting chip is placed so that the two electrodes face the base.
  • the semiconductor light emitting chip comprises: a first semiconductor layer having a first conductivity, a second semiconductor layer having a second conductivity different from the first conductivity, and interposed between the first semiconductor layer and the second semiconductor layer, A plurality of semiconductor layers including an active layer that generates light by recombination of holes; A first electrode in electrical communication with the first semiconductor layer to supply one of electrons and holes; And a second electrode in electrical communication with the second semiconductor layer to supply the other one of electrons and holes, wherein the semiconductor light emitting chip is exposed such that the first electrode and the second electrode are exposed before the step of placing the semiconductor light emitting chip on the base. Coating the fluorescent layer on the surface of the manufacturing method of a semiconductor light emitting device comprising a.
  • the step of providing a mask on the base includes: a step of contacting the base and the mask by pressing with a pressing device without an adhesive between the base and the mask; manufacturing method of a semiconductor light emitting device comprising a.
  • the base includes: a plurality of conductive portions; And an insulating portion interposed between the plurality of conductive portions, wherein the plurality of conductive portions are exposed up and down so that the base has a plate shape, and in the step of placing the semiconductor light emitting chip, the element transfer device may include a mask of the mask due to the recognized opening.
  • a method of manufacturing a semiconductor light emitting device comprising placing a semiconductor light emitting chip at a position corresponding to a distance indicated from an edge, wherein two electrodes of the light emitting chip are placed at different conductive portions, respectively.
  • a method of manufacturing a semiconductor light emitting device comprising the steps of: providing a mask having a plurality of openings formed on a base and a semiconductor light emitting chip on a base exposed by each opening; Providing a semiconductor light emitting chip on a mask on which a bonding force control film is formed on a surface of the mask, and a base exposed through each opening; Supplying an encapsulant to each opening to cover the semiconductor light emitting chip and to contact the bonding force control film; And removing the encapsulant and the semiconductor light emitting chip from the mask in a combined state.
  • the base may consist of a plurality of rings having openings separated from each other in the form of islands instead of one frame.
  • the base includes: a plurality of conductive portions; And an insulating part interposed between the plurality of conductive parts, wherein the plurality of conductive parts are exposed up and down, the plurality of conductive parts and the insulating parts form a plate shape, and the semiconductor light emitting chip has a flip chip having two electrodes.
  • the semiconductor light emitting chip is a flip chip having two electrodes, wherein the semiconductor light emitting chip is provided so that two electrodes face the base, and the two electrodes are formed by an encapsulant.
  • the manufacturing method of the semiconductor light emitting element characterized by not being covered.
  • each opening has the shape of one of polygonal, circular, and oval, and when viewed in cross section of the mask, the face of the mask due to each opening is perpendicular, inclined, and curved with respect to the base.
  • a method of manufacturing a semiconductor light emitting device characterized in that it has one shape.
  • providing a mask and a semiconductor light emitting chip on the base includes: providing a mask on the base; And placing a semiconductor light emitting chip on a base exposed through each opening by using a device transfer apparatus for correcting a position and an angle at which the semiconductor light emitting chip is placed by recognizing a shape of a mask. Manufacturing method.
  • removing from the mask includes: separating the mask from the mask by applying an external force to the semiconductor light emitting device with a pin; And picking up and sorting the separated pure semiconductor light emitting device and manufacturing the semiconductor light emitting device.
  • a method of inspecting a semiconductor light emitting device comprising: a mask having a plurality of openings, a semiconductor light emitting chip positioned at each opening, and having an electrode, and a semiconductor light emitting device provided at each opening to expose the electrode; Preparing an assembly having an encapsulant surrounding the chip; Providing a photometer on a side opposite to the electrode side for receiving light from the semiconductor light emitting chip; And measuring light from the semiconductor light emitting chip by using a photometer, wherein a mask around the semiconductor light emitting chip reflects a part of light from the semiconductor light emitting chip to the photometer, and the light is incident on an encapsulant adjacent to the mask. Measuring the light from the semiconductor light emitting chip by blocking it from being; inspection method for a semiconductor light emitting device comprising a.
  • An optical measuring device includes an integrating sphere, and the semiconductor light emitting chip is measured without entering into the integrating sphere.
  • a semiconductor light emitting chip is a flip chip having two electrodes, wherein a semiconductor light emitting chip has two electrodes located on opposite sides of an optical measuring device.
  • a method for inspecting a semiconductor light emitting element characterized in that the mask comprises one of a metal layer and a light reflection layer.
  • the step of preparing the conjugate includes: providing a mask having a plurality of openings formed on the base, wherein the mask having release coatings formed on the surface of the encapsulant and the semiconductor light emitting chip is removed from the mask without damage. Process provided in the base; Placing a semiconductor light emitting chip on a base exposed through each opening; And supplying an encapsulant to each opening to cover the semiconductor light emitting chip.
  • the base includes: a plurality of conductive portions; And an insulating part interposed between the plurality of conductive parts, wherein the plurality of conductive parts are exposed upward and downward, and the plurality of conductive parts and the insulating parts form a plate shape, and in the step of measuring light of the semiconductor light emitting chip, the base,
  • a method of inspecting a semiconductor light emitting device characterized in that a light is applied to each semiconductor light emitting chip by applying a current to a conductive part in a state in which a mask, an encapsulant, and a semiconductor light emitting chip are combined, and the base reflects light toward the photometer.
  • a semiconductor light emitting device comprising: an encapsulant surrounding a semiconductor light emitting chip so that a semiconductor light emitting chip electrode having a plurality of semiconductor layers and electrodes for transmitting current to the plurality of semiconductor layers is exposed; And a metal junction part fixed to the encapsulant while being separated from the semiconductor light emitting chip, the metal junction part having a bottom surface exposed in the direction in which the electrode is exposed, wherein the exposed surface of the electrode and the bottom surface of the junction part are in contact with the outside.
  • a semiconductor light emitting element characterized in that the exposed surface of the surface, the surface of the encapsulant around the electrode, and the lower surface of the metal bonding portion are connected as surfaces.
  • the present disclosure includes embodiments in which plastic junctions or nonmetal junctions are used instead of metal junctions.
  • plastic junctions or nonmetal junctions are used instead of metal junctions.
  • the submount or external joint surface is a nonmetal, it may be preferable that such a plastic joint or a nonmetal joint is used as the joint between the same materials.
  • a semiconductor light emitting device having two electrodes, wherein the two electrodes are provided on one side of a plurality of semiconductor layers and are flip chips each exposed from an encapsulant.
  • a semiconductor light emitting element characterized in that the distance between the exposed surface of the electrode and the lower surface of the metal bonding portion is equal to the surface of the encapsulant opposite to the electrode.
  • the encapsulant includes: a lower surface to which the electrode is exposed; An upper surface on the opposite side of the electrode; And a side surface connecting the bottom surface and the top surface, wherein the metal junction portion has a ring shape formed around the side surface.
  • the encapsulant includes: a lower surface to which the electrode is exposed; An upper surface on the opposite side of the electrode; And a side surface connecting the bottom surface and the top surface, wherein the metal joint portion comprises: a first metal portion fixed to a side surface of the encapsulant; And a second metal part fixed to the side of the encapsulant away from the first metal part.
  • a semiconductor light emitting element wherein the metal bonding portion has an electrode side thicker than an opposite side of the electrode.
  • the height of the metal junction is smaller than the height of the side surface of the encapsulant, and a semiconductor light emitting element characterized in that a part of the side surface of the encapsulant is exposed.
  • a plate in which two electrodes and a bottom surface of the metal junction are joined together comprising: a first conductive portion bonded to one of two electrodes of a semiconductor light emitting chip; A second conductive portion bonded to the other one of the two electrodes; And an insulating part interposed between the first conductive part and the second conductive part.
  • a semiconductor light emitting element wherein the metal bonding portion is bonded to a metal of the plate.
  • a method of manufacturing a semiconductor light emitting device comprising the steps of: providing a dam with an opening formed on a base and a semiconductor light emitting chip on a base exposed by the opening; Providing a semiconductor light emitting chip on the base exposed by the dam and the opening; Supplying an encapsulant to an opening to cover the semiconductor light emitting chip; And separating the semiconductor light emitting device including a semiconductor light emitting chip, an encapsulant, and a cut dam by cutting along the cutting groove.
  • the semiconductor light emitting chip is a flip chip having two electrodes, the semiconductor light emitting chip is provided so that the two electrodes facing the base, the encapsulant 2 electrode is not covered by the manufacturing method of the semiconductor light emitting element characterized by the above-mentioned.
  • the dam is formed with a plurality of openings, the method of manufacturing a semiconductor light emitting element, characterized in that the groove for cutting is formed on the upper surface of the dam between the opening and the opening.
  • the cutting along the cutting groove includes sawing or scribing the dam; And breaking along the cutting groove; Method for manufacturing a semiconductor light emitting device comprising at least one of.
  • the step of separating the semiconductor light emitting device comprises: cutting the dam around the opening along the cutting groove; And separating the semiconductor light emitting device from the base.
  • the dam around the opening is cut along the cutting groove, and the base is also cut together, the semiconductor light emitting chip consisting of a semiconductor light emitting chip, an encapsulant, a cut dam, and a cut base.
  • the step of separating the semiconductor light emitting device comprises: separating the assembly of the semiconductor light emitting chip, the encapsulant, the dam from the base; And cutting the dam around the opening along the cutting groove with respect to the combination.
  • a semiconductor light emitting device comprising a semiconductor light emitting chip, an encapsulant, and a cut dam
  • the bottom surface of the cut dam is exposed in a direction in which two electrodes are exposed.
  • a semiconductor light emitting element characterized in that the exposed surface of the two electrodes, the surface of the encapsulant around the two electrodes, and the lower surface of the cut dam are connected as a surface such that the exposed surface of the electrode and the lower surface of the cut dam are in contact with the outside.
  • the present disclosure includes embodiments in which plastic junctions or nonmetal junctions are used instead of metal junctions.
  • plastic junctions or nonmetal junctions are used instead of metal junctions.
  • the submount or external joint surface is a nonmetal, it may be preferable that such a plastic joint or a nonmetal joint is used as the joint between the same materials.
  • the semiconductor light emitting chip is a flip chip having two electrodes, the semiconductor light emitting chip is provided so that the two electrodes facing the base, the two electrodes by the encapsulant
  • the base is not covered, and the base includes: a first conductive portion bonded to one of two electrodes of the semiconductor light emitting chip; A second conductive portion bonded to the other one of the two electrodes; And an insulating part interposed between the first conductive part and the second conductive part.
  • the providing of the dam and the semiconductor light emitting chip on the base includes: providing a dam on the base; And placing a semiconductor light emitting chip on a base exposed through each opening by using a device transfer device that corrects a position and an angle at which the semiconductor light emitting chip is to be placed by recognizing a shape of the dam. Manufacturing method.
  • a method of manufacturing a semiconductor light emitting device comprising: providing a dam having an opening formed on a base and a first encapsulant on a base exposed by the opening; And placing the semiconductor light emitting chip on the first encapsulation material, the first semiconductor layer having the first conductivity, the second semiconductor layer having the second conductivity different from the first conductivity, and the first semiconductor layer and the second semiconductor layer.
  • a semiconductor light emitting chip comprising a plurality of semiconductor layers having an active layer interposed between and having an active layer for generating light by recombination of electrons and holes, and at least one electrode for supplying current to the plurality of semiconductor layers. And placing the semiconductor light emitting chip on the first encapsulant such that the plurality of semiconductor layers exposed on the substrate and opposite sides of the at least one electrode contact the first encapsulant.
  • the semiconductor light emitting chip is a flip chip, wherein at least one electrode is in electrical communication with the first electrode and the second semiconductor layer in electrical communication with the first semiconductor layer on one side of the plurality of semiconductor layers. And a second electrode, wherein the semiconductor light emitting chip is placed on the first encapsulant, wherein the first electrode and the second electrode are exposed upward on opposite sides of the first encapsulant based on the plurality of semiconductor layers.
  • a method for manufacturing a semiconductor light emitting device characterized in that the first encapsulant contains a phosphor, and the second encapsulant comprises at least one of an opaque material and an electro magnetic compatibility (EMC) material to reflect light.
  • EMC electro magnetic compatibility
  • step of forming the second encapsulant removing the second encapsulant to expose the electrode; manufacturing method of a semiconductor light emitting device comprising a.
  • the dam In the step of providing a dam with an opening formed on the base, the dam is formed with a plurality of openings exposing the base, and in the step of placing the semiconductor light emitting chip in the first encapsulant, the shape of the dam is recognized and the semiconductor light emission.
  • a method for manufacturing a semiconductor light emitting device comprising placing a semiconductor light emitting chip on a first encapsulant formed in each opening by using an element conveying device for correcting the position and angle at which the chip is to be placed.
  • a semiconductor light emitting device comprising: a first semiconductor layer having a first conductivity, a second semiconductor layer having a second conductivity different from the first conductivity, and interposed between the first semiconductor layer and the second semiconductor layer And a plurality of semiconductor layers having an active layer that generates light by recombination of holes; At least one electrode formed on one side of the plurality of semiconductor layers to supply current to the plurality of semiconductor layers; And covering the plurality of semiconductor layers on opposite sides of the at least one electrode such that a portion of the side surfaces of the plurality of semiconductor layers between the at least one electrode side and the opposite side of the at least one electrode is exposed based on the plurality of semiconductor layers.
  • semiconductor light emitting device comprising a.
  • the semiconductor light emitting chip is a flip chip, wherein at least one electrode is in electrical communication with the first electrode and the second semiconductor layer in electrical communication with the first semiconductor layer on one side of the plurality of semiconductor layers.
  • An insulating reflecting layer including a second electrode, the insulating reflecting layer formed between the plurality of semiconductor layers, the first electrode, and the second electrode and reflecting light from the active layer; A first electrical connection penetrating the insulating reflective layer and electrically connecting the first semiconductor layer and the first electrode; And a second electrical connection penetrating through the insulating reflective layer and electrically connecting the second semiconductor layer and the second electrode.
  • a semiconductor light emitting device comprising: a second encapsulation material covering side surfaces of a plurality of semiconductor layers exposed from the first encapsulation material, the second encapsulation material different from the first encapsulation material.
  • a semiconductor light emitting element wherein the second encapsulant covers a plurality of semiconductor layers on the electrode side, and the first electrode and the second electrode are exposed from the second encapsulant.
  • a method of manufacturing a semiconductor light emitting device comprising: providing a first dam having an opening formed on a first base; Placing a semiconductor light emitting part on the first base exposed through the opening; a first semiconductor layer having a first conductivity, a second semiconductor layer having a second conductivity different from the first conductivity, and a first semiconductor layer and a second semiconductor; A plurality of semiconductor layers having an active layer interposed between the layers, the active layer generating light by recombination of electrons and holes, at least one electrode for supplying current to the plurality of semiconductor layers, and a plurality of electrodes on opposite sides of the at least one electrode Placing a semiconductor light emitting part on the first base such that the semiconductor light emitting part including the first encapsulant covering the semiconductor layer of the first encapsulation material faces the first base and faces at least one electrode upward; Forming a second encapsulant between the first dam and the semiconductor light emitting part; And forming at least one conductive portion to cover a portion of the at least one electrode
  • the semiconductor light emitting portion is a flip chip having a first electrode in electrical communication with the first semiconductor layer and a second electrode in electrical communication with the second semiconductor layer on one side of the plurality of semiconductor layers, In the forming of the conductive portion, the first conductive portion covering a portion of the first electrode and the second encapsulant, and the second conductive portion covering another portion of the second electrode and the second encapsulant are formed. Manufacturing method.
  • a method for manufacturing a semiconductor light emitting device characterized in that the first encapsulant contains a phosphor, and the second encapsulant comprises at least one of an opaque material and an electro magnetic compatibility (EMC) material to reflect light.
  • EMC electro magnetic compatibility
  • preparing the semiconductor light emitting part includes: providing a second dam having an opening formed on the second base; Forming a first encapsulant on the second base exposed through the opening; Placing a semiconductor light emitting chip on a first encapsulation material, the first semiconductor layer having a first conductivity, a second semiconductor layer having a second conductivity different from the first conductivity, and a first semiconductor layer and a second semiconductor layer A plurality of semiconductors are exposed with a semiconductor light emitting chip including a plurality of semiconductor layers having an active layer interposed therebetween and having an active layer for generating light by recombination of electrons and holes, and an electrode for supplying current to the plurality of semiconductor layers.
  • a part of side surfaces of the plurality of semiconductor layers is exposed from the first encapsulant, and forming a second encapsulant between the first dam and the semiconductor light emitting part.
  • the second encapsulant is in contact with the exposed side surfaces of the first encapsulant and the plurality of semiconductor layers.
  • the first encapsulant covers a plurality of semiconductor layers on opposite sides of the electrode and side surfaces of the plurality of semiconductor layers, and a second gap between the first dam and the semiconductor light emitting portion.
  • the second encapsulant is in contact with the first encapsulant.
  • the preparing includes: forming a third encapsulant between the second dam and the exposed side surfaces of the plurality of semiconductor layers.
  • preparing the semiconductor light emitting part includes: providing a second dam having an opening formed on the second base; Placing a semiconductor light emitting chip on the second base exposed through the opening; a first semiconductor layer having a first conductivity, a second semiconductor layer having a second conductivity different from the first conductivity, and a first semiconductor layer and a second semiconductor
  • a semiconductor light emitting chip comprising a plurality of semiconductor layers having an active layer interposed between the semiconductor layers, the active layer generating light by recombination of electrons and holes, and an electrode for supplying current to the plurality of semiconductor layers.
  • a semiconductor light emitting device comprising: a first semiconductor layer having a first conductivity, a second semiconductor layer having a second conductivity different from the first conductivity, and interposed between the first semiconductor layer and the second semiconductor layer And a plurality of semiconductor layers having an active layer that generates light by recombination of holes; At least one electrode formed on one side of the plurality of semiconductor layers to supply current to the plurality of semiconductor layers; A first encapsulation material surrounding the plurality of semiconductor layers to expose at least one electrode; A second encapsulant enclosing the first encapsulant such that the at least one electrode is exposed and the first encapsulant is exposed to the opposite side of the at least one electrode; And at least one conductive portion formed on at least one electrode and a part of the second encapsulation material exposed to the at least one electrode side.
  • the semiconductor light emitting device of claim 1 wherein the first encapsulant contains a phosphor, and the second encapsulant comprises at least one of an opaque material and an electro magnetic compatibility (EMC) material to reflect light.
  • EMC electro magnetic compatibility
  • the semiconductor light emitting portion is a flip chip having a first electrode in electrical communication with the first semiconductor layer and a second electrode in electrical communication with the second semiconductor layer on one side of the plurality of semiconductor layers, An insulating reflective layer formed between the plurality of semiconductor layers, the first electrode, and the second electrode and reflecting light from the active layer; A first electrical connection penetrating the insulating reflective layer and electrically connecting the first semiconductor layer and the first electrode; And a second electrical connection penetrating the insulating reflective layer and electrically connecting the second semiconductor layer and the second electrode, wherein the conductive portion includes: a first conductive portion integrated with the first electrode and the second encapsulant; And a second conductive part spaced apart from the first conductive part and integrated with the second electrode and the second encapsulation material.
  • the first encapsulant includes a plurality of semiconductor layers on the opposite side of the electrode, and a third encapsulant covering a portion of the side surfaces of the plurality of semiconductor layers and covering the side surfaces of the plurality of semiconductor layers exposed from the first encapsulant; And a third encapsulation material covered by the second encapsulation material.
  • the accuracy of alignment of semiconductor light emitting chips is improved by using a mask as a guide pattern of an element transfer device for aligning semiconductor light emitting chips and as a dam of an encapsulant.
  • the method according to the present example is compared with a method in which a mask is placed on a tape on which semiconductor light emitting chips are arranged and an encapsulant is supplied after an additional process of filling a gap in the tape or correcting an angle of a distorted semiconductor light emitting chip. Is efficient because no additional process is required.
  • the encapsulant since the encapsulant is well taken out from the mask on which the release coating layer is formed, the encapsulant surface is cracked to prevent the light extraction efficiency from being lowered.
  • the semiconductor light emitting device can be inspected more accurately and quickly.
  • the metal bonding portion is bonded to the outside together with the electrode, the bonding force is improved to provide a reliable device.
  • cutting grooves are formed in the dam or mask to make it easier to cut using a braking or cutter, and the cutting time is shorter, and the cutting grooves allow the cracks to follow the cutting grooves when breaking, and the cutters are aligned or guided for more accurate Yield is improved by contributing to cutting.
  • the first encapsulant containing the phosphor may be thinly formed on the surface of the semiconductor light emitting chip, so that the semiconductor light emitting device has a size substantially along the outline of the encapsulant.
  • the first encapsulant has a bonding force, which is convenient for placing a semiconductor light emitting chip.
  • the semiconductor light emitting device manufactured by the method of manufacturing a semiconductor light emitting device since the electrode does not protrude sideways, the semiconductor light emitting device has a size substantially along the contour of the metal junction portion or the encapsulant, and thus has a semiconductor chip size. And / or a semiconductor light emitting device package.

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Device Packages (AREA)
  • Led Devices (AREA)

Abstract

본 개시는 반도체 발광소자의 제조 방법(METHOD OF MANUFACTURING SEMICONDUCTOR LIGHT EMITTING DEVICE)에 있어서, 베이스 위에 복수의 개구가 형성된 마스크를 구비하는 단계; 마스크의 형상을 인식하여 소자가 놓일 위치를 보정하는 소자 이송 장치를 사용하여, 각 개구로 노출된 베이스 위에 반도체 발광칩(semiconductor light emitting chip)을 놓는 단계; 그리고 마스크를 댐(dam)으로 하여, 각 개구에 봉지재를 공급하는 단계;를 포함하는 것을 특징으로 하는 반도체 발광소자의 제조 방법에 관한 것이다.

Description

반도체 발광소자의 제조 방법
본 개시(Disclosure)는 전체적으로 반도체 발광소자 및 이의 제조 방법(SEMICONDUCTOR LIGHT EMITTING DEVICE AND METHOD OF MANUFACTURING THE SAME)에 관한 것으로, 특히 불량을 감소하고 공정효율이 향상된 반도체 발광소자 및 이의 제조 방법에 관한 것이다.
반도체 발광소자로는 3족 질화물 반도체 발광소자(예: LED)를 예로 들 수 있다. 3족 질화물 반도체는 Al(x)Ga(y)In(1-x-y)N (0≤x≤1, 0≤y≤1, 0≤x+y≤1)로 된 화합물로 이루어진다. 이외에도 적색 발광에 사용되는 GaAs계 반도체 발광소자 등을 예로 들 수 있다.
여기서는, 본 개시에 관한 배경기술이 제공되며, 이들이 반드시 공지기술을 의미하는 것은 아니다(This section provides background information related to the present disclosure which is not necessarily prior art).
반도체 발광소자(semiconductor light emitting device)는 에피(EPI) 공정, 칩 형성(Fabrication) 공정 및 패키지(Package) 공정 등을 거쳐 제조되는데, 각 제조 공정에서는 예기치 못한 여러 원인으로 인해 불량품이 발생하게 된다. 만약 각 제조 공정에서 발생되는 불량이 적절하게 제거되지 못하는 경우에는 불량품이 후속 공정을 불필요하게 거치게 되어 생산효율이 저하된다.
도 1은 웨이퍼로부터 반도체 발광칩을 생산하는 과정의 일 예를 설명하기 위한 도면으로서, 실리콘이나 사파이어 등 원료물질을 사용하여 원판 웨이퍼를 만들고, 원판 웨이퍼에 에피성장 공정을 통해 PN 접합을 가지는 복수의 반도체층을 성장한다. 이후, 전극 형성, 식각 공정, 보호막 형성 등을 통에 반도체 발광칩이 형성된 에피 웨이퍼(1)를 형성한다(도 1a 참조), 이후, 도 1b 및 도 1c에 제시된 바와 같이, 에피 웨이퍼(1)를 다이싱(dicing) 테이프(3)에 붙이고, 도 1d에 제시된 바와 같이, 스크라이빙(scribing) 공정으로 개별 반도체 발광칩(101)으로 분리한다. 계속해서, 검사 및 등급 분류를 하고, 도 1e와 같이 쏘터(5; sorter)를 사용하여, 패키지 공정과 같은 후공정을 위해 요구되는 사양으로 도 1f에 제시된 바와 같이 고정층(13; 예: 테이프) 위에 반도체 발광칩(101)이 쏘팅될 수 있으며, 이후, 외관 검사를 거칠 수 있다.
도 2는 반도체 발광칩을 사용하여 반도체 발광소자 패키지를 제조하는 과정의 일 예를 설명하기 위한 도면으로서, 패키지 공정에서, 예를 들어, 도 2a에 제시된 바와 같이, 다이본더(501; die bonder)를 사용하여 반도체 발광칩(101)을 리드프레임(4)에 다이본딩하고, 와이어본딩, 형광체 봉입, 특성시험, 트리밍, 테이핑 등을 통해 도 2b에 제시된 바와 같이 반도체 발광소자 패키지가 생산된다. 또는, PCB와 같은 외부 전극이 형성된 서브마운트 위에 반도체 발광칩(101)을 SMD 방식으로 실장하여 반도체 발광소자 패키지가 제작될 수 있다. 반도체 발광칩(101)을 리드프레임(예: 4), PCB 또는, 회로 테이프 위에 붙이는 공정을 다이본딩이라고 하며 이때, 사용되는 장비를 다이본더(예: 501)라고 한다. 반도체 발광칩(101)의 크기가 갈수록 작아지는 추세이므로 반도체 발광칩(101)의 접착위치와 각도의 정밀성이 더욱 요구되는 실정이다.
도 3은 쏘터에 의해 테이프 위에 배열된 반도체 발광칩의 일 예를 설명하기 위한 도면으로서, 도 1f에서 설명된 바와 같이, 반도체 발광칩(101)은 패키지 공정과 같은 후공정을 위해 요구되는 사양으로 쏘팅되어 제공된다. 쏘터(5)는 평탄한 테이프(13) 위에 처음에 배열된 반도체 발광칩(101)을 기준으로 얼마의 간격으로 지시된 행 및 열로 반도체 발광칩(101)을 배열하게 된다. 배열의 과정에서 약간씩 반도체 발광칩(101)의 각도가 틀어진 경우(15)가 발생할 수 있고, 쏘터(5)가 고속 동작을 함에 따라 테이프(13)에서 튕겨 나가 반도체 발광칩(101)이 빈 곳(14)도 발생하는 경우가 있다. 또는, 검사 결과 불량인 반도체 발광칩(16)을 빼내어서 빈 곳도 발생한다. 이러한 문제를 줄이기 위해 쏘터(5)의 동작을 저속으로 하면, 공정 시간이 증가하는 문제가 있다.
쏘터(5)에 의한 행 및 열의 배열의 정확성이 부족하면, 후공정의 방식에 따라 제품의 품질에 영향을 크게 미질 수 있다. 예를 들어, 반도체 발광칩(101)을 다이본더(501)로 리드프레임(4)에 접합하는 경우, 다이본더(501)는 테이프(13)에 접착된 반도체 발광칩(101)의 전극의 형상을 인식하고, 리드프레임(4)의 형상을 인식하여 위치, 각도 등을 보정하여 접합할 수 있다. 따라서, 쏘터(5)에 의한 반도체 발광칩(101)의 배열 상태가 심하게 나쁘지 않는 한 패키지 공정에 크게 영향을 주지는 않는다. 그러나 후공정이 테이프(13) 위에 배열된 반도체 발광칩(101)을 그대로 공정에 사용하거나, 쏘터(5)를 사용하여 요구되는 사양으로 다시 배열하는 경우, 각도가 허용 오차 이상으로 틀어진 반도체 발광칩(101)은 다시 수정해야하고, 반도체 발광칩(101)이 빈 곳(14)은 채워 넣는 공정을 추가로 해야하므로 공정효율이 저하되는 문제가 있다.
도 4는 미국 등록특허공보 제6,650,044호에 도시된 반도체 발광소자의 일 예를 나타내는 도면으로서, 반도체 발광소자는 기판(1200), LED 및 봉지재(1000)를 포함한다. LED는 플립 칩(flip chip)의 형태로, 성장 기판(100), 성장 기판(100) 위에, 제1 도전성을 가지는 제1 반도체층(300), 전자와 정공의 재결합을 통해 빛을 생성하는 활성층(400), 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층(500)이 순차로 증착되어 있다. 제2 반도체층(500) 위에 성장 기판(100) 측으로 빛을 반사하기 위한 금속 반사막(950)이 형성되어 있고, 식각되어 노출된 제1 반도체층(300) 위에 전극(800)이 형성되어 있다. 봉지재(1000)는 형광체를 함유하며, 성장 기판(100) 및 반도체층(300,400,500)을 둘러싸도록 형성된다. LED는 전기적 콘택(820,960)이 구비된 기판(1200)에 도전성 접착제(830,970)에 의해 접합된다.
도 5는 미국 등록특허공보 제6,650,044호에 도시된 반도체 발광소자의 제조 방법의 일 예를 나타내는 도면으로서, 먼저, 기판(1200) 위에 복수의 LED(2A-2F)를 배치한다. 기판(1200)은 실리콘으로 이루어지며, 각 LED의 성장 기판(100; 도 4 참조)은 사파이어 또는 실리콘 카바이드로 이루어진다. 기판(1200)에는 전기적 콘택(820,960; 도 4 참조)이 형성되어 있고, 각 LED는 전기적 콘택(820,960)에 접합된다. 이후, 각 LED에 대응하는 개구(8A-8F)가 형성된 스텐실(6)을 기판(1200)에 구비한 후, 전기적 콘택(820,960)의 일부가 노출되도록 봉지재(1000; 도 4 참조)를 형성한다. 이후, 스텐실(6)을 제거하고, 큐어링 공정을 수행한 후에, 기판(1200)을 쏘잉(sawing) 또는, 스크라이빙(scribing)해서 개별 반도체 발광소자로 분리한다.
도 6은 복수의 반도체 발광칩에 대해 한꺼번에 봉지재를 형성할 때 문제점을 설명하기 위한 도면으로서, 테이프(13)나 기판의 가장자리에 가이드(21)를 배치하고, 봉지재(17)로 복수의 반도체 발광칩(101)을 덮고, 봉지재(17)를 밀어서 평탄화할 수 있다. 그런데 전술된 바와 같이, 테이프(13) 위에는 반도체 발광칩(101)이 빈 곳(14)이 있을 수 있다. 이 경우 반도체 발광칩(101)이 빈 곳(14)에서 봉지재(17)가 약간 아래로 쳐지는 현상이 발생할 수 있고, 이로 인해 주변의 반도체 발광칩(101) 둘레의 봉지재(17)에 좋지 않은 영향을 준다. 그 결과, 영향을 받은 반도체 발광소자(봉지재(17) 및 반도체 발광칩(101)의 결합체)의 색좌표나 광특성이 설계된 값과 차이가 발생하는 문제가 있다.
한편, 이러한 문제로 인해 테이프(13) 위에 빈 곳(14)에 반도체 발광칩(101)을 다시 배치하는 공정을 추가하기도 하는데, 이로 인해 공정수가 증가하며 공정효율이 저하한다. 한편, 상기 봉지재(17) 상태에 영향을 주는 것을 피하기 위해 불량 반도체 발광칩(16)을 빼지 않고 봉지재(17)를 형성하는 공정을 하는 경우도 있다. 그러나 이 경우 외관 검사로 불량 반도체 발광소자를 빼내야 하여서 공정수가 추가로 들어가고, 재료가 낭비된다.
한편, 봉지재(17)를 형성한 후, 커터(31)로 봉지재(17)를 절단하여 개별 반도체 발광소자로 분리할 수 있다. 이 경우, 커터(31)에 의한 봉지재(17)의 절단면은 커터(31)에 의해 갈려짐에 따라 광추출효율이 저하되는 문제가 있다. 또한, 테이프(13) 위의 반도체 발광칩(101)의 배열이 조금 틀어지면, 커터(31)에 의해 절단시 다수의 반도체 발광소자에서 불량이 발생하는 문제가 있다.
이에 대하여 '발명의 실시를 위한 구체적인 내용'의 후단에 기술한다.
여기서는, 본 개시의 전체적인 요약(Summary)이 제공되며, 이것이 본 개시의 외연을 제한하는 것으로 이해되어서는 아니된다(This section provides a general summary of the disclosure and is not a comprehensive disclosure of its full scope or all of its features).
본 개시에 따른 일 태양에 의하면(According to one aspect of the present disclosure), 반도체 발광소자의 제조 방법에 있어서, 베이스 위에 복수의 개구가 형성된 마스크를 구비하는 단계; 마스크의 형상을 인식하여 소자가 놓일 위치를 보정하는 소자 이송 장치를 사용하여, 각 개구로 노출된 베이스 위에 반도체 발광칩(semiconductor light emitting chip)을 놓는 단계; 그리고 마스크를 댐(dam)으로 하여, 각 개구에 봉지재를 공급하는 단계;를 포함하는 것을 특징으로 하는 반도체 발광소자의 제조 방법이 제공된다.
본 개시에 따른 다른 태양에 의하면(According to another aspect of the present disclosure), 반도체 발광소자의 제조 방법에 있어서, 베이스 위에 복수의 개구가 형성된 마스크와 각 개구로 노출된 베이스 위에 반도체 발광칩(semiconductor light emitting chip)를 구비하는 단계;로서, 반도체 발광칩이 손상 없이 마스크로부터 빠지도록 표면에 접합력 조절막이 형성된 마스크와 각 개구로 노출된 베이스 위에 반도체 발광칩을 구비하는 단계; 반도체 발광칩을 덮으며, 접합력 조절막과 접하도록 각 개구에 봉지재를 공급하는 단계; 그리고 봉지재 및 반도체 발광칩이 결합된 상태로 마스크로부터 빼내는 단계;를 포함하는 것을 특징으로 하는 반도체 발광소자의 제조 방법이 제공된다.
본 개시에 따른 또 다른 태양에 의하면(According to another aspect of the present disclosure), 반도체 발광소자의 검사 방법에 있어서, 복수의 개구가 형성된 마스크, 각 개구에 위치하며 전극을 구비하는 반도체 발광칩(semiconductor light emitting chip), 및 각 개구에 제공되어 전극이 노출되도록 반도체 발광칩을 감싸는 봉지재를 구비하는 결합체를 준비하는 단계; 전극 측의 반대 측에 반도체 발광칩으로부터의 빛을 수광하는 광측정기를 구비하는 단계; 그리고 광측정기에 의해 반도체 발광칩으로부터의 빛을 측정하는 단계;로서, 반도체 발광칩 둘레의 마스크가 반도체 발광칩으로부터의 빛의 일부를 광측정기 측으로 반사하며, 마스크가 이웃한 봉지재로 빛이 입사되는 것을 차단하여, 반도체 발광칩으로부터의 빛을 측정하는 단계;를 포함하는 것을 특징으로 하는 반도체 발광소자의 검사 방법이 제공된다.
본 개시에 따른 또 다른 태양에 의하면(According to another aspect of the present disclosure), 반도체 발광소자에 있어서, 복수의 반도체층, 복수의 반도체층에 전류를 전달하는 전극을 가지는 반도체 발광칩 전극이 노출되도록 반도체 발광칩을 둘러싸는 봉지재; 그리고 반도체 발광칩과 떨어져서 봉지재에 고정되는 금속 접합부;로서, 전극이 노출되는 방향으로 노출되는 하면을 가지는 금속 접합부;를 포함하며, 전극의 노출면 및 접합부의 하면이 외부에 함께 접하도록, 전극의 노출면, 전극 주변의 봉지재의 면, 및 금속 접합부의 하면이 면으로서 이어진 것을 특징으로 하는 반도체 발광소자가 제공된다.
본 개시에 따른 또 다른 하나의 태양에 의하면(According to another aspect of the present disclosure), 반도체 발광소자에 있어서, 제1 도전성을 가지는 제1 반도체층, 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층, 및 제1 반도체층과 제2 반도체층 사이에 개재되며 전자와 정공의 재결합에 의해 빛을 생성하는 활성층을 가지는 복수의 반도체층, 그리고 복수의 반도체층에 전류를 전달하는 전극;을 포함하는 반도체 발광칩, 전극이 노출되도록 반도체 발광칩을 둘러싸는 봉지재; 그리고 반도체 발광칩과 떨어져서 봉지재에 고정되는 금속 접합부;로서, 전극이 노출되는 방향으로 노출되는 하면을 가지는 금속 접합부;를 포함하며, 전극의 노출면 및 접합부의 하면이 외부에 함께 접하도록, 전극의 노출면, 전극 주변의 봉지재의 면, 및 접합부의 하면이 면으로서 이어진 것을 특징으로 하는 반도체 발광소자가 제공된다.
본 개시에 따른 또 다른 하나의 태양에 의하면(According to another aspect of the present disclosure), 반도체 발광소자의 제조 방법에 있어서, 베이스 위에 개구가 형성된 댐과 개구로 노출된 베이스 위에 반도체 발광칩(semiconductor light emitting chip)을 구비하는 단계;로서, 개구 주변 댐에 절단용 홈이 형성된 댐과 개구로 노출된 베이스 위에 반도체 발광칩을 구비하는 단계; 반도체 발광칩을 덮도록 개구에 봉지재를 공급하는 단계; 그리고 절단용 홈을 따라 절단하여 반도체 발광칩, 봉지재, 및 절단된 댐으로 이루어진 반도체 발광소자로 분리하는 단계;를 포함하는 것을 특징으로 하는 반도체 발광소자의 제조 방법이 제공된다.
본 개시에 따른 또 다른 태양에 의하면(According to another aspect of the present disclosure), 반도체 발광소자의 제조 방법에 있어서, 베이스 위에 개구가 형성된 댐 및 개구로 노출된 베이스 위에 제1 봉지재를 구비하는 단계; 그리고 반도체 발광칩을 제1 봉지재에 놓는 단계;로서, 제1 도전성을 가지는 제1 반도체층, 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층, 및 제1 반도체층과 제2 반도체층의 사이에 개재되며 전자와 정공의 재결합에 의해 빛을 생성하는 활성층을 가지는 복수의 반도체층과, 복수의 반도체층에 전류를 공급하는 적어도 하나의 전극을 포함하는 반도체 발광칩을, 적어도 하나의 전극이 위로 노출되며 적어도 하나의 전극의 반대 측의 복수의 반도체층이 제1 봉지재에 접촉하도록 반도체 발광칩을 제1 봉지재에 놓는 단계;를 포함하는 것을 특징으로 하는 반도체 발광소자의 제조 방법이 제공된다.
본 개시에 따른 또 다른 하나의 태양에 의하면(According to another aspect of the present disclosure), 반도체 발광소자에 있어서, 제1 도전성을 가지는 제1 반도체층, 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층, 및 제1 반도체층과 제2 반도체층의 사이에 개재되며 전자와 정공의 재결합에 의해 빛을 생성하는 활성층을 가지는 복수의 반도체층; 복수의 반도체층의 일 측에 형성되어 복수의 반도체층에 전류를 공급하는 적어도 하나의 전극; 그리고 복수의 반도체층을 기준으로 적어도 하나의 전극 측과 적어도 하나의 전극의 반대 측 사이의 복수의 반도체층의 측면의 일부가 노출되도록, 적어도 하나의 전극의 반대 측에서 복수의 반도체층을 덮는 제1 봉지재;를 포함하는 것을 특징으로 하는 반도체 발광소자가 제공된다.
본 개시에 따른 또 다른 하나의 태양에 의하면(According to still another aspect of the present disclosure), 반도체 발광소자의 제조 방법에 있어서, 제1 베이스 위에 개구가 형성된 제1 댐을 구비하는 단계; 개구로 노출된 제1 베이스 위에 반도체 발광부를 놓는 단계;로서, 제1 도전성을 가지는 제1 반도체층, 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층, 및 제1 반도체층과 제2 반도체층의 사이에 개재되며 전자와 정공의 재결합에 의해 빛을 생성하는 활성층을 가지는 복수의 반도체층과, 복수의 반도체층에 전류를 공급하는 적어도 하나의 전극과, 적어도 하나의 전극의 반대 측에서 복수의 반도체층을 덮는 제1 봉지재를 포함하는 반도체 발광부를, 제1 봉지재가 제1 베이스와 마주하고, 적어도 하나의 전극이 위로 향하도록 제1 베이스 위에 반도체 발광부를 놓는 단계; 제1 댐과 반도체 발광부 사이에 제2 봉지재를 형성하는 단계; 그리고 위로 노출된 적어도 하나의 전극 및 제2 봉지재의 일부를 덮도록 적어도 하나의 도전부를 형성하는 단계;를 포함하는 것을 특징으로 하는 반도체 발광소자의 제조 방법이 제공된다.
본 개시에 따른 더욱 또 다른 하나의 태양에 의하면(According to further still another aspect of the present disclosure), 반도체 발광소자에 있어서, 제1 도전성을 가지는 제1 반도체층, 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층, 및 제1 반도체층과 제2 반도체층의 사이에 개재되며 전자와 정공의 재결합에 의해 빛을 생성하는 활성층을 가지는 복수의 반도체층; 복수의 반도체층의 일 측에 형성되어 복수의 반도체층에 전류를 공급하는 적어도 하나의 전극; 적어도 하나의 전극이 노출되도록 복수의 반도체층을 감싸는 제1 봉지재; 적어도 하나의 전극이 노출되고 적어도 하나의 전극의 반대 측으로 제1 봉지재가 노출되도록 제1 봉지재를 감싸는 제2 봉지재; 적어도 하나의 전극 및 적어도 하나의 전극 측으로 노출된 제2 봉지재의 일부에 형성된 적어도 하나의 도전부;를 포함하는 것을 특징으로 하는 반도체 발광소자가 제공된다.
이에 대하여 '발명의 실시를 위한 구체적인 내용'의 후단에 기술한다.
도 1은 웨이퍼로부터 반도체 발광칩을 생산하는 과정의 일 예를 설명하기 위한 도면,
도 2는 반도체 발광칩을 사용하여 반도체 발광소자 패키지를 제조하는 과정의 일 예를 설명하기 위한 도면,
도 3은 쏘터(sorter)에 의해 테이프 위에 배열된 반도체 발광칩의 일 예를 설명하기 위한 도면,
도 4는 미국 등록특허공보 제6,650,044호에 도시된 반도체 발광소자의 일 예를 나타내는 도면,
도 5는 미국 등록특허공보 제6,650,044호에 도시된 반도체 발광소자의 제조 방법의 일 예를 나타내는 도면,
도 6은 복수의 반도체 발광칩에 대해 한꺼번에 봉지재를 형성할 때 문제점을 설명하기 위한 도면,
도 7 내지 도 12는 본 개시에 따른 반도체 발광소자의 제조 방법의 일 예를 설명하기 위한 도면,
도 13은 본 개시에 따른 반도체 발광소자의 제조 방법에서 봉지재가 개구에 제공되고 경화된 형태의 예들을 설명하기 위한 도면,
도 14는 본 개시에 따른 반도체 발광소자의 제조 방법의 다른 예를 설명하기 위한 도면,
도 15는 본 개시에 따른 반도체 발광소자의 제조 방법의 또 다른 예를 설명하기 위한 도면,
도 16 및 도 17은 본 개시에 따른 반도체 발광소자의 검사 방법의 일 예를 나타내는 도면들,
도 18은 본 개시에 따른 반도체 발광소자의 제조 방법의 또 다른 예를 설명하기 위한 도면,
도 19 내지 도 21은 본 개시에 따른 반도체 발광소자의 제조 방법의 또 다른 예를 설명하기 위한 도면들,
도 22는 본 개시에 따른 반도체 발광소자의 제조 방법의 또 다른 예를 설명하기 위한 도면,
도 23은 본 개시에 따른 반도체 발광소자의 제조 방법의 또 다른 예를 설명하기 위한 도면,
도 24는 본 개시에 따른 반도체 발광소자 및 이의 제조 방법의 또 다른 예를 설명하기 위한 도면,
도 25는 본 개시에 따른 반도체 발광소자의 또 따른 예들을 설명하기 위한 도면,
도 26은 본 개시에 따른 반도체 발광소자의 제조방법의 또 다른 예를 설명하기 위한 도면,
도 27은 본 개시에 따른 반도체 발광소자의 제조방법의 또 다른 예를 설명하기 위한 도면,
도 28은 본 개시에 따른 반도체 발광소자의 제조방법의 또 다른 예를 설명하기 위한 도면,
도 29는 본 개시에 따른 반도체 발광소자의 제조방법의 또 다른 예를 설명하기 위한 도면,
도 30은 본 개시에 따른 반도체 발광소자 및 이의 제조방법의 또 다른 예를 설명하기 위한도면,
도 31은 본 개시에 따른 반도체 발광소자의 제조방법의 또 다른 예를 설명하기 위한 도면,
도 32는 본 개시에 따른 반도체 발광소자의 제조 방법의 또 다른 예를 설명하기 위한 도면,
도 33은 본 개시에 따른 반도체 발광소자 및 이의 제조 방법의 또 다른 예들을 설명하기 위한 도면,
도 34는 본 개시에 따른 반도체 발광소자 및 이의 제조 방법의 또 다른 예들을 설명하기 위한 도면,
도 35는 본 개시에 따른 반도체 발광소자의 제조 방법의 또 다른 일 예를 설명하기 위한 도면,
도 36은 본 개시에 따른 반도체 발광소자의 또 다른 일 예를 설명하기 위한 도면,
도 37는 반도체 발광칩을 개구에 형성된 제1 봉지재에 놓는 과정의 일 예를 설명하기 위한 도면,
도 38은 소자 이송 장치가 댐의 형상 또는 패턴을 인식하여 각도 및 위치를 보정하는 일 예를 설명하기 위한 도면,
도 39은 본 개시에 따른 반도체 발광소자의 제조 방법에서 베이스에 구비된 댐의 일 예를 설명하기 위한 도면,
도 40는 베이스 위에 댐 및 제1 봉지재(180)를 구비하는 방법의 일 예를 설명하기 위한 도면,
도 41은 본 개시에 따른 반도체 발광소자의 제조 방법의 다른 예를 설명하기 위한 도면,
도 42는 본 개시에 따른 반도체 발광소자의 일 예를 설명하기 위한 도면,
도 43는 본 개시에 따른 반도체 발광소자의 또 다른 예들을 설명하기 위한 도면,
도 44은 본 개시에 따른 반도체 발광소자 및 이의 제조 방법의 또 다른 예를 설명하기 위한 도면,
도 45은 도 44에서 설명된 도전부를 형성하는 과정의 일 예를 설명하기 위한 도면,
도 46은 본 개시에 따른 반도체 발광소자의 제조 방법의 또 다른 예를 설명하기 위한 도면,
도 47는 본 개시에 따른 반도체 발광소자의 또 다른 예들을 설명하기 위한 도면,
도 48 및 도 49은 본 개시에 따른 반도체 발광소자의 검사 방법의 일 예를 나타내는 도면들,
도 50는 베이스 및 댐으로부터 반도체 발광소자를 분리하는 방법의 예들을 설명하기 위한 도면,
도 51은 본 개시에 따른 반도체 발광소자 및 이의 제조방법의 또 다른 예를 설명하기 위한 도면,
도 52는 본 개시에 따른 반도체 발광소자 및 이의 제조 방법의 또 다른 예들을 설명하기 위한 도면,
도 53은 본 개시에 따른 반도체 발광소자 및 이의 제조 방법의 또 다른 예를 설명하기 위한 도면.
이하, 본 개시를 첨부된 도면을 참고로 하여 자세하게 설명한다(The present disclosure will now be described in detail with reference to the accompanying drawing(s)).
도 7 내지 도 12는 본 개시에 따른 반도체 발광소자의 제조 방법의 일 예를 설명하기 위한 도면으로서, 반도체 발광소자의 제조 방법에 있어서, 도 7에 제시된 바와 같이, 먼저, 베이스(201) 위에 복수의 개구(305)가 형성된 마스크(301)를 구비한다. 이후, 도 9b에 제시된 바와 같이, 마스크(301)의 형상, 패턴, 또는 경계 등을 인식하여 소자가 놓일 위치 및 각도를 보정하는 소자 이송 장치(501)를 사용하여, 각 개구(305)로 노출된 베이스(201) 위에 반도체 발광칩(101)을 놓는다. 다음으로, 도 12에 제시된 바와 같이, 마스크(301)를 댐(dam)으로 하여, 각 개구(305)에 봉지재(170)를 공급한다.
본 예에서, 베이스(201) 위에 반도체 발광칩(101)을 놓기 전에, 먼저 베이스(201)에 마스크(301)를 놓는다. 마스크(301)는 소자 이송 장치(501)가 반도체 발광칩(101)을 놓을 위치나 각도를 보정하기 위한 패턴으로 인식될 수 있으며, 이와 함께 봉지재(170)의 댐으로 기능한다. 마스크(301) 및 개구(305)는 미리 정확도가 매우 높게 정밀하게 형성한 틀(frame)이므로, 쏘터(예: 도 2의 5 참조)를 사용하여 그 때 그 때의 지시에 따라 마스크(301)가 구비되지 않은 베이스(201) 또는 평탄한 테이프(13; 도 3 참조) 위에 소자를 배열할 때보다 반도체 발광칩(101) 정렬(alignment)의 정확도가 높다. 따라서, 정렬의 부정확으로 인한 불량이 감소한다. 또한, 테이프(13)에 부착하여 반도체 발광칩(101)을 소자 이송 장치(501)에게 제공할 때(도 9a 참조), 반드시 요구된 규격에 정확히 일치하는 상태로 메이드하여 제공하지 않아도, 소자 이송 장치(501)가 반도체 발광칩(101)이 빈 곳(14; 도 9a 참조)을 인식하고 다른 반도체 발광칩(101)을 이송할 수 있고, 반도체 발광칩(101)의 틀어진 각도를 보정하여 베이스(201)에 놓을 수 있다. 따라서, 소자 이송 장치(501)에게 반도체 발광칩(101)을 제공시 부담이 줄어든다.
본 예에서, 반도체 발광칩(101)으로는 플립 칩(flip chip)이 적합하지만, 레터럴 칩(lateral chip)이나 수직형 칩(vertical chip)을 배제하는 것은 아니다. 플립 칩 소자로서, 반도체 발광칩(101)은 봉지재로부터 노출된 2개의 전극(80,70; 도 12 참조)을 포함한다.
이하, 각 과정을 상세히 설명한다.
도 8에 도시된 바와 같이, 베이스(201) 위에 마스크(301)가 구비된다. 베이스(201)는 도 8a에 제시된 바와 같이, 리지드(rigid)한 금속 판 또는 비금속 판이거나, 도 8b에 제시된 바와 같이, 플렉시블한 필름 또는 테이프일 수 있다. 금속 판으로는 특별한 한정이 있는 것은 아니며, 예를 들어, Al, Cu, Ag, Cu-Al 합금, Cu-Ag 합금, Cu-Au 합금, SUS(스테인리스스틸) 등이 사용될 수 있으며, 도금된 판도 물론 사용 가능하다. 비금속 판으로는 플라스틱이 사용될 수 있으며, 다양한 색상이나 광반사율을 선택할 수 있다. 필름 또는 테이프도 특별한 제한은 없으며, 점착성 또는 접착성을 가지며 내열성을 가지는 것이 바람직하다. 예를 들어, 내열성 테이프, 블루테이프 등이 사용될 수 있으며, 다양한 색상이나 광반사율을 선택할 수 있다.
이와 같이, 본 예에 의하면, 반도체 발광칩(101)이 배열되는 베이스(201)가 반도체 기판이나 다른 고가의 기판이 아니라도 무방한 장점이 있다. 또한, 마스크(301)가 반도체 발광칩(101) 배열의 가이드가 되므로 베이스(201)에 추가적인 패턴 형성 공정이 필요 없다. 또한, 반도체 발광칩(101)의 전극(80,70)이 직접 외부 전극과 접하는 전극이 되거나, 베이스가 전기적 도통에 사용될 수도 있어서, 베이스(201) 위에 증착 또는 도금 등의 방법으로 전기적 연결을 위한 도전층을 형성하거나, 베이스(201) 제거 후에 반도체 발광칩(101)의 전극(80,70)과 연결되는 전기적 콘택부를 추가로 형성하는 등의 추가적 및 부가적 공정이 필요 없어서 공정 및 비용 면에서 매우 유리한 장점이 있다.
마스크(301)는 플라스틱, 금속, 또는, 표면이 도금된 부재일 수 있으며, 복수의 개구(305)가 형성되어 있다. 마스크(301)의 재질은 상기 베이스의 재질로 예시된 예들이 사용될 수 있지만, 마스크(301) 및 개구(305)의 형태 유지에 좋도록 어느 정도 딱딱한 재질이 바람직하고, 크랙이나 갈라짐 방지에 효과적인 재질로 선택하는 것이 바람직하다. 특히, 후술되는 바와 같이, 소자 이송 장치가 마스크(301)의 패턴을 인식하는 측면에서는 마스크(301)와 베이스(201)는 재질, 색상 및 광반사율 중 적어도 하나가 다르게 선택되는 것이 바람직하다.
본 예에서, 베이스(201)와 마스크(301)는 외력에 의해 가압되어 서로 접하게 된다. 예를 들어, 도 8a에 제시된 바와 같이, 클램프(401)를 사용하여 베이스(201)와 마스크(301)를 접촉시킬 수 있다. 이와 같이, 본 예에 의하면, 베이스(201)와 마스크(301)를 접촉시키 위한 방법이 간편하고, 클램프(401)를 풀어서 베이스(201)로부터 마스크(301)를 제거할 수 있으므로 편리한 장점이 있다. 베이스(201)와 마스크(301) 사이에 접착 물질을 개재시키는 실시예도 물론 가능하다. 예를 들어, 접착 물질은 도전성 패이스트, 절연성 패이스트, 폴리머 접착제 등 다양하게 선택가능하며, 특별히 제한되지는 않는다. 어느 온도 범위에서는 접착력을 상실하는 물질을 사용하면, 베이스(201)와 마스크(301)의 분리시에 상기 온도 범위에서 분리가 쉽게 될 수 있다.
마스크(301)에 형성된 복수의 개구(305)는 일 예로, 복수의 행과 열로 배열되어 있다. 개구(305)로 베이스(201)의 상면이 노출된다. 개구(305)의 개수 및 배열 방식은 필요에 따라 적절하게 변경할 수 있음은 물론이다. 개구(305)는 반도체 발광칩(101)의 형상을 따를 수도 있지만, 반도체 발광칩(101)과 다른 형상을 가질 수도 있다.
도 9는 반도체 발광칩(101)을 개구(305)로 노출된 베이스(201)에 놓는 과정의 일 예를 설명하기 위한 도면으로서, 소자 이송 장치(501)는 고정부(13; 예: 테이프) 위의 각 반도체 발광칩(101)을 픽업(pick-up)하여 마스크(301)의 개구(305)로 노출된 베이스(201) 위에 놓는다. 이 과정보다 먼저, 소자 배열 장치(예: 쏘터; sorter)를 사용하여, 복수의 반도체 발광칩(101)을 테이프(13) 위에 제공하는 과정이 선행될 수 있으며, 일 예로 도 3에 제시된 예를 참조할 수 있다. 도 9a에 제시된 바와 같이, 테이프(13)의 아래에서 핀 또는 봉이 반도체 발광칩(101)을 치면 테이프(13)로부터 반도체 발광칩(101)이 떨어지며, 그 순간 소자 이송 장치(501)가 반도체 발광칩(101)을 전기적 흡착 또는 진공 흡착할 수 있다. 도 9b에 제시된 바와 같이, 소자 이송 장치(501)는 베이스(201) 위로 이동하여 각 개구(305)에 반도체 발광칩(101)을 놓는다. 반도체 발광칩(101)은 2개의 전극(80,70)이 베이스(201)의 상면과 마주하도록 놓이며, 이에 따라 후술되는 봉지재(170)에 의해 2개의 전극(80,70)이 덮이지 않는다. 소자 이송 장치(501)의 일 예로, 다이본더와 유사하게, 패턴 또는 형상을 인식하며, 이송할 위치나 대상물의 각도를 보정할 수 있는 장치라면 그 명칭에 무관하게 사용 가능할 것이다.
도 10은 반도체 발광칩의 예들을 설명하기 위한 도면으로서, 본 예에서, 반도체 발광칩(101)으로는 플립 칩 소자로서, 성장 기판(10), 복수의 반도체층(30,40,50), 광반사층(R), 및 2개의 전극(80,70)을 포함한다. 3족 질화물 반도체 발광소자를 예로 들면, 성장 기판(10)으로 주로 사파이어, SiC, Si, GaN 등이 이용되며, 성장 기판(10)은 최종적으로 제거될 수도 있다. 복수의 반도체층(30,40,50)은 성장 기판(10) 위에 형성된 버퍼층(도시되지 않음), 제1 도전성을 가지는 제1 반도체층(30; 예: Si 도핑된 GaN), 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층(50; 예: Mg 도핑된 GaN) 및 제1 반도체층(30)과 제2 반도체층(50) 사이에 개재되며 전자와 정공의 재결합을 통해 빛을 생성하는 활성층(40; 예: InGaN/(In)GaN 다중양자우물구조)을 포함한다. 복수의 반도체층(30,40,50) 각각은 다층으로 이루어질 수 있고, 버퍼층은 생략될 수 있다. 제1 반도체층(30)과 제2 반도체층(50)은 그 위치가 바뀔 수 있으며, 3족 질화물 반도체 발광소자에 있어서 주로 GaN으로 이루어진다. 제1 전극(80)은 제1 반도체층(30)과 전기적으로 연통되어 전자를 공급한다. 제2 전극(70)은 제2 반도체층(50)과 전기적으로 연통되어 정공을 공급한다.
도 10a에 제시된 바와 같이, 제2 반도체층(50)과 전극(70,80) 사이에는 광반사층(R)이 개재되며, 광반사층(R)은 SiO2와 같은 절연층, DBR(Distributed Bragg Reflector) 또는 ODR(Omni-Directional Reflector)을 포함하는 다층 구조를 가질 수 있다. 또는, 도 10b에 제시된 바와 같이, 제2 반도체층(50) 위에 금속 반사막(R)이 구비되고, 전극(70)이 금속 반사막(R) 위에 구비되며, 메사식각으로 노출된 제1 반도체층(50)과 다른 전극(80)이 연통될 수 있다. 전술된 소자 이송 장치(501)는 이와 같은 전극(70,80)의 형상 또는 패턴을 인식할 수 있다.
도 11은 소자 이송 장치가 마스크의 형상 또는 패턴을 인식하여 각도 및 위치를 보정하는 일 예를 설명하기 위한 도면으로서, 쏘터(5; 도 2 참조)에 의해 고속으로 배열하는 과정에서 테이프(13) 위에는 반도체 발광칩(101)이 빈 곳(14: 도 3 참조)가 있을 수 있으며, 약간 각도가 틀어지도록 배열된 반도체 발광칩(16; 도 3 참조)가 있을 수 있다. 소자 이송 장치(501)는 도 9a에 제시된 바와 같이, 빈 곳(14)을 인식하고 다음 위치의 반도체 발광칩(101)을 픽업할 수 있다. 소자 이송 장치(501)는 반도체 발광칩(101)을 픽업할 때, 반도체 발광칩(101)의 전극(80,70)의 패턴(예: 전극 분리선)을 인식하여, 각도를 보정할 수 있다. 또한, 소자 이송 장치(501)는 도 11에 제시된 바와 같이 마스크(301) 형상을 인식하여 위치나 각도를 보정하여 개구(305)로 노출된 베이스(201) 위에 반도체 발광칩(101)을 정확하게 놓는다. 이를 위해 소자 이송 장치(501)는 카메라나 광학센서 등을 이용할 수 있다. 예를 들어, 베이스(201)와 마스크(301)는 광반사율에 차이가 있도록 재질이나 색상이 선택되거나, 표면이 처리될 수도 있으며, 소자 이송 장치(501)는 마스크(301)와 베이스(201)의 명암의 차이, 광반사율 차이 또는, 반사광의 차이를 감지하거나 개구(305)의 형태를 인식할 수 있다. 반드시 개구(305)를 전체적으로 인식하지 않더라도 일 부분만을 인식할 수도 있으며, 소자 이송 장치(501)는 개구(305)로 인한 마스크(301) 면, 에지, 및 점 중 적어도 하나로부터 지시된 거리 또는 좌표에 해당하는 베이스(201) 상의 위치에 반도체 발광칩(101)을 놓을 수 있다. 이 외에도, 마스크(301)나 개구(305)의 패턴을 인식하고, 이를 기준으로 반도체 발광칩(101)을 놓을 좌표를 결정하는 다양한 방법이 설계될 수 있을 것이다. 본 예에서는 베이스(201)에 특별한 패턴이 없고, 마스크(301)나 개구(305)를 반도체 발광칩(101)의 좌표 결정의 기준으로 한다.
따라서, 단순히 평탄한 베이스(201) 위에 쏘터(5)를 사용하여 처음 배치된 반도체 발광칩(101)을 기준으로 미리 지시된 간격대로 소자를 배열하는 경우에 비하여 반도체 발광칩(101)의 정렬(예: 위치와 각도)이 더욱 정확하게 된다.
도 12는 본 개시에 따른 반도체 발광소자의 제조 방법에서 마스크를 댐으로 하여 각 개구에 봉지재를 공급하는 방법의 일 예를 설명하기 위한 도면으로서, 도 12a와 같이, 디스펜서(601)로 각 개구(305)마다 봉지재(170)를 공급할 수 있다. 이와 다르게, 도 12b와 같이, 봉지재(170)를 밀어서 평탄화하는 방법이 사용될 수 있다.
도 13은 본 개시에 따른 반도체 발광소자의 제조 방법에서 봉지재가 개구에 공급되고 경화된 형태의 예들을 설명하기 위한 도면으로서, 디스펜서(601)로 봉지재(170)를 공급하는 속도, 양 등을 제어하여 도 13a와 같이 봉지재(170)의 상면이 약간 볼록하게 할 수 있다. 이와 같은 형태로 봉지재(170)가 형성되면, 반도체 발광칩(101)으로부터 나온 빛의 분포를 원하는 형태로 하는 데에 도움이 될 수 있다. 또한, 도 13b와 같이 평탄하게 하거나, 도 13c와 같이 마스크(301)보다 봉지재(170)가 높이가 낮게 형성하는 것도 필요에 따라 변경할 수 있다. 한편, 도 13d와 같이, 마스크(301) 외곽에 마스크(301)보다 높은 벽(303)을 구비하고 마스크(301)보다 봉지재(170)가 더 높게 형성되도록 하는 것도 가능하다.
이후, 도 13e에 제시된 바와 같이, 클램프(401; 도 8 참조)를 풀면, 마스크(301), 봉지재(170), 및 반도체 발광칩(101)이 일체로 베이스(201)로부터 분리된다. 여기서, 마스크(301), 봉지재(170), 및 반도체 발광칩(101)의 결합체를 그대로 소자로 사용하는 것도 물론 고려할 수 있다. 한편, 베이스(201)와 마스크(301)를 접착제나 다른 방법으로 접합하는 경우에는 마스크(301), 봉지재(170), 반도체 발광칩(101), 및 베이스(201)가 일체로서 반도체 소자로 사용될 수도 있다. 이와 다르게, 마스크(301)를 제거하여 개별 소자별로 분리하거나, 마스크(301)를 절단하여 개별 소자로 분리하거나, 마스크(301) 및 베이스(201)를 함께 절단하여 개별 소자로 분리할 수 있다.
본 예에 따른 반도체 발광소자의 제조 방법에 의하면, 마스크(301)를 반도체 발광칩(101) 배열의 가이드 패턴으로 사용하여 더욱 정확한 위치와 각도로 반도체 발광칩(101)을 배열할 수 있다. 따라서, 후공정, 예를 들어, 개별 소자로의 분리 공정(예: 쏘잉 등)에서 반도체 발광칩(101)들의 정렬의 오차로 인해 불량이 발생하는 것이 감소한다.
또한, 테이프에 빈 곳을 채우거나 틀어진 반도체 발광칩(101)의 각도를 보정하는 추가 공정을 한 후에 마스크(301)를 반도체 발광칩(101)들이 배열된 테이프 위에 배치하고 봉지재를 공급하는 방식과 비교하면, 본 예에 따른 방법은 상기 추가 공정이 필요 없어서 효율적이다.
도 14는 본 개시에 따른 반도체 발광소자의 제조 방법의 다른 예를 설명하기 위한 도면으로서, 본 예에서는 반도체 발광칩(101)을 베이스(201)에 놓기 전에 도 14a에 제시된 바와 같이, 반도체 발광칩(101)의 표면에 형광체가 컨포멀하게 코팅(예: 스프레이 코팅)된다. 형광체층(180)은 봉지재(170)에 비해 부피나 두께가 훨씬 작지만 반도체 발광칩(101)에 균일하게 코팅될 수 있고, 형광체의 양을 절감할 수 있다. 일 예로 형광체층(180)의 두께는 대략 30um 정도이고 봉지재(170)의 두께는 100um~200um 정도이다.
이후, 베이스(201) 위에 마스크(301)를 먼저 배치하고, 패턴을 인식하고, 위치 및 각도 보정이 가능한 소자 이송 장치(501)로 마스크(301)의 각 개구(305)에 형광체층이 형성된 반도체 발광칩(101)을 배치한다. 이후, 도 14b에 제시된 바와 같이, 개구(305)에 봉지재(170)를 공급하고 경화한다. 여기서 봉지재(170)는 형광체를 함유하지 않고 단순히 보호를 위한 봉지만을 하도록 투명 재질(예: 실리콘)으로 이루어질 수 있다. 이후, 도 14c에 제시된 바와 같이, 베이스(201)를 마스크(301), 봉지재(170), 및 반도체 발광칩(101)으로부터 분리한다. 분리는 베이스(201)가 딱딱한 판인 경우, 클램프(401)를 해제하여 이루어지거나, 베이스(201)가 필름 또는 테이프인 경우, 베이스(201)를 때어낼 수 있다.
도 15는 본 개시에 따른 반도체 발광소자의 제조 방법의 또 다른 예를 설명하기 위한 도면으로서, 본 예에서는 도 15a에 제시된 것과 같은 복수의 도전부(231,233)를 가지는 플레이트를 베이스(201)로 사용한다. 베이스(201)는 복수의 도전부(231,233), 복수의 도전부(231,233) 사이에 절연부(235)를 포함한다. 각 도전부(231,233)는 상하로 노출되며, 평탄(flat)하다. 도전부(231,233)는 전기적 도통의 통로이며, 방열 통로가 될 수 있다. 이러한 베이스(201)는 복수의 도전판(예: Al/Cu/Al)을 절연접착제(예: 에폭시) 등과 같은 절연재료를 사용하여 접착하는 방식으로 반복 적층하여 적층체를 준비한다. 이와 같은 적층체를 절단하여(예: 와이어 커팅 방법), 도 15에 제시된 것과 같이, 플레이트 형상의 베이스(201)가 형성된다. 절단하는 방법에 따라 베이스(201)는 띠 모양으로 길게 형성되거나, 판처럼 넓게 형성될 수 있다. 도전부(231,235)의 폭, 절연부(235)의 폭은 상기 도전판 및 절연접착제의 두께를 변경하여 조절될 수 있다.
반도체 발광칩(101)을 베이스(201)에 놓기 전에 반도체 발광칩(101)의 표면에 형광체층(180)을 형성한다. 이후, 베이스(201) 위에 마스크(301)를 먼저 배치하고, 소자 이송 장치(501)는 인식된 개구(305)로 인한 마스크(301)의 에지로부터 지시된 거리에 해당하는 베이스(201) 상의 위치에 반도체 발광칩(101)을 놓는다. 이때, 반도체 발광칩(101)의 좌표 결정의 가이드로서 마스크(301)의 개구(305)를 인식하는 것으로 충분하지만, 도전부(231,235)가 마스크(301)와 함께 좌표 결정에 도움을 줄 수도 있다. 예를 들어, 소자 이송 장치(501)는 반도체 발광칩(101)의 전극(80,70)이 마스크(301)의 에지와 도전부(231,235)의 에지 사이에 오도록 위치 및 각도를 보정할 수 있고, 이에 의해 반도체 발광칩(101)의 전극(80,70)이 절연부(235)에 놓이는 것을 방지하고, 전극(80,70)이 각각 서로 다른 도전부(231,235)에 놓이는 데에 도움이 될 수도 있다.
개구(305), 도전부(231,233), 반도체 발광칩(101)의 전극을 인식하여 마스크(301)의 각 개구(305)에 반도체 발광칩(101)을 배치한다. 이후, 도 15b에 제시된 바와 같이, 개구(305)에 봉지재(170)를 공급하고 경화한다. 본 예에서 베이스(201)는 봉지재(170) 및 반도체 발광칩(101)과 분리되지 않고 사용될 수 있다. 복수의 반도체 발광칩(101) 및 봉지재(170)가 어레이를 이루도록 베이스(201)를 절단할 수 있다. 또는, 하나의 반도체 발광칩(101), 봉지재(170), 및 베이스(201)가 하나의 반도체 발광소자를 이루도록 베이스(201)를 절단할 수 있다.
도 16 및 도 17은 본 개시에 따른 반도체 발광소자의 검사 방법의 일 예를 나타내는 도면들로서, 반도체 발광소자의 검사 방법에 있어서, 도 16a에 제시된 바와 같이, 먼저 복수의 개구(305)가 형성된 마스크(301), 각 개구(305)에 위치하며 전극(80,70)을 구비하는 반도체 발광칩(101), 및 각 개구(305)에 형성되어 전극(80,70)이 노출되도록 반도체 발광칩(101)을 감싸는 봉지재(170)를 구비하는 결합체를 준비한다. 이후, 전극(80,70) 측의 반대 측에 반도체 발광칩(101)으로부터의 빛을 수광하는 광측정기(701)를 구비한다. 다음으로, 선택된 반도체 발광칩(101)의 전극(80,70)에 전류를 인가하여 반도체 발광칩(101)으로부터의 빛을 광측정기(701)에 의해 측정한다.
도 16b에 제시된 예에서는 베이스(201), 마스크(301), 봉지재(170), 및 반도체 발광칩(101)이 일체로 결합된 상태로, 반도체 발광칩(101)의 전극(80,70)과 도통된 베이스(201)의 도전부(231,233)에 전류를 인가하여 검사할 수 있다.
반도체 발광칩(101) 및 봉지재(170)의 결합체를 반도체 발광소자라고 할 때, 반도체 발광소자의 광측정이 정확하게 되기 위해서는 반도체 발광소자로부터 나오는 광을 가능한 한 많이 수광하고, 주변의 간섭이 없이 측정하는 것이 바람직하다. 따라서, 전극(80,70)의 반대 측으로 나오는 광뿐만 아니라 반도체 발광소자의 측면 방향으로 나오는 광도 광측정기(701)가 수광하는 것이 바람직하다.
본 예에서는 광을 측정할 때, 봉지재(170) 둘레의 마스크(301)가 반도체 발광칩(101)으로부터의 빛의 일부를 광측정기(701) 측으로 반사하며, 마스크(301)가 이웃한 봉지재(170)로 빛이 입사되는 것을 차단한다. 전극(80,70) 측으로 누설되는 광이 작지만 있을 수 있으므로, 도 16a에 제시된 바와 같이, 전극(80,70) 측에도 추가로 광측정기(705)를 구비하여 검사할 수 있다. 도 16b의 경우, 프로브(707)는 베이스(201)의 도전부(231,233)에 접촉하며, 베이스(201)로 인해 전극(80,70) 측으로 광이 누설되지 않으므로 추가의 광측정기(705)는 불필요하다. 따라서, 개별 반도체 발광소자를 광측정기(701) 내로 넣어 검사하지 않아도 누설되는 광이 현저히 감소되며 또한, 주변의 형광체에 의한 간섭 없이 측정할 수 있으며, 개별 반도체 발광소자를 광측정기(701) 내에 완전히 넣고 측정하는 것과 거의 마찬가지로 정확하게 광을 측정할 수 있다. 또한, 광측정기(701)를 이동하거나, 상기 마스크(301), 봉지재(170), 및 반도체 발광칩(101)으로된 결합체를 이동시키면서 검사할 수 있어서 검사를 신속히 할 수 있다.
마스크(301), 봉지재(170), 및 반도체 발광칩(101)으로된 결합체는 도 7 내지 도 15에서 설명된 마스크(301), 봉지재(170), 및 반도체 발광칩(101)으로된 결합체가 사용될 수 있다. 광측정기(701)로는 적분구(integrating sphere)를 사용할 수 있다. 예를 들어, 적분구(701,705)는 내측에 중공부를 가진 구형의 장치로서, 중공부 내로 광을 받아들여 그 특성을 측정하는 장치이다. 적분구(701,705)에는 반도체 발광소자의 광이 들어오는 목부가 돌출되도록 형성되며, 목부를 포함하는 적분구의 내주면에는 광을 균일하게 반사시키는 물질이 코팅될 수 있다. 적분구의 타입이나 구체적인 구성은 필요에 따라 변경할 수 있다. 일 예로, 적분구(701,705)의 외주면 일 측에는 적분구의 중공부와 연결되어 중공부에 모인 광의 특성을 측정할 수 있는 광특성측정기가 장착될 수 있다. 광특성측정기는 반도체 발광소자에서 나오는 광의 휘도, 파장, 광도, 조도, 분광분포, 색온도, 색좌표 등을 측정할수 있으며, 이들 중에서 적어도 어느 한 개 이상을 측정하는 방식으로 반도체 발광소자의 광 특성을 측정한다. 광특성측정기로는 분광기(spectrometer) 또는 광검출기(photo detector)를 사용할 수 있다.
본 예와 다른 방법으로서, 신축성, 점착성을 가진 불루 테이프(blue tape) 또는, 화이트 테이프(white tape) 상면에 다이싱(dicing)된 웨이퍼(wafer)를 부착시키고, 진공 흡착 등의 방법으로 테이프를 확장시켜 웨이퍼를 분할함으로써 복수의 반도체 발광칩 단위로 테이프에 배치되어 검사를 수행하는 종래의 방법이 있다. 본 예에 따른 검사 방법에 의하면, 상기 종래의 방법과 다르게, 마스크(301), 봉지재(170), 및 반도체 발광칩(101)이 일체로 결합체를 형성하므로, 이러한 결합체를 잡거나 이송하면서, 또는 광측정기(701)를 이송하면서 검사할 수 있어서 간편하다.
한편, 도 17을 참조하면, 본 예에 따른 반도체 발광소자의 검사 방법에 의하면, 광측정 검사는 마스크(301)의 내측의 반도체 발광소자와 가장 자리의 반도체 발광소자를 검사할 때, 종래의 오류를 제거할 수 있다. 예를 들어, 마스크(301)가 없이 테이프에 복수의 반도체 발광소자를 부착하고 검사하거나, 봉지재(170)를 전체적으로 봉지하고 각 반도체 발광소자를 검사할 수 있다. 이때, 복수의 반도체 발광소자들의 배열 중에서 내측에서는 측정되는 반도체 발광소자의 둘레로 대체로 스케터링하는 구조가 균등하게 분포한다. 반면, 가장자리 반도체 발광소자는 주변에 반도체 발광소자가 있는 방향과 없는 방향에서 광의 스케터링이 차이가 나고 결국, 테이프의 내측과 가장자리에서 광이 서로 다르게 측정된다. 그러나 내측의 반도체 발광소자와 가장자리 반도체 발광소자를 적분구의 내에 개별로 넣어 검사하면 거의 비슷하게 광이 측정된다.
본 예에 따른 반도체 발광소자의 검사 방법에 의하면, 각 반도체 발광소자를 둘러싸는 마스크(301)가 리플렉터로 기능하므로, 내측과 가장자리에서 조건의 차이가 없어지고, 따라서 더 정확한 광측정이 가능하다. 마스크(301)가 리플렉터로 더 잘 기능하도록 금속으로 형성되거나, 광반사율이 좋은 물질을 코팅하는 것을 고려할 수 있다.
도 18은 본 개시에 따른 반도체 발광소자의 제조 방법의 또 다른 예를 설명하기 위한 도면으로서, 본 예에서 반도체 발광소자의 제조 방법은 봉지재(170)를 공급하고 경화하고, 마스크(301), 봉지재(170), 및 반도체 발광칩(101)으로된 결합체를 베이스(201)와 분리한 이후, 각 반도체 발광소자를 마스크(301)로부터 분리하는 과정을 포함한다. 분리의 방법으로서 반도체 발광소자를 마스크(301)부터 빼내는 방법이 사용될 수 있다.
예를 들어, 마스크(301)로부터 빼내기 위해 쏘터나 또는, 이와 유사한 장치를 사용할 수 있다. 핀(802) 또는 봉으로 아래에서 반도체 발광소자를 때려서 마스크(301)로부터 반도체 발광소자(101,170,180)를 밀어내면, 위에서 진공 흡착, 또는, 전기적 고정 수단(801)을 사용하여 반도체 발광소자를 잡아서 이송할 수 있다. 도 16 및 도 17에서 설명된 것과 같은 검사 과정이 선행된 경우, 검사 결과를 바탕으로, 반도체 발광소자를 빼내어 동시에 쏘팅을 할 수 있다. 마스크(301)와 봉지재(170) 간의 접합력이 있기 때문에 너무 강한 힘으로 빼면 반도체 발광소자가 손상될 수 있으므로, 마스크(301)로부터 잘 빠지도록 마스크(301)와 봉지재(170) 간의 접합력을 콘트롤 할 수 있는 구성을 추가하는 것을 고려할 수 있다.
도 19 내지 도 21은 본 개시에 따른 반도체 발광소자의 제조 방법의 또 다른 예를 설명하기 위한 도면들로서, 반도체 발광소자의 제조 방법에 있어서, 베이스(201) 위에 복수의 개구(305)가 형성된 마스크(301)와 각 개구(305)로 노출된 베이스(201) 위에 반도체 발광칩(101)을 놓는다. 여기서, 반도체 발광칩(101)이 손상 없이 마스크(301)로부터 빠지도록 표면에 접합력 조절막이 형성된 마스크(301)를 사용한다. 여기서, 접합력 조절막은 층(layer)로서 마스크(301) 표면에 형성되는 경우뿐만 아니라, 듬성듬성 형성되거나, 단순히 접합력 조절 물질이 파티클 형태로 마스크(301) 표면에 붙어 있는 형태도 포함한다. 이후, 반도체 발광칩(101)을 덮으며, 접합력 조절막과 접하도록 각 개구(305)에 봉지재(170)를 공급한다. 다음으로, 봉지재(170) 및 반도체 발광칩(101)이 결합된 상태로 마스크(301)로부터 빼낸다.
이하, 각 과정을 상세히 설명한다.
예를 들어, 접합력 조절막(910)은 마스크(301)의 표면에 형성된 이형코팅층(910; release coating layer)이다. 이형코팅층(910)은 도 19a와 같은 스프레이 방식, 또는 페인트 방식 등이 사용될 수 있다. 마스크(301)를 베이스(201)에 구비하기 전에 이형코팅될 수도 있다. 이와 다르게, 베이스(201)에 마스크(301)를 배치한 후에 이형코팅을 할 수도 있는데, 이 경우, 마스크(301)와 베이스(201)의 상면 모두에 이형코팅이 된다. 마스크(301)는 플라스틱 및 금속 모두 가능하고, 봉지재(170)는 수지나 실리콘 등이 사용될 수 있으므로, 이형코팅 물질은 금속 또는 플라스틱에 대해 수지 또는 실리콘의 접합시 이형성 또는 윤활성을 제공하고, 내열성을 가지고, 전기적 절연성을 가지는 재질이 바람직하다. 이러한 이형재료는 판매되는 다양한 제품 중에서 적합한 것을 선택할 수 있다. 일 예로, 스프레이 방식이 적용될 수 있으며, 이형물질은 에어로솔(aerosol) 형태일 수 있다.
본 예에서, 베이스(201) 위에 마스크(301) 및 반도체 발광칩(101)을 제공하는 방식은 마스크(301)와 반도체 발광칩(101)을 어떤 것을 먼저 베이스(201) 위에 구비해도 되지만, 도 20a에 제시된 바와 같이, 먼저 베이스(201) 위에 마스크(301)를 구비한 후, 마스크(301)의 개구(305)로 노출된 베이스(201)에 소자 이송 장치(501)를 사용하여 반도체 발광칩(101)을 놓는 것이, 도 7 내지 도 15에서 설명된 예들과 같은 장점을 가지게 되어 바람직하다. 반도체 발광칩(101) 표면에 형광층(180)이 코팅된 소자를 사용할 수 있다. 이후, 도 20b와 같이 디스펜서(601) 사용하거나, 봉지재(170)를 미는 방식으로, 각 개구(305)에 봉지재(170)를 형성하고 경화한 후, 도 20c와 같이 베이스(201)를 분리한다.
계속해서, 마스크(301)로부터 각 반도체 발광소자를 빼낸다. 이를 위해, 도 18에서 제시된 바와 같은 방법이 사용될 수 있다. 이와 다르게, 도 21에 제시된 바와 같이, 양각 판(1005)을 사용하여 빼낼 수 있다. 양각 판(1005)에는 각 개구(305)에 대응하는 돌기1007)가 구비되어 있다. 도 21a와 같이, 돌기(1007)로 복수의 반도체 발광소자를 한꺼번에 밀어서 빼내거나, 미리 양각 판(1005)의 반대 측에 테이프를 붙이고 빼낼 수도 있다. 돌기(1007)는 반도체 발광소자를 손상하지 않도록 적절한 면을 가지며, 이형코팅층(910)으로 인해 큰 힘을 주지 않고 적절한 힘으로 빼낼 수 있다. 한편, 반도체 발광소자를 빼내는 과정 전에 도 16 및 도 17에 제시된 바와 같이, 검사 과정이 수행될 수 있다. 이형코팅층(910)과 봉지재(170) 간의 접합력이 마스크(301)와 봉지재(170)간의 접합력보다는 감소하지만, 이형코팅층(910)과 봉지재(170)간의 접합력은 상기 검사 과정에서 접합을 유지하기에는 충분한 정도가 된다.
도 21b와 같이, 도 16에서 설명된 베이스(201)를 적용하는 경우, 마스크(301)와 베이스(201)를 클램프(401)로 접촉하게 하는 대신 접착 또는 본딩시킬 수 있다. 이때, 베이스(201)는 복수의 도전부(231,235)와 복수의 도전부 사이에 개재된 절연부(235)를 포함하며, 복수의 도전부(231,233)는 상하로 노출되며, 각 반도체 발광칩(101)의 2개의 전극(80,70)은 서로 다른 도전부(231,233)에 각각 접합된다. 이 경우, 마스크(301)로부터 반도체 발광소자를 빼내는 과정은 봉지재(170), 반도체 발광칩(101), 및 베이스(201)가 결합된 상태로 마스크(301)로부터 빼낼 수 있다.
다시 도 6을 참조하면, 봉지재(17)를 절단(sawing)하는 경우, 커터(31)에 의해 절단된 봉지재(17)의 절단면은 커터(31)에 의해 갈려짐에 따라 광추출효율이 저하되는 문제가 있다. 한편, 테이프(예: 도 3의 13) 위에 배열된 반도체 발광칩(101)의 배열이 조금 틀어지면, 커터(31)에 의해 절단시 다수의 반도체 발광소자에서 불량이 발생할 수 있다.
도 19 내지 도 21에서 제시된 예에서는 접합력 조절막 또는 이형코팅층(910)에 의해 마스크(301)로부터 봉지재(170)가 손상 없이 잘 빼내지므로, 봉지재(170) 표면은 쏘잉 공정에서 커터에 의해 갈려진 면이 아니며, 갈려져서 광추출효율이 저하되는 것이 방지된다. 또한, 반도체 발광칩(101) 정렬의 가이드로서 마스크(301)를 사용하여 정렬의 정확도가 향상되므로 정렬의 오류로 인한 불량이 감소한다.
도 22는 본 개시에 따른 반도체 발광소자의 제조 방법의 또 다른 예를 설명하기 위한 도면으로서, 반도체 발광소자의 형상은 마스크(301)의 개구(305)의 형상에 따라 형성된다. 마스크(301)의 개구(305)가 평면도 상으로 사각형(도 22a 참조), 삼각형(도 22c 참조) 등의 다각형이나, 원형(도 22b 참조), 타원형 등으로 변경할 수 있고, 봉지재(170)의 평면도 상의 형상도 사각형, 삼각형 등의 다각형이나, 원형, 타원형 등으로 형성된다. 이러한 방식으로 형상을 변경하면, 반도체 발광소자로부터 나오는 빛의 방향과 양이 봉지재(170) 형상에 따라 변경될 수도 있다.
도 23은 본 개시에 따른 반도체 발광소자의 제조 방법의 또 다른 예를 설명하기 위한 도면으로서, 반도체 발광소자의 형상은 마스크(301)의 개구(305)의 형상에 따라 형성된다. 마스크(301)의 개구(305)가 단면도 상으로 경사면을 가지는 형상 또는 사다리꼴 형상으로 하거나(도 23a 참조), 오목한, 또는 볼록한 곡면으로 할 수 있다(도 23b, 23c 참조). 이에 따라, 봉지재(170)의 단면의 형상도 사다리꼴 또는 볼록한 곡면, 또는 오목한 곡면을 가지게 된다. 이에 따라 봉지재(170)는 필요한 사양에 따라 렌즈 형태로 형성할 수 있고, 원하는 광분포를 얻는데 기여할 수 있다. 도 23a에서 사다리꼴의 긴변이 전극(80,70) 측이 되거나 그 반대 측이 되도록 할 수 있다. 도 23b의 경우, 전극(80,70) 측의 반대 측의 봉지재(170) 형상은 봉지재(170)를 디스펜싱하는 과정을 제어하여 볼록하거나 오목하게 형성할 수 있다. 도 23b, 및 도 23c에서 봉지재(170)은 탄성이 있어서, 이형코팅층(910)이 형성된 마스크(301)로부터 빼낼 수 있다.
도 24는 본 개시에 따른 반도체 발광소자 및 이의 제조 방법의 또 다른 예를 설명하기 위한 도면으로서, 먼저, 도 24a에 제시된 바와 같이, 이형코팅층(910)이 형성된 마스크(301)를 준비하고, 베이스(201)와 마스크(301) 사이에 반사 필름(251)이 개재되도록 정렬한다. 반사 필름(251)은 마스크(301)의 개구(305)에 대응하되 더 작은 면적의 개구(255)가 형성되어 있고, 광반사성을 가지는 필름이다. 이후, 소자 이송 장치(501)로 반도체 발광칩(101)을 반사 필름(251)의 개구(255)로 노출된 베이스(201)에 놓고, 봉지재(170)를 형성한다. 이때, 반사 필름(251)은 봉지재(170)에 접합된다(도 24b 참조). 다음으로, 도 24c에 제시된 바와 같이, 베이스(201)를 제거하고, 검사하고. 마스크(301)로부터 각 반도체 발광소자를 빼낸다. 반사 필름(251)은 전극(80,70) 측에서 전극(80,70)을 노출하되 봉지재(170)를 덮어 빛을 반사한다. 본 예와 다르게, 베이스(201)가 봉지재(170) 및 반도체 발광칩(101)과 일체로 결합된 타입을 제조하는 경우, 베이스(201) 표면에 반사층을 패터닝하는 것도 고려할 수 있다.
도 25는 본 개시에 따른 반도체 발광소자의 또 따른 예들을 설명하기 위한 도면으로서, 반도체 발광소자는 반도체 발광칩(101), 봉지재(170), 및 금속 접합부(302)를 포함한다. 반도체 발광칩(101)은 복수의 반도체층(30,40,50) 및 복수의 반도체층(30,40,50)에 전류를 전달하는 전극(80,70)을 포함한다. 복수의 반도체층(30,40,50)은 제1 도전성을 가지는 제1 반도체층(30), 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층(50), 및 제1 반도체층(30)과 제2 반도체층(50) 사이에 개재되며 전자와 정공의 재결합에 의해 빛을 생성하는 활성층(40)을 가진다. 봉지재(170)는 전극(80,70)이 노출되도록 반도체 발광칩(101)을 둘러싼다. 금속 접합부(302)는 반도체 발광칩(101)과 떨어져서 봉지재(170)에 고정되며, 전극(80,70)이 노출되는 방향으로 노출되는 하면(304)을 가진다. 전극(80,70)의 노출면 및 금속 접합부(302)의 하면(304)이 외부에 함께 접하도록, 전극(80,70)의 노출면, 전극(80,70) 주변의 봉지재(170)의 하면(171), 및 금속 접합부(302)의 하면(304)이 면(surface)으로서 이어져 있다. 따라서, 전극(80,70)만으로 외부와 접합하는 경우에 비하여 금속 접합부(302)로 인해 접합력이 향상된다.
반도체 발광칩(101)은 도 10에서 제시된 플립칩이 사용될 수 있으며, 2개의 전극(80,70)이 각각 봉지재(170)로부터 노출된다. 이와 다르게, 반도체 발광칩(101)은 수직형 칩 등 전극이 봉지재(170)로부터 노출될 수 있는 칩이면, 적용 할 수도 있지만, 플립칩에 더욱 효과적이다. 반도체 발광칩(101)은 2개의 전극(80,70)을 노출하며 복수의 반도체층(30,40,50)을 감싸는 형광층(180)을 포함할 수 있으며, 형광층(180)으로는 도 14a에서 설명된 예가 적용될 수 있다. 봉지재(170)는 형광층(180)을 둘러싸며, 전술된 예들이 사용될 수 있다. 봉지재(170)는 2개의 전극(80,70)이 노출되는 하면(171), 2개의 전극(80,70)의 반대 측의 상면, 및 하면과 상면을 연결하는 측면을 포함한다.
전술된 바와 같이, 전극(80,70)의 노출면, 전극(80,70) 주변의 봉지재(170)의 하면(171), 및 금속 접합부(302)의 하면(304)이 면으로서 이어져 있다는 의미는, 도 25a에 제시된 바와 같이, 바람직하게는 요철이 없이, 외부의 면 또는 서브마운트에 전극(80,70)과 금속 접합부(302)의 하면(304)이 함께 접할 정도로 스무스(smooth)하게 또는, 매끄럽게 이어져 있다는 의미이다. 본 개시에서 금속 접합부(302)의 하면(304)과 봉지재(170)의 하면(171)이 약간 단차가 있는 예를 배제하지는 않지만, 외부의 면 또는, 서브마운트와의 접합시 단차나 요철이 없는 도 25에 제시된 예들이 바람직할 것이다. 따라서, 금속 접합부(302)는 봉지재(170)의 상면의 정점을 기준으로 전극(80,70)의 노출면 및 금속 접합부(302)의 하면(304)까지의 거리가 실질적으로 동일하거나, 전극(80,70)의 노출면, 봉지재(170)의 하면(171), 및 금속 접합부(302)의 하면(304)이 평탄하게(flat) 형성되는 것이 바람직하다. 한편, 봉지재(170)의 하면(171)에 반사층 등 다른 층이 구비되는 경우도 고려할 수 있는데, 이 경우, 전극(80,70)의 노출면, 전극(80,70) 주변의 반사층 등 다른 층의 면 및, 금속 접합부(302)의 하면(304)이 면으로서 이어져 있게 될 것이다.
도 25a에 제시된 반도체 발광소자가 도 25b에 제시된 바와 같이, PCB와 같은 서브마운트(1500)에 실장될 수 있다. 이때, 반도체 발광칩(101)의 2개의 전극(80,70) 및 금속 접합부(302)가 서브마운트(1500)의 표면에 형성된 금속 패드(1511,1513,1515,1517)에 각각 접합될 수 있다. 본 개시에서, 금속 접합부(302) 대신 비금속 접합부(예: 플라스틱)가 사용되는 것을 배제하지 않지만, 서브마운트(1500)나 외부에 금속 패드(1511,1513,1515,1517)가 구비된 경우, 동일하게 금속 접합부(302)를 사용하는 것이 접합력 향상에 좋을 것이다. 도 25b에서 서브마운트(1500)의 금속 패드(1511,1513,1515,1517)와 반도체 발광칩(101)의 2개의 전극(80,70) 및 금속 접합부(302) 사이에 접착제가 개재될 수도 있고, 접착제 없이 본딩하는 방법이 사용될 수도 있다.
한편, 도 25c와 같이, 플레이트(201)가 전극(80,70)에 접합되는 실시예도 가능하다. 플레이트(201)는 제1 도전부(231), 제2 도전부(233), 및 제1 도전부(231)와 제2 도전부(233) 사이에 개재된 절연부(235)를 포함하며, 제1 도전부(231), 절연부(235), 및 제2 도전부(233)가 반복적으로 형성되며, 제1 도전부(231) 및 제2 도전부(233)는 상하로 노출되며 전기적 도통 및 방열 통로가 될 수 있다. 반도체 발광칩(101)의 2개의 전극(80,70)은 도 25c에 제시된 바와 같이, 각각 제1 도전부(231) 및 제2 도전부(233)에 접합되며, 2개의 전극(80,70)의 전극 분리선은 대략 절연부(235)에 대응하는 것이 바람직하다. 한편, 금속 접합부(302)는 다른 제1 도전부(231) 및 제2 도전부(233)에 금속-금속 간의 접합을 이루게 된다. 이와 다르게, 금속 접합부(302)가 다른 절연부(235)에 접합되는 경우도 물론 가능하다. 이러한, 반도체 발광칩(101), 봉지재(170), 금속 접합부(302) 및 플레이트(201)의 결합체를 반도체 발광소자로 볼 수 있다.
금속 접합부(302)는 봉지재(170)의 측면 둘레로 형성된 고리 형상을 가질 수 있다. 이 경우, 도 25c에 제시된 금속 접합부(302)에 의해 2개의 전극(80,70)이 쑈트가 발생하지 않도록 2개의 전극(80,70)과 각각 접합되는 제1 도전부(231) 및 제2 도전부(233)의 길이 및/또는 폭을 조절하여, 금속 접합부(302)와 접하지 않도록 하거나, 절연성 접착제를 사용하여 금속 접합부(302)를 플레이트(201)에 접합할 수도 있다. 이와 다른 예로서, 금속 접합부(302)는 봉지재(170)의 측면에 고정된 제1 금속부 그리고, 제1 금속부와 떨어져 봉지재(170)의 측면에 고정된 제2 금속부를 포함하는 실시예도 가능하다.
도 26는 본 개시에 따른 반도체 발광소자의 제조방법의 또 다른 예를 설명하기 위한 도면으로서, 도 25a에 제시된 반도체 발광소자의 제조 방법의 일 예이다. 먼저, 베이스(201) 위에 개구(305)가 형성된 댐(301)과 개구(305)로 노출된 베이스(201) 위에 반도체 발광칩(101)을 구비한다. 예를 들어, 도 26a와 같이, 베이스(201)에 개구(305)가 형성된 댐(301)을 먼저 구비한 후에, 도 26b에 제시된 바와 같이, 개구(305)로 노출된 베이스(201) 위에 반도체 발광칩(101)을 놓는다. 이와 다르게, 먼저 반도체 발광칩(101)을 베이스(201)에 두고, 댐(301)을 구비하는 방법도 물론 가능하다.
계속해서, 도 26b와 같이, 개구(305)에 봉지재(170)를 공급한다. 다음으로, 바람직하게는 댐의 두께에서 중앙을 따라 절단한다. 절단의 방법으로는 커터(31)로 댐(301)의 상면으로부터 하면까지 전체를 자르는 방법이 사용될 수 있다. 또는, 커터(31)나 다른 스크라이빙 장치(예: 레이저 스크라이빙 장치)로 댐(301)을 일정한 깊이만큼 자르거나 스크라이빙한 후에 나머지 부분은 브레이킹하는 방법(scribing and breaking)이 사용될 수 있다. 본 예에서는 봉지재(170)를 쏘잉(sawing)하는 것이 아니어서, 봉지재(170)가 커터(31)에 의해 갈려서 광추출효율이 저하되는 것이 방지된다. 이때, 댐(301)과 함께 베이스(201)가 절단될 수도 있으며, 베이스(201)의 일부까지만 커터(31)에 의해 절단된 후, 베이스(201)를 때어내는 방법도 가능하다. 이에 따라 도 26c에 제시된 바와 같이, 반도체 발광칩(101), 봉지재(170), 및 절단된 댐(302)을 가지는 반도체 발광소자가 제조된다. 여기서, 댐(301)은 금속, 비금속, 또는, 표면에 금속 도금한 재질이 사용될 수 있으며, 금속을 사용한 경우, 절단된 댐(302)은 도 25에서 설명된 금속 접합부(302)가 된다.
도 27은 본 개시에 따른 반도체 발광소자의 제조방법의 또 다른 예를 설명하기 위한 도면으로서, 도 25c에 제시된 반도체 발광소자의 제조 방법의 일 예이다.
먼저, 먼저, 베이스(201) 위에 개구(305)가 형성된 댐(301)과 개구(305)로 노출된 베이스(201) 위에 반도체 발광칩(101)을 구비한다. 예를 들어, 도 27a와 같이, 베이스(201)에 개구(305)가 형성된 댐(301)을 먼저 구비한 후에, 도 27b에 제시된 바와 같이, 개구(305)로 노출된 베이스(201) 위에 반도체 발광칩(101)을 놓는다. 이와 다르게, 먼저 반도체 발광칩(101)을 베이스(201)에 두고, 댐(301)을 구비하는 방법도 물론 가능하다.
베이스(201)는 제1 도전부(231), 제2 도전부(233), 및 이들 사이에 개재된 절연부(235)를 포함한다. 반도체 발광칩(101)의 2개의 전극(80,70)은 각각 제1 도전부(231) 및 제2 도전부(233)에 접합된다. 이때, 댐(301)이 금속 재질인 경우, 2개의 전극(80,70)이 각각 접합된 제1 도전부(231) 및 제2 도전부(233)의 길이나 폭을 조절하여, 금속 재질의 댐(301)과 접하지 않도록 하는 것이 바람직하다. 또는, 금속 재질의 댐(301)과 2개의 전극(80,70)이 각각 접합된 제1 도전부(231) 및 제2 도전부(233) 사이에 절연성 접착제를 개재시키는 것도 좋다. 이와 다르게, 댐(301)이 비금속 재질인 경우, 2개의 전극(80,70)이 접합된 제1 도전부(231) 및 제2 도전부(233)와 댐(301)이 접해도 무방하다.
계속해서, 도 27b와 같이, 개구(305)에 봉지재(170)를 공급한다. 다음으로, 댐(301)을 절단한다. 이때, 댐(301)과 함께 베이스(201)가 절단되며, 절단의 방법으로는 커터(31)로 댐(301)의 상면으로부터 베이스(201)의 하면까지 전체를 자르는 방법이 사용될 수 있다. 또는, 커터(31)나 다른 스크라이빙 장치로 댐(301) 및 베이스(201)의 일부까지 자르거나 스크라이빙한 후에 나머지 부분은 브레이킹하는 방법(scribing and breaking)이 사용될 수 있다. 이에 따라 도 27c에 제시된 바와 같이, 반도체 발광칩(101), 봉지재(170), 금속 접합부(302; 절단된 댐), 및 베이스(201)를 가지는 반도체 발광소자가 제조된다.
도 28은 본 개시에 따른 반도체 발광소자의 제조방법의 또 다른 예를 설명하기 위한 도면으로서, 예를 들어, 도 28a에 제시된 바와 같이, 접착 또는 점착 테이프(예: 블루테이프), 플라스틱판, 또는, 금속판과 같은 베이스(201)에 도 7 내지 도 17에서 설명된 마스크(301; 댐)를 구비한 후, 전술된 소자 이송 장치(501)를 사용하여 복수의 개구(305)로 노출된 베이스(201)에 각각 반도체 발광칩(101)을 놓는다. 반도체 발광칩(101)을 먼저 베이스(201) 위에 놓고, 마스크(301)를 구비한 후 봉지재(170)를 공급하는 것도 물론 가능하지만, 도 7 내지 도 17에서 설명된 장점을 가지도록 마스크(301)를 먼저 구비하는 것이 바람직하다.
이후, 각 개구(305)에 봉지재(170)를 디스펜싱하거나 밀어내는 방식으로 제공하고, 경화한다. 다음으로, 베이스(201)를 제거하고 반도체 발광칩(101), 봉지재(170), 및 마스크(301)로된 결합체에 대해 도 16 및 도 17에서 설명된 검사과정이 수행될 수 있다. 이후, 상기 결합체에 다시 베이스(201)를 붙이거나 클램프를 사용하여 서로 접하게 한다. 또는, 이와 다르게 다이싱 테이프와 같은 부재 위에 상기 결합체를 부착할 수 있다. 계속해서, 도 28a에 제시된 바와 같이, 마스크(301)를 절단한다. 절단의 방법으로는 도 26에서 설명된 방법이 사용될 수 있다. 금속 마스크를 사용하는 경우, 도 28b에 제시된 바와 같이, 절단된 마스크는 금속 접합부(302)가 될 수 있다. 이때, 베이스(201)도 함께 절단될 수도 있지만, 베이스(201)는 완전히 절단되지 않도록 하고, 마스크(301)는 개별 소자로 분리되도록 완전히 절단한 후에, 도 28b와 같이 베이스(201)를 때어내면 개별 반도체 발광소자로 분리된다. 이때, 베이스(201)의 반대 측에 테이프를 추가로 붙여서 개별 반도체 발광소자가 흩어지지 않게 하는 것도 가능하다.
한편, 도 28c를 참조하면, 도 28a에서 제시된 예와 다르게, 반도체 발광칩(101), 봉지재(170), 및 마스크(301)로된 결합체로부터 베이스(201)를 먼저 제거한 후에 마스크(301)를 절단하는 것도 가능하다. 베이스(201)을 제거하고, UV-tape와 같은 부재를 반도체 발광칩(101), 봉지재(170), 및 마스크(301)로된 결합체에 붙인 후에 절단할 수 있다. 마스크(301)를 절단한 후에도 각 반도체 발광소자가 UV-tape에 붙어 있어서 흩어지지 않아서 특성 별 분류(Rank-sorting) 및 포장 단계 등에서 어려움을 방지할 수 있다. 또한, UV-tape는 자외선(UV) 조사 후에는 접착력이 사라지므로, 각 반도체 발광소자를 UV-tape로부터 쉽게 분리할 수 있다.
도 29는 본 개시에 따른 반도체 발광소자의 제조방법의 또 다른 예를 설명하기 위한 도면으로서, 예를 들어, 도 29a에 제시된 바와 같이, 제1 도전부(231), 절연부(235), 및 제2 도전부(233)가 반복된 베이스(201) 위에 도 7 내지 도 17에서 설명된 마스크(301; 댐)를 구비한 후, 전술된 소자 이송 장치(501)를 사용하여 복수의 개구(305)로 노출된 베이스(201)에 각각 반도체 발광칩(101)을 놓는다. 이후, 각 개구(305)에 봉지재(170)를 디스펜싱하거나 밀어내는 방식으로 제공하고, 경화한다. 다음으로, 반도체 발광칩(101), 봉지재(170), 마스크(301), 및 베이스(201)로된 결합체에 대해 도 16 및 도 17에서 설명된 검사과정이 수행될 수 있다. 이후, 계속해서, 도 29a에 제시된 바와 같이, 베이스(201) 아래에 테이프(208)를 붙이거나, 도 29b와 같이 테이프를 붙이지 않고, 개구(305) 둘레로 마스크(301) 및 베이스(201)를 절단한다. 절단의 방법으로는 도 27에서 설명된 방법이 사용될 수 있다. 금속 마스크(301)를 사용하면 절단된 마스크는 금속 접합부(302)가 된다. 이에 따라, 반도체 발광칩(101), 봉지재(170), 금속 접합부(302), 및 절단된 베이스(201)로된 개별 반도체 발광소자가 분리된다.
도 30은 본 개시에 따른 반도체 발광소자 및 이의 제조방법의 또 다른 예를 설명하기 위한 도면으로서, 먼저, 도 30a와 같이, 베이스(201)에 개구(305)가 형성된 댐(301)을 구비한다. 댐(301)에는 개구(305) 주변에 절단용 홈(303)이 형성되어 있다. 절단용 홈(303)은 바람직하게는 댐(301)의 상면으로부터 일정 깊이로 형성되며, 개구(305)를 두르도록 형성된다. 절단용 홈(303)은 댐(301)에 절단용 홈(303)이 형성되도록 틀로 찍어내는 방법이 사용되거나, 압출성형하는 방법 등이 사용될 수 있다. 계속해서, 도 30b와 같이, 개구(305)로 노출된 베이스(201)에 반도체 발광칩(101)을 놓고, 봉지재(170)를 공급한다. 반도체 발광칩(101)을 먼저 베이스(201) 위에 놓고, 댐(301)을 구비한 후 봉지재(170)를 공급하는 것도 물론 가능하다.
다음으로, 절단용 홈(303)을 따라 댐(301)을 절단한다. 절단의 방법으로는 절단용 홈(303)을 따라 브레이킹(breaking)하는 방법, 커터(31)가 절단용 홈(303)으로 들어가서 댐(301)을 자르는 방법, 또는, 커터(31)나 다른 스크라이빙 장치로 절단용 홈(303)의 댐(301) 부분을 일정한 깊이만큼 자르거나 스크라이빙한 후에 나머지 부분은 브레이킹하는 방법(scribing and breaking)이 사용될 수 있다.
본 예에서, 댐(301) 절단의 방법으로 브레이킹 방법이 포함되는 경우, 절단용 홈(303)이 미리 정확한 간격으로 형성되어 있고 절단용 홈(303)을 따라 절단하므로 반도체 발광소자의 사이즈가 일정하게 형성되는 장점이 있다. 또한, 댐(301)의 하면으로부터 상면까지의 높이 또는 두께 전체를 절단하는 경우 절단의 과정에서 외력에 의한 응력이나 스트레스가 많이 발생하므로 소자에 손상이 발생할 위험이 있지만, 절단용 홈으로 인해 이러한 응력이나 스트레스가 감소하여 손상이나 파손의 위험이 감소한다. 또한, 브레이킹시 시간이 단축된다. 그 결과, 절단 공정의 효율이 향상 및 불량이 감소한다
예를 들어, 절단용 홈(303) 부분의 남아 있는 댐의 높이가 대략 200㎛ 이하일 수 있지만, 물론 댐(301)의 전체 높이에 따라 절단용 홈(303)의 깊이 또는 절단용 홈(303) 부분의 남아 있는 댐의 높이도 달라질 수 있다. 이러한, 절단용 홈의 사이즈는 특별히 한정되지 않으며, 반도체 발광소자나 댐(301) 등의 형태나 사이즈가 변경됨에 따라 변경될 수 있음은 물론이다. 베이스(201)가 있는 상태에서 절단하거나 베이스(201)를 먼저 제거하고 절단할 수 있다. 절단의 방법으로 커터(31)를 포함하는 경우, 절단용 홈(303)으로 인해 절단의 시간이 단축되며, 절단용 홈(303)은 커터(31)의 정렬의 기준이 될 수 있고, 절단 과정에서 커터(31)를 가이드하는 기능도 할 수 있다. 따라서, 절단 공정의 효율이 향상되고 및 불량이 감소한다.
다음으로, 베이스(201)를 제거하여 도 30c와 같이 반도체 발광칩(101), 봉지재(170), 및 절단된 댐(302)으로 이루어진 반도체 발광소자로 분리한다. 여기서, 금속 댐(301)을 사용한 경우, 절단된 댐(302)은 도 25에서 설명된 금속 접합부(302)가 된다. 절단용 홈(303)으로 인해 금속 접합부(302)는 전극(80,70) 측이 전극(80,70)의 반대 측보다 두껍다. 따라서, 금속 접합부(302)의 하면(304)의 면적을 확보하여 접합력 향상에 도움이 된다.
도 31는 본 개시에 따른 반도체 발광소자의 제조방법의 또 다른 예를 설명하기 위한 도면으로서, 먼저, 도 31a에 제시된 바와 같이, 베이스(201) 위에 개구(305)가 형성된 댐(301)과 개구(305)로 노출된 베이스(201) 위에 반도체 발광칩(101)을 구비한다. 베이스(201)는 제1 도전부(231), 제2 도전부(233), 및 이들 사이에 개재된 절연부(235)를 포함한다. 댐(301)에는 개구(305) 주변에 바람직하게는 개구(305) 둘레에 고리 형상으로 절단용 홈(303)이 형성되어 있다. 이후, 반도체 발광칩(101)을 덮도록 개구(305)에 봉지재(170)를 공급한다. 반도체 발광칩(101)을 베이스(201)에 먼저 놓고, 댐(301)을 구비한 후 봉지재(170)를 공급하는 것도 물론 가능하다.
다음으로, 절단용 홈(303)을 따라 댐(301) 및 베이스(201)를 함께 절단하여 도 31c와 같이 반도체 발광칩(101), 봉지재(170), 절단된 댐(302), 및 절단된 베이스(201)로 이루어진 반도체 발광소자로 분리한다. 절단의 방법으로는 도 30에서 설명된 방법이 사용될 수 있다. 커터(31)를 사용하여 절단용 홈(303)을 따라 댐(301) 및 베이스(201)를 함께 자를 수 있다. 또는, 절단용 홈(303) 부분의 댐(301)으로부터 베이스(201)의 일부까지 커터(31)나 다른 스크라이빙 장치로 자르거나 스크라이빙한 후에 나머지 부분을 브레이킹하는 방법도 물론 가능하다. 또는, 절단용 홈(303)을 따라 브레이킹하는 방법도 가능하다. 금속 댐(301)을 사용한 경우, 절단된 댐(302)은 도 25에서 설명된 금속 접합부(302)가 된다. 금속 접합부(302)는 베이스의 도전부(231,233)에 접합되거나, 절연부(도 295)에 접합되는 것도 가능하다.
도 32는 본 개시에 따른 반도체 발광소자의 제조 방법의 또 다른 예를 설명하기 위한 도면으로서, 먼저, 도 32a에 제시된 바와 같이, 접착 또는 점착 테이프(예: 블루테이프), 플라스틱판, 또는, 금속판과 같은 베이스(201)에 도 7 내지 도 17에서 설명된 마스크(301; 댐)를 구비한다. 개구(305)와 개구(305) 사이의 마스크(301)에 절단용 홈(303)이 형성되어 있다. 절단용 홈(303)은 바람직하게는 개구(305)를 두르도록 고리 형태로 형성된다.
이후, 전술된 소자 이송 장치(501)를 사용하여 복수의 개구(305)로 노출된 베이스(201)에 각각 반도체 발광칩(101)을 놓는다. 반도체 발광칩(101)을 먼저 베이스(201) 위에 놓고, 마스크(301)를 구비한 후 봉지재(170)를 공급하는 것도 물론 가능하지만, 도 7 내지 도 17에서 설명된 장점을 가지도록 마스크(301)를 먼저 구비하는 것이 바람직하다.
다음으로, 각 개구(305)에 봉지재(170)를 디스펜싱하거나 밀어내는 방식으로 제공하고, 경화한다. 계속해서, 반도체 발광칩(101), 봉지재(170), 마스크(301), 및 베이스(201)로된 결합체에 대해 도 16 및 도 17에서 설명된 검사과정이 수행될 수 있다.
이후, 도 32b에 제시된 바와 같이, 절단용 홈(303)을 따라 마스크(301)를 절단한다. 베이스(201)를 분리하는 경우, 절단의 방법으로는 도 30에서 설명된 방법이 사용될 수 있다. 이에 따라, 반도체 발광칩(101), 봉지재(170), 및 금속 접합부(302; 절단된 마스크)로된 반도체 발광소자가 제조된다. 베이스(201)가 반도체 발광소자의 일부인 경우, 예를 들어, 베이스(201)가 제1 도전부(231), 절연부(235), 및 제2 도전부(233)가 연속된 플레이트인 경우, 마스크(301)와 베이스(201)가 함께 절단되며, 절단의 방법으로는 도 31에서 설명된 방법이 사용될 수 있다. 이에 따라, 반도체 발광칩(101), 봉지재(170), 금속 접합부(302; 절단된 마스크), 및 절단된 베이스(201)로된 반도체 발광소자가 제조된다.
도 33은 본 개시에 따른 반도체 발광소자 및 이의 제조 방법의 또 다른 예들을 설명하기 위한 도면으로서, 반도체 발광소자의 형상은 댐(301) 또는 마스크(301)의 개구(305)의 형상에 따라 형성된다. 마스크(301)의 개구(305)가 단면도 상으로 경사면을 가지는 형상 또는 사다리꼴 형상으로 하거나(도 33a 참조), 오목한, 또는 볼록한 곡면으로 할 수 있다(도 33c, 33d 참조). 이에 따라, 봉지재(170)와 접하는 금속 접합부(302)도 경사면, 볼록한 곡면, 또는 오목한 곡면을 가지게 된다. 따라서, 봉지재(170)는 필요한 사양에 따라 렌즈 형태로 형성할 수 있고, 원하는 광분포를 얻는데 기여할 수 있다. 도 33b에 제시된 예의 경우, 마스크(301) 외측에 가이드 벽(311)을 구비하고 봉지재(170)를 마스크(301)보다 높게 형성한 후, 마스크(301)에 형성된 절단용 홈(303)을 따라 마스크(301) 및 베이스(201)를 함께 절단한다.
도 34는 본 개시에 따른 반도체 발광소자 및 이의 제조 방법의 또 다른 예들을 설명하기 위한 도면으로서, 반도체 발광소자의 형상은 마스크(301)의 개구(305)의 형상에 따라 형성된다. 마스크(301)의 개구(305)가 평면도 상으로 사각형(도 34a 참조), 삼각형(도 34b 참조) 등의 다각형이나, 원형(도시되지 않음), 타원형 (도시되지 않음) 등으로 변경할 수 있다.
도 34a의 경우, 개구(305) 사이의 마스크(301)에 통로(331)가 형성되어 개구(305)가 서로 통해 있으며, 봉지재(170)는 개구(305) 및 상기 통로(331)를 채우게 된다. 절단용 홈(303)을 따라 마스크(301)를 절단하면, 금속 접합부(302a,302b)를 가지는 반도체 발광소자가 형성되며, 이때, 상기 통로(331)로 인해 금속 접합부(302)는 하나의 고리 형상이 아니라 도 34a에 제시된 바와 같이, 서로 떨어져 각각 봉지재(170)에 고정된 제1 금속부(302a) 및 제2 금속부(302b)로 이루어질 수 있다. 이러한 금속 접합부(302a,302b)는 도 25c에 제시된 플레이트(201)의 서로 다른 도전부(231,233)에 각각 접할 수 있으며, 제1 금속부(302a) 및 제2 금속부(302b)는 반도체 발광칩(101)의 2개의 전극(80,70)이 각각 접하는 제1 도전부(231) 및 제2 도전부(233)에 동시에 접하지는 않게 되어 전기적 쑈트를 방지한다. 도 34b의 경우, 봉지재(170)의 높이보다 금속 접합부(302)의 높이가 낮아서 봉지재(170)의 측면이 일부 노출되어 있다.
도 35는 본 개시에 따른 반도체 발광소자의 제조 방법의 또 다른 일 예를 설명하기 위한 도면으로서, 먼저, 베이스(201) 위에 개구(305)가 형성된 댐(301) 및 개구(305)로 노출된 베이스(201) 위에 제1 봉지재(180)를 구비한다. 다음으로, 반도체 발광칩(101)을 제1 봉지재(180) 위에 놓는다. 반도체 발광칩(101)은 제1 도전성을 가지는 제1 반도체층(30), 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층(50), 및 제1 반도체층(30)과 제2 반도체층(50)의 사이에 개재되며 전자와 정공의 재결합에 의해 빛을 생성하는 활성층(40)을 가지는 복수의 반도체층(30,40,50)과, 복수의 반도체층(30,40,50)에 전류를 공급하는 적어도 하나의 전극(80,70)을 포함한다(도 36 참조). 적어도 하나의 전극(80,70)이 위로 노출되며 적어도 하나의 전극(80,70)의 반대 측의 복수의 반도체층(30,40,50)이 제1 봉지재(180)에 접촉하도록 반도체 발광칩(101)을 제1 봉지재(180)에 놓는다.
본 예에서, 반도체 발광칩(101)은 플립칩(flip chip)으로서, 적어도 하나의 전극(80,70)은 복수의 반도체층(30,40,50)의 일 측에 제1 반도체층(30)과 전기적으로 연통된 제1 전극(80), 및 제2 반도체층(50)과 전기적으로 연통된 제2 전극(70)을 포함한다. 반도체 발광칩(101)을 제1 봉지재(180)에 놓는 과정에서, 복수의 반도체층(30,40,50)을 기준으로 제1 봉지재(180)의 반대 측에 제1 전극(80) 및 제2 전극(70)이 위로 노출되며, 제1 전극(80) 및 제2 전극(70)의 반대 측의 복수의 반도체층(30,40,50)이 제1 봉지재(180)에 접촉하도록 놓인다. 제1 봉지재(180)는 형광체를 함유할 수 있으며, 반도체 발광칩(101)을 제1 봉지재(180)에 놓기 전에 제1 봉지재(180)를 소프트 큐어링(soft curing)하는 과정이 추가될 수 있다.
예를 들어, 도 35a에 제시된 바와 같이 베이스(201) 위에 마스크 또는 댐(301)을 구비한 후, 도 35b에 제시된 바와 같이, 댐(301)의 개구(305)에 제1 봉지재(180)를 공급한다. 여기서, 베이스(201) 및 댐(301)은 별개의 부재로서 분리되거나 결합할 수 있지만, 이와 다르게, 베이스(201)와 댐(301)이 하나의 틀(frame)의 바닥과 벽일 수 있다. 또한, 본 예와 다르게, 베이스(201) 위에 제1 봉지재(180)를 먼저 형성하고, 댐(301)을 제1 봉지재(180) 위에 놓아 댐(301)의 개구(305)로 제1 봉지재(180)가 들어가도록 하는 실시예도 가능하다. 또한, 도 35에서 댐(301)에는 복수의 개구(305)가 형성되어 있지만, 본 예와 다르게, 하나의 개구(305)를 가지는 댐(301)을 사용하는 것도 물론 가능하다. 또한, 본 예에서, 반도체 발광칩(101)으로는 플립 칩(flip chip)이 적합하지만, 레터럴 칩(lateral chip)이나 수직형 칩(vertical chip)을 배제하는 것은 아니다.
개구(305)로 노출된 베이스(201) 위에 제1 봉지재(180)를 형성하는 방법의 일 예로, 디스펜싱, 프린팅 등의 방법으로 각 개구(305)에 제1 봉지재(180)를 공급한다. 제1 봉지재(180)는 형광체를 함유할 수 있다. 제1 봉지재(180)의 높이 또는 두께를 필요에 따라 조절할 수 있다. 본 예에서 제1 봉지재(180)는 개구(305)보다 낮은 높이로 형성된다.
제1 봉지재(180)에 반도체 발광칩(101)을 놓는 과정에서 복수의 반도체층(30,40,50)의 적어도 일부가 제1 봉지재(180)에 묻힐 수 있다. 제1 봉지재(180)는 전극(80,70)의 반대 측에서 복수의 반도체층(30,40,50)을 덮는다. 제1 봉지재(180)는 도 35c에 제시된 바와 같이, 복수의 반도체층(30,40,50)의 측면을 일부 덮어서 복수의 반도체층(30,40,50)의 측면의 나머지가 노출될 수 있다. 이와 다르게, 복수의 반도체층(30,40,50)의 측면이 제1 봉지재(180)에 의해 전부 덮일 수도 있다. 또한, 이와 다르게, 복수의 반도체층(30,40,50)이 제1 봉지재(180)에 묻히지 않고 접촉하기만 하는 실시예도 물론 가능하다.
이후, 반도체 발광칩(101), 및 제1 봉지재(180)를 포함하는 반도체 발광소자를 베이스(201) 및 댐(301)과 분리하여 반도체 발광소자가 제조된다.
본 예에 의하면, 바람직하게는 형광체를 함유하는 제1 봉지재(180)는 반도체 발광칩(101)의 표면에 얇게 형성될 수 있어서, 반도체 발광소자가 거의 칩 스케일(chip scale)로 형성된다. 또한, 개구(305)에 형성되는 제1 봉지재(180)를 높이를 조절하여 필요한 양만 사용할 수 있어서, 반도체 발광칩(101)으로부터의 빛이 대부분 나가는 기판 측에 형광체를 함유하는 제1 봉지재(180)를 균일한 두께와 높이로 형성하기에 유리하며, 제1 봉지재(180)가 제1 전극(80) 및 제2 전극(70) 측으로 유입되는 것이 방지된다. 또한, 제1 봉지재(180)는 접합력이 있으므로 반도체 발광칩(101)을 놓는데 있어서 편리하다.
도 36은 본 개시에 따른 반도체 발광소자의 일 예를 설명하기 위한 도면으로서, 반도체 발광소자는 반도체 발광칩(101)과 제1 봉지재(180)를 포함한다. 반도체 발광칩은 복수의 반도체층(30,40,50) 및 복수의 반도체층(30,40,50)의 일 측에 형성되어 복수의 반도체층(30,40,50)에 전류를 공급하는 적어도 하나의 전극(80,70)을 포함한다. 제1 봉지재(180)는 복수의 반도체층(30,40,50)을 기준으로 적어도 하나의 전극(80,70) 측과 적어도 하나의 전극(80,70)의 반대 측 사이의 복수의 반도체층(30,40,50)의 측면의 일부가 노출되도록, 적어도 하나의 전극(80,70)의 반대 측에서 복수의 반도체층(30,40,50)을 덮는다. 제1 봉지재(180)는 도 36에 제시된 바와 같이, 복수의 반도체층(30,40,50)의 측면을 일부 덮어서 복수의 반도체층(30,40,50)의 측면의 나머지가 노출될 수 있다.
본 예에서, 반도체 발광칩(101)은 플립 칩 소자로서, 성장 기판(10), 복수의 반도체층(30,40,50), 광반사층(R), 및 전극(80,70)을 포함한다. 3족 질화물 반도체 발광소자를 예로 들면, 성장 기판(10)으로 주로 사파이어, SiC, Si, GaN 등이 이용되며, 성장 기판(10)은 최종적으로 제거될 수도 있다. 복수의 반도체층(30,40,50)은 성장 기판(10) 위에 형성된 버퍼층(도시되지 않음), 제1 도전성을 가지는 제1 반도체층(30; 예: Si 도핑된 GaN), 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층(50; 예: Mg 도핑된 GaN) 및 제1 반도체층(30)과 제2 반도체층(50) 사이에 개재되며 전자와 정공의 재결합을 통해 빛을 생성하는 활성층(40; 예: InGaN/(In)GaN 다중양자우물구조)을 포함한다. 복수의 반도체층(30,40,50) 각각은 다층으로 이루어질 수 있고, 버퍼층은 생략될 수 있다. 제1 반도체층(30)과 제2 반도체층(50)은 그 위치가 바뀔 수 있으며, 3족 질화물 반도체 발광소자에 있어서 주로 GaN으로 이루어진다. 제1 전극(80)은 전기적 연결(81)에 의해 제1 반도체층(30)과 전기적으로 연통되어 전자를 공급한다. 제2 전극(70)은 전기적 연결(71)에 의해 제2 반도체층(50)과 전기적으로 연통되어 정공을 공급한다. 제2 반도체층(50)과 전극(70,80) 사이에는 광반사층(R)이 개재되며, 광반사층(R)은 SiO2와 같은 절연층, DBR(Distributed Bragg Reflector) 또는 ODR(Omni-Directional Reflector)을 포함하는 다층 구조를 가질 수 있다.
제1 봉지재(180)는 형광체를 함유할 수 있으며, 형광체의 종류는 반도체 발광칩(101)이 내는 빛과 반도체 발광소자로부터 얻고자하는 빛의 특성에 따라 선택된다. 예를 들어, 단일 칩을 사용하는 방법으로써 청색 LED 칩(예: GaN 칩 또는 InGaN 칩)이나 혹은 NUV(근자외선) LED 칩 위에 형광층을 도포하여 백색을 얻는 방법들은 패키지 공정이 단순하고 전력 소모를 줄일 수 있어서 가장 많이 이용하고 있다. 일 예로, 청색 LED로부터 발산하는 청색광과 그 빛의 일부를 이용해서 Y3Al5O12:Ce3+(YAG:Ce) 형광 소재를 여기시켜 얻어지는 황색광을 사용함으로써 백색을 발산하는 백색 LED가 만들어진다. 다른 예로, 근자외선 LED와 이 근자외선을 청색, 녹색 그리고 적색으로 전환하는 형광 소재를 조합하여 태양광의 광 분포와 유사한 광을 방사하도록 구성된다.
도 37는 반도체 발광칩을 개구에 형성된 제1 봉지재에 놓는 과정의 일 예를 설명하기 위한 도면으로서, 소자 이송 장치(501)는 고정부(13; 예: 테이프) 위의 각 반도체 발광칩(101)을 픽업(pick-up)하여 바람직하게는 소프트 큐어링된 제1 봉지재(180) 위에 놓는다. 이 과정보다 먼저, 소자 배열 장치(예: 쏘터; sorter)를 사용하여, 복수의 반도체 발광칩(101)을 테이프(13) 위에 제공하는 과정이 선행될 수 있으며, 일 예로 도 3에 제시된 예를 참조할 수 있다. 도 37a에 제시된 바와 같이, 테이프(13)의 아래에서 핀 또는 봉이 반도체 발광칩(101)을 치면 테이프(13)로부터 반도체 발광칩(101)이 떨어지며, 그 순간 소자 이송 장치(501)가 반도체 발광칩(101)을 전기적 흡착 또는 진공 흡착할 수 있다.
도 37b에 제시된 바와 같이, 소자 이송 장치(501)는 베이스(201) 위로 이동하여 각 개구(305)에 형성된 제1 봉지재(180) 위에 반도체 발광칩(101)을 놓는다. 반도체 발광칩(101)은 전극(80,70)이 위로 향하고 전극(80,70)의 반대 측 복수의 반도체층(30,40,50)이 제1 봉지재(180)에 접촉하거나 일부가 제1 봉지재(180)에 묻히도록 놓이며, 이에 따라, 복수의 반도체층(30,40,50)의 측면의 일부가 제1 봉지재(180)로부터 노출된다. 복수의 반도체층(30,40,50)이 제1 봉지재(180)에 묻히는 경우, 형광체가 분산된 제1 봉지재(180)의 재질, 소프트 큐어링의 정도, 소자 이송 장치(501)의 동작 등을 조절하여 복수의 반도체층(30,40,50)이 제1 봉지재(180)에 묻히는 깊이를 조절할 수 있다. 예를 들어, 복수의 반도체층(30,40,50)이 제1 봉지재(180)에 모두 묻히거나 기판(10)의 표면까지만 묻히게 하는 경우 모두 가능하며, 색온도 균일성을 고려했을 때 기판(10)의 표면까지 묻히게 하는 방법을 고려할 수 있다.
댐(301) 및 개구(305)는 미리 정확도가 매우 높게 정밀하게 형성한 틀(frame)이므로, 쏘터(예: 도 2의 5 참조)를 사용하여 그 때 그 때의 지시에 따라 댐(301)이 구비되지 않은 베이스(201) 또는 평탄한 테이프(13; 도 3 참조) 위에 소자를 배열할 때보다 반도체 발광칩(101) 정렬(alignment)의 정확도가 높다. 따라서, 정렬의 부정확으로 인한 불량이 감소한다. 또한, 테이프(13)에 부착하여 반도체 발광칩(101)을 소자 이송 장치(501)에게 제공할 때(도 37a 참조), 반드시 요구된 규격에 정확히 일치하는 상태로 메이드하여 제공하지 않아도, 소자 이송 장치(501)가 반도체 발광칩(101)이 빈 곳(14; 도 37a 참조)을 인식하고 다른 반도체 발광칩(101)을 이송할 수 있고, 반도체 발광칩(101)의 틀어진 각도를 보정하여 베이스(201)에 놓을 수 있다. 따라서, 소자 이송 장치(501)에게 반도체 발광칩(101)을 제공시 부담이 줄어든다.
소자 이송 장치(501)의 일 예로, 다이본더와 유사하게, 패턴 또는 형상을 인식하며, 이송할 위치나 대상물의 각도를 보정할 수 있는 장치라면 그 명칭에 무관하게 사용 가능할 것이다.
도 38은 소자 이송 장치가 댐의 형상 또는 패턴을 인식하여 각도 및 위치를 보정하는 일 예를 설명하기 위한 도면으로서, 쏘터(5; 도 2 참조)에 의해 고속으로 배열하는 과정에서 테이프(13) 위에는 반도체 발광칩(101)이 빈 곳(14: 도 3 참조)가 있을 수 있으며, 약간 각도가 틀어지도록 배열된 반도체 발광칩(16; 도 3 참조)가 있을 수 있다. 소자 이송 장치(501)는 도 37a에 제시된 바와 같이, 빈 곳(14)을 인식하고 다음 위치의 반도체 발광칩(101)을 픽업할 수 있다. 소자 이송 장치(501)는 반도체 발광칩(101)을 픽업할 때, 반도체 발광칩(101)의 전극(80,70)의 패턴(예: 전극 분리선)을 인식하여, 각도를 보정할 수 있다. 또한, 소자 이송 장치(501)는 도 38에 제시된 바와 같이 댐(301) 형상을 인식하여 위치나 각도를 보정하여 개구(305)에 형성된 제1 봉지재(180) 위에 반도체 발광칩(101)을 정확하게 놓는다. 이를 위해 소자 이송 장치(501)는 카메라나 광학센서 등을 이용할 수 있다. 예를 들어, 소자 이송 장치(501)는 댐(301)과 제1 봉지재(180)의 명암의 차이, 광반사율 차이 또는, 반사광의 차이를 감지하거나 개구(305)의 형태를 인식할 수 있다. 반드시 개구(305)를 전체적으로 인식하지 않더라도 일 부분만을 인식할 수도 있으며, 소자 이송 장치(501)는 개구(305)로 인한 댐(301)의 면, 에지, 및 점 중 적어도 하나로부터 지시된 거리 또는 좌표에 해당하는 위치에 반도체 발광칩(101)을 놓을 수 있다. 이 외에도, 댐(301)이나 개구(305)의 패턴을 인식하고, 이를 기준으로 반도체 발광칩(101)을 놓을 좌표를 결정하는 다양한 방법이 설계될 수 있을 것이다. 본 예에서는 베이스(201)에 특별한 패턴이 없고, 댐(301)이나 개구(305)를 반도체 발광칩(101)의 좌표 결정의 기준으로 한다.
따라서, 단순히 평탄한 베이스(201) 위에 쏘터(5)를 사용하여 처음 배치된 반도체 발광칩(101)을 기준으로 미리 지시된 간격대로 소자를 배열하는 경우에 비하여 반도체 발광칩(101)의 정렬(예: 위치와 각도)이 더욱 정확하게 된다.
도 39은 본 개시에 따른 반도체 발광소자의 제조 방법에서 베이스에 구비된 댐의 일 예를 설명하기 위한 도면으로서, 베이스(201) 위에 복수의 개구(305)가 형성된 마스크 또는 댐(301)을 구비할 수 있다. 베이스(201)는 리지드(rigid)한 금속 판 또는 비금속 판이거나, 플렉시블한 필름 또는 테이프일 수 있다. 금속 판으로는 특별한 한정이 있는 것은 아니며, 예를 들어, Al, Cu, Ag, Cu-Al 합금, Cu-Ag 합금, Cu-Au 합금, SUS(스테인리스스틸) 등이 사용될 수 있으며, 도금된 판도 물론 사용 가능하다. 비금속 판으로는 플라스틱이 사용될 수 있으며, 다양한 색상이나 광반사율을 선택할 수 있다. 필름 또는 테이프도 특별한 제한은 없으며, 점착성 또는 접착성을 가지며 내열성을 가지는 것이 바람직하다. 예를 들어, 내열성 테이프, 블루테이프 등이 사용될 수 있으며, 다양한 색상이나 광반사율을 선택할 수 있다.
댐(301)은 플라스틱, 금속, 또는, 표면이 도금된 부재일 수 있으며, 복수의 개구(305)가 형성되어 있다. 댐(301)에 형성된 복수의 개구(305)는 일 예로, 복수의 행과 열로 배열되어 있다. 개구(305)의 개수, 형상 및 배열 방식은 필요에 따라 적절하게 변경할 수 있음은 물론이다. 개구(305)는 반도체 발광칩(101)의 형상을 따를 수도 있지만, 반도체 발광칩(101)과 다른 형상을 가질 수도 있다. 댐(301)의 재질은 상기 베이스(201)의 재질로 예시된 예들이 사용될 수 있지만, 댐(301) 및 개구(305)의 형태 유지에 좋도록 어느 정도 딱딱한 재질이 바람직하고, 크랙이나 갈라짐 방지에 효과적인 재질로 선택하는 것이 바람직하다.
한편, 바람직하게는, 전술된 소자 이송 장치(501)를 사용하여, 각 개구(305)로 형성된 제1 봉지재(180) 위에 반도체 발광칩(101)을 놓을 수 있다(도 37 참조). 댐(301)은 소자 이송 장치(501)가 반도체 발광칩(101)을 놓을 위치나 각도를 보정하기 위한 패턴으로 인식될 수 있으며, 이와 함께 제1 봉지재(180)의 댐으로 기능한다. 본 예에서는 개구(305)에 미리 제1 봉지재(180)가 형성되므로, 베이스(201)와 댐(301)이 동일 재질이어도 소자 이송 장치(501)는 댐(301)과 제1 봉지재(180)를 구별할 수 있어서, 반도체 발광칩(101)을 제1 봉지재(180) 상의 정확한 위치에 놓는 것에 지장을 주지 않는다. 또한, 댐(301)이 반도체 발광칩(101) 배열의 가이드가 되므로 베이스(201)에 추가적인 패턴 형성 공정이 필요 없다.
도 40는 베이스 위에 댐 및 제1 봉지재(180)를 구비하는 방법의 일 예를 설명하기 위한 도면으로서, 예를 들어, 본 예에서, 베이스(201)와 댐(301)은 외력에 의해 가압되어 서로 접촉하게 된다. 예를 들어, 도 40a에 제시된 바와 같이, 클램프(401)를 사용하여 베이스(201)와 댐(301)을 접촉시킬 수 있다. 이와 같이, 본 예에 의하면, 베이스(201)와 댐(301)을 접촉시키 위한 방법이 간편하고, 클램프(401)를 풀어서 베이스(201)로부터 댐(301)을 제거할 수 있으므로 편리한 장점이 있다. 베이스(201)와 댐(301) 사이에 접착 물질을 개재시키는 실시예도 물론 가능하다. 예를 들어, 접착 물질은 도전성 패이스트, 절연성 패이스트, 폴리머 접착제 등 다양하게 선택가능하며, 특별히 제한되지는 않는다. 어느 온도 범위에서는 접착력을 상실하는 물질을 사용하면 베이스(201)와 댐(301)의 분리시에 상기 온도 범위에서 분리가 쉽게 될 수 있다. 또는, 자외선을 조사받은 이후 접착력을 상실하는 테이프를 베이스(201)로 사용할 수도 있다. 도 40b를 참조하면, 개구(305)로 노출된 베이스(201)에 제1 봉지재(180)를 공급하는 방법으로는 디스펜싱, 프린팅 등의 방법으로 제1 봉지재(180)를 필요한 높이로 형성한다.
이후, 반도체 발광칩(101), 및 제1 봉지재(180)를 포함하는 반도체 발광소자를 베이스(201) 및 댐(301)과 분리하여 반도체 발광소자가 제조된다.
도 41은 본 개시에 따른 반도체 발광소자의 제조 방법의 다른 예를 설명하기 위한 도면으로서, 반도체 발광소자의 제조 방법에서, 먼저, 베이스(201) 위에 개구(305)가 형성된 댐(301) 및 개구(305)로 노출된 베이스(201) 위에 형광체를 함유한 제1 봉지재(180)를 구비한다. 다음으로, 반도체 발광칩(101)을 제1 봉지재(180)에 놓는다. 반도체 발광칩(101)을 제1 봉지재(180)에 놓는 과정에서, 복수의 반도체층(30,40,50)의 측면의 일부가 노출될 수 있다. 이러한 과정은 도 35 내지 도 40에서 설명된 예가 적용될 수 있다.
이후, 도 41a에 제시된 바와 같이, 댐(301)과 복수의 반도체층(30,40,50)의 노출된 측면 사이에 복수의 반도체층(30,40,50)의 노출된 측면을 덮도록 제2 봉지재(170)를 형성한다. 제2 봉지재(170)는 실리콘계 물질, 에폭시계 물질, 또는 전자기 간섭을 방지하기 위해 EMC(electro magnetic compatibility) 물질 등으로 이루어질 수 있다. 예를 들어, 제2 봉지재(170)는 화이트 실리콘(White Silicon), 및 고반사 에폭시(epoxy) 중 적어도 하나로 이루어지는 경우, 제2 봉지재(170)는 불투명할 수 있고, 빛을 제1 봉지재(180) 측으로 빛을 반사할 수 있다. 이와 다르게, 단순히 제2 봉지재(170)는 투명한 실리콘과 같은 물질로 형성될 수도 있다.
한편, 제2 봉지재(170)는 디스펜싱, 프린팅 등의 방식으로 반도체 발광칩(101)과 댐(301)의 사이에 제공될 수 있지만, 도 41a에 제시된 바와 같이 전극(80,70) 측으로 올라오거나 전극(80,70) 주변의 복수의 반도체층(30,40,50)을 덮거나 제2 전극(70)이 덮이지 않더라도 오염되는 경우도 있을 수 있다. 따라서, 제2 봉지재(170)를 일부 제거하여 전극(80,70)을 노출시키거나, 오염을 제거하는 과정이 추가될 수 있다. 예를 들어, 위로 향하는 전극(80,70) 및 제2 봉지재(170)에 대해, 플라즈마 에칭(plasma etching), 기계적 브러싱(mechanical brushing), 또는, 폴리싱(polishing) 등의 방법을 통해 도 41b에 제시된 바와 같이, 전극(80,70)이 노출되도록 하며 오염을 제거한다.
다음으로, 도 41c에 제시된 바와 같이, 반도체 발광칩(101), 제1 봉지재(180), 및 제2 봉지재(170)로 이루어진 반도체 발광소자를 베이스(201) 및 댐(301)으로부터 분리하여 도 42에 제시된 바와 같은 반도체 발광소자가 제조된다. 분리의 방법으로는 베이스(201)를 제거하고 댐(301)으로부터 반도체 발광소자를 빼내는 방법이 사용될 수 있다. 한편, 도 41a에서 설명된 제2 봉지재(170)를 형성하기 전에, 제1 봉지재(180)에 반도체 발광칩(101)이 놓고 제1 봉지재(180)을 경화한 후에, 베이스(201)을 제거하고 이후, 도 41에서 설명된 과정을 수행할 수도 있다.
도 43는 본 개시에 따른 반도체 발광소자의 또 다른 예들을 설명하기 위한 도면으로서, 도 43a에 제시된 바와 같이, 반도체 발광소자는 제1 봉지재(180)가 복수의 반도체층(30,40,50)의 측면을 전부 덮고, 제2 봉지재(170)는 전극(80,70) 측 복수의 반도체층(30,40,50)을 덮도록 형성되는 예가 가능하며, 이때, 제2 봉지재(170)는 광반사율이 좋은 물질이나 EMC 물질로 이루어지거나 단순히 투명 실리콘으로 이루어질 수도 있다. 또 다른 예로, 도 43b에 제시된 바와 같이, 댐(301)을 쏘잉, 또는 스크라이빙 및 브레이킹 등의 방법으로 절단하고, 베이스(201)를 제거하여 제1 봉지재(180) 및 제2 봉지재(170)의 외면에 접합부(302; 절단된 댐)가 구비된 반도체 발광소자가 제조될 수 있다. 접합부(302)는 금속으로 이루어질 수 있으며, 전극(80,70)과 외부 전극의 접합시에 접합부(302)도 외부와 접하되어 접합력을 향상할 수 있다.
도 44은 본 개시에 따른 반도체 발광소자 및 이의 제조 방법의 또 다른 예를 설명하기 위한 도면으로서, 반도체 발광소자의 제조 방법에 있어서, 먼저, 도 44a에 제시된 바와 같이, 베이스(201) 위에 개구(305)가 형성된 댐(301)을 구비하고, 개구(305)로 노출된 베이스(201) 위에 반도체 발광부(105)를 놓는다. 베이스(201)에 댐(301)을 구비하는 예로는 도 40에서 설명된 예가 적용될 수 있다. 댐(301)으로는 도 39에 제시된 예보다 개구(305)가 더 크게 형성된 댐(301)이 사용될 수 있다. 여기서, 베이스(201) 및 댐(301)은 별개의 부재로서 분리되거나 결합할 수 있지만, 이와 다르게, 베이스(201)와 댐(301)이 하나의 틀(frame)의 바닥과 벽일 수 있다. 반도체 발광부(105)는 반도체 발광칩(101) 및 봉지재를 포함하며, 반도체 발광부(105)로는 도 35 내지 도 43에서 설명된 반도체 발광소자가 사용될 수 있다. 개구(305)로 노출된 베이스(201) 위에 반도체 발광부(105)를 놓는 과정은 전술된 소자 이송 장치(501)가 사용될 수 있으며, 전극(80,70)의 반대 측에서 복수의 반도체층(30,40,50)을 덮는 제1 봉지재(180)가 베이스(201)와 마주하고, 전극(80,70)이 위로 향하도록 놓인다.
이후, 도 44b에 제시된 바와 같이, 댐(301)과 반도체 발광부(105) 사이에 제3 봉지재(190) 또는, 고정부를 형성한다. 반도체 발광부(105)가 도 36에 제시된 예인 경우, 제3 봉지재(190)는 복수의 반도체층(30,40,50)의 노출된 측면 및 제1 봉지재(180)와 접촉한다. 반도체 발광부(105)가 도 42에 제시된 예인 경우, 제3 봉지재(190)는 제1 봉지재(180) 및 제2 봉지재(170)와 접촉한다. 이와 같이, 제3 봉지재(190)는 반도체 발광부(105) 둘레를 보호하거나, 반도체 발광칩과 봉지재(180,170)을 고정하는 고정부로 사용될 수 있다. 제3 봉지재(190)는 실리콘계, 에폭시계 등 다양한 물질이 사용될 수 있다. 제3 봉지재(190)는 불투명하며 광반사율이 우수한 물질로 이루어져 빛을 반사할 수 있다. 예를 들어, 제3 봉지재(190)는 화이트 실리콘(White Silicon), 및 고반사 에폭시(epoxy) 중 적어도 하나로 이루어질 수 있다. 이 경우, 제3 봉지재(190)은 리플렉터 또는, 반사벽으로 사용될 수 있다. 이와 다르게, 단순히 제3 봉지재(190)는 투명한 실리콘과 같은 물질로 형성될 수도 있다. 한편, 제3 봉지재(190)는 전자기 간섭을 방지하기 위해 EMC(electro magnetic compatibility) 물질로 이루어질 수도 있다. 제2 봉지재(170)도 광반사율이 우수한 물질, 투명한 물질, EMC 물질 등으로 이루어질 수 있다.
한편, 제3 봉지재(190)는 디스펜싱, 프린팅 등의 방식으로 반도체 발광부(105)와 댐(301)의 사이에 제공되지만, 제3 봉지재(190)가 전극(80,70) 측으로 올라오거나 전극(80,70) 주변의 복수의 반도체 반도체층을 덮거나, 전극(80,70)이 덮이지 않더라도 오염되는 경우도 있을 수 있다. 따라서, 제3 봉지재(190)를 일부 제거하여 전극(80,70)을 노출시키거나, 오염을 제거하는 과정이 추가될 수 있다. 예를 들어, 위로 향하는 전극(80,70) 및 제3 봉지재(190)에 대해, 플라즈마 에칭(plasma etching), 기계적 브러싱(mechanical brushing), 또는, 폴리싱(polishing) 방법을 통해 도 44b에 제시된 바와 같이, 전극(80,70)이 노출되도록 하며 오염을 제거한다.
다음으로, 도 44c에 제시된 바와 같이, 위로 노출된 제1 전극(80) 및 제3 봉지재(190)의 일부를 덮는 제1 도전부(141)와, 제2 전극(70) 및 제3 봉지재(190)의 다른 일부를 덮는 제2 도전부(142)를 형성한다.
이후, 반도체 발광칩(101)과 봉지재(180,170,190)를 포함하는 반도체 발광소자를 베이스(201) 및 댐(301)으로부터 분리하여 도 47에 제시된 바와 같은 반도체 발광소자가 제조된다. 분리의 방법으로는 베이스(201)를 제거하고 댐(301)으로부터 반도체 발광소자를 빼내는 방법 또는 댐(301)을 절단하는 방법 등이 사용될 수 있다.
본 예의 반도체 발광소자의 제조 방법은 반도체 발광부(105)를 준비하는 과정을 포함할 수 있다. 반도체 발광부(105)를 준비하는 방법으로는 도 35 내지 도 43에서 설명된 방법이 사용될 수 있다.
도 45은 도 44에서 설명된 도전부를 형성하는 과정의 일 예를 설명하기 위한 도면으로서, 도 45a는 반도체 발광소자를 위에서 본 예(top view)이고, 도 45b는 반도체 발광소자를 아래에서 본 예(bottom view)를 나타낸다. 반도체 발광칩(101)은 플립칩으로서 제1 전극(80) 및 제2 전극(70)이 서로 떨어져 대향하고 있고, 바람직하게는 제1 도전부(141) 및 제2 도전부(142)도 제1 전극(80) 및 제2 전극(70)을 따라 서로 떨어져 대향한다. 제1 도전부(141) 및 제2 도전부(142)는 제3 봉지재(190)의 가장자리까지 형성될 수도 있지만, 가장자리로부터 떨어지도록 형성될 수도 있다. 제3 봉지재(190)가 제1 도전부(141)와 제2 도전부(142) 사이를 채울 수 있고, 이 경우, 제3 봉지재(190)가 제1 도전부(141)와 제2 도전부(142)를 서로 절연한다. 따라서, 제1 도전부(141) 와 제2 도전부(142) 사이의 거리는 필요에 따라 적절하게 변경될 수 있다. 도 45a와 같이 제1 도전부(141)와 제2 도전부(142)의 간격이 제1 전극(80) 및 제2 전극(70)의 간격과 같거나 작을 수도 있지만, 더 멀게 형성하는 것도 물론 가능하다.
반도체 발광소자는 봉지재(180,170,190)가 반도체 발광칩(101)에 콤팩트하게 형성되어서 전체적으로 사이즈가 불필요하게 커지지 않고, 칩스케일(chip scale)로 형성된다. 이러한 반도체 발광소자는 SMD 타입으로 서브마운트에 실장될 수 있다. 실장시에는 접합제가 없이 본딩되거나(예: 유테틱 본딩) 솔더나 도전성 페이스트와 같은 접합제를 사용하여 서브마운트의 외부 전극에 접합될 수 있다. 도전부(141,142)는 접합의 면적을 증가시켜 접합을 쉽게 해주며, 접합강도를 증가시키고 방열 면적도 증가시키는 장점이 있다.
도 46은 본 개시에 따른 반도체 발광소자의 제조 방법의 또 다른 예를 설명하기 위한 도면으로서, 반도체 발광부(105)는 반도체 발광칩, 제1 봉지재(180), 및 제2 봉지재(170)를 포함한다. 제1 봉지재(180)는 형광체를 함유하며, 전극(80,70)을 노출하도록 반도체 발광칩을 감싸며, 제2 봉지재(170)는 전극(80,70)을 노출하도록 제1 봉지재(180)를 감싼다. 제2 봉지재(170)는 투명 실리콘으로 이루어질 수 있다. 이러한, 반도체 발광부(105)를 개구(305)로 노출된 베이스(201)에 놓고, 제3 봉지재(190)를 형성하고, 제1 도전부(141) 및 제2 도전부(142)를 형성하는 과정은 도 44 및 도 45에서 설명된 예가 적용될 수 있다.
도 47는 본 개시에 따른 반도체 발광소자의 또 다른 예들을 설명하기 위한 도면으로서, 도 44 내지 46에서 설명된 반도체 발광소자의 제조방법에 의해 제조될 수 있다. 도 47a에 제시된 예는 반도체 발광부(105)로서 도 36에 제시된 소자를 사용한 예이고, 도 47b에 제시된 예는 반도체 발광부(105)로서 도 42에 제시된 소자를 사용한 예이다. 도 47c에 제시된 예는 제2 봉지재(170)가 삭제되고 제1 봉지재(180)가 반도체 발광칩(101)을 감싸는 예이며, 도 47d에 제시된 예는 도 46c에서 설명된 도전부(141,142) 형성과정 이후, 반도체 발광소자를 베이스(201) 및 댐(301)에서 분리한 예이다.
도 48 및 도 49은 본 개시에 따른 반도체 발광소자의 검사 방법의 일 예를 나타내는 도면들로서, 반도체 발광소자의 검사 방법에 있어서, 도 48a에 제시된 바와 같이, 먼저 복수의 개구(305)가 형성된 댐(301), 각 개구(305)에 위치하며 전극(80,70)을 구비하는 반도체 발광칩(101), 및 각 개구(305)에 형성되어 전극(80,70)이 노출되도록 반도체 발광칩(101)을 감싸는 제1 봉지재(180)를 구비하는 결합체를 준비한다. 이후, 전극(80,70) 측의 반대 측에 반도체 발광칩(101)으로부터의 빛을 수광하는 광측정기(701)를 구비한다. 다음으로, 선택된 반도체 발광칩(101)의 전극(80,70)에 프로브(707)을 통해 전류를 인가하여 반도체 발광칩(101)으로부터의 빛을 광측정기(701)에 의해 측정한다. 반도체 발광소자로는 도 35 내지 도 43에서 설명된 반도체 발광소자가 적용될 수 있으며, 도 35c 또는 도 41c에서 베이스(201)를 제거한 이후, 댐(301)과 반도체 발광소자의 결합체 주변에 광측정기(701)를 전술한 바와 같이 배치하여 측정할 수 있다.
다른 예로서, 도 48b에 제시된 바와 같이, 댐(301), 제1 봉지재(180), 제3 봉지재(190), 및 반도체 발광칩(101), 및 도전부(141,142)가 일체로 결합된 상태로, 반도체 발광칩(101)의 전극(80,70)과 도통된 도전부(141,142)에 전류를 인가하여 검사할 수 있다. 반도체 발광소자로는 도 44 내지 도 47에서 설명된 반도체 발광소자가 적용될 수 있으며, 도 44c 또는 도 46c에서 베이스(201)를 제거한 이후, 댐(301)과 반도체 발광소자의 결합체 주변에 광측정기(701)를 전술한 바와 같이 배치하여 측정할 수 있다.
반도체 발광소자의 광측정이 정확하게 되기 위해서는 반도체 발광소자로부터 나오는 광을 가능한 한 많이 수광하고, 주변의 간섭이 없이 측정하는 것이 바람직하다. 도 48에 제시된 예들에서는 광을 측정할 때, 제1 봉지재(180) 둘레의 댐(301)이 반도체 발광칩(101)으로부터의 빛의 일부를 광측정기(701) 측으로 반사하며, 댐(301)이 이웃한 봉지재(170)로 빛이 입사되는 것을 차단한다. 또한, 고반사 물질로 제2 봉지재(170)를 구비하는 경우, 빛이 전극(80,70) 측으로 누설되는 것이 방지되므로 전극(80,70) 측에 추가의 광측정기가 필요 없다. 따라서, 개별 반도체 발광소자를 광측정기(701) 내로 넣어 검사하지 않아도 누설되는 광이 현저히 감소되며 또한, 주변의 형광체에 의한 간섭 없이 측정할 수 있으며, 개별 반도체 발광소자를 광측정기(701) 내에 완전히 넣고 측정하는 것과 거의 마찬가지로 정확하게 광을 측정할 수 있다. 또한, 광측정기(701)를 이동하거나, 상기 결합체를 이동시키면서 검사할 수 있어서 검사를 신속히 할 수 있다.
광측정기(701)로는 적분구(integrating sphere)를 사용할 수 있다. 예를 들어, 적분구는 내측에 중공부를 가진 구형의 장치로서, 중공부 내로 광을 받아들여 그 특성을 측정하는 장치이다. 일 예로, 적분구에는 광특성측정기가 장착될 수 있다. 광특성측정기는 반도체 발광소자에서 나오는 광의 휘도, 파장, 광도, 조도, 분광분포, 색온도, 색좌표 등을 측정할수 있으며, 이들 중에서 적어도 어느 한 개 이상을 측정하는 방식으로 반도체 발광소자의 광 특성을 측정한다. 광특성측정기로는 분광기(spectrometer) 또는 광검출기(photo detector)를 사용할 수 있다.
한편, 도 48에는 베이스(201)가 제거된 상태로 측정되는 예가 제시되어 있지만, 베이스(201)가 투명하거나 투광성이 우수한 재질인 경우, 베이스(201)를 그대로 두고 광측정을 하는 방법도 고려할 수 있다.
도 49을 참조하면, 본 예에 따른 반도체 발광소자의 검사 방법에 의하면, 광측정 검사는 댐(301)의 내측의 반도체 발광소자와 가장 자리의 반도체 발광소자를 검사할 때, 종래의 오류를 제거할 수 있다. 예를 들어, 댐(301)이 없이 테이프에 복수의 반도체 발광소자를 부착하고 검사하거나, 봉지재를 전체적으로 봉지하고 각 반도체 발광소자를 검사할 수 있다. 이때, 복수의 반도체 발광소자들의 배열 중에서 내측에서는 측정되는 반도체 발광소자의 둘레로 대체로 스케터링하는 구조가 균등하게 분포한다. 반면, 가장자리 반도체 발광소자는 주변에 반도체 발광소자가 있는 방향과 없는 방향에서 광의 스케터링이 차이가 나고 결국, 테이프의 내측과 가장자리에서 광이 서로 다르게 측정된다. 그러나 내측의 반도체 발광소자와 가장자리 반도체 발광소자를 적분구의 내에 개별로 넣어 검사하면 거의 비슷하게 광이 측정된다.
본 예에 따른 반도체 발광소자의 검사 방법에 의하면, 각 반도체 발광소자를 둘러싸는 댐(301)이 리플렉터로 기능하므로, 내측과 가장자리에서 조건의 차이가 없어지고, 따라서 더 정확한 광측정이 가능하다. 댐(301)이 리플렉터로 더 잘 기능하도록 금속으로 형성되거나, 광반사율이 좋은 물질을 코팅하는 것을 고려할 수 있다.
도 50는 베이스 및 댐으로부터 반도체 발광소자를 분리하는 방법의 예들을 설명하기 위한 도면으로서, 도 35 내지 도 47에서 설명된 반도체 발광소자 및 이의 제조 방법에 적용될 수 있다.
예를 들어, 도 50a를 참조하면, 봉지재(180,170)를 경화한 이후, 봉지재(180,170), 및 반도체 발광칩(101)을 포함하는 반도체 발광소자를 베이스(201)와 분리한다. 이후, 쏘터나 또는, 이와 유사한 장치를 사용하여, 핀(802) 또는 봉으로 아래에서 반도체 발광소자를 때려서 댐(301)으로부터 반도체 발광소자를 밀어내면, 위에서 진공 흡착, 또는, 전기적 고정 수단(801)을 사용하여 반도체 발광소자를 잡아서 이송할 수 있다. 도 44 및 도 45에서 설명된 것과 같은 검사 과정이 선행된 경우, 검사 결과를 바탕으로, 반도체 발광소자를 빼내어 동시에 쏘팅을 할 수 있다.
도 50b를 참조하면, 양각 판(1005)을 사용하여 댐(301)으로부터 각 반도체 발광소자를 빼낼 수 있다. 양각 판(1005)에는 각 개구(305)에 대응하는 돌기1007)가 구비되어 있다. 돌기(1007)로 복수의 반도체 발광소자를 한꺼번에 밀어서 빼내거나, 미리 양각 판(1005)의 반대 측에 테이프를 붙이고 빼낼 수도 있다. 돌기(1007)는 반도체 발광소자를 손상하지 않도록 적절한 면을 가진다.
도 50c를 참조하면, 댐(301)과 봉지재(170) 간의 접합력이 있기 때문에 너무 강한 힘으로 빼면 반도체 발광소자가 손상될 수 있으므로, 손상 없이 댐(301)으로부터 잘 빠지도록 접합력 조절막이 형성된 댐(301)을 사용하며, 전술된 양각판(1005)을 사용한다. 여기서, 접합력 조절막은 층(layer)로서 댐(301) 표면에 형성되는 경우뿐만 아니라, 듬성듬성 형성되거나, 단순히 접합력 조절 물질이 파티클 형태로 댐(301) 표면에 붙어 있는 형태도 포함한다. 예를 들어, 접합력 조절막(350)은 댐(301)의 표면에 형성된 이형코팅층(350; release coating layer)이다. 이형코팅층(350)은 스프레이 방식, 또는 페인트 방식 등이 사용될 수 있다. 댐(301)을 베이스(201)에 구비하기 전에 이형코팅될 수도 있다. 이와 다르게, 베이스(201)에 댐(301)을 배치한 후에 이형코팅을 할 수도 있는데, 이 경우, 댐(301)과 베이스(201)의 상면 모두에 이형코팅이 된다. 댐(301)은 플라스틱 및 금속 모두 가능하고, 봉지재(170)는 전술한 예들이 사용될 수 있으므로, 이형코팅 물질은 금속 또는 플라스틱에 대해 수지 또는 실리콘의 접합시 이형성 또는 윤활성을 제공하고, 내열성을 가지고, 전기적 절연성을 가지는 재질이 바람직하다. 이러한 이형재료는 판매되는 다양한 제품 중에서 적합한 것을 선택할 수 있다. 일 예로, 스프레이 방식이 적용될 수 있으며, 이형물질은 에어로솔(aerosol) 형태일 수 있다. 도 49c와 같이, 베이스(201)가 결합된 상태로 반도체 발광소자를 댐(301)으로부터 빼낼 수도 있다.
다시 도 6을 참조하면, 봉지재(17)를 절단(sawing)하는 경우, 커터(31)에 의해 절단된 봉지재(17)의 절단면은 커터(31)에 의해 갈려짐에 따라 광추출효율이 저하되는 문제가 있다. 한편, 테이프(예: 도 3의 13) 위에 배열된 반도체 발광칩(101)의 배열이 조금 틀어지면, 커터(31)에 의해 절단시 다수의 반도체 발광소자에서 불량이 발생할 수 있다.
도 50c에 제시된 예에서는 접합력 조절막 또는 이형코팅층(350)에 의해 댐(301)으로부터 봉지재(170)가 손상 없이 잘 빼내지므로, 봉지재(170) 표면은 쏘잉 공정에서 커터에 의해 갈려진 면이 아니며, 갈려져서 광추출효율이 저하되는 것이 방지된다. 또한, 반도체 발광칩(101) 정렬의 가이드로서 댐(301)을 사용하여 정렬의 정확도가 향상되므로 정렬의 오류로 인한 불량이 감소한다.
도 51은 본 개시에 따른 반도체 발광소자 및 이의 제조방법의 또 다른 예를 설명하기 위한 도면으로서, 먼저, 도 51a와 같이, 베이스(201)에 개구(305)가 형성된 댐(301)을 구비한다. 댐(301)에는 개구(305) 주변에 절단용 홈(303)이 형성되어 있다. 절단용 홈(303)은 바람직하게는 댐(301)의 상면으로부터 일정 깊이로 형성되며, 개구(305)를 두르도록 형성된다. 절단용 홈(303)은 댐(301)에 절단용 홈(303)이 형성되도록 틀로 찍어내는 방법이 사용되거나, 압출성형하는 방법 등이 사용될 수 있다. 계속해서, 도 51b와 같이, 개구(305)로 노출된 베이스(201)에 제1 봉지재(180)를 형성한 후, 소프트 큐어링한다. 이후, 제1 봉지재(180) 위에 전극(80,70)이 위로 향하도록 반도체 발광칩(101)을 놓고, 댐(301)과 반도체 발광칩(101) 사이에 제2 봉지재(170)를 형성한다.
다음으로, 절단용 홈(303)을 따라 댐(301)을 절단한다. 절단의 방법으로는 절단용 홈(303)을 따라 브레이킹(breaking)하는 방법, 커터(31)가 절단용 홈(303)으로 들어가서 댐(301)을 자르는 방법, 또는, 커터(31)나 다른 스크라이빙 장치로 절단용 홈(303)의 댐(301) 부분을 일정한 깊이만큼 자르거나 스크라이빙한 후에 나머지 부분은 브레이킹하는 방법(scribing and breaking)이 사용될 수 있다. 댐(301)의 하면으로부터 상면까지의 높이 또는 두께 전체를 절단하는 경우 절단의 과정에서 외력에 의한 응력이나 스트레스가 많이 발생하므로 소자에 손상이 발생할 위험이 있지만, 절단용 홈으로 인해 이러한 응력이나 스트레스가 감소하여 손상이나 파손의 위험이 감소한다. 또한, 브레이킹시 시간이 단축된다. 그 결과, 절단 공정의 효율이 향상 및 불량이 감소한다
다음으로, 베이스(201)를 제거하여 도 51c와 같이 반도체 발광칩(101), 봉지재(180,170), 및 접합부(302; 절단된 댐)으로 이루어진 반도체 발광소자로 분리한다.
도 52는 본 개시에 따른 반도체 발광소자 및 이의 제조 방법의 또 다른 예들을 설명하기 위한 도면으로서, 반도체 발광소자의 형상은 댐(301)의 개구(305)의 형상에 따라 형성된다. 댐(301)의 개구(305)가 평면도 상으로 사각형(도 52a 참조), 삼각형(도 52c 참조) 등의 다각형이나, 원형(도 52b 참조), 타원형 등으로 변경할 수 있고, 봉지재(180,170)의 평면도 상의 형상도 사각형, 삼각형 등의 다각형이나, 원형, 타원형 등으로 형성된다. 이러한 방식으로 형상을 변경하면, 반도체 발광소자로부터 나오는 빛의 방향과 양이 봉지재(180,170) 형상에 따라 변경될 수도 있다.
도 53는 본 개시에 따른 반도체 발광소자 및 이의 제조 방법의 또 다른 예를 설명하기 위한 도면으로서, 댐(301)의 개구(305)가 단면도 상으로 경사면을 가지는 형상 또는 사다리꼴 형상으로 하거나, 오목한, 또는 볼록한 곡면으로 할 수 있다. 이에 따라, 봉지재(180)의 단면의 형상도 사다리꼴 또는 볼록한 곡면, 또는 오목한 곡면을 가지게 된다.
이하 본 개시의 다양한 실시 형태에 대하여 설명한다.
(1) 반도체 발광소자의 제조 방법에 있어서, 베이스 위에 복수의 개구가 형성된 마스크를 구비하는 단계; 반도체 발광칩 및 마스크의 형상을 인식하여 소자가 놓일 위치를 보정하는 소자 이송 장치를 사용하여, 각 개구로 노출된 베이스 위에 반도체 발광칩을 놓는 단계; 그리고 마스크를 댐(dam)으로 하여, 각 개구에 봉지재를 공급하는 단계;를 포함하는 것을 특징으로 하는 반도체 발광소자의 제조 방법.
전술된 예들과 다르게, 베이스 위에 마스크를 형성(도금 등)하는 방법도 가능하다. 이 경우, 베이스가 하나의 틀이 아니라 섬 형태로 서로 떨어진 개구를 가지는 복수의 고리들로 이루어질 수 있다.
(2) 쏘팅(sorting) 장치를 사용하여, 복수의 반도체 발광칩을 고정층 위에 배열하는 단계;를 포함하며, 소자 이송 장치는 고정층 위의 각 반도체 발광칩을 픽업(pick-up)하여 베이스 위에 놓되, 고정층 상에 반도체 발광칩의 빈 위치를 인식하고 다음 순서의 반도체 발광칩을 픽업하며, 마스크 형상을 인식하여 각도가 틀어진 반도체 발광칩의 각도를 보정하여 베이스 위에 놓는 것을 특징으로 하는 반도체 발광소자의 제조 방법.
(3) 반도체 발광칩을 놓는 단계에서, 소자 이송 장치는 마스크와 베이스의 반사광의 차이를 인식하며, 인식된 개구로 인한 마스크의 면, 에지, 및 마스크 상의 점 중 적어도 하나로부터 지시된 거리에 해당하는 베이스 상의 위치에 반도체 발광칩을 놓는 것을 특징으로 하는 반도체 발광소자의 제조 방법.
(4) 베이스 위에 반도체 발광칩을 놓는 단계에서, 반도체 발광칩은 2개의 전극을 가지는 플립 칩(flip chip)으로서, 반도체 발광칩은 2개의 전극이 베이스와 마주하도록 놓이는 것을 특징으로 하는 반도체 발광소자의 제조 방법.
(5) 반도체 발광칩은: 제1 도전성을 가지는 제1 반도체층, 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층, 및 제1 반도체층과 제2 반도체층의 사이에 개재되며 전자와 정공의 재결합에 의해 빛을 생성하는 활성층을 포함하는 복수의 반도체층; 제1 반도체층과 전기적으로 연통되어 전자와 정공 중 하나를 공급하는 제1 전극; 그리고 제2 반도체층과 전기적으로 연통되어 전자와 정공 중 나머지 하나를 공급하는 제2 전극;을 포함하며, 베이스 위에 반도체 발광칩을 놓는 단계 전에, 제1 전극 및 제2 전극이 노출되도록 반도체 발광칩의 표면에 형광층을 코팅하는 단계;를 포함하는 것을 특징으로 하는 반도체 발광소자의 제조 방법.
(6) 베이스 위에 마스크를 구비하는 단계는: 베이스와 마스크 사이에 접착제 없이, 가압 장치로 베이스와 마스크를 가압하여 접촉시키는 과정;을 포함하는 것을 특징으로 하는 반도체 발광소자의 제조 방법.
(7) 봉지재를 공급하는 단계 이후, 마스크, 봉지재, 및 반도체 발광칩이 결합된 상태로 베이스로부터 분리하는 단계; 그리고 봉지재 및 반도체 발광칩이 결합된 상태로 마스크부터 빼내는 단계;를 포함하는 것을 특징으로 하는 반도체 발광소자의 제조 방법.
(8) 베이스는: 복수의 도전부; 그리고 복수의 도전부 사이에 개재된 절연부;를 포함하며, 복수의 도전부는 상하로 노출되어 베이스는 플레이트 형상을 가지며, 반도체 발광칩을 놓는 단계에서, 소자 이송 장치는 인식된 개구로 인한 마스크의 에지로부터 지시된 거리에 해당하는 베이스 상의 위치에 반도체 발광칩을 놓되, 발광칩의 2개의 전극이 각각 서로 다른 도전부에 놓이는 것을 특징으로 하는 반도체 발광소자의 제조 방법.
(9) 마스크, 봉지재, 및 반도체 발광칩이 결합된 상태로 광측정기를 사용하여, 각 반도체 발광칩을 검사하는 단계;로서, 마스크가 각 반도체 발광칩로부터의 빛을 광측정기 측으로 반사하는 검사하는 단계;를 포함하는 것을 특징으로 하는 반도체 발광소자의 제조 방법.
(10) 봉지재를 채우는 단계 전에, 마스크의 표면에 이형코팅층(release coatings)을 형성하는 단계;를 포함하는 것을 특징으로 하는 반도체 발광소자의 제조 방법.
(11) 반도체 발광소자의 제조 방법에 있어서, 베이스 위에 복수의 개구가 형성된 마스크와 각 개구로 노출된 베이스 위에 반도체 발광칩(semiconductor light emitting chip)를 구비하는 단계;로서, 반도체 발광칩이 손상 없이 마스크로부터 빠지도록 표면에 접합력 조절막이 형성된 마스크와 각 개구로 노출된 베이스 위에 반도체 발광칩을 구비하는 단계; 반도체 발광칩을 덮으며, 접합력 조절막과 접하도록 각 개구에 봉지재를 공급하는 단계; 그리고 봉지재 및 반도체 발광칩이 결합된 상태로 마스크로부터 빼내는 단계;를 포함하는 것을 특징으로 하는 반도체 발광소자의 제조 방법.
전술된 예들과 다르게, 베이스 위에 마스크를 형성(도금 등)하는 방법도 가능하다. 이 경우, 베이스가 하나의 틀이 아니라 섬 형태로 서로 떨어진 개구를 가지는 복수의 고리들로 이루어질 수 있다.
(12) 접합력 조절막은 마스크의 표면에 형성된 이형코팅층(release coating layer)인 것을 특징으로 하는 반도체 발광소자의 제조 방법.
(13) 봉지재를 공급하는 단계 이후, 빼내는 단계 전에, 마스크, 봉지재, 및 반도체 발광칩이 결합된 상태로 베이스로부터 분리하는 단계;를 포함하는 것을 특징으로 하는 반도체 발광소자의 제조 방법.
(14) 베이스는: 복수의 도전부; 그리고 복수의 도전부 사이에 개재된 절연부;를 포함하며, 복수의 도전부는 상하로 노출되며, 복수의 도전부 및 절연부는 플레이트 형상을 이루며, 반도체 발광칩은 2개의 전극을 가지는 플립 칩(flip chip)으로서, 2개의 전극이 각각 서로 다른 도전부에 접합되며, 빼내는 단계에서, 베이스, 봉지재, 및 반도체 발광칩이 결합된 상태로 마스크로부터 빼내는 것을 특징으로 하는 반도체 발광소자의 제조 방법.
(15) 베이스 위에 마스크 및 반도체 발광칩을 제공하는 단계에서, 반도체 발광칩은 2개의 전극을 가지는 플립칩으로서, 반도체 발광칩은 2개의 전극이 베이스와 마주하도록 제공되어 봉지재에 의해 2개의 전극이 덮이지 않는 것을 특징으로 하는 반도체 발광소자의 제조 방법.
(16) 베이스 위에 마스크 및 반도체 발광칩을 제공하는 단계 전에, 반도체 발광칩의 표면에 형광층을 형성하는 단계;를 포함하는 것을 특징으로 하는 반도체 발광소자의 제조 방법.
(17) 마스크를 위에서 볼 때, 각 개구는 다각형, 원형, 및 타원형 중 하나의 형상을 가지며, 마스크의 단면으로 볼 때, 각 개구로 인한 마스크의 면은 베이스에 대해 수직면, 경사면, 및 곡면 중 하나의 형상을 가지는 것을 특징으로 하는 반도체 발광소자의 제조 방법.
(18) 베이스 위에 마스크 및 반도체 발광칩을 구비하는 단계는: 베이스 위에 마스크를 구비하는 과정; 그리고 마스크의 형상을 인식하여 반도체 발광칩이 놓일 위치 및 각도를 보정하는 소자 이송장치를 사용하여, 각 개구로 노출된 베이스 위에 반도체 발광칩을 놓는 과정;을 포함하는 것을 특징으로 하는 반도체 발광소자의 제조 방법.
(19) 베이스 위에 마스크 및 반도체 발광칩을 구비하는 단계 전에, 마스크의 표면에 접합력 조절막으로서 이형코팅층을 형성하는 단계; 포함하며, 베이스 위에 마스크를 구비하는 과정에서, 베이스와 마스크 사이에 접착제 없이, 가압 장치로 베이스와 마스크를 가압하여 접촉시키며, 마스크로부터 빼내는 단계는: 마스크, 봉지재, 및 반도체 발광칩이 결합된 상태로 베이스로부터 분리하는 과정; 그리고 마스크의 각 개구에 대응하는 양각 패턴이 형성된 판으로 봉지재 및 반도체 발광칩에 외력을 가하여 빼내는 과정;을 포함하는 것을 특징으로 하는 반도체 발광소자의 제조 방법.
(20) 베이스 위에 마스크 및 반도체 발광칩을 구비하는 단계 전에, 마스크의 표면에 1접합력 조절막으로서 이형코팅층을 형성하는 단계; 포함하며, 마스크로부터 빼내는 단계는: 핀으로 반도체 발광소자에 외력을 가해 마스크와 분리하는 과정; 그리고 분리된 순가 반도체 발광소자를 픽업하여 쏘팅하는 과정;을 포함하는 것을 특징으로 하는 반도체 발광소자의 제조 방법.
(21) 반도체 발광소자의 검사 방법에 있어서, 복수의 개구가 형성된 마스크, 각 개구에 위치하며 전극을 구비하는 반도체 발광칩(semiconductor light emitting chip), 및 각 개구에 제공되어 전극이 노출되도록 반도체 발광칩을 감싸는 봉지재를 구비하는 결합체를 준비하는 단계; 전극 측의 반대 측에 반도체 발광칩으로부터의 빛을 수광하는 광측정기를 구비하는 단계; 그리고 광측정기에 의해 반도체 발광칩으로부터의 빛을 측정하는 단계;로서, 반도체 발광칩 둘레의 마스크가 반도체 발광칩으로부터의 빛의 일부를 광측정기 측으로 반사하며, 마스크가 이웃한 봉지재로 빛이 입사되는 것을 차단하여, 반도체 발광칩으로부터의 빛을 측정하는 단계;를 포함하는 것을 특징으로 하는 반도체 발광소자의 검사 방법.
(22) 광측정기는 적분구를 포함하며, 반도체 발광칩은 적분구의 내부로 들어가지 않고 측정되는 것을 특징으로 하는 반도체 발광소자의 검사 방법.
(23) 측정하는 단계에서 전극 측에 추가의 광측정기를 구비하고 측정하는 것을 특징으로 하는 반도체 발광소자의 검사 방법.
(24) 반도체 발광칩은 2개의 전극을 가지는 플립칩으로서, 반도체 발광칩은 2개의 전극이 광측정기의 반대측에 위치하는 것을 특징으로 하는 반도체 발광소자의 검사 방법.
(25) 마스크는 금속층 및 광반사층 중 하나를 포함하는 것을 특징으로 하는 반도체 발광소자의 검사 방법.
(26) 마스크의 높이는 봉지재의 측면의 높이와 같거나 큰 것을 특징으로 하는 반도체 발광소자의 검사 방법.
(27) 결합체를 준비하는단계는: 베이스 위에 복수의 개구가 형성된 마스크를 구비하는 과정;으로서, 봉지재 및 반도체 발광칩이 손상없이 마스크로부터 빠지도록 표면에 이형코팅층(release coatings)이 형성된 마스크를 베이스에 구비하는 과정; 각 개구로 노출된 베이스 위에 반도체 발광칩을 놓는 과정; 그리고 반도체 발광칩을 덮도록 각 개구에 봉지재를 공급하는 과정;을 포함하는 것을 특징으로 하는 반도체 발광소자의 검사 방법.
(28) 베이스는: 복수의 도전부; 그리고 복수의 도전부 사이에 개재된 절연부;를 포함하며, 복수의 도전부는 상하로 노출되며, 복수의 도전부 및 절연부는 플레이트 형상을 이루며, 반도체 발광칩의 빛을 측정하는 단계에서, 베이스, 마스크, 봉지재, 및 반도체 발광칩이 결합된 상태로 도전부에 전류를 인가하여 각 반도체 발광칩의 빛을 측정하며, 베이스가 빛을 광측정기 측으로 반사하는 것을 특징으로 하는 반도체 발광소자의 검사 방법.
(29) 반도체 발광칩의 빛을 측정하는 단계 이후, 반도체 발광칩 및 봉지재가 결합된 상태로 마스크로부터 빼내는 단계;를 포함하는 것을 특징으로 하는 반도체 발광소자의 검사 방법.
(30) 베이스 위에 반도체 발광칩을 놓는 과정에서, 마스크의 형상을 인식하여 반도체 발광칩이 놓일 위치 및 각도를 보정하는 소자 이송장치를 사용하여, 각 개구로 노출된 베이스 위에 반도체 발광칩을 놓는 것을 특징으로 하는 반도체 발광소자의 검사 방법.
(31) 반도체 발광소자에 있어서, 복수의 반도체층, 복수의 반도체층에 전류를 전달하는 전극을 가지는 반도체 발광칩 전극이 노출되도록 반도체 발광칩을 둘러싸는 봉지재; 그리고 반도체 발광칩과 떨어져서 봉지재에 고정되는 금속 접합부;로서, 전극이 노출되는 방향으로 노출되는 하면을 가지는 금속 접합부;를 포함하며, 전극의 노출면 및 접합부의 하면이 외부에 함께 접하도록, 전극의 노출면, 전극 주변의 봉지재의 면, 및 금속 접합부의 하면이 면으로서 이어진 것을 특징으로 하는 반도체 발광소자.
본 개시는 금속 접합부 대신 플라스틱 접합부 또는, 비금속 접합부가 사용되는 실시예를 포함한다. 서브마운트나 외부의 접합면이 비금속인 경우, 이러한 플라스틱 접합부 또는, 비금속 접합부가 사용되는 것이 같은 재질 간의 접합이 되어 좋을 수 있다.
(32) 반도체 발광칩은 2개의 전극을 가지며, 2개의 전극이 복수의 반도체층의 일 측에 구비되어 각각 봉지재로부터 노출된 플립칩인 것을 특징으로 하는 반도체 발광소자.
(33) 전극의 반대 측 봉지재의 면을 기준으로 전극의 노출면 및 금속 접합부의 하면까지의 거리가 동일한 것을 특징으로 하는 반도체 발광소자.
(34) 봉지재는: 전극이 노출되는 하면; 전극의 반대 측의 상면; 그리고 하면과 상면을 연결하는 측면을 포함하며, 금속 접합부는 측면 둘레로 형성된 고리 형상을 가지는 것을 특징으로 하는 반도체 발광소자.
(35) 봉지재는: 전극이 노출되는 하면; 전극의 반대 측의 상면; 그리고 하면과 상면을 연결하는 측면을 포함하며, 금속 접합부는: 봉지재의 측면에 고정된 제1 금속부; 그리고 제1 금속부와 떨어져 봉지재의 측면에 고정된 제2 금속부;를 포함하는 것을 특징으로 하는 특징으로 하는 반도체 발광소자.
(36) 금속 접합부는 전극 측이 전극의 반대 측보다 두꺼운 것을 특징으로 하는 반도체 발광소자.
(37) 금속 접합부의 높이는 봉지재의 측면의 높이보다 작고, 봉지재의 측면의 일부가 노출된 것을 특징으로 하는 반도체 발광소자.
(38) 2개의 전극, 및 금속 접합부의 하면이 함께 접합된 플레이트;를 포함하며, 플레이트는: 반도체 발광칩의 2개의 전극 중 하나와 접합된 제1 도전부; 2개의 전극 중 나머지 하나와 접합된 제2 도전부; 그리고 제1 도전부와 제2 도전부 사이에 개재된 절연부;를 포함하는 것을 특징으로 하는 반도체 발광소자.
(39) 금속 접합부는 플레이트의 금속에 접합된 것을 특징으로 하는 반도체 발광소자.
(40) 금속 접합부는 접착제에 의해 플레이트에 접합된 것을 특징으로 하는 반도체 발광소자.
(41) 반도체 발광소자의 제조 방법에 있어서, 베이스 위에 개구가 형성된 댐과 개구로 노출된 베이스 위에 반도체 발광칩(semiconductor light emitting chip)을 구비하는 단계;로서, 개구 주변 댐에 절단용 홈이 형성된 댐과 개구로 노출된 베이스 위에 반도체 발광칩을 구비하는 단계; 반도체 발광칩을 덮도록 개구에 봉지재를 공급하는 단계; 그리고 절단용 홈을 따라 절단하여 반도체 발광칩, 봉지재, 및 절단된 댐으로 이루어진 반도체 발광소자로 분리하는 단계;를 포함하는 것을 특징으로 하는 반도체 발광소자의 제조 방법.
(42) 베이스 위에 댐 및 반도체 발광칩을 구비하는 단계에서, 반도체 발광칩은 2개의 전극을 가지는 플립칩(flip chip)으로서, 반도체 발광칩은 2개의 전극이 베이스와 마주하도록 구비되어, 봉지재에 의해 2개의 전극이 덮이지 않는 것을 특징으로 하는 반도체 발광소자의 제조 방법.
(43) 베이스 위에 댐 및 반도체 발광칩을 구비하는 단계에서, 댐에는 복수의 개구가 형성되어 있고, 개구와 개구 사이 댐의 상면에 절단용 홈이 형성된 것을 특징으로 하는 반도체 발광소자의 제조 방법.
(44) 반도체 발광소자로 분리하는 단계에서, 절단용 홈을 따른 절단은 댐을 자르거나(sawing) 스크라이빙(scribing)하는 과정; 그리고 절단용 홈을 따라 브래이킹(breaking)하는 과정; 중 적어도 하나를 포함하는 것을 특징으로 하는 반도체 발광소자의 제조 방법.
(45) 반도체 발광소자로 분리하는 단계는: 절단용 홈을 따라 개구 둘레의 댐을 절단하는 과정; 그리고 베이스로부터 반도체 발광소자를 분리하는 과정;을 포함하는 것을 특징으로 하는 반도체 발광소자의 제조 방법.
(46) 반도체 발광소자로 분리하는 단계에서, 절단용 홈을 따라 개구 둘레의 댐을 절단하되, 베이스도 함께 절단되어, 반도체 발광칩, 봉지재, 절단된 댐, 및 절단된 베이스로 이루어진 반도체 발광소자로 분리되는 것을 특징으로 하는 반도체 발광소자의 제조 방법.
(47) 반도체 발광소자로 분리하는 단계는: 반도체 발광칩, 봉지재, 댐으로된 결합체를 베이스로부터 분리하는 과정; 그리고 상기 결합체에 대해 절단용 홈을 따라 개구 둘레의 댐을 절단하는 과정;을 포함하는 것을 특징으로 하는 반도체 발광소자의 제조 방법.
(48) 베이스 위에 댐 및 반도체 발광칩을 구비하는 단계 전에, 반도체 발광칩의 표면에 형광층을 형성하는 단계;를 포함하는 것을 특징으로 하는 반도체 발광소자의 제조 방법.
(49) 댐은 적어도 표면이 금속인 것을 특징으로 하는 반도체 발광소자의 제조 방법.
(50) 개별 반도체 발광소자로 분리하는 단계에서, 반도체 발광칩, 봉지재, 및 절단된 댐으로된 반도체 발광소자에서, 절단된 댐의 하면은 2개의 전극이 노출되는 방향으로 노출되며, 2개의 전극의 노출면 및 절단된 댐의 하면이 외부에 함께 접하도록, 2개의 전극의 노출면, 2개의 전극 주변의 봉지재의 면, 및 절단된 댐의 하면이 면으로서 이어진 것을 특징으로 하는 반도체 발광소자의 제조 방법.
본 개시는 금속 접합부 대신 플라스틱 접합부 또는, 비금속 접합부가 사용되는 실시예를 포함한다. 서브마운트나 외부의 접합면이 비금속인 경우, 이러한 플라스틱 접합부 또는, 비금속 접합부가 사용되는 것이 같은 재질 간의 접합이 되어 좋을 수 있다.
(51) 베이스 위에 댐 및 반도체 발광칩을 제공하는 단계에서, 반도체 발광칩은 2개의 전극을 가지는 플립칩으로서, 반도체 발광칩은 2개의 전극이 베이스와 마주하도록 제공되어 봉지재에 의해 2개의 전극이 덮이지 않으며, 베이스는: 반도체 발광칩의 2개의 전극 중 하나와 접합된 제1 도전부; 2개의 전극 중 나머지 하나와 접합된 제2 도전부; 그리고 제1 도전부와 제2 도전부 사이에 개재된 절연부;를 포함하는 것을 특징으로 하는 반도체 발광소자의 제조 방법.
(52) 베이스 위에 댐 및 반도체 발광칩을 구비하는 단계는: 베이스 위에 댐을 구비하는 과정; 그리고 댐의 형상을 인식하여 반도체 발광칩이 놓일 위치 및 각도를 보정하는 소자 이송 장치를 사용하여, 각 개구로 노출된 베이스 위에 반도체 발광칩을 놓는 과정;을 포함하는 것을 특징으로 하는 반도체 발광소자의 제조 방법.
(53) 반도체 발광소자의 제조 방법에 있어서, 베이스 위에 개구가 형성된 댐 및 개구로 노출된 베이스 위에 제1 봉지재를 구비하는 단계; 그리고 반도체 발광칩을 제1 봉지재에 놓는 단계;로서, 제1 도전성을 가지는 제1 반도체층, 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층, 및 제1 반도체층과 제2 반도체층의 사이에 개재되며 전자와 정공의 재결합에 의해 빛을 생성하는 활성층을 가지는 복수의 반도체층과, 복수의 반도체층에 전류를 공급하는 적어도 하나의 전극을 포함하는 반도체 발광칩을, 적어도 하나의 전극이 위로 노출되며 적어도 하나의 전극의 반대 측의 복수의 반도체층이 제1 봉지재에 접촉하도록 반도체 발광칩을 제1 봉지재에 놓는 단계;를 포함하는 것을 특징으로 하는 반도체 발광소자의 제조 방법.
(54) 반도체 발광칩은 플립칩(flip chip)으로서, 적어도 하나의 전극은 복수의 반도체층의 일 측에 제1 반도체층과 전기적으로 연통된 제1 전극, 및 제2 반도체층과 전기적으로 연통된 제2 전극을 포함하며, 반도체 발광칩을 제1 봉지재에 놓는 단계에서, 복수의 반도체층을 기준으로 제1 봉지재의 반대 측에 제1 전극 및 제2 전극이 위로 노출된 것을 특징으로 하는 반도체 발광소자의 제조 방법.
(55) 제1 봉지재는 형광체를 함유하는 것을 특징으로 하는 반도체 발광소자의 제조 방법.
(56) 개구에 제1 봉지재를 형성하는 단계와 반도체 발광칩을 제1 봉지재에 놓는 단계 사이에, 제1 봉지재를 소프트 큐어링(soft curing)하는 단계;를 포함하는 것을 특징으로 하는 반도체 발광소자의 제조방법.
(57) 반도체 발광칩을 제1 봉지재에 놓는 단계에서, 복수의 반도체층의 일부가 제1 봉지재에 묻히며, 복수의 반도체층의 측면의 일부가 노출되는 것을 특징으로 하는 반도체 발광소자의 제조 방법.
(58) 댐과 복수의 반도체층의 노출된 측면 사이에 제2 봉지재를 형성하는 단계;를 포함하는 것을 특징으로 하는 반도체 발광소자의 제조 방법.
(59) 제1 봉지재는 형광체를 함유하며, 제2 봉지재는 빛을 반사하도록 불투명한 물질 및 EMC(electro magnetic compatibility) 물질 중 적어도 하나로 이루어진 것을 특징으로 하는 반도체 발광소자의 제조 방법.
(60) 제2 봉지재를 형성하는 단계에서, 제2 봉지재를 일부 제거하여 전극을 노출시키는 단계;를 포함하는 것을 특징으로 하는 반도체 발광소자의 제조 방법.
(61) 반도체 발광칩, 및 제1 봉지재를 포함하는 반도체 발광소자를 베이스 및 댐과 분리하는 단계;를 포함하는 것을 특징으로 하는 반도체 발광소자의 제조 방법.
(62) 베이스 위에 개구가 형성된 댐을 구비하는 단계에서, 댐에는 베이스를 노출하는 복수의 개구가 형성되어 있고, 반도체 발광칩을 제1 봉지재에 놓는 단계에서, 댐의 형상을 인식하여 반도체 발광칩이 놓일 위치 및 각도를 보정하는 소자 이송 장치를 사용하여, 각 개구에 형성된 제1 봉지재에 반도체 발광칩을 놓는 것을 특징으로 하는 반도체 발광소자의 제조 방법.
(63) 반도체 발광소자에 있어서, 제1 도전성을 가지는 제1 반도체층, 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층, 및 제1 반도체층과 제2 반도체층의 사이에 개재되며 전자와 정공의 재결합에 의해 빛을 생성하는 활성층을 가지는 복수의 반도체층; 복수의 반도체층의 일 측에 형성되어 복수의 반도체층에 전류를 공급하는 적어도 하나의 전극; 그리고 복수의 반도체층을 기준으로 적어도 하나의 전극 측과 적어도 하나의 전극의 반대 측 사이의 복수의 반도체층의 측면의 일부가 노출되도록, 적어도 하나의 전극의 반대 측에서 복수의 반도체층을 덮는 제1 봉지재;를 포함하는 것을 특징으로 하는 반도체 발광소자.
(64) 반도체 발광칩은 플립칩(flip chip)으로서, 적어도 하나의 전극은 복수의 반도체층의 일 측에 제1 반도체층과 전기적으로 연통된 제1 전극, 및 제2 반도체층과 전기적으로 연통된 제2 전극을 포함하며, 복수의 반도체층과 제1 전극 및 제2 전극의 사이에 형성되며 활성층으로부터의 빛을 반사하는 절연성 반사층; 절연성 반사층을 관통하며 제1 반도체층과 제1 전극을 전기적으로 연결하는 제1 전기적 연결; 그리고 절연성 반사층을 관통하며 제2 반도체층과 제2 전극을 전기적으로 연결하는 제2 전기적 연결;을 포함하는 것을 특징으로 하는 반도체 발광소자.
(65) 제1 봉지재로부터 노출된 복수의 반도체층의 측면을 덮는 제2 봉지재;로서, 제1 봉지재와 다른 제2 봉지재;를 포함하는 것을 특징으로 하는 반도체 발광소자.
(66) 제1 봉지재는 형광체를 함유하며, 제2 봉지재는 빛을 반사하도록 불투명한 물질 및 EMC(electro magnetic compatibility) 물질 중 적어도 하나로 이루어진 것을 특징으로 하는 반도체 발광소자.
(67) 제2 봉지재는 전극 측 복수의 반도체층을 덮으며, 제1 전극 및 제2 전극은 제2 봉지재로부터 노출된 것을 특징으로 하는 반도체 발광소자.
(68) 반도체 발광소자의 제조 방법에 있어서, 제1 베이스 위에 개구가 형성된 제1 댐을 구비하는 단계; 개구로 노출된 제1 베이스 위에 반도체 발광부를 놓는 단계;로서, 제1 도전성을 가지는 제1 반도체층, 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층, 및 제1 반도체층과 제2 반도체층의 사이에 개재되며 전자와 정공의 재결합에 의해 빛을 생성하는 활성층을 가지는 복수의 반도체층과, 복수의 반도체층에 전류를 공급하는 적어도 하나의 전극과, 적어도 하나의 전극의 반대 측에서 복수의 반도체층을 덮는 제1 봉지재를 포함하는 반도체 발광부를, 제1 봉지재가 제1 베이스와 마주하고, 적어도 하나의 전극이 위로 향하도록 제1 베이스 위에 반도체 발광부를 놓는 단계; 제1 댐과 반도체 발광부 사이에 제2 봉지재를 형성하는 단계; 그리고 위로 노출된 적어도 하나의 전극 및 제2 봉지재의 일부를 덮도록 적어도 하나의 도전부를 형성하는 단계;를 포함하는 것을 특징으로 하는 반도체 발광소자의 제조 방법.
(69) 반도체 발광부는 복수의 반도체층의 일 측에 제1 반도체층과 전기적으로 연통된 제1 전극, 및 제2 반도체층과 전기적으로 연통된 제2 전극을 가지는 플립칩(flip chip)이며, 도전부를 형성하는 단계에서, 제1 전극 및 제2 봉지재의 일부를 덮는 제1 도전부와, 제2 전극 및 제2 봉지재의 다른 일부를 덮는 제2 도전부가 형성되는 것을 특징으로 하는 반도체 발광소자의 제조 방법.
(70) 제1 봉지재는 형광체를 함유하며, 제2 봉지재는 빛을 반사하도록 불투명한 물질 및 EMC(electro magnetic compatibility) 물질 중 적어도 하나로 이루어진 것을 특징으로 하는 반도체 발광소자의 제조 방법.
(71) 도전부를 형성하는 단계 전에, 제2 봉지재의 일부를 제거하여 제1 전극 및 제2 전극을 노출하는 단계;를 포함하는 것을 특징으로 하는 반도체 발광소자의 제조 방법.
(72) 도전부를 형성하는 단계 이후, 반도체 발광부, 제1 봉지재, 제2 봉지재, 및 도전부를 포함하는 반도체 발광소자를 제1 베이스 및 제1 댐으로부터 분리하는 단계;를 포함하는 것을 특징으로 하는 반도체 발광소자.
(73) 제1 베이스 위에 반도체 발광부를 놓는 단계 전에, 반도체 발광부를 준비하는 단계;를 포함하며, 반도체 발광부를 준비하는 단계는: 제2 베이스 위에 개구가 형성된 제2 댐을 구비하는 과정; 개구로 노출된 제2 베이스 위에 제1 봉지재를 형성하는 과정; 반도체 발광칩을 제1 봉지재에 놓는 과정;으로서, 제1 도전성을 가지는 제1 반도체층, 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층, 및 제1 반도체층과 제2 반도체층의 사이에 개재되며 전자와 정공의 재결합에 의해 빛을 생성하는 활성층을 가지는 복수의 반도체층과, 복수의 반도체층에 전류를 공급하는 전극을 포함하는 반도체 발광칩을, 전극이 위로 노출되며 복수의 반도체층의 적어도 일부가 제1 봉지재에 묻히도록 반도체 발광칩을 제1 봉지재에 놓는 과정; 그리고 반도체 발광칩, 및 제1 봉지재를 포함하는 반도체 발광부를 제2 베이스 및 제2 댐으로부터 분리하는 과정;을 포함하는 것을 특징으로 하는 반도체 발광소자의 제조 방법.
(74) 반도체 발광칩을 제1 봉지재에 놓는 과정에서, 복수의 반도체층의 측면의 일부가 제1 봉지재로부터 노출되며, 제1 댐과 반도체 발광부 사이에 제2 봉지재를 형성하는 단계에서, 제2 봉지재는 제1 봉지재 및 복수의 반도체층의 노출된 측면과 접촉하는 것을 특징으로 하는 반도체 발광소자의 제조 방법.
(75) 반도체 발광칩을 제1 봉지재에 놓는 과정에서, 제1 봉지재는 전극의 반대 측 복수의 반도체층 및 복수의 반도체층의 측면을 덮으며, 제1 댐과 반도체 발광부 사이에 제2 봉지재를 형성하는 단계에서, 제2 봉지재는 제1 봉지재와 접촉하는 것을 특징으로 하는 반도체 발광소자의 제조 방법.
(76) 반도체 발광칩을 제1 봉지재에 놓는 과정에서, 전극의 반대 측 복수의 반도체층의 일부가 제1 봉지재에 묻히며, 복수의 반도체층의 측면의 일부가 노출되고, 반도체 발광부를 준비하는 단계는: 제2 댐과 복수의 반도체층의 노출된 측면 사이에 제3 봉지재를 형성하는 과정;을 포함하는 것을 특징으로 하는 반도체 발광소자의 제조 방법.
(77) 제1 봉지재는 형광체를 함유하며, 제2 봉지재 및 제3 봉지재는 빛을 반사하도록 불투명한 물질 및 EMC(electro magnetic compatibility) 물질 중 적어도 하나로 이루어진 것을 특징으로 하는 반도체 발광소자의 제조 방법.
(78) 제1 베이스 위에 반도체 발광부를 놓는 단계 전에, 반도체 발광부를 준비하는 단계;를 포함하며, 반도체 발광부를 준비하는 단계는: 제2 베이스 위에 개구가 형성된 제2 댐을 구비하는 과정; 개구로 노출된 제2 베이스 위에 반도체 발광칩을 놓는 과정;으로서, 제1 도전성을 가지는 제1 반도체층, 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층, 및 제1 반도체층과 제2 반도체층의 사이에 개재되며 전자와 정공의 재결합에 의해 빛을 생성하는 활성층을 가지는 복수의 반도체층과, 복수의 반도체층에 전류를 공급하는 전극을 포함하는 반도체 발광칩을, 전극이 제2 베이스와 접촉하도록 반도체 발광칩을 놓는 과정; 반도체 발광칩을 덮도록 개구에 제1 봉지재를 형성하는 과정; 그리고 반도체 발광칩, 및 제1 봉지재를 포함하는 반도체 발광부를 제2 베이스 및 제2 댐으로부터 분리하는 과정;을 포함하는 것을 특징으로 하는 반도체 발광소자의 제조 방법.
(79) 반도체 발광소자에 있어서, 제1 도전성을 가지는 제1 반도체층, 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층, 및 제1 반도체층과 제2 반도체층의 사이에 개재되며 전자와 정공의 재결합에 의해 빛을 생성하는 활성층을 가지는 복수의 반도체층; 복수의 반도체층의 일 측에 형성되어 복수의 반도체층에 전류를 공급하는 적어도 하나의 전극; 적어도 하나의 전극이 노출되도록 복수의 반도체층을 감싸는 제1 봉지재; 적어도 하나의 전극이 노출되고 적어도 하나의 전극의 반대 측으로 제1 봉지재가 노출되도록 제1 봉지재를 감싸는 제2 봉지재; 그리고 적어도 하나의 전극 및 적어도 하나의 전극 측으로 노출된 제2 봉지재의 일부에 형성된 적어도 하나의 도전부;를 포함하는 것을 특징으로 하는 반도체 발광소자.
(80) 제1 봉지재는 형광체를 함유하며, 제2 봉지재는 빛을 반사하도록 불투명한 물질 및 EMC(electro magnetic compatibility) 물질 중 적어도 하나로 이루어진 것을 특징으로 하는 반도체 발광소자.
(81) 반도체 발광부는 복수의 반도체층의 일 측에 제1 반도체층과 전기적으로 연통된 제1 전극, 및 제2 반도체층과 전기적으로 연통된 제2 전극을 가지는 플립칩(flip chip)이며, 복수의 반도체층과 제1 전극 및 제2 전극의 사이에 형성되며 활성층으로부터의 빛을 반사하는 절연성 반사층; 절연성 반사층을 관통하며 제1 반도체층과 제1 전극을 전기적으로 연결하는 제1 전기적 연결; 그리고 절연성 반사층을 관통하며 제2 반도체층과 제2 전극을 전기적으로 연결하는 제2 전기적 연결;을 포함하며, 도전부는: 제1 전극 및 제2 봉지재와 일체화된 제1 도전부; 그리고 제1 도전부와 떨어져 있고 제2 전극 및 제2 봉지재와 일체화된 제2 도전부;를 포함하는 것을 특징으로 하는 반도체 발광소자.
(82) 제1 봉지재는 전극의 반대 측의 복수의 반도체층, 및 복수의 반도체층의 측면의 일부를 감싸며, 제1 봉지재로부터 노출된 복수의 반도체층의 측면을 덮는 제3 봉지재;로서, 제2 봉지재에 의해 덮이는 제3 봉지재;를 포함하는 것을 특징으로 하는 반도체 발광소자.
본 개시에 따른 하나의 반도체 발광소자에 의하면, 마스크를 반도체 발광칩의 정렬을 위한 소자 이송 장치의 가이드 패턴으로 사용하고 봉지재의 댐으로 사용함으로써, 반도체 발광칩의 정렬의 정확도가 향상된다.
또한, 이로 인해 개별 소자로의 분리 공정(예: 쏘잉 등)에서 반도체 발광칩들의 정렬의 오차로 인해 불량이 발생하는 것이 감소한다.
또한, 테이프에 빈 곳을 채우거나 틀어진 반도체 발광칩의 각도를 보정하는 추가 공정을 한 후에 마스크를 반도체 발광칩들이 배열된 테이프 위에 배치하고 봉지재를 공급하는 방식과 비교하면, 본 예에 따른 방법은 상기 추가 공정이 필요 없어서 효율적이다.
또한, 이형코팅층이 형성된 마스크로부터 봉지재가 잘 빼내어지므로 봉지재 표면이 갈려서 광출출효율이 저하되는 것이 방지된다.
또한, 마스크가 광측정기 측으로 빛을 반사하므로 더 정확하고, 신속하게 반도체 발광소자를 검사할 수 있다.
또한, 본 개시에 따른 다른 하나의 반도체 발광소자 및 이의 제조 방법에 의하면, 금속 접합부가 전극과 함께 서브마운트 등 외부에 접합되므로 접합력이 향상되어 신뢰성 있는 소자를 제공한다.
또한, 댐 또는 마스크에 절단용 홈을 형성하여 브레이킹이나 커터를 이용한 절단이 쉽고, 시간이 단축되며, 절단용 홈은 브레이킹시 크랙이 절단용 홈을 따르도록 하며, 커터를 정렬하거나 가이드하여 더욱 정확한 절단이 되도록 기여하여 수율이 향상된다.
또한, 본 개시에 따른 또 다른 반도체 발광소자 및 이의 제조 방법에 의하면, 형광체를 함유하는 제1 봉지재는 반도체 발광칩의 표면에 얇게 형성될 수 있어서, 반도체 발광소자가 거의 봉지재의 윤곽을 따른 사이즈를 가지므로, 거의 칩 스케일(chip scale)로 형성된 반도체 발광소자 및/또는 발광소자 패키지를 제공할 수 있다.
또한, 개구에 형성되는 제1 봉지재를 높이를 조절하여 필요한 양만 사용할 수 있는 장점이 있으며, 제1 봉지재가 전극 측으로 유입되는 것이 방지된다. 또한, 제1 봉지재는 접합력이 있으므로 반도체 발광칩을 놓는데 있어서 편리하다.
이러한 반도체 발광소자의 제조 방법에 의해 제조된 반도체 발광소자는, 전극이 옆으로 돌출되지 않아서 반도체 발광소자는 거의 금속 접합부 또는 봉지재의 윤곽을 따른 사이즈를 가져서, 거의 칩 수준의 사이즈를 가지는 반도체 발광소자 및/또는 반도체 발광소자 패키지를 제공할 수 있다.

Claims (11)

  1. 반도체 발광소자의 제조 방법에 있어서,
    베이스 위에 복수의 개구가 형성된 마스크를 구비하는 단계;
    마스크의 형상을 인식하여 소자가 놓일 위치를 보정하는 소자 이송 장치를 사용하여, 각 개구로 노출된 베이스 위에 반도체 발광칩(semiconductor light emitting chip)을 놓는 단계; 그리고
    마스크를 댐(dam)으로 하여, 각 개구에 봉지재를 공급하는 단계;를 포함하는 것을 특징으로 하는 반도체 발광소자의 제조 방법.
  2. 청구항 1에 있어서,
    쏘팅(sorting) 장치를 사용하여, 복수의 반도체 발광칩을 고정층 위에 배열하는 단계;를 포함하며,
    소자 이송 장치는 고정층 위의 각 반도체 발광칩을 픽업(pick-up)하여 베이스 위에 놓되, 고정층에서 반도체 발광칩의 빈 위치를 인식하고 다음 순서의 반도체 발광칩을 픽업하며,
    반도체 발광칩을 놓는 단계에서,
    마스크의 형상 및 반도체 발광칩의 전극의 형상을 인식하여 반도체 발광칩의 각도를 보정한 후, 베이스 위에 놓는 것을 특징으로 하는 반도체 발광소자의 제조 방법.
  3. 청구항 1에 있어서,
    반도체 발광칩을 놓는 단계에서,
    소자 이송 장치는 마스크와 베이스의 반사광의 차이를 인식하며, 인식된 개구로 인한 마스크의 면, 에지, 및 마스크 상의 점 중 적어도 하나로부터 지시된 거리에 해당하는 베이스 상의 위치에 반도체 발광칩을 놓는 것을 특징으로 하는 반도체 발광소자의 제조 방법.
  4. 청구항 1에 있어서,
    베이스 위에 반도체 발광칩을 놓는 단계에서,
    반도체 발광칩은 2개의 전극을 가지는 플립 칩(flip chip)으로서, 반도체 발광칩은 2개의 전극이 베이스와 마주하도록 놓이는 것을 특징으로 하는 반도체 발광소자의 제조 방법.
  5. 청구항 1에 있어서,
    반도체 발광칩은:
    제1 도전성을 가지는 제1 반도체층, 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층, 및 제1 반도체층과 제2 반도체층의 사이에 개재되며 전자와 정공의 재결합에 의해 빛을 생성하는 활성층을 포함하는 복수의 반도체층;
    제1 반도체층과 전기적으로 연통되어 전자와 정공 중 하나를 공급하는 제1 전극; 그리고
    제2 반도체층과 전기적으로 연통되어 전자와 정공 중 나머지 하나를 공급하는 제2 전극;을 포함하며,
    베이스 위에 반도체 발광칩을 놓는 단계 전에, 제1 전극 및 제2 전극이 노출되도록 반도체 발광칩의 표면에 형광층을 코팅하는 단계;를 포함하는 것을 특징으로 하는 반도체 발광소자의 제조 방법.
  6. 청구항 1에 있어서,
    베이스 위에 마스크를 구비하는 단계는:
    베이스와 마스크 사이에 접착제 없이, 가압 장치로 베이스와 마스크를 가압하여 접촉시키는 과정;을 포함하는 것을 특징으로 하는 반도체 발광소자의 제조 방법.
  7. 청구항 1에 있어서,
    봉지재를 공급하는 단계 이후,
    마스크, 봉지재, 및 반도체 발광칩이 결합된 상태로 베이스로부터 분리하는 단계; 그리고
    봉지재 및 반도체 발광칩이 결합된 상태로 마스크로부터 빼내는 단계;를 포함하는 것을 특징으로 하는 반도체 발광소자의 제조 방법.
  8. 청구항 1에 있어서,
    베이스는: 복수의 도전부; 그리고 복수의 도전부 사이에 개재된 절연부;를 포함하며, 복수의 도전부는 상하로 노출되어 베이스는 플레이트 형상을 가지며,
    반도체 발광칩을 놓는 단계에서,
    소자 이송 장치는 인식된 개구로 인한 마스크의 에지로부터 지시된 거리에 해당하는 베이스 상의 위치에 반도체 발광칩을 놓되,
    발광칩의 2개의 전극이 각각 서로 다른 도전부에 놓이는 것을 특징으로 하는 반도체 발광소자의 제조 방법.
  9. 청구항 7 및 청구항 8 중 어느 한 항에 있어서,
    마스크, 봉지재, 및 반도체 발광칩이 결합된 상태로 광측정기를 사용하여, 각 반도체 발광칩을 검사하는 단계;로서, 마스크가 각 반도체 발광칩로부터의 빛을 광측정기 측으로 반사하는 검사하는 단계;를 포함하는 것을 특징으로 하는 반도체 발광소자의 제조 방법.
  10. 청구항 7 및 청구항 8 중 어느 한 항에 있어서,
    봉지재를 공급하는 단계 전에,
    마스크의 표면에 이형코팅층(release coating layer)을 형성하는 단계;를 포함하는 것을 특징으로 하는 반도체 발광소자의 제조 방법.
  11. 청구항 1에 있어서,
    마스크와 베이스는 재질, 색상 및 광반사율 중 적어도 하나가 다른 것을 특징으로 하는 반도체 발광소자의 제조 방법.
PCT/KR2015/009619 2014-09-12 2015-09-14 반도체 발광소자의 제조 방법 WO2016039593A1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201580048716.1A CN106688115B (zh) 2014-09-12 2015-09-14 半导体发光元件的制造方法
US15/510,585 US10411176B2 (en) 2014-09-12 2015-09-14 Method for manufacturing semiconductor light-emitting device
US16/519,467 US10763415B2 (en) 2014-09-12 2019-07-23 Method for manufacturing semiconductor light-emitting device
US16/519,546 US10930832B2 (en) 2014-09-12 2019-07-23 Method for manufacturing semiconductor light emitting device

Applications Claiming Priority (14)

Application Number Priority Date Filing Date Title
KR1020140121193A KR101609766B1 (ko) 2014-09-12 2014-09-12 반도체 발광소자의 검사 방법
KR10-2014-0121190 2014-09-12
KR10-2014-0121191 2014-09-12
KR1020140121190A KR101741733B1 (ko) 2014-09-12 2014-09-12 반도체 발광소자의 제조 방법
KR10-2014-0121193 2014-09-12
KR1020140121191A KR20160031634A (ko) 2014-09-12 2014-09-12 반도체 발광소자의 제조 방법
KR10-2014-0128481 2014-09-25
KR1020140128478A KR20160052816A (ko) 2014-09-25 2014-09-25 반도체 발광소자 및 이의 제조 방법
KR1020140128481A KR101626904B1 (ko) 2014-09-25 2014-09-25 반도체 발광소자 및 이의 제조 방법
KR10-2014-0128478 2014-09-25
KR1020140144087A KR101638124B1 (ko) 2014-10-23 2014-10-23 반도체 발광소자 및 이의 제조 방법
KR1020140144088A KR101638125B1 (ko) 2014-10-23 2014-10-23 반도체 발광소자 및 이의 제조 방법
KR10-2014-0144087 2014-10-23
KR10-2014-0144088 2014-10-23

Related Child Applications (3)

Application Number Title Priority Date Filing Date
US15/510,585 A-371-Of-International US10411176B2 (en) 2014-09-12 2015-09-14 Method for manufacturing semiconductor light-emitting device
US16/519,546 Division US10930832B2 (en) 2014-09-12 2019-07-23 Method for manufacturing semiconductor light emitting device
US16/519,467 Division US10763415B2 (en) 2014-09-12 2019-07-23 Method for manufacturing semiconductor light-emitting device

Publications (1)

Publication Number Publication Date
WO2016039593A1 true WO2016039593A1 (ko) 2016-03-17

Family

ID=55459289

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2015/009619 WO2016039593A1 (ko) 2014-09-12 2015-09-14 반도체 발광소자의 제조 방법

Country Status (3)

Country Link
US (3) US10411176B2 (ko)
CN (1) CN106688115B (ko)
WO (1) WO2016039593A1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10008648B2 (en) 2015-10-08 2018-06-26 Semicon Light Co., Ltd. Semiconductor light emitting device
WO2019025009A1 (en) * 2017-08-04 2019-02-07 Osram Opto Semiconductors Gmbh PROCESS FOR PRODUCING OPTOELECTRONIC SEMICONDUCTOR DEVICE
WO2019194446A1 (ko) * 2018-04-02 2019-10-10 주식회사 루멘스 마이크로 엘이디 디스플레이 패널 제조방법
US12009460B2 (en) * 2017-12-19 2024-06-11 Osram Oled Gmbh Method for producing a conversion element, and conversion element

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016039593A1 (ko) * 2014-09-12 2016-03-17 주식회사 세미콘라이트 반도체 발광소자의 제조 방법
JP6762736B2 (ja) * 2015-03-16 2020-09-30 晶元光電股▲ふん▼有限公司Ｅｐｉｓｔａｒ Ｃｏｒｐｏｒａｔｉｏｎ 光反射層付光半導体素子、および、光反射層および蛍光体層付光半導体素子の製造方法
US10617010B2 (en) * 2016-08-29 2020-04-07 Brewer Science, Inc. Polymer film stencil process for fan-out wafer-level packaging of semiconductor devices
WO2018128471A1 (ko) 2017-01-05 2018-07-12 엘지이노텍 주식회사 디스플레이 장치 제조 방법
US10439138B2 (en) * 2017-08-31 2019-10-08 Sakai Display Products Corporation Method for producing deposition mask
CN107565375A (zh) * 2017-09-30 2018-01-09 昂纳信息技术（深圳）有限公司 一种激光器芯片的贴片方法
CN108520873B (zh) * 2018-04-29 2020-07-10 浙江唯唯光电科技股份有限公司 一种串联式led芯片组件及其装配方法
DE102018112332A1 (de) * 2018-05-23 2019-11-28 Osram Opto Semiconductors Gmbh Bauteil und verfahren zur herstellung eines bauteils
EP3591345B1 (de) * 2018-07-02 2020-11-11 Dr. Johannes Heidenhain GmbH Verfahren zur herstellung einer lichtquelle für eine sensoreinheit einer positionsmesseinrichtung sowie eine positionsmesseinrichtung
EP3591346B1 (de) * 2018-07-02 2020-11-11 Dr. Johannes Heidenhain GmbH Verfahren zur herstellung einer lichtquelle für eine sensoreinheit einer positionsmesseinrichtung sowie eine positionsmesseinrichtung
JP6928269B2 (ja) * 2018-08-31 2021-09-01 日亜化学工業株式会社 発光装置及び発光装置の製造方法
CN112740427B (zh) * 2018-09-28 2024-06-14 日亚化学工业株式会社 发光模块及其制造方法
US11227777B2 (en) * 2018-10-09 2022-01-18 Micron Technology, Inc. Sacrificial separators for wafer level encapsulating
US10529637B1 (en) * 2018-10-31 2020-01-07 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit package and method of forming same
CN111162156A (zh) * 2018-11-07 2020-05-15 深圳市聚飞光电股份有限公司 一种led芯片封装方法及led灯珠
CN111162151A (zh) * 2018-11-07 2020-05-15 深圳市聚飞光电股份有限公司 一种led芯片封装方法及led灯珠
CN109830591B (zh) * 2019-02-18 2020-07-14 佛山市香港科技大学Led一Fpd工程技术研究开发中心 一种含粒径梯度荧光胶的白光led元件制作方法
CN210607192U (zh) * 2019-03-26 2020-05-22 Pep创新私人有限公司 面板组件、晶圆封装体以及芯片封装体
CN113875026A (zh) * 2019-05-22 2021-12-31 惠州科锐半导体照明有限公司 用于发光二极管封装件的布置
CN110349989B (zh) * 2019-07-17 2022-05-03 京东方科技集团股份有限公司 发光二极管、显示基板和转移方法
KR20210011536A (ko) * 2019-07-22 2021-02-02 삼성디스플레이 주식회사 미세 소자의 전사 장치 및 전사 방법
TWI691013B (zh) * 2019-08-21 2020-04-11 力成科技股份有限公司 晶片轉移方法及其設備
KR20230048948A (ko) * 2021-10-05 2023-04-12 삼성전자주식회사 반도체 발광 소자, 이를 포함하는 디스플레이 장치, 및 반도체 발광 소자를 제조하는 방법

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090122611A (ko) * 2008-05-26 2009-12-01 세크론 주식회사 반도체 소자 이송 방법 및 이를 수행하기 위한 장치
KR20110070517A (ko) * 2009-12-18 2011-06-24 삼성엘이디 주식회사 발광소자의 광특성 보정 장치 및 그 방법
WO2011093454A1 (ja) * 2010-01-29 2011-08-04 シチズン電子株式会社 発光装置の製造方法及び発光装置
KR20120038723A (ko) * 2010-10-14 2012-04-24 삼성엘이디 주식회사 발광소자 패키지의 제조방법
JP2012119673A (ja) * 2010-12-03 2012-06-21 Samsung Led Co Ltd 半導体発光素子に蛍光体を塗布する方法
KR20120109201A (ko) * 2011-03-28 2012-10-08 삼성전자주식회사 발광 다이오드 패키지의 제조방법 및 발광 다이오드 패키지 제조용 성형틀

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6680487B1 (en) 1999-05-14 2004-01-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor comprising a TFT provided on a substrate having an insulating surface and method of fabricating the same
US6599768B1 (en) * 2002-08-20 2003-07-29 United Epitaxy Co., Ltd. Surface mounting method for high power light emitting diode
US7060535B1 (en) * 2003-10-29 2006-06-13 Ns Electronics Bangkok (1993) Ltd. Flat no-lead semiconductor die package including stud terminals
JP5192646B2 (ja) 2006-01-16 2013-05-08 Ｔｏｗａ株式会社 光素子の樹脂封止方法、その樹脂封止装置、および、その製造方法
US7859002B2 (en) 2006-08-09 2010-12-28 Panasonic Corporation Light-emitting device
US20100109025A1 (en) 2008-11-05 2010-05-06 Koninklijke Philips Electronics N.V. Over the mold phosphor lens for an led
KR20100080423A (ko) 2008-12-30 2010-07-08 삼성엘이디 주식회사 발광소자 패키지 및 그 제조방법
US8679865B2 (en) * 2009-08-28 2014-03-25 Samsung Electronics Co., Ltd. Resin application apparatus, optical property correction apparatus and method, and method for manufacturing LED package
KR101140961B1 (ko) * 2009-10-26 2012-05-03 삼성전기주식회사 광학소자용 패키지 기판 및 제조방법
JP2011124449A (ja) * 2009-12-11 2011-06-23 Seiko Instruments Inc 発光部品、発光器及び発光部品の製造方法
KR101145258B1 (ko) 2010-01-18 2012-05-24 (주)와이솔 반도체 패키지 생산 시스템 및 방법
US9515229B2 (en) * 2010-09-21 2016-12-06 Cree, Inc. Semiconductor light emitting devices with optical coatings and methods of making same
KR101257324B1 (ko) 2011-03-08 2013-04-23 핏테크 코., 엘티디. Ｌｅｄ 다이의 광학 특성 측정 방법
JP5748336B2 (ja) 2011-06-10 2015-07-15 富士機械製造株式会社 半導体装置の製造方法
JP5407007B2 (ja) * 2011-11-29 2014-02-05 シャープ株式会社 発光デバイスの製造方法
KR101311923B1 (ko) 2012-01-31 2013-10-14 주식회사 에타맥스 발광다이오드 테스트 모듈
KR20130100528A (ko) 2012-03-02 2013-09-11 삼성전자주식회사 발광소자 패키지 및 그 제조 방법
KR101371545B1 (ko) 2012-07-30 2014-03-07 주식회사 세미콘라이트 반도체 발광소자
TWI588457B (zh) 2012-09-26 2017-06-21 晶元光電股份有限公司 發光二極體光電特性量測裝置
KR101364247B1 (ko) 2012-11-26 2014-02-17 주식회사 세미콘라이트 반도체 발광소자를 제조하는 방법
CN105009314B (zh) * 2013-02-27 2019-11-05 日亚化学工业株式会社 发光装置、发光元件安装方法以及发光元件用安装装置
US9768037B2 (en) * 2014-05-16 2017-09-19 Infineon Technologies Ag Electronic device package including metal blocks
US9601670B2 (en) * 2014-07-11 2017-03-21 Cree, Inc. Method to form primary optic with variable shapes and/or geometries without a substrate
WO2016039593A1 (ko) 2014-09-12 2016-03-17 주식회사 세미콘라이트 반도체 발광소자의 제조 방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090122611A (ko) * 2008-05-26 2009-12-01 세크론 주식회사 반도체 소자 이송 방법 및 이를 수행하기 위한 장치
KR20110070517A (ko) * 2009-12-18 2011-06-24 삼성엘이디 주식회사 발광소자의 광특성 보정 장치 및 그 방법
WO2011093454A1 (ja) * 2010-01-29 2011-08-04 シチズン電子株式会社 発光装置の製造方法及び発光装置
KR20120038723A (ko) * 2010-10-14 2012-04-24 삼성엘이디 주식회사 발광소자 패키지의 제조방법
JP2012119673A (ja) * 2010-12-03 2012-06-21 Samsung Led Co Ltd 半導体発光素子に蛍光体を塗布する方法
KR20120109201A (ko) * 2011-03-28 2012-10-08 삼성전자주식회사 발광 다이오드 패키지의 제조방법 및 발광 다이오드 패키지 제조용 성형틀

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10008648B2 (en) 2015-10-08 2018-06-26 Semicon Light Co., Ltd. Semiconductor light emitting device
WO2019025009A1 (en) * 2017-08-04 2019-02-07 Osram Opto Semiconductors Gmbh PROCESS FOR PRODUCING OPTOELECTRONIC SEMICONDUCTOR DEVICE
US11502228B2 (en) 2017-08-04 2022-11-15 Osram Opto Semiconductors Gmbh Method of producing an optoelectronic semiconductor device
US12009460B2 (en) * 2017-12-19 2024-06-11 Osram Oled Gmbh Method for producing a conversion element, and conversion element
WO2019194446A1 (ko) * 2018-04-02 2019-10-10 주식회사 루멘스 마이크로 엘이디 디스플레이 패널 제조방법

Also Published As

Publication number Publication date
US10763415B2 (en) 2020-09-01
US20170263837A1 (en) 2017-09-14
US10930832B2 (en) 2021-02-23
US20190378964A1 (en) 2019-12-12
US10411176B2 (en) 2019-09-10
CN106688115B (zh) 2019-06-14
US20190378965A1 (en) 2019-12-12
CN106688115A (zh) 2017-05-17

Similar Documents

Publication Publication Date Title
WO2016039593A1 (ko) 반도체 발광소자의 제조 방법
WO2016108636A1 (ko) 반도체 발광소자 및 이의 제조 방법
WO2013133594A1 (en) Light-emitting device and method of manufacturing the same
WO2016076637A1 (en) Light emitting device
WO2017222279A1 (ko) 반도체 소자
WO2017160119A1 (ko) 반도체 소자 및 이를 포함하는 표시장치
WO2019054547A1 (ko) 발광소자 패키지 및 이를 포함하는 조명장치
WO2020242098A1 (ko) 마이크로 led 디스플레이 제작 방법 및 이를 이용한 마이크로 led 디스플레이
WO2011145794A1 (ko) 파장변환층을 갖는 발광 다이오드 칩과 그 제조 방법, 및 그것을 포함하는 패키지 및 그 제조 방법
WO2016129873A2 (ko) 발광소자 및 발광 다이오드
WO2019045167A1 (ko) 발광소자 패키지 및 이를 구비한 광원 장치
WO2018217006A2 (ko) 반도체 발광소자 및 이의 제조 방법
WO2017135801A1 (ko) 광원 유닛 및 이를 구비한 라이트 유닛
WO2016047950A1 (en) Light emitting device and method of fabricating the same
WO2019059703A2 (ko) 발광소자 패키지 및 조명 모듈
WO2019004518A1 (ko) 발광소자 패키지 및 광원 장치
WO2020159068A1 (ko) 발광 다이오드
WO2019045277A1 (ko) 픽셀용 발광소자 및 엘이디 디스플레이 장치
WO2019045166A1 (ko) 발광소자 패키지
WO2019190026A1 (ko) 퀀텀닷 플레이트 조립체와 이를 포함하는 발광소자 패키지 및 led 모듈
WO2019147063A1 (ko) 반도체 발광소자 및 이의 제조방법
WO2019088701A1 (ko) 발광소자 패키지 및 광원 장치
WO2020017922A1 (ko) 발광소자 패키지 및 광원 모듈
WO2017217672A1 (ko) 반도체 발광소자 및 이의 제조방법
WO2019059690A2 (ko) 발광소자 패키지

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 15839960

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 15510585

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 15839960

Country of ref document: EP

Kind code of ref document: A1