[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

WO2015162656A1 - 多層プリント基板 - Google Patents

多層プリント基板 Download PDF

Info

Publication number
WO2015162656A1
WO2015162656A1 PCT/JP2014/061118 JP2014061118W WO2015162656A1 WO 2015162656 A1 WO2015162656 A1 WO 2015162656A1 JP 2014061118 W JP2014061118 W JP 2014061118W WO 2015162656 A1 WO2015162656 A1 WO 2015162656A1
Authority
WO
WIPO (PCT)
Prior art keywords
power supply
pattern
capacitor
multilayer printed
switching power
Prior art date
Application number
PCT/JP2014/061118
Other languages
English (en)
French (fr)
Inventor
高橋　修
Original Assignee
株式会社日立製作所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社日立製作所 filed Critical 株式会社日立製作所
Priority to JP2016514557A priority Critical patent/JP6267326B2/ja
Priority to PCT/JP2014/061118 priority patent/WO2015162656A1/ja
Priority to US15/126,292 priority patent/US9967969B2/en
Publication of WO2015162656A1 publication Critical patent/WO2015162656A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
    • H05K1/0233—Filters, inductors or a magnetic substance
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/14—Arrangements for reducing ripples from dc input or output
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/0115—Frequency selective two-port networks comprising only inductors and capacitors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/144—Stacked arrangements of planar printed circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/165—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed inductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09718—Clearance holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/0979—Redundant conductors or connections, i.e. more than one current path between two points
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10015—Non-printed capacitor

Definitions

  • the present invention relates to a multilayer printed circuit board on which a switching power supply is mounted.
  • General printed circuit boards have resistors, capacitors, coils, and integrated circuits mounted on the surface, and each component is electrically connected with a conductive member such as copper foil to realize an electronic circuit.
  • Simple printed circuit boards have copper foil only on the surface and copper foil only on the front and back sides, but printed circuit boards used in personal computers and servers have a multifunctional circuit with a limited surface area. In order to realize this, a multilayer printed board having a copper foil inside the printed board is generally used.
  • the printed circuit board using the conventional technique shown in Patent Document 1 aims to simultaneously generate a parasitic inductance component and a parasitic capacitance component in a pattern.
  • the parasitic inductance increases as the pattern width decreases and the pattern length increases
  • the parasitic capacitance increases as the pattern width increases and the surface area increases, thereby satisfying mutually conflicting requirements simultaneously. There was a need.
  • the parasitic inductance L decreases when the width Wp of the printed pattern is increased in order to increase the parasitic capacitance.
  • a multilayer printed board having a plurality of wiring layers and mounting a switching power supply
  • at least three wide patterns formed in at least three wiring layers in a power supply path connecting a connector connected to an external power supply and the switching power supply, and Vias for connecting the at least three wide patterns
  • a first capacitor is connected to the wide pattern on the connector side
  • a second capacitor is connected to the wide pattern on the switching power source side
  • the at least three wide patterns are connected.
  • a parasitic inductance generated by the via, the first capacitor, and the second capacitor constitute a ⁇ -type filter.
  • a ⁇ -type filter without a coil can be realized, so that a printed circuit board with reduced cost and reduced mounting area can be provided.
  • FIG. 3 is a circuit diagram of a CPU board according to the multilayer printed board of the present invention. It is the figure which showed the equivalent circuit of the CPU board circuit of FIG. It is the figure which looked at the multilayer printed circuit board of the present invention from the top. It is a perspective view of the multilayer printed circuit board of the present invention. It is sectional drawing of the multilayer printed circuit board of this invention. It is a waveform which showed the noise reduction of the multilayer printed circuit board of this invention.
  • FIG. 1 is an overall configuration diagram of a server device on which a multilayer printed circuit board according to the present invention is mounted.
  • the AC / DC power supply 108 is a device that converts a voltage such as 200 V supplied from the outside into 12 V, and is supplied to the main board 102 via the backplane board 101 connected by the connector 107.
  • the CPU 106 mounted on the CPU board 102 is connected to an AC / DC power supply 108 via a switching power supply 105 mounted on the CPU board 102, and the switching power supply 105 receives 12V supplied from the AC / DC power supply 108. Then, it is converted to 0.9V required by the CPU 106.
  • a ceramic capacitor is disposed between the connector 107 and the switching power supply 105 for the purpose of reducing noise generated by the switching power supply 105.
  • a ceramic capacitor close to the connector 107 is a filter capacitor, and a ceramic capacitor close to the switching power supply 105 is a power supply. These are called IC-side Capacitors and are hereinafter called Cap-Filter and Cap-IC, respectively.
  • Cap-Filter 103 and Cap-ICs 104 and 109 are connected between the connector 107 and the switching power supply 105.
  • Cap-Filter 103 is the back surface layer of the CPU substrate 102
  • Cap-IC 104 is the surface layer of the CPU substrate 102
  • Cap-IC 109 is the CPU substrate.
  • 102 is disposed on the back surface layer.
  • aluminum electrolytic capacitors 110 and 111 and a ceramic capacitor 112 are arranged between the connector 107 and the switching power supply 105 in order to reduce noise generated between the connector 107 and the switching power supply 105.
  • FIG. 2 is a circuit diagram of the CPU board 102 according to the multilayer printed board of the present invention.
  • the conductor portion 205 and the Cap-ICs 104 and 109 are connected to the input terminal (+) 209 of the switching power supply 105.
  • Aluminum electrolytic capacitors 110 and 111, ceramic capacitor 112, Cap-Filter 103, Cap-ICs 104 and 109, and connector 107 are connected to input terminal ( ⁇ ) 210 of switching power supply 105.
  • the conductor portion 205 is connected to the aluminum electrolytic capacitors 110 and 111, the ceramic capacitor 112, the Cap-Filter 103, the Cap-ICs 104 and 109, and the connector 213.
  • the CPU 106 is connected to the output terminal (+) 211 of the switching power supply 105 and the output terminal ( ⁇ ) 212 of the switching power supply 105 (not shown).
  • the conductor part 205 is made up of a printed pattern and Via, and is a part that generates parasitic inductance. Details will be described later.
  • FIG. 3 is a diagram showing an equivalent circuit of the CPU board circuit of FIG.
  • the parasitic inductance 214 is a parasitic inductance generated in the conductor portion 205 in FIG.
  • Aluminum electrolytic capacitors 110 and 111 and ceramic capacitor 112 are bypass capacitors for removing noise generated between connector 107 and switching power supply 105.
  • the Cap-Filter 103, the parasitic inductance 214, and the Cap-ICs 104 and 109 constitute a ⁇ -type filter for removing noise generated by the switching power supply 105.
  • FIG. 4 is a view of each layer of the multilayer printed board 300 of the present invention as viewed from above.
  • a wide pattern 305 is formed on the surface layer 301.
  • a wide pattern 306 is formed in the inner wiring layer 302.
  • the inner power supply solid pattern 307 is formed in the 12V power supply layer 303.
  • Wide patterns 308 and 309 are formed on the back layer 304.
  • FIG. 5 is a perspective view of the multilayer printed circuit board 300 of the present invention
  • FIG. 6 is a cross-sectional view of the multilayer printed circuit board 300.
  • the wide pattern 305 of the front surface layer 301 is connected to the Cap-IC 104, the switching power supply 105, and Vias 317, 318, and 319, and connected to the wide pattern 306 of the inner wiring layer 302 and the wide pattern 308 of the back surface layer 304 by Vias 317, 318, and 319. Is done.
  • the wide pattern 306 of the inner wiring layer 302 is connected to the vias 314, 315, 316, 317, 318 and 319, and is connected to the wide pattern 309 of the back surface layer 304 by the vias 314, 315 and 316.
  • the inner power supply solid pattern 307 of the 12V power supply layer 303 is connected to the vias 310, 311, 312, and 313, the via 310 is connected to the connector 324, and the vias 311, 312, and 313 are connected to the wide pattern 309 of the back surface layer 304.
  • the wide pattern 308 of the back surface layer 304 is connected to the Cap-IC 109 and Vias 317, 318, and 319, and is connected to the wide pattern 305 of the surface layer 301 and the wide pattern 306 of the inner wiring layer 302 by Vias 317, 318, and 319.
  • the wide pattern 309 of the back surface layer 304 is connected to the Cap-Filter 103 and the Vias 311, 312, 313, 314, 315, 316, and the Via 311, 312, 313 is connected to the inner power supply solid pattern 307 of the 12 V power supply layer 303, and the Vias 314, 315. 316 is connected to the wide pattern 306 of the inner wiring layer 302.
  • the voltage supplied from the AC / DC power supply 108 reaches the switching power supply 105 via the connector 107 and has a circuit that reaches the CPU 106 from the switching power supply 105.
  • the aluminum electrolytic capacitors 110 and 111 and the ceramic capacitor 112 are bypass capacitors attached for the purpose of removing noise generated between the connector 107 and the switching power source 105 except for the switching power source 105.
  • the aluminum electrolytic capacitors 110 and 111 and the ceramic capacitor 112 correspond to the noise frequency and noise voltage. Therefore, the capacity of aluminum electrolytic capacitors and ceramic capacitors is determined.
  • the Cap-Filter 103, the parasitic inductance 214, and the Cap-ICs 104 and 109 are ⁇ -type filters for removing noise generated by the switching power supply 105, and their capacities are determined according to the noise frequency and noise voltage.
  • the parasitic inductance constituting the ⁇ -type filter includes the wide pattern 309 of the back surface layer 304, the wide pattern 306 of the inner wiring layer 302, the wide pattern 305 of the surface layer 301, Vias 311, 312 and 313 shown in FIG. Among these, between the wide pattern 309 of the back surface layer 304 and the inner power supply solid pattern 307 of the 12V power supply layer, among the vias 314, 315 and 316, between the wide pattern 306 of the inner wiring layer 302 and the wide pattern 309 of the back surface layer 304, Via 317 and 318. 319 occurs between the wide pattern 306 of the inner wiring layer 302 and the wide pattern 305 of the surface layer 301.
  • the parasitic inductance generated in the wide pattern is expressed by the following equation (1) where the length of the printed pattern is Lp [mm], the width is Wp [mm], and the thickness (height) is Hp [mm]. .
  • a ⁇ -type filter circuit having a cutoff frequency of 1 [MHz] will be described as an example.
  • the total capacitance of Cap-Filter among the capacitor capacitance C is set to 1 [ ⁇ F]
  • the capacitance of Cap-IC is set to 1 [ ⁇ F]
  • the total capacitance C is set to 2 [ ⁇ F]
  • This ⁇ -type filter The cutoff frequency fc that can be expected in the circuit is obtained from the following.
  • the parasitic inductance L is obtained from Expression (1) for obtaining the inductance of the print pattern. Is obtained as 0.00523 [ ⁇ H], and all three print patterns have the same shape, the parasitic inductance L generated at the three print patterns is 0.0157 [ ⁇ H].
  • the total of the parasitic inductance generated in the printed pattern 0.0157 [ ⁇ H] and the parasitic inductance generated in each Via is 0.063 [ ⁇ H]
  • FIG. 7 is a waveform screen of an oscilloscope in which the noise reduction effect is measured using the printed circuit board described above and a printed circuit board using Via.
  • the upper waveform is a voltage waveform of 12 V acquired by Via 310 in FIG. 4, the vertical axis is set to 1 [V / div], and Offset is set to 12 [V].
  • the lower waveform is a voltage waveform after noise reduction measured by the power supply IC 323 in FIG. 4, and the vertical axis is set to 100 [mV / div] and Offset is set to 12 [V].
  • high-frequency noise of 1 [MHz] or more was generated at 5.5 [V] at the time of input of the printed circuit board in the 12 V supply line of the printed circuit board. V].
  • a parasitic inductance is generated even if no coil is mounted, a ⁇ -type filter can be configured, and a server device with reduced noise can be provided.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Filters And Equalizers (AREA)

Abstract

パターンによって大きな寄生インダクタンスを得るためにパターンの長さを長くして寄生インダクタンス用パターンの領域を増やすと、回路パターンの配線領域や部品の搭載領域が減少するという問題があった。複数の配線層を有しスイッチング電源を搭載する多層プリント基板において、外部の電源に接続されるコネクタと前記スイッチング電源とを接続する電源経路に少なくとも３つの配線層に形成した少なくとも３つの幅広パターン及び前記少なくとも３つの幅広パターンを接続するビアを設け、前記コネクタ側の幅広パターンに第１のコンデンサを接続し、前記スイッチング電源側の幅広パターンに第２のコンデンサを接続し、前記少なくとも３つの幅広パターンと前記ビアとで発生する寄生インダクタンスと前記第１のコンデンサと前記第２のコンデンサとによりπ型フィルタを構成する。

Description

多層プリント基板
　本発明は、スイッチング電源を実装する多層プリント基板に関する。
　一般的なプリント基板は、表面に抵抗器、コンデンサ、コイルや集積回路などを実装し、各部品を銅箔など導通性のある部材で電気的に接続して電子回路を実現する。シンプルなプリント基板では表面だけに銅箔を持ち、表裏の両面だけに銅箔をもつ両面基板などがあるが、パソコンやサーバなどで使われるプリント基板は、限られた表面積で多機能な回路を実現するため、プリント基板の内側にも銅箔を持つ多層プリント基板が一般的である。
　これらプリント基板では、実装した部品のみで回路を実現することが一般的であるが、基板の銅箔を利用して等価的にヒューズやコイルやコンデンサを実現し、部品搭載を省くことがある。たとえば特開２００９－２０７３５０に記載されているように、基板の表面のパターンをスパイラル状にして長細くつくり、寄生インダクタンスおよび寄生キャパシタンスを発生させて、部品搭載を省くことがある。
特開２００９－２０７３５０
　特許文献１に示した従来技術を用いたプリント基板では、パターンで寄生インダクタンス成分、寄生キャパシタンス成分を同時に生みことを目的としている。ただし寄生インダクタンスはパターンの幅が小さいほど、且つパターンの長さが長いほど大きくなる一方、寄生キャパシタンスはパターンの幅を大きくして表面積を広くするほど大きくなるため、互いに相反する要求を同時に満足させる必要があった。
　パターンなどの導体は誘導成分を持っているため、パターンには寄生インダクタンスが発生する。この寄生インダクタンスは、プリントパターンの長さをＬｐ［ｍｍ］、幅をＷｐ［ｍｍ］、厚さ（高さ）をＨｐ［ｍｍ］とすると下記の式で表される。
　０．０００２Ｌｐ〔ｌｎ｛２Ｌｐ／（Ｗｐ＋Ｈｐ）｝＋０．２２３５｛（Ｗｐ＋Ｈｐ）／Ｌｐ｝＋０．５〕　[μＨ]
　一方、電気的に接続されていない２つの導体間が完全に遮蔽されていない場合、容量成分である寄生キャパシタンスが発生する。この寄生キャパシタンスの静電容量は、パターン間の比誘電率をεｒ、プリントパターンの面積をＡ［ｃｍ２］、パターン間の距離をｄ［ｃｍ］とすると下記の式で表される。
　　０．００８８５×εｒ×Ａ／ｄ　［ｐＦ］
　これはパターンの面積Ａが大きく、パターン間の距離ｄが短いほど寄生キャパシタンスが増加することを示している。
　したがって、表面層を使ったスパイラル構造では寄生キャパシタンスを増加させるためプリントパターンの幅Ｗｐを広げると、寄生インダクタンスＬが減少することになる。
　即ち、従来技術のスパイラル状のパターンで大きな寄生インダクタンスを得ることは困難であった。又、大きな寄生インダクタンスを得るためにパターンの長さを長くして寄生インダクタンス用パターンの配線領域を増やすと、回路パターンの配線領域や部品の搭載領域が減少するという問題があった。
　複数の配線層を有しスイッチング電源を搭載する多層プリント基板において、外部の電源に接続されるコネクタと前記スイッチング電源とを接続する電源経路に少なくとも３つの配線層に形成した少なくとも３つの幅広パターン及び前記少なくとも３つの幅広パターンを接続するビアを設け、前記コネクタ側の幅広パターンに第１のコンデンサを接続し、前記スイッチング電源側の幅広パターンに第２のコンデンサを接続し、前記少なくとも３つの幅広パターンと前記ビアとで発生する寄生インダクタンスと前記第１のコンデンサと前記第２のコンデンサとによりπ型フィルタを構成する。
　本発明のプリント基板を使用することにより、コイルを省いたπ型フィルタが実現できるため、コストの低減や実装面積を低減したプリント基板を提供できる。
本発明の多層プリント基板を搭載するサーバ装置の全体構成図である。 本発明の多層プリント基板に係るＣＰＵ基板の回路図である。 図２のＣＰＵ基板回路の等価回路を示した図である。 本発明の多層プリント基板を上から見た図である。 本発明の多層プリント基板の斜視図である。 本発明の多層プリント基板の断面図である。 本発明の多層プリント基板のノイズ低減を示した波形である。
　本発明の多層プリント基板の実施例を、図面を用いて詳細に説明する。
　図１は、本発明の多層プリント基板を搭載するサーバ装置の全体構成図である。
　ＡＣ／ＤＣ電源１０８は、外部から供給される２００Ｖなどの電圧を１２Ｖに変換する装置で、コネクタ１０７で接続されるバックプレーンボード１０１を介してメイン基板１０２に供給される。ＣＰＵ基板１０２に搭載されるＣＰＵ１０６は、ＡＣ／ＤＣ電源１０８とＣＰＵ基板１０２に搭載されるスイッチング電源１０５を経由して接続されており、スイッチング電源１０５はＡＣ／ＤＣ電源１０８から供給される１２Ｖを受けてＣＰＵ１０６が必要とする０．９Ｖに変換する。コネクタ１０７とスイッチング電源１０５の間には、スイッチング電源１０５が発するノイズを低減する目的でセラミックコンデンサが配置されており、コネクタ１０７に近いセラミックコンデンサはＦｉｌｔｅｒ用Ｃａｐａｃｉｔｏｒ、スイッチング電源１０５に近いセラミックコンデンサは電源ＩＣ側Ｃａｐａｃｉｔｏｒと呼び、以下、それぞれＣａｐ－Ｆｉｌｔｅｒ、Ｃａｐ－ＩＣと呼称する。
　Ｃａｐ－Ｆｉｌｔｅｒ１０３、Ｃａｐ－ＩＣ１０４、１０９はコネクタ１０７とスイッチング電源１０５の間に接続され、Ｃａｐ－Ｆｉｌｔｅｒ１０３はＣＰＵ基板１０２の裏面層、Ｃａｐ－ＩＣ１０４はＣＰＵ基板１０２の表面層、Ｃａｐ－ＩＣ１０９はＣＰＵ基板１０２の裏面層に配置される。またコネクタ１０７とスイッチング電源１０５の間で発生しているノイズを低減する目的でコネクタ１０７とスイッチング電源１０５の間にアルミ電解コンデンサ１１０、１１１、セラミックコンデンサ１１２が配置される。
　図２は、本発明の多層プリント基板に係るＣＰＵ基板１０２の回路図である。スイッチング電源１０５の入力端子（＋）２０９には、導体部２０５、Ｃａｐ－ＩＣ１０４，１０９が接続される。スイッチング電源１０５の入力端子（－）２１０には、アルミ電解コンデンサ１１０、１１１、セラミックコンデンサ１１２、Ｃａｐ－Ｆｉｌｔｅｒ１０３、Ｃａｐ－ＩＣ１０４，１０９、コネクタ１０７が接続される。導体部２０５は、アルミ電解コンデンサ１１０、１１１、セラミックコンデンサ１１２、Ｃａｐ－Ｆｉｌｔｅｒ１０３、Ｃａｐ－ＩＣ１０４，１０９、コネクタ２１３が接続される。スイッチング電源１０５の出力端子（＋）２１１、スイッチング電源１０５の出力端子（－）２１２にはＣＰＵ１０６が接続される（図示略）。
　導体部２０５は、プリントパターンとＶｉａとから成り、寄生インダクタンスを発生させる個所である。詳細は後述する。
　図３は、図２のＣＰＵ基板回路の等価回路を示した図である。寄生インダクタンス２１４は、図２の導体部２０５で発生する寄生インダクタンスである。アルミ電解コンデンサ１１０、１１１、セラミックコンデンサ１１２はコネクタ１０７からスイッチング電源１０５の間で発生するノイズを除去するためのバイパスコンデンサである。またＣａｐ－Ｆｉｌｔｅｒ１０３、寄生インダクタンス２１４、Ｃａｐ－ＩＣ１０４，１０９は、スイッチング電源１０５が発するノイズを除去するためのπ型フィルタを構成する。
　図４は、本発明の多層プリント基板３００の各層を上から見た図である。表面層３０１に幅広パターン３０５が形成される。内層配線層３０２に幅広パターン３０６が形成される。１２Ｖ電源層３０３に内層電源ベタパターン３０７が形成される。裏面層３０４に幅広パターン３０８、３０９が形成される。
　図５は、本発明の多層プリント基板３００の斜視図であり、図６は、多層プリント基板３００の断面図である。表面層３０１の幅広パターン３０５は、Ｃａｐ－ＩＣ１０４とスイッチング電源１０５とＶｉａ３１７、３１８、３１９と接続され、Ｖｉａ３１７、３１８、３１９で内層配線層３０２の幅広パターン３０６と裏面層３０４の幅広パターン３０８に接続される。内層配線層３０２の幅広パターン３０６は、Ｖｉａ３１４、３１５、３１６、３１７、３１８、３１９と接続され、Ｖｉａ３１４、３１５、３１６で裏面層３０４の幅広パターン３０９に接続される。１２Ｖ電源層３０３の内層電源ベタパターン３０７は、Ｖｉａ３１０、３１１、３１２、３１３と接続され、Ｖｉａ３１０でコネクタ３２４と、Ｖｉａ３１１，３１２，３１３で裏面層３０４の幅広パターン３０９と接続される。裏面層３０４の幅広パターン３０８は、Ｃａｐ－ＩＣ１０９とＶｉａ３１７、３１８、３１９と接続され、Ｖｉａ３１７、３１８、３１９で表面層３０１の幅広パターン３０５と、内層配線層３０２の幅広パターン３０６に接続される。裏面層３０４の幅広パターン３０９は、Ｃａｐ－Ｆｉｌｔｅｒ１０３と、Ｖｉａ３１１、３１２、３１３、３１４、３１５，３１６と接続され、Ｖｉａ３１１、３１２、３１３で１２Ｖ電源層３０３の内層電源ベタパターン３０７と、Ｖｉａ３１４、３１５、３１６で内層配線層３０２の幅広パターン３０６と接続される。
　次に図１に示すＡＣ／ＤＣ電源１０８からスイッチング電源１０５に電圧が供給されるときのノイズの低減について説明する。
　サーバ装置では、ＡＣ／ＤＣ電源１０８から供給される電圧はコネクタ１０７を経由してスイッチング電源１０５に到達し、スイッチング電源１０５からＣＰＵ１０６に到達する回路を有し、コネクタ１０７とスイッチング電源１０５の間には図３に示す等価回路を具備する。
　アルミ電解コンデンサ１１０、１１１、セラミックコンデンサ１１２はコネクタ１０７からスイッチング電源１０５の間でスイッチング電源１０５以外が発するノイズを除去する目的で付けられたバイパスコンデンサで、一般的にノイズの周波数やノイズ電圧に応じてアルミ電解コンデンサやセラミックコンデンサの容量が決定する。
　Ｃａｐ－Ｆｉｌｔｅｒ１０３、寄生インダクタンス２１４、Ｃａｐ－ＩＣ１０４，１０９は、スイッチング電源１０５が発するノイズを除去するためのπ型フィルタで、ノイズの周波数やノイズ電圧に応じて容量が決定する。
　π型フィルタを構成する寄生インダクタンスは、図５に示す多層プリント基板３００の裏面層３０４の幅広パターン３０９、内層配線層３０２の幅広パターン３０６、表面層３０１の幅広パターン３０５、Ｖｉａ３１１、３１２、３１３のうち裏面層３０４の幅広パターン３０９と１２Ｖ電源層の内層電源ベタパターン３０７の間、Ｖｉａ３１４、３１５、３１６のうち内層配線層３０２の幅広パターン３０６と裏面層３０４の幅広パターン３０９の間、Ｖｉａ３１７、３１８、３１９のうち内層配線層３０２の幅広パターン３０６と表面層３０１の幅広パターン３０５の間で発生する。幅広パターンで発生する寄生インダクタンスは、プリントパターンの長さをＬｐ［ｍｍ］、幅をＷｐ［ｍｍ］、厚さ（高さ）をＨｐ［ｍｍ］とすると下記の式（１）で表される。
　０．０００２Ｌｐ〔ｌｎ｛２Ｌｐ／（Ｗｐ＋Ｈｐ）｝＋０．２２３５｛（Ｗｐ＋Ｈｐ）／Ｌｐ｝＋０．５〕　[μＨ]　‥‥‥‥‥‥（１）
　また、Ｖｉａで発生する寄生インダクタンスはＶｉａの高さをＨ［ｍｍ］、直径をｄ［ｍｍ］とすると下記の式（２）で表される。
　２Ｈ（ｌｎ（４Ｈ／ｄ）＋１）　[ｎＨ]　‥‥‥‥‥‥（２）
　寄生インダクタンス２１４を挟んで、コネクタ側にＣａｐ－Ｆｉｌｔｅｒ１０３、スイッチング電源１０５側にＣａｐ－ＩＣ１０４，１０９を接続することでノイズを除去するπ型フィルタ回路を構成し、スイッチング電源１０５が発するノイズを低減する。
　ここでカットオフ周波数１［ＭＨｚ］のπ型フィルタ回路を例にして述べる。コンデンサ容量ＣのうちＣａｐ－Ｆｉｌｔｅｒの合計静電容量を１［μＦ］、Ｃａｐ－ＩＣの静電容量を１［μＦ］で合計静電容量Ｃを２［μＦ］と設定すると、このπ型フィルタ回路で期待できるカットオフ周波数ｆｃは下記から求まる。
　　ｆｃ＝１／（２π√（Ｌ×Ｃ））
　したがって、この式からｆｃ＝１［ＭＨｚ］、Ｃ＝２［μＦ］で期待される寄生インダクタンスＬは０．０８０［μＨ］と求まるため、π型フィルタ回路を構成するにあたりＶｉａおよびプリントパターンで期待する寄生インダクタンスＬは０．０８０［μＨ］である。
　長さＬｐ＝１５［ｍｍ］、幅Ｗｐ＝１０［ｍｍ］、厚さ（高さ）Ｈｐ＝０．０３５［ｍｍ］のプリントパターンでは、プリントパターンのインダクタンスを求める式（１）より寄生インダクタンスＬが０．００５２３［μＨ］と求まり、３箇所のプリントパターンのすべてが同じ形状のプリントパターンとすると、プリントパターン３箇所で発生する寄生インダクタンスＬは０．０１５７［μＨ］である。
　またＶｉａで発生する寄生インダクタンスは、多層プリント基板３００の１２Ｖ電源層３０３の内層電源ベタパターン３０７と裏面層３０４の幅広パターン３０９の間のＶｉａ３１１、３１２、３１３で発生する寄生インダクタンスＬ１は、Ｈ＝１．２［ｍｍ］、ｄ＝０．５［ｍｍ］、本数を３本とするとＬ＝０．０１９［μＨ］と求まる。次に裏面層３０４の幅広パターン３０９と内層配線層３０２の幅広パターン３０６を接続するＶｉａ３１４、３１５、３１６で発生する寄生インダクタンスＬ２は、Ｈ＝２．２［ｍｍ］、ｄ＝０．５［ｍｍ］、本数を３本とするとＬ＝０．０４０［μＨ］と求まる。次に内層配線層３０２の幅広パターン３０６と表面層３０１の幅広パターン３０５を接続するＶｉａ３１７、３１８、３１９で発生する寄生インダクタンスＬ３は、Ｈ＝０．３［ｍｍ］、ｄ＝０．５［ｍｍ］、本数を３本とするとＬ＝０．００４６［μＨ］と求まる。したがって、Ｌ１、Ｌ２、Ｌ３で発生する寄生インダクタンスの合計は０．０６３［μＨ］である。
　したがって、プリントパターンで発生する寄生インダクタンス０．０１５７［μＨ］と、各Ｖｉａで発生する寄生インダクタンスの合計は０．０６３［μＨ］で、プリントパターンと各Ｖｉａで発生する寄生インダクタンスの合計はＬ＝０．０７９［μＨ］である。
　図７は、上記で述べたプリントパターンとＶｉａを用いたプリント基板でノイズ低減効果を測定したオシロスコープの波形画面である。ここで、上側の波形は図４のＶｉａ３１０で取得した１２Ｖの電圧波形であり、縦軸は１［Ｖ／ｄｉｖ］、Ｏｆｆｓｅｔが１２［Ｖ］に設定してある。下側の波形は図４の電源ＩＣ３２３で測定したノイズ低減後の電圧波形であり、縦軸は１００［ｍＶ／ｄｉｖ］、Ｏｆｆｓｅｔが１２［Ｖ］に設定してある。図７のとおり、プリント基板の１２Ｖ供給ラインにおいて、１［ＭＨｚ］以上の高周波ノイズがプリント基板の入力時点では５．５［Ｖ］発生していたが、スイッチング電源の入力端子では０．３８［Ｖ］に減衰している。
　上記で説明したように、この発明を用いればコイルを搭載しなくても寄生インダクタンスが発生してπ型フィルタを構成することができ、ノイズを低減したサーバ装置を提供することが出来る。
１０１：バックプレーンボード
１０２：ＣＰＵ基板
１０３：Ｃａｐ－Ｆｉｌｔｅｒ
１０４：Ｃａｐ－ＩＣ
１０５：スイッチング電源
１０６：ＣＰＵ
１０７：コネクタ
１０８：ＡＣ／ＤＣ電源
１０９：Ｃａｐ－ＩＣ
１１０、１１１：アルミ電解コンデンサ
１１２：セラミックコンデンサ
２０５：導体部
２１４：寄生インダクタンス
３００：多層プリント基板
３０１：表面層
３０２：内層配線層
３０３：１２Ｖ電源層
３０４：裏面層
３０５：表面層の幅広パターン
３０６：内層配線層の幅広パターン
３０７：１２Ｖ電源層の内層電源ベタパターン
３０８、３０９：裏面層の幅広パターン
３１０、３１１、３１２、３１３、３１４、３１５、３１６、３１７、３１８、３１９：Ｖｉａ

Claims (8)

  1. 　複数の配線層を有しスイッチング電源を搭載する多層プリント基板において、外部の電源に接続されるコネクタと前記スイッチング電源とを接続する電源経路に少なくとも３つの配線層に形成した少なくとも３つの幅広パターン及び前記少なくとも３つの幅広パターンを接続するビアを設け、前記コネクタ側の幅広パターンに第１のコンデンサを接続し、前記スイッチング電源側の幅広パターンに第２のコンデンサを接続し、前記少なくとも３つの幅広パターンと前記ビアとで発生する寄生インダクタンスと前記第１のコンデンサと前記第２のコンデンサとによりπ型フィルタを構成することを特徴とする多層プリント基板。
  2. 　前記ビアは複数本から成ることを特徴とする請求項１記載の多層プリント基板。
  3. 　表面層に形成した幅広パターンと内層配線層に形成した幅広パターンとを接続する第１のビア及び前記内層配線層に形成した幅広パターンと裏面層に形成した幅広パターンとを接続する第２のビアとを設けたことを特徴とする請求項１記載の多層プリント基板。
  4. 　前記第１のビアと前記第２のビアは各々複数本から成ることを特徴とする請求項３記載の多層プリント基板。
  5. 　前記表面層に形成した幅広パターンに前記スイッチング電源と前記第２のコンデンサを接続し、前記裏面層に形成した幅広パターンに前記第１のコンデンサを接続することを特徴とする請求項３記載の多層プリント基板。
  6. 　前記裏面層に形成した幅広パターンと内層電源層のベタパターンとを接続する第３のビアを設けたことを特徴とする請求項２記載の多層プリント基板。
  7. 　前記第３のビアは複数本から成ることを特徴とする請求項６記載の多層プリント基板。
  8. 　請求項１乃至請求項７のいずれか１項に記載の多層プリント基板を搭載することを特徴とするサーバ装置。
PCT/JP2014/061118 2014-04-21 2014-04-21 多層プリント基板 WO2015162656A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2016514557A JP6267326B2 (ja) 2014-04-21 2014-04-21 多層プリント基板
PCT/JP2014/061118 WO2015162656A1 (ja) 2014-04-21 2014-04-21 多層プリント基板
US15/126,292 US9967969B2 (en) 2014-04-21 2014-04-21 Multilayer printed circuit board with switching power supply capacitors, broad patterns, and TT-type filter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2014/061118 WO2015162656A1 (ja) 2014-04-21 2014-04-21 多層プリント基板

Publications (1)

Publication Number Publication Date
WO2015162656A1 true WO2015162656A1 (ja) 2015-10-29

Family

ID=54331854

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2014/061118 WO2015162656A1 (ja) 2014-04-21 2014-04-21 多層プリント基板

Country Status (3)

Country Link
US (1) US9967969B2 (ja)
JP (1) JP6267326B2 (ja)
WO (1) WO2015162656A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107681873A (zh) * 2017-11-17 2018-02-09 西安许继电力电子技术有限公司 一种直流侧带电感的稳压滤波电路
JP2019057946A (ja) * 2017-02-10 2019-04-11 パナソニックＩｐマネジメント株式会社 多層基板のフィルタ

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015162656A1 (ja) * 2014-04-21 2015-10-29 株式会社日立製作所 多層プリント基板
CN107318215A (zh) * 2016-04-26 2017-11-03 鸿富锦精密电子(天津)有限公司 印刷电路板及应用该印刷电路板的电子装置
US10251270B2 (en) * 2016-09-15 2019-04-02 Innovium, Inc. Dual-drill printed circuit board via
CN108901126B (zh) * 2018-08-23 2019-09-13 新华三信息技术有限公司 印制电路板、电子设备及印制电路板的生产工艺
CN110602866B (zh) * 2019-08-01 2021-03-09 苏州浪潮智能科技有限公司 一种减少远端参考电源噪声影响信号质量的方法和系统
US11520391B1 (en) * 2021-05-14 2022-12-06 AA Power Inc. Power supply for a mining machine
JP2023042197A (ja) * 2021-09-14 2023-03-27 Tdk株式会社 積層型電子部品

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001160727A (ja) * 1999-12-01 2001-06-12 Nec Niigata Ltd 回路基板
JP2013030528A (ja) * 2011-07-27 2013-02-07 Cmk Corp 形成キャパシタ内蔵型多層プリント配線板
JP2013140952A (ja) * 2011-12-08 2013-07-18 Canon Inc プリント回路板及びプリント配線板

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB8714755D0 (en) * 1987-06-24 1987-07-29 Gen Electric Filter
US4916380A (en) * 1989-02-27 1990-04-10 Honeywell Inc. Regulated switching power supply with complex output filter
JPH07273502A (ja) * 1994-03-29 1995-10-20 Murata Mfg Co Ltd ローパスフィルタ
US6650525B2 (en) * 1997-04-08 2003-11-18 X2Y Attenuators, Llc Component carrier
US7110227B2 (en) * 1997-04-08 2006-09-19 X2Y Attenuators, Llc Universial energy conditioning interposer with circuit architecture
US20030161086A1 (en) * 2000-07-18 2003-08-28 X2Y Attenuators, Llc Paired multi-layered dielectric independent passive component architecture resulting in differential and common mode filtering with surge protection in one integrated package
US5909350A (en) * 1997-04-08 1999-06-01 X2Y Attenuators, L.L.C. Paired multi-layered dielectric independent passive component architecture resulting in differential and common mode filtering with surge protection in one integrated package
US7301748B2 (en) * 1997-04-08 2007-11-27 Anthony Anthony A Universal energy conditioning interposer with circuit architecture
US6018448A (en) * 1997-04-08 2000-01-25 X2Y Attenuators, L.L.C. Paired multi-layered dielectric independent passive component architecture resulting in differential and common mode filtering with surge protection in one integrated package
US6212086B1 (en) * 1998-05-22 2001-04-03 Intel Corporation Packaging of a DC-to-DC converter
JP3232562B2 (ja) * 1999-10-22 2001-11-26 日本電気株式会社 電磁干渉抑制部品および電磁干渉抑制回路
JP2001251061A (ja) * 2000-03-02 2001-09-14 Sony Corp 多層型プリント配線基板
JP2002252297A (ja) * 2001-02-23 2002-09-06 Hitachi Ltd 多層回路基板を用いた電子回路装置
DE10228328A1 (de) * 2002-06-25 2004-01-22 Epcos Ag Elektronisches Bauelement mit einem Mehrlagensubstrat und Herstellungsverfahren
US6909052B1 (en) * 2002-08-23 2005-06-21 Emc Corporation Techniques for making a circuit board with improved impedance characteristics
US6936999B2 (en) * 2003-03-14 2005-08-30 Power-One Limited System and method for controlling output-timing parameters of power converters
JP2007515794A (ja) * 2003-12-22 2007-06-14 エックストゥーワイ アテニュエイターズ，エルエルシー 内部で遮蔽されたエネルギー調節器
US7237218B2 (en) * 2004-08-26 2007-06-26 Lsi Corporation Optimizing dynamic power characteristics of an integrated circuit chip
JP4273098B2 (ja) * 2004-09-07 2009-06-03 キヤノン株式会社 多層プリント回路板
US7492570B2 (en) * 2005-04-13 2009-02-17 Kabushiki Kaisha Toshiba Systems and methods for reducing simultaneous switching noise in an integrated circuit
AU2005332852A1 (en) * 2005-06-13 2006-12-21 Daikin Industries, Ltd. Semiconductor circuit board and semiconductor circuit
JP4047351B2 (ja) * 2005-12-12 2008-02-13 キヤノン株式会社 多層プリント回路板
WO2008054324A1 (en) * 2006-11-01 2008-05-08 Agency For Science, Technology And Research Double-stacked ebg structure
JP4998550B2 (ja) * 2007-03-02 2012-08-15 株式会社村田製作所 周波数可変帯域除去フィルタ
JP5354949B2 (ja) * 2007-06-19 2013-11-27 キヤノン株式会社 プリント回路板
CN101562433B (zh) * 2008-02-29 2012-06-20 财团法人工业技术研究院 具有滤波器结构的电容器装置
JP2009207350A (ja) 2009-06-04 2009-09-10 Fuji Electric Device Technology Co Ltd プリント基板
CN101932192A (zh) * 2009-06-18 2010-12-29 鸿富锦精密工业（深圳）有限公司 印刷电路板
KR101023541B1 (ko) * 2009-09-22 2011-03-21 삼성전기주식회사 Ｅｍｉ 노이즈 저감 인쇄회로기판
US9226386B2 (en) * 2012-07-13 2015-12-29 Stmicroelectronics S.R.L. Printed circuit board with reduced emission of electro-magnetic radiation
WO2015162656A1 (ja) * 2014-04-21 2015-10-29 株式会社日立製作所 多層プリント基板
US9894751B2 (en) * 2014-11-20 2018-02-13 Canon Kabushiki Kaisha Printed circuit board

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001160727A (ja) * 1999-12-01 2001-06-12 Nec Niigata Ltd 回路基板
JP2013030528A (ja) * 2011-07-27 2013-02-07 Cmk Corp 形成キャパシタ内蔵型多層プリント配線板
JP2013140952A (ja) * 2011-12-08 2013-07-18 Canon Inc プリント回路板及びプリント配線板

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019057946A (ja) * 2017-02-10 2019-04-11 パナソニックＩｐマネジメント株式会社 多層基板のフィルタ
US11252813B2 (en) 2017-02-10 2022-02-15 Panasonic Intellectual Property Management Co., Ltd. Multilayer circuit board filter
CN107681873A (zh) * 2017-11-17 2018-02-09 西安许继电力电子技术有限公司 一种直流侧带电感的稳压滤波电路

Also Published As

Publication number Publication date
US20170086289A1 (en) 2017-03-23
US9967969B2 (en) 2018-05-08
JP6267326B2 (ja) 2018-01-24
JPWO2015162656A1 (ja) 2017-04-13

Similar Documents

Publication Publication Date Title
JP6267326B2 (ja) 多層プリント基板
US8107254B2 (en) Integrating capacitors into vias of printed circuit boards
JP4815508B2 (ja) 積層コンデンサ、該積層コンデンサを内蔵した配線基板、デカップリング回路及び高周波回路
KR102064013B1 (ko) 복합 전자부품 및 그 실장 기판
EP2466999A1 (en) Printed circuit board
JP2001185442A (ja) 積層コンデンサ、デカップリングコンデンサの接続構造および配線基板
JP2008258619A (ja) ラミネートキャパシタの配線構造
JP2004235556A (ja) 積層コンデンサ、配線基板、デカップリング回路および高周波回路
JP2022174322A (ja) 積層セラミック電子部品及びその実装基板
US9345126B2 (en) Semiconductor package and printed circuit board
TWI536735B (zh) 平衡濾波器
JP7318815B2 (ja) フィルタ回路および、これを含む電源装置
JP5679046B2 (ja) デカップリング方法と給電線路設計装置並びに回路基板
JP4438864B2 (ja) 基板及びこれを備えた電子装置
US10284164B2 (en) Circuit substrate, filter circuit, and capacitance element
JP5741416B2 (ja) 電子部品の実装構造
WO2016092833A1 (ja) 電子回路、及び、電子回路の実装方法
JP5882001B2 (ja) プリント配線板
JP3782577B2 (ja) 多層プリント配線板及び該配線板を備えた電子機器
JP4453911B2 (ja) 積層コンデンサ、デカップリングコンデンサの接続構造および配線基板
JP6520685B2 (ja) ノイズフィルタ
US7626828B1 (en) Providing a resistive element between reference plane layers in a circuit board
JP2019021846A (ja) 回路ユニット及び電子機器
JP2005310895A (ja) 多層配線板
KR102029481B1 (ko) 복합 전자부품 및 그 실장 기판

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 14889787

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2016514557

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 15126292

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 14889787

Country of ref document: EP

Kind code of ref document: A1