WO2013038752A1 - インダクタ素子およびその製造方法 - Google Patents
インダクタ素子およびその製造方法 Download PDFInfo
- Publication number
- WO2013038752A1 WO2013038752A1 PCT/JP2012/062901 JP2012062901W WO2013038752A1 WO 2013038752 A1 WO2013038752 A1 WO 2013038752A1 JP 2012062901 W JP2012062901 W JP 2012062901W WO 2013038752 A1 WO2013038752 A1 WO 2013038752A1
- Authority
- WO
- WIPO (PCT)
- Prior art keywords
- ferrite layer
- ceramic green
- green sheet
- inductor element
- thermal expansion
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 8
- 239000004020 conductor Substances 0.000 claims abstract description 43
- 238000010304 firing Methods 0.000 claims abstract description 12
- 229910052709 silver Inorganic materials 0.000 claims abstract description 8
- 239000004332 silver Substances 0.000 claims abstract description 8
- 239000000919 ceramic Substances 0.000 claims description 50
- 239000000463 material Substances 0.000 claims description 11
- 238000000034 method Methods 0.000 claims description 7
- 239000000696 magnetic material Substances 0.000 claims description 6
- 239000011347 resin Substances 0.000 claims description 3
- 229920005989 resin Polymers 0.000 claims description 3
- 229910000859 α-Fe Inorganic materials 0.000 abstract description 68
- 239000010410 layer Substances 0.000 abstract description 67
- 239000011229 interlayer Substances 0.000 abstract description 6
- 230000006835 compression Effects 0.000 abstract description 2
- 238000007906 compression Methods 0.000 abstract description 2
- 238000007747 plating Methods 0.000 description 7
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 6
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 4
- 238000001816 cooling Methods 0.000 description 4
- 238000003475 lamination Methods 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 229910052742 iron Inorganic materials 0.000 description 2
- 229910052725 zinc Inorganic materials 0.000 description 2
- 239000011701 zinc Substances 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 230000008602 contraction Effects 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F17/00—Fixed inductances of the signal type
- H01F17/0006—Printed inductances
- H01F17/0033—Printed inductances with the coil helically wound around a magnetic core
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
- H01F41/02—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
- H01F41/04—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets for manufacturing coils
- H01F41/041—Printed circuit coils
- H01F41/046—Printed circuit coils structurally combined with ferromagnetic material
Definitions
- the present invention relates to an inductor element formed by laminating a plurality of ceramic green sheets by forming a conductor pattern, and a method for manufacturing the same.
- Patent Document 1 an inductor element in which a conductor pattern is printed and laminated on a ceramic green sheet made of a magnetic material is known (see, for example, Patent Document 1).
- Patent Document 1 it is necessary to perform plating within a very narrow gap on the side surface of the punch hole in the state of the mother laminated body, and it is difficult to plate (for example, electrodes are connected to each other). There are challenges.
- an open magnetic circuit is required because it becomes a closed magnetic circuit (for example, an inductor element is used as an antenna coil). In the case of use), there arises a problem that the propagation distance of the electromagnetic wave is shortened.
- an object of the present invention is to provide an inductor element capable of realizing an open magnetic circuit while performing interlayer connection by via holes, and a manufacturing method thereof.
- a first ceramic green sheet made of a material having a relatively high thermal expansion coefficient is sandwiched between a plurality of second ceramic green sheets made of a material having a relatively low thermal expansion coefficient.
- a ceramic laminate, a first conductor pattern formed on one second ceramic green sheet sandwiching the first ceramic green sheet, and a second conductor sandwiching the first ceramic green sheet A second conductor pattern formed on the second ceramic green sheet, and a via hole for electrical connection between the first conductor pattern and the second conductor pattern.
- the inductor element of the present invention is characterized in that a crack exists in the first ceramic green sheet between the via hole and the end of the ceramic laminate.
- Such a crack is caused by a stress generated by a difference in thermal expansion coefficients of the first ceramic green sheet, the second ceramic green sheet, and the via-hole conductor in the process of integrally firing the ceramic laminate and the coil conductor. That is, a material having a high coefficient of thermal expansion is sandwiched between materials having a low coefficient of thermal expansion, thereby generating a crack due to a compressive stress due to a shrinkage difference during firing and cooling. Since the via hole conductor has the highest thermal expansion coefficient and is most likely to crack around the via hole, if the via hole conductor is formed at a position close to the end face, the crack is connected to the end face. Then, when the first ceramic green sheet contains a magnetic material, the end face side of the magnetic material can be magnetically invalidated by this crack, and a substantially open magnetic path can be obtained. Therefore, an open magnetic circuit can be realized while performing interlayer connection by via holes.
- the difference between the thermal expansion coefficient of the first ceramic green sheet and the thermal expansion coefficient of the second ceramic green sheet (made of a non-magnetic material) is within a predetermined range (for example, 1 to 2 ppm / ° C.).
- a predetermined range for example, 1 to 2 ppm / ° C.
- the via-hole conductor has an extremely high thermal expansion coefficient such as silver (for example, the difference from the thermal expansion coefficient of the second ceramic green sheet is 10 ppm / ° C. or more), cracks occur only around the via hole. It can be an open magnetic path.
- the inductor element can be impregnated with resin to prevent a decrease in strength due to cracks.
- an open magnetic circuit can be realized while performing interlayer connection by via holes.
- FIG. 3 is an exploded perspective view schematically showing an inductor element. It is sectional drawing which represented the inductor element typically. 3 is a top view of a magnetic ferrite layer 13. FIG. It is sectional drawing which represented typically the inductor element which concerns on another example.
- FIG. 1 is an exploded perspective view schematically showing an inductor element according to an embodiment of the present invention.
- FIG. 2 is a cross-sectional view schematically showing the inductor element.
- the inductor element has a ceramic laminated body in which magnetic and non-magnetic ceramic green sheets are laminated.
- FIG. 1 shows the state of each ceramic green sheet before firing
- FIG. 2 shows the state of the ceramic laminate after lamination and firing.
- the upper side of the paper is the upper surface side of the multilayer inductor element
- the lower side of the paper is the lower surface side of the multilayer inductor element.
- the multilayer inductor element includes a nonmagnetic ferrite layer 11, a nonmagnetic ferrite layer 12, a magnetic ferrite layer 13, a nonmagnetic ferrite layer 14, and a nonmagnetic material in order from the upper surface side to the lower surface side of the outermost layer.
- a body ferrite layer 15 is disposed.
- the ceramic laminate includes a magnetic ferrite layer 13 (first ceramic green sheet in the present invention), a nonmagnetic ferrite layer 12 (one second ceramic green sheet in the present invention), and a nonmagnetic ferrite layer 14. (The other second ceramic green sheet in the present invention).
- a conductor pattern 31 (first conductor pattern in the present invention) made of a conductive paste is formed on a magnetic ferrite layer 13.
- a conductor pattern 32 (second conductor pattern in the present invention) made of a conductive paste is formed on the nonmagnetic ferrite layer 14.
- the conductor pattern 31 and the conductor pattern 32 are electrically connected in the stacking direction by the via hole 21.
- the via hole 21 is formed by opening a punch hole at a predetermined position for each ceramic green sheet and plating the surface after lamination.
- the wiring is formed in a spiral shape with the magnetic ferrite layer 13 interposed therebetween to form a coil conductor.
- the end portion of the coil conductor is exposed to the lowermost surface by a via hole 21 provided in the nonmagnetic ferrite layer 15.
- the inductor element functions as a coil antenna by mounting the end portion of the coil conductor exposed on the lowermost surface on the mounting substrate and supplying power to the coil conductor.
- the via hole 21 is formed at a position not exposed to the end face of the ceramic green sheet and as close to the end face as possible. However, the position is set such that it is not exposed to the end face even if process variations are taken into consideration.
- the conductor pattern 31 is formed on the upper surface of the magnetic ferrite layer 13, but may be formed on the lower surface of the nonmagnetic ferrite layer 12.
- the conductor pattern 32 may be formed not on the top surface of the nonmagnetic ferrite layer 14 but on the top surface of the magnetic ferrite layer 13.
- a conductor pattern is formed on the upper surface of the nonmagnetic ferrite layer 12 and the lower surface of the nonmagnetic ferrite layer 14 and connected by via holes to form a parallel line, so that a direct current of the coil conductor is obtained.
- the resistance component may be lowered.
- the non-magnetic ferrite layer 11, the non-magnetic ferrite layer 12, the non-magnetic ferrite layer 14, and the non-magnetic ferrite layer 15 in this embodiment have a lower thermal contraction rate than the magnetic ferrite layer 13. ing. Therefore, by sandwiching the magnetic ferrite layer 13 having a relatively high heat shrinkage rate between the nonmagnetic ferrite layer 12 and the nonmagnetic ferrite layer 14 having a relatively low heat shrinkage rate, the entire element is obtained by firing. The strength can be improved by compression.
- the inductor element according to the present embodiment includes the thermal expansion coefficients of the nonmagnetic ferrite layer 11, the nonmagnetic ferrite layer 12, the nonmagnetic ferrite layer 14, and the nonmagnetic ferrite layer 15, and the magnetic ferrite layer 13.
- the difference from the thermal expansion coefficient is within a predetermined range (for example, 1 to 2 ppm / ° C.), and the conductor (silver) of the via hole 21 has an extremely high thermal expansion coefficient (for example, 10 ppm / ° C. or more than the magnetic ferrite layer 13).
- this crack is caused by sandwiching the magnetic ferrite layer 13 which is a material having a high thermal expansion coefficient between the nonmagnetic ferrite layer 12 and the nonmagnetic ferrite layer 14 which are materials having a low thermal expansion coefficient. It is generated by the compressive stress due to the shrinkage difference at the time of firing and cooling.
- FIG. 3 is a top view of the magnetic ferrite layer 13.
- the conductor (silver) of the via hole 21 has the highest thermal expansion coefficient, cracks are most likely to occur around the via hole 21. Therefore, as shown in FIG. 3, if the via hole 21 is formed at a position close to the end face of the magnetic ferrite layer 13, a crack 51 that connects the via hole 21 and the end face of the magnetic ferrite layer 13 is generated.
- the end face side of the magnetic ferrite layer 13 can be made magnetically invalid, and a substantial open magnetic path can be obtained.
- the cooling rate is too slow, silver in the conductor pattern 31, the conductor pattern 32, and the via hole 21 may diffuse and plating may be abnormally deposited, so that a certain cooling rate is ensured (for example, ⁇ 7 ° C./min). And above).
- a ferrite containing iron, nickel, zinc, and copper is used as the magnetic ferrite layer
- a ferrite containing iron, zinc, and copper is used as the nonmagnetic ferrite layer.
- An example in which a silver material is used as the internal wiring including the conductor pattern 32 and the via hole 21 is shown.
- the difference in thermal expansion coefficient between the magnetic ferrite layer, the nonmagnetic ferrite layer, and the internal wiring is that the via hole 21 and the magnetic ferrite layer are different. It is set each time within a range where cracks 51 connecting the 13 end faces are generated.
- the difference in thermal expansion coefficient between the magnetic ferrite layer, the nonmagnetic ferrite layer, and the internal wiring is different from that of the via hole 21 and the magnetic ferrite. It is set each time within a range where a crack 51 connecting the end face of the layer 13 is generated.
- the inductor element can realize an open magnetic circuit while performing interlayer connection by via holes. Since the inductor element is an interlayer connection by via holes, there is no fear that the electrodes are connected at the time of plating, and the productivity is improved. Further, when the inductor element is used as an antenna coil, the propagation distance can be made longer than when the inductor element is a closed magnetic circuit.
- the inductor element is manufactured by the following process.
- an alloy (conductive paste) containing silver or the like is applied on a ceramic green sheet to be a magnetic ferrite layer or a nonmagnetic ferrite layer, and internal wiring such as the conductor pattern 31 and the conductor pattern 32 is formed. It is formed.
- the conductor pattern 31 and the conductor pattern 32 may be formed after a punch hole to be the via hole 21 is formed.
- each ceramic green sheet is laminated. That is, the nonmagnetic ferrite layer 11, the nonmagnetic ferrite layer 12, the magnetic ferrite layer 13, the nonmagnetic ferrite layer 14, and the nonmagnetic ferrite layer 15 are laminated in this order from the upper surface side, and provisional pressure bonding is performed. . Thereby, the mother laminated body before baking is formed.
- the plating process is performed, for example, by immersing the mother laminate in a plating solution and swinging it.
- mother laminate may be impregnated with resin after firing. In this case, strength reduction due to cracks can be prevented.
- the shape of the punch hole of the via hole 21 is not limited to a circular shape, and may be another shape such as a rectangle or a semicircle.
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Coils Or Transformers For Communication (AREA)
- Manufacturing Cores, Coils, And Magnets (AREA)
Abstract
ビアホールによる層間接続を行いながらも、開磁路を実現することができるインダクタ素子およびその製造方法を提供する。 熱膨張係数の高い磁性体フェライト層（１３）を熱膨張係数の低い非磁性体フェライト層（１２）および非磁性体フェライト層（１４）で挟みこむことで、焼成降温時の収縮差による圧縮応力で、ビアホール（２１）の周囲にクラック（５１）を生じさせる。ビアホール（２１）の導体（銀）が最も熱膨張係数が高いため、当該ビアホール（２１）の周囲に最もクラックが生じやすい。そのため、ビアホール（２１）を磁性体フェライト層（１３）の端面に近い位置に形成しておけば、ビアホール（２１）と磁性体フェライト層（１３）の端面とを接続するようなクラック（５１）が生じる。すると、このクラック（５１）により、磁性体フェライト層（１３）の端面側を磁気的に無効とすることができ、実質的な開磁路を得ることができる。
Description
この発明は、複数のセラミックグリーンシートに導体パターンを形成して積層してなるインダクタ素子およびその製造方法に関するものである。
従来、磁性体材料からなるセラミックグリーンシートに導体パターンを印刷し、積層してなるインダクタ素子が知られている（例えば特許文献１を参照）。
特許文献１に示したインダクタ素子では、セラミックグリーンシートの積層前にパンチ孔を開けておき、積層後にパンチ孔の側面にメッキ電極を形成することで、積層体の天面と底面を電気的に接続する側面電極を形成する手法が採用されている。
しかし、特許文献１の製造方法では、マザー積層体の状態でパンチ孔の側面において、非常に狭いギャップ内でメッキを行う必要があり、メッキが難しい（例えば、電極どうしがつながってしまう等）という課題がある。
一方で、積層体の天面と底面をビアホールで電気的に接続することは容易であるが、閉磁路となってしまうため、開磁路が求められるものである（例えばインダクタ素子をアンテナコイルとして用いる）場合に、電磁波の伝搬距離が短くなるという課題が発生する。
そこで、この発明は、ビアホールによる層間接続を行いながらも、開磁路を実現することができるインダクタ素子およびその製造方法を提供することを目的とする。
本発明のインダクタ素子は、熱膨張係数が相対的に高い材料からなる第１のセラミックグリーンシートが、熱膨張係数が相対的に低い材料からなる複数の第２のセラミックグリーンシートによって挟持されてなるセラミック積層体と、前記第１のセラミックグリーンシートを挟持する、一方の第２のセラミックグリーンシート上に形成された第１の導体パターンと、前記第１のセラミックグリーンシートを挟持する、他方の第２のセラミックグリーンシート上に形成された第２の導体パターンと、前記第１の導体パターンと前記第２の導体パターンとの電気的接続を行うビアホールと、を備えている。
そして、本発明のインダクタ素子は、前記ビアホールと前記セラミック積層体の端部との間の、前記第１のセラミックグリーンシートに、クラックが存在することを特徴とする。
このようなクラックは、セラミック積層体とコイル導体を一体焼成する工程において、第１のセラミックグリーンシート、第２のセラミックグリーンシート、およびビアホール導体の熱膨張係数の差によって発生する応力により生じる。つまり、熱膨張係数の高い材料を熱膨張係数の低い材料で挟みこむことで、焼成降温時の収縮差による圧縮応力でクラックを生じさせる。ビアホール導体が最も熱膨張係数が高く、当該ビアホール周囲に最もクラックが生じやすいため、ビアホール導体を端面に近い位置に形成しておけば、当該クラックが端面につながる。すると、第１のセラミックグリーンシートが磁性体材料を含むものである場合、このクラックにより磁性体の端面側を磁気的に無効とすることができ、実質的な開磁路を得ることができる。よって、ビアホールによる層間接続を行いながらも、開磁路を実現することができる。
実際には、第１のセラミックグリーンシートの熱膨張係数と第２のセラミックグリーンシート（非磁性体からなるもの）の熱膨張係数との差が、所定範囲内（例えば１～２ｐｐｍ／℃）であり、ビアホール導体が銀等の極端に熱膨張係数が高いものである（例えば第２のセラミックグリーンシートの熱膨張係数との差が１０ｐｐｍ／℃以上である）場合、ビアホール周囲にのみクラックが生じ、開磁路とすることができる。
なお、インダクタ素子に樹脂を含浸させて、クラックによる強度低下を防ぐこともできる。
この発明によれば、ビアホールによる層間接続を行いながらも、開磁路を実現することができる。
図１は、本発明の実施形態に係るインダクタ素子を模式的に表した分解斜視図である。図２は、インダクタ素子を模式的に表した断面図である。インダクタ素子は、磁性体および非磁性体のセラミックグリーンシートが積層されてなるセラミック積層体を有する。
図１においては、焼成前の各セラミックグリーンシートの状態を示し、図２においては、積層、焼成後のセラミック積層体の状態を示す。また、図２の断面図は、紙面上側を積層型インダクタ素子の上面側とし、紙面下側を積層型インダクタ素子の下面側とする。
積層型インダクタ素子は、最外層のうち上面側から下面側に向かって順に、非磁性体フェライト層１１、非磁性体フェライト層１２、磁性体フェライト層１３、非磁性体フェライト層１４、および非磁性体フェライト層１５が配置されている。
すなわち、セラミック積層体は、磁性体フェライト層１３（本発明における第１のセラミックグリーンシート）を非磁性体フェライト層１２（本発明における一方の第２のセラミックグリーンシート）および非磁性体フェライト層１４（本発明における他方の第２のセラミックグリーンシート）で挟持されてなる。
セラミック積層体を構成する一部のセラミックグリーンシート上には、内部配線が形成されている。同図においては、磁性体フェライト層１３上に導電性ペーストからなる導体パターン３１（本発明における第１の導体パターン）が形成されている。また、非磁性体フェライト層１４上に導電性ペーストからなる導体パターン３２（本発明における第２の導体パターン）が形成されている。
導体パターン３１および導体パターン３２は、ビアホール２１により積層方向に電気的に接続される。ビアホール２１は、各セラミックグリーンシートについて、所定位置にパンチ孔を開け、積層後に表面にめっきを施すことによって形成される。これにより、磁性体フェライト層１３を挟んでらせん状に配線が施され、コイル導体を形成する。コイル導体の端部は、非磁性体フェライト層１５に設けられたビアホール２１により、最下面に露出する。この最下面に露出するコイル導体の端部を実装基板に実装し、コイル導体に給電することで、インダクタ素子は、コイルアンテナとして機能する。
ビアホール２１は、セラミックグリーンシートの端面に露出しない位置で、かつ、できるだけ端面に近い位置に形成されている。ただし、プロセスのばらつきを考慮しても端面に露出しない程度の位置とする。
なお、図１の例では、導体パターン３１は、磁性体フェライト層１３の上面に形成される例を示しているが、非磁性体フェライト層１２の下面に形成されていてもよい。また、導体パターン３２は、非磁性体フェライト層１４の上面ではなく、磁性体フェライト層１３の上面に形成されていてもよい。また、図４に示すように、非磁性体フェライト層１２の上面および非磁性体フェライト層１４の下面にも導体パターンを形成してビアホールで接続し、並列線路とすることで、コイル導体の直流抵抗成分を下げるようにしてもよい。
ここで、本実施形態における非磁性体フェライト層１１、非磁性体フェライト層１２、非磁性体フェライト層１４、および非磁性体フェライト層１５は、磁性体フェライト層１３よりも熱収縮率が低くなっている。そのため、相対的に熱収縮率の高い磁性体フェライト層１３を、相対的に熱収縮率の低い非磁性体フェライト層１２、および非磁性体フェライト層１４で挟みこむことで、焼成により素子全体を圧縮して強度を向上させることができる。
さらに、本実施形態におけるインダクタ素子は、非磁性体フェライト層１１、非磁性体フェライト層１２、非磁性体フェライト層１４、および非磁性体フェライト層１５の熱膨張係数と、磁性体フェライト層１３の熱膨張係数との差を所定範囲内（例えば１～２ｐｐｍ／℃）とし、ビアホール２１の導体（銀）は、極端に熱膨張係数を高くする（例えば磁性体フェライト層１３よりも１０ｐｐｍ／℃以上高い熱膨張係数を有する）ことで、図２に示すように、焼成時にビアホール２１の周囲にのみクラックを生じさせる。
このクラックは、上述のように、熱膨張係数の高い材料である磁性体フェライト層１３を、熱膨張係数の低い材料である非磁性体フェライト層１２および非磁性体フェライト層１４で挟みこむことで、焼成降温時の収縮差による圧縮応力で生じさせる。
図３は、磁性体フェライト層１３の上面図である。図３に示すように、ビアホール２１の導体（銀）が最も熱膨張係数が高いため、当該ビアホール２１の周囲に最もクラックが生じやすい。そのため、図３に示すように、ビアホール２１を磁性体フェライト層１３の端面に近い位置に形成しておけば、ビアホール２１と磁性体フェライト層１３の端面とを接続するようなクラック５１が生じる。
すると、このクラック５１により、磁性体フェライト層１３の端面側を磁気的に無効とすることができ、実質的な開磁路を得ることができる。
ただし、降温速度があまりにも遅い場合、導体パターン３１、導体パターン３２およびビアホール２１における銀が拡散し、メッキが異常析出する場合もあるため、ある程度の降温速度を確保する（例えば－７℃／ｍｉｎ以上とする）。
なお、本実施形態では、磁性体フェライト層として、鉄、ニッケル、亜鉛、および銅を含むフェライトを用い、非磁性体フェライト層として、鉄、亜鉛、および銅を含むフェライトを用い、導体パターン３１、導体パターン３２、およびビアホール２１を含む内部配線として銀材料を用いる例を示している。これらの材料を異なるものとした場合、あるいは配合比率を異なるものとした場合、磁性体フェライト層、非磁性体フェライト層、および内部配線の熱膨張係数の差は、上記ビアホール２１と磁性体フェライト層１３の端面とを接続するクラック５１が生じる範囲内に、都度設定する。また、磁性体フェライト層および非磁性体フェライト層の厚みを変更した場合にも、磁性体フェライト層、非磁性体フェライト層、および内部配線の熱膨張係数の差は、上記ビアホール２１と磁性体フェライト層１３の端面とを接続するクラック５１が生じる範囲内に、都度設定する。
以上の構造により、インダクタ素子は、ビアホールによる層間接続を行いながらも、開磁路を実現することができる。インダクタ素子は、ビアホールによる層間接続であるため、メッキ時に電極同士がつながってしまう恐れはなく、生産性が向上する。また、インダクタ素子をアンテナコイルとして用いた場合、閉磁路である場合よりも、伝搬距離を長くすることができる。
次に、インダクタ素子の製造工程について説明する。インダクタ素子は、以下の工程により製造される。
まず、磁性体フェライト層または非磁性体層フェライト層となるべきセラミックグリーンシート上に、それぞれ銀等が含まれる合金（導電性ペースト）が塗布され、導体パターン３１および導体パターン３２等の内部配線が形成される。
そして、各セラミックグリーンシートについて、ビアホール２１となる箇所にパンチ孔を開ける。なお、導体パターン３１および導体パターン３２の形成は、ビアホール２１となるパンチ孔を開けた後であってもよい。
次に、各セラミックグリーンシートが積層される。すなわち、上面側から順に、非磁性体フェライト層１１、非磁性体フェライト層１２、磁性体フェライト層１３、非磁性体フェライト層１４、および非磁性体フェライト層１５それぞれ積層され、仮圧着が行われる。これにより、焼成前のマザー積層体が形成される。
そして、マザー積層体のビアホール２１表面にめっきが施される。めっき処理は、例えばマザー積層体をめっき液に浸漬させ、揺動させることによって行われる。
最後に、焼成がなされる。これにより、焼成されたマザー積層体が得られる。この焼成時に、熱膨張係数の差によって磁性体フェライト層１３のうち、ビアホール２１の周囲にクラックが生じる。
なお、焼成後に、マザー積層体に樹脂を含浸させてもよい。この場合、クラックによる強度低下を防ぐことができる。
なお、ビアホール２１のパンチ孔の形状は、円形状に限らず、矩形や半円形等、他の形状であってもよい。
１１，１２，１４，１５…非磁性体フェライト層
１３…磁性体フェライト層
２１…ビアホール
３１，３２…導体パターン
５１…クラック
１３…磁性体フェライト層
２１…ビアホール
３１，３２…導体パターン
５１…クラック
Claims (6)
- 熱膨張係数が相対的に高い材料からなる第１のセラミックグリーンシートが、熱膨張係数が相対的に低い材料からなる複数の第２のセラミックグリーンシートによって挟持されてなるセラミック積層体と、
前記第１のセラミックグリーンシートを挟持する一方の第２のセラミックグリーンシートと、前記第１のセラミックグリーンシートと、の間に形成された第１の導体パターンと、
前記第１のセラミックグリーンシートを挟持する他方の第２のセラミックグリーンシートと、前記第１のセラミックグリーンシートと、の間に形成された第２の導体パターンと、
前記第１の導体パターンと前記第２の導体パターンとの電気的接続を行うビアホールと、
を備えたインダクタ素子であって、
前記ビアホールと前記セラミック積層体の端部との間の、前記第１のセラミックグリーンシートに、クラックが存在することを特徴とするインダクタ素子。 - 前記第１のセラミックグリーンシートが磁性体を含むことを特徴とする請求項１に記載のインダクタ素子。
- 前記第２のセラミックグリーンシートが非磁性体からなることを特徴とする請求項１または請求項２に記載のインダクタ素子。
- 前記第１の導体パターン、前記第２の導体パターン、および前記ビアホールは、銀を主成分とする導電性ペーストからなることを特徴とする請求項１ないし請求項３のいずれかに記載のインダクタ素子。
- 前記インダクタ素子は、樹脂が含浸されていることを特徴とする請求項１ないし請求項４のいずれかに記載のインダクタ素子。
- 請求項１ないし請求項５のいずれかに記載のインダクタ素子の製造方法であって、
前記セラミック積層体を焼成する工程において、前記第１のセラミックグリーンシート、前記第２のセラミックグリーンシート、および前記ビアホールの熱膨張係数の差によって、前記クラックを生じさせることを特徴とするインダクタ素子の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201290000793.1U CN203760245U (zh) | 2011-09-14 | 2012-05-21 | 电感元件 |
| JP2013533541A JP5720791B2 (ja) | 2011-09-14 | 2012-05-21 | インダクタ素子およびその製造方法 |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011200524 | 2011-09-14 | ||
| JP2011-200524 | 2011-09-14 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| WO2013038752A1 true WO2013038752A1 (ja) | 2013-03-21 |
Family
ID=47882997
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| PCT/JP2012/062901 WO2013038752A1 (ja) | 2011-09-14 | 2012-05-21 | インダクタ素子およびその製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JP5720791B2 (ja) |
| CN (1) | CN203760245U (ja) |
| WO (1) | WO2013038752A1 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2014050244A1 (ja) * | 2012-09-25 | 2014-04-03 | 株式会社 村田製作所 | インダクタ素子 |
| JP5585740B1 (ja) * | 2013-03-18 | 2014-09-10 | 株式会社村田製作所 | 積層型インダクタ素子および通信装置 |
| USD755163S1 (en) | 2014-03-13 | 2016-05-03 | Murata Manufacturing Co., Ltd. | Antenna |
| WO2016076121A1 (ja) * | 2014-11-12 | 2016-05-19 | 株式会社村田製作所 | 電源モジュールおよびその実装構造 |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63174413U (ja) * | 1988-05-12 | 1988-11-11 | ||
| JPH04302104A (ja) * | 1991-03-28 | 1992-10-26 | Taiyo Yuden Co Ltd | 積層チップインダクタ |
| JP2003059722A (ja) * | 2001-08-10 | 2003-02-28 | Murata Mfg Co Ltd | 積層型インダクタ及びその製造方法 |
| JP2005183890A (ja) * | 2003-12-24 | 2005-07-07 | Taiyo Yuden Co Ltd | 積層基板、複数種類の積層基板の設計方法、及び同時焼結積層基板 |
| JP2006066829A (ja) * | 2004-08-30 | 2006-03-09 | Tdk Corp | 積層型電子部品及びその製造方法 |
| JP2006310475A (ja) * | 2005-04-27 | 2006-11-09 | Murata Mfg Co Ltd | 積層コイル |
| WO2007074580A1 (ja) * | 2005-12-29 | 2007-07-05 | Murata Manufacturing Co., Ltd. | 積層コイル部品 |
| WO2007145189A1 (ja) * | 2006-06-14 | 2007-12-21 | Murata Manufacturing Co., Ltd. | 積層型セラミック電子部品 |
-
2012
- 2012-05-21 WO PCT/JP2012/062901 patent/WO2013038752A1/ja active Application Filing
- 2012-05-21 JP JP2013533541A patent/JP5720791B2/ja active Active
- 2012-05-21 CN CN201290000793.1U patent/CN203760245U/zh not_active Expired - Lifetime
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63174413U (ja) * | 1988-05-12 | 1988-11-11 | ||
| JPH04302104A (ja) * | 1991-03-28 | 1992-10-26 | Taiyo Yuden Co Ltd | 積層チップインダクタ |
| JP2003059722A (ja) * | 2001-08-10 | 2003-02-28 | Murata Mfg Co Ltd | 積層型インダクタ及びその製造方法 |
| JP2005183890A (ja) * | 2003-12-24 | 2005-07-07 | Taiyo Yuden Co Ltd | 積層基板、複数種類の積層基板の設計方法、及び同時焼結積層基板 |
| JP2006066829A (ja) * | 2004-08-30 | 2006-03-09 | Tdk Corp | 積層型電子部品及びその製造方法 |
| JP2006310475A (ja) * | 2005-04-27 | 2006-11-09 | Murata Mfg Co Ltd | 積層コイル |
| WO2007074580A1 (ja) * | 2005-12-29 | 2007-07-05 | Murata Manufacturing Co., Ltd. | 積層コイル部品 |
| WO2007145189A1 (ja) * | 2006-06-14 | 2007-12-21 | Murata Manufacturing Co., Ltd. | 積層型セラミック電子部品 |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2014050244A1 (ja) * | 2012-09-25 | 2014-04-03 | 株式会社 村田製作所 | インダクタ素子 |
| JP5674077B2 (ja) * | 2012-09-25 | 2015-02-25 | 株式会社村田製作所 | インダクタ素子 |
| US9478349B2 (en) | 2012-09-25 | 2016-10-25 | Murata Manufacturing Co., Ltd. | Inductor element |
| JP5585740B1 (ja) * | 2013-03-18 | 2014-09-10 | 株式会社村田製作所 | 積層型インダクタ素子および通信装置 |
| JP2014207432A (ja) * | 2013-03-18 | 2014-10-30 | 株式会社村田製作所 | 積層型インダクタ素子および通信装置 |
| US9287625B2 (en) | 2013-03-18 | 2016-03-15 | Murata Manufacturing Co., Ltd. | Stack-type inductor element and method of manufacturing the same, and communication device |
| USD755163S1 (en) | 2014-03-13 | 2016-05-03 | Murata Manufacturing Co., Ltd. | Antenna |
| WO2016076121A1 (ja) * | 2014-11-12 | 2016-05-19 | 株式会社村田製作所 | 電源モジュールおよびその実装構造 |
| JPWO2016076121A1 (ja) * | 2014-11-12 | 2017-06-22 | 株式会社村田製作所 | 電源モジュールおよびその実装構造 |
| US10158293B2 (en) | 2014-11-12 | 2018-12-18 | Murata Manufacturing Co., Ltd. | Power supply module and mounting structure therefor |
Also Published As
| Publication number | Publication date |
|---|---|
| CN203760245U (zh) | 2014-08-06 |
| JPWO2013038752A1 (ja) | 2015-03-23 |
| JP5720791B2 (ja) | 2015-05-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104078221B (zh) | 电感器及用于制造该电感器的方法 | |
| JP5482554B2 (ja) | 積層型コイル | |
| CN109545518B (zh) | 层叠基板内置型电感器及其制造方法 | |
| JP4840447B2 (ja) | 積層型セラミック電子部品 | |
| US20130249661A1 (en) | Common mode noise filter | |
| JP5621573B2 (ja) | コイル内蔵基板 | |
| US20130314194A1 (en) | Laminated inductor element and manufacturing method thereof | |
| TWI445022B (zh) | 積層型電感器元件及其製造方法 | |
| JP4375402B2 (ja) | 積層型セラミック電子部品の製造方法および複合積層体 | |
| JP5720791B2 (ja) | インダクタ素子およびその製造方法 | |
| KR20150089279A (ko) | 칩형 코일 부품 | |
| WO2012144103A1 (ja) | 積層型インダクタ素子及び製造方法 | |
| JP2007201022A (ja) | 電子部品 | |
| JP2005268455A (ja) | 積層型電子部品 | |
| WO2011148678A1 (ja) | Ｌｃ共焼結基板及びその製造方法 | |
| JP4775174B2 (ja) | コイル部品及びその製造方法 | |
| KR101574462B1 (ko) | 적층 세라믹 전자 부품 | |
| JP2012129367A (ja) | コイル内蔵基板の製造方法 | |
| JP7579067B2 (ja) | コイル部品 | |
| KR101579703B1 (ko) | 적층 세라믹 전자 부품 | |
| KR101579704B1 (ko) | 적층 세라믹 전자 부품 | |
| JP2010268261A (ja) | コモンモードノイズフィルタの製造方法 | |
| JP2009099698A (ja) | 積層型コイル部品 | |
| KR20140121809A (ko) | 인덕터 및 그 제조 방법 | |
| JP7484853B2 (ja) | インダクタ部品 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WWE | Wipo information: entry into national phase |
Ref document number: 201290000793.1 Country of ref document: CN |
|
| 121 | Ep: the epo has been informed by wipo that ep was designated in this application |
Ref document number: 12831913 Country of ref document: EP Kind code of ref document: A1 |
|
| ENP | Entry into the national phase |
Ref document number: 2013533541 Country of ref document: JP Kind code of ref document: A |
|
| NENP | Non-entry into the national phase |
Ref country code: DE |
|
| 122 | Ep: pct application non-entry in european phase |
Ref document number: 12831913 Country of ref document: EP Kind code of ref document: A1 |