[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

WO2011048808A1 - 発光ダイオード素子およびその製造方法 - Google Patents

発光ダイオード素子およびその製造方法 Download PDF

Info

Publication number
WO2011048808A1
WO2011048808A1 PCT/JP2010/006223 JP2010006223W WO2011048808A1 WO 2011048808 A1 WO2011048808 A1 WO 2011048808A1 JP 2010006223 W JP2010006223 W JP 2010006223W WO 2011048808 A1 WO2011048808 A1 WO 2011048808A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
quantum well
amorphous carbon
emitting diode
type cladding
Prior art date
Application number
PCT/JP2010/006223
Other languages
English (en)
French (fr)
Inventor
宣明 長尾
貴裕 濱田
彰宏 伊藤
Original Assignee
パナソニック株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by パナソニック株式会社 filed Critical パナソニック株式会社
Priority to JP2011502170A priority Critical patent/JP4724256B2/ja
Priority to CN201080008170.4A priority patent/CN102326266B/zh
Priority to US13/036,651 priority patent/US8063549B2/en
Publication of WO2011048808A1 publication Critical patent/WO2011048808A1/ja

Links

Images

Classifications

    • H01L33/007—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02376—Carbon, e.g. diamond-like carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/02444—Carbon, e.g. diamond-like carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02513—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H01L33/32—
    • H01L33/42—

Definitions

  • the present invention relates to a light emitting diode element composed of a nitride semiconductor.
  • a semiconductor light-emitting device composed of a nitride semiconductor composed of aluminum nitride (AlN), GaN, indium nitride (InN) and mixed crystals thereof has a wide wavelength from ultraviolet or blue to infrared region by controlling the film composition. Emits light in the area.
  • AlN aluminum nitride
  • InN indium nitride
  • a visible light emitting diode using a nitride semiconductor has already been commercialized (for example, Non-Patent Document 1).
  • FIG. 13 shows a cross-sectional structure of a light emitting diode element made of a nitride semiconductor according to a conventional example.
  • the conventional light emitting diode device has a low-temperature growth buffer layer 102 made of GaN and an n-type GaN clad, which are sequentially grown on the main surface of a sapphire substrate 101 whose main surface has a (0001) plane orientation.
  • the layer 103 includes a quantum well layer 104 made of In x Ga 1 -xN, a p-type cladding layer 105 made of p-type GaN, and a p-type contact layer 106 made of p-type GaN.
  • a p-side electrode 107 is formed on the p-type contact layer 106, and an n-side electrode 108 is formed on a selectively exposed region of the n-type GaN layer 103.
  • Patent Document 1 a method has been proposed in which graphite is used as a substrate and a polycrystalline nitride semiconductor thin film is produced on graphite by pulse sputtering.
  • the GaN thin film produced on the graphite by the pulse sputtering method has many defects because it is a polycrystalline body and is not suitable for a light emitting diode or an electronic device. Further, it is well known that a nitride semiconductor thin film produced by sputtering is greatly damaged by the discharge plasma during film formation, so that a large number of defects are included in the crystal of the thin film. For this reason, the method for manufacturing a nitride semiconductor by the pulse sputtering method of Patent Document 1 has a major problem that it is very difficult to manufacture p-type GaN that is indispensable when manufacturing a light-emitting diode element. It was.
  • the present invention has been made to solve this problem, using a non-single crystal substrate, graphite, as a substrate, and by metal organic chemical vapor deposition (MOCVD) method most suitable for the production of semiconductor elements,
  • MOCVD metal organic chemical vapor deposition
  • An object of the present invention is to provide a low-cost and high-performance nitride light-emitting diode device.
  • the method of the present invention is a method for manufacturing a light emitting diode, and includes the following steps (a) to (e): oxygen ashing is performed on the surface of the graphite substrate to have a thickness of 20 nm to 60 nm.
  • MOCVD metal organic chemical vapor deposition
  • An embodiment further includes a step of forming a buffer layer made of a nitride semiconductor on the AlN layer before forming the n-type cladding layer.
  • the p-side electrode is transparent.
  • the p-side electrode is transparent.
  • the quantum well layer comprises a multiple quantum well layer.
  • the quantum well layer comprises a multiple quantum well layer.
  • the substrate of the present invention comprises: a graphite substrate, an amorphous carbon layer having a thickness of 20 nm to 60 nm formed on the graphite substrate, and an AlN layer formed on the amorphous carbon layer.
  • Another method of the present invention is a method for manufacturing a substrate, comprising the following steps (a) and (b): an amorphous material having a thickness of 20 nm to 60 nm by oxygen ashing the surface of the graphite substrate.
  • MOCVD metal organic chemical vapor deposition
  • the light emitting diode of the present invention comprises: a graphite substrate, an amorphous carbon layer formed on the graphite substrate, an AlN layer formed on the amorphous carbon layer, and a nitride semiconductor formed on the AlN layer.
  • An n-type cladding layer, a quantum well layer made of a nitride semiconductor formed on the n-type cladding layer, a p-type cladding layer made of a nitride semiconductor formed on the quantum well layer, and the p-type cladding layer A p-side electrode electrically connected to the n-type cladding layer and an n-side electrode electrically connected to the n-type cladding layer, wherein the amorphous carbon layer has a thickness of 20 nm to 60 nm.
  • An embodiment further includes a buffer layer made of a nitride semiconductor sandwiched between the AlN layer and the n-type cladding layer.
  • the p-side electrode is transparent.
  • the p-side electrode is transparent.
  • the quantum well layer comprises a multiple quantum well layer.
  • the quantum well layer comprises a multiple quantum well layer.
  • Another method of the present invention is a method of emitting light using a light emitting diode, comprising the following steps (a) and (b): a step of preparing a light emitting diode (a), wherein
  • the light emitting diode includes: a graphite substrate, an amorphous carbon layer formed on the graphite substrate, an AlN layer formed on the amorphous carbon layer, and a nitride semiconductor formed on the AlN layer.
  • An embodiment further includes a step of forming a buffer layer made of a nitride semiconductor on the AlN layer before forming the n-type cladding layer.
  • the p-side electrode is transparent.
  • the p-side electrode is transparent.
  • the quantum well layer comprises a multiple quantum well layer.
  • the quantum well layer comprises a multiple quantum well layer.
  • an amorphous carbon layer is provided on a graphite substrate, and a c-axis alignment film of AlN is grown on the amorphous carbon layer by MOCVD, so that the light emitting diode is directly formed on the graphite substrate by MOCVD.
  • An element can be manufactured, and a light-emitting diode having excellent characteristics can be realized at low cost.
  • FIG. 1 is a cross-sectional configuration diagram of a light-emitting diode element according to Embodiment 1 of the present invention.
  • Cross-sectional block diagram of the order of the process of the manufacturing method of the light emitting diode element in Embodiment 1 of this invention (A) Micrograph showing a surface SEM observation image when AlN is deposited by MOCVD on the graphite substrate not subjected to the surface treatment in Embodiment 1 of the present invention. (B) On the graphite substrate provided with an amorphous carbon layer.
  • FIG. 3 is a graph showing IV characteristics of a light-emitting diode element manufactured on a graphite substrate in Embodiment 1 of the present invention.
  • FIG. 1 is a cross-sectional configuration diagram of a light-emitting diode element according to Embodiment 1 of the present invention.
  • the same components as those in FIG. 13 are denoted by the same reference numerals, and description thereof is omitted.
  • 1 is a graphite substrate
  • 2 is an amorphous carbon layer in which the surface of the graphite substrate 1 is made amorphous by oxygen ashing.
  • 3 is an AlN layer produced by MOCVD on the amorphous carbon layer.
  • a p-side electrode 107 which is a transparent electrode in which ITO (indium tin oxide) or nickel (Ni) and gold (Au) are laminated is formed.
  • an n-side electrode 108 made of a laminated film of, for example, titanium (Ti) and aluminum (Al) is formed on the surface of the n-type substrate 1 opposite to the n-type GaN layer 103.
  • 2 (a) to 2 (d) show cross-sectional structures in the order of steps of the method for manufacturing a light-emitting diode device according to the first embodiment of the present invention.
  • the MOCVD method is used as the crystal growth method of the group III nitride semiconductor.
  • the gallium source include trimethyl gallium (TMG).
  • the aluminum source include trimethylaluminum (TMA).
  • TMA trimethylaluminum
  • An example of the indium source is trimethylindium (TMI).
  • the group V source nitrogen source
  • ammonia NH 3 .
  • the raw material for the n-type dopant include silane (SiH 4 ) containing silicon (Si).
  • Examples of the raw material for the p-type dopant include cyclopentadienyl magnesium (CP 2 Mg) containing magnesium (Mg).
  • the surface of the graphite substrate 1 is modified by an oxygen ashing method, that is, made amorphous to form an amorphous carbon layer 2.
  • the AlN layer 3 is grown on the amorphous carbon layer 2 of the graphite substrate 1 at a high temperature of about 960 ° C. by using the MOCVD method.
  • a low-temperature growth buffer layer 102 made of GaN is grown by low-temperature growth at about 500 ° C., for example. Further, as shown in FIG.
  • the n-type cladding layer 103 made of high-temperature n-type GaN at about 900 ° C.
  • the multiple quantum well layer 104 made of In x Ga 1-x N and GaN, and made of p-type GaN.
  • a p-type cladding layer 105 and a p-type contact layer 106 made of p-type GaN are sequentially grown.
  • the amorphous carbon layer 2 made amorphous by the oxygen ashing process is provided on the surface of the graphite substrate 1, and the AlN layer 3 is formed thereon by MOCVD.
  • FIG. 3A shows a surface SEM observation image after AlN is deposited by MOCVD on a graphite substrate 1 that has not been subjected to surface treatment by oxygen ashing.
  • FIG. 3B shows a surface SEM observation image after an AlN layer 3 having a thickness of 20 nm is formed by MOCVD on a graphite substrate having an amorphous carbon layer 2 provided by 20 nm by surface treatment by oxygen ashing.
  • FIG. 4A shows a cross-sectional TEM observation image when an n-type GaN clad layer 103 having a thickness of 200 nm is grown.
  • FIG. 4B shows the result of observing a lattice image near the graphite interface by high-resolution TEM.
  • FIG. 5 shows an AlN layer 3 having a thickness of 20 nm by MOCVD, a GaN low-temperature growth buffer layer 102 having a thickness of 1 ⁇ m, and a thickness of 200 nm on a graphite substrate 1 provided with an amorphous carbon layer 2 having a thickness of 20 nm.
  • a He—Cd laser was used as an excitation light source for PL measurement.
  • Table 1 shows an AlN layer 3 having a thickness of 20 nm and a GaN low-temperature growth buffer layer having a thickness of 1 ⁇ m on a graphite substrate having an amorphous carbon layer having a thickness of 20 nm and a graphite substrate having no amorphous carbon layer.
  • the half width of the PL emission peak after growing the n-type GaN cladding layer 103 having a thickness of 102 and 200 nm is shown.
  • the half-value width of the PL emission peak of the GaN layer on the graphite substrate without the amorphous carbon layer is 62 meV.
  • the half width of the PL emission peak of the GaN layer on the graphite substrate provided with the amorphous carbon layer is 42 meV.
  • the reason why the dense AlN thin film grows by providing the amorphous carbon layer 2 through the oxygen ashing of the surface of the graphite substrate 1 is as follows.
  • electrons are delocalized by a ⁇ bond composed of sp 2 hybrid orbitals of graphene.
  • the surface modified layer whose surface has been made amorphous by oxygen ashing is considered to have not only sp 2 orbitals but also sp 3 orbitals on the surface because ⁇ bonds are broken everywhere.
  • Table 2 shows the adsorption energies of Al atoms and N atoms with respect to the sp 2 orbit and sp 3 orbit of carbon obtained by the first principle calculation.
  • Oxygen ashing is performed on the surface of the graphite substrate to form the amorphous carbon layer 2. Perhaps this makes it possible to form many sp 3 orbitals of carbon and to promote nucleation early in the growth of AlN. As a result, a good thin film crystal grows.
  • Table 3 shows the full width at half maximum of the (0002) peak obtained by the XRD rocking curve of GaN when using amorphous carbon layers with various film thicknesses.
  • the GaN thin film was c-axis oriented, and a thin film having a good half width was obtained.
  • the reason for this is that when the amorphous carbon layer exceeds 80 nm, oxygen taken into the graphite thin film when oxygen ashing is increased, and oxygen taken into the graphite substrate when AlN and GaN are grown by subsequent MOCVD is increased. This is thought to be because the reaction with Al or Ga hindered the formation of a sharp interface.
  • the film thickness (thickness) of the amorphous carbon layer 2 is desirably 20 nm or more and 60 nm or less.
  • a graphite substrate 1 provided with an amorphous carbon layer 2 having a thickness of 20 nm on the surface, an AlN layer 3 having a thickness of 20 nm, a GaN low-temperature growth buffer layer 102 having a thickness of 4 ⁇ m, and a thickness of 100 nm.
  • n-type GaN cladding layer 103 multiple quantum well layer 104 in which five layers of In 0.12 Ga 0.88 N having a thickness of 2.5 nm and GaN having a thickness of 8 nm are alternately stacked, and p-type GaN cladding layer 105 having a thickness of 200 nm
  • the PL measurement results after the p-type GaN contact layer 106 having a thickness of 20 nm is grown in order are shown.
  • FIG. 7 shows the IV characteristics of a light-emitting diode element obtained by providing an ITO electrode having a thickness of 100 nm as the p-side electrode 107 on the p-type GaN contact layer 106 and then separating each element with a dicer. Show. The element size was 1 mm ⁇ 1 mm. As is clear from FIG. 7, the light-emitting diode element fabricated on the graphite in Example 1 showed good diode characteristics. The lighting started when the forward voltage was about 2.4V.
  • FIG. 8 shows an observation result of the light emitting diode element at the time of lighting at an applied voltage of 2.7V. The light emitting diode in Example 1 showed clear blue light emission.
  • FIG. 9 is a cross-sectional configuration diagram of a light-emitting diode element according to Embodiment 2 of the present invention.
  • the difference from FIG. 1 is that the p-side electrode 109 is a zinc oxide (ZnO) thin film produced by liquid phase synthesis.
  • ZnO zinc oxide
  • Example 2 The liquid phase synthesis method of the ZnO thin film is shown below.
  • a substrate on which a light emitting diode structure in which a resist was applied and only the p-type GaN contact layer 106 was exposed by photolithography was immersed in the solution and allowed to stand for 2 to 6 hours while maintaining the solution temperature at 70 ° C.
  • a ZnO thin film was grown on the p-type GaN contact layer.
  • the film thickness was controlled by the growth time. The growth rate was about 2.7 nm / min.
  • FIG. 10 shows a surface SEM observation image when ZnO is grown to 500 nm.
  • FIG. 11 shows an XRD rocking curve when ZnO is grown to 500 nm.
  • the ZnO thin film grown on the GaN by the liquid phase synthesis method has a flat surface and good crystallinity.
  • the transmittance of this ZnO thin film is as high as 95% or less in a wide range of wavelengths of 350 nm to 2.5 ⁇ m.
  • the resistivity was relatively low, specifically 1.2 ⁇ 10 ⁇ 2 ⁇ cm. This resistivity meant that the obtained ZnO film was sufficiently usable as a transparent electrode.
  • FIG. 12 shows the IV characteristics of the light-emitting diode element of Example 2 in which each element was separated by a dicer. As can be seen from FIG. 12, the light-emitting diode element fabricated on the graphite in Example 2 showed good diode characteristics as in Example 1, and the lighting start voltage was about 2.5V.
  • stacking may be 1 period (1 time) or more and 10 periods (10 times or less).
  • the light-emitting diode device has an amorphous carbon layer on a graphite substrate, an AlN layer having a good crystallinity formed by MOCVD, and a GaN layer, and is useful as an illumination, a display, or the like.
  • the technology of the light-emitting diode element according to the present invention can be applied to uses such as electronic devices such as high-frequency and power device FETs.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Led Devices (AREA)

Abstract

　グラファイト基板上にアモルファスカーボン層を設け、アモルファスカーボン層上にＭＯＣＶＤ法によってＡｌＮのｃ軸配向膜を成長させた後、ＡｌＮ層上にＧａＮの低温成長バッファ層を形成し、低温成長バッファ層上にｎ型ＧａＮクラッド層を形成し、ｎ型ＧａＮクラッド層上にＩｎxＧａ1-xＮとＧａＮからなる多層量子井戸層を形成し、多重量子井戸層上にｐ型ＧａＮクラッド層を形成し、ｐ型ＧａＮクラッド層上にｐ型ＧａＮコンタクト層を形成し、ＡｌＮ層に対してその上に形成した低温成長バッファ層、ｎ型ＧａＮクラッド層、多重量子井戸層、ｐ型ＧａＮクラッド層がエピタキシャル成長した構成を有する。

Description

発光ダイオード素子およびその製造方法
　本発明は、窒化物半導体により構成される発光ダイオード素子に関する。
　近年、窒化ガリウム（ＧａＮ）に代表される窒化物半導体により構成される半導体素子の研究開発が盛んである。窒化アルミニウム（ＡｌＮ）、ＧａＮ、窒化インジウム（ＩｎＮ）およびそれらの混晶体からなる窒化物半導体により構成される半導体発光素子は、その膜組成を制御することによって紫外あるいは青色から赤外線領域までの幅広い波長領域において発光する。その応用例として窒化物半導体を用いた可視域発光ダイオードが既に商品化されている（例えば、非特許文献１）。
　図１３は従来例に係る窒化物半導体からなる発光ダイオード素子の断面構成を示している。図１３に示すように、従来の発光ダイオード素子は、主面の面方位が（０００１）面のサファイア基板１０１の主面上に順次成長した、ＧａＮからなる低温成長バッファ層１０２、ｎ型ＧａＮクラッド層１０３、ＩｎxＧａ1-xＮからなる量子井戸層１０４、ｐ型ＧａＮからなるｐ型クラッド層１０５、ｐ型ＧａＮからなるｐ型コンタクト層１０６を有している。ｐ型コンタクト層１０６の上にはｐ側電極１０７が形成され、ｎ型ＧａＮ層１０３の選択的に露出された領域上にはｎ側電極１０８が形成されている。
　この従来例によれば、格子欠陥や貫通欠陥に起因した非発光遷移によるキャリア再結合を抑制する為に、結晶中の欠陥が非常に少ない窒化物半導体薄膜を作製しなければならない。このためにサファイア基板等の単結晶基板を使用していたため、高コストであるという問題がある。
　この問題を解決するために、グラファイトを基板として使用し、パルススパッタ法によってグラファイト上に多結晶の窒化物半導体薄膜を作製する方法が提案されている（特許文献１）。
特開２００９－２００２０７号公報
Ｓｈｕｊｉ　Ｎａｋａｍｕｒａ　ｅｔ．ａｌ．，　Ｊｐｎ．　Ｊ．　Ａｐｐｌ．　Ｐｈｙｓ．　Ｖｏｌ．３４　（１９９５）Ｌ．１３３２　－　Ｌ．１３３５
　しかし、パルススパッタ法によってグラファイト上に作製したＧａＮ薄膜は、多結晶体であるため欠陥が多く、発光ダイオードや電子デバイスには適していない。さらに、スパッタリング法によって作製した窒化物半導体薄膜は成膜時の放電プラズマによって大きなダメージを受けているため、薄膜の結晶内には非常に多くの欠陥が含まれることが良く知られている。このため、特許文献１のパルススパッタ法による窒化物半導体の作製方法は、発光ダイオード素子を作製する際に必要不可欠となるｐ型ＧａＮを作製することが非常に困難であるという大きな課題を有していた。
　本発明は、この課題を解決するためになされ、非単結晶基板であるグラファイトを基板とし、半導体素子の製造に最も適した有機金属化学気相成長（Ｍｅｔａｌ　Ｏｒｇａｎｉｃ　Ｃｈｅｍｉｃａｌ　Ｖａｐｏｒ　Ｄｅｐｏｓｉｔｉｏｎ：ＭＯＣＶＤ）法によって、低コストで高性能な窒化物発光ダイオード素子を提供することを目的とする。
　本発明の方法は、発光ダイオードを製造する方法であって、以下の工程（ａ）～工程（ｅ）を具備する：グラファイト基板の表面を酸素アッシングすることによって、２０ｎｍ以上６０ｎｍ以下の厚みを有するアモルファスカーボン層を前記グラファイト基板の表面に形成する工程（ａ）、前記アモルファスカーボン層上にＭＯＣＶＤ（有機金属気相成長法）によってＡｌＮ層を形成する工程（ｂ）、前記ＡｌＮ層上に窒化物半導体からなるｎ型クラッド層を形成する工程（ｃ）、前記ｎ型クラッド層上に窒化物半導体からなる量子井戸層を形成する工程（ｄ）、および前記量子井戸層上に窒化物半導体からなるｐ型クラッド層を形成する工程（ｅ）。
　ある実施形態は、ｎ型クラッド層を形成する前に、前記ＡｌＮ層上に窒化物半導体からなるバッファ層を形成する工程をさらに有する。
　ある実施形態において、ｐ側電極が透明である。
　ある実施形態において、ｐ側電極が透明である。
　ある実施形態において、前記量子井戸層が多重量子井戸層からなる。
　ある実施形態において、前記量子井戸層が多重量子井戸層からなる。
　本発明の基板は、以下を具備する：グラファイト基板、前記グラファイト基板上に形成された２０ｎｍ以上６０ｎｍ以下の厚みを有するアモルファスカーボン層、および前記アモルファスカーボン層上に形成されたＡｌＮ層。
　本発明の他の方法は、基板を製造する方法であって、以下の工程（ａ）および工程（ｂ）を具備する：グラファイト基板の表面を酸素アッシングし、２０ｎｍ以上６０ｎｍ以下の厚みを有するアモルファスカーボン層を前記グラファイト基板の表面に形成する工程（ａ）、および前記アモルファスカーボン層上にＭＯＣＶＤ（有機金属気相成長法）によってＡｌＮ層を形成する工程（ｂ）。
　本発明の発光ダイオードは、以下を具備する：グラファイト基板、前記グラファイト基板上に形成されたアモルファスカーボン層、前記アモルファスカーボン層上に形成されたＡｌＮ層、前記ＡｌＮ層上に形成された窒化物半導体からなるｎ型クラッド層、前記ｎ型クラッド層上に形成された窒化物半導体からなる量子井戸層、前記量子井戸層上に形成された窒化物半導体からなるｐ型クラッド層、前記ｐ型クラッド層に電気的に接続されたｐ側電極、および前記ｎ型クラッド層に電気的に接続されたｎ側電極、ここで、前記アモルファスカーボン層は２０ｎｍ以上６０ｎｍ以下の厚みを有する。
　ある実施形態は、前記ＡｌＮ層と前記ｎ型クラッド層との間に挟まれた窒化物半導体からなるバッファ層をさらに備える。
　ある実施形態において、ｐ側電極が透明である。
　ある実施形態において、ｐ側電極が透明である。
　ある実施形態において、前記量子井戸層が多重量子井戸層からなる。
　ある実施形態において、前記量子井戸層が多重量子井戸層からなる。
　本発明の他の方法は、発光ダイオードを用いて光を放射する方法であって、以下の工程（ａ）および工程（ｂ）を具備する：発光ダイオードを用意する工程（ａ）、ここで、前記発光ダイオードは、以下を具備する：グラファイト基板、前記グラファイト基板上に形成されたアモルファスカーボン層、前記アモルファスカーボン層上に形成されたＡｌＮ層、前記ＡｌＮ層上に形成された窒化物半導体からなるｎ型クラッド層、前記ｎ型クラッド層上に形成された窒化物半導体からなる量子井戸層、前記量子井戸層上に形成された窒化物半導体からなるｐ型クラッド層、前記ｐ型クラッド層に電気的に接続されたｐ側電極、および前記ｎ型クラッド層に電気的に接続されたｎ側電極、ここで、前記アモルファスカーボン層は２０ｎｍ以上６０ｎｍ以下の厚みを有し、前記ｐ側電極およびｎ側電極の間に電圧を印加し、前記量子井戸層から光を放射する工程（ｂ）。
　ある実施形態は、ｎ型クラッド層を形成する前に、前記ＡｌＮ層上に窒化物半導体からなるバッファ層を形成する工程をさらに有する。
　ある実施形態において、ｐ側電極が透明である。
　ある実施形態において、ｐ側電極が透明である。
　ある実施形態において、前記量子井戸層が多重量子井戸層からなる。
　ある実施形態において、前記量子井戸層が多重量子井戸層からなる。
　本発明の発光ダイオード素子によれば、グラファイト基板上にアモルファスカーボン層を設け、前記アモルファスカーボン層上にＭＯＣＶＤ法によってＡｌＮのｃ軸配向膜を成長させることで、グラファイト基板上にＭＯＣＶＤによって直接発光ダイオード素子を作製することが可能となり、低コストで優れた特性を有する発光ダイオードを実現できる。
本発明の実施の形態１における発光ダイオード素子の断面構成図 本発明の実施の形態１における発光ダイオード素子の製造方法の工程順の断面構成図 （ａ）本発明の実施の形態１における表面処理を行っていないグラファイト基板上にＭＯＣＶＤによってＡｌＮを堆積した際の表面ＳＥＭ観察像を示す顕微鏡写真　（ｂ）アモルファスカーボン層を設けたグラファイト基板上にＭＯＣＶＤによってＡｌＮを堆積した際の表面ＳＥＭ観察像を示す顕微鏡写真 （ａ）本発明の実施の形態１におけるグラファイト基板とＡｌＮ層界面付近の断面ＴＥＭ観察像を示す顕微鏡写真　（ｂ）高分解能ＴＥＭによる格子像を示す顕微鏡写真 本発明の実施の形態１におけるグラファイト基板上に作製したＧａＮ薄膜のフォトルミネッセンス測定結果を示すグラフ 本発明の実施の形態１におけるグラファイト基板上に作製した発光ダイオード素子のフォトルミネッセンス測定結果を示すグラフ 本発明の実施の形態１におけるグラファイト基板上に作製した発光ダイオード素子のＩ－Ｖ特性を示すグラフ 本発明の実施の形態１におけるグラファイト基板上に作製した発光ダイオード素子の点灯状態観察像を示す顕微鏡写真 本発明の実施の形態２における発光ダイオード素子の断面構成図 本発明の実施の形態２におけるｐ型ＧａＮ薄膜上に積層合成によって成長させたＺｎＯ薄膜の表面ＳＥＭ観察像を示す顕微鏡写真 本発明の実施の形態２におけるｐ型ＧａＮ薄膜上に積層合成によって成長させたＺｎＯ薄膜のＸＲＤロッキングカーブを示すグラフ 本発明の実施の形態２における発光ダイオード素子のＩ－Ｖ特性を示すグラフ 従来の発光ダイオード素子の断面構成図
　以下、本発明の実施の形態を、図面を参照しながら説明する。
　（実施の形態１）
　図１は、本発明の実施の形態１における発光ダイオード素子の断面構成図である。図１３と同じ構成要素については同じ符号を用い、説明を省略する。
　図１において、１はグラファイト基板であり、２はグラファイト基板１の表面を酸素アッシング処理によってアモルファス化したアモルファスカーボン層である。３は、アモルファスカーボン層上にＭＯＣＶＤによって作製したＡｌＮ層である。
　ｐ型コンタクト層１０６の上には、例えばＩＴＯ（インジウム錫酸化物）又はニッケル（Ｎｉ）及び金（Ａｕ）が積層された透明電極であるｐ側電極１０７が形成されている。また、ｎ型基板１におけるｎ型ＧａＮ層１０３の反対側の面上には、例えばチタン（Ｔｉ）及びアルミニウム（Ａｌ）の積層膜からなるｎ側電極１０８が形成されている。
　以下、このように構成された発光ダイオード素子の製造方法を図面を参照しながら説明する。
　図２（ａ）～図２（ｄ）は本発明の第１の実施形態に係る発光ダイオード素子の製造方法の工程順の断面構成を示している。
　第１の実施形態においては、ＩＩＩ族窒化物半導体の結晶成長法としてＭＯＣＶＤ法が用いられる。ガリウム源としては、例えば、トリメチルガリウム（ＴＭＧ）が挙げられる。アルミニウム源としては、例えば、トリメチルアルミニウム（ＴＭＡ）が挙げられる。インジウム源としては、例えば、トリメチルインジウム（ＴＭＩ）が挙げられる。Ｖ族源（窒素源）としては、例えば、アンモニア（ＮＨ3）が挙げられる。ｎ型ドーパントの原料としては、シリコン（Ｓｉ）を含むシラン（ＳｉＨ4）が挙げられる。ｐ型ドーパントの原料としては、マグネシウム（Ｍｇ）を含むシクロペンタジエニルマグネシウム（ＣＰ2Ｍｇ）が挙げられる。
　まず、図２（ａ）に示すように、グラファイト基板１の表面を酸素アッシング法により改質し、すなわちアモルファス化させ、アモルファスカーボン層２を形成する。次に、図２（ｂ）に示すように、ＭＯＣＶＤ法を用いて、グラファイト基板１のアモルファスカーボン層２上に、９６０℃程度の高温でＡｌＮ層３を成長させる。次に、図２（ｃ）に示すように、例えば、５００℃程度の低温成長によるＧａＮからなる低温成長バッファ層１０２を成長させる。さらに、図２（ｄ）に示すように、９００℃程度の高温ｎ型ＧａＮからなるｎ型クラッド層１０３、ＩｎxＧａ1-xＮとＧａＮからなる多重量子井戸層１０４、ｐ型ＧａＮからなるｐ型クラッド層１０５及びｐ型ＧａＮからなるｐ型コンタクト層１０６を順次、成長させる。
　これによれば、グラファイト基板１の表面に酸素アッシング処理によってアモルファス化したアモルファスカーボン層２を設け、その上にＭＯＣＶＤによってＡｌＮ層３を形成することにより、非常に緻密でｃ軸配向したＡｌＮ層３を作製することが可能となる。従って、単結晶基板ではないグラファイトを基板として用いているにもかかわらず、貫通欠陥の少ない高品位なＧａＮ薄膜を作製することができ、これによってグラファイト基板上に直接ＧａＮ発光ダイオード素子を作製することができる。
　（実施例１）
　図３（ａ）に、酸素アッシングによる表面処理を行っていないグラファイト基板１上にＭＯＣＶＤによってＡｌＮを堆積させた後の表面ＳＥＭ観察像を示す。図３（ｂ）に、酸素アッシングによる表面処理によってアモルファスカーボン層２を２０ｎｍ設けたグラファイト基板上に、ＭＯＣＶＤによって２０ｎｍの厚みを有するＡｌＮ層３を形成した後の表面ＳＥＭ観察像を示す。
　図３（ａ）から明らかなように、酸素アッシングによる表面処理を行っていないグラファイト基板１上においては、ＡｌＮ薄膜は形成されず樹状結晶の様な微結晶が堆積するのみであった。一方、図３（ｂ）から明らかなように、表面にアモルファスカーボン層２を設けたグラファイト基板１上においては、緻密なＡｌＮ薄膜が形成された。
　図４（ａ）に、表面に２０ｎｍの厚みを有するアモルファスカーボン層２を設けたグラファイト基板１上に、ＭＯＣＶＤによって２０ｎｍの厚みを有するＡｌＮ層３、１μｍの厚みを有するＧａＮ低温成長バッファ層１０２、および２００ｎｍの厚みを有するｎ型ＧａＮクラッド層１０３を成長させた際の断面ＴＥＭ観察像を示す。図４（ｂ）に高分解能ＴＥＭによるグラファイト界面付近の格子像観察結果を示す。
　図４（ａ）および図４（ｂ）から、アモルファスカーボン表面にＡｌＮの緻密な結晶が形成され、その上にＧａＮの良好な結晶が成長していることが理解される。ＴＥＭ観察像から求めた転位密度は低く、具体的には２×１０9ｃｍ-2である。この転位密度は、サファイア基板上にＧａＮ低温成長バッファ層を用いて成長させたＧａＮ薄膜と同程度の転位密度であり、非単結晶基板であるグラファイトであっても、表面にアモルファスカーボン層２を設けることで非常に結晶性のよい窒化物薄膜を形成することが出来ることが見出された。
　図５は、２０ｎｍの厚みを有するアモルファスカーボン層２を設けたグラファイト基板１上に、ＭＯＣＶＤによって２０ｎｍの厚みを有するＡｌＮ層３、１μｍの厚みを有するＧａＮ低温成長バッファ層１０２、および２００ｎｍの厚みを有するｎ型ＧａＮクラッド層１０３を成長させた後のフォトルミネッセンス（ＰＬ）測定結果を示す。ＰＬ測定の際の励起光源としては、Ｈｅ－Ｃｄレーザーを用いた。
　図５から明らかなように、３．４ｅＶ付近にｎ型ＧａＮクラッド層１０３からの発光ピークが観察され、その半値幅は４２ｍｅＶと非常に急峻であった。
　表１に、２０ｎｍの厚みを有するアモルファスカーボン層を設けたグラファイト基板上とアモルファスカーボン層の無いグラファイト基板上に、それぞれ、２０ｎｍの厚みを有するＡｌＮ層３、１μｍの厚みを有するＧａＮ低温成長バッファ層１０２、および２００ｎｍの厚みを有するｎ型ＧａＮクラッド層１０３を成長させた後のＰＬ発光ピークの半値幅を示す。
Figure JPOXMLDOC01-appb-T000001
　表１から明らかなように、アモルファスカーボン層の無いグラファイト基板上のＧａＮ層のＰＬ発光ピークの半値幅は６２ｍｅＶである。一方、アモルファスカーボン層を設けたグラファイト基板上のＧａＮ層のＰＬ発光ピークの半値幅は４２ｍｅＶである。
　表１から、グラファイト基板上にアモルファスカーボン層を設けることによって、ＡｌＮ層とその上のＧａＮ層の結晶性が向上し格子欠陥等に起因する非発光遷移が減少したと考えられる。
　この様に、グラファイト基板１の表面を酸素アッシングすることを介してアモルファスカーボン層２を設けることで緻密なＡｌＮ薄膜が成長する原因は、以下の通りであると考えられる。通常のグラファイト表面は、グラフェンのｓｐ2混成軌道からなるπ結合によって電子が非局在化されている。一方、酸素アッシングによって表面がアモルファス化された表面改質層は、いたるところでπ結合が寸断されるためその表面にはｓｐ2軌道のみならずｓｐ3軌道が存在していると考えられる。
　表２に、第一原理計算によって求めたカーボンのｓｐ2軌道およびｓｐ3軌道に対する、Ａｌ原子とＮ原子の吸着エネルギーを示す。
Figure JPOXMLDOC01-appb-T000002
　表２から明らかなように、ｓｐ2軌道に対するＡｌ原子とＮ原子の吸着エネルギーは正の値であるのに対してｓｐ3軌道の方は何れも負の値である。これは、ｓｐ3軌道に対して自発的にＡｌおよびＮが吸着しやすいことを示している。
　グラファイト基板表面に酸素アッシングを行ってアモルファスカーボン層２を形成する。おそらく、これが、カーボンの多数のｓｐ3軌道を形成すること、およびＡｌＮの成長初期における核生成を促進することを可能にする。その結果、良好な薄膜結晶が成長する。
　表３は、種々の膜厚のアモルファスカーボン層を用いた際のＧａＮのＸＲＤのロッキングカーブによって得られた（０００２）ピークの半値幅を示す。
Figure JPOXMLDOC01-appb-T000003
　アモルファスカーボン層の厚みが２０ｎｍ以上６０ｎｍ以下である範囲において、ＧａＮ薄膜はｃ軸配向し、良好な半値幅の薄膜が得られた。この理由は、アモルファスカーボン層が８０ｎｍを超えると、酸素アッシングする際にグラファイト薄膜中に取り込まれる酸素が増加し、その後のＭＯＣＶＤによってＡｌＮおよびＧａＮを成長させる際にグラファイト基板中に取り込まれた酸素がＡｌ或いはＧａと反応し急峻な界面の形成を阻害したためと考えられる。この為、アモルファスカーボン層２の膜厚（厚み）は、２０ｎｍ以上６０ｎｍ以下であることが望ましい。
　図６に、表面に２０ｎｍの厚みを有するアモルファスカーボン層２を設けたグラファイト基板１上に、２０ｎｍの厚みを有するＡｌＮ層３、４μｍの厚みを有するＧａＮ低温成長バッファ層１０２、１００ｎｍの厚みを有するｎ型ＧａＮクラッド層１０３、２．５ｎｍの厚みを有するＩｎ0.12Ｇａ0.88Ｎと８ｎｍの厚みを有するＧａＮを交互に５周期積層した多重量子井戸層１０４、２００ｎｍの厚みを有するｐ型ＧａＮクラッド層１０５、２０ｎｍの厚みを有するｐ型ＧａＮコンタクト層１０６を、順に成長させた後のＰＬ測定結果を示す。
　図６から明らかなように、４２０ｎｍに多重量子井戸層１０４からの明瞭な発光ピークが観察された。
　図７に、ｐ型ＧａＮコンタクト層１０６上に、ｐ側電極１０７として１００ｎｍの厚みを有するＩＴＯ電極を設けた後、ダイサーによって各素子を分離して得られた発光ダイオード素子のＩ－Ｖ特性を示す。素子サイズは、１ｍｍ×１ｍｍであった。図７から明らかなように、本実施例１におけるグラファイト上に作製した発光ダイオード素子は良好なダイオード特性を示した。順方向電圧が約２．４Ｖ付近において点灯を開始した。図８に印加電圧２．７Ｖにおける点灯時の発光ダイオード素子の観察結果を示す。本実施例１における発光ダイオードは明瞭な青色発光を示した。
（実施の形態２）
　図９は、本発明の実施の形態２における発光ダイオード素子の断面構成図である。図１との違いは、ｐ側電極１０９が、液相合成によって作製した酸化亜鉛（ＺｎＯ）薄膜であることである。
　（実施例２）
　ＺｎＯ薄膜の液相合成法を以下に示す。
　０．１ｍｏｌ／Ｌの硝酸亜鉛（ＺｎＮＯ3）溶液中に０．１ｍｏｌ／Ｌのヘキサメチレンテトラミン（（ＣＨ2）6Ｎ4）を滴下しｐｈ値を５から７に調整した。この後、レジストを塗布しフォトリソグラフィーによってｐ型ＧａＮコンタクト層１０６のみ露出させた発光ダイオード構造を作製した基板を、溶液中に浸漬し溶液温度を７０℃に保ちながら２～６時間静置した。これにより、ｐ型ＧａＮコンタクト層上にＺｎＯ薄膜を成長させた。膜厚は成長時間によって制御した。成長速度は、約２．７ｎｍ／ｍｉｎであった。ＺｎＯ薄膜を成長後、アセトンを用いてレジストを剥離し、乾燥させた。
　図１０は、ＺｎＯを５００ｎｍ成長させた際の表面ＳＥＭ観察像を示す。図１１は、ＺｎＯを５００ｎｍ成長させた際のＸＲＤのロッキングカーブを示す。
　図１０および図１１から、ＧａＮ上に液相合成法によって成長させたＺｎＯ薄膜は、表面が平坦で結晶性が良いことが理解される。ＵＶ－可視透過率測定の結果、このＺｎＯ薄膜の透過率は、波長が３５０ｎｍ以上２．５μｍ以下の広い範囲において９５％以下と高い。さらに、４端子法による抵抗率測定の結果、抵抗率は比較的低く、具体的には１．２×１０-2Ωｃｍであった。この抵抗率は、得られたＺｎＯ膜が透明電極として十分に使用可能であることを意味した。
　図１２は、ダイサーで各素子を分離した本実施例２の発光ダイオード素子のＩ－Ｖ特性を示す。図１２から明らかなように、本実施例２におけるグラファイト上に作製した発光ダイオード素子は実施例１と同様に良好なダイオード特性を示し、点灯開始電圧は約２．５Ｖであった。
　以上、これらの結果から、グラファイト基板の表面を酸素アッシングすることによって、アモルファスカーボン層を設け、次いでＭＯＣＶＤによってＡｌＮ層を設けることにより、サファイア基板上と同様に結晶性の良いＧａＮ薄膜を作製することが可能となる。その結果、低コストで高性能な青色発光ダイオード素子が実現される。
　上記の多重量子井戸層１０４は、ＩｎxＧａ1-xＮ（ｘ＝０．１２）とＧａＮを５周期交互に積層して得られた。しかし、本発明はこれに限られない。０．０１≦ｘ≦０．２０としてもよく、積層回数も１周期（１回）以上１０周期（１０回以下）であってもよい。
　本発明にかかる発光ダイオード素子は、グラファイト基板上にアモルファスカーボン層を有し、ＭＯＣＶＤ法によって形成した結晶性の良いＡｌＮ層およびＧａＮ層を有し、照明、ディスプレイ等として有用である。本発明にかかる発光ダイオード素子の技術は、高周波やパワーデバイス用ＦＥＴ等の電子デバイス等の用途にも応用できる。
１　　　グラファイト基板
２　　　アモルファスカーボン層
３　　　ＡｌＮ層
１０１　サファイア基板
１０２　低温成長バッファ層
１０３　ｎ型ＧａＮクラッド層
１０４　（多重）量子井戸層
１０５　ｐ型ＧａＮクラッド層
１０６　ｐ型ＧａＮコンタクト層
１０７　ｐ側電極
１０８　ｎ側電極
１０９　ＺｎＯ透明電極

Claims (20)

  1. 　発光ダイオードを製造する方法であって、以下の工程（ａ）～工程（ｅ）を具備する：
    　グラファイト基板の表面を酸素アッシングすることによって、２０ｎｍ以上６０ｎｍ以下の厚みを有するアモルファスカーボン層を前記グラファイト基板の表面に形成する工程（ａ）、
    　前記アモルファスカーボン層上にＭＯＣＶＤ（有機金属気相成長法）によってＡｌＮ層を形成する工程（ｂ）、
    　前記ＡｌＮ層上に窒化物半導体からなるｎ型クラッド層を形成する工程（ｃ）、
    　前記ｎ型クラッド層上に窒化物半導体からなる量子井戸層を形成する工程（ｄ）、および
    　前記量子井戸層上に窒化物半導体からなるｐ型クラッド層を形成する工程（ｅ）。
  2. 　ｎ型クラッド層を形成する前に、前記ＡｌＮ層上に窒化物半導体からなるバッファ層を形成する工程をさらに有する、請求項１に記載の方法。
  3. 　ｐ側電極が透明である、請求項１に記載の方法。
  4. 　ｐ側電極が透明である、請求項２に記載の方法。
  5. 　前記量子井戸層が多重量子井戸層からなる、請求項１に記載の方法。
  6. 　前記量子井戸層が多重量子井戸層からなる、請求項４に記載の方法。
  7. 　以下を具備する基板：
    　グラファイト基板、
    　前記グラファイト基板上に形成された２０ｎｍ以上６０ｎｍ以下の厚みを有するアモルファスカーボン層、および
    　前記アモルファスカーボン層上に形成されたＡｌＮ層。
  8. 　基板を製造する方法であって、以下の工程（ａ）および工程（ｂ）を具備する：
    　グラファイト基板の表面を酸素アッシングし、２０ｎｍ以上６０ｎｍ以下の厚みを有するアモルファスカーボン層を前記グラファイト基板の表面に形成する工程（ａ）、および
    　前記アモルファスカーボン層上にＭＯＣＶＤ（有機金属気相成長法）によってＡｌＮ層を形成する工程（ｂ）。
  9. 　以下を具備する発光ダイオード：
    　グラファイト基板、
    　前記グラファイト基板上に形成されたアモルファスカーボン層、
    　前記アモルファスカーボン層上に形成されたＡｌＮ層、
    　前記ＡｌＮ層上に形成された窒化物半導体からなるｎ型クラッド層、
    　前記ｎ型クラッド層上に形成された窒化物半導体からなる量子井戸層、
    　前記量子井戸層上に形成された窒化物半導体からなるｐ型クラッド層、
    　前記ｐ型クラッド層に電気的に接続されたｐ側電極、および
    　前記ｎ型クラッド層に電気的に接続されたｎ側電極、
    　ここで、前記アモルファスカーボン層は２０ｎｍ以上６０ｎｍ以下の厚みを有する。
  10. 　前記ＡｌＮ層と前記ｎ型クラッド層との間に挟まれた窒化物半導体からなるバッファ層をさらに備える、請求項９に記載の発光ダイオード。
  11. 　ｐ側電極が透明である、請求項９に記載の発光ダイオード。
  12. 　ｐ側電極が透明である、請求項１０に記載の発光ダイオード。
  13. 　前記量子井戸層が多重量子井戸層からなる、請求項９に記載の発光ダイオード。
  14. 　前記量子井戸層が多重量子井戸層からなる、請求項１２に記載の発光ダイオード。
  15. 　発光ダイオードを用いて光を放射する方法であって、以下の工程（ａ）および工程（ｂ）を具備する：

    　発光ダイオードを用意する工程（ａ）、ここで、
    　前記発光ダイオードは、以下を具備する：
    　　グラファイト基板、
    　　前記グラファイト基板上に形成されたアモルファスカーボン層、
    　　前記アモルファスカーボン層上に形成されたＡｌＮ層、
    　　前記ＡｌＮ層上に形成された窒化物半導体からなるｎ型クラッド層、
    　　前記ｎ型クラッド層上に形成された窒化物半導体からなる量子井戸層、
    　　前記量子井戸層上に形成された窒化物半導体からなるｐ型クラッド層、
    　　前記ｐ型クラッド層に電気的に接続されたｐ側電極、および
    　　前記ｎ型クラッド層に電気的に接続されたｎ側電極、
    　　ここで、前記アモルファスカーボン層は２０ｎｍ以上６０ｎｍ以下の厚みを有し、

    　前記ｐ側電極およびｎ側電極の間に電圧を印加し、前記量子井戸層から光を放射する工程（ｂ）。
  16. 　ｎ型クラッド層を形成する前に、前記ＡｌＮ層上に窒化物半導体からなるバッファ層を形成する工程をさらに有する、請求項１５に記載の方法。
  17. 　ｐ側電極が透明である、請求項１５に記載の方法。
  18. 　ｐ側電極が透明である、請求項１６に記載の方法。
  19. 　前記量子井戸層が多重量子井戸層からなる、請求項１５に記載の方法。
  20. 　前記量子井戸層が多重量子井戸層からなる、請求項１８に記載の方法。


                                                                                
PCT/JP2010/006223 2009-10-20 2010-10-20 発光ダイオード素子およびその製造方法 WO2011048808A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2011502170A JP4724256B2 (ja) 2009-10-20 2010-10-20 発光ダイオード素子およびその製造方法
CN201080008170.4A CN102326266B (zh) 2009-10-20 2010-10-20 发光二极管元件及其制造方法
US13/036,651 US8063549B2 (en) 2009-10-20 2011-02-28 Light-emitting diode element and method for fabricating the same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009-241155 2009-10-20
JP2009241155 2009-10-20

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US13/036,651 Continuation US8063549B2 (en) 2009-10-20 2011-02-28 Light-emitting diode element and method for fabricating the same

Publications (1)

Publication Number Publication Date
WO2011048808A1 true WO2011048808A1 (ja) 2011-04-28

Family

ID=43900052

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2010/006223 WO2011048808A1 (ja) 2009-10-20 2010-10-20 発光ダイオード素子およびその製造方法

Country Status (4)

Country Link
US (1) US8063549B2 (ja)
JP (1) JP4724256B2 (ja)
CN (1) CN102326266B (ja)
WO (1) WO2011048808A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103924204A (zh) * 2014-04-25 2014-07-16 电子科技大学 一种在钛合金基片表面制备c轴取向氮化铝薄膜的方法
JP2016527167A (ja) * 2013-06-21 2016-09-08 ノルウェージャン ユニバーシティ オブ サイエンス アンド テクノロジー（エヌティーエヌユー） グラファイト基板上のｉｉｉ−ｖ族またはｉｉ−ｖｉ族化合物半導体膜

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102326262B (zh) 2009-10-21 2015-02-25 松下电器产业株式会社 太阳能电池及其制造方法
WO2011067893A1 (ja) * 2009-12-04 2011-06-09 パナソニック株式会社 基板およびその製造方法
GB201021112D0 (en) 2010-12-13 2011-01-26 Ntnu Technology Transfer As Nanowires
US9312436B2 (en) 2011-05-16 2016-04-12 Kabushiki Kaisha Toshiba Nitride semiconductor device, nitride semiconductor wafer, and method for manufacturing nitride semiconductor layer
CN103296161B (zh) * 2012-03-01 2016-01-27 上海蓝光科技有限公司 一种GaN基LED超晶格缓冲层结构及其制备方法
GB201211038D0 (en) 2012-06-21 2012-08-01 Norwegian Univ Sci & Tech Ntnu Solar cells
KR102360025B1 (ko) 2014-10-16 2022-02-08 삼성전자주식회사 비정질 탄소원자층의 형성방법 및 비정질 탄소원자층을 포함하는 전자소자
US9472719B2 (en) * 2015-02-18 2016-10-18 Epistar Corporation Light-emitting diode
CN108352424B (zh) 2015-07-13 2022-02-01 科莱约纳诺公司 石墨基板上生长的纳米线或纳米锥
AU2016292849B2 (en) 2015-07-13 2019-05-16 Crayonano As Nanowires/nanopyramids shaped light emitting diodes and photodetectors
US10714337B2 (en) 2015-07-31 2020-07-14 Crayonano As Process for growing nanowires or nanopyramids on graphitic substrates
WO2017039208A1 (ko) * 2015-09-03 2017-03-09 서울바이오시스주식회사 Zno 투명 전극을 갖는 발광 소자 및 그것을 제조하는 방법
KR102384658B1 (ko) * 2015-09-04 2022-04-21 서울바이오시스 주식회사 ZnO 투명 전극을 포함하는 발광 소자
CN108028297A (zh) * 2015-09-15 2018-05-11 加利福尼亚大学董事会 氧化锌在氮化镓上的多步沉积
GB201705755D0 (en) 2017-04-10 2017-05-24 Norwegian Univ Of Science And Tech (Ntnu) Nanostructure
CN108417672B (zh) * 2018-02-01 2019-07-19 华灿光电(苏州）有限公司 一种发光二极管外延片及其制备方法
KR20200100899A (ko) * 2019-02-18 2020-08-27 삼성디스플레이 주식회사 표시 장치
KR102722011B1 (ko) 2023-08-18 2024-10-24 류웅렬 하이브리드 발광소자의 제조방법 및 그에 의한 하이브리드 발광소자

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09283797A (ja) * 1996-02-16 1997-10-31 Toshiba Corp 半導体ｂｃｎ化合物を用いた半導体デバイス
JP2008263126A (ja) * 2007-04-13 2008-10-30 Oki Data Corp 半導体装置、該半導体装置の製造方法、ｌｅｄヘッド、及び画像形成装置
JP2009200207A (ja) * 2008-02-21 2009-09-03 Kanagawa Acad Of Sci & Technol 半導体基板、半導体素子、発光素子及び電子素子

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09283797A (ja) * 1996-02-16 1997-10-31 Toshiba Corp 半導体ｂｃｎ化合物を用いた半導体デバイス
JP2008263126A (ja) * 2007-04-13 2008-10-30 Oki Data Corp 半導体装置、該半導体装置の製造方法、ｌｅｄヘッド、及び画像形成装置
JP2009200207A (ja) * 2008-02-21 2009-09-03 Kanagawa Acad Of Sci & Technol 半導体基板、半導体素子、発光素子及び電子素子

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016527167A (ja) * 2013-06-21 2016-09-08 ノルウェージャン ユニバーシティ オブ サイエンス アンド テクノロジー（エヌティーエヌユー） グラファイト基板上のｉｉｉ−ｖ族またはｉｉ−ｖｉ族化合物半導体膜
CN103924204A (zh) * 2014-04-25 2014-07-16 电子科技大学 一种在钛合金基片表面制备c轴取向氮化铝薄膜的方法
CN103924204B (zh) * 2014-04-25 2015-12-30 电子科技大学 一种在钛合金基片表面制备c轴取向氮化铝薄膜的方法

Also Published As

Publication number Publication date
CN102326266B (zh) 2015-07-01
CN102326266A (zh) 2012-01-18
JPWO2011048808A1 (ja) 2013-03-07
US8063549B2 (en) 2011-11-22
US20110148284A1 (en) 2011-06-23
JP4724256B2 (ja) 2011-07-13

Similar Documents

Publication Publication Date Title
JP4724256B2 (ja) 発光ダイオード素子およびその製造方法
JP4718652B2 (ja) 太陽電池およびその製造方法
TWI413279B (zh) Iii族氮化物半導體發光元件及其製造方法、以及燈
KR101067122B1 (ko) Ⅲ족 질화물 반도체의 제조 방법, ⅲ족 질화물 반도체 발광 소자의 제조 방법 및 ⅲ족 질화물 반도체 발광 소자, 및 램프
KR101074178B1 (ko) Ⅲ족 질화물 화합물 반도체 발광 소자의 제조 방법, 및 ⅲ족 질화물 화합물 반도체 발광 소자, 및 램프
JPH05343741A (ja) 窒化ガリウム系半導体素子及びその製造方法
JP2001160627A (ja) Ｉｉｉ族窒化物系化合物半導体発光素子
TW200901513A (en) Method for producing group III nitride semiconductor light emitting device, group III nitride semiconductor light emitting device, and lamp
JP4949540B2 (ja) 太陽電池及びその製造法
KR101852519B1 (ko) 광학 소자의 제조 방법
JP2012079824A (ja) 積層半導体および積層半導体の製造方法
JP2011258631A (ja) 発光ダイオード素子およびその製造方法
JP2009016505A (ja) Ｉｉｉ族窒化物化合物半導体発光素子
CN109301048A (zh) 一种氮化镓基发光二极管外延片及其生长方法
JP2008135463A (ja) Ｉｉｉ族窒化物半導体の製造方法、ｉｉｉ族窒化物半導体発光素子の製造方法、及びｉｉｉ族窒化物半導体発光素子、並びにランプ
TW201528441A (zh) 氮化物半導體元件之製造方法
CN109192827B (zh) 一种氮化镓基发光二极管外延片及其生长方法
JP2995186B1 (ja) 半導体発光素子
JPH09148626A (ja) ３−５族化合物半導体の製造方法
JP2011108963A (ja) 半導体基板およびその製造方法
JP2011108962A (ja) フォトダイオードおよびその製造方法
JP2004200723A (ja) ３−５族化合物半導体の結晶性向上方法
TW202307294A (zh) 紫外線發光元件用磊晶晶圓及其製造方法
JP2008098568A (ja) 窒化ガリウム系化合物半導体の製造方法及び発光素子の製造方法並びに発光素子
CN109309148A (zh) 一种发光二极管的外延片的制备方法

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 201080008170.4

Country of ref document: CN

WWE Wipo information: entry into national phase

Ref document number: 2011502170

Country of ref document: JP

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 10824660

Country of ref document: EP

Kind code of ref document: A1

122 Ep: pct application non-entry in european phase

Ref document number: 10824660

Country of ref document: EP

Kind code of ref document: A1