[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

WO2010035559A1 - 積層コイル部品 - Google Patents

積層コイル部品 Download PDF

Info

Publication number
WO2010035559A1
WO2010035559A1 PCT/JP2009/061458 JP2009061458W WO2010035559A1 WO 2010035559 A1 WO2010035559 A1 WO 2010035559A1 JP 2009061458 W JP2009061458 W JP 2009061458W WO 2010035559 A1 WO2010035559 A1 WO 2010035559A1
Authority
WO
WIPO (PCT)
Prior art keywords
magnetic ceramic
inner conductor
coil component
outer layer
ceramic element
Prior art date
Application number
PCT/JP2009/061458
Other languages
English (en)
French (fr)
Inventor
充 上田
正晴 河野上
大喜 橋本
辰哉 水野
Original Assignee
株式会社村田製作所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社村田製作所 filed Critical 株式会社村田製作所
Priority to JP2010505494A priority Critical patent/JP5195904B2/ja
Priority to CN2009801006816A priority patent/CN101821822B/zh
Priority to KR1020107006268A priority patent/KR101105653B1/ko
Publication of WO2010035559A1 publication Critical patent/WO2010035559A1/ja
Priority to US12/778,694 priority patent/US7889044B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F17/0013—Printed inductances with stacked layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/04—Fixed inductances of the signal type  with magnetic core

Definitions

  • At least one of the second outer layer regions between the lower surface of the outermost layer and the lower surface of the magnetic ceramic element has a pore area ratio of less than 5%. It is characterized by.
  • both the first and second outer layer regions have a pore area ratio of less than 5%.
  • the pore area ratio of the magnetic ceramic constituting the side gap portion which is a region between the side portion of the inner conductor and the side surface of the magnetic ceramic element, can be in the range of 6 to 20%.
  • the entire magnetic ceramic constituting the central region may be a magnetic ceramic having a pore area ratio of 6 to 20%.
  • a thickness dimension which is a dimension in the stacking direction and a width dimension which is a dimension in a direction orthogonal to the stacking direction are different.
  • the outer layer region on the mounting surface side facing the mounting substrate on which the laminated coil component is mounted is thicker than the other outer layer region, and the outer layer on the mounting surface side It is desirable that the pore area ratio of the region be less than 5%.
  • the central region in the stacking direction sandwiched between the outer layer regions has a region with a pore area ratio of 6 to 20% that reaches the inner conductor from the side surface of the magnetic ceramic element. Since at least one of the first and second outer layer regions positioned so as to sandwich the region is a dense one having a pore area ratio of less than 5%, the dense outer layer region is located on the mounting surface side facing the mounting substrate.
  • the central region has a region with a pore area ratio of 6 to 20% that reaches the inner conductor from the side surface of the magnetic ceramic element, the magnetic ceramic element is immersed in an acidic solution to form the magnetic ceramic element.
  • the acidic solution By causing the acidic solution to reach the interface of the inner conductor, it becomes possible to efficiently cut the bond between the inner conductor and the magnetic ceramic at the interface. Therefore, the gap between the inner conductor and the magnetic ceramic is not dissipated at the interface between the inner conductor and the magnetic ceramic around the inner conductor, and the interface between the inner conductor and the magnetic ceramic is dissociated.
  • Highly reliable multilayer coil component that suppresses and prevents stress from being applied, has high characteristics, has little variation in characteristics, has low resistance, and can suppress and prevent disconnection of internal conductors due to surges, etc. It becomes possible to provide.
  • both the first and second outer layer regions dense outer layer regions having a pore area ratio of less than 5%, it becomes possible to mount without causing a problem in the direction of the front and back.
  • the invention can be made more effective.
  • the magnetic ceramic constituting the central region only needs to have a region with a pore area ratio of 6 to 20% reaching the internal conductor from the side surface of the magnetic ceramic element.
  • the pore area ratio of the magnetic ceramic constituting the side gap portion is in the range of 6 to 20%, the acidic solution can reach the interface between the magnetic ceramic and the inner conductor more reliably.
  • setting the pore area ratio of the side gap portion to 6 to 20% takes into consideration the combination of the magnetic ceramic green sheet and the conductive paste for forming the inner conductor, which is used in the manufacturing process of the ordinary laminated coil component. It is possible and effective to implement efficiently.
  • the entire magnetic material may be a magnetic ceramic having a pore area ratio of 6 to 20%.
  • the central region is formed by laminating magnetic ceramic green sheets that have a pore area ratio of 6 to 20% after firing, so that the entire center can be made porous without requiring any complicated manufacturing process. It is significant that the region can be easily and reliably formed.
  • the surface (upper and lower surfaces) on which the outer layer region of the magnetic ceramic element is disposed is not formed without particularly attaching a direction identification mark.
  • the surface (side surface) can be identified, and the laminated coil component can be reliably mounted in such a posture that the surface on which the outer layer region is disposed faces the mounting substrate.
  • the outer layer region on the mounting surface side facing the mounting substrate on which the laminated coil component is mounted is thicker than the other outer layer region, and the outer layer on the mounting surface side
  • the laminated coil component as a whole is reduced in height, and the flux in the solder paste is surely suppressed and prevented from being absorbed by the magnetic ceramic element. Is possible.
  • FIG. 1 It is front sectional drawing which shows the structure of the laminated coil component concerning Example 1 of this invention. It is a disassembled perspective view which shows the manufacturing method of the laminated coil component concerning Example 1 of this invention. It is side surface sectional drawing which shows the structure of the laminated coil component concerning Example 1 of this invention. It is a figure which shows the state which mounted the multilayer coil component concerning Example 1 of this invention on the mounting board
  • FIG. 1 is a cross-sectional view showing a configuration of a laminated coil component (a laminated impedance element in this embodiment 1) according to an embodiment (Example 1) of the present invention
  • FIG. 2 is an exploded perspective view showing a manufacturing method thereof
  • FIG. FIG. 2 is a side sectional view showing the configuration of the laminated coil component of FIG. 1. It is.
  • a conductive paste for forming an external electrode is applied to both ends of a magnetic ceramic element (sintered element) 3 having a spiral coil 4 inside, dried, and then baked at 750 ° C.
  • External electrodes 5a and 5b were formed.
  • the conductive paste for forming the external electrode Ag powder having an average particle diameter of 0.8 ⁇ m, B-Si—K-based glass frit having an average particle diameter of 1.5 ⁇ m and varnish having excellent plating resistance are used. A conductive paste blended with a solvent was used. And the external electrode formed by baking this electroconductive paste was a precise
  • the laminated coil component (laminated impedance element) 10 having the structure shown in FIGS. 1 and 3 is obtained.
  • an acidic solution having a pH of 4 containing nickel sulfate at a rate of about 300 g / L, nickel chloride at a rate of about 50 g / L, boric acid at a rate of about 35 g / L was used as the Ni plating solution.
  • an acidic solution containing about 70 g / L of tin sulfate and about 100 g / L of ammonium sulfate and having a pH of 5 was used as the Sn plating solution.
  • FIG. 4 shows a state where the laminated coil component is mounted on the mounting substrate.
  • the pores of the outer layer regions 9 a and 9 b constituting the magnetic ceramic element 3 are formed.
  • the area ratio is as low as less than 5%, and the flux in the solder paste used in the reflow soldering process is not absorbed by the outer layer region (the lower outer layer region 9a in the state of FIG. 4), so that the solder is surely It has been confirmed that the laminated coil component 10 is melted and securely mounted at a predetermined position (that is, it has excellent self-alignment properties).
  • an acidic plating solution enters the interface between the magnetic ceramic and the internal conductor from the side gap portion of the magnetic ceramic element, and the interface between the internal conductor and the magnetic ceramic It has been confirmed that since the coupling at is cut, the stress applied to the magnetic ceramic around the inner conductor is relaxed, and a multilayer coil component having high impedance and other characteristics and little variation is obtained.
  • FIG. 5 is a side sectional view showing a laminated coil component according to another embodiment (Example 2) of the present invention.
  • the thickness dimension T is preferably less than 0.5 mm, specifically 0.3 mm, for example.
  • Other configurations are the same as those of the laminated coil component of the first embodiment.
  • the laminated coil component can be manufactured by the same method as in the first embodiment except that the number of laminated ceramic green sheets for the upper and lower outer layer regions is reduced.
  • the dense outer layer region can be mounted easily and reliably in a posture in which the dense outer layer region faces the mounting substrate.
  • the thickness dimension T is smaller than the width dimension W, it is possible to reduce the height, and from the shape, the upper and lower surfaces and the side surfaces of the magnetic ceramic element 3 are formed. Can be identified.
  • the thick outer layer region 9b faces the mounting substrate.
  • the outer layer region on the lower surface facing the mounting substrate at the time of mounting only needs to be formed of a dense magnetic ceramic, and the upper surface is the upper surface.
  • the outer layer region is not necessarily a dense magnetic ceramic layer having a pore area ratio of 5% or less.
  • the same effect as that of the laminated coil component of the third embodiment can be obtained.
  • the outer layer region on the upper surface side is not necessarily a dense magnetic ceramic layer having a pore area ratio of 5% or less.
  • Example 1 the ceramic green sheet for the central region used as the ceramic green sheet for the outer layer region in Example 1 (which becomes a dense magnetic ceramic with a pore area ratio of 4% after sintering) and Using the same ceramic green sheet, a multilayer coil component (Comparative Example 1) was produced using the same ceramic green sheet as the ceramic green sheet for the outer layer region.
  • a cross section (hereinafter referred to as “WT plane”) defined by the width direction and thickness direction of a magnetic ceramic element is mirror-polished, and a surface subjected to focused ion beam processing (FIB processing) is obtained.
  • the pore area ratio in the magnetic ceramic was measured with a scanning electron microscope (SEM).
  • the pore area ratio was determined by the following method: a) Determine the measurement range. If it is too small, an error due to the measurement location occurs. (In this example, it was 22.85 ⁇ m ⁇ 9.44 ⁇ m) b) If the magnetic ceramic and the pore are difficult to distinguish, adjust the brightness and contrast. c) Perform binarization and extract only pores. If the “color extraction” of the image processing software WINROOF is not complete, it is manually compensated. d) If a part other than the pore is extracted, the part other than the pore is deleted. e) The total area, the number, the area ratio of the pores, and the area of the measurement range are measured by “total area / number measurement” of the image processing software.
  • the pore area ratio in the present invention is a value measured as described above.
  • the ceramic green sheet for the central region the same ceramic green sheet as the ceramic green sheet for the outer layer region (which becomes a dense magnetic ceramic with a pore area ratio of 4% after sintering) was prepared.
  • the laminated coil component Comparative Example 1
  • the impedance value is low. This is because the pore area ratio of the side gap part is as low as 4%, and the plating solution cannot enter the magnetic ceramic element from the side gap part in the plating process to the external electrode, and the internal conductor and the surrounding magnetic ceramic Since these bonds are not cut, stress is applied to the magnetic ceramic, and the characteristics are deteriorated.
  • the ceramic green sheet for the central region and the ceramic green sheet for the outer layer region have different conditions (in the above examples, the pulverization time of the calcined product by the ball mill is different from the ceramic green sheet for the central region. 16 hours in the case of the sheet, and 32 hours in the case of the ceramic green sheet for the outer layer region), so that the pore area ratio of the side gap portion becomes a predetermined value or more.
  • the sintering shrinkage rate of the magnetic ceramic is larger than the sintering shrinkage rate of the inner conductor, and the pore area ratio of the side gap portion is reduced to 6 to 20% due to the difference in the sintering shrinkage rate of the two. It is also possible to configure so that. In this case, assuming that the shrinkage rate of the magnetic ceramic is larger than the shrinkage rate of the internal conductor, the pore shrinkage rate of the side gap portion is set to 0 to 15%. Can be made 6 to 20%.
  • it is formed by, for example, transferring a ceramic layer formed by printing (coating) a ceramic slurry on a carrier film onto a table and printing (coating) an electrode paste on the carrier film. It is also possible to manufacture by a so-called sequential transfer method in which the electrode paste layer is transferred and this is repeated to form a laminated body having the configuration as shown in each example.
  • the laminated coil component of the present invention can be manufactured by other methods, and the specific manufacturing method is not particularly limited.
  • the present invention is not limited to the above embodiment in other respects as well.
  • the value of the pore area ratio of the magnetic ceramic element constituting the outer layer region, the thickness of the inner conductor, the thickness of the magnetic ceramic layer, the product Various applications and modifications can be made within the scope of the invention with respect to dimensions, firing conditions of the laminate (magnetic ceramic element), and the like.
  • the present invention can be widely applied to various laminated coil components including a laminated impedance element and a laminated inductor having a configuration in which a coil is provided in a magnetic ceramic.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Coils Or Transformers For Communication (AREA)

Abstract

　磁性体セラミック素子の少なくとも一部を、ポーラスな磁性体セラミックから形成した場合にも、はんだ付け工程でフラックスを吸収して、はんだの溶融性やセルフアライメント性を損なうことのない積層コイル部品を提供する。 　内部導体２とその周囲の磁性体セラミック１１との界面には空隙が存在せず、かつ、界面は解離しており、内部導体２の上側最外層と下側最外層の間に位置する中央領域７を構成する磁性体セラミックは、磁性体セラミック素子の側面３ａから内部導体に達する、ポア面積率６～２０％の領域（サイドギャップ部８）を有し、中央領域の上側の第１の外層領域９ａ、および、中央領域の下側の第２の外層領域９ｂのうちの少なくとも一方（実装基板の搭載面側の外層領域）は、ポア面積率が５％未満となるように構成する。 　磁性体セラミック素子の厚み寸法Ｔと幅寸法Ｗとを異ならせ、方向性が識別できるようにする。

Description

積層コイル部品
　本発明は、磁性体セラミック層と、Ａｇを主成分とするコイル形成用の内部導体とを積層したセラミック積層体を焼成することにより形成される、磁性体セラミック素子の内部に螺旋状コイルが配設された構造を有する積層コイル部品に関する。
　近年、電子部品の小型化への要求が大きくなり、コイル部品に関しても、その主流は積層型のものに移りつつある。
　ところで、磁性体セラミックと内部導体を同時焼成して得られる積層コイル部品は、磁性体セラミック層と内部導体層との間で熱膨張係数の違いから発生する内部応力が、磁性体セラミックの磁気特性を低下させ、積層コイル部品のインピーダンス値の低下やばらつきを引き起こすという問題点がある。
　そこで、このような問題点を解消するために、焼成後の磁性体セラミック素子を酸性のめっき液中に浸漬処理して、磁性体セラミック層と内部導体層との間に空隙を設けることにより、内部導体層による磁性体セラミック層への応力の影響を回避して、インピーダンス値の低下やばらつきを解消するようにした積層型インピーダンス素子が提案されている（特許文献１）。
　しかしながら、この特許文献１の積層型インピーダンス素子においては，磁性体セラミック素子をめっき液に浸漬して、内部導体層が磁性体セラミック素子の表面に露出する部分からめっき液を内部に浸透させることにより、磁性体セラミック層と内部導体層の間に不連続な空隙を形成するようにしていることから、磁性体セラミック層間に内部導体層と空隙が形成されることになり、内部導体層が細って，磁性体セラミック層間に占める内部導体層の割合が小さくならざるを得ないのが実情である。
　そのため、直流抵抗の低い製品をことが困難になるという問題点がある。特に寸法が、１．０ｍｍ×０．５ｍｍ×０．５ｍｍの製品や、０．６ｍｍ×０．３ｍｍ×０．３ｍｍの製品などのように小型の製品になると、磁性体セラミック層を薄くすることが必要になり、磁性体セラミック層間に内部導体層と空隙の両方を設けつつ、内部導体層を厚く形成することが困難になるため、直流抵抗の低減を図ることができなくなるばかりでなく、サージなどによる内部導体層の断線が発生しやすくなり、十分な信頼性を確保することができなくなるという問題点がある。
特開２００４－２２７９８号公報
　本発明は、上記課題を解決するものであり、積層コイル部品を構成する磁性体セラミック層と内部導体層の間に従来のような空隙を形成することなく、磁性体セラミック層と内部導体層の間で、焼成収縮挙動や熱膨張係数の違いから発生する内部応力の問題を緩和することが可能で、直流抵抗が低く、かつサージなどによる内部導体の断線が発生しにくい、信頼性の高い積層コイル部品であって、さらに、セルフアライメント性も確保することが可能で、実装性に優れた積層コイル部品を提供することを目的とする。
　上記課題を解決するために、本発明（請求項１）の積層コイル部品は、
　磁性体セラミック層を積層することにより形成され、Ａｇを主成分とするコイル形成用の内部導体を備えたセラミック積層体を焼成することにより形成された磁性体セラミック素子の内部に、前記内部導体を層間接続させることにより形成された螺旋状コイルを有する積層コイル部品であって、
　前記内部導体と前記内部導体の周囲の磁性体セラミックとの界面には空隙が存在せず、
　前記内部導体と前記磁性体セラミックとの界面が解離し、
　前記磁性体セラミック素子内の、前記内部導体の上側最外層と下側最外層の間に位置する中央領域を構成する磁性体セラミックは、前記磁性体セラミック素子の側面から前記内部導体に達する、ポア面積率６～２０％の領域を有しており、かつ、
　前記磁性体セラミック素子内の前記内部導体の上側最外層の上面と、前記磁性体セラミック素子の上面との間の第１の外層領域、および、前記磁性体セラミック素子内の前記内部導体の下側最外層の下面と、前記磁性体セラミック素子の下面との間の第２の外層領域の少なくとも一方は、ポア面積率が５％未満であること　
　を特徴としている。
　本発明の積層コイル部品においては、前記第１および第２の外層領域のいずれもが、ポア面積率５％未満であることが望ましい。
　前記内部導体の側部と、前記磁性体セラミック素子の側面との間の領域であるサイドギャップ部を構成する磁性体セラミックのポア面積率を、６～２０％の範囲とすることができる。
　また、前記中央領域を構成する磁性体セラミックの全体を、ポア面積率６～２０％の磁性体セラミックとしてもよい。
　また、前記磁性体セラミック素子の互いに対向する一対の側面のそれぞれに、前記螺旋状コイルの一対の端部の一方が引き出されている場合において、前記螺旋状コイルの端部が引き出された側面から前記磁性体セラミック素子をみた場合の、積層方向寸法である厚み寸法と、積層方向に直交する方向の寸法である幅寸法とを異ならせることが好ましい。
　また、前記第１および第２の外層領域のうち、積層コイル部品が搭載される実装基板と対向する搭載面側の外層領域の厚みが他方の外層領域より厚く、かつ、該搭載面側の外層領域のポア面積率を５％未満となるようにすることが望ましい。
　本発明の積層コイル部品は、外層領域に挟まれた、積層方向における中央領域が、磁性体セラミック素子の側面から前記内部導体に達する、ポア面積率６～２０％の領域を有する一方、上記中央領域を挟み込むように位置する第１および第２の外層領域の少なくとも一方を、ポア面積率が５％未満の緻密なものとしているので、緻密な外層領域が、実装基板と対向する搭載面側の外層領域となるような姿勢で実装を行うことにより、例えば、はんだリフローによる実装時に、はんだペースト中のフラックスが磁性体セラミック素子に吸収されてしまうことを防止することが可能になる。したがって、はんだ付け工程におけるはんだの溶融性やセルフアライメント性が良好で、実装性に優れた積層コイル部品を提供することが可能になる。
　また、中央領域は、磁性体セラミック素子の側面から内部導体に達する、ポア面積率６～２０％の領域を有していることから、磁性体セラミック素子を酸性溶液に浸漬して磁性体セラミックと内部導体の界面に酸性溶液を到達させることにより、界面における内部導体と磁性体セラミックとの結合を効率よく切断することが可能になる。したがって、内部導体と前記内部導体の周囲の磁性体セラミックとの界面には空隙を存在させることなく、内部導体と磁性体セラミックとの界面が解離した状態として、内部導体の周囲の磁性体セラミックに応力が加わることを抑制、防止して、高特性で、しかも特性にばらつきが少なく、低抵抗で、サージなどによる内部導体の断線を抑制、防止することが可能な、信頼性の高い積層コイル部品を提供することが可能になる。
　また、第１および第２の外層領域の両方を、ポア面積率が５％未満の緻密な外層領域とすることにより、表裏の方向性を問題とすることなく実装することが可能になり、本発明をより実効あらしめることができる。
　また、本発明においては、中央領域を構成する磁性体セラミックは、磁性体セラミック素子の側面から前記内部導体に達する、ポア面積率６～２０％の領域をその一部に有していればよいが、サイドギャップ部を構成する磁性体セラミックのポア面積率を、６～２０％の範囲とすることにより、磁性体セラミックと内部導体の界面に酸性溶液をより確実に到達させることが可能になる。
　また、サイドギャップ部のポア面積率を６～２０％にすることは、通常の積層コイル部品の製造工程で用いられる、磁性体セラミックグリーンシートと内部導体形成用の導電性ペーストの組み合わせを考慮することにより効率よく実現することが可能で有意義である。
　また、上述のように、本発明においては、磁性体セラミック素子の側面から内部導体に達する、ポア面積率６～２０％の領域をその一部に有していればよいが、中央領域を構成する磁性体の全体を、ポア面積率６～２０％の磁性体セラミックとしてもよい。
　この場合、焼成後にポア面積率６～２０％となるような磁性体セラミックグリーンシートを積層して中央領域を構成することにより、特に複雑な製造プロセスを必要とすることなく、全体がポーラスな中央領域を容易かつ確実に形成することができて有意義である。
　また、磁性体セラミック素子の厚み寸法と幅寸法とを異ならせることにより、特に方向識別マークを付すことなく、磁性体セラミック素子の外層領域が配設された面（上下面）と形成されていない面（側面）とを識別することが可能になり、外層領域が配設された面が実装基板と対向するような姿勢で積層コイル部品を確実に実装することが可能になる。
　また、第１および第２の外層領域のうち、積層コイル部品が搭載される実装基板と対向する搭載面側の外層領域の厚みを、他方の外層領域より厚く、かつ、該搭載面側の外層領域のポア面積率を５％未満とすることにより、積層コイル部品全体として低背化を図りつつ、はんだペースト中のフラックスが磁性体セラミック素子に吸収されてしまうことを確実に抑制、防止することが可能になる。
本発明の実施例１にかかる積層コイル部品の構成を示す正面断面図である。 本発明の実施例１にかかる積層コイル部品の製造方法を示す分解斜視図である。 本発明の実施例１にかかる積層コイル部品の構成を示す側面断面図である。 本発明の実施例１にかかる積層コイル部品を実装基板上に実装した状態を示す図である。 本発明の他の実施例（実施例２）にかかる積層コイル部品の構成を示す側面断面図である。 本発明のさらに他の実施例（実施例３）にかかる積層コイル部品の構成を示す側面断面図である。 本発明のさらに他の実施例（実施例４）にかかる積層コイル部品の構成を示す正面断面図である。
　１　　　　　　　　磁性体セラミック層
　２　　　　　　　　内部導体
　２ａ　　　　　　　上側最外層の内部導体
　２ｂ　　　　　　　下側最外層の内部導体
　２ｓ　　　　　　　内部導体の側部
　３　　　　　　　　磁性体セラミック素子
　３ａ　　　　　　　磁性体セラミック素子の側面
　４　　　　　　　　螺旋状コイル
　４ａ，４ｂ　　　　螺旋状コイルの両端部
　５ａ，５ｂ　　　　外部電極
　７　　　　　　　　中央領域
　８　　　　　　　　サイドギャップ部
　９ａ　　　　　　　第１の外層領域
　９ｂ　　　　　　　第２の外層領域
　１０　　　　　　　積層コイル部品（積層インピーダンス素子）
　１１　　　　　　　磁性体セラミック
　２１　　　　　　　中央領域用のセラミックグリーンシート
　２１ａ　　　　　　外層領域用のセラミックグリーンシート
　２２　　　　　　　内部導体パターン（コイルパターン）
　２３　　　　　　　積層体（未焼成の磁性体セラミック素子）
　２４　　　　　　　ビアホール
　３１　　　　　　　実装基板
　３２　　　　　　　ランド
　３３　　　　　　　はんだ
　Ｌ　　　　　　　　長さ寸法
　Ｔ　　　　　　　　厚み寸法
　Ｗ　　　　　　　　幅寸法
　以下、本発明の実施例を示して、本発明の特徴とするところをさらに詳しく説明する。
　図１は本発明の一実施例（実施例１）にかかる積層コイル部品（この実施例１では積層インピーダンス素子）の構成を示す断面図、図２はその製造方法を示す分解斜視図、図３は図１の積層コイル部品の構成を示す側面断面図である。
である。
　この積層コイル部品１０は、磁性体セラミック層１と、Ａｇを主成分とするコイル形成用の内部導体２とを積層した積層体を焼成する工程を経て製造されており、磁性体セラミック素子３の内部に螺旋状コイル４を備えている。
　また、磁性体セラミック素子３の両端部には、螺旋状コイル４の両端部４ａ，４ｂと導通するように一対の外部電極５ａ，５ｂが配設されている。
　また、この積層コイル部品１０においては、内部導体２と、その周囲の磁性体セラミック１１との界面には空隙が存在せず、内部導体２とその周囲の磁性体セラミック１１とは、ほぼ密着しているが、内部導体２と磁性体セラミック１１とが界面で解離した状態となるように構成されている。
　また、磁性体セラミック素子３の、上側最外層の内部導体２ａと下側最外層の内部導体２ｂ間に位置する中央領域７の、少なくとも内部導体２の側部２ｓと、磁性体セラミック素子３の側面３ａとの間の領域であるサイドギャップ部８は、ポア面積率が６～２０％（この実施例１の積層型コイル部品では１８％）のポーラスな磁性体セラミックから構成されている。
　そして、この積層コイル部品１０においては、磁性体セラミック素子３内の上側最外層の内部導体２ａの上面と、磁性体セラミック素子３の上面との間の第１の外層領域９ａ、および、磁性体セラミック素子３内の下側最外層の内部導体２ｂの下面と、磁性体セラミック素子３の下面との間の第２の外層領域９ｂは、ポア面積率が５％未満（この実施例１の積層コイル部品１０では４％）の密な磁性体セラミックから構成されている。
　また、内部導体２と、その周囲の磁性体セラミック１１との界面には空隙が存在せず、内部導体２とその周囲の磁性体セラミック１１とは、ほぼ密着しているが、内部導体２と磁性体セラミック１１とが界面で解離した状態となるように構成されている。
　なお、この実施例の積層コイル部品１０の寸法は、長さ寸法Ｌ＝１．０ｍｍ、厚み寸法Ｔ＝０．５ｍｍ、幅方向寸法Ｗ＝０．５ｍｍである。
　そして、この積層コイル部品１０においては、内部導体２と磁性体セラミック１１との界面に空隙がない状態で、内部導体２と磁性体セラミック１１の界面が解離しているため、内部導体を細らせることなく、内部導体の周囲の磁性体セラミックに加わる応力が緩和された積層コイル部品１０を得ることができる。したがって、特性のばらつきが少なく、直流抵抗を低減することが可能で、サージなどによる内部導体の断線が発生しにくい、高信頼性の積層コイル部品を得ることができる。
　次に、この積層コイル部品１０の製造方法について説明する。
　(１)Ｆｅ2Ｏ3を４８．０ｍｏｌ％、ＺｎＯを２９．５ｍｏｌ％、ＮｉＯを１４．５ｍｏｌ％、ＣｕＯを８．０ｍｏｌ％の比率で秤量した磁性体原料を調製し、ボールミルにて４８時間の湿式混合を行った。次に、湿式混合したスラリーをスプレードライヤーにより乾操し、７００℃にて２時間仮焼した。
　得られた仮焼物をボールミルにて１６時間湿式粉砕し、粉砕終了後にバインダーを所定量混合し、セラミックスラリーを得た。それから、このセラミックスラリーをシート状に成形して、厚み２５μｍの中央領域用のセラミックグリーンシートを作製した。
　また、上記仮焼物と同じ仮焼物をボールミルで３２時間湿式粉砕し、粉砕終了後にバインダーを所定量混合し、セラミックスラリーを得た。それから、このセラミックスラリーをシート状に成形して、厚み２５μｍの外層領域用のセラミックグリーンシートを作製した。
　(２)次に、中央領域用のセラミックグリーンシートの所定の位置にビアホールを形成した後、セラミックグリーンシートの表面に内部導体形成用の導電性ペーストを印刷して、厚みが１６μｍのコイルパターン（内部導体パターン）を形成した。
　なお、上記導電性ペーストとしては、不純物元素が０．１重量％以下のＡｇ粉末と、ワニスと、溶剤とを配合してなり、Ａｇ含有率が８５重量％の導電性ペーストを用いた。
　(３)次に、図２に模式的に示すように、内部導体パターン（コイルパターン）２２が形成された、中央領域用のセラミックグリーンシート２１を複数枚積層して圧着し、さらにその上下両面側にコイルパターンが形成されていない、外層領域用のセラミックグリーンシート２１ａを積層した後、１０００ｋｇｆ／ｃｍ2で圧着することにより、積層体（未焼成の磁性体セラミック素子）２３を得た。なお、各セラミックグリーンシートの積層方法などに特別の制約はない。
　この未焼成の磁性体セラミック素子２３は、その内部に、各内部導体パターン（コイルパターン）２２がビアホール２４により接続されてなる積層型の螺旋状コイルを備えている。なお、コイルのターン数は７．５ターンとした。
　(４)それから圧着ブロックを所定のサイズにカットし、脱バインダーを行った後、８６０℃で焼結させることにより、内部に螺旋状コイルを備えた磁性体セラミック素子を得た。
　このときの内部導体２の側部２ｓと、磁性体セラミック素子３の側面３ａとの間のサイドギャップ部８のポア面積率は１８％であることが確認されている。
　また、磁性体セラミック素子３内の上側最外層の内部導体２ａの上面と、磁性体セラミック素子３の上面との間の第１の外層領域９ａ、および、磁性体セラミック素子３内の下側最外層の内部導体２ｂの下面と、磁性体セラミック素子３の下面との間の第２の外層領域９ｂは、いずれもポア面積率が４％の緻密な磁性体セラミック層であることが確認されている。
　(５)それから、内部に螺旋状コイル４を備えた磁性体セラミック素子（焼結素子）３の両端部に外部電極形成用の導電性ペーストを塗布して乾燥した後、７５０℃で焼き付けることにより外部電極５ａ，５ｂ（図１参照）を形成した。
　なお、外部電極形成用の導電性ペーストとしては、平均粒径が０．８μｍのＡｇ粉末と耐めっき性に優れたＢ－Ｓｉ－Ｋ系の平均粒径が１．５μｍのガラスフリットとワニスと溶剤とを配合した導電性ペーストを用いた。そして、この導電性ペーストを焼き付けることにより形成された外部電極は、以下のめっき工程でめっき液によって侵食されにくい緻密なものであった。
　(６)それから、形成された外部電極５ａ，５ｂに、Ｎｉめっき、Ｓｎめっきを行い、下層にＮｉめっき膜層、上層にＳｎめっき膜層を備えた２層構造のめっき膜を形成した。これにより、図１，図３に示すような構造を有する積層コイル部品（積層インピーダンス素子）１０が得られる。
　なお、上記めっき工程では、Ｎｉめっき液として、硫酸ニッケルを約３００ｇ／Ｌ、塩化ニッケルを約５０ｇ／Ｌ、ホウ酸を約３５ｇ／Ｌの割合で含み、ｐＨが４の酸性の溶液を用いた。
　また、Ｓｎめっき液として、硫酸スズを約７０ｇ／Ｌ、硫酸アンモニウムを約１００ｇ／Ｌの割合で含み、ｐＨが５の酸性の溶液を用いた。
　それから、上述のようにして作製した、積層コイル部品を実装基板上にリフローはんだ付けの方法で実装した。図４に積層コイル部品を実装基板上に実装した状態を示す。
　図４に示すように、この実施例１の積層コイル部品１０を、実装基板３１のランド３２上にはんだ３３を介して実装した場合、磁性体セラミック素子３を構成する外層領域９ａ，９ｂのポア面積率が５％未満と低く、リフローはんだ付けの工程で用いたはんだペースト中のフラックスが外層領域（図４の状態では下側の外層領域９ａ）に吸収されることがなく、はんだが確実に溶融し、積層コイル部品１０が所定の位置に確実に実装されること（すなわち、セルフアライメント性に優れていること）が確認されている。
　また、外部電極にＮｉめっき、Ｓｎめっきを行う工程で、磁性体セラミック素子のサイドギャップ部から磁性体セラミックと内部導体の界面に酸性のめっき液が浸入して、内部導体と磁性体セラミックの界面における結合が切断されるため、内部導体の周囲の磁性体セラミックに加わる応力が緩和され、インピーダンスなどの特性が高く、かつ、ばらつきの少ない積層型コイル部品が得られることが確認されている。
　また、この実施例１の積層コイル部品を構成する磁性体セラミック素子の端面を収束イオンビーム加工（ＦＩＢ加工）して内部導体を露出させた後、加工面を走査電子顕微鏡（ＳＥＭ）により観察したところ、磁性体セラミックと内部導体との界面には空隙が形成されていないことが確認された。
　また、図５は、本発明の他の実施例（実施例２）にかかる積層コイル部品を示す側面断面図である。
　この積層コイル部品１０は、図５に示すように、積層方向寸法である厚み寸法Ｔと、積層方向に直交する方向の寸法である幅寸法Ｗを異ならせて（実施例１では、厚み寸法Ｔ＝幅寸法Ｗ）、磁性体セラミック素子３の上下面と側面とを識別することを可能にするとともに、厚み寸法Ｔを、幅寸法Ｗよりも小さくして、低背化を図ったものである。厚み寸法Ｔは、例えば、０．５ｍｍ未満で、具体的には０．３ｍｍなどとすることが好ましい。なお、その他の構成は上記実施例１の積層型コイル部品に準じる。
　なお、この積層コイル部品は、上下の外層領域用のセラミックグリーンシートの積層枚数を少なくするだけで、その他は上記実施例１の場合と同じ方法で製造することができる。
　この積層コイル部品のように、厚み寸法Ｔと、幅寸法Ｗを異ならせることにより、磁性体セラミック素子の上下面と側面を識別することが可能になり、特に方向識別マークなどを必要とすることなく、緻密な外層領域が実装基板と対向するような姿勢で容易かつ確実に実装することが可能になり有意義である。
　また、図６は、本発明のさらに他の実施例（実施例３）にかかる積層コイル部品を示す側面断面図である。
　この積層コイル部品１０においては、下側の外層領域９ｂの厚みが、上側の外層領域９ａの厚みよりも厚く形成されているとともに、磁性体セラミック素子３は、厚み寸法Ｔが幅寸法Ｗよりも小さくなるように構成されている。なお、その他の構成は、上記実施例１の場合と同様である。
　なお、この積層コイル部品は、上下の外層領域形成用のセラミックグリーンシートの積層枚数を異ならせることを除いて、上記実施例１の場合と同様の方法で製造することができる。
　この実施例３の積層コイル部品１０においては、厚み寸法Ｔが幅寸法Ｗよりも小さいため、低背化を実現することができるとともに、その形状から、磁性体セラミック素子３の上下面と側面を識別することができる。
　さらに、この積層コイル部品１０においては、下側の外層領域９ｂの厚みが厚く、上側の外層領域９ａの厚みが薄く形成されているため、厚みの厚い外層領域９ｂが実装基板と対向するような姿勢で実装することにより、はんだペースに含まれるフラックスの吸収を確実に抑制、防止することができる。
　ただし、この積層コイル部品の場合、実装時に上下面（実装基板と対向させるべき面）を識別するためのマークを付すことが必要になる。
　なお、マークにより上下面を確実に識別して積層する場合には、実装時に実装基板と対向する下面側となる外層領域が緻密な磁性体セラミックから形成されていればよく、上面側となる方の外層領域は、必ずしもポア面積率が５％以下の緻密な磁性体セラミック層である必要はない。
　また、図７は、本発明のさらに他の実施例（実施例４）にかかる積層コイル部品を示す正面断面図である。
　この積層コイル部品１０は、外部電極５ａ，５ｂを磁性体セラミック素子３の両端面から下面側にだけ回り込ませ、上面側には回り込ませないように配設した点で、上記実施例１～３の積層コイル部品と異なるが、その他の構成は、上記実施例３の積層コイル部品と同様である。
　この実施例４の積層コイル部品１０においては、外部電極５ａ，５ｂが磁性体セラミック素子３の下面側にだけ回り込むように形成されていることから、外部電極５ａ，５ｂが方向識別用のマークとしても機能する。その結果、特に方向識別用のマークを設けることなく、磁性体セラミック素子３の上下面と側面を識別することができる。
　また、この実施例４の構成の場合、磁性体セラミック素子の端面から下面側に回り込んだ外部電極により、磁性体セラミック素子の上面と下面、及び側面を識別できるため、例えば、厚み寸法と幅寸法が同じで、上下の外部領域の厚みが異なるような場合にも、特に方向識別用のマークを設けることなく、実装時に磁性体セラミック素子の上下面、及び側面を識別して、厚みの厚いほうの外部領域が実装基板と対向するような姿勢で積層コイル部品を実装することができるという特有の作用効果を奏する。
　さらに、この積層コイル部品においては、外部電極が磁性体セラミック素子の下面側にだけ回り込むように形成され、上面側には形成されていないことから、それだけ低背化を図ることが可能になるとともに、上面側にまで外部電極が回り込んでいる場合に生じるような、他の配線などと干渉することによる不具合の発生を防止することができる。
　その他の点においても、上記実施例３の積層コイル部品の場合と同様の効果を得ることができる。
　また、この実施例４の構成の場合も、上面側となる方の外層領域は、必ずしもポア面積率が５％以下の緻密な磁性体セラミック層とする必要はない。
[比較例]
　比較のため、中央領域用のセラミックグリーンシートとして、上記実施例１で外層領域用のセラミックグリーンシートとして用いたもの（焼結後にポア面積率が４％の緻密な磁性体セラミックとなるもの）と同じセラミックグリーンシートを用い、外層領域用のセラミックグリーンシートとしても同じセラミックグリーンシートを用いて積層コイル部品（比較例１）を作製した。
　さらに、外層領域用のセラミックグリーンシートとして、上記実施例１で中央領域用のセラミックグリーンシートとして用いたもの（焼結後にポア面積率が１８％のポーラスな磁性体セラミックとなるもの）と同じセラミックグリーンシートを用い、中央領域用としても同じセラミックグリーンシートを用いて積層コイル部品（比較例２）作製した。
［特性の評価］
　上述のようにして作製した本発明の実施例１～４の積層コイル部品、および比較例１，２の積層コイル部品について、以下の方法でインピーダンスを測定するとともに、外層領域およびサイドギャップ部のポア面積率を測定した。さらに、各積層コイル部品を実装基板上にリフローはんだ付けの方法で実装して、その際のセルフアライメント性の良否を調べた。
　(ａ)インピーダンスの測定
　３０個の試料について、インピーダンスアナライザ（ヒューレット・パッカード社製ＨＰ４２９１Ａ、ＨＰ１６１９６）を用いてインピーダンスの測定を行い平均値（ｎ＝３０ｐｃｓ）を求めた。
　(ｂ)ポア面積率の測定
　磁性体セラミック素子の幅方向と厚み方向で規定される断面（以下、「Ｗ－Ｔ面」という）を鏡面研磨し、収束イオンビーム加工（ＦＩＢ加工）した面を走査電子顕微鏡（ＳＥＭ）により観察し、磁性体セラミック中のポア面積率を測定した。
　具体的には、ポア面積率は画像処理ソフト「ＷＩＮＲＯＯＦ（三谷商事(株)」により測定した。その具体的な測定方法は、以下の通りである。
　　ＦＩＢ装置　　　　　　　　　　　：ＦＥＩ製ＦＩＢ２００ＴＥＭ
　　ＦＥ－ＳＥＭ（走査電子顕微鏡）　：日本電子製ＪＳＭ－７５００ＦＡ
　　ＷＩＮＲＯＯＦ（画像処理ソフト）：三谷商事株式会社製、Ｖｅｒ．５．６
　＜収束イオンビーム加工（ＦＩＢ加工）＞
　上述の方法で鏡面研磨した試料の研磨面に対し、入射角５°でＦＩＢ加工を行った。
　＜走査電子顕微鏡（ＳＥＭ）による観察＞
　ＳＥＭ観察は、以下の条件で行った。
　　加速電圧　　　：１５ｋＶ
　　試料傾斜　　　：０゜
　　信号　　　　　：二次電子
　　コーティング　：Ｐｔ
　　倍率　　　　　：５０００倍
　＜ポア面積率の算出＞
　ポア面積率は、以下の方法で求めた
　ａ)計測範囲を決める。小さすぎると測定箇所による誤差が生じる。
　（この実施例では、２２．８５μｍ×９．４４μｍとした）
　ｂ)磁性体セラミックとポアが識別しにくければ明るさ、コントラストを調節する。　ｃ)２値化処理を行い、ポアのみを抽出する。画像処理ソフトＷＩＮＲＯＯＦの「色抽出」では完全でない場合には手動で補う。
　ｄ)ポア以外を抽出した場合はポア以外を削除する。
　ｅ)画像処理ソフトの「総面積・個数計測」で総面積、個数、ポアの面積率、計測範囲の面積を測定する。
　本発明におけるポア面積率は、上述のようにして測定した値である。
　(ｃ)セルフアライメント性
　故意に積層コイル部品の搭載位置のずれ（マウントずれ）が発生するように、搭載座標を中心から積層コイル部品の長さ方向に１５０μｍまたは幅方向に１５０μｍずらして実装し、大気雰囲気下でリフローした後、積層コイル部品の搭載位置に目標位置から５０μｍ以上のずれがあった場合を不良（×）と判定し、ずれが５０μｍ未満のものを良（○）と判定した。
　表１に、上述のようにして測定したサイドギャップ部のポア面積率および外層領域のポア面積率、インピーダンス（|Ｚ|）の値、セルフアライメント性の良否の判定結果を示す。
Figure JPOXMLDOC01-appb-T000001
　表１に示すように、本発明の実施例１～４の積層コイル部品の場合、高いインピーダンス値が得られている。これは、中央領域のサイドギャップ部のポア面積率が１８％と高く、外部電極へのめっき工程で磁性体セラミック素子の内部にめっき液が浸入することにより磁性体セラミックと内部導体の界面の結合が切断され、内部導体の周囲の磁性体セラミックに加わる応力が緩和されたことによるものである。
　また、本発明の実施例１～４の積層コイル部品の場合、セルフアライメント性が良好であることが確認された。これは、外層領域がポア面積率４％と緻密で、実装工程で用いたはんだペースト中のフラックスが外層領域に吸収されることがなく、はんだの溶融性が良好に保たれたため、高いセルフアライメント性が確保されたものである。
　これに対し、中央領域用のセラミックグリーンシートとして、外層領域用のセラミックグリーンシート（焼結後にポア面積率が４％の緻密な磁性体セラミックとなるもの）と同じセラミックグリーンシートを用いて作製した積層コイル部品（比較例１）の場合、セルフアライメント性は良好であるものの、インピーダンス値が低くなっている。
　これは、サイドギャップ部のポア面積率が４％と低く、外部電極へのめっき工程でサイドギャップ部から磁性体セラミック素子の内部にめっき液が浸入できず、内部導体とその周囲の磁性体セラミックの結合が切断されないことから、磁性体セラミックに応力が加わり、特性が低下したものである。
　また、外層領域用のセラミックグリーンシートとして、中央領域用のセラミックグリーンシート（焼結後にポア面積率が１８％のポーラスな磁性体セラミックとなるもの）と同じセラミックグリーンシートを用いて作製した積層コイル部品（比較例２）の場合、外部電極へのめっき工程で、めっき液が内部に浸入し、磁性体セラミックと内部導体の界面の結合が切断されるため、インピーダンスダンス値は高いものの、セルフアライメント性が不良となっている。これは、外層領域のポア面積率が１８％と高く、実装工程ではんだペースト中のフラックスが外層領域に吸収されてしまい、はんだの溶融性が低下した結果、セルフアライメント性の不良を招いたものである。
　なお、上記の各実施例では、中央領域用のセラミックグリーンシートと、外層領域用のセラミックグリーンシートとして、異なる条件（上記実施例では、仮焼物のボールミルによる粉砕時間が、中央領域用のセラミックグリーンシートの場合１６時間で、外層領域用のセラミックグリーンシートの場合３２時間と異なっている）で作製したセラミックグリーンシートを用いて、サイドギャップ部のポア面積率が所定の値以上になるようにしているが、磁性体セラミックの焼結収縮率が、内部導体の焼結収縮率よりも大きくなるようにして、両者の焼結収縮率の差によりサイドギャップ部のポア面積率が６～２０％になるように構成することも可能である。
　なお、その場合、内部導体の収縮率より磁性体セラミックの収縮率の方が大きいことを前提として、内部導体の焼結収縮率を０～１５％とすることにより、サイドギャップ部のポア面積率を６～２０％とすることができる。
　また、中央領域用のセラミックグリーンシートに内部導体パターンを形成した後に、内部導体パターンの周囲に、焼結後に、ポア面積率が６～２０％の磁性体セラミックとなるようなセラミックペーストを塗布し、これを積層することにより、サイドギャップ部のポア面積率を６～２０％とすることも可能である。
　また、上記の各実施例では、セラミックグリーンシートを積層する工程を備えた、いわゆるシート積層工法により製造する場合を例にとって説明したが、磁性体セラミックスラリーおよび内部導体形成用の導電性ペーストを用意し、これらを、各実施例で示したような構成を有する積層体が形成されるように印刷してゆく、いわゆる逐次印刷工法によっても製造することが可能である。
　さらに、例えば、キャリアフィルム上にセラミックスラリーを印刷（塗布）することにより形成されたセラミック層をテーブル上に転写し、その上に、キャリアフィルム上に電極ペーストを印刷（塗布）することにより形成された電極ペースト層を転写し、これを繰り返して、各実施例で示したような構成を有する積層体を形成する、いわゆる逐次転写工法によっても製造することが可能である。
　また、上記各実施例では、外部電極をめっきする際のめっき液を酸性溶液として利用し、積層コイル部品をこのめっき液に浸漬することにより、内部導体と、その周囲の磁性体セラミックとの界面の結合を切断するようにしているが、例えば、めっき工程よりも前の段階で、ＮｉＣｌ2溶液（ＰＨ３．８～５．４）に積層コイル部品を浸漬するように構成することも可能である。また、さらに他の酸性溶液を用いることも可能である。
　また、上記の各実施例では、１個ずつ積層コイル部品を製造する場合（個産品の場合）を例にとって説明したが、量産する場合には、例えば、多数のコイル導体パターンをマザーセラミックグリーンシートの表面に印刷し、このマザーセラミックグリーンシートを複数枚積層圧着して未焼成の積層体ブロックを形成した後、積層体ブロックをコイル導体パターンの配置に合わせてカットし、個々の積層コイル部品用の積層体を切り出す工程を経て多数個の積層コイル部品を同時に製造する、いわゆる多数個取りの方法を適用して製造することが可能である。
　本発明の積層コイル部品は、さらに他の方法によっても製造することが可能であり、その具体的な製造方法に特別の制約はない。
　また、上記各実施例では、積層コイル部品が積層インピーダンス素子である場合を例にとって説明したが、本発明は、積層インダクタや積層トランスなど種々の積層コイル部品に適用することが可能である。
　また、本発明は、非磁性体セラミックを一部に含む開磁路構造の積層コイル部品にも適用することが可能である。
　本発明はさらにその他の点においても上記実施例に限定されるものではなく、外層領域を構成する磁性体セラミック素子のポア面積率の値、内部導体の厚みや磁性体セラミック層の厚み、製品の寸法、積層体（磁性体セラミック素子）の焼成条件などに関し、発明の範囲内において種々の応用、変形を加えることができる。
　上述のように、本発明によれば、磁性体セラミック素子の少なくとも一部を、めっき液などを内部に浸透させることができるようにポーラスな磁性体セラミックから形成した場合にも、はんだ付け工程でフラックスを吸収して、はんだの溶融性やセルフアライメント性を損なうことのない積層コイル部品を得ることが可能になる。
　したがって、本発明は、磁性体セラミック中にコイルを備えた構成を有する積層インピーダンス素子や積層インダクタなどをはじめとする種々の積層コイル部品に広く適用することが可能である。

Claims (6)

  1. 　磁性体セラミック層を積層することにより形成され、Ａｇを主成分とするコイル形成用の内部導体を備えたセラミック積層体を焼成することにより形成された磁性体セラミック素子の内部に、前記内部導体を層間接続させることにより形成された螺旋状コイルを有する積層コイル部品であって、
    　前記内部導体と前記内部導体の周囲の磁性体セラミックとの界面には空隙が存在せず、
    　前記内部導体と前記磁性体セラミックとの界面が解離し、
    　前記磁性体セラミック素子内の、前記内部導体の上側最外層と下側最外層の間に位置する中央領域を構成する磁性体セラミックは、前記磁性体セラミック素子の側面から前記内部導体に達する、ポア面積率６～２０％の領域を有しており、かつ、
    　前記磁性体セラミック素子内の前記内部導体の上側最外層の上面と、前記磁性体セラミック素子の上面との間の第１の外層領域、および、前記磁性体セラミック素子内の前記内部導体の下側最外層の下面と、前記磁性体セラミック素子の下面との間の第２の外層領域の少なくとも一方は、ポア面積率が５％未満であること　
    　を特徴とする積層コイル部品。
  2. 　前記第１および第２の外層領域のいずれもが、ポア面積率５％未満であることを特徴とする請求項１記載の積層コイル部品。
  3. 　前記内部導体の側部と、前記磁性体セラミック素子の側面との間の領域であるサイドギャップ部を構成する磁性体セラミックのポア面積率が６～２０％の範囲にあることを特徴とする請求項１または２記載の積層コイル部品。
  4. 　前記中央領域を構成する磁性体セラミックの全体がポア面積率６～２０％の磁性体セラミックであることを特徴とする請求項１または２のいずれかに記載の積層コイル部品。
  5. 　前記磁性体セラミック素子の互いに対向する一対の側面のそれぞれに、前記螺旋状コイルの一対の端部の一方が引き出されている場合において、前記螺旋状コイルの端部が引き出された側面から前記磁性体セラミック素子をみた場合の、積層方向寸法である厚み寸法と、積層方向に直交する方向の寸法である幅寸法とを異ならせたことを特徴とする請求項１～４のいずれかに記載の積層コイル部品。
  6. 　前記第１および第２の外層領域のうち、積層コイル部品が搭載される実装基板と対向する搭載面側の外層領域の厚みが他方の外層領域より厚く、かつ、該搭載面側の外層領域のポア面積率が５％未満であることを特徴とする請求項１～５のいずれかに記載の積層コイル部品。
PCT/JP2009/061458 2008-09-24 2009-06-24 積層コイル部品 WO2010035559A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2010505494A JP5195904B2 (ja) 2008-09-24 2009-06-24 積層コイル部品
CN2009801006816A CN101821822B (zh) 2008-09-24 2009-06-24 叠层线圈零件
KR1020107006268A KR101105653B1 (ko) 2008-09-24 2009-06-24 적층 코일 부품
US12/778,694 US7889044B2 (en) 2008-09-24 2010-05-12 Multilayer coil component

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008243622 2008-09-24
JP2008-243622 2008-09-24

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US12/778,694 Continuation US7889044B2 (en) 2008-09-24 2010-05-12 Multilayer coil component

Publications (1)

Publication Number Publication Date
WO2010035559A1 true WO2010035559A1 (ja) 2010-04-01

Family

ID=42059567

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2009/061458 WO2010035559A1 (ja) 2008-09-24 2009-06-24 積層コイル部品

Country Status (5)

Country Link
US (1) US7889044B2 (ja)
JP (1) JP5195904B2 (ja)
KR (1) KR101105653B1 (ja)
CN (1) CN101821822B (ja)
WO (1) WO2010035559A1 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013004985A (ja) * 2011-06-17 2013-01-07 National Cheng Kung Univ 電子部品及びその製造方法
JP2013118395A (ja) * 2007-09-14 2013-06-13 Murata Mfg Co Ltd 積層コイル部品
JP2015079897A (ja) * 2013-10-18 2015-04-23 株式会社村田製作所 インダクタの製造方法及びインダクタ
US9025310B2 (en) 2013-04-08 2015-05-05 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic capacitor and method of manufacturing the same
JP2015106709A (ja) * 2013-11-29 2015-06-08 サムソン エレクトロ−メカニックス カンパニーリミテッド． 積層型電子部品、その製造方法及びその実装基板
US10256029B2 (en) 2015-04-27 2019-04-09 Murata Manufacturing Co., Ltd. Electronic component and method for manufacturing the same

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102751093B (zh) * 2008-12-26 2015-07-08 株式会社村田制作所 陶瓷电子元器件的制造方法及陶瓷电子元器件
TWI402867B (zh) * 2009-07-31 2013-07-21 Murata Manufacturing Co Laminated coil parts and manufacturing method thereof
KR101214749B1 (ko) * 2011-04-25 2012-12-21 삼성전기주식회사 적층형 파워 인덕터
KR101219003B1 (ko) * 2011-04-29 2013-01-04 삼성전기주식회사 칩형 코일 부품
KR101214731B1 (ko) * 2011-07-29 2012-12-21 삼성전기주식회사 적층형 인덕터 및 이의 제조 방법
CN103137326A (zh) * 2011-12-01 2013-06-05 李文熙 电子组件及其制造方法
KR101503967B1 (ko) * 2011-12-08 2015-03-19 삼성전기주식회사 적층형 인덕터 및 그 제조방법
US20130271251A1 (en) * 2012-04-12 2013-10-17 Cyntec Co., Ltd. Substrate-Less Electronic Component
KR101396656B1 (ko) 2012-09-21 2014-05-16 삼성전기주식회사 적층형 파워 인덕터 및 이의 제조방법
KR101983150B1 (ko) * 2013-10-11 2019-05-28 삼성전기주식회사 적층형 인덕터 및 그 제조 방법
KR102085591B1 (ko) * 2014-03-10 2020-04-14 삼성전기주식회사 칩형 코일 부품 및 그 실장 기판
KR102004787B1 (ko) * 2014-04-02 2019-07-29 삼성전기주식회사 적층형 전자부품 및 그 제조방법
KR102052596B1 (ko) * 2014-06-25 2019-12-06 삼성전기주식회사 칩형 코일 부품 및 그 제조방법
JP6525319B2 (ja) * 2015-08-31 2019-06-05 アルプスアルパイン株式会社 シート状コイル部品とシート状コイル部品の実装体およびシート状コイル部品の実装方法
KR101762025B1 (ko) 2015-11-19 2017-07-26 삼성전기주식회사 코일 부품 및 그 실장 기판
JP6729422B2 (ja) * 2017-01-27 2020-07-22 株式会社村田製作所 積層型電子部品
KR20180105891A (ko) * 2017-03-16 2018-10-01 삼성전기주식회사 코일 전자 부품 및 그 제조방법
JP2019047703A (ja) * 2017-09-07 2019-03-22 イビデン株式会社 モータ用コイル
JP7136009B2 (ja) * 2019-06-03 2022-09-13 株式会社村田製作所 積層コイル部品
JP7453758B2 (ja) * 2019-07-31 2024-03-21 株式会社村田製作所 コイル部品
JP7147714B2 (ja) * 2019-08-05 2022-10-05 株式会社村田製作所 コイル部品
JP7147713B2 (ja) * 2019-08-05 2022-10-05 株式会社村田製作所 コイル部品
JP7184031B2 (ja) * 2019-12-27 2022-12-06 株式会社村田製作所 積層コイル部品
JP7499668B2 (ja) * 2020-10-02 2024-06-14 Tdk株式会社 積層コイル部品

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0465807A (ja) * 1990-07-06 1992-03-02 Tdk Corp 積層型インダクタおよび積層型インダクタの製造方法
JP2000164455A (ja) * 1998-11-27 2000-06-16 Taiyo Yuden Co Ltd チップ状電子部品とその製造方法
JP2001244116A (ja) * 2000-02-29 2001-09-07 Taiyo Yuden Co Ltd 電子部品及びその製造方法
JP2004022798A (ja) * 2002-06-17 2004-01-22 Nec Tokin Corp 積層型インピーダンス素子、及びその製造方法
JP2004079994A (ja) * 2002-06-20 2004-03-11 Murata Mfg Co Ltd 導電性ペースト及び積層型電子部品
JP2005044819A (ja) * 2002-06-19 2005-02-17 Murata Mfg Co Ltd 積層型電子部品の製造方法
JP2005286353A (ja) * 2002-06-19 2005-10-13 Murata Mfg Co Ltd 積層型電子部品
WO2009034824A1 (ja) * 2007-09-14 2009-03-19 Murata Manufacturing Co., Ltd. 積層コイル部品およびその製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4918421A (en) * 1986-03-20 1990-04-17 Lawless William N Nonlinear resistor for low temperature operation
US5239744A (en) * 1992-01-09 1993-08-31 At&T Bell Laboratories Method for making multilayer magnetic components
JPH07162265A (ja) 1993-12-08 1995-06-23 Toshiba Corp 積分回路およびこれを用いたフィルタ回路
JP3077056B2 (ja) * 1996-09-12 2000-08-14 株式会社村田製作所 積層型電子部品
JP2002064016A (ja) 2000-08-17 2002-02-28 Fdk Corp 積層インダクタ
US6855222B2 (en) * 2002-06-19 2005-02-15 Murata Manufacturing Co., Ltd. Method for manufacturing laminated multilayer electronic components
TWI229878B (en) * 2003-03-12 2005-03-21 Tdk Corp Multilayer capacitor
CN101040354B (zh) * 2004-10-18 2011-07-20 株式会社村田制作所 层叠型陶瓷电子部件的制造方法及复合层叠体
JP2007324555A (ja) * 2006-06-01 2007-12-13 Taiyo Yuden Co Ltd 積層インダクタ
EP2031609A4 (en) * 2006-06-20 2012-08-22 Murata Manufacturing Co FELT COIL PART
JP4535048B2 (ja) 2006-09-08 2010-09-01 Ｔｄｋ株式会社 積層型トラップ部品

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0465807A (ja) * 1990-07-06 1992-03-02 Tdk Corp 積層型インダクタおよび積層型インダクタの製造方法
JP2000164455A (ja) * 1998-11-27 2000-06-16 Taiyo Yuden Co Ltd チップ状電子部品とその製造方法
JP2001244116A (ja) * 2000-02-29 2001-09-07 Taiyo Yuden Co Ltd 電子部品及びその製造方法
JP2004022798A (ja) * 2002-06-17 2004-01-22 Nec Tokin Corp 積層型インピーダンス素子、及びその製造方法
JP2005044819A (ja) * 2002-06-19 2005-02-17 Murata Mfg Co Ltd 積層型電子部品の製造方法
JP2005286353A (ja) * 2002-06-19 2005-10-13 Murata Mfg Co Ltd 積層型電子部品
JP2004079994A (ja) * 2002-06-20 2004-03-11 Murata Mfg Co Ltd 導電性ペースト及び積層型電子部品
WO2009034824A1 (ja) * 2007-09-14 2009-03-19 Murata Manufacturing Co., Ltd. 積層コイル部品およびその製造方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013118395A (ja) * 2007-09-14 2013-06-13 Murata Mfg Co Ltd 積層コイル部品
JP2013118396A (ja) * 2007-09-14 2013-06-13 Murata Mfg Co Ltd 積層コイル部品
JP2013118394A (ja) * 2007-09-14 2013-06-13 Murata Mfg Co Ltd 積層コイル部品
JP2013004985A (ja) * 2011-06-17 2013-01-07 National Cheng Kung Univ 電子部品及びその製造方法
US9025310B2 (en) 2013-04-08 2015-05-05 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic capacitor and method of manufacturing the same
JP2015079897A (ja) * 2013-10-18 2015-04-23 株式会社村田製作所 インダクタの製造方法及びインダクタ
JP2015106709A (ja) * 2013-11-29 2015-06-08 サムソン エレクトロ−メカニックス カンパニーリミテッド． 積層型電子部品、その製造方法及びその実装基板
US10256029B2 (en) 2015-04-27 2019-04-09 Murata Manufacturing Co., Ltd. Electronic component and method for manufacturing the same

Also Published As

Publication number Publication date
US7889044B2 (en) 2011-02-15
KR101105653B1 (ko) 2012-01-18
US20100225437A1 (en) 2010-09-09
CN101821822B (zh) 2012-07-25
JPWO2010035559A1 (ja) 2012-02-23
JP5195904B2 (ja) 2013-05-15
CN101821822A (zh) 2010-09-01
KR20100061806A (ko) 2010-06-09

Similar Documents

Publication Publication Date Title
JP5195904B2 (ja) 積層コイル部品
JP6508126B2 (ja) コイル部品
JP5454712B2 (ja) 積層コイル部品
KR101162154B1 (ko) 적층 코일 부품 및 그 제조 방법
TWI686825B (zh) 多層陶瓷電子組件及具有該電子組件的印刷電路板
WO2009087928A1 (ja) 開磁路型積層コイル部品およびその製造方法
JP5382123B2 (ja) 積層コイル部品
JP7235088B2 (ja) 積層型電子部品
US20130147593A1 (en) Electronic component and method for producing the same
KR100881676B1 (ko) 적층 코일
JP2010040860A (ja) 積層コイル部品およびその製造方法
JP5229323B2 (ja) 積層コイル部品およびその製造方法
JP7444146B2 (ja) コイル部品

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 200980100681.6

Country of ref document: CN

WWE Wipo information: entry into national phase

Ref document number: 2010505494

Country of ref document: JP

ENP Entry into the national phase

Ref document number: 20107006268

Country of ref document: KR

Kind code of ref document: A

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 09815976

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 09815976

Country of ref document: EP

Kind code of ref document: A1