WO2008044801A1

WO2008044801A1 - Dispositif semiconducteur et procédé de fabrication de celui-ci

Info

Publication number: WO2008044801A1
Application number: PCT/JP2007/070399
Authority: WO
Inventors: Kikuo Okada; Kojiro Kameyama
Original assignee: Sanyo Electric Co., Ltd.; Sanyo Semiconductor Co., Ltd.
Priority date: 2006-10-13
Filing date: 2007-10-12
Publication date: 2008-04-17
Also published as: US20100044839A1; JPWO2008044801A1

Description

半導体装置及びその製造方法

技術分野

本発明は、半導体装置及びその製造方法に関し、特に、チップサイズを大きくせずに高耐圧化を達明成できるメサ構造の半導体装置及びその製造方法に関する。

細背景技術

例えば、ダイオード、バイポーラトランジスタ、 MO S F E T、 I G B T等に代表される半導体装置において、第 1 8図に示すように、半導体基板 1 0 1上に形成された低濃度 n型半導体層 1 0 2 a と、低濃度 n 型半導体層 1 0 2 a上に形成された高濃度 p型半導体層 1 0 3 a とからなる p n接合のように、曲率部 1 0 5 aが存在すると、逆方向電圧が印加されたときに、平坦部 1 0 5 bよりも曲率部 1 0 5 aに電界が集中し易くなる。このため、曲率部 1 0 5 aにおいて、設計耐圧を下回る電圧で、アバランシェ降伏が発生してしまう。そこで、これまで、高耐圧化を図るべく、様々な耐圧構造が考案されてきた。

以下において、従来技術に係る耐圧構造について、トランジスタを例にして説明する。以下、第 1 9図及び第 2 0図に示されるように、トランジスタは、 n +型の半導体基板 1 0 1上に形成された n—型のコレクタ領域 1 0 2と、コレクタ領域 1 0 2の主表面に形成された p型のベース領域 1 0 3と、ベース領域 1 0 3の主表面に形成された n +型のエミッタ領域 1 0 4とから構成され、表面には熱酸化膜 1 0 7が形成され、さらに、各領域に接続するコレクタ電極 1 0 9、ベース電極 1 1 0、及ぴエミッタ電極 1 1 1が設けられた構造とする。

先ず、従来技術に係る耐圧構造の一例として、ガードリング構造について説明する。第 1 9図は、ガードリング構造のトランジスタを示す。トランジスタの構造については、上述した通りである。そして、ガードリング構造においては、ベース領域 1 0 3の外周側に、 p型のガードリング 1 0 6 aが設けられる。この結果、空乏層は水平方向に伸ばされ、 p n接合の曲率部 1 0 5 aにおける電界が緩和される。

次に、従来技術に係る耐圧構造の他の例として、メサ構造について説明する。第 2 0図は、メサ構造のトランジスタを示す。トランジスタの構造については、上述した通りである。そして、メサ構造においては、ベース領域 1 0 3とコレクタ領域 1 0 2とからなる p n接合部に曲率部 1 0 5 aが形成されないように、ベース領域 1 0 3の周囲に、 p n接合部を越えるようなメサ溝 1 0 6が形成され、このメサ溝 1 0 6にパッシベーシヨン膜 1 0 8が覆われる。この結果、 p n接合は、平坦部 1 0 5 bのみからなるため、局部的な電界集中が発生しなくなる。

関連した技術文献としては、例えば日本特開 2 0 0 3— 3 4 7 3 0 6 号公報が知られている。

しかし、従来技術に係る耐圧構造では、高耐圧化に応じて、素子のサィズを大きくする必要があった。

具体的に説明すると、第 1 9図に示すように、ガードリング構造では、高耐圧化に応じて、ガードリング 1 0 6 aの本数を増やし、 p n接合の近傍に形成される空乏層を水平方向に伸ばす必要がある。つまり、ガードリング構造を適用すると、素子のサイズは、動作領域よりも、周辺領域となるガードリング 1 0 6 aの分だけ大幅に大きくなっていた。

一方、第 2 0図に示すように、メサ構造では、 p n接合の近傍に形成される空乏層が、メサ溝 1 0 6の下側を潜り抜けて、素子の端に露出されないように、メサ溝 1 0 6は、少なくとも、 p n接合よりも空乏層の広がりの分だけ深く形成される必要がある。特に、高耐圧化に応じて、コレクタ領域 1 0 2の不純物濃度を低くして、 3 n接合の近傍に形成される空乏層をコレクタ領域 1 0 2側にさらに広げることが必要となる。かかる場合、メサ溝 1 0 6は、空乏層のさらなる広がりに対応させて、より深く形成される必要がある。ところが、従来技術に係るメサ構造では、メサ溝 1 0 6は、等方性エッチングにより形成されていた。このため、メサ溝 1 0 6の深さに応じて、メサ溝 1 0 6の径も広がってしまい、素子のサイズが、動作領域よりも大きくなつていた。例えば、メサ溝 1 0 6が、その深さが Ι Ο Ο μ ηιとなるように形成されると、その径も横方向へ 1 0 0 μ m広がっていた。

また、空乏層は、メサ溝 1 0 6に対して直角となるように形成される。このため、従来技術に係るメサ構造では、ベース領域 1 0 3の端部で電界が集中していた。ここで、ベース領域 1 0 3は、高濃度の p型不純物が添加されている。このため、かかるメサ構造では、高耐圧化に限界があった。発明の開示

上記に鑑み、本発明に係る半導体装置は、半導体基板と、該半導体基板上に設けられ、第 1の側面およぴ該第 1の側面より内側の第 2の側面を有する第 1導電型半導体層と、該第 1導電型半導体層上に設けられ、第 3の側面を有する第 2導電型半導体層と、を具備し、前記第 1導電型半導体層と前記第 2導電型半導体層により形成される p n接合部を含む動作領域は、前記第 2の側面および前記第 3の側面を一つの端面とし、該端面は前記 p II接合部に対して実質的に垂直な面となることを特徴とするものである。また、本発明に係る半導体装置の製造方法は、半導体基板上に第 1導電型半導体層を設けた基板を用意し、前記第 1導電型半導体層上に第 2 導電型半導体層を形成して、動作領域を形成する工程と、該動作領域の外周端に位置し、前記第 2導電型半導体層の表面から前記第 1導電型半導体層の一部にまで到達するように異方性エッチングを行い、トレンチを形成する工程と、前記トレンチ内を絶縁膜で被覆する工程と、を有することを特徴とするものである。

本発明では、異方性エッチングで形成したトレンチ、またはトレンチ側壁と底部によってメサ溝が形成されているため、メサ溝の深さを深くしても、素子サイズと動作領域との差を一定にできる。

また、空乏層は、メサ溝に対して直角となるように広がるが、本発明では、メサ溝が、； p n接合部分に対して垂直であるため、空乏層の内部電界がメサ溝の側壁に対して平行方向に形成され、ベース領域の端部で電界が集中することが避けられる。

また、本発明に係る半導体装置の製造方法では、メサ溝は、熱酸化膜に覆われ、且つメサ溝をパッシベーシヨン膜で埋め込むため、メサ溝がトレンチであっても、パッシベーション膜の被覆性は問題とならない。また、パッシベーシヨン膜は、トレンチ形成後にトレンチ内に熱硬化性樹脂ペーストを注入（デイスペンス）して塗布されるため、微細化したメサ溝であっても、トレンチ内に良好に熱硬化性樹脂ペーストを注入することができる。

また、熱硬化性榭脂ペーストを採用することにより、ガラスペーストをスピンコートする場合と比較して、乾燥、露光および現像の工程を省略でき、製造工程を簡略化することができる。

また、トレンチの上部肩部分のみ曲率をもって緩やかに変化するように形成することにより、耐圧を下げずに、パッシベーシヨン膜を容易に被覆できる。つまり、トレンチの上部型部分のみ曲率をもって緩やかに広がる形状であるので、熱硬化性樹脂ペーストの注入が容易となる。

また、トレンチ形成後にウエットエッチングを行うことにより、ダメ一ジ層を除去することができる。これにより、トレンチ（メサ溝）側壁でのリーク電流を防止し、トレンチを被覆する熱酸化膜またはパッシベーション膜の被覆性を向上させることができる。

更に、ウエットエッチングの条件を適宜選択することにより、トレンチの上部肩部分のみ曲率を持って緩やかに変化するように形成できる。すなわち、ダメージ層の除去と、トレンチの上部肩部分の丸める処理とを同じゥエツトエッチング工程で行うことができる。図面の簡単な説明

第 1図（A) は、本発明の第 1の実施形態に係る半導体装置の断面を示す図であり、第 1図（B ) は、本発明の第 1の実施形態に係る半導体装置の平面を示す図であり第 2図は、本発明の第 2の実施形態に係る半導体装置の断面を示す図であり、第 3図は、本発明の第 3の実施形態に係る半導体装置の断面を示す図であり、第 4図は、従来技術に係るメサ構造の耐圧を説明するための図であり、第 5図は、従来技術に係るメサ構造の耐圧を説明するための図であり、第 6図は、本発明に係るメサ構造の耐圧を説明するための図であり、第 7図は、メサ角度と耐圧との関係を説明するための図であり、第 8図は、本発明の第 1の実施形態に係る半導体装置の製造方法の工程の一断面を示す図であり、第 9図（A ) は、本発明に係る半導体装置の製造方法の工程の一断面を示す図であり、第 9図（B ) は、本発明の第 1の実施形態に係る半導体装置の製造方法の工程の一断面を示す図であり、第 1 0図（A ) は、本発明の第 1の実施形態に係る半導体装置の製造方法の工程の一断面を示す図であり、第 1 0図（B) は、本発明の第 1の実施形態に係る半導体装置の製造方法の工程の一断面を示す図であり、第 1 1図（A) は、本発明の第 1の実施形態に係る半導体装置の製造方法の工程の一断面を示す図であり、第 1 1図（B) は、本発明の第 1の実施形態に係る半導体装置の製造方法の工程の一断面を示す図であり、第 1 2図は、本発明の第 2の実施形態に係る半導体装置の製造方法の工程の一断面を示す図であり、第 1 3図は、本発明の第 3の実施形態に係る半導体装置の製造方法の工程の一断面を示す図であり、第 1 4図（A) は、本発明の第 3の実施形態に係る半導体装置の製造方法の工程の一断面を示す図であり、第 1 4図（B) は、本発明の第 3の実施形態に係る半導体装置の製造方法の工程の一断面を示す図であり、第 1 5図（A) は、本発明の第 3の実施形態に係る半導体装置の製造方法の工程の一断面を示す図であり、第 1 5図（B) は、本発明の第 3の実施形態に係る半導体装置の製造方法の工程を示す側面図であり、第 1 6図は、本発明の第 3の実施形態に係る半導体装置の製造方法の工程の一断面を示す図であり、第 1 7図は、本発明の第 2 の実施形態に係る半導体装置の製造方法の他の例の断面を示す図であり、第 1 8図は、従来技術に係る半導体装置の断面を示す図であり、第 1 9 図は、従来技術に係る半導体装置の断面を示す図であり、第 2 0図は、従来技術に係る半導体装置の断面を示す図である。発明を実施するための最良の形態

以下、本発明に係る半導体装置及びその製造方法について、図面を参照して詳細に説明する。なお、以下においては、半導体装置がパイポーラトランジスタである場合を例にして説明するが、半導体装置がダイォード、 MO S F E T (M e t a l O x i d e S e m i c o n d u c t o r F i e l d E f f e c t T r a n s i s t o r ) , I GB T ( I n s u l a t e d G a t e B i p o l a r T r a n s i s t o r ) であっても、本発明は同様に適用できる。つまり、半導体基板の主面と平行な p n接合を有し、半導体基板の主面に対して垂直方向（膜厚方向）に電流経路が形成されるいわゆるディスクリートの能動素子が設けられる動作領域を有し、且つ高耐圧が要求されるような半導体装置であれば、本発明は同様に適用できる。

先ず、第 1図を参照して、第 1の実施形態に係る半導体装置の構造について説明する。第 1図（A) は半導体装置の断面図であり、第 1図 (B) は半導体装置の平面図である。尚第 1図（B) においては、動作領域およびメサ溝の位置関係を概略的に示したものであり、表面の電極や動作領域の詳細は省略した。

第 1図（A) および第 1図（B) を参照して、本実施形態の半導体装置は、半導体基板 1 と、第 1導電型半導体層 2と、第 2導電型半導体層 3と、 p n接合部 5と、第 1の側面 S 1 と、第 2の側面 S 2と、第 3の側面 S 3と、動作領域 ARとから構成される。

半導体基板 1は、例えば n +型シリコン半導体基板であり、その上に第 1導電型半導体層（例えば n—型半導体層） 2および第 2導電型半導体層（例えば p型半導体層） 3が積層され、 n—型半導体層 2および p 型半導体層 3により p n接合部 5が形成される。

n一型半導体層 2は、第 1の側面 S 1と、第 1の側面 S 1より内側に設けられた第 2の側面 S 2を有する。また p型半導体層 3は、第 3の側面 S 3を有する。また、第 2の側面 S 2および第 3の側面 S 3は、連続した平坦面でありすなわち一つの端面 Eを構成する。

本実施形態の動作領域 ARは、 p n接合部 5を含んだ p型半導体層 3 と n—型半導体層 2の一部、および必要に応じて p型半導体層 3表面に設けられた不純物拡散領域からなる。そして動作領域 ARは、 p n接合部 5に対して実質的に垂直な端面 Eを有する。尚、実際には半導体基板 1も電流経路となり、半導体装置の動作に寄与するが、ここでは端面 E で区画された領域を動作領域 A Rとする。

より具体的に説明すると、パイポーラトランジスタは、 n +型の半導体基板 1上に形成された n —型半導体層からなるコレクタ領域 2と、コレクタ領域 2の主表面に形成された p型半導体層からなるベース領域 3 と、ベース領域 3の主表面に形成された n +型のエミッタ領域 4とから構成され、さらに、各領域に接続するコレクタ電極 9、ベース電極 1 0、及ぴエミッタ電極 1 1が設けられる。尚、第 1図では動作領域 A Rの概略として、トランジスタの基本的な単位構成（セル）を示したが、実際には図示のセルが複数配置される。また n +型半導体基板 1もコレクタ領域の一部として機能する。

第 1図（B ) の如く、動作領域 A Rの外周にメサ溝 6が設けられる。メサ溝 6は、ベース領域 3とコレクタ領域 2とからなる p n接合部 5に曲率部が形成されないように、ベース領域 3外周に、 p n接合部 5よりも深くなるように形成される。

メサ溝 6は、その側壁おょぴ底部によってベース領域（： p型半導体層） 3およびコレクタ領域（n —型半導体層） 2の一部をメサ形状に区画または分離する溝であり、本実施形態では、異方性ドライエッチングにより形成したトレンチである。つまり第 2の側面 S 2および第 3の側面 S 3からなる端面 Eは、メサ溝 6の側壁である。

この結果、動作領域 A Rの: n接合部 5は、平坦部のみからなる端面 Eに対して実質的に垂直な面となる（第 1図（A ) 参照）。従って、パィポーラトランジスタに逆方向電圧を印加した際に p n接合部 5から広がる空乏層の内部電界は、 n接合部 5の終端部付近においても端面 E に沿つてほぼ平行な方向に形成されるため、局部的な電界集中が発生しなくなる。

ここで、メサ溝 6は、少なくとも p n接合部 5を越える深さが要求されるが、本実施形態では、メサ溝 6は、アスペクト比が高いトレンチにより形成されているため、メサ溝 6を深くしても、メサ溝 6の開口径は広がらない。つまり、ェミッタ領域 4、ベース領域 3及ぴコレクタ領域 2からなり端面 Eで区画された動作領域 A Rと、第 1の側面 S 1を有するチップのチップサイズとの差を一定値に保つことができる。具体的には、メサ溝 6は、例えば幅 5 0 ^ m、深さ 1 0 0 ;x m程度で形成される。そして、ここではメサ溝 6は、熱酸化膜 7より覆われている。また、メサ溝 6に、熱酸化膜 7の上からパッシベーシヨン膜 8が埋め込まれている。パッシベーション膜 8として、例えば、ポリイミドなどの熱硬化性樹脂が用いられる。なお、所望の耐圧に応じて、メサ溝 6に熱酸化膜 7を覆わず、直接にパッシベーション膜 8を埋め込んでもよい。

次に、第 2図を参照して、第 2の実施形態に係る半導体装置の構造について説明する。

本実施形態と第 1の実施形態とは、基本構造は同一であるが、異なる点は、メサ溝 6に囲まれた動作領域 A Rの外側の周辺領域が除かれて、各素子が分離されている点である。

前述したように、本発明では、メサ溝 6は、トレンチにより形成されている。このため、メサ溝 6の深さは、半導体基板 1の機械的強度が保たれさえすれば、チップサイズによらず自由に設計可能である。このため、空乏層が、メサ溝 6を確実に越えない深さまで、メサ溝 6を深く形成することができ、十分な耐圧が得られる。

また、メサ溝 6に埋め込まれたパッシベーシヨン膜 8によって、メサ溝の端部が露出することを確実に防止できる。

そして、斯かる形状であれば、第 1の側面 S 1を有するチップのチップサイズは、端面 Eを有する動作領域 A Rのサイズとほぼ同等となるため、微細化に適している。

次に、第 3図を参照して、第 3の実施形態に係る半導体装置の構造について説明する。

本実施形態も、第 1の実施形態と基本構造は同一であるが、異なる点は、メサ溝 6の上部肩部 1 2のみが、曲率をもって緩やかに広がるように形成されている点である。

したがって、トレンチで形成することで微細化を実現したメサ溝 6であっても、メサ溝 6の開口部のみが広がるためパッシベーション膜 8の塗布が容易となる。つまり本実施形態では、メサ溝 6を覆うパッシベーション膜 8の被覆性が向上するため、第 1及び第 2の実施形態と異なり、メサ溝 6には、熱酸化膜 7が形成されずに、直接パッシベーシヨン膜 8 を被覆できる。なお、図示しないが、本実施形態においても、第 2の実施形態と同様に、メサ溝 6の部分で、各素子が分離されてもよい。

なお、本実施形態におけるメサ溝 6は、上部肩部 1 2を除く箇所では、第 1及び第 2の実施形態と同様に、トレンチ形状であり、メサ溝 6の深さによらず、その開口径は一定に保たれる。

また、第 3の実施形態において、第 1 の実施形態と同様にメサ溝 6の内壁に熱酸化膜 7を形成してもよい。

続いて、以上述べてきた第 1乃至第 3の実施形態に係る半導体装置について、その耐圧特性について説明する。

第 4図に示す如く、順メサ構造（p型半導体層 3の主面に対して垂直な面と、メサ溝 6の側壁とでなす角であるメサ角 1 4 aが 0 ° を大きく超える場合）では、ベース領域 3の端部に電界集中部 1 5 aが発生する。ここで、ベース領域 3は、高濃度の！）型不純物が添加されているため、電界強度が強くなつてしまう。そして、メサ溝 6の表面（熱酸化膜 7又はパッシベーシヨン膜 8 ) には、この電界と同等な電界がかかるため、耐圧が下がってしまう。

一方、第 5図に示す如く、逆メサ構造（メサ角 1 4 bが 0 ° より低い場合）では、コレクタ領域 2の端部で電界集中部 1 5 bが発生する。ここで、 p n接合部 5の近傍に形成される空乏層をコレクタ領域 2側に広げて耐圧を上げるべく、コレクタ領域 2は、不純物濃度が低く形成される。このため、電界集中部 1 5 bにおける電界強度は、順メサ構造の電界集中部 1 5 aよりも低くなる。そして、メサ溝 6の表面（熱酸化膜 7 又はパッシベーシヨン膜 8 ) には、この電界と同等な電界がかかるため、順メサ構造よりも逆メサ構造では耐圧が高くなる。

また、第 6図に示す如く、メサ溝 6がトレンチで形成され、メサ角 1 4 (：が0 ° 近傍である場合では、 p η接合部 5の端部で電界集中部 1 5 cが発生する。そして、メサ溝 6の表面（熱酸化膜 7又はパッシベーシヨン膜 8 ) には、この電界と同等な電界がかかる。

ここで、この場合の電界強度を測定すると、逆メサ構造の電界集中部 1 4 bにおける電界強度とほぼ同等であることがわかった。すなわち、本実施形態に係る半導体装置では、逆メサ構造と同等の耐圧が得られる。

以上をまとめると、メサ角度と耐圧との関係は、第 7図のように示される。このように、メサ角 1 4が 0 ° を境界として、耐圧に大きな変化が見られる。すなわち、耐圧を上げるには、少なくても電界集中部 1 5 がベース領域 3に集中しないようにすればよい。

そして、この条件を満たすには、メサ溝 6は、深さ方向に全て急峻になる必要はなく、少なくとも n接合部 5において、メサ角 1 4が 0 ° となればよい。すなわち、第 6図の如く p n接合部 5を含む動作領域 A Rの端面 Eが、少なくとも p n接合部 5に対して実質的に垂直（好適にはメサ角 1 4が 0 ° ) の場合には、 p n接合部 5から広がる空乏層内部の電界は、メサ溝 6の側壁に沿ってほぼ平行な方向に形成される。つまりベース領域 3での電界集中を緩和して、耐圧を向上させることができる。

したがって、第 3の実施形態に係る半導体装置では、メサ溝 6の上部肩部 1 2が曲率をもって緩やかに広がっているが、 p n接合部 5に対して端面 Eが実質的に垂直であるためその耐圧は、第 1及び第 2の実施形態と同等である。さらに、第 3の実施形態に係る半導体装置では、メサ溝 6が熱酸化膜 7でなくポリイミドなどのパッシベーション膜 8により直接覆われるため、パッシベーシヨン膜 8の材料を変えることで、耐圧を自由に設計できる。

更にエッチングのダメージを受けることなどにより、 p型半導体層 (ベース領域） 3は n —型半導体層（コレクタ領域） 2に比べて外部要因の影響で反転しやすい場合がある。そのような場合は、 p型半導体層 3の第 3の側面 S 3付近の不純物濃度を若干高めておこくとよい。

続いて、第 1の実施形態に係る半導体装置の製造方法について説明する。

第 1工程（第 8図）：半導体基板上に第 1導電型半導体層を設けた基板を用意し、第 1導電型半導体層上に第 2導電型半導体層を形成して動作領域を形成する工程。

先ず、第 8図に示すように、 2 0 0 μ πι程度の厚さの n +型の半導体基板 1上に、例えばェピタキシャル成長などにより n —型半導体層を積層し、コレクタ領域 2を形成する。なお、コレクタ領域 2の必要とされる膜厚によっては、コレクタ領域 2は、イオン注入により形成されてもよい。ここで、コレクタ領域 2は、 p n接合部 5の近傍に形成される空乏層をコレクタ領域 2側に広げて耐圧を上げるべく不純物濃度を低くする必要がある。そして、コレクタ領域 2上に; 型半導体層からなるベース領域 3を形成する。なお、ベース領域 3の p n接合部 5近傍における電界強度を下げるべく、ベース領域 3は、： n接合部 5近傍では不純物濃度が低くなるように形成されてもよい。その後、ベース領域 3の所定領域に n型不純物をイオン注入して、エミッタ領域 4を形成する。

これにより、コレクタ領域 2の一部、ベース領域 3、ェミッタ領域 4 からなる動作領域 A Rを形成する。尚、図示は省略するが、動作領域 A Rの表面には動作領域 A Rを形成するために設けられた絶縁膜等が適宜残存している。

また、 n +型半導体基板 1もコレクタ領域として機能するが、以下 n 一型半導体層をコレクタ領域 2と称して説明する。

次に、第 9図（A ) に示すように、全面に熱酸化膜 1 6を形成し、ベース電極 1 0及びエミッタ電極 1 1に対応する位置に開口部を有したフオトレジスト膜 1 7 aを形成する。そして、フォトレジスト膜 1 7 aをマスクに熱酸化膜 1 6をエッチングする。その後、フォトレジスト膜 1 7 aを除去する。

第 9図（B ) を参照して、全面に A 1等の電極材料 1 8をスパッタ法等により堆積し、全面に新たなフォトレジスト膜 1 7 bを形成する。その後フォトレジスト膜 1 7 bを、ベース電極 1 0及ぴェミッタ電極 1 1 に対応する位置に残存するようにパターユングし、フォトレジスト膜 1 7 bをマスクに電極材料 1 8をエッチングして、ベース電極 1 0及ぴェミッタ電極 1 1を形成する。

第 2工程（第 1 0図）：動作領域の外周端に位置し、第 2導電型半導体層の表面から第 1導電型半導体層の一部にまで到達するように異方性エッチングを行い、トレンチを形成する工程。

まず、第 1 0図（A ) を参照して、フォトレジスト膜 1 7 bを除去した後新たにフォトレジスト膜 1 7 cを形成し、動作領域 A Rの周囲に開口部を有するようにフォトレジスト膜 1 7 cパターンユングする。その後、フォトレジスト膜 1 7 cをマスクにしてエッチングを行い、フォトレジスト膜 1 7 cの開口部から露出した熱酸化膜 1 6を除去する。

次に、第 1 0図（B ) に示すように、フォトレジスト膜 1 7 cおよび熱酸化膜 1 6をマスクにして、 p型半導体層 3および n—型半導体層 2 を異方性エッチングしてトレンチを掘り、メサ溝 6を形成する。

メサ溝 6は動作領域 A Rの外周端に位置し、動作領域 A Rをメサ形状に区画または分離する。すなわちメサ溝 6の側壁は動作領域 A Rの端面となる（第 1図参照）。

異方性エッチングとして、例えば、 C F系及び H B r系ガスによるドライエッチングが使用される。ここで、メサ溝 6は、少なくとも p n接合部 5をよりも深く、且つ、空乏層がメサ溝 5を越えないように深く形成される。本実施形態では、メサ溝 6は、ほぼ垂直に掘られるため、メサ溝 6を深く形成しても、チップサイズは、動作領域 A Rとほぼ同等となる。

なお、メサ溝 6が、ドライエッチングにより形成されていると、メサ溝 6の表面が荒れている場合が多い。そして、このメサ溝 6の表面が荒れていると、リーク電流を引き起こす原因となる。そこで、メサ溝 6の表面に対してゥエツトエッチングを行い、荒れた表面だけを取り除く。なお、このウエットエッチングでは、メサ溝 6のうち、少なくとも p n 接合部 5の近傍における形状は殆ど形状が変化しない。つまり、ゥエツトエッチングを行っても、メサ溝 6と p n接合部 5との成す角は実質的に 9 0度が保たれる。ウエットエッチングの際、メサ溝 6の上部近傍ではメサ溝 6の深さ方向によるエッチングの進行速度が大きく異なるが、メサ溝 6の p n接合部 5の近傍ではエッチング液に晒される度合に差異は殆どなくエッチングの進行速度は実質同等だからである。第 3工程（第 1 1図）：トレンチ内を絶縁膜で被覆する工程。まず第 1 1図（A ) の如く、フォトレジスト膜 1 7 c を除去し、全面に熱酸化膜 7を形成する。これにより、トレンチ 7内壁に熱酸化膜 7が形成される。

更に、第 1 1図（B ) の如く、熱酸化膜 7が覆われたメサ溝 6を埋め込むように、パッシベーシヨン膜 8を形成する。

その後、第 1図に示すように、半導体基板の裏面側から A 1等のコレクタ電極 9を形成して、第 1の実施形態に係る半導体装置が完成する。以上、本実施形態に係る半導体装置の製造方法では、メサ溝 6は、トレンチにより形成されていため、チップサイズを大きくすることなくメサ溝 6を！） n接合部 5よりも深く形成することができる。

続いて、第 2の実施形態に係る半導体装置の製造方法について説明する。

先ず、第 1の実施形態に係る半導体装置の製造方法と同様の第 1工程から第 3工程を経て、第 1図に示す構造を形成する。

次に、第 1 2図に示すように、メサ溝 6に対応してダイシングライン D Sでダイシングを行い、メサ溝 6で各素子を分離する。この場合、チップサイズが動作領域 A Rのサイズと同程度になる。なお、第 2の実施形態では、空乏層が下側からメサ溝 6をこえると、チップ端に露出してしまう。したがって、本実施形態では、メサ溝 6は、空乏層の広がりを考慮して深く形成される必要がある。この点、本発明では、メサ溝 6がトレンチにより形成されているため、メサ溝 6の深さを深くしても、チップサイズは大きくならない。

続いて、第 3の実施形態に係る半導体装置の製造方法について説明する。

先ず、第 1の実施形態に係る半導体装置の製造方法と同様の第 1のェ程を経た後、第 2工程（第 1 0図参照）において異方性ドライエツチングによりトレンチを形成する。

これにより第 1 3図に示す構造を形成する。なお、本実施形態では、この時点においては、メサ溝 6は、所望の深さよりも浅くなるように形成される。

次に、第 1 4図（A ) の如く、メサ溝 6の上部肩部 1 2近傍に開口部を有した新たなフォトレジスト膜 1 7 dを形成する。その後、フオトレジスト膜 1 7 dをマスクにエッチングを行い、上部肩部 1 2近傍の熱酸化膜 1 6のみ除去する。

次に、第 1 4図（B ) の如くフォトレジスト膜 1 7 dおよび熱酸化膜 1 6をマスクにして、追加の異方性エッチングを行う。すると、メサ溝 6は、所望の深さに形成されると共に、メサ溝 6の上部肩部 1 2では、エッチング速度が速いために、この部分は、曲率をもって緩やかに形成される。なお、この場合にも、メサ溝 6の表面の荒れた部分を除去すベく、ウエットエッチングを追加してもよい。

次に、第 3工程において、トレンチ内に絶縁膜を形成する。

すなわち第 1 5図（A ) を参照して、フォトレジスト膜 1 7 dを除去し、パッシベーシヨン膜 8を塗布する。本実施形態では、トレンチ（メサ溝 6 ) に沿ってトレンチ内に熱硬化性樹脂ペースト 8 aを注入塗布し、パッシベーション膜を形成する。第 1 5図（B ) はウェハ Wに対する熱硬化性樹脂ペーストの注入塗布を示す概略図である。尚、熱硬化性樹脂ペーストの塗布方法を示すものであり、ウェハ Wとノズル Nの大きさの縮尺は実際とは異なっている。

このようにウェハ Wの上方に、所定のギャップ G (例えば 4 0 μ ηι程度）を設けて配置したディスペンサー（不図示）を配置し、デイスペンサー内に熱硬化性樹脂ペースト 8 aを充填する。そしてノズル Nをトレンチに沿って移動させながら、所定の圧力でトレンチ内に熱硬化性樹脂ペースト 8 a を注入し、塗布（デイスペンス塗布）する。トレンチは、基板の平面パターンにおいて、例えば格子状またはストライプ状に形成されており、これに沿ってノズル Nを移動させる。

熱硬化性樹脂ペーストは、例えば熱硬化性ポイミドペーストである。熱硬化性樹脂ペースト 8 aの粘度は例えば 1 2 0 P a · s程度である。

その後第 1 6図の如く、熱硬化を行い、メサ溝 6内に埋め込まれたパッシベーション膜 8を形成する。更に n +型半導体基板 1の裏面に金属層を形成してコレクタ電極 9を形成し、第 3図に示す構造を得る。

本実施形態のメサ溝 6はトレンチにより形成され、微細化が図られている。このようなメサ溝 6の場合に、従来の如くガラスペーストをスピンコートにより塗布（ペースト塗布）すると、特にメサ溝 6が深い場合には内部の塗布が不十分となり、パッシベーション膜としての機能を十分に果たせない場合がある。また、ガラスペーストをスピンコートする方法では、塗布後に乾燥、露光、現像の工程が必要となり、製造工程も複雑となる。

しかし、本実施形態では、トレンチに沿って熱硬化性樹脂ペーストを注入しながら塗布するため（第 1 5図参照）、微細化され且つ深いメサ溝 6であっても、内部まで十分に塗布することができる。

更に、熱硬化性樹脂ペーストはデイスペンス塗布後に熱硬化を行うのみでよいので、従来のガラスペーストをスピンコートする場合と比較して、製造工程数を低減することができる。

更に、メサ溝 6の上部肩部 1 2が曲率をもって緩やかに形成されている。このため、メサ溝 6内部へのデイスペンス塗布が更に容易となり、メサ溝 6においても、パッシベーシヨン膜 8は、良好に被覆される。

尚、第 3の実施形態の他の製造方法として、メサ溝 6の上部肩部 1 2 は、ダメージ層除去のゥヱットエッチングの条件を適宜選択することによっても、曲率をもって緩やかに形成することができる。

すなわち、第 3の実施形態の第 2工程において、トレンチの幅に開口したマスクを設けて異方性エッチングを行い、所望の深さのトレンチを形成する。これにより第 1 3図に示す構造が得られるが、この場合トレンチの深さは、所望のメサ溝 6の深さまでエッチングする。

その後、トレンチ内のダメージ層を除去するゥエツトエッチングを行う。このとき、ウエットエッチングの条件を適宜選択することにより、第 1 4図の如く、メサ溝 6の上部肩部 1 2を所定の曲率をもった形状に形成することができる。つまり、メサ溝 6の上部肩部 1 2は、メサ溝 6 の底部よりエッチング液に晒され易く、エッチングが進行するため、所定の曲率を持った形状に形成される。

この方法では、追加の異方性エッチングを行うことなく、ダメージ層の除去と、メサ溝 6の上部肩部 1 2の丸め処理を同一のゥェットエッチング工程で行うことができる。

以上、本実施形態に係る半導体装置の製造方法では、メサ溝 6の上部肩部 1 2が曲率をもって緩やかに形成される。このため、メサ溝 6は、パッシベーション膜 8が良好に被覆されるため、第 1の実施形態の如く熱酸化膜 7で覆われなくてもよい。さらに、メサ溝 6は、； p n接合部 5 近傍においては、第 1及び第 2の実施形態に係る半導体装置と同様に、メサ角が 0 ° となっているため、； n接合部 5の端部での電界集中を抑制できる。

尚、図示は省略するが、上記に示した第 3の実施形態の製造方法において、第 1の実施形態の第 1 1図（A ) の如く、トレンチ（メサ溝 6 ) 形成後に熱酸化膜 7を形成し、その後熱硬化性樹脂ペースト 1 3をディスペンス塗布してもよい。また、第 3の実施形態に係る半導体装置は、以下に示すように形成されてもよい。

すなわち、先ず、第 1の実施形態に係る半導体装置の製造方法と同様の第 1の工程を経て、第 2工程において、第 1 0図（A ) に示す構造を形成する。

次に、第 1 0図（B ) に示すように、熱酸化膜 1 6およびフォトレジスト膜 1 7 cをマスクにして、ベース領域 3をボッシュプロセスによりエッチングする。ここで、ボッシュプロセスとは、主に S F ₆ガスを用いたプラズマエッチング工程と、主に C ₄ F ₈ガスを用いたプラズマデポジシヨン工程とを交互に繰り返すことにより、高い選択比を保持し、高異方性エッチングを可能にする手法であり、これにより基板を垂直に深くエッチングすることができる。ここで、図示しないが、ボッシュプロセスでは、メサ溝 6の内壁面に波状の荒れた形状が生じている。このような、ボッシュプロセスにより形成されたメサ溝 6に対して、さらにドラィエッチングを行い、メサ溝の内壁を平坦化する。このとき、メサ溝 6 の上部型部 1 2のエッチング速度が速いため、メサ溝 6の上部肩部 1 2 では、エッチング速度が速いために、この部分は、曲率をもって緩やかに形成される。

その後、第 3の実施形態に係る半導体装置の製造方法と同様の第 3ェ程を行う。

以上、ボッシュプロセスを用いることで、メサ角を 0 ° にさらに近づくため、微細化、高耐圧化に好適である。しかも、ボッシュプロセスにより形成されたメサ溝 6に対して、さらにドライエッチングを行うことで、メサ溝 6の内壁が平坦化され、且つメサ溝 6の上部肩部 1 2が、曲率をもって緩やかに形成されるため、パッシベーション膜 8の被覆性が向上する。また、第 2の実施形態では、第 1 7図に示す如く、樹脂 1 9がポッティングされて、半導体装置がモールドされると、樹脂 1 9は、メサ溝 6 の部分では、パッシベーシヨンとして機能するため、メサ溝 6だけを覆うパッシベーション膜 8を形成する工程を不要にすることができる。なお、第 1 7図において、コレクタ電極 9は、ろう材 2 1により、アイランド部 2 0に搭載されていが、アイランド部 2 0の形状は、半導体装置の種類に応じて適宜変更される。そして、ベース電極 1 0及ぴエミッタ電極 1 1は、例えば、不図示のワイヤ等により、リードに接続される。

尚、今回開示された実施形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施形態の説明ではなく請求の範囲によって示され、さらに請求の範囲と均等の意味および範囲内でのすべての変更が含まれる。

例えば、上記各実施形態では、半導体装置がバイポーラトランジスタである場合を例にして説明した。しかしながら、本発明はこれに限定されず、半導体装置がダイオード、パイポーラトランジスタ、 M O S F E

T、 I G B Tであっても、本発明は同様に適用できる。つまり、半導体基板の膜厚方向に対して ρ η接合を有し、且つ高耐圧が要求されるような半導体装置であれば、本発明は同様に適用できる。

尚、 M O S F Ε Τの場合の動作領域 A Rは、 η +型半導体基板 1の上に設けられこれと共にドレイン領域を構成する η—型半導体層 2とチヤネル領域となる ρ型半導体層 3を有し、これらの！） η接合部 5とチヤネル領域 3に形成された M O S トランジスタのセルから構成される。

また、ダイオードの場合の動作領域 A Rは、力ソードとなる η —型半導体層 2とアノードとなる ρ型半導体層 3およびこれらの; ρ η接合部 5 から構成される。

また、第 1及び第 2実施形態では、メサ溝 6は、熱酸化膜 7及ぴパッシベーシヨン膜 8に覆われていた。しかしながら、本発明はこれに限定されず、所望の耐圧に応じて、メサ溝 6は、熱酸化膜 7にのみ覆われていてもよい。

また、図 1 ( B ) に示すように、上記実施形態では、メサ溝 6は平面視で矩形をなすように形成されていた。しかしながら、本発明はこれに限定されない。例えば、平面視において、メサ溝 6の 4角が曲率をもつて形成されていてもよい。

Claims

請求の範囲

1 . 半導体基板と、

該半導体基板上に設けられ、第 1の側面および該第 1 の側面より内側の第 2の側面を有する第 1導電型半導体層と、

該第 1導電型半導体層上に設けられ、第 3の側面を有する第 2導電型半導体層と、を具備し、

前記第 1導電型半導体層と前記第 2導電型半導体層により形成される p n接合部を含む動作領域は、前記第 2の側面および前記第 3の側面を一つの端面とし、該端面は前記 p n接合部に対して実質的に垂直な面となることを特徴とする半導体装置。

2 . 前記端面は、前記第 2導電型半導体層の表面付近において湾曲して該第 2導電型半導体層の表面に連続することを特徴とする請求の範囲第 1項に記載の半導体装置。

3 . 前記端面は、パッシベーシヨン膜により覆われていることを特徴とする請求の範囲第 1項に記載の半導体装置。

4 . 前記端面は、前記第 2導電型半導体層の表面から前記第 1導電型半導体層に達する深さに設けられたトレンチの側壁であることを特徴とする請求の範囲第 1項から請求の範囲第 3項のいずれかに記載の半導体装置。

5 . 半導体基板上に第 1導電型半導体層を設けた基板を用意し、前記第 1導電型半導体層上に第 2導電型半導体層を形成して、動作領域を形成する工程と、

該動作領域の外周端に位置し、前記第 2導電型半導体層の表面から前記第 1導電型半導体層の一部にまで到達するように異方性エッチングを行い、トレンチを形成する工程と、

前記トレンチ内を絶縁膜で被覆する工程と、を有することを特徴とする半導体装置の製造方法。

6 . 前記トレンチの表面を取り除くために、ウエットエッチングを行うことを特徴とする請求の範囲第 5項に記載の半導体装置の製造方法。

7 . 前記ウエットエッチングにより、前記トレンチの上部肩部分が曲率をもって緩やかに広がるように加工することを特徴とする請求の範囲第 6項に記載の半導体装置の製造方法。

8 . 前記トレンチに対して、さらに異なる異方性エッチングを行い、前記トレンチの上部肩部分が曲率をもって緩やかに広がるように加工する工程を有することを特徴とする請求の範囲第 5項または請求の範囲第 6 項に記載の半導体装置の製造方法。

9 . 前記絶縁膜は、熱処理により形成された熱酸化膜であることを特徴とする請求の範囲第 5項に記載の半導体装置の製造方法。

1 0 . 前記絶縁膜は、パッシベーシヨン膜であり該パッシベーシヨン膜を前記トレンチを覆うように形成する工程を有することを特徴とする請求の範囲第 5項または請求の範囲第 9項に記載の半導体装置の製造方法。

1 1 . 少なくても前記トレンチを覆うように、樹脂によりモールドする工程を有することを特徴とする請求の範囲第 9項に記載の半導体装置の製造方法。

1 2 . 前記トレンチに沿って熱硬化性樹脂ペーストを注入塗布し、前記パッシベ"ション膜を形成することを特徴とする請求の範囲第 1 0項に記載の半導体装置の製造方法。