KR102050551B1 - 계단 구조의 트렌치를 구비한 파워 반도체 및 그 제조 방법 - Google Patents
계단 구조의 트렌치를 구비한 파워 반도체 및 그 제조 방법 Download PDFInfo
- Publication number
- KR102050551B1 KR102050551B1 KR1020180111226A KR20180111226A KR102050551B1 KR 102050551 B1 KR102050551 B1 KR 102050551B1 KR 1020180111226 A KR1020180111226 A KR 1020180111226A KR 20180111226 A KR20180111226 A KR 20180111226A KR 102050551 B1 KR102050551 B1 KR 102050551B1
- Authority
- KR
- South Korea
- Prior art keywords
- trench
- conductivity type
- pattern
- width
- sidewall angle
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 18
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 7
- 238000005530 etching Methods 0.000 claims abstract description 53
- 238000000151 deposition Methods 0.000 claims abstract description 5
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 31
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 29
- 239000000758 substrate Substances 0.000 claims description 16
- 239000012535 impurity Substances 0.000 claims description 14
- 239000002184 metal Substances 0.000 claims description 13
- 238000000034 method Methods 0.000 claims description 13
- 238000001312 dry etching Methods 0.000 claims description 8
- 230000007423 decrease Effects 0.000 claims description 7
- 238000001039 wet etching Methods 0.000 claims description 7
- 238000005468 ion implantation Methods 0.000 description 26
- 150000002500 ions Chemical class 0.000 description 11
- 230000004888 barrier function Effects 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 229910004298 SiO 2 Inorganic materials 0.000 description 5
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 239000005380 borophosphosilicate glass Substances 0.000 description 2
- 239000005388 borosilicate glass Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 230000014509 gene expression Effects 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000005360 phosphosilicate glass Substances 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 229910017855 NH 4 F Inorganic materials 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229910001092 metal group alloy Inorganic materials 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910003465 moissanite Inorganic materials 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/6609—Diodes
- H01L29/66143—Schottky diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02293—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process formation of epitaxial layers by a deposition process
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
- H01L21/76237—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials introducing impurities in trench side or bottom walls, e.g. for forming channel stoppers or alter isolation behavior
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
본 발명은 파워 반도체에 관한 것이다. 계단 구조의 트렌치를 구비한 파워 반도체 제조 방법은, 제1 도전형 에피층의 상면에 하드 마스크를 초기 두께로 증착하는 단계, 상기 하드 마스크를 식각하여 트렌치 패턴을 형성하는 단계, 상기 트렌치 패턴을 이용하여 상기 제1 도전형 에피층의 상면으로부터 수직 방향으로 연장되며 제1 트렌치 측벽 각도로 경사진 제1 트렌치를 형성하는 단계, 상기 트렌치 패턴이 제1 패턴 측벽 각도를 갖도록 수평 방향으로 1차 확장하는 단계, 1차 확장된 트렌치 패턴을 이용하여 상기 제1 트렌치의 바닥으로부터 수직 방향으로 연장되며 제2 트렌치 측벽 각도로 경사진 제2 트렌치를 형성하는 단계 및 제2 도전형 접합 영역을 상기 제1 트렌치의 측벽 및 상기 제2 트렌치의 측벽에 형성하는 단계를 포함할 수 있다.
Description
본 발명은 파워 반도체에 관한 것이다.
실리콘카바이드 파워반도체의 경우, 실리콘 파워반도체에 비해, 이온 주입 공정이 상대적으로 어렵다. 실리콘카바이드는, 실리콘에 비해, 열확산 계수가 낮고, 실리콘-탄소간 결합력이 강해서, 실리콘 기반의 이온 주입 공정 및 트렌치 공정을 적용하기가 쉽지 않다. 실리콘의 경우, 포토 레지스트나 폴리 실리콘 등으로 이온주입 패턴을 실리콘 웨이퍼 표면에 형성하고, 이온 주입 후 열처리를 통해 이온을 확산 및 활성화시키는 비교적 단순한 공정이 적용된다. 실리콘카바이드의 경우, 고에너지 및 고온으로 이온을 주입해야 하므로, 포토 레지스트와 같은 물질로 형성된 이온주입 패턴은 이용될 수 없으며, 실리콘 산화막과 같은 하드 마스크 패턴이 사용된다. 하드 마스크 패턴 사용시, 이미 사용된 패턴을 제거하고 새로운 패턴을 형성하는 과정에서 불순물이 웨이퍼 표면에 남거나 웨이퍼 표면이 거칠어지는 문제가 발생할 수 있다. 한편, 실리콘카바이드의 단단한 물성은, 트렌치의 깊이를 제한하는 주요 원인으로 작용한다.
본 발명은 트렌치의 측벽이 계단 구조인 실리콘카바이드 쇼트키 다이오드를 제공하고자 한다.
본 발명의 일측면에 따른 실시예는 계단 구조의 트렌치를 구비한 파워 반도체 제조 방법을 제공한다. 계단 구조의 트렌치를 구비한 파워 반도체 제조 방법은, 제1 도전형 에피층의 상면에 하드 마스크를 초기 두께로 증착하는 단계, 상기 하드 마스크를 식각하여 트렌치 패턴을 형성하는 단계, 상기 트렌치 패턴을 이용하여 상기 제1 도전형 에피층의 상면으로부터 수직 방향으로 연장되며 제1 트렌치 측벽 각도로 경사진 제1 트렌치를 형성하는 단계, 상기 트렌치 패턴이 제1 패턴 측벽 각도를 갖도록 수평 방향으로 1차 확장하는 단계, 1차 확장된 트렌치 패턴을 이용하여 상기 제1 트렌치의 바닥으로부터 수직 방향으로 연장되며 제2 트렌치 측벽 각도로 경사진 제2 트렌치를 형성하는 단계 및 제2 도전형 접합 영역을 상기 제1 트렌치의 측벽 및 상기 제2 트렌치의 측벽에 형성하는 단계를 포함할 수 있다.
일 실시예로, 상기 트렌치 패턴은 습식 식각에 의해 수평 방향으로 확장되며, 상기 제1 트렌치 및 상기 제2 트렌치는 건식 식각에 의해 수직 방향으로 연장될 수 있다.
일 실시예로, 계단 구조의 트렌치를 구비한 파워 반도체 제조 방법은, 상기 제2 트렌치를 형성하는 단계 이후에, 상기 1차 확장된 트렌치 패턴이 제2 패턴 측벽 각도를 갖도록 수평 방향으로 2차 확장하는 단계 및 2차 확장된 트렌치 패턴을 이용하여 상기 제2 트렌치의 바닥으로부터 수직 방향으로 연장되며 제3 트렌치 측벽 각도로 경사진 제3 트렌치를 형성하는 단계를 더 포함하며, 상기 제2 도전형 접합 영역을 상기 제1 트렌치의 측벽 및 상기 제2 트렌치의 측벽에 형성하는 단계는, 상기 제2 도전형 접합 영역을 상기 제3 트렌치의 측벽에 형성하는 단계를 포함할 수 있다.
일 실시예로, 상기 제1 트렌치의 하부 폭은 상기 제2 트렌치의 상부 폭보다 크며, 상기 제2 트렌치의 하부 폭은 상기 제3 트렌치의 상부 폭보다 클 수 있다.
본 발명의 일측면에 따른 실시예는 계단 구조의 트렌치를 구비한 파워 반도체를 제공한다. 계단 구조의 트렌치를 구비한 파워 반도체는, 제1 도전형 불순물을 포함하는 실리콘카바이드로 형성된 제1 도전형 기판, 상기 제1 도전형 기판 상부에 에피택셜 성장된 제1 도전형 에피층, 상기 제1 도전형 에피층의 상면으로부터 내부를 향해 수직 방향으로 연장된 계단 구조의 트렌치, 상기 트렌치의 바닥 및 측벽을 따라 상기 제1 도전형 에피층에 형성된 제2 도전형 접합 영역, 상기 트렌치 내부를 충진하며 상기 제1 도전형 에피층의 상면에 형성된 쇼트키 메탈층, 상기 쇼트키 메탈층의 상면에 형성된 애노드 전극 및 상기 제1 도전형 기판의 하면에 형성된 캐소드 전극을 포함할 수 있다.
일 실시예로, 상기 트렌치는, 제1 트렌치 측벽 각도로 경사진 제1 트렌치, 상기 제1 트렌치의 바닥으로부터 수직 방향으로 연장되며 제2 트렌치 측벽 각도로 경사진 제2 트렌치를 포함하되, 상기 제2 트렌치 측벽 각도는 상기 제1 트렌치 측벽 각도보다 크며, 상기 제1 트렌치의 하부 폭은 상기 제2 트렌치의 상부 폭보다 커서 상기 제1 트렌치와 상기 제2 트렌치의 연결 영역에 계단이 형성될 수 있다.
일 실시예로, 상기 제1 트렌치의 측벽 및 상기 제2 트렌치의 측벽을 따라 형성된 제2 도전형 접합 영역의 폭은 수직 하방으로 증가하되, 상기 연결 영역에서 제2 도전형 접합 영역의 폭은 감소할 수 있다.
일 실시예로, 상기 제2 트렌치의 바닥으로부터 수직 방향으로 연장되며 제3 트렌치 측벽 각도로 경사진 제3 트렌치를 더 포함하되, 상기 제3 트렌치 측벽 각도는 상기 제2 트렌치 측벽 각도보다 크며, 상기 제2 트렌치의 하부 폭은 상기 제3 트렌치의 상부 폭보다 커서 상기 제2 트렌치와 상기 제3 트렌치의 연결 영역에 계단이 형성될 수 있다.
본 발명의 실시예에 따르면, 트렌치는 하나의 마스크를 이용하여 자기 정렬 방식으로 형성되어 틸트 이온 주입에 의하지 않고서도 트렌치의 측벽에 이온 주입 영역이 형성될 수 있다. 특히, 트렌치에 의해 이온 주입 깊이를 조절할 수 있게 된다.
이하에서, 본 발명은 첨부된 도면에 도시된 실시예를 참조하여 설명된다. 이해를 돕기 위해, 첨부된 전체 도면에 걸쳐, 동일한 구성 요소에는 동일한 도면 부호가 할당되었다. 첨부된 도면에 도시된 구성은 본 발명을 설명하기 위해 예시적으로 구현된 실시예에 불과하며, 본 발명의 범위를 이에 한정하기 위한 것은 아니다. 특히, 첨부된 도면들은, 발명의 이해를 돕기 위해서, 일부 구성 요소를 다소 과장하여 표현하고 있다. 도면은 발명을 이해하기 위한 수단이므로, 도면에 표현된 구성 요소의 폭이나 두께 등은 실제 구현시 달라질 수 있음을 이해하여야 한다. 한편, 발명의 상세한 설명 전체에 걸쳐서 동일한 구성 요소는 동일한 도면 부호를 참조하여 설명된다.
도 1은 계단 구조의 트렌치를 구비한 파워 반도체를 예시적으로 도시한 단면도이다.
도 2는 하드 마스크 에칭과 실리콘카바이드 에칭의 차이점을 예시적으로 도시한 도면이다.
도 3 및 도 4는 계단 구조의 트렌치를 형성하는 공정을 예시적으로 도시한 단면도이다.
도 5는 수직 이온 주입에 의해 형성된 이온 영역과 틸트 이온 주입에 의해 형성된 이온 영역을 예시적으로 도시한 단면도이다.
도 1은 계단 구조의 트렌치를 구비한 파워 반도체를 예시적으로 도시한 단면도이다.
도 2는 하드 마스크 에칭과 실리콘카바이드 에칭의 차이점을 예시적으로 도시한 도면이다.
도 3 및 도 4는 계단 구조의 트렌치를 형성하는 공정을 예시적으로 도시한 단면도이다.
도 5는 수직 이온 주입에 의해 형성된 이온 영역과 틸트 이온 주입에 의해 형성된 이온 영역을 예시적으로 도시한 단면도이다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 이를 상세한 설명을 통해 상세히 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
층, 영역 또는 기판과 같은 요소가 다른 요소 "위(on)"에 존재하는 것으로 또는 "위로(onto)" 확장되는 것으로 기술되는 경우, 그 요소는 다른 요소의 직접 위에 있거나 직접 위로 확장될 수 있고, 또는 중간의 개입 요소가 존재할 수도 있다. 반면에, 하나의 요소가 다른 요소 "바로 위(directly on)"에 있거나 "바로 위로(directly onto)" 확장된다고 언급되는 경우, 다른 중간 요소들은 존재하지 않는다. 또한, 하나의 요소가 다른 요소에 "연결(connected)"되거나 "결합(coupled)"된다고 기술되는 경우, 그 요소는 다른 요소에 직접 연결되거나 직접 결합될 수 있고, 또는 중간의 개입 요소가 존재할 수도 있다. 반면에, 하나의 요소가 다른 요소에 "직접 연결(directly connected)"되거나 "직접 결합(directly coupled)"된다고 기술되는 경우에는 다른 중간 요소가 존재하지 않는다.
"아래의(below)" 또는 "위의(above)" 또는 "상부의(upper)" 또는 "하부의(lower)" 또는 "수평의(horizontal)" 또는 "측면의(lateral)" 또는 "수직의(vertical)"와 같은 상대적인 용어들은 여기에서 도면에 도시된 바와 같이 하나의 요소, 층 또는 영역의 다른 요소, 층 또는 영역에 대한 관계를 기술하는데 사용될 수 있다. 이들 용어들은 도면에 묘사된 방향(orientation)에 부가하여 장치의 다른 방향을 포괄하기 위한 의도를 갖는 것으로 이해되어야 한다.
이하, 본 발명의 실시예에 대해 관련 도면들을 참조하여 상세히 설명하기로 한다. 이해를 돕기 위해, 일반적인 구조의 전력 반도체 소자를 예를 들어 설명하지만, 본 발명은 전력 반도체 장치에 한정되지 않는다.
도 1은 계단 구조의 트렌치를 구비한 파워 반도체를 예시적으로 도시한 단면도이다.
도 1을 참조하면, 실리콘카바이드 파워 반도체는, 트렌치 접합 장벽 쇼트키(Trench junction barrier Schottky) 다이오드일 수 있다. 트렌치 접합 장벽 쇼트키 다이오드는 액티브 영역 및 액티브 영역을 적어도 둘러싸는 엣지 종단 영역으로 구분된다. 액티브 영역은 쇼트키 접합 및 PN 접합을 포함한다. 에지 종단 영역은, 가드링(Guard ring), 베벨(Bevel), 접합 종단 연장(Junction Termination Extension) 등 다양한 구조를 가질 수 있다.
트렌치 접합 장벽 쇼트키 다이오드는, 제1 도전형 기판(100), 제1 도전형 에피층(105), 제2 도전형 접합 영역(120), 제2 도전형 버퍼 영역(130), 절연층(140), 쇼트키 메탈층(150), 애노드 전극(160), 오믹 접합층(170), 및 캐소드 전극(180)을 포함한다. 여기서, 제1 도전형은 n형 불순물에 의해 도핑되며, 제2 도전형은 p형 불순물에 의해 도핑된 영역 또는 층을 지칭하지만, 그 반대의 경우도 가능하다.
제1 도전형 기판(100)은, 4H-SiC 또는 6H-SiC 기판에 제1 도전형 불순물을 도핑하여 형성된다. 여기서, 제1 도전형 기판(100)의 제1 도전형 불순물의 농도는, 약 5×1018 cm-3이며, 제1 도전형 기판(100)의 두께는, 약 9.8 ㎛일 수 있다.
제1 도전형 에피층(105)은, 제1 도전형 기판(100)의 상부에 제1 도전형 불순물이 도핑된 실리콘카바이드를 에피택셜 성장시켜 형성된다. 여기서, 제1 도전형 에피층(105)의 제1 도전형 불순물의 농도는, 약 9 × 1015이며, 제1 도전형 에피층(105)의 두께는, 약 350 ㎛일 수 있다.
액티브 영역에서, 계단 구조 트렌치(110)는 제1 도전형 에피층(105)의 상면으로부터 제1 도전형 에피층(105)의 내부를 향해 실질적으로 수직하게 연장된다. 계단 구조 트렌치(110)의 측벽은 계단 구조로 형성되어 제1 도전형 에피층(105)의 상면으로부터 깊어질수록 트렌치의 폭이 감소한다. 한편, 계단 구조 트렌치(110) 측벽의 적어도 일부는, 실질적으로 경사지게 형성될 수 있어서 제1 도전형 에피층(105)의 상면으로부터 깊어질수록 트렌치의 폭이 감소할 수 있다.
복수의 제2 도전형 접합 영역(120)은, 계단 구조 트렌치(110)의 측벽 및 바닥에 형성된다. 복수의 제2 도전형 접합 영역(120)은, 제2 도전형 불순물, 예를 들어, Al을 계단 구조 트렌치(110)의 측벽 및 바닥에 이온 주입하여 형성될 수 있다. 이온 주입에 의해, 복수의 제2 도전형 접합 영역(120)은, 계단 구조 트렌치(110)의 측벽 및 계단 구조 트렌치(110)의 바닥으로부터 수직 방향으로 제1 도전형 에피층(105) 내부로 연장되어 형성된다. 여기서, 제2 도전형 접합 영역(120)의 제2 도전형 불순물의 농도는, 약 1 × 1018 cm-3이며, 제2 도전형 접합 영역(120)의 깊이는, 계단 구조 트렌치(110)의 측벽 및 바닥으로부터 약 0.7 ㎛일 수 있다. 계단 구조 트렌치(110) 및 제2 도전형 접합 영역(120)의 구조는 이하에서 도 5를 참조하여 상세히 설명한다.
제2 도전형 버퍼 영역(130)은, 제1 도전형 에피층(105) 상면의 액티브 영역 및 에지 종단 영역에 걸쳐 형성되며, 액티브 영역을 둘러싼다. 제2 도전형 버퍼 영역(130)은, 제2 도전형 불순물을 제1 도전형 에피층(105)에 이온 주입하여 형성될 수 있다. 제2 도전형 버퍼 영역(130)의 폭은, 제2 도전형 접합 영역(120)보다 크다. 제2 도전형 버퍼 영역(130)은, 일측이 쇼트키 메탈층(150)에 접촉하며, 수평 방향으로 에지 종단 영역을 향해 연장된다. 여기서, 제2 도전형 버퍼 영역(130)의 제2 도전형 불순물의 농도는, 약 1 × 1018 내지 약 1 × 1020 cm-3이며, 제2 도전형 버퍼 영역(130)의 깊이는, 약 약 05 내지 0.7 ㎛일 수 있다.
절연층(140)은 버퍼층(125)의 일부 및 에지 종단 영역의 제1 도전형 에피층(105) 상부에 형성된다. 절연층(140)은, 복수의 제2 도전형 접합 영역(120)을 둘러싸도록 형성되어 액티브 영역을 정의한다. 절연층(140)은 제2 도전형 버퍼 영역(130)의 적어도 일부와 중첩되도록 형성된다. 절연층(140)은, 제2 도전형 버퍼 영역(130)의 좌측 일부는 노출되는 위치에서 제1 도전형 베이스 영역(130)을 향해 수평 방향으로 연장되어 제2 도전형 버퍼 영역(130)의 나머지 부분을 덮는다. 절연층(140)은, 산화실리콘, PSG(Phosphosilicate glass), BSG(Borosilicate glass), BPSG(Borophosphosilicate glass) 등으로 형성될 수 있다. 여기서, 절연층(140)의 두께는 약 1.0 내지 약 2.0 ㎛일 수 있다.
쇼트키 메탈층(150)은 제1 도전형 에피층(105)의 상부에 형성되어 제1 도전형 에피층(105)의 일부와 쇼트키 접합하며, 계단 구조 트렌치(110) 내부에 충진된다. 쇼트키 메탈층(150)은, 절연층(140)의 일부를 덮도록 수평 방향으로 연장될 수 있다.
애노드 전극(160)은 쇼트키 메탈층(150)의 상부에 형성되며, 캐소드 전극(180)은 제1 도전형 기판(100)의 하부에 형성된다. 애노드 전극(160) 및 캐소드 전극(180)은 금속 또는 금속 합금으로 형성된다. 오믹 접촉을 위한 실리사이드층(170)는 제1 도전형 기판(100)과 캐소드 전극(180) 사이에 형성된다.
이하에서는 복수의 제2 도전형 접합 영역(120)을 가진 트렌치 접합 장벽 쇼트키 다이오드의 동작을 설명한다.
계단 구조 트렌치(110) 내부에 형성된 제2 도전형 접합 영역(120)을 가진 트렌치 접합 장벽 쇼트키 다이오드는, 기존 쇼트키 다이오드와 비교할 때, 항복전압과 누설전류 특성을 향상시킬 수 있다. 복수의 제2 도전형 접합 영역(120)은, 제1 도전형 에피층(105)과 PN 접합하며, 쇼트키 메탈층(150)은 제1 도전형 에피층(105)과 쇼트키 접촉한다. 계단 구조 트렌치(110) 측벽에 형성된 제2 도전형 접합 영역(120)은, PN 접합의 면적을 증가시킨다. 특히, 기존 트렌치 접합 장벽 쇼트키 다이오드와 비교할 때, 계단 구조 계단 구조 트렌치(110)의 바닥은 더 깊은 위치에 형성된다. 이로 인해, 제1 도전형 에피층(105) 내부에 형성되는 공핍층 또한 더 깊은 영역에 형성된다. 깊게 형성된 공핍층은 효과적인 전계 분산을 가능하게 한다.
역방향 전압 인가시, 복수의 제2 도전형 접합 영역(120)은 제1 도전형 에피층(105)과의 PN 접합으로 인해 공핍층을 형성한다. 계단 구조 트렌치(110) 측벽의 제2 도전형 접합 영역(120)을 따라 형성된 공핍층은 수평방향으로 확장되며, 바닥을 따라 형성된 공핍층은 수직방향으로 확장되다. 복수의 제2 도전형 접합 영역(120)의 주변을 따라 형성된 공핍층은 누설전류가 흐를 수 있는 경로를 차단하기 때문에, 일반적인 쇼트키 다이오드에 비해 낮은 누설전류 값을 가진다. 특히, 복수의 제2 도전형 접합 영역(120)의 주변을 따라 형성된 공핍층은 쇼트키 메탈층(150)과 제1 도전형 에피층(105)이 접하는 영역에 집중되는 전계를 상대적으로 감소시킬 수 있다. 이로 인해, 일반적인 쇼트키 다이오드보다 상대적으로 높은 임계전압을 구현할 수 있다.
도 2는 하드 마스크 에칭과 실리콘카바이드 에칭의 차이점을 예시적으로 도시한 도면이다.
하드 마스크(200)는 제1 도전형 에피층(105)의 상면에 형성되어 트렌치 패턴(210)으로 사용된다. 트렌치 패턴은, 하드 마스크를 식각하여 트렌치가 형성될 실리콘카바이드 에피층의 상면을 노출시켜 형성된다. 트렌치 패턴의 상부 폭 WPT은 트렌치 패턴의 하부 폭 WPB보다 클 수 있다.
하드 마스크(200)는 초기 두께 thHM을 가지며, 하드 마스크 에칭 및 실리콘카바이드 에칭시 모두 식각되어 두께가 감소한다. 트렌치(110)의 목표 깊이 EDepth만큼 식각하기 위해서, n-1회의 하드 마스크 에칭과 n회의 실리콘카바이드 에칭이 수행되는데, 하드 마스크 에칭은, 습식 식각이며, 실리콘카바이드 에칭은 건식 식각이다. 하드 마스크(200)의 초기 두께 thHM = TMin + TEtch일 수 있다. 여기서, 하드 마스크(200)의 최소 두께 TMin은 약 1.5 ㎛이며, 이온 주입시 차단 마스크로 이용하기 위해 필요한 하드 마스크의 두께이다. TEtch는 n-1회의 하드 마스크 에칭 및 n회의 실리콘카바이드 에칭시 식각되는 하드 마스크의 총 식각 두께이며, TEtch = EDepth/ESel + EHM일 수 있다. 여기서, 목표 깊이 EDepth는 ESiC ⅹ n이고, ESel은 실리콘카바이드-하드 마스크 식각 선택비이며, EHM은 ESiO2 ⅹ (n-1)이다. ESiC는 1회의 실리콘카바이드 에칭에 의한 제1 도전형 에피층(105)의 식각 깊이이며, ESiO2는 1회의 하드 마스크 에칭에 의한 하드 마스크(200)의 식각 두께이다.
트렌치 패턴(210)은 하드 마스크 에칭에 의해 측벽이 경사지게 식각된다. 하드 마스크 에칭은 등방성 습식 식각이며, 실리콘카바이드 에칭은 비등방성 건식 식각이다. 습식 식각의 경우, 트렌치 패턴(210)의 상부와 하부의 식각액 흐름에 차이가 발생하며, 이는 하드 마스크(200) 상면의 식각율, 트렌치 패턴(210) 상부의 식각율, 및 트렌치 패턴(210) 하부의 식각율이 상이하게 되는 원인이다. 이로 인해, 트렌치 패턴(210) 상부의 폭 WPT이 하부의 폭 WPB보다 커져서 트렌치 패턴(210)의 측벽이 경사지게 식각된다. 트렌치 패턴(210) 상부-하부 폭 차이는, 이후 하드 마스크 에칭시마다 더욱 커지며, 트렌치 패턴(210) 상부-하부 폭 차이로 인한 측벽의 경사는 실리콘카바이드 에칭시 트렌치(110) 측벽의 경사에 영향을 미친다. 즉, 트렌치 패턴(210)의 상부-하부 폭 차이가 커질수록, 에칭 가스가 트렌치(110) 하부로부터 원활히 배출되지 않으므로, 트렌치(110) 상부-하부간 식각율 차이가 커진다. 이로 인해, 실리콘카바이드 에칭이 반복될 때마다 트렌치(110)의 상부-하부 폭 차이가 커질 수 있다.
하드 마스크는, n-1회의 하드 마스크 에칭 및 n회의 실리콘카바이드 에칭이 실행되는 동안 제거되지 않는다. 즉, 계단 구조 트렌치(110)는, 하나의 하드 마스크를 이용하여 자기 정렬 방식으로 형성된다. 한편, 하드 마스크(200)는 계단 구조 트렌치(110) 측벽 및 바닥에 이온 주입에도 이용된다.
도 3 및 도 4는 계단 구조의 트렌치를 형성하는 공정을 예시적으로 도시한 단면도이다. 이하에서 설명될 비율 등의 수치는, 에칭 가스, 에칭액, 시간, 온도 등과 같은 공정 파라미터에 따라 변경될 수 있음을 이해하여야 한다. 한편, 이온 주입 깊이에 의해 결정된 트렌치(110)의 목표 깊이를 달성하기 위해 3회의 실리콘카바이드 에칭이 수행되는 예가 설명되지만, 수행 회수는 1회의 실리콘카바이드 에칭에 의한 식각 깊이, 목표 깊이의 크기 등에 따라 증가 또는 감소될 수 있다.
도 3와 4를 함께 참조하면, 단계 (a)에서, 제1 도전형 에피층(105)의 상면에 하드 마스크(200)가 형성된다. 하드 마스크(200)는, PECVD 공정을 이용하여, 예를 들어, SiO2를 초기 두께 th1로 증착하여 형성될 수 있다. PECVD 공정에서, SiO2는, SiH4와 O2의 혼합 가스를 이용하여 약 400 ℃에서 1.0~1.3 ㎛/min의 증착율로 증착될 수 있다.
단계 (b)에서, PR 패턴(305)이 하드 마스크(200)의 상면에 형성된다. PR 패턴(305)은, 포토 레지스트(300)를 도포하고, 트렌치 패턴(210)을 형성할 위치의 포토 레지스트를 제거하여 형성될 수 있다.
단계 (c)에서, 트렌치 패턴(210)이 하드 마스크(200)에 형성된다. 트렌치 패턴(210)은 CF4, CHF3, Ar, O2를 혼합한 에칭 가스를 이용하여 약 0.5㎛/min 이하의 식각율로 하드 마스크(200)를 건식 식각하여 형성될 수 있다. 여기서, SiO2와 PR의 식각 선택비는 4:1 이하이다. 식각 선택비는 트렌치 패턴(210)의 측벽은 실질적으로 수직으로 형성될 수 있다.
단계 (d)에서, 포토 레지스트(200)가 제거된다. 트렌치 패턴(210)의 상부 폭은 w11이며, 하부 폭은 w21이다. 여기서, 상부 폭 w11은 하부 폭 w21보다 약 14% 내지 약 17% 클 수 있으며, 상부 폭 w11은 초기 두께 th1의 약 24% 내지 약 27%일 수 있다.
단계 (e)에서, 제1 트렌치(111)가 제1 도전형 에피층(105)에 형성된다. 제1 트렌치(111)는 SF6, Ar, O2를 혼합한 에칭 가스를 이용하여 약 1.0 ㎛/min 이하의 식각율로 제1 도전형 에피층(105)을 건식 식각하여 형성될 수 있다. 여기서, SiC와 SiO2의 식각 선택비는 5:1 이하이다. 제1 트렌치(111)의 측벽은 제1 트렌치 측벽 각도로 경사지게 형성될 수 있다. 여기서, 측벽 각도는 수직 방향 직선과 측벽 사이의 각도이다. 제1 트렌치(111)는, 실리콘카바이드로 형성된 제1 도전형 에피층(105)을 수직 방향으로 제1 깊이 d1만큼 1차 식각하여 형성된다. 제1 트렌치(111)의 상부 폭은 w22이고 하부 폭은 w32이며, 후속 에칭시 계속 식각되어 점차 넓어질 수 있다. 여기서, 상부 폭 w22은 하부 폭 w32보다 약 11% 내지 약 14% 클 수 있으며, 제1 깊이 d1은 약 0.5 ㎛ 내지 약 1.0 ㎛일 수 있다. 한편, 1차 에피층 식각시, 하드 마스크(200)도 함께 식각되어, 하드 마스크(200)의 두께 th2는 초기 두께 th1의 약 96% 내지 98%로 감소될 수 있고, 트렌치 패턴(210)의 상부 폭은 w12이며, 하부 폭은 w22이다. 여기서, 상부 폭 w12는 하부 폭 w22보다 약 15% 내지 약 18% 클 수 있다.
단계 (f)에서, 트렌치 패턴(210)이 수평 방향으로 1차 확장된다. 트렌치 패턴(210)은 NH4F, HF를 혼합한 에칭액을 이용하여 약 60nm/min 이하의 식각율로 하드 마스크(200)를 습식 식각하여 확장될 수 있다. 트렌치 패턴(210)의 유무 및 패턴의 폭에 의해, 트렌치 패턴(210) 상부에서는 에칭액이 원활하게 흘러 식각율이 상대적으로 높은 반면 트렌치 패턴(210) 하부에서는 에칭액이 정체되어 식각율이 상대적으로 낮다. 특히, 식각된 물질 트렌치 패턴(210) 하부에서 원활히 배출되지 않는다. 이로 인해, 트렌치 패턴(210)의 측벽은 제1 패턴 측벽 각도로 경사지게 형성된다. 1차 확장된 트렌치 패턴(210)의 상부 폭은 w13이고, 하부 폭은 w23이며, 하드 마스크(200)의 두께는 th3이다. 상부 폭 w13은 초기 두께 th1의 약 35% 내지 약 38%일 수 있다. 한편, 하드 마스크(200)의 두께 th3는 초기 두께 th1의 약 77% 내지 80%로 감소될 수 있다.
단계 (g)에서, 제2 트렌치(112)가 제1 도전형 에피층(105)에 형성된다. 제2 트렌치(112)는, 예를 들어, 단계 (e)와 같은 방법으로, 제1 트렌치(111)의 바닥을 수직 방향으로 2차 건식 식각하여 형성된다. 제2 트렌치(112)의 측벽은 제2 트렌치 측벽 각도로 경사지게 형성될 수 있다. 여기서, 제2 트렌치 측벽 각도는 제1 트렌치 측벽 각도보다 클 수 있다. 2차 에피층 식각에 의해, 제1 트렌치(111)도 수평 방향으로 확장된다. 제1 트렌치(111)의 상부 폭은 w24이고, 제2 트렌치(112)의 상부 폭은 w34이고 하부 폭은 w44이며, 후속 에칭시 계속 식각되어 점차 넓어질 수 있다. 제1 트렌치(111)의 하부 폭은 제2 트렌치(112)의 상부 폭 w34보다 실질적으로 크며, 이로 인해 제1 계단(도 5의 111s)이 형성된다. 여기서, 제2 트렌치(112)의 상부 폭 w34은 하부 폭 w44보다 약 26% 내지 약 29% 클 수 있으며, 제2 깊이 d2은 약 1.0 ㎛ 내지 약 2.0 ㎛일 수 있다. 한편, 2차 에피층 식각시, 하드 마스크(200)도 함께 식각되어, 하드 마스크(200)의 두께 th4는 초기 두께 th1의 약 74% 내지 77%로 감소될 수 있고, 트렌치 패턴(210)의 상부 폭은 w14이며, 하부 폭은 w24이다. 여기서, 상부 폭 w14는 하부 폭 w24보다 약 31% 내지 약 34% 클 수 있다.
단계 (h)에서, 트렌치 패턴(210)이 수평 방향으로 2차 확장된다. 트렌치 패턴(210)은, 예를 들어, 단계 (f)와 같은 방법으로, 하드 마스크(200)를 습식 식각하여 수평 방향으로 확장될 수 있다. 트렌치 패턴(210)의 측벽은 제2 패턴 측벽 각도로 경사지게 형성될 수 있다. 여기서, 제2 패턴 측벽 각도는 제1 패턴 측벽 각도보다 클 수 있다. 2차 확장된 트렌치 패턴(210)의 상부 폭은 w15이고, 하부 폭은 w25이며, 하드 마스크(200)의 두께는 th5이다. 상부 폭 w15는 초기 두께 th1의 약 46% 내지 약 49%일 수 있다. 한편, 하드 마스크(200)의 두께 th5는 초기 두께 th1의 약 57% 내지 60%로 감소될 수 있다.
단계 (i)에서, 제3 트렌치(113)가 제1 도전형 에피층(105)에 형성된다. 제3 트렌치(113)는, 예를 들어, 단계 (e)와 같은 방법으로, 제2 트렌치(112)의 바닥을 수직 방향으로 3차 건식 식각하여 형성된다. 제3 트렌치(113)의 측벽은 제3 트렌치 측벽 각도로 경사지게 형성될 수 있다. 여기서, 제3 트렌치 측벽 각도는 제2 트렌치 측벽 각도보다 클 수 있다. 3차 에피층 식각에 의해, 제1 트렌치(111) 및 제2 트렌치(112)도 수평 방향으로 확장된다. 제1 트렌치(111)의 상부 폭은 w26이고, 제2 트렌치(112)의 상부 폭은 w36이고, 제3 트렌치(113)의 상부 폭은 w46이고 하부 폭은 w54이다. 제2 트렌치(112)의 하부 폭은 제3 트렌치(113)의 상부 폭 w46보다 실질적으로 크며, 이로 인해 제2 계단(도 5의 112s)이 형성된다. 여기서, 제3 트렌치(113)의 상부 폭 w46은 하부 폭 w56보다 약 240% 내지 약 270% 클 수 있으며, 제3 깊이 d3은 약 1.5 ㎛ 내지 약 3.0 ㎛일 수 있다. 한편, 3차 에피층 식각시, 하드 마스크(200)도 함께 식각되어, 하드 마스크(200)의 두께 th6은 초기 두께 th1의 약 53% 내지 57%로 감소될 수 있다.
단계 (j)에서, 제2 도전형 접합 영역(120)이 형성된다. 제2 도전형 접합 영역(120)은, 3차 에피층 식각 후 남아 있는 하드 마스크(200)를 이온 주입 패턴으로 이용하여 트렌치(110) 내부에 제2 도전형 불순물을 이온 주입하여 형성될 수 있다. 트렌치(110) 측벽의 각도가 깊이에 따라 달라지며, 제1 계단 및 제2 계단이 형성되어, 경사 이온 주입에 의하지 않더라도 트렌치 측벽에 제2 도전형 접합 영역(120)이 형성될 수 있다. 제2 도전형 접합 영역(120)은, 열처리를 통해 활성화된다.
이후, 절연층(140), 쇼트키 메탈층(150), 애노드 전극(160), 캐소드 전극(180)을 차례로 형성하여 트렌치 접합 장벽 쇼트키 다이오드를 완성한다.
도 5는 수직 이온 주입에 의해 형성된 이온 영역과 틸트 이온 주입에 의해 형성된 이온 영역을 예시적으로 도시한 단면도이다.
도 5를 참조하면, (a)는 계단 구조 트렌치(110)에 수직 이온 주입하여 형성된 제2 도전형 접합 영역(120), (b)는 계단 구조 트렌치(110)에 경사 이온 주입하여 형성된 제2 도전형 접합 영역, 및 (c)는 일반 트렌치에 경사 이온 주입하여 형성된 제2 도전형 접합 영역을 각각 나타낸다.
(a) 및 (b)에서, 계단 구조 트렌치(110)는, 하나의 하드 마스크를 이용하여 자기 정렬 방식으로 형성된 제1 트렌치(111), 제2 트렌치(112) 및 제3 트렌치(113)를 포함한다. 제1 트렌치(111)는 제2 트렌치(112)와 연결되며, 제2 트렌치(112)는 제3 트렌치(113)와 연결된다. 제1 트렌치(111)의 하부 폭은 제2 트렌치(112)의 상부 폭보다 실질적으로 크며, 이로 인해 제1 계단(111s)이 제1 측벽(111w)과 제2 측벽(112w)을 연결한다. 한편, 제2 트렌치(112)의 하부 폭은 제3 트렌치(113)의 상부 폭보다 실질적으로 크며, 이로 인해 제2 계단(112s)이 제2 측벽(112w)과 제3 측벽(113w)을 연결한다.
제1 측벽(111w)을 따라 형성된 제1 접합 영역(121)은 제1 계단(111s) 근처의 제1 연결 영역(122)에서 제2 측벽(112w)을 따라 형성된 제2 접합 영역(123)과 연결된다. 같은 방식으로, 제2 접합 영역(123)은 제2 계단(112s) 근처의 제2 연결 영역(124)에서 제3 접합 영역(125)과 연결되며, 제3 접합 영역(125)은, 제3 트렌치(113)의 바닥(113b) 근처에서 제4 접합 영역(126)과 연결된다. 여기서, 제2 도전형 접합 영역(120)은, 제1 접합 영역(121), 제2 접합 영역(122), 제3 접합 영역(123) 및 제4 접합 영역(126)을 포함한다.
제1 내지 제3 측벽(111w, 112w, 113w)은, 트렌치(110)의 깊이 방향에 실질적으로 평행한 직선(이하 수직선)에 대해 경사질 수 있다. 이로 인해, 수직 이온 주입에 의해 제1 내지 제3 측벽(111w, 112w, 113w)을 따라 제1 접합 영역(121) 내지 제3 접합 영역(123)이 형성될 수 있다. 한편, 제1 내지 제3 측벽(111w, 112w, 113w)과 수직선 사이 각도는 서로 상이할 수 있다. 수직선과 제1 측벽(111w) 사이 제1 각도는, 수직선과 제3 측벽(113w) 사이 제2 각도보다 작을 수 있다. 따라서 수직 이온 주입에 의해 형성되는 접합 영역의 수평 방향 폭은 트렌치(110)의 깊이에 따라 증가할 수 있다. 즉, 제1 접합 영역(121), 제2 접합 영역(122) 및 제3 접합 영역(123)은, 깊어질수록 수평 방향 폭이 증가한다. 제1 접합 영역(121)의 하부와 제2 접합 영역(123)의 상부는, 제1 계단(111s)으로 인해, 제1 연결 영역(122)에서만 연결된다. 마찬가지로, 제2 접합 영역(123)의 하부와 제3 접합 영역(125)의 상부는 제2 연결 영역(122)에서만 연결된다. 한편, 제4 접합 영역(126)은 제1 도전형 에피층(105) 내부로 깊어질수록 수평 방향 폭이 감소한다.
(b)에서, 제1 접합 영역(121), 제2 접합 영역(122) 및 제3 접합 영역(123)은 수직 이온 주입에 의해서도 측벽을 따라 형성되지만, 경사 이온 주입에 의해 제1 접합 영역(121), 제2 접합 영역(122) 및 제3 접합 영역(123)의 수평 방향 폭을 증가시킬 수 있다. 예를 들어, 제1 계단(111s) 및/또는 제2 계단(112s)의 수평 방향 폭이 증가하면, 제1 연결 영역(122) 및/또는 제2 연결 영역(124)의 수평 방향 폭이 감소하거나 없어질 수 있다. 이는, 공핍층 형성에 영향을 줄 수 있으며, 전계가 집중되는 현상을 초래할 수도 있다. 계단 구조 트렌치(110)에 경사 이온 주입을 하면, 제1 접합 영역(121') 내지 제4 접합 영역(126')의 수평 방향 폭이, 수직 이온 주입하여 형성된 제1 접합 영역(121) 내지 제4 접합 영역(126)의 수평 방향 폭보다 증가되어, 제1 연결 영역(122) 및/또는 제2 연결 영역(124)의 수평 방향 폭 감소에 따른 부정적인 효과의 발생이 억제 또는 제거될 수 있다.
(c)에서, 경사 이온 주입을 적용하면, 일반 트렌치의 측벽에도 제2 도전형 접합 영역(120'')이 형성될 수 있다. 실리콘카바이드는 단단한 물성으로 인해, 트렌치의 최대 깊이가 1 ㎛로 알려져 있다. 계단 구조 트렌치(110)에 비해, 상대적으로 많은 양의 이온이 바닥(111b'')에 주입되지만, 상대적으로 얕은 위치에 제2 접합 영역(126'')이 형성되기 때문에, 제1 접합 영역(126'') 하부 방향으로 공핍층이 형성되는 깊이 역시 상대적으로 얕다. 한편, 측벽(111w'')을 따라 형성된 제1 접합 영역(121'')은 수직 방향 길이가 상대적으로 짧아 공핍층을 제1 도전형 에피층(105)의 상면 부근에 얇게 형성한다.
전술한 본 발명의 설명은 예시를 위한 것이며, 본 발명이 속하는 기술분야의 통상의 지식을 가진 자는 본 발명의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 쉽게 변형이 가능하다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타나며, 특허청구범위의 의미 및 범위 그리고 그 균등 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
Claims (8)
- 제1 도전형 에피층의 상면에 하드 마스크를 초기 두께로 증착하는 단계;
상기 하드 마스크를 식각하여 트렌치 패턴을 형성하는 단계;
상기 트렌치 패턴을 이용하여 상기 제1 도전형 에피층의 상면으로부터 수직 방향으로 연장되며 제1 트렌치 측벽 각도로 경사진 제1 트렌치를 형성하는 단계;
상기 트렌치 패턴이 제1 패턴 측벽 각도를 갖도록 수평 방향으로 1차 확장하는 단계;
1차 확장된 트렌치 패턴을 이용하여 상기 제1 트렌치의 바닥으로부터 수직 방향으로 연장되며 제2 트렌치 측벽 각도로 경사진 제2 트렌치를 형성하는 단계; 및
제2 도전형 접합 영역을 상기 제1 트렌치의 측벽 및 상기 제2 트렌치의 측벽에 형성하는 단계를 포함하는 계단 구조의 트렌치를 구비한 파워 반도체 제조 방법. - 청구항 1에 있어서,
상기 트렌치 패턴은 습식 식각에 의해 수평 방향으로 확장되며,
상기 제1 트렌치 및 상기 제2 트렌치는 건식 식각에 의해 수직 방향으로 연장되는 계단 구조의 트렌치를 구비한 파워 반도체 제조 방법. - 청구항 1에 있어서, 상기 제2 트렌치를 형성하는 단계 이후에,
상기 1차 확장된 트렌치 패턴이 제2 패턴 측벽 각도를 갖도록 수평 방향으로 2차 확장하는 단계; 및
2차 확장된 트렌치 패턴을 이용하여 상기 제2 트렌치의 바닥으로부터 수직 방향으로 연장되며 제3 트렌치 측벽 각도로 경사진 제3 트렌치를 형성하는 단계를 더 포함하며,
상기 제2 도전형 접합 영역을 상기 제1 트렌치의 측벽 및 상기 제2 트렌치의 측벽에 형성하는 단계는,
상기 제2 도전형 접합 영역을 상기 제3 트렌치의 측벽에 더 형성하는 단계를 포함하는 계단 구조의 트렌치를 구비한 파워 반도체 제조 방법. - 청구항 3에 있어서, 상기 제1 트렌치의 하부 폭은 상기 제2 트렌치의 상부 폭보다 크며, 상기 제2 트렌치의 하부 폭은 상기 제3 트렌치의 상부 폭보다 큰 계단 구조의 트렌치를 구비한 파워 반도체 제조 방법.
- 제1 도전형 불순물을 포함하는 실리콘카바이드로 형성된 제1 도전형 기판;
상기 제1 도전형 기판 상부에 에피택셜 성장된 제1 도전형 에피층;
상기 제1 도전형 에피층의 상면으로부터 내부를 향해 수직 방향으로 연장된 계단 구조의 트렌치;
상기 트렌치의 바닥 및 측벽을 따라 상기 제1 도전형 에피층에 형성된 제2 도전형 접합 영역;
상기 트렌치 내부를 충진하며 상기 제1 도전형 에피층의 상면에 형성된 쇼트키 메탈층;
상기 쇼트키 메탈층의 상면에 형성된 애노드 전극; 및
상기 제1 도전형 기판의 하면에 형성된 캐소드 전극을 포함하되,
상기 트렌치는,
제1 트렌치 측벽 각도로 경사진 제1 트렌치, 및
상기 제1 트렌치의 바닥으로부터 수직 방향으로 연장되며 제2 트렌치 측벽 각도로 경사진 제2 트렌치를 포함하고,
상기 제2 트렌치 측벽 각도는 상기 제1 트렌치 측벽 각도보다 크고,
상기 제1 트렌치의 하부 폭은 상기 제2 트렌치의 상부 폭보다 커서 상기 제1 트렌치와 상기 제2 트렌치의 연결 영역에 계단이 형성되고,
상기 제1 트렌치의 측벽 및 상기 제2 트렌치의 측벽을 따라 형성된 제2 도전형 접합 영역의 폭은 수직 하방으로 증가하며,
상기 연결 영역에서 제2 도전형 접합 영역의 폭은 감소하는 계단 구조의 트렌치를 구비한 파워 반도체. - 삭제
- 삭제
- 청구항 5에 있어서,
상기 제2 트렌치의 바닥으로부터 수직 방향으로 연장되며 제3 트렌치 측벽 각도로 경사진 제3 트렌치를 더 포함하되,
상기 제3 트렌치 측벽 각도는 상기 제2 트렌치 측벽 각도보다 크며,
상기 제2 트렌치의 하부 폭은 상기 제3 트렌치의 상부 폭보다 커서 상기 제2 트렌치와 상기 제3 트렌치의 연결 영역에 계단이 형성되는 계단 구조의 트렌치를 구비한 파워 반도체.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020180111226A KR102050551B1 (ko) | 2018-09-18 | 2018-09-18 | 계단 구조의 트렌치를 구비한 파워 반도체 및 그 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020180111226A KR102050551B1 (ko) | 2018-09-18 | 2018-09-18 | 계단 구조의 트렌치를 구비한 파워 반도체 및 그 제조 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR102050551B1 true KR102050551B1 (ko) | 2019-12-03 |
Family
ID=68837979
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020180111226A KR102050551B1 (ko) | 2018-09-18 | 2018-09-18 | 계단 구조의 트렌치를 구비한 파워 반도체 및 그 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR102050551B1 (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114220869A (zh) * | 2021-11-24 | 2022-03-22 | 山东大学 | 一种具有沟槽结构的垂直型氮化镓肖特基二极管及其制备方法 |
| KR102404463B1 (ko) * | 2022-04-26 | 2022-06-07 | (주) 트리노테크놀로지 | 폴디드 채널 영역이 형성된 실리콘 카바이드 전력 반도체 장치 및 그 제조 방법 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015037188A (ja) * | 2013-08-09 | 2015-02-23 | サムソン エレクトロ−メカニックス カンパニーリミテッド． | 電力半導体素子及びその製造方法 |
| CN106711190A (zh) * | 2017-01-24 | 2017-05-24 | 深圳基本半导体有限公司 | 一种具有高性能的半导体器件及制造方法 |
-
2018
- 2018-09-18 KR KR1020180111226A patent/KR102050551B1/ko active IP Right Grant
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015037188A (ja) * | 2013-08-09 | 2015-02-23 | サムソン エレクトロ−メカニックス カンパニーリミテッド． | 電力半導体素子及びその製造方法 |
| CN106711190A (zh) * | 2017-01-24 | 2017-05-24 | 深圳基本半导体有限公司 | 一种具有高性能的半导体器件及制造方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114220869A (zh) * | 2021-11-24 | 2022-03-22 | 山东大学 | 一种具有沟槽结构的垂直型氮化镓肖特基二极管及其制备方法 |
| CN114220869B (zh) * | 2021-11-24 | 2023-11-07 | 山东大学 | 一种具有沟槽结构的垂直型氮化镓肖特基二极管及其制备方法 |
| KR102404463B1 (ko) * | 2022-04-26 | 2022-06-07 | (주) 트리노테크놀로지 | 폴디드 채널 영역이 형성된 실리콘 카바이드 전력 반도체 장치 및 그 제조 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100765924B1 (ko) | 트렌치 쇼트키 정류기 및 이 정류기를 형성하는 방법 | |
| US7285433B2 (en) | Integrated devices with optical and electrical isolation and method for making | |
| JP5671966B2 (ja) | 半導体装置の製造方法および半導体装置 | |
| KR100884077B1 (ko) | 트렌치 쇼트키 정류기 | |
| US8766279B1 (en) | SiC-based trench-type schottky device | |
| US9911816B2 (en) | Semiconductive device and associated method of manufacture | |
| US20090189257A1 (en) | Mesa type semiconductor device and manufacturing method thereof | |
| JP5298565B2 (ja) | 半導体装置およびその製造方法 | |
| US20180026129A1 (en) | Trench Edge Termination Structure for Power Semiconductor Devices | |
| US10431681B2 (en) | Semiconductor devices and a method for forming a semiconductor device | |
| US20140308788A1 (en) | Method for fabricating power semiconductor device | |
| US20210249268A1 (en) | Manufacturing method of a semiconductor device with efficient edge structure | |
| US8017494B2 (en) | Termination trench structure for mosgated device and process for its manufacture | |
| US10446409B2 (en) | Method of manufacturing semiconductor device | |
| WO2008044801A1 (fr) | Dispositif semiconducteur et procédé de fabrication de celui-ci | |
| CN104733301A (zh) | 用于制造具有斜切边缘终止的半导体器件的方法 | |
| KR102520058B1 (ko) | 반도체 디바이스 및 이의 제조 방법 | |
| JP4440542B2 (ja) | トレンチショットキーバリア整流器、及びその製造方法 | |
| KR102050551B1 (ko) | 계단 구조의 트렌치를 구비한 파워 반도체 및 그 제조 방법 | |
| US9431286B1 (en) | Deep trench with self-aligned sinker | |
| KR20160111302A (ko) | 반도체 장치 | |
| US10797182B2 (en) | Trench semiconductor device having shaped gate dielectric and gate electrode structures and method | |
| JP7292295B2 (ja) | 自己整合フィールドプレートおよびメサ終端構造を有する高出力半導体デバイスならびにこれを製造するための方法 | |
| JP5996611B2 (ja) | 横チャネル領域を有する接合型電界効果トランジスタセル | |
| US20110084332A1 (en) | Trench termination structure |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |