[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

WO2007052476A1 - 電子回路装置およびその製造方法 - Google Patents

電子回路装置およびその製造方法 Download PDF

Info

Publication number
WO2007052476A1
WO2007052476A1 PCT/JP2006/320823 JP2006320823W WO2007052476A1 WO 2007052476 A1 WO2007052476 A1 WO 2007052476A1 JP 2006320823 W JP2006320823 W JP 2006320823W WO 2007052476 A1 WO2007052476 A1 WO 2007052476A1
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor element
electronic circuit
circuit device
external connection
terminal
Prior art date
Application number
PCT/JP2006/320823
Other languages
English (en)
French (fr)
Inventor
Kentaro Kumazawa
Shigeru Kondou
Hidenobu Nishikawa
Original Assignee
Matsushita Electric Industrial Co., Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co., Ltd. filed Critical Matsushita Electric Industrial Co., Ltd.
Priority to JP2007542333A priority Critical patent/JP4766050B2/ja
Priority to US12/066,534 priority patent/US7910406B2/en
Priority to CN2006800364374A priority patent/CN101278383B/zh
Publication of WO2007052476A1 publication Critical patent/WO2007052476A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/86—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using tape automated bonding [TAB]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/3754—Coating
    • H01L2224/37599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/4813—Connecting within a semiconductor or solid-state body, i.e. fly wire, bridge wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector involving a temporary auxiliary member not forming part of the bonding apparatus, e.g. removable or sacrificial coating, film or substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10D89/00
    • H01L25/0652—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10D89/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/16—Assemblies consisting of a plurality of semiconductor or other solid state devices the devices being of types provided for in two or more different subclasses of H10B, H10D, H10F, H10H, H10K or H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Definitions

  • the present invention relates to an electronic circuit device including a semiconductor element or a composite component of a semiconductor element and a passive component, and more particularly to an electronic circuit device configured without using a wiring board and a method for manufacturing the same.
  • FIG. 10 is disclosed in Japanese Patent Application Laid-Open No. 2001-217338 (hereinafter referred to as “Patent Document 1”)! A sectional view of the electronic circuit device is shown.
  • a conductive path 50, a semiconductor element 51, and a chip-type electronic component 54 are embedded in an insulating resin 56.
  • the semiconductor element 51 is fixed to the conductive path 50B of the conductive paths 50 by a conductive paste 52 such as a silver paste.
  • the electrode pads (not shown) of the semiconductor element 51 are connected to the conductive paths 50A and 50C of the conductive paths 50 by the thin metal wires 53.
  • the electrodes of the chip-type electronic component 54 are connected to the conductive paths 50C and 50D of the conductive paths 50 using a brazing material 55.
  • the conductive path 50 is partially embedded in the insulating resin 56 in the thickness direction, and the other surface is exposed from the insulating resin 56.
  • thermosetting resin such as an epoxy resin or a thermoplastic resin such as a polyimide resin is used and processed into a shape as shown in the figure by molding using a mold. Is done.
  • conductive path 50 a copper main material or an aluminum main material conductive foil or an alloy foil such as iron-nickel is mainly used.
  • This electronic circuit device is manufactured as follows. First, in the direction of the thickness of the conductive foil, the thickness of the conductive path 50A, 50B, 50C, 50D will be deeper than the final shape. A separation groove is formed. Next, the semiconductor element 51 is die-bonded to the region that becomes the conductive path 50B, and the region that becomes the conductive paths 50A and 50C and the electrode pad are connected by the metal thin wire 53. Further, the chip-type electronic component 54 is mounted by soldering or the like on the regions to be the conductive paths 50C and 50D. Thereafter, molding is performed with an insulating grease 56. Furthermore, when the conductive foil is polished to expose the separation grooves, it is possible to obtain an electronic circuit device having conductive paths 50A, 50B, 50C, and 50D separated from each other.
  • FIG. 11 is a cross-sectional view of this electronic circuit device.
  • an electrode pad (not shown) of a semiconductor element 61 and a lead 62 are connected by a bonding wire 63 that is a thin metal wire, and then an insulating resin 64 is used except for a part of the lead 62. It is a molded structure. Since the lead 62 and the semiconductor element 61 are supported by the insulating resin 64, a supporting substrate is not necessary, and it can only be made thinner than an electronic circuit device using a conventional lead frame. Even when heated during solder reflow, cracks are unlikely to occur.
  • This electronic circuit device is manufactured as follows. First, a support base having a recess for fixing the semiconductor element 61 is prepared. Next, the semiconductor element 61 and the lead frame are disposed in the recess of the support base. The lead frame is not provided with a die pad, and only the lead 62 is provided. The semiconductor element 61 is temporarily fixed to the support base by vacuum suction. Next, an electrode pad (not shown) of the semiconductor element 61 and the lead 62 are connected by a bonding wire 63. In this state, the semiconductor element 61 held by the lead frame and the bonding wire 63 is removed from the support base, placed in a mold, and then resin-molded. Thereafter, the molded structural force also cuts the lead frame and bends the tip end portion of the lead 62 outward, whereby the electronic circuit device shown in FIG. 11 is obtained.
  • the electronic circuit device described in Patent Document 1 supports the conductive path with an insulating grease, so that a supporting substrate is not necessary in the final state. Therefore, a thinner electronic circuit device can be realized as compared with a conventional electronic circuit device using a lead frame.
  • the semiconductor element is fixed to the surface of the conductive path with solder or the like, distortion due to the difference in thermal expansion coefficient is caused. May act and cause peeling or cracking.
  • this step is relatively complicated and has a problem of cost reduction.
  • the semiconductor element does not adhere to the die pad and has a configuration embedded in an insulating resin. As a result, even if the electronic circuit device is heated during mounting on the circuit board, the occurrence of defects such as cracks can be prevented.
  • this electronic circuit device exposes the side force of the insulating resin whose lead is a molded resin, and has a bent external connection terminal to reduce the mounting area of the circuit board. I can't. Further, this method does not disclose any mounting configuration for a plurality of semiconductor elements or a composite part such as a semiconductor element and a passive part.
  • An electronic circuit device of the present invention includes at least one semiconductor element, a plurality of external connection terminals, a connection conductor that electrically connects the semiconductor element and the external connection terminal, and the semiconductor element.
  • the semiconductor element is embedded in an insulating resin, and the terminal surface of the external connection terminal is exposed from the insulating resin. Consists of.
  • the semiconductor element is held only by the connection conductor and embedded in the substantially central region of the insulating resin, so that the warpage can be greatly reduced.
  • the method for manufacturing an electronic circuit device includes an element accommodating region for accommodating a semiconductor element and a step deeper than the element accommodating region, and accommodates a plurality of external connection terminals.
  • the first resin molding step that covers and molds the exposed surfaces of the connection conductor, semiconductor element, and external connection terminal with insulating grease, and contacts the terminal housing area! /,
  • the terminal of the external connection terminals The area excluding the surface and the area excluding the semiconductor element surface that was in contact with the element housing area
  • a second resin mold that covers the area with an insulating resin, embeds the semiconductor element in the insulating resin, integrates the semiconductor element and the external connection terminal, and exposes the terminal surface. It consists of a method with steps.
  • the terminal surface of the external connection terminal can be exposed while the semiconductor element is embedded in the substantially central region of the insulating resin. As a result, warpage can be greatly suppressed.
  • FIG. 1A is a cross-sectional view taken along line 1A-1A in FIG. 1B, showing the configuration of the electronic circuit device according to the first embodiment of the present invention.
  • FIG. 1B is a plan view of the configuration of the electronic circuit device according to the first embodiment of the present invention as seen from above.
  • FIG. 2A is a cross-sectional view for explaining the first step in the method for manufacturing the electronic circuit device according to the first embodiment of the present invention.
  • FIG. 2B is a cross-sectional view for explaining the first half of the manufacturing method of the electronic circuit device according to the first embodiment of the present invention.
  • FIG. 2C is a cross-sectional view for explaining the first step in the method for manufacturing the electronic circuit device according to the first embodiment of the present invention.
  • FIG. 3A is a cross-sectional view for explaining the latter half of the steps in the method of manufacturing the electronic circuit device according to the first embodiment of the present invention.
  • FIG. 3B is a cross-sectional view for explaining the latter half of the steps in the method for manufacturing the electronic circuit device according to the first embodiment of the present invention.
  • FIG. 3C is a cross-sectional view for explaining the latter half of the steps in the method for manufacturing the electronic circuit device according to the first embodiment of the present invention.
  • FIG. 4A is a cross-sectional view taken along the line 4A-4A of FIG. 4B, showing the configuration of the second example of the electronic circuit device according to the first embodiment of the present invention.
  • FIG. 4B is a plan view of the configuration of the second example of the electronic circuit device according to the first embodiment of the present invention as seen from above.
  • FIG. 5A is a diagram showing a third example of the electronic circuit device according to the first embodiment of the present invention.
  • FIG. 5B is a sectional view taken along line 5A-5A in FIG.
  • FIG. 5B is a plan view of the configuration of the third example of the electronic circuit device according to the first embodiment of the present invention as seen from above.
  • FIG. 5C is a cross-sectional view showing a positioning plate used in manufacturing the third example of the electronic circuit device according to the first embodiment of the present invention.
  • FIG. 6A is a cross-sectional view taken along the line 6A-6A of FIG. 6B, showing the configuration of the electronic circuit device according to the second embodiment of the present invention.
  • FIG. 6B is a plan view of the configuration of the electronic circuit device according to the second embodiment of the present invention as seen from above.
  • FIG. 7A is a cross-sectional view of the main steps for explaining the method of manufacturing the electronic circuit device according to the second embodiment of the present invention.
  • FIG. 7B is a cross-sectional view of the main steps for explaining the method of manufacturing the electronic circuit device according to the second embodiment of the present invention.
  • FIG. 7C is a cross-sectional view of the main steps for explaining the method for manufacturing the electronic circuit device according to the second embodiment of the present invention.
  • FIG. 7D is a cross-sectional view of the main steps for describing the method of manufacturing the electronic circuit device according to the second embodiment of the present invention.
  • FIG. 8A is a cross-sectional view taken along the line 8A-8A in FIG. 8B showing the configuration of the electronic circuit device according to the third embodiment of the present invention.
  • FIG. 8B is a plan view of the configuration of the electronic circuit device according to the third embodiment of the present invention as seen from above.
  • FIG. 9A is a cross-sectional view of the main steps for explaining the method of manufacturing the electronic circuit device according to the third embodiment of the present invention.
  • FIG. 9B is a cross-sectional view of the main steps for explaining the method of manufacturing the electronic circuit device according to the third embodiment of the present invention.
  • FIG. 9C is a cross-sectional view of the main steps for explaining the method for manufacturing the electronic circuit device according to the third embodiment of the present invention.
  • FIG. 9D illustrates a method for manufacturing an electronic circuit device according to a third embodiment of the present invention. It is sectional drawing of the main step for clarifying.
  • FIG. 10 is a cross-sectional view of an electronic circuit device having a configuration that does not use a conventional support substrate such as a wiring substrate.
  • FIG. 11 is a cross-sectional view of an electronic circuit device having another conventional configuration.
  • FIG. 1A is a cross-sectional view taken along the line 1A-1A of FIG. 1B showing the configuration of the electronic circuit device 5 that works according to the first embodiment of the present invention
  • FIG. 1B shows the electron that works according to the first embodiment of the present invention
  • FIG. 6 is a plan view of the configuration of the circuit device 5 with the upper surface force taken into account.
  • FIG. 1B is a plan view showing a state in which an insulating coagulant is permeated for easy understanding.
  • the electronic circuit device 5 shown in FIGS. 1A and 1B is configured to electrically connect at least one semiconductor element 1, a plurality of external connection terminals 2, and the semiconductor element 1 and the external connection terminals 2.
  • a connecting conductor 3 and an insulating resin 4 that covers the semiconductor element 1 and supports the connecting conductor 3 integrally; the semiconductor element 1 is embedded in the insulating resin 4 and is connected to the external connection terminal 2;
  • the terminal surface 2A is exposed from the insulating resin 4 and becomes a constituent force.
  • the semiconductor element 1 is embedded in the insulating resin 4, and the external connection terminal 2 is provided at a position deeper than the semiconductor element 1. Except that 2A is exposed from the insulating resin 4, all components including the semiconductor element 1, external connection terminal 2 and connecting conductor 3 are embedded in the insulating resin 4. .
  • the insulating resin 4 a thermosetting resin such as an epoxy resin, or a thermoplastic resin such as a polyimide resin or polyphenylene sulfide can be used.
  • the insulating resin 4 is limited to the above materials as long as it has a low viscosity that can be poured into a mold when heated and has a value close to the thermal expansion coefficient of the semiconductor element 1. Can be used without delay. Alternatively, it may be formed by a dip method or a coating method that can be formed by simply injecting into a mold.
  • connection conductor 3 may be connected by a wire bonding method using a fine metal wire mainly made of gold, a fine metal wire mainly made of aluminum, or a fine metal wire mainly made of copper.
  • the wire bonding method can be either a thermocompression connection method, an ultrasonic connection method, or a connection method that uses both ultrasonic and thermocompression bonding.
  • the semiconductor element 1 a bare chip semiconductor element is used.
  • a memory, logic, CPU or the like can be used.
  • a translucent material is used as the insulating resin 4, it is possible to use an optical device such as a light emitting diode, a semiconductor laser, or a light receiving component.
  • a thin electronic circuit device 5 can be realized. Further, since the terminal surface 2A of the external connection terminal 2 is the same surface as the insulating resin 4, it can be mounted on the circuit board with a minimum thickness. In addition, since only the insulating resin 4 is provided around the semiconductor element 1, cracks do not occur even when subjected to a thermal shock such as solder reflow, and the reliability can be greatly improved.
  • the semiconductor element 1 is disposed at a substantially central portion in the thickness direction of the insulating resin 4.
  • the thermal stress applied to the semiconductor element 1 by the insulating resin 4 is evenly applied to the front surface portion on which the electrode pad 1A is formed and the back surface portion opposed thereto, so that the warp of the electronic circuit device is greatly increased. Can be suppressed.
  • the present invention is not limited to the above, and it is sufficient that the semiconductor element 1 is covered with the insulating resin 4 and buried.
  • the force electrode pad 1 A shown in the configuration in which the electrode pads 1 A of the semiconductor element 1 are arranged at both ends in the longitudinal direction is arranged in four sides of the semiconductor element 1. There may be.
  • the external connection terminal 2 is also the electrode pad 1 of the semiconductor element 1. If you place it in the position corresponding to A ,.
  • 2A to 2C are cross-sectional views for explaining the first half of the method for manufacturing the electronic circuit device 5 of the present embodiment.
  • 3A to 3C are cross-sectional views for explaining the latter half of the manufacturing method of the electronic circuit device 5.
  • This positioning plate 6 is a heat-resistant material that is easily releasable from resin that is not easily thermally deformed, for example, a metal material such as a tandastene alloy, a ceramic such as alumina, an engineering plastic, or a composite thereof. Materials etc. can be used.
  • the positioning plate 6 is formed with an element housing area 6A for housing the semiconductor element 1 and a terminal housing area 6B for housing the external connection terminals 2.
  • the terminal accommodating region 6B is formed with a constant interval at both ends in the longitudinal direction of the element accommodating region 6A. Further, it is formed with a deep step so that the depth of the terminal accommodating region 6B is larger than the depth of the element accommodating region 6A. This depth is such that when the insulating resin 4 is formed, the semiconductor element 1 is disposed at substantially the center of the insulating resin 4.
  • the element housing region 6A and the terminal housing region 6B can be processed with high accuracy if a metal material is used for the positioning plate 6 and formed by, for example, cutting or electric discharge machining.
  • the semiconductor element 1 is disposed in the element housing region 6A, and the external connection terminal 2 is disposed in the terminal housing region 6B.
  • the semiconductor element 1 is arranged in a direction in which an electrode pad (not shown) is exposed.
  • an adhesive may be applied. If an adhesive having such a characteristic that it loses its adhesiveness when heated to a certain temperature is used, the adhesiveness can be lost during heating when the insulating resin 4 is injected. Thereby, the semiconductor element 1 and the external connection terminal 2 can be easily separated from the positioning plate 6 after the insulating resin is cooled.
  • the element receiving area 6A of the positioning plate 6 and the terminal A through hole may be provided in a part of the region where the container region 6B is provided, and vacuum adsorption may be performed through the through hole.
  • the semiconductor element 1 and the external connection terminal 2 are connected to each other by a thin metal wire that is the connection conductor 3 by, for example, a wire bonding method.
  • a molding die 7 for resin molding and a positioning plate 6 are fitted. That is, in the manufacturing method of the present embodiment, the positioning plate 6 also serves as one of the molds for resin molding. Thus, by using the positioning plate 6 as one of the molds for molding the resin, the resin molding can be performed as it is with the semiconductor element 1 and the external connection terminal 2 fixed.
  • a low-viscosity insulating resin material is injected from the resin inlet 8. After the injection, the insulating resin material is cured.
  • a structure having one surface molded with a resin is taken out.
  • the semiconductor element 1, a part of the external connection terminal 2 and the connection conductor 3 are all embedded in the insulating resin 4 and fixed by the insulating resin 4. Therefore, even if it is removed, the positional relationship and peeling of the connection will not occur.
  • the structure having one side molded with a resin mold is placed in the lower mold 9 so that the resin mold side is on the bottom. On top of that, the upper mold 10 is fitted. Thereby, the space part 12 is formed. Thereafter, a low-viscosity insulating resin material is injected into the space 12 from the resin inlet 11. After the injection, the insulating resin material is cured. The insulating resin material injected at this time is desirably the same as the insulating resin material used in the step of FIG. 2C. As a result, after cooling, the semiconductor element 1, the connection conductor 3, and the external connection terminal 2 are partly sealed with one type of insulating grease material. If the mold 10 is removed, the electronic circuit device 5 shown in FIG. 1A is obtained.
  • the insulating resin 4 is injected by transfer molding.
  • the resin molding can be similarly performed using an injection mold or datebing.
  • a resin material when using a thermosetting resin such as epoxy resin, a transfer resin method is preferred, such as polyimide resin or polyethylene resin.
  • the injection mold method is preferable when using thermoplastic resin such as sulfide. The same applies to other embodiments described later.
  • the method for manufacturing an electronic circuit device using one semiconductor element 1 has been described, but the present invention is not limited to this.
  • an electronic circuit device in which a plurality of semiconductor elements or semiconductor elements and passive components are mounted by a similar method may be manufactured.
  • FIG. 4A is a cross-sectional view taken along the line 4A-4A of FIG. 4B, showing a second example of the configuration of the electronic circuit device according to the first embodiment of the present invention
  • FIG. 4B is a first view of the first embodiment of the present invention
  • FIG. 6 is a plan view seen from the upper surface of a second example of the configuration of the electronic circuit device that works on the embodiment.
  • FIG. 4B is a plan view showing a state where the insulating resin is permeated for easy understanding.
  • the electronic circuit device 15 of the second example is different from the electronic circuit device 5 of the present embodiment in that the electronic circuit device 15 of the second example has a plurality of semiconductor elements 16, 17 , 18 are arranged on substantially the same plane, and the electrode pads 16A, 17A, 18A including the external connection terminal 2 are connected to each other by a thin metal wire 3.
  • the semiconductor elements 16, 17, and 18 have almost the same thickness and different force thicknesses showing an example in which they are arranged in one row in the same plane. It does not have to be arranged in a row. Further, in the electronic circuit device 15 of the second example, the three semiconductor elements 16, 17, and 18 are used, but the present invention is not limited to this.
  • a combination of a semiconductor element and a passive component may be used.
  • a chip resistor, a capacitor, an inductor, or a sensor can be used as the passive component.
  • the force of connecting one metal thin wire 3 to the electrode nodes 16A, 17A, and 18A of the semiconductor elements 16, 17, and 18 A plurality of metals Fine wire 3 may be connected.
  • a plurality of fine metal wires 3 may be connected to one external connection terminal 2.
  • FIG. 5A shows a third example of the configuration of the electronic circuit device according to the first embodiment of the present invention.
  • FIG. 5B is a cross-sectional view taken along the line 5A-5A in FIG. 5B
  • FIG. 5B is a plan view seen from the upper surface of the third example of the configuration of the electronic circuit device according to the first embodiment of the present invention. Note that FIG. 5B is a plan view of a state where the insulating resin is permeated for easy understanding.
  • an electronic circuit is configured using the semiconductor elements 21 and 22 and the passive component 23.
  • the relay terminal plates 24 are arranged on both sides of the semiconductor element 21.
  • the relay terminal plate 24 preferably has substantially the same thickness as the semiconductor elements 21 and 22.
  • the semiconductor elements 21 and 22, the passive component 23 and the relay terminal plate 24 are provided with the required number of electrode pads 21A, 22A, 23A and 24A, respectively.
  • the electrode pads 21 A and 22 A of the semiconductor elements 21 and 22, the electrode pads 24 A of the relay terminal plate 24 and the external connection terminal 2 are connected with a plurality of fine metal wires 3. Since they can be connected, a highly functional electronic circuit device can be realized without using a wiring board.
  • the semiconductor element 21 is a control IC
  • the semiconductor element 22 is a large-capacity memory
  • the passive component 23 is a chip capacitor
  • a thin memory card for example, an SD memory card Can be easily produced.
  • the semiconductor element is arranged at the substantially central portion of the insulating resin, so that the warp can be made very small even if it is molded with the insulating resin. As a result, even when the memory card is mounted on various electronic devices, no trouble is caused by the insertion operation of the memory card.
  • the relay terminal plate 24 is not particularly required when the connection can be made with the fine metal wires 3 without using the relay terminal plate 24.
  • the relay terminal plate 24 may be arranged on the same plane as the semiconductor elements 21 and 22 and may also be arranged on the surface of the force semiconductor elements 21 and 22. By arranging in this way, the degree of freedom of connection by the fine metal wires 3 can be further increased.
  • the electronic circuit device 20 of the third example having such a configuration power is also provided. Since it can be produced in the same manner as in the present embodiment except that the positioning plate 6 further provided with at least the component housing region 6C shallower than the terminal housing region 6B is used, the description thereof is omitted. That is, the external connection terminal 2 is arranged in the terminal accommodating area 6B of the positioning plate 6 shown in FIG. 5C, the semiconductor elements 21 and 22 are arranged in the element accommodating area 6A, and the passive component 23 is arranged in the component accommodating area 6C. Thereafter, the electronic circuit device 20 is manufactured by the same manufacturing method as the electronic circuit device 5.
  • the positioning plate can be used for manufacturing an electronic circuit device having semiconductor elements and passive components having different heights (thicknesses).
  • FIG. 6A is a cross-sectional view taken along the line 6A-6A in FIG. 6B showing the configuration of the electronic circuit device 25 that works according to the second embodiment of the present invention
  • FIG. 6B shows the electron that works according to the second embodiment of the present invention.
  • FIG. 5 is a plan view of the configuration of the circuit device 25 with the top surface force taken into account.
  • FIG. 6B is a plan view showing a state in which insulating resin is permeated for easy understanding.
  • the second semiconductor elements 27 and 28 are stacked on the surface of the first semiconductor element 26.
  • the first semiconductor element is a semiconductor element having a large shape
  • the second semiconductor element is a semiconductor element having a small shape smaller than that of the first semiconductor element.
  • the second semiconductor elements 27 and 28 are bonded and fixed by the insulating adhesive 29 on the surface of the first semiconductor element 26 and in the region excluding the electrode pads. ing.
  • the first semiconductor element 26, the second semiconductor elements 27, 28 and the external connection terminal 2 are connected by a thin metal wire that is the connection conductor 3. Further, for each electrode pad 26A, 27A, 28A and the external connection terminal 2, a plurality of fine metal wires 3 are connected as necessary. Thereby, the electronic circuit device 25 having a relatively complicated function can be realized without using a wiring board.
  • FIG. 7A to FIG. 7D are cross-sectional views of the main steps for explaining the method for manufacturing the electronic circuit device 25 according to the present embodiment.
  • a positioning plate 30 is prepared.
  • the positioning plate 30 is preferably made of the same material as that of the manufacturing method of the first embodiment.
  • Position The first plate 30 is formed with an element accommodating area 30A for accommodating the first semiconductor element 26 and a terminal accommodating area 30B for accommodating the external connection terminal 2.
  • the terminal accommodating region 30B is formed at a certain interval at both ends in the longitudinal direction of the element accommodating region 30A. Further, it is formed so that the depth of the terminal accommodating region 30B is larger than the depth of the element accommodating region 30A, that is, has a deep step. The depth is such that when the insulating resin 4 is formed, the first semiconductor element 26 is disposed at substantially the center of the insulating resin 4.
  • the element housing region 30A and the terminal housing region 30B can be processed with high accuracy if formed by, for example, cutting or electric discharge machining.
  • the first semiconductor element 26 is arranged in the element accommodating region 30A, and the external connection terminal 2 is arranged in the terminal accommodating region 30B.
  • the first semiconductor element 26 is arranged in such a direction that an electrode pad (not shown) is exposed.
  • an adhesive may be applied. If an adhesive having such a characteristic that it loses its adhesiveness when heated to a certain temperature is used, the adhesiveness can be lost during heating when the insulating resin 4 is injected. Thereby, the first semiconductor element 26 and the external connection terminal 2 can be easily separated from the positioning plate 30 after the insulating resin 4 is cooled.
  • a through hole may be provided in a part of the region where the element accommodating region 30A and the terminal accommodating region 30B of the positioning plate 30 are provided, and vacuum suction may be performed through the through hole.
  • the second semiconductor elements 27 and 28 are bonded and fixed to the region of the first semiconductor element 26 excluding the electrode pad 26A.
  • This adhesion can be easily fixed by applying the insulating adhesive 29 to the back surfaces of the second semiconductor elements 27 and 28 and then adhering to the region excluding the electrode pad 26A of the first semiconductor element 26.
  • connection conductor 3 is formed between the electrode pads 26A, 27A, 28A of the first semiconductor element 26 and the second semiconductor elements 27, 28 and the external connection terminal 2 by, for example, a wire bonding method. Connect with fine metal wires.
  • a molding die 31 for resin molding and a positioning plate 30 are Mating. That is, also in the manufacturing method of the present embodiment, the positioning plate 30 also serves as one of the molds for resin molding. In this way, by using the positioning plate 30 as one of the molds for resin molding, the first semiconductor element 26, the second semiconductor elements 27, 28 and the external connection terminal 2 are fixed as they are. It is possible to mold resin.
  • a low-viscosity insulating resin material is injected from the resin inlet 32. After the injection, the insulating resin material is cured.
  • FIG. 7D the structure having one surface molded with a resin is taken out.
  • the first semiconductor element 26, the second semiconductor element 27, 28, a part of the external connection terminal 2 and the connection conductor 3 are all embedded in the insulating resin 4. It is fixed with grease 4. Therefore, even if the structure is taken out, the positional relationship and connection parts do not peel off.
  • a structure similar to FIG. 3A described in the manufacturing method of the first embodiment can be manufactured.
  • FIG. 3B a structure having one surface molded with a resin mold is placed in the lower mold 9 so that the resin mold side faces down. On top of that, the upper mold 10 is fitted. Thereby, the space portion 12 is formed. Thereafter, an insulating resin material having a low viscosity by heating is injected into the space 12 from the resin inlet 11. After the injection, the insulating resin material is cooled. It is desirable that the insulating resin material injected at this time is the same as that used in the step of FIG. 7C. As a result, after cooling, the first semiconductor element 26, the second semiconductor elements 27 and 28, the connection conductor 3, and a part of the external connection terminal 2 are sealed with one type of insulating resin material. It becomes. Thereafter, if the lower mold 9 and the upper mold 10 are removed, the electronic circuit device 25 shown in FIG. 6A is obtained.
  • FIG. 8A is a cross-sectional view taken along the line 8A-8A in FIG. 8B showing the configuration of the electronic circuit device 35 that works according to the third embodiment of the present invention
  • FIG. 8B shows the electron that works according to the third embodiment of the present invention.
  • FIG. 5 is a plan view of the configuration of the circuit device 35 with the top surface force taken into account.
  • FIG. 8B is a plan view of a state where the insulating resin is permeated for easy understanding.
  • the electronic circuit device 35 is characterized in that a wiring conductor partially supported by an insulating sheet is used as the connection conductor.
  • a film carrier 38 is used as such a connecting conductor.
  • the film carrier 38 is composed of a wiring conductor 39 that also serves as a metal foil supported by an insulating sheet 40.
  • a polyimide film is used as the insulating sheet 40, and a copper foil having a thickness of 18 ⁇ m or 35 ⁇ m is often used as the metal foil.
  • the electronic circuit device 35 can be a semiconductor memory card such as an SD memory card or a microphone SD memory card, for example, if the semiconductor element 36 is a control IC and the semiconductor element 37 is a memory.
  • Bumps 36B and 37B are formed on the electrode pads 36A and 37A of the semiconductor elements 36 and 37, respectively.
  • the bumps 36B and 37B and the wiring conductor 39 of the film carrier 38 are connected to each other.
  • This connection is generally made by thermocompression bonding.
  • thermocompression bonding For example, if the surface of the wiring conductor 39 of the film carrier 38 is tin-plated and at least the surfaces of the non-electrodes 36B and 37B are made of gold, thermocompression bonding can be facilitated.
  • the end of the wiring conductor 39 of the film carrier 38 is connected to the external connection terminal 2. Similarly, this connection can be easily made by thermocompression bonding.
  • the electronic circuit device 35 of the present embodiment having the above-described configuration power can be combined with a plurality of semiconductor elements as well as embedded passive components as well as embedded in the insulating resin 4. Say it with a word.
  • a method for manufacturing the electronic circuit device 35 according to the third embodiment of the present invention will be described with reference to FIGS. 9A to 9D.
  • FIG. 9A to FIG. 9D are cross-sectional views of the main steps for explaining the method for manufacturing the electronic circuit device 35 that works according to the present embodiment.
  • a pattern-shaped wiring conductor 39 corresponding to the semiconductor elements 36 and 37 as the film carrier 38 and connected to the external connection terminal 2 is formed. Further, the insulating sheet 40 is provided only in a region for holding these wiring conductors 39. Such a shape can be formed by continuously processing in a roll shape.
  • the semiconductor elements 36 and 37 are connected to the wiring conductor 39 of the film carrier 38, respectively. This connection can be easily made by a thermocompression bonding method by combining the material of the bumps 36B and 37B and the wiring conductor 39 as described above.
  • connection of the semiconductor elements 36 and 37 to the film carrier 38 can be performed with high productivity by connecting the film elements continuously in a roll shape and then cutting the shape shown in FIG. 9A. . Furthermore, since the wiring conductor 39 is formed by etching copper foil, a free shape can be formed. Therefore, a branched shape as shown in FIG. 8B can be easily produced.
  • connection area 39A a part of the wiring conductor 39 of the film carrier 38 connected to the external connection terminal 2 is formed and bent to form a shape, and the front end portion is connected to the external connection terminal 2. Connection area 39A.
  • the external connection terminal 2 is fixed to the terminal accommodating region 41 B of the positioning plate 41. Then, the semiconductor elements 36 and 37 connected to the film carrier 38 are inserted into the element receiving area 41A, and the connection area 39A of the film carrier 38 is connected to the external connection terminal 2. This connection can be easily made by thermocompression bonding.
  • the external connection terminal 2 can be fixed to the positioning plate 41 only by applying an adhesive as in the first and second embodiments.
  • the semiconductor elements 36 and 37 are already connected to the wiring conductor 39 of the film carrier 38, it is not necessarily fixed to the positioning plate 41. However, when injecting the insulating resin material in the later step, the semiconductor elements 36 and 37 may float. It may be fixed with an adhesive. Note that vacuum suction may be performed in the same manner as in the first embodiment and the second embodiment. Also, since the semiconductor elements 36 and 37 are already connected to the film carrier 38 and their positions are fixed, it is not always necessary to provide the element accommodating area 41A for fitting them.
  • a molding die 42 for resin molding and a positioning plate 41 are fitted. That is, also in the manufacturing method of the present embodiment, the positioning plate 41 also serves as one of the molds for resin molding. In this way, by using the positioning plate 41 as one of the molds for molding the resin, the resin molding can be performed as it is with the semiconductor elements 36 and 37 and the external connection terminal 2 fixed.
  • a low-viscosity insulating resin material is injected from the resin inlet 43. After the injection, the insulating resin material is cured. As a result, a structure having one surface molded with a resin is obtained. In this state, the semiconductor elements 36 and 37, a part of the external connection terminal 2 and the film carrier 38 are all embedded in the insulating resin 4 and fixed by the insulating resin 4. Therefore, even if the structure is taken out, the positional relationship and peeling of the connection will not occur.
  • the subsequent steps can be manufactured by steps similar to the latter half steps shown in FIG. 3B and FIG. 3C illustrating the manufacturing method of the first embodiment, and will be described with reference to FIG. To do.
  • FIG. 3B a structure having one surface molded with a resin mold is placed in the lower mold 9 so that the resin mold side faces down. On top of that, the upper mold 10 is fitted. Thereby, the space portion 12 is formed. Thereafter, an insulating resin material having a low viscosity by heating is injected into the space 12 from the resin inlet 11. After the injection, the insulating resin material is cooled.
  • the insulating resin material to be injected at this time is desirably the same material as the insulating resin material used in the step of FIG. 9D.
  • the semiconductor elements 36 and 37, the film carrier 38 and the external connection terminal 2 are partly sealed with one type of insulating resin material. Thereafter, if the lower mold 9 and the upper mold 10 are removed, the electronic circuit device 35 shown in FIGS. 8A and 8B can be obtained.
  • the wiring conductor 39 which is a connecting conductor, is insulated. Since it is supported by the gate 40, the pattern shape can be kept constant. If necessary, dummy connection conductors may be provided to support the insulating sheets 40. Furthermore, as shown by the pattern of the wiring conductor 39 in FIG. 8B, the pattern shape branched in the middle can be easily processed, so that the wiring conductor 39 having a more complicated pattern shape can be formed. Even if a large number of parts are arranged, they can be easily connected to each other. Therefore, even if it is thin, warpage can be made very small, and a high-performance electronic circuit device, for example, a memory card such as an SD memory card can be manufactured.
  • a memory card such as an SD memory card
  • a force using a film carrier as a connection conductor a part of which is supported by an insulating sheet and is a wiring conductor, for example, polyethylene terephthalate (PET) film.
  • a wiring conductor may be formed on this surface using vapor deposition, metal fitting, or copper foil.
  • the same insulating resin material was used in the first resin mold step and the second resin mold step until the third embodiment.
  • the present invention is not limited to this. You can use different materials.
  • a semiconductor element or a semiconductor element and a passive component are connected only by a connecting conductor, and these are embedded in an insulating resin so that the warp can be greatly reduced even if the thickness is reduced. Since it can be made small, it is particularly useful in the field of card-type electronic circuit devices such as memory cards.

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

少なくとも１個の半導体素子（１）と、複数個の外部接続端子（２）と、この半導体素子（１）と外部接続端子（２）とを電気的に接続する接続導体（３）と、半導体素子（１）を被覆し、かつ接続導体（３）を一体に支持する絶縁性樹脂（４）とを備え、半導体素子（１）は絶縁性樹脂（４）中に埋設され、外部接続端子（２）の端子面（２Ａ）は絶縁性樹脂（４）から露出している構成からなる。

Description

明 細 書
電子回路装置およびその製造方法
技術分野
[0001] 本発明は、半導体素子または半導体素子と受動部品の複合部品からなる電子回 路装置に関し、特に配線基板を用いずに構成する電子回路装置およびその製造方 法に関する。
背景技術
[0002] 近年、 ICカード、携帯電話や携帯用端末機器などにおいては、半導体素子や半導 体素子と電子部品を複合化して構成する電子回路装置の薄型化、小型化、軽量ィ匕 が求められている。このような小型、薄型化を実現するために、特にダイパッドや配線 基板を用いな!/ヽ電子回路装置が提案されて!ヽる。
[0003] 図 10は、日本特開 2001— 217338号公報（以下、「特許文献 1」と記す）に開示さ れて!、る配線基板などの支持基板を用いな!/、構成からなる従来の電子回路装置の 断面図を示している。この電子回路装置は、絶縁性榭脂 56中に、導電路 50、半導 体素子 51およびチップ型電子部品 54が埋め込まれている。半導体素子 51は、銀ぺ 一ストなどの導電性ペースト 52によって導電路 50のうちの導電路 50Bに固着されて いる。また、半導体素子 51の電極パッド（図示せず）は、金属細線 53により導電路 50 のうちの導電路 50A、 50Cに接続されている。さら〖こ、チップ型電子部品 54の電極 は、ロウ材 55を用いて導電路 50のうちの導電路 50C、 50Dに接続されている。なお 、導電路 50は、厚さ方向の一部が絶縁性榭脂 56中に埋め込まれており、その他の 面は絶縁性榭脂 56から露出して ヽる。
[0004] 絶縁性榭脂 56としては、エポキシ榭脂などの熱硬化性榭脂ゃポリイミド榭脂などの 熱可塑性榭脂が用いられ、金型を用いたモールド成型により図示するような形状に 加工される。また、導電路 50としては、銅主材またはアルミニウム主材の導電箔ある いは鉄一ニッケルなどの合金箔が主として用いられる。
[0005] この電子回路装置は、以下のようにして作製される。最初に、導電箔の厚さ方向に 、最終的にそれぞれの導電路 50A、 50B、 50C、 50Dとなる形状の厚みより深い分 離溝を形成する。つぎに、導電路 50Bとなる領域に半導体素子 51をダイボンドし、金 属細線 53により導電路 50A、 50Cとなる領域と電極パッドを接続する。さらに、チップ 型電子部品 54を導電路 50C、 50Dとなる領域にはんだなどにより実装する。この後 、絶縁性榭脂 56によりモールドする。さらに、導電箔を研磨して分離溝を露出させる と、それぞれが分離した導電路 50A、 50B、 50C、 50Dを有する電子回路装置を得 ることがでさる。
[0006] また、薄いパッケージ形状とするだけでなぐはんだリフロー時にパッケージのクラッ クを生じな 、ようにすることを目的とした電子回路装置が、日本特開平 7— 321139 号公報 (以下、「特許文献 2」と記す）に開示されて 、る。
[0007] 図 11は、この電子回路装置の断面図である。この電子回路装置は、半導体素子 6 1の電極パッド（図示せず）とリード 62とが金属細線であるボンディングワイヤ 63で接 続された後、リード 62の一部を除き絶縁性榭脂 64でモールドされた構造である。リー ド 62および半導体素子 61を絶縁性榭脂 64で支持しているため、支持基板が不要で あり、従来のリードフレームを用いる電子回路装置に比べて、より薄型とすることがで きるだけでなぐはんだリフロー時に加熱を受けてもクラックが生じ難い。
[0008] この電子回路装置は、以下のようにして作製される。最初に、半導体素子 61を固定 する凹部を有する支持台を準備する。つぎに、支持台の凹部に半導体素子 61およ びリードフレームを配置する。リードフレームには、ダイパッドが設けられておらず、リ ード 62のみが設けられている。半導体素子 61は真空吸着によって支持台に仮固定 される。つぎに、半導体素子 61の電極パッド（図示せず）とリード 62間をボンディング ワイヤ 63で接続する。この状態で、リードフレームおよびボンディングワイヤ 63で保 持されている半導体素子 61を支持台から取り外し、モールド金型内に設置してから 榭脂モールドする。この後、モールドされた構造体力もリードフレームを切断し、リード 62の先端部を外方に折り曲げ加工すると、図 11に示す電子回路装置が得られる。
[0009] 上記特許文献 1で説明した電子回路装置は、導電路を絶縁性榭脂で支持して ヽる ので、最終状態では支持基板は不要となる。したがって、従来のリードフレームを用 いた電子回路装置に比べると、より薄型の電子回路装置を実現できる。しかし、半導 体素子は導電路の面上にはんだなどにより固着されるので、熱膨張係数差による歪 が作用し、剥離やクラックなどが発生する場合がある。また、電子回路装置とするため には、導電箔を分離溝が露出するまで研磨することが必要であるが、このステップは 比較的複雑であり、低コスト化に対する課題を有している。
[0010] また、特許文献 2で説明した電子回路装置の場合には、半導体素子はダイパッド固 着せず、絶縁性榭脂中に埋設された構成を有している。これにより、回路基板への実 装時に電子回路装置が加熱されても、クラックなどの不良発生を防止できる。
[0011] しかし、この電子回路装置はリードがモールド榭脂である絶縁性榭脂の側面力 露 出し、折り曲げられた構成の外部接続端子を有しており、回路基板の実装面積を小 さくすることができない。また、この方法においては、複数の半導体素子、あるいは半 導体素子と受動部品などの複合部品に対する実装構成については、何ら開示して いない。
発明の開示
[0012] 本発明の電子回路装置は、少なくとも 1個の半導体素子と、複数個の外部接続端 子と、この半導体素子と外部接続端子とを電気的に接続する接続導体と、半導体素 子を被覆し、かつ接続導体を一体に支持する絶縁性榭脂とを備え、半導体素子は絶 縁性榭脂中に埋設され、外部接続端子の端子面は絶縁性榭脂から露出して ヽる構 成からなる。
[0013] このような構成とすることにより、半導体素子は接続導体のみにより保持されて絶縁 性榭脂のほぼ中央領域に埋設されるので、反りを大幅に小さくすることができる。
[0014] また、本発明の電子回路装置の製造方法は、半導体素子を収容するための素子 収容領域と、素子収容領域より深い段差を有して形成され、複数個の外部接続端子 を収容するための端子収容領域とを有する位置決めプレートをセットするプレート準 備ステップと、半導体素子の電極パッドが露出する方向に、半導体素子を素子収容 領域に配置するとともに、外部接続端子を端子収容領域に配置する配置ステップと、 半導体素子と外部接続端子とを接続導体によって電気的に接続する接続ステップと
、接続導体、半導体素子および外部接続端子の露出面を絶縁性榭脂で覆いモール ドする第 1の榭脂モールドステップと、端子収容領域に接触して!/、た外部接続端子の うちの端子面を除く領域および素子収容領域に接触していた半導体素子面を除く領 域を、絶縁性榭脂で覆いモールドして、半導体素子を絶縁性榭脂中に埋設するとと もに半導体素子と外部接続端子とを一体化し、かつ端子面を露出させる第 2の榭脂 モールドステップを備えた方法からなる。
[0015] このような方法とすることにより、半導体素子を絶縁性榭脂のほぼ中央領域に埋設 しながら、外部接続端子の端子面を露出する構成とすることができる。この結果、反り を大幅に抑制することができる。
図面の簡単な説明
[0016] [図 1A]図 1Aは、本発明の第 1の実施の形態に力かる電子回路装置の構成を示す図 1Bの 1 A— 1 A線断面図である。
[図 1B]図 1Bは、本発明の第 1の実施の形態に力かる電子回路装置の構成を上面か らみた平面図である。
[図 2A]図 2Aは、本発明の第 1の実施の形態の電子回路装置の製造方法における前 半のステップを説明するための断面図である。
[図 2B]図 2Bは、本発明の第 1の実施の形態の電子回路装置の製造方法における前 半のステップを説明するための断面図である。
[図 2C]図 2Cは、本発明の第 1の実施の形態の電子回路装置の製造方法における前 半のステップを説明するための断面図である。
[図 3A]図 3Aは、本発明の第 1の実施の形態の電子回路装置の製造方法における後 半のステップを説明するための断面図である。
[図 3B]図 3Bは、本発明の第 1の実施の形態の電子回路装置の製造方法における後 半のステップを説明するための断面図である。
[図 3C]図 3Cは、本発明の第 1の実施の形態の電子回路装置の製造方法における後 半のステップを説明するための断面図である。
[図 4A]図 4Aは、本発明の第 1の実施の形態に力かる電子回路装置の第 2の例の構 成を示す図 4Bの 4A— 4A線断面図である。
[図 4B]図 4Bは、本発明の第 1の実施の形態に力かる電子回路装置の第 2の例の構 成を上面からみた平面図である。
[図 5A]図 5Aは、本発明の第 1の実施の形態に力かる電子回路装置の第 3の例の構 成を示す図 5Bの 5A— 5A線断面図である。
圆 5B]図 5Bは、本発明の第 1の実施の形態に力かる電子回路装置の第 3の例の構 成を上面からみた平面図である。
圆 5C]図 5Cは、本発明の第 1の実施の形態に力かる電子回路装置の第 3の例の作 製時に用いられる位置決めプレートを示す断面図である。
圆 6A]図 6Aは、本発明の第 2の実施の形態に力かる電子回路装置の構成を示す図 6Bの 6A— 6A線断面図である。
圆 6B]図 6Bは、本発明の第 2の実施の形態に力かる電子回路装置の構成を上面か らみた平面図である。
圆 7A]図 7Aは、本発明の第 2の実施の形態に力かる電子回路装置の製造方法を説 明するための主要ステップの断面図である。
圆 7B]図 7Bは、本発明の第 2の実施の形態に力かる電子回路装置の製造方法を説 明するための主要ステップの断面図である。
圆 7C]図 7Cは、本発明の第 2の実施の形態にかかる電子回路装置の製造方法を説 明するための主要ステップの断面図である。
[図 7D]図 7Dは、本発明の第 2の実施の形態にかかる電子回路装置の製造方法を説 明するための主要ステップの断面図である。
圆 8A]図 8Aは、本発明の第 3の実施の形態に力かる電子回路装置の構成を示す図 8Bの 8A— 8A線断面図である。
圆 8B]図 8Bは、本発明の第 3の実施の形態に力かる電子回路装置の構成を上面か らみた平面図である。
圆 9A]図 9Aは、本発明の第 3の実施の形態に力かる電子回路装置の製造方法を説 明するための主要ステップの断面図である。
圆 9B]図 9Bは、本発明の第 3の実施の形態に力かる電子回路装置の製造方法を説 明するための主要ステップの断面図である。
圆 9C]図 9Cは、本発明の第 3の実施の形態にかかる電子回路装置の製造方法を説 明するための主要ステップの断面図である。
[図 9D]図 9Dは、本発明の第 3の実施の形態にかかる電子回路装置の製造方法を説 明するための主要ステップの断面図である。
[図 10]図 10は、従来の配線基板などの支持基板を用いない構成カゝらなる電子回路 装置の断面図である。
[図 11]図 11は、従来の他の構成の電子回路装置の断面図である。
符号の説明
1, 16, 17, 18, 21， 22, 36, 37, 51, 61 半導体素子
1A, 16A, 17A, 18A, 21A, 22A, 23A, 24A, 26A, 27A, 28A, 36A, 37A 電極パッド
2 外部接続端子
2A 端子面
3 接続導体 (金属細線）
4, 56, 64 絶縁性榭脂
5, 15, 20, 25, 35 電子回路装置
6, 30, 41 位置決めプレート
6A, 30A, 41 A 素子収容領域
6B, 30B, 41B 端子収容領域
6C 部品収容領域
7, 31, 42 成型金型
8, 11, 32, 43 榭脂流入口
9 下金型
10 上金型
12 空間部
23 受動部品
24 中継端子板
26 第 1の半導体素子
27, 28 第 2の半導体素子
29 絶縁性接着剤
36B, 37B ノ ンプ 38 フィルムキャリア
39 配線導体
39A 接続領域
40 絶縁性シート
50, 50A, 50B, 50C, 50D 導電路
52 導電性ペースト
53 金属細線
54 チップ型電子部品
55 ロウ材
62 リード
63 ボンディングワイヤ
発明を実施するための最良の形態
[0018] 以下、本発明の実施の形態について、図面を参照しながら説明する。なお、同じ要 素については同じ符号を付しており、説明を省略する場合がある。
[0019] (第 1の実施の形態）
図 1Aは本発明の第 1の実施の形態に力かる電子回路装置 5の構成を示す図 1Bの 1A— 1A線断面図で、図 1Bは本発明の第 1の実施の形態に力かる電子回路装置 5 の構成を上面力もみた平面図である。なお、図 1Bは、理解をしやすくするために絶 縁性榭脂を透過してみた状態の平面図である。
[0020] 図 1Aと図 1Bに示す電子回路装置 5は、少なくとも 1個の半導体素子 1と、複数個の 外部接続端子 2と、この半導体素子 1と外部接続端子 2とを電気的に接続する接続導 体 3と、半導体素子 1を被覆し、かつ接続導体 3を一体に支持する絶縁性榭脂 4とを 備え、半導体素子 1は絶縁性榭脂 4中に埋設され、外部接続端子 2の端子面 2Aは 絶縁性榭脂 4から露出して 、る構成力 なる。
[0021] すなわち、本実施の形態の電子回路装置 5は、半導体素子 1が絶縁性榭脂 4中に 埋設されており、外部接続端子 2は半導体素子 1より深い位置に設けられ、その端子 面 2Aが絶縁性榭脂 4から露出している以外は、半導体素子 1、外部接続端子 2およ び接続導体 3を含めて、すべてが絶縁性榭脂 4中に埋設された構成カゝらなる。 [0022] 絶縁性榭脂 4としては、エポキシ榭脂などの熱硬化性榭脂、あるいはポリイミド榭脂 やポリフエ-レンサルファイドなどの熱可塑性榭脂を用いることができる。さらに、絶縁 性榭脂 4は、加熱したときに型に注入できるような低い粘度を有し、半導体素子 1の 熱膨脹係数に近 ヽ値を有する榭脂材料であれば、上記の材料に限定されず使用す ることができる。なお、型に注入して形成するだけでなぐディップ方式や塗布コーテ イング方式で形成してもよ ヽ。
[0023] 接続導体 3としては、金を主材料とする金属細線、アルミニウムを主材料とする金属 細線あるいは銅を主材料とする金属細線などを用いて、ワイヤボンディング方式によ り接続することが望ましい。ワイヤボンディング方式としては、熱圧着接続方式、超音 波接続方式または超音波と熱圧着とを併用する接続方式の!/、ずれであってもよ ヽ。
[0024] 半導体素子 1としては、ベアチップの半導体素子を用いる。この半導体素子として は、メモリ、ロジック 、 CPUなどを用いることができる。さらに、絶縁性榭脂 4として透 光性材料を用いれば、発光ダイオードや半導体レーザ、受光部品などの光デバイス を用いることちでさる。
[0025] このような構成とすることにより、薄型の電子回路装置 5を実現することができる。さ らに、外部接続端子 2の端子面 2Aは、絶縁性榭脂 4と同一面となっているので、回 路基板に対しても最小の厚みで実装することができる。また、半導体素子 1の周囲は 絶縁性榭脂 4のみであるので、はんだリフローなどの熱衝撃を受けてもクラックなどが 発生することがなく信頼性を大幅に改善できる。
[0026] なお、図 1Aと図 1Bに示すように本実施の形態の電子回路装置 5では、半導体素 子 1を絶縁性榭脂 4の厚み方向のほぼ中央部に配置している。これにより、絶縁性榭 脂 4により半導体素子 1に加わる熱応力は、電極パッド 1Aが形成された表面部と、こ れに対向する裏面部とに均等に加わるので、電子回路装置の反りを大幅に抑制でき る。ただし、本発明は上記に限定されることはなぐ半導体素子 1が絶縁性榭脂 4によ り覆われ、埋設されておればよい。
[0027] また、図 1Bにおいては、半導体素子 1の電極パッド 1Aが長手方向の両端部に配 置された構成について示した力 電極パッド 1 Aが半導体素子 1の 4辺に配置される 構成であってもよい。この場合には、外部接続端子 2も、半導体素子 1の電極パッド 1 Aに対応する位置に配置すればょ 、。
[0028] 以下に、図 2Aから図 2Cおよび図 3Aから図 3Cを用いて、本実施の形態の電子回 路装置 5の製造方法につ 、て説明する。
[0029] 図 2Aから図 2Cは、本実施の形態の電子回路装置 5の製造方法における前半のス テツプを説明するための断面図である。また、図 3Aから図 3Cは、この電子回路装置 5の製造方法における後半のステップを説明するための断面図である。
[0030] まず、図 2Aに示すように、位置決めプレート 6を用意する。この位置決めプレート 6 は、耐熱性を有し、熱変形が生じ難ぐ榭脂に対する離型性のよい材料、例えばタン ダステン系合金などの金属材料やアルミナなどのセラミック、エンジニアリングプラス チックあるいはこれらのコンポジット材料などを使用することができる。
[0031] 位置決めプレート 6には、半導体素子 1を収容する素子収容領域 6Aおよび外部接 続端子 2を収容する端子収容領域 6Bが形成されている。端子収容領域 6Bは、素子 収容領域 6Aの長手方向の両端部に一定の間隔を設けて形成されている。また、素 子収容領域 6Aの深さに対して、端子収容領域 6Bの深さの方が大きくなるように、す なわち深い段差を有して形成されている。この深さについては、絶縁性榭脂 4を形成 したときに、半導体素子 1が絶縁性榭脂 4のほぼ中央部に配置されるような位置関係 としている。素子収容領域 6Aと端子収容領域 6Bの加工は、位置決めプレート 6とし て金属材料を用いる場合には、例えば切削や放電加工などにより形成すれば精度よ く加工することができる。
[0032] つぎに、図 2Bに示すように、素子収容領域 6Aには半導体素子 1を、端子収容領域 6Bには外部接続端子 2を、それぞれ配置する。このとき、半導体素子 1の電極パッド (図示せず)が露出する方向にむけて配置する。なお、半導体素子 1および外部接続 端子 2を素子収容領域 6Aおよび端子収容領域 6Bに、それぞれ固定することが望ま しい。このために、例えば粘着剤を塗布しておいてもよい。この粘着剤として、一定の 温度に加熱したときに粘着性を喪失する特性を有するものを用いれば、絶縁性榭脂 4を注入するときの加熱時に粘着性を喪失するようにできる。これにより、半導体素子 1および外部接続端子 2を、絶縁性榭脂の冷却後に位置決めプレート 6から容易に 剥離することができる。なお、位置決めプレート 6の素子収容領域 6Aおよび端子収 容領域 6Bが設けられた領域の一部に貫通孔を設けて、この貫通孔を介して真空吸 着させてもよい。
[0033] この後、半導体素子 1と外部接続端子 2とを、例えばワイヤボンディング方式により 接続導体 3である金属細線で接続する。
[0034] つぎに、図 2Cに示すように、榭脂成型用の成型金型 7と位置決めプレート 6とを嵌 合する。すなわち、本実施の形態の製造方法では、位置決めプレート 6が榭脂成型 用の金型の一方を兼用している。このように、位置決めプレート 6を榭脂成型用の金 型の一方として兼用することにより、半導体素子 1と外部接続端子 2とを固定した状態 で、そのまま榭脂成型をすることができる。
[0035] 成型金型 7と位置決めプレート 6とを嵌合させた後、低粘度の絶縁性榭脂材料を榭 脂流入口 8から注入する。注入後、絶縁性榭脂材料を硬化させる。
[0036] つぎに、図 3Aに示すように、片面が榭脂モールドされた構造体を取り出す。この状 態では、半導体素子 1と外部接続端子 2の一部および接続導体 3のすべてが絶縁性 榭脂 4中に埋設されており、絶縁性榭脂 4により固定されている。したがって、取り出 しても、その位置関係や接続部の剥がれなどは生じな 、。
[0037] つぎに、図 3Bに示すように、片面が榭脂モールドされた構造体を、榭脂モールド側 が下になるように下金型 9に配置する。その上に、上金型 10を嵌合する。これにより、 空間部 12が形成される。この後、低粘度の絶縁性榭脂材料を榭脂流入口 11から空 間部 12に注入する。注入後、絶縁性榭脂材料を硬化させる。なお、この時注入する 絶縁性榭脂材料は、図 2Cのステップにお 、て使用した絶縁性榭脂材料と同じものを 用いることが望ましい。これにより、冷却後には、半導体素子 1、接続導体 3および外 部接続端子 2の一部が 1種類の絶縁性榭脂材料により封止された構造体となるので 、下金型 9と上金型 10を除去すれば、図 1 Aに示す電子回路装置 5が得られる。
[0038] なお、本実施の形態の電子回路装置 5の製造方法では、絶縁性榭脂 4の注入をト ランスファーモールドにより行う方法として説明したが、本発明はこれに限定されない 。例えば、インジェクションモールドまたはデイツビングを用いても、同様に榭脂モー ルドすることができる。また、榭脂材料としては、エポキシ榭脂などの熱硬化性榭脂を 用いる場合はトランスファーモールド方式が好ましぐポリイミド榭脂やポリフエ二レン サルファイドなどの熱可塑性榭脂を用いる場合はインジェクションモールド方式が好 ましい。これについては、後述する他の実施の形態についても同様である。
[0039] また、本実施の形態では、 1個の半導体素子 1を用いた電子回路装置の製造方法 について説明したが、本発明はこれに限定されない。例えば、複数の半導体素子、 あるいは半導体素子と受動部品とを同様な方法により実装した電子回路装置を作製 してちよい。
[0040] 図 4Aは本発明の第 1の実施の形態に力かる電子回路装置の構成の第 2の例を示 す図 4Bの 4A—4A線断面図で、図 4Bは本発明の第 1の実施の形態に力かる電子 回路装置の構成の第 2の例の上面からみた平面図である。なお、図 4Bは、理解をし やすくするために絶縁性榭脂を透過してみた状態の平面図である。
[0041] この第 2の例の電子回路装置 15が、本実施の形態の電子回路装置 5と異なる点は 、第 2の例の電子回路装置 15の場合には複数個の半導体素子 16、 17、 18をほぼ 同一平面上に配置して、外部接続端子 2を含めてそれぞれの電極パッド 16A、 17A 、 18Aの相互間を金属細線 3により接続して構成していることである。
[0042] この構成により、薄型で、かつ高機能の電子回路装置を実現できる。この第 2の例 の電子回路装置 15は、本実施の形態の電子回路装置 5の製造方法と同様なステツ プで作製することができるので説明を省略する。
[0043] なお、図 4Aと図 4Bでは、それぞれの半導体素子 16、 17、 18はほぼ同一の厚みで 、かつ同一面内に 1列に配置した例を示している力 厚さが異なっていてもよぐまた 1列に配置しなくてもよい。また、この第 2の例の電子回路装置 15では、 3個の半導体 素子 16、 17、 18を用いたが、本発明はこれに限定されない。例えば、半導体素子と 受動部品との組み合わせとしてもよい。受動部品としては、例えばチップ抵抗、コン デンサやインダクタあるいはセンサなどを用いることができる。
[0044] また、図 4Aと図 4Bに示す電子回路装置 15では、半導体素子 16、 17、 18の電極 ノッド 16A、 17A、 18Aには 1本の金属細線 3を接続している力 複数の金属細線 3 を接続してもよい。同様に、 1個の外部接続端子 2に複数の金属細線 3を接続しても よい。
[0045] 図 5Aは本発明の第 1の実施の形態に力かる電子回路装置の構成の第 3の例を示 す図 5Bの 5A—5A線断面図で、図 5Bは本発明の第 1の実施の形態に力かる電子 回路装置の構成の第 3の例の上面からみた平面図である。なお、図 5Bは、理解をし やすくするために絶縁性榭脂を透過してみた状態の平面図である。
[0046] この第 3の例の電子回路装置 20の場合には、半導体素子 21、 22と受動部品 23と を用いて電子回路を構成している。さらに、この第 3の例の電子回路装置 20におい ては、中継端子板 24を半導体素子 21の両側に配置している。中継端子板 24は、半 導体素子 21、 22とほぼ同じ厚みとすることが望ましい。なお、半導体素子 21、 22、 受動部品 23中および中継端子板 24には、電極パッド 21A、 22A、 23A、 24Aがそ れぞれ必要な個数設けられている。中継端子板 24を用いることにより、半導体素子 2 2の電極パッド 22Aと外部接続端子 2との間のように比較的長距離の接続であっても 、接続導体 3である金属細線によりショートなどの不良を防止して安定な接続をするこ とがでさる。
[0047] また、図 5Bに示すように、半導体素子 21、 22の電極パッド 21 A、 22A、中継端子 板 24の電極パッド 24Aおよび外部接続端子 2につ 、ては、複数の金属細線 3を接続 することもできるので、配線基板を用いなくても高機能の電子回路装置を実現できる 。例えば、図 5Aと図 5Bに示す電子回路装置 20において、半導体素子 21を制御用 I C、半導体素子 22を大容量メモリおよび受動部品 23をチップコンデンサとすれば、 薄型のメモリカード、例えば SDメモリカードを容易に作製できる。このようにして作製 したメモリカードは、半導体素子が絶縁性榭脂のほぼ中央部に配置されているので、 絶縁性榭脂でモールドしても、反りを非常に小さくすることができる。この結果、メモリ カードを種々の電子機器に搭載する場合であっても、メモリカードの挿入動作でトラ ブルを生じることがなくなる。
[0048] なお、中継端子板 24を用いずに金属細線 3で接続が可能な場合には、特に中継 端子板 24は不要である。また、この第 3の例の電子回路装置 20では、半導体素子 2 1、 22と同じ平面上に中継端子板 24を配置した力 半導体素子 21、 22の面上にも 配置してもよい。このように配置することにより、さらに金属細線 3による接続の自由度 を大きくすることができる。
[0049] このような構成力もなる第 3の例の電子回路装置 20についても、図 5Cに示すように 、少なくとも端子収容領域 6Bよりも浅い部品収容領域 6Cをさらに設けた位置決めプ レート 6を用いる以外は、本実施の形態と同様に作製できるので、その説明を省略す る。つまり、図 5Cに示す位置決めプレート 6の端子収容領域 6Bに外部接続端子 2、 素子収容領域 6Aに半導体素子 21、 22および部品収容領域 6Cに受動部品 23を、 それぞれ配置する。それ以降は、電子回路装置 5と同様の製造方法により電子回路 装置 20が作製される。なお、上記位置決めプレートは、高さ (厚み)の異なる半導体 素子や受動部品を有する電子回路装置の作製に用いることができる。
[0050] (第 2の実施の形態）
図 6Aは本発明の第 2の実施の形態に力かる電子回路装置 25の構成を示す図 6B の 6A—6A線断面図で、図 6Bは本発明の第 2の実施の形態に力かる電子回路装置 25の構成を上面力もみた平面図である。なお、図 6Bは、理解をしやすくするために 絶縁性榭脂を透過してみた状態の平面図である。
[0051] 本実施の形態の電子回路装置 25は、第 1の半導体素子 26の表面上に第 2の半導 体素子 27、 28を積層して配置している。なお、第 1の半導体素子は大形状を有する 半導体素子であり、第 2の半導体素子は第 1の半導体素子に比べて小さい小形状を 有する半導体素子である。図 6Aと図 6Bからわ力るように、第 2の半導体素子 27、 28 は、第 1の半導体素子 26の面上で、かつ電極パッドを除く領域に、絶縁性接着剤 29 により接着固定されている。そして、第 1の半導体素子 26、第 2の半導体素子 27、 28 および外部接続端子 2との相互間については、接続導体 3である金属細線により行つ ている。また、それぞれの電極パッド 26A、 27A、 28Aと外部接続端子 2については 、必要に応じて複数の金属細線 3を接続している。これにより、配線基板を用いなくて も比較的複雑な機能を有する電子回路装置 25を実現することができる。
[0052] 以下に、本発明の第 2の実施の形態に力かる電子回路装置 25の製造方法を、図 7 Aから図 7Dを用いて説明する。
[0053] 図 7Aから図 7Dは、本実施の形態に力かる電子回路装置 25の製造方法を説明す る主要ステップの断面図である。
[0054] まず、図 7Aに示すように、位置決めプレート 30を用意する。この位置決めプレート 30は、第 1の実施の形態の製造方法と同様な材料を用いることが好ましい。位置決 めプレート 30には、第 1の半導体素子 26を収容する素子収容領域 30Aおよび外部 接続端子 2を収容する端子収容領域 30Bが形成されて ヽる。端子収容領域 30Bは、 素子収容領域 30Aの長手方向の両端部に一定の間隔を設けて形成されている。ま た、素子収容領域 30Aの深さに対して、端子収容領域 30Bの深さの方が大きくなる ように、すなわち深い段差を有して形成されている。この深さについては、絶縁性榭 脂 4を形成したときに、第 1の半導体素子 26が絶縁性榭脂 4のほぼ中央部に配置さ れるような位置関係として 、る。素子収容領域 30Aと端子収容領域 30Bの加工は、 位置決めプレート 30として金属材料を用いる場合には、例えば切削や放電加工など により形成すれば精度よく加工することができる。
[0055] つぎに、図 7Bに示すように、素子収容領域 30Aには第 1の半導体素子 26を、端子 収容領域 30Bには外部接続端子 2を、それぞれ配置する。このとき、第 1の半導体素 子 26の電極パッド（図示せず）が露出する方向にむけて配置する。なお、第 1の半導 体素子 26および外部接続端子 2を素子収容領域 30Aおよび端子収容領域 30Bに、 それぞれ固定することが望ましい。このために、例えば粘着剤を塗布しておいてもよ い。この粘着剤として、一定の温度に加熱したときに粘着性を喪失する特性を有する ものを用いれば、絶縁性榭脂 4を注入するときの加熱時に粘着性を喪失するようにで きる。これにより、第 1の半導体素子 26および外部接続端子 2を、絶縁性榭脂 4の冷 却後に位置決めプレート 30から容易に剥離することができる。なお、位置決めプレー ト 30の素子収容領域 30Aおよび端子収容領域 30Bが設けられた領域の一部に貫 通孔を設けて、この貫通孔を介して真空吸着させてもょ 、。
[0056] そして、第 1の半導体素子 26の電極パッド 26Aを除く領域に、第 2の半導体素子 2 7、 28を接着固定する。この接着は、第 2の半導体素子 27、 28の裏面に絶縁性接着 剤 29を塗布した後に、第 1の半導体素子 26の電極パッド 26Aを除く領域に接着す れば容易に固定できる。
[0057] さらに、第 1の半導体素子 26および第 2の半導体素子 27、 28の電極パッド 26A、 2 7A、 28Aと外部接続端子 2との相互間を、例えばワイヤボンディング方式により接続 導体 3である金属細線で接続する。
[0058] つぎに、図 7Cに示すように、榭脂成型用の成型金型 31と位置決めプレート 30とを 嵌合する。すなわち、本実施の形態の製造方法においても、位置決めプレート 30が 榭脂成型用の金型の一方を兼用している。このように、位置決めプレート 30を榭脂 成型用の金型の一方として兼用することにより、第 1の半導体素子 26、第 2の半導体 素子 27、 28および外部接続端子 2を固定した状態で、そのまま榭脂成型をすること ができる。
[0059] 成型金型 31と位置決めプレート 30とを嵌合させた後、低粘度の絶縁性榭脂材料を 榭脂流入口 32から注入する。注入後、絶縁性榭脂材料を硬化させる。
[0060] つぎに、図 7Dに示すように、片面が榭脂モールドされた構造体を取り出す。この状 態では、第 1の半導体素子 26、第 2の半導体素子 27、 28および外部接続端子 2の 一部と接続導体 3のすべてが絶縁性榭脂 4中に埋設されており、絶縁性榭脂 4により 固定されている。したがって、構造体を取り出しても、その位置関係や接続部の剥が れなどは生じない。ここまでのステップにより、第 1の実施の形態の製造方法において 説明した図 3Aと同様な構造体を作製することができる。
[0061] これ以降のステップについては、図 3Bと図 3Cに示すステップと同様であるので、同 図を用いて説明する。
[0062] まず、図 3Bに示すように、片面が榭脂モールドされた構造体を、榭脂モールド側が 下になるように下金型 9に配置する。その上に、上金型 10を嵌合する。これにより、空 間部 12が形成される。この後、加熱して低粘度とした絶縁性榭脂材料を榭脂流入口 11から空間部 12に注入する。注入後、絶縁性榭脂材料を冷却する。なお、この時に 注入する絶縁性榭脂材料は、図 7Cのステップにお 、て使用した絶縁性榭脂材料と 同じものを用いることが望ましい。これにより、冷却後には、第 1の半導体素子 26、第 2の半導体素子 27、 28、接続導体 3および外部接続端子 2の一部が 1種類の絶縁性 榭脂材料により封止された構造体となる。この後、下金型 9と上金型 10を除去すれば 、図 6Aに示す電子回路装置 25が得られる。
[0063] なお、図 6Aと図 6Bでは、第 1の半導体素子 26の上に 2個の第 2の半導体素子 27 、 28を積層する構成の例について説明したが、第 1の半導体素子の面上に第 2の半 導体素子と受動部品とを積層してもよい。また、第 1の半導体素子を 2つ以上配置し 、これらの上に第 2の半導体素子または第 2の半導体素子と受動部品とを積層しても よい。さらには、第 1の実施の形態の第 3の例で説明したような中継端子板を積層し てもよい。さらに、半導体素子にダミーノッドを形成してもよい。
[0064] (第 3の実施の形態）
図 8Aは本発明の第 3の実施の形態に力かる電子回路装置 35の構成を示す図 8B の 8A—8A線断面図で、図 8Bは本発明の第 3の実施の形態に力かる電子回路装置 35の構成を上面力もみた平面図である。なお、図 8Bは、理解をしやすくするために 絶縁性榭脂を透過してみた状態の平面図である。
[0065] 本実施の形態の電子回路装置 35は、接続導体として、その一部が絶縁性シートで 支持されている配線導体を用いたことが特徴である。このような接続導体として、本実 施の形態ではフィルムキャリア 38を用いている。このフィルムキャリア 38は、絶縁性シ ート 40で支持された金属箔カもなる配線導体 39により構成されている。通常、絶縁 性シート 40としてはポリイミドフィルムを用い、金属箔としては 18 μ mあるいは 35 μ m 厚みの銅箔を用いることが多い。このフィルムキャリア 38を用いることにより、配線の 接続構成をより簡単で、かつ高信頼性にすることができる。
[0066] なお、本実施の形態の電子回路装置 35では、 2個の半導体素子 36、 37を用いた 例について説明する。この電子回路装置 35は、例えば半導体素子 36を制御用 ICと し、半導体素子 37をメモリとすれば、半導体メモリカード、例えば SDメモリカードやマ イク口 SDメモリカードとすることができる。
[0067] 半導体素子 36、 37の電極パッド 36A、 37Aにはバンプ 36B、 37Bがそれぞれ形 成されている。このバンプ 36B、 37Bとフィルムキャリア 38の配線導体 39とをそれぞ れ接続する。この接続は、一般的に熱圧着により行われる。例えば、フィルムキャリア 38の配線導体 39の表面にスズめっきをしておき、ノンプ 36B、 37Bの少なくとも表面 を金としておけば、熱圧着は容易にできる。フィルムキャリア 38の配線導体 39の端部 は、外部接続端子 2に接続されている。この接続についても、同様に熱圧着で容易 に行うことができる。
[0068] 以上のような構成力もなる本実施の形態の電子回路装置 35は、複数の半導体素 子を絶縁性榭脂 4中に埋設できるだけでなぐさらに受動部品なども接続して複合ィ匕 することちでさる。 [0069] 以下に、本発明の第 3の実施の形態に力かる電子回路装置 35の製造方法を、図 9 Aから図 9Dを用いて説明する。
[0070] 図 9Aから図 9Dは、本実施の形態に力かる電子回路装置 35の製造方法を説明す る主要ステップの断面図である。
[0071] まず、図 9Aに示すように、フィルムキャリア 38として半導体素子 36、 37に対応し、 かつ外部接続端子 2に接続するパターン形状の配線導体 39を形成する。さらに、絶 縁性シート 40は、これらの配線導体 39を保持する領域のみに設けられている。この ような形状は、ロール状において連続的に加工して形成することができる。半導体素 子 36、 37は、フィルムキャリア 38の配線導体 39にそれぞれ接続する。この接続は、 バンプ 36B、 37Bと配線導体 39の材料の組み合わせを上記のようにすれば、熱圧着 方式により容易に接続できる。
[0072] なお、半導体素子 36、 37のフィルムキャリア 38への接続は、ロール状のまま連続 的に接続した後に、図 9Aに示す形状に切断すれば接続ステップを生産性よく行うこ とができる。さらに、配線導体 39は銅箔をエッチング加工して形成するので、自由な 形状を形成できる。したがって、図 8Bに示すように分岐する形状なども容易に作製で きる。
[0073] つぎに、図 9Bに示すように、外部接続端子 2に接続するフィルムキャリア 38の配線 導体 39の一部をフォーミングして折り曲げた形状を作り、その先端部を外部接続端 子 2との接続領域 39Aとする。
[0074] つぎに、図 9Cに示すように、位置決めプレート 41の端子収容領域 41Bに外部接続 端子 2を固定する。そして、フィルムキャリア 38に接続されている半導体素子 36、 37 を素子収容領域 41Aに入れ込むとともに、フィルムキャリア 38の接続領域 39Aを外 部接続端子 2に接続する。この接続は、熱圧着により容易に行うことができる。なお、 外部接続端子 2の位置決めプレート 41への固定は、第 1の実施の形態や第 2の実施 の形態と同様に粘着剤を塗布して粘着させればょ 、。
[0075] また、半導体素子 36、 37はすでにフィルムキャリア 38の配線導体 39に接続されて いるので、必ずしも位置決めプレート 41に固定する必要はない。ただし、後のステツ プの絶縁性榭脂材料を注入するときに、半導体素子 36、 37が浮き上がるような場合 には粘着剤により固定しておいてもよい。なお、第 1の実施の形態や第 2の実施の形 態と同様に真空吸着してもよい。また、半導体素子 36、 37はすでにフィルムキャリア 38に接続され，それぞれの位置が固定されているので、これらを嵌合する素子収容 領域 41 Aを必ずしも設ける必要はな 、。
[0076] つぎに、図 9Dに示すように、榭脂成型用の成型金型 42と位置決めプレート 41とを 嵌合する。すなわち、本実施の形態の製造方法においても、位置決めプレート 41が 榭脂成型用の金型の一方を兼用している。このように、位置決めプレート 41を榭脂 成型用の金型の一方として兼用することにより、半導体素子 36、 37と外部接続端子 2とを固定した状態で、そのまま榭脂成型をすることができる。
[0077] 成型金型 42と位置決めプレート 41とを嵌合させた後、低粘度の絶縁性榭脂材料を 榭脂流入口 43から注入する。注入後、絶縁性榭脂材料を硬化させる。これにより、片 面が榭脂モールドされた構造体が得られる。この状態では、半導体素子 36、 37と外 部接続端子 2の一部およびフィルムキャリア 38のすべてが絶縁性榭脂 4中に埋設さ れており、絶縁性榭脂 4により固定されている。したがって、構造体を取り出しても、そ の位置関係や接続部の剥がれなどは生じな 、。
[0078] これ以降のステップについては、第 1の実施の形態の製造方法を説明した図 3Bと 図 3Cに示す後半のステップと同様なステップにより作製することができるので、同図 を用いて説明する。
[0079] まず、図 3Bに示すように、片面が榭脂モールドされた構造体を、榭脂モールド側が 下になるように下金型 9に配置する。その上に、上金型 10を嵌合する。これにより、空 間部 12が形成される。この後、加熱して低粘度とした絶縁性榭脂材料を榭脂流入口 11から空間部 12に注入する。注入後、絶縁性榭脂材料を冷却する。なお、この時注 入する絶縁性榭脂材料は、図 9Dのステップにお 、て使用した絶縁性榭脂材料と同 じ材料を用いることが望ましい。これにより、冷却後には、半導体素子 36、 37、フィル ムキャリア 38および外部接続端子 2の一部が 1種類の絶縁性榭脂材料により封止さ れた構造体となる。この後、下金型 9と上金型 10を除去すれば、図 8Aと図 8Bに示し た電子回路装置 35が得られる。
[0080] 本実施の形態の電子回路装置 35では、接続導体である配線導体 39が絶縁性シ ート 40により支持されているので、パターン形状を一定に保持できる。なお、必要に 応じて絶縁性シート 40間の支持のためにダミーの接続導体を設けてもよい。さらに、 図 8Bの配線導体 39のパターンで示すように、途中で分岐するパターン形状も容易 に加工できるので、より複雑なパターン形状を有する配線導体 39を形成することがで き、半導体素子や受動部品などを多数配置しても相互の接続を容易に行うことがで きる。したがって、薄型にしても反りを非常に小さくでき、かつ高機能の電子回路装置 、例えば SDメモリカードなどのメモリカードを作製することができる。
[0081] なお、本実施の形態では、接続導体としてフィルムキャリアを用いた力 その一部が 絶縁性シートで支持されて 、る配線導体であればよぐ例えばポリエチレンテレフタレ ート（PET)フィルムを絶縁性シートとして用い、この面上に蒸着やめつき、あるいは銅 箔などを用いて配線導体を形成した構成であってもよ ヽ。
[0082] さらに、第 1の実施の形態力も第 3の実施の形態までにおいては、第 1の榭脂モー ルドステップと第 2の榭脂モールドステップとで同じ絶縁性榭脂材料を用いたが、本 発明はこれに限定されな ヽ。それぞれ異なる材料を用いてもょ ヽ。
産業上の利用可能性
[0083] 本発明の電子回路装置は、半導体素子または半導体素子と受動部品とを接続導 体のみにより接続し、これらを絶縁性榭脂中に埋設することにより、薄型にしても反り を非常に小さくできるので、特にカード型の電子回路装置、例えばメモリカード分野 に有用である。

Claims

請求の範囲
[1] 少なくとも 1個の半導体素子と、
複数個の外部接続端子と、
前記半導体素子と前記外部接続端子とを電気的に接続する接続導体と、 前記半導体素子を被覆し、かつ前記接続導体を一体に支持する絶縁性榭脂とを備 え、
前記半導体素子は前記絶縁性榭脂中に埋設され、前記外部接続端子の端子面は 前記絶縁性榭脂から露出していることを特徴とする電子回路装置。
[2] 少なくとも 1個の受動部品をさらに含み、
前記半導体素子および前記受動部品は、前記絶縁性榭脂中に埋設され、前記接続 導体により前記半導体素子、前記受動部品および前記外部接続端子間を接続した ことを特徴とする請求項 1に記載の電子回路装置。
[3] 前記半導体素子は形状の異なる複数個力 なり、第 1の半導体素子の表面上に 1つ 以上の第 2の半導体素子が配置され、かつ前記絶縁性榭脂中に埋設されており、前 記接続導体により前記第 1の半導体素子、前記第 2の半導体素子および前記外部 接続端子間を接続したことを特徴とする請求項 1に記載の電子回路装置。
[4] 少なくとも 1個の受動部品が前記第 1の半導体素子の表面上にさらに配置され、かつ 前記絶縁性榭脂中に埋設されており、前記接続導体により前記第 1の半導体素子、 前記第 2の半導体素子、前記受動部品および前記外部接続端子間を接続したことを 特徴とする請求項 3に記載の電子回路装置。
[5] 前記接続導体が金属細線であることを特徴とする請求項 1に記載の電子回路装置。
[6] 前記半導体素子と前記外部接続端子、または前記半導体素子、前記受動部品およ び前記外部接続端子の相互間を接続するための中継端子板を、さらに設けて前記 金属細線により接続したことを特徴とする請求項 5に記載の電子回路装置。
[7] 前記接続導体は、その一部が絶縁性シートで支持されて 、る配線導体であることを 特徴とする請求項 1に記載の電子回路装置。
[8] 半導体素子を収容するための素子収容領域と、前記素子収容領域より深い段差を 有して形成され、複数個の外部接続端子を収容するための端子収容領域とを有する 位置決めプレートをセットするプレート準備ステップと、
前記半導体素子の電極パッドが露出する方向に、前記半導体素子を前記素子収容 領域に配置するとともに、前記外部接続端子を前記端子収容領域に配置する配置ス テツプと、
前記半導体素子と前記外部接続端子とを接続導体によって電気的に接続する接続 ステップと、前記接続導体、前記半導体素子および前記外部接続端子の露出面を 絶縁性榭脂で覆いモールドする第 1の榭脂モールドステップと、
前記端子収容領域に接触していた前記外部接続端子のうちの端子面を除く領域お よび前記素子収容領域に接触して!/、た前記半導体素子面を除く領域を、前記絶縁 性榭脂で覆 ヽモールドして、前記半導体素子を前記絶縁性榭脂中に埋設するととも に前記半導体素子と前記外部接続端子とを一体化し、かつ前記端子面を露出させ る第 2の榭脂モールドステップと、
を含むことを特徴とする電子回路装置の製造方法。
[9] 前記プレート準備ステップにおいて、前記位置決めプレートに前記端子収容領域より 浅い部品収容領域をさらに設け、前記配置ステップにおいて、さらに受動部品を前 記部品収容領域に配置し、
前記接続ステップにおいて、前記受動部品を、前記半導体素子および前記外部接 続端子の少なくとも一方と前記接続導体により接続し、
前記第 1の榭脂モールドステップと前記第 2の榭脂モールドステップとにお 、て、前 記受動部品も前記半導体素子と同様に前記絶縁性榭脂中に埋設することを特徴と する請求項 8に記載の電子回路装置の製造方法。
[10] 前記第 1の榭脂モールドステップにおいて、前記位置決めプレートを下金型として用 いることを特徴とする請求項 8に記載の電子回路装置の製造方法。
[11] 前記接続導体として、金属細線を用いることを特徴とする請求項 8に記載の電子回 路装置の製造方法。
[12] 前記接続導体として、前記半導体素子と接続するための配線パターンおよび前記外 部接続端子と接続する接続領域とからなる配線導体が絶縁性シートにより支持され た構成を用いることを特徴とする請求項 8に記載の電子回路装置の製造方法。 前記配置ステップにおいて、前記素子収容領域に第 1の半導体素子と、前記第 1の 半導体素子の電極パッドで囲まれた領域内に 1つ以上の第 2の半導体素子を積層し て配置することを特徴とする請求項 8に記載の電子回路装置の製造方法。
PCT/JP2006/320823 2005-11-02 2006-10-19 電子回路装置およびその製造方法 WO2007052476A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2007542333A JP4766050B2 (ja) 2005-11-02 2006-10-19 電子回路装置の製造方法
US12/066,534 US7910406B2 (en) 2005-11-02 2006-10-19 Electronic circuit device and method for manufacturing same
CN2006800364374A CN101278383B (zh) 2005-11-02 2006-10-19 电子电路装置及其制造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005319043 2005-11-02
JP2005-319043 2005-11-02

Publications (1)

Publication Number Publication Date
WO2007052476A1 true WO2007052476A1 (ja) 2007-05-10

Family

ID=38005628

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2006/320823 WO2007052476A1 (ja) 2005-11-02 2006-10-19 電子回路装置およびその製造方法

Country Status (4)

Country Link
US (1) US7910406B2 (ja)
JP (1) JP4766050B2 (ja)
CN (1) CN101278383B (ja)
WO (1) WO2007052476A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013532383A (ja) * 2010-06-25 2013-08-15 ローベルト ボッシュ ゲゼルシャフト ミット ベシュレンクテル ハフツング 自動車用の密閉型のコントロールモジュール
CN107818955A (zh) * 2016-09-14 2018-03-20 富士电机株式会社 半导体模块及半导体模块的制造方法
JP2021025785A (ja) * 2019-07-31 2021-02-22 旭化成エレクトロニクス株式会社 電流センサおよび電流センサの製造方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7449369B2 (en) * 2006-01-23 2008-11-11 Stats Chippac Ltd. Integrated circuit package system with multiple molding
US8829685B2 (en) * 2009-03-31 2014-09-09 Semiconductor Components Industries, Llc Circuit device having funnel shaped lead and method for manufacturing the same
JP5747737B2 (ja) * 2011-08-26 2015-07-15 三菱電機株式会社 半導体装置とその製造方法
CN102983424B (zh) * 2012-11-20 2015-08-26 芜湖致通汽车电子有限公司 一种电路板与壳体插件连接结构及连接方法
JP6226068B2 (ja) * 2014-05-30 2017-11-08 富士電機株式会社 半導体装置
CN106686920B (zh) * 2016-12-23 2018-05-22 华中科技大学 一种提升电路稳定性的方法
US9978613B1 (en) * 2017-03-07 2018-05-22 Texas Instruments Incorporated Method for making lead frames for integrated circuit packages
KR20210146038A (ko) * 2020-05-26 2021-12-03 엘지이노텍 주식회사 패키지기판 및 이의 제조 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05114693A (ja) * 1991-10-23 1993-05-07 Toshiba Corp 半導体装置
JP2001077268A (ja) * 1999-06-28 2001-03-23 Matsushita Electronics Industry Corp 樹脂封止型半導体装置およびその製造方法
JP2001345415A (ja) * 2000-06-01 2001-12-14 Nitto Denko Corp リードフレーム積層物および半導体部品の製造方法
JP2005294443A (ja) * 2004-03-31 2005-10-20 Sony Corp 半導体装置及びその製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5474958A (en) 1993-05-04 1995-12-12 Motorola, Inc. Method for making semiconductor device having no die supporting surface
JP3007833B2 (ja) * 1995-12-12 2000-02-07 富士通株式会社 半導体装置及びその製造方法及びリードフレーム及びその製造方法
JP3255646B2 (ja) * 1997-02-10 2002-02-12 松下電器産業株式会社 樹脂封止型半導体装置の製造方法
JP3574025B2 (ja) 2000-01-31 2004-10-06 三洋電機株式会社 回路装置およびその製造方法
US6861288B2 (en) * 2003-01-23 2005-03-01 St Assembly Test Services, Ltd. Stacked semiconductor packages and method for the fabrication thereof
JP4619807B2 (ja) 2004-01-30 2011-01-26 パナソニック株式会社 部品内蔵モジュールおよび部品内蔵モジュールを備えた電子機器
CN100413070C (zh) 2004-01-30 2008-08-20 松下电器产业株式会社 部件内置模块、配备部件内置模块的电子设备以及部件内置模块的制造方法
US7521297B2 (en) * 2006-03-17 2009-04-21 Stats Chippac Ltd. Multichip package system

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05114693A (ja) * 1991-10-23 1993-05-07 Toshiba Corp 半導体装置
JP2001077268A (ja) * 1999-06-28 2001-03-23 Matsushita Electronics Industry Corp 樹脂封止型半導体装置およびその製造方法
JP2001345415A (ja) * 2000-06-01 2001-12-14 Nitto Denko Corp リードフレーム積層物および半導体部品の製造方法
JP2005294443A (ja) * 2004-03-31 2005-10-20 Sony Corp 半導体装置及びその製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013532383A (ja) * 2010-06-25 2013-08-15 ローベルト ボッシュ ゲゼルシャフト ミット ベシュレンクテル ハフツング 自動車用の密閉型のコントロールモジュール
US9637073B2 (en) 2010-06-25 2017-05-02 Robert Bosch Gmbh Encapsulated control module for a motor vehicle
CN107818955A (zh) * 2016-09-14 2018-03-20 富士电机株式会社 半导体模块及半导体模块的制造方法
JP2021025785A (ja) * 2019-07-31 2021-02-22 旭化成エレクトロニクス株式会社 電流センサおよび電流センサの製造方法

Also Published As

Publication number Publication date
CN101278383A (zh) 2008-10-01
JPWO2007052476A1 (ja) 2009-04-30
JP4766050B2 (ja) 2011-09-07
US7910406B2 (en) 2011-03-22
US20090267214A1 (en) 2009-10-29
CN101278383B (zh) 2011-04-13

Similar Documents

Publication Publication Date Title
JP4766050B2 (ja) 電子回路装置の製造方法
US6548328B1 (en) Circuit device and manufacturing method of circuit device
US6562660B1 (en) Method of manufacturing the circuit device and circuit device
US8344492B2 (en) Semiconductor device and method of manufacturing the same, and electronic apparatus
US7091606B2 (en) Circuit device and manufacturing method of circuit device and semiconductor module
JP5215244B2 (ja) 半導体装置
JP2001015679A (ja) 半導体装置及びその製造方法
TWI236759B (en) Semiconductor device, and laminated semiconductor device
JP2002026233A (ja) 半導体装置およびその製造方法
US11862600B2 (en) Method of forming a chip package and chip package
JP2000243887A (ja) 半導体装置とその製造方法
JP2005294443A (ja) 半導体装置及びその製造方法
KR20020070107A (ko) 표면에 장착 가능한 칩형 반도체 장치 및 그 제조 방법
JP3660663B2 (ja) チップパッケージの製造方法
JP2001332580A (ja) 半導体装置及びその製造方法
JP2002076182A (ja) 回路装置の製造方法
JP3634709B2 (ja) 半導体モジュール
JP3668090B2 (ja) 実装基板およびそれを用いた回路モジュール
CN109768023B (zh) 具有表面安装结构的扁平无引线封装体
TW201036113A (en) Substrateless chip package and fabricating method
JP3297959B2 (ja) 半導体装置
JP2004200665A6 (ja) 半導体装置およびその製造方法
JP2004200665A (ja) 半導体装置およびその製造方法
KR102481099B1 (ko) 복합 반도체 패키지 제조방법
KR100788340B1 (ko) 반도체 패키지

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 200680036437.4

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 2007542333

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 12066534

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 06812011

Country of ref document: EP

Kind code of ref document: A1