[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

WO2006007803A1 - Gekühlte integrierte schaltung - Google Patents

Gekühlte integrierte schaltung Download PDF

Info

Publication number
WO2006007803A1
WO2006007803A1 PCT/DE2004/001577 DE2004001577W WO2006007803A1 WO 2006007803 A1 WO2006007803 A1 WO 2006007803A1 DE 2004001577 W DE2004001577 W DE 2004001577W WO 2006007803 A1 WO2006007803 A1 WO 2006007803A1
Authority
WO
WIPO (PCT)
Prior art keywords
cooling channel
integrated circuit
line
cooling
substrate layers
Prior art date
Application number
PCT/DE2004/001577
Other languages
English (en)
French (fr)
Inventor
Johann Heyen
Arne F. Jacob
Original Assignee
Technische Universität Braunschweig Carolo-Wilhelmina
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Technische Universität Braunschweig Carolo-Wilhelmina filed Critical Technische Universität Braunschweig Carolo-Wilhelmina
Priority to DE112004002975T priority Critical patent/DE112004002975A5/de
Priority to US11/572,216 priority patent/US20080093731A1/en
Priority to EP04762427A priority patent/EP1787326A1/de
Priority to PCT/DE2004/001577 priority patent/WO2006007803A1/de
Priority to CNA200480043627XA priority patent/CN101036226A/zh
Publication of WO2006007803A1 publication Critical patent/WO2006007803A1/de

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
    • H01L23/473—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids by flowing liquids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/024—Dielectric details, e.g. changing the dielectric material around a transmission line
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0272—Adaptations for fluid transport, e.g. channels, holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/1423—Monolithic Microwave Integrated Circuit [MMIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/162—Disposition
    • H01L2924/1627—Disposition stacked type assemblies, e.g. stacked multi-cavities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/06—Thermal details
    • H05K2201/064—Fluid cooling, e.g. by integral pipes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09981—Metallised walls

Definitions

  • the invention relates to an integrated circuit having a plurality of substrate layers, active and / or passive components within the substrate layers, with high-frequency leads routed to the components through the substrate layers, and with cooling channels for heat dissipation.
  • Such a three-dimensionally integrated structure in a multi-layer substrate such as a LTCC low-temperature-sintering multilayer ceramic, simultaneously fulfills the following function:
  • RF radio frequency
  • the object of the invention is therefore to provide an improved integrated circuit.
  • the object is achieved according to the invention with the integrated circuit according to the invention in that the cooling channels are simultaneously formed as a high-frequency line.
  • the interior of the multi-layer substrate is more effectively eliminated. uses and creates clearance for other functional blocks or components within and / or on the surface of the multi-layer substrate.
  • electrically conductive layer elements Adjacent to the cooling channels or on the walls of the cooling channels preferably electrically conductive layer elements are provided to form a high-frequency line.
  • the layer elements can be arranged, for example, to form a microstrip line, a coplanar line or a waveguide.
  • the walls of the cooling channel therefore do not need to be completely metallised. Rather, extending in the longitudinal direction of the cooling channels extending conductor elements which adjoin the walls of the cooling channels. Only in the special case of a waveguide, the walls of the cooling channel are completely metallized.
  • a coaxial line can be formed by at least one further electrical conductor, which extends in the longitudinal direction in the interior of a cooling channel designed as a hollow conductor.
  • a triplate line can be formed with an electrical conductor extending in the longitudinal direction in the interior of the cooling channel will be realized.
  • the high-frequency line with a plurality of vias arranged next to each other to form by the substrate layers adjacent to the cooling channels is realized by the substrate layers adjacent to the cooling channels extending via fences.
  • FIG. 1 shows a sectional view of an integrated circuit in the form of a multi-chip module with a combined high-frequency and coolant line;
  • FIG. 2 shows a cross-sectional view through a substrate with different embodiments of high-frequency lines realized with cooling channels
  • Figure 3 Perspective view of an embodiment of ade ⁇ channel with adjacent via fences to form a Hoch ⁇ frequency conductor.
  • FIG. 1 shows an integrated circuit 1 in the form of a multi-chip module with a plurality of substrate layers 2a, 2b, 2c, 2d stacked one above the other.
  • Active and passive components 3a, 3b, 3c, 3d are mounted on an upper substrate layer 2a or integrated in substrate layers 2c, 2d.
  • Bumbs 4a, 4b, 4c may be provided for external contacting.
  • vias 5a, 5b can be seen, which extend through the substrates 2b, 2c, 2d and are connected to line structures for forming an integrated passive functional block 3e, such as, for example, a capacitance or an inductance.
  • a cooling channel 6 is installed, whose upper and lower walls have electrically conductive layer elements 7 in the form of metallization of the walls.
  • Parallel to the lateral walls ofdeka ⁇ nals 6 are electrically conductive layer elements 7 in the form of via fences 7b, which are formed of a plurality of juxtaposed and extending through the substrate 2b Vias.
  • a cooling inlet line 8a and a cooling outlet line 8b extend through the substrate 2b, which communicate with the cooling channel 6, respectively.
  • the lateral coolant supply creates sufficient space for active and passive components 3 as well as interfaces to other carrier substrates on the upper and lower sides of the integrated circuit 1.
  • the available free space within the integrated circuit 1 can be used for passive integration.
  • FIG. 2 shows a cross-sectional view through an integrated circuit 1 with a multiplicity of cooling channels 6a to 6i.
  • a strip conductor 9 extending in the longitudinal direction of the cooling channel 6a is provided above the cooling channel 6a. Opposite is located on the underside of the cooling channel 6a, a metal surface 7 as an electrically conductive layer element.
  • the cooling channel is realized as a microstrip conductor.
  • a cooling channel 6b above the cooling channel 6b, there are three strips Ie iter 9 at a distance from one another, which strips likewise extend in the longitudinal direction of the cooling channel 6b.
  • the underside of the cooling channel 6b is closed with a metal surface as an electrically conductive layer element 7.
  • the cooling channel is realized as a coplanar line with rear ground metallization.
  • stripline 9 is only above the cooling channel 6c. Compared to the second embodiment of the cooling channel 6b, no metal surface is provided on the underside of the cooling channel 6c. This realizes a coplanar line.
  • a fourth embodiment of the cooling channel 6d is designed as a waveguide in that all four walls of the cooling channel 6d are metallised.
  • Thedeka ⁇ nal 6 d is thus completely completed by electrically conductive layer elements 7.
  • a fifth embodiment of a cooling channel 6e is formed in a corresponding manner as a waveguide.
  • another conductor extends on a substrate web 1 1, which is only required for the mechanical stabilization of the electrical inner conductor 10. This realizes a coaxial line in the cooling channel 6e.
  • a sixth embodiment shows a cooling channel 6f with an electrical inner conductor 10, which is also supported above and below substrate webs 11.
  • the cooling channel 6f only the upper and lower walls of the cooling channel 6f have electrically conductive surfaces as layer elements 7.
  • the side walls of the cooling channel 6f are approximately neutral for high-frequency waves. This realizes a triplate line.
  • a seventh embodiment shows a cooling passage 6g according to the fifth embodiment.
  • the electrical inner conductor 10 is in this case carried only by a substrate web 1 1 and not by a substrate plane.
  • An eighth embodiment shows a cooling channel 6h, in which the electrical inner conductor 10 is supported by a substrate plate which extends between the side walls of the cooling channel 6h. Thus, the space above and below the substrate plate 11 remains free for the conduction ofmé ⁇ media.
  • a ninth embodiment shows a cooling channel 6i, the upper side of which is closed off by a metal layer as an electrically conductive layer element 7.
  • the underside of the cooling channel 6i are, as in the second embodiment, associated with side by side and in the longitudinal direction of the cooling channel 6i extending electrical conductor 10 associated with which are buried in the substrate 2.
  • a metal surface is arranged below the conductor 10 as a second electrically conductive layer element 7.
  • cooling channels 6 with combined high-frequency lines can easily be designed by skilled persons with known means, depending on the requirements, in particular with regard to the limiting frequencies.
  • Millimeter-wave-capable technologies for frequencies up to 1 10 GHz are known from the prior art.
  • the cooling channels 6 are filled or flowed through with a suitable medium.
  • the cooling channel / high-frequency line structures can also be used for lower frequencies without the cross-sectional dimensions becoming too large.
  • the available coolants used in multichip modules are suitable for use in combined cooling channel / high-frequency line structures due to their low to moderate dielectric losses (loss tangent ⁇ between 0.001 and 0.08) and a dielectric constant between 1.75 and 7 suitable.
  • FIG. 3 shows such an embodiment of a cooling channel 6j embedded between an upper and a lower substrate 2e, 2f in analogy to the fourth embodiment with cooling channel 6d.
  • an aperture-coupled coplanar line 12 is provided, which sits on top of the cooling channel 6j.
  • a plurality of vias 13 are arranged side by side next to the cooling channel 6j, each forming a via fence. Furthermore, corresponding vias 13 are provided on the front side of the cooling channel 6j for terminating the high-frequency line formed by the via fences.
  • a cooling channel supply line 8a is performed between two vias 13 or an opening in the ground planes.
  • the influence of the coolant supply line 8a and coolant discharge line 8b on the high-frequency properties remains low.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

Eine integrierte Schaltung (1) mit mehreren Substratlagen (2), aktiven und/oder passiven Bauelementen (3) innerhalb der Substratlagen (2), mit zu Bauelementen (3) durch Substratlagen (2) geführten Hochfrequenzleitun­gen, und mit Kühlkanälen (6) zur Wärmeableitung hat als Hochfrequenzlei­tung ausgebildete Kühlkanäle (6).

Description

GEKÜHLTE INTEGRIERTE SCHALTUNG
Die Erfindung betrifft eine integrierte Schaltung mit mehreren Substratla¬ gen, aktiven und/oder passiven Bauelementen innerhalb der Substratlagen, mit zu den Bauelementen durch die Substratlagen geführten Hochfrequenz¬ leitungen, und mit Kühlkanälen zur Wärmeableitung.
Solche dreidimensional in ein Mehrlagensubstrat, wie zum Beispiel eine niedrigtemperatursinternden Mehrlagenkeramik LTCC, integrierte Struktur erfüllt gleichzeitig folgende Funktion:
a) Übertragung von hochfrequenten Signalen (HF) innerhalb des Sub¬ strates zwischen passiven und aktiven Bauelementen, wie zum Beispiel monolithisch integriertem Millimeterwellen-Schaltkreise MMIC, die auf der Substratoberfläche montiert sind; und
b) Kühlung der aktiven Bauelemente.
Es ist beispielsweise aus der US 2002/0185726 A1 bekannt, aktive Bau¬ elemente auf in Mehrlagensubstraten auf Wärmesenken, wie zum Beispiel Metallplatten zu montieren.
Falls sich die Wärmesenke nicht in unmittelbarer Nähe des aktiven Bauele- mentes befindet, ist weiterhin aus W. Kinzy Jones, Yanging Lin und Ming- cong Gao: „Micro Heat Pipes in Low Temperature Cofire Ceramic (LTCC) Substrates", in: IEEE Transactions on Components and Packaging Techno- logies, Vol. 26, No. 1 , März 2003, Seiten 1 10 bis 1 15 bekannt, die Wärme über thermische Vias abzuführen, die sich von dem Bauelement zur Wär- mesenke durch das Mehrlagensubstrat erstrecken. Diese Vias nehmen Platz ein, der nicht mehr zur Integration anderer passiver Strukturen, wie zum Beispiel Hochfrequenz- oder Stromversorgungszuleitungen, Filter oder Kopp¬ ler etc. zur Verfügung steht.
Weiterhin ist aus Marlin R. Vogel: „Liquid Cooling Performance for a 3-D Multichip Module and Miniature Heat Sink", in: IEEE Transactions on
Components, Packaging and Manufacturing Technology", Part A, Vol. 18, No. 1 , März 1995, Seiten 68 bis 73 bekannt, Kühlkanäle in dreidimensionale Mehrlagensubstrate einzubauen, um alternativ zu dem mit metallischen Wärmesenken Luft, Wasser oder spezielle Kühlflüssigkeiten bzw. Kühlgase durch die Kanäle im Mehrlagensubstrat an den aktiven Bauelementen entlang zu führen. Hierdurch wird das Bauelement gekühlt und die Wärme abgeleitet. Auch hier können ebenfalls thermische Vias zur Verbindung eingesetzt werden, falls aus technologischen oder funktionellen Gründen der Kühlkanal selbst weiter von dem Bauelement entfernt sein muss.
Die herkömmlichen Maßnahmen zur Wärmeableitung sind platzaufwendig. Innerhalb vom Mehrlagensubstraten steht dieser Platz nicht mehr für andere passive Funktionsblöcke zur Verfügung. Zudem lassen Metallplatten an der Oberseite oder Unterseite des Substrates nur eingeschränkt eine weitere Bestückung der Oberflächen mit aktiven oder passiven Komponenten zu.
Aufgabe der Erfindung ist es daher, eine verbesserte integrierte Schaltung zu schaffen.
Die Aufgabe wird mit der gattungsgemäßen integrierten Schaltung erfin¬ dungsgemäß dadurch gelöst, dass die Kühlkanäle gleichzeitig als Hochfre¬ quenzleitung ausgebildet sind.
Durch den kombinierten Aufbau von Hochfrequenzleitungsführung und Kühlkanal wird der Innenraum des Mehrlagensubstrates effektiver ausge- nutzt und Freiraum für andere Funktionsblöcke oder Komponenten innerhalb und/oder auf der Oberfläche des Mehrlagensubstrates geschaffen.
Angrenzend an die Kühlkanäle oder an den Wänden der Kühlkanäle sind vorzugsweise elektrisch leitende Schichtelemente vorgesehen, um eine Hochfrequenzleitung auszubilden. Die Schichtelemente können dabei bei¬ spielsweise zur Ausbildung einer Mikrostreifenleitung, einer Koplanarleitung oder eines Hohlleiters angeordnet sein. Die Wände des Kühlkanals müssen daher nicht vollständig metallisiert werden. Vielmehr genügen sich in Längs- richtung der Kühlkanäle erstreckende Leiterelemente, die an die Wände der Kühlkanäle angrenzen. Lediglich im Spezialfall eines Hohlleiters sind die Wände des Kühlkanals vollständig metallisiert.
Durch mindestens einen weiteren elektrischen Leiter, der sich in Längsrich- tung im Innenraum eines als Hohlleiter ausgebildeten Kühlkanals erstreckt, kann zudem eine Koaxialleitung ausgebildet werden.
Für den Fall, dass zwei parallel zu sich gegenüberliegenden Wänden des Kühlkanals angeordnete Schichtelemente vorgesehen sind, und die anderen senkrecht dazu stehenden Wände des Kühlkanals keine Schichtelemente oder Metallisierung haben, kann mit einem sich in Längsrichtung im Innen¬ raum des Kühlkanals erstreckenden elektrischen Leiter eine Triplateleitung realisiert werden.
Weitere Ausführungsformen für die Hochfrequenzleitungen sind denkbar und können entsprechend der Anforderungen an die Grenzfrequenzen leicht realisiert werden.
In einer weiteren Ausführungsform ist vorgesehen, dass die Hochfrequenzleitung mit einer Vielzahl nebeneinander angeordnete Vias zur Bildung von sich durch die Substratlagen angrenzend an die Kühlkanäle sich durch die Substratlagen angrenzend an die Kühlkanäle erstreckende Via-Zäune realisiert wird. Dies hat den Vorteil, dass Funktionselemente, wie zum Beispiel Zuleitungen für Kühlflüssigkeit, zwischen den Vias hindurchge¬ führt werden können.
Die Erfindung wird nachfolgend an Hand der beigefügten Zeichnung bei¬ spielhaft näher erläutert. Es zeigen:
Figur 1 - Schnittansicht einer integrierten Schaltung in Form eines MuI- tichipmoduls mit einer kombinierten Hochfrequenz- und Kühl¬ mittel-Leitung;
Figur 2 - Querschnittsansicht durch ein Substrat mit verschiedenen Aus¬ führungsformen von mit Kühlkanälen realisierten Hochfre- quenzleitungen;
Figur 3 - Perspektivische Darstellung einer Ausführungsform eines Kühl¬ kanals mit angrenzenden Via-Zäunen zur Bildung eines Hoch¬ frequenzleiters.
Die Figur 1 lässt einen integrierten Schaltkreis 1 in Form eines Multichip- moduls mit mehreren übereinander geschichteten Substratlagen 2a, 2b, 2c, 2d erkennen. Aktive und passive Bauelemente 3a, 3b, 3c, 3d sind auf eine obere Substratlage 2a montiert oder in Substratlagen 2c, 2d integriert. Wei- terhin können Bumbs 4a, 4b, 4c zur äußeren Kontaktierung vorgesehen sein. Zudem sind Vias 5a, 5b erkennbar, die sich durch die Substrate 2b, 2c, 2d erstrecken und mit Leitungsstrukturen zur Bildung eines integrierten passiven Funktionsblockes 3e, wie zum Beispiel einer Kapazität oder einer Induktivität verbunden sind.
In die Substratlage 2b ist ein Kühlkanal 6 eingebaut, dessen oberen und unteren Wände elektrische leitende Schichtelemente 7 in Form von Metalli¬ sierungen der Wände haben. Parallel zu den seitlichen Wänden des Kühlka¬ nals 6 sind elektrisch leitende Schichtelemente 7 in Form von Via-Zäunen 7b vorgesehen, die aus einer Vielzahl nebeneinander angeordneter und sich durch das Subtrat 2b erstreckender Vias gebildet sind.
Parallel zu den Substratoberflächen erstreckt sich eine Kühleinlassleitung 8a und eine Kühlauslassleitung 8b durch das Substrat 2b, die jeweils mit dem Kühlkanal 6 kommunizieren. Durch die seitliche Kühlmittelspeisung wird ausreichend Platz für aktive und passive Bauelemente 3 sowie Schnittstel¬ len zu anderen Trägersubstraten auf der Ober- und Unterseite der integrier¬ ten Schaltung 1 geschaffen. Der verfügbare Freiraum innerhalb der integ- rierten Schaltung 1 kann zur passiven Integration genutzt werden.
In entsprechender weise können auch kombinierte Kühl- und Hochfrequenz¬ leitungskanäle in vertikaler Form realisiert werden.
Die Figur 2 lässt eine Querschnittsansicht durch eine integrierte Schaltung 1 mit einer Vielzahl von Kühlkanälen 6a bis 6i erkennen.
Bei einem ersten Kühlkanal 6a ist oberhalb des Kühlkanals 6a ein sich in Längsrichtung des Kühlkanals 6a erstreckender Streifenleiter 9 vorgesehen. Gegenüberliegend befindet sich an der Unterseite des Kühlkanals 6a eine Metallfläche 7 als elektrisch leitendes Schichtelement. Damit wird der Kühlkanal als Mikro- streifenleiter realisiert.
In einer zweiten Ausführungsform eines Kühlkanals 6b befinden sich ober¬ halb des Kühlkanals 6b im Abstand voneinander drei Streifen Ie iter 9, die sich ebenfalls in Längsrichtung des Kühlkanals 6b erstrecken. Wiederum ist die Unterseite des Kühlkanals 6b mit einem Metallfläche als elektrisch lei¬ tende Schichtelement 7 abgeschlossen. Damit wird der Kühlkanal als Koplanarleitung mit rückseitiger Massemetallisierung realisiert. In einer dritten Ausführungsform des Kühlkanals 6c befinden sich nur ober¬ halb des Kühlkanals 6c Streifenleiter 9. Im Vergleich zur zweiten Ausfüh¬ rungsform des Kühlkanals 6b ist keine Metallfläche an der Unterseite des Kühlkanals 6c vorgesehen. Damit wird eine Koplanarleitung realisiert.
Eine vierte Ausführungsform des Kühlkanals 6d ist als Hohlleiter ausgebil¬ det, indem alle vier Wände des Kühlkanals 6d metallisiert sind. Der Kühlka¬ nal 6d ist damit durch elektrisch leitende Schichtelemente 7 vollständig ab- geschlossen.
Eine fünfte Ausführungsform eines Kühlkanals 6e ist in entsprechender Weise als Hohlleiter ausgebildet. In Längsrichtung im Innenraum des Kühl¬ kanals 6e erstreckt sich ein weiterer Leiter auf einem Substratsteg 1 1 , der lediglich zur mechanischen Stabilisierung des elektrischen Innen-Leiters 10 erforderlich ist. Damit wird eine Koaxialleitung in dem Kühlkanal 6e reali¬ siert.
Eine sechste Ausführungsform zeigt einen Kühlkanal 6f mit einem elektri- sehen Innen-Leiter 10, der ebenfalls oberhalb und unterhalb von Substrat¬ stegen 1 1 getragen wird. In dieser Ausführungsform haben lediglich die oberen und unteren Wände des Kühlkanals 6f elektrisch leitende Flächen als Schichtelemente 7. Die Seitenwände des Kühlkanals 6f sind hingegen für hochfrequente Wellen annähernd neutral. Damit wird eine Triplateleitung realisiert.
Eine siebte Ausführungsform zeigt einen Kühlkanal 6g entsprechend der fünften Ausführungsform. Der elektrische Innen-Leiter 10 wird hierbei ledig¬ lich von einem Substratsteg 1 1 und nicht von einer Substratebene getra- gen. Eine achte Ausführungsform zeigt einen Kühlkanal 6h, bei dem der elektri¬ sche Innen-Leiter 10 von einer Substratplatte getragen wird, die sich zwi¬ schen den Seitenwänden des Kühlkanals 6h erstreckt. Damit bleibt der Raum oberhalb und unterhalb der Substratplatte 11 zur Leitung von Kühl¬ medien frei.
Eine neunte Ausführungsform zeigt einen Kühlkanal 6i, dessen Oberseite durch eine Metallschicht als elektrisch leitendes Schichtelement 7 abge- schlössen ist. Der Unterseite des Kühlkanals 6i sind, wie in der zweiten Ausführungsform, nebeneinander angeordnete und sich in Längsrichtung des Kühlkanals 6i erstreckende elektrische Leiter 10 zugeordnet, die in das Substrat 2 eingegraben sind. Spiegelbildlich zu dem Schichtelement 7 an der Oberseite des Kühlkanals 6i ist unterhalb der Leiter 10 eine Metallfläche als zweites elektrisch leitendes Schichtelement 7 angeordnet.
Weitere Ausgestaltungen und Kombinationen von Schichtelementen 7 sind denkbar. Die Ausführungsform der Kühlkanäle 6 mit kombinierten Hochfre¬ quenzleitungen können je nach Anforderungen insbesondere an die Grenz- frequenzen vom Fachmann mit bekannten Mitteln leicht entworfen werden.
Beschränkungen zu hohen Frequenzen bestehen nur bezüglich der Material¬ eigenschaften, Herstellungstoleranzen und Entwurfsregeln der verwendeten Substrattechnologie. Millimeterwellen-taugliche Technologien für Frequen- zen bis hin zu 1 10 GHz sind aus dem Stand der Technik bekannt.
Die Kühlkanäle 6 werden mit einem geeigneten Medium gefüllt oder durch¬ strömt. Bei den dargestellten Hochfrequenzleitungen gibt es mit Ausnahme der vierten Ausführungsform mit Kühlkanal 6d keine untere Grenzfrequenz. Bei Hohlleiteranordnungen nach der vierten Ausführungsform ist eine WeI- lenausbreitung oberhalb einer gewissen Grenzfrequenz möglich. Diese Grenzfrequenz ist durch die Dielektrizitätskonstante des Füllmaterials und die Querschnittsabmessungen der kombinierten Kühlkanal- /Hochfrequenzleitungs-Struktur bestimmt. Bei kleineren Querschnittsabmes- sungen verschieben sich die nutzbaren Frequenzbereiche, in denen Einmo- digkeit herrscht, nach oben. So können insbesondere für hohe Frequenzen äußerst kompakte Strukturen realisiert werden. Durch die Verwendung von Füllmaterial mit erhöhter Dielektrizitätskonstante können die Kühlkanal- /Hochfrequenzleitungs-Strukturen auch für tiefere Frequenzen genutzt wer- den, ohne dass die Querschnittsabmessungen zu groß werden. Die verfüg¬ baren und in Multichipmodulen eingesetzten Kühlmittel sind für die Anwen¬ dung in kombinierten Kühlkanal-/Hochfrequenzleitungs-Strukturen aufgrund ihrer geringen bis moderaten dielektrischen Verluste (Verlustwinkel-Tangens δ zwischen 0,001 und 0,08) und einer Dielektrizitätskonstanten zwischen 1 ,75 und 7 geeignet.
Die Figur 3 lässt solch eine Ausführungsform eines zwischen einem oberen und einem unteren Substrat 2e, 2f eingebetteten Kühlkanals 6j analog zu der vierten Ausführungsform mit Kühlkanal 6d erkennen. Für die Hochfre- quenz-Ankopplung ist eine Apertur-gekoppelte Koplanarleitung 12 vorgese¬ hen, die auf die Oberseite des Kühlkanals 6j aufsetzt.
Zwischen den Substraten 2e und 2f sind seitlich neben dem Kühlkanal 6j eine Vielzahl von Vias 13 nebeneinander angeordnet, die jeweils einen Via- Zaun bilden. Weiterhin sind an der Frontseite des Kühlkanals 6j entspre¬ chende Vias 13 zum Abschluss der durch die Via-Zäune gebildeten Hoch¬ frequenzleitung vorgesehen. Die Vias 13 bilden zusammen mit Masseflä¬ chen in oder an den Substraten 2e, 2f mindestens im Bereich zwischen den Vias 13 einen Hohlleiter. Eine Kühlkanal-Zuleitung 8a wird zwischen zwei Vias 13 oder eine Öffnung in den Masseflächen durchgeführt. Solange die Abmessung der Kühlmittel- Zuleitung 8a und einer entsprechenden Kühlmittel-Ableitung 8b klein ge¬ genüber der Wellenlänge des zu führenden Hochfrequenzsignals ist, bleibt der Einfluss der Kühlmittel-Zuleitung 8a und Kühlmittel-Ableitung 8b auf die Hochfrequenzeigenschaften gering.

Claims

Patentansprüche
1. Integrierte Schaltung (1 ) mit mehreren Substratlagen (2), aktiven und/oder passiven Bauelementen (3) innerhalb der Substratlagen (2), mit zu den Bauelementen (3) durch die Substratlagen (2) geführten Hochfre¬ quenzleitungen, und mit Kühlkanälen (6) zur Wärmeableitung, dadurch gekennzeichnet, dass Kühlkanäle (6) gleichzeitig als Hochfrequenzleitung ausgebildet sind.
2. Integrierte Schaltung (1 ) nach Anspruch 1 , dadurch gekennzeichnet, dass angrenzend an die Kühlkanäle (6) oder an den Wänden der Kühlka¬ näle (6) elektrisch leitende Schichtelement (7) zur Ausbildung einer Hochfrequenzleitung vorgesehen sind.
3. Integrierte Schaltung (1 ) nach Anspruch 2, dadurch gekennzeichnet, dass die Schichtelemente (7) zur Ausbildung einer Mikrostreifenleitung, einer Koplanarleitung oder eines Hohlleiters angeordnet sind.
4. Integrierte Schaltung (1 ) nach Anspruch 2, gekennzeichnet durch min- destens einen weiteren elektrischen Leiter (10), der sich in Längsrich¬ tung im Innenraum eines als Hohlleiter ausgebildeten Kühlkanals (6) zur Ausbildung einer Koaxialleitung erstreckt.
5. Integrierte Schaltung (1 ) nach Anspruch 2, gekennzeichnet durch zwei parallel zu sich gegenüberliegenden Wänden des Kühlkanals (6) ange¬ ordnete Schichtelemente (7) und einen sich in Längsrichtung im Innen¬ raum des Kühlkanals (6) erstreckenden elektrischen Leiter (10) zur Aus¬ bildung einer Triplateleitung, wobei den anderen Wänden des Kühlkanals (6) keine Schichtelemente (7) zugeordnet sind.
6. Integrierte Schaltung (1 ) nach einem der vorhergehenden Ansprüche, gekennzeichnet durch sich durch die Substratlagen (2) angrenzend an die Kühlkanäle (6) erstreckende Via-Zäune mit einer Vielzahl nebenein¬ ander angeordneter Vias (13) zur Bildung einer Hochfrequenzleitung.
JG/ms-pe
PCT/DE2004/001577 2004-07-20 2004-07-20 Gekühlte integrierte schaltung WO2006007803A1 (de)

Priority Applications (5)

Application Number Priority Date Filing Date Title
DE112004002975T DE112004002975A5 (de) 2004-07-20 2004-07-20 Gekühlte integrierte Schaltung
US11/572,216 US20080093731A1 (en) 2004-07-20 2004-07-20 Cooled Integrated Circuit
EP04762427A EP1787326A1 (de) 2004-07-20 2004-07-20 Gekühlte integrierte schaltung
PCT/DE2004/001577 WO2006007803A1 (de) 2004-07-20 2004-07-20 Gekühlte integrierte schaltung
CNA200480043627XA CN101036226A (zh) 2004-07-20 2004-07-20 被冷却的集成电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/DE2004/001577 WO2006007803A1 (de) 2004-07-20 2004-07-20 Gekühlte integrierte schaltung

Publications (1)

Publication Number Publication Date
WO2006007803A1 true WO2006007803A1 (de) 2006-01-26

Family

ID=34958299

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/DE2004/001577 WO2006007803A1 (de) 2004-07-20 2004-07-20 Gekühlte integrierte schaltung

Country Status (5)

Country Link
US (1) US20080093731A1 (de)
EP (1) EP1787326A1 (de)
CN (1) CN101036226A (de)
DE (1) DE112004002975A5 (de)
WO (1) WO2006007803A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016071324A1 (en) * 2014-11-03 2016-05-12 At & S Austria Technologie & Systemtechnik Aktiengesellschaft Hermetically sealed heat pipe structure synthesized with support structure and method for producing it

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101594739A (zh) * 2008-05-27 2009-12-02 华为技术有限公司 器件埋入式电路板散热装置及加工方法
WO2011006101A2 (en) * 2009-07-10 2011-01-13 Coolsilicon Llc Devices and methods providing for intra-die cooling structure reservoirs
FR2987495B1 (fr) * 2012-02-23 2014-02-14 Thales Sa Canaux de circulation d'un fluide dans une carte imprimee a structure multicouche
FR2987545B1 (fr) * 2012-02-23 2015-02-06 Thales Sa Circuit imprime de structure multicouche comprenant des lignes de transmission a faibles pertes dielectriques et son procede

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0402052A2 (de) * 1989-06-05 1990-12-12 Gec-Marconi Limited Stütze für Signalträger
EP0801433A1 (de) * 1996-04-12 1997-10-15 Harris Corporation Steifenleiter mit Luft als Dielektrikum
US5724012A (en) * 1994-02-03 1998-03-03 Hollandse Signaalapparaten B.V. Transmission-line network
US5737458A (en) * 1993-03-29 1998-04-07 Martin Marietta Corporation Optical light pipe and microwave waveguide interconnects in multichip modules formed using adaptive lithography
US20020011349A1 (en) * 2000-05-15 2002-01-31 Hans Kragl Circuit board and method of manufacturing a circuit board
JP2004128179A (ja) * 2002-10-02 2004-04-22 Hitachi Cable Ltd 配線板及び電子装置、ならびに配線板の製造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020185726A1 (en) * 2001-06-06 2002-12-12 North Mark T. Heat pipe thermal management of high potential electronic chip packages

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0402052A2 (de) * 1989-06-05 1990-12-12 Gec-Marconi Limited Stütze für Signalträger
US5737458A (en) * 1993-03-29 1998-04-07 Martin Marietta Corporation Optical light pipe and microwave waveguide interconnects in multichip modules formed using adaptive lithography
US5724012A (en) * 1994-02-03 1998-03-03 Hollandse Signaalapparaten B.V. Transmission-line network
EP0801433A1 (de) * 1996-04-12 1997-10-15 Harris Corporation Steifenleiter mit Luft als Dielektrikum
US20020011349A1 (en) * 2000-05-15 2002-01-31 Hans Kragl Circuit board and method of manufacturing a circuit board
JP2004128179A (ja) * 2002-10-02 2004-04-22 Hitachi Cable Ltd 配線板及び電子装置、ならびに配線板の製造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
PATENT ABSTRACTS OF JAPAN vol. 2003, no. 12 5 December 2003 (2003-12-05) *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016071324A1 (en) * 2014-11-03 2016-05-12 At & S Austria Technologie & Systemtechnik Aktiengesellschaft Hermetically sealed heat pipe structure synthesized with support structure and method for producing it

Also Published As

Publication number Publication date
CN101036226A (zh) 2007-09-12
US20080093731A1 (en) 2008-04-24
EP1787326A1 (de) 2007-05-23
DE112004002975A5 (de) 2007-07-12

Similar Documents

Publication Publication Date Title
DE69223871T2 (de) Konstantimpedanzübergang zwischen Übertragungsstrukturen verschiedener Grössen
DE69514130T2 (de) Verbindung zwischen Schichten mit Leiterstreifen oder Mikrostreifen mittels eines Hohlraum gestützten Schlitzes
DE602004001041T2 (de) Aktive elektronisch gescannte antenne (aesa) mit niedrigem profil für ka-band-radarsysteme
DE69622066T2 (de) Senkrecht verbindende Anordnung aus einer Leitung mit drei Drähten für Mehrebenensubstrate
EP2308274B1 (de) Leiterplatine mit elektronischem bauelement
DE69715715T2 (de) Streifenleiter mit Luft als Dielektrikum
DE10350346B4 (de) Hochfrequenzleitungs-Wellenleiter-Konverter und Hochfrequenzpaket
DE69430829T2 (de) Mehrchipmodul und Herstellungsverfahren dafür
DE60318106T2 (de) Phasengesteuerte Gruppenantenne für im Weltraum stationiertes Radar
DE602004008653T2 (de) Flexible konforme antenne
DE102019105487A1 (de) Mikrowellenantennenvorrichtung und Mikrowellenantennenbaugruppe
DE10336171B3 (de) Multichip-Schaltungsmodul und Verfahren zur Herstellung hierzu
DE4027072C2 (de) Halbleiteranordnung
DE102011077206B4 (de) Leiterplatte und Steuergerät für ein Getriebe eines Fahrzeugs mit der Leiterplatte
DE10133660A1 (de) Hochintegriertes mehrschichtiges Schaltkreismodul mit keramischen Substraten mit eingebetteten passiven Komponenten
DE3887649T2 (de) Schaltbarer Übergang zwischen einer Mikrostreifen- und einer Streifenleitung.
DE69734846T2 (de) Frequenzweiche für Zweiband-Mobilfunkendgeräte
DE102006023123A1 (de) Halbleitermodul mit Komponenten für Höchstfrequenztechnik in Kunststoffgehäuse und Verfahren zur Herstellung desselben
DE102014115313B4 (de) Leiterplatte, Millimeterwellensystem und Verfahren zum Betreiben eines Millimeterwellensystems
DE69932899T2 (de) Übertragungsleitung und Übertragungsleitungsresonator
DE102016113946A1 (de) PCB-basiertes Halbleitergehäuse mit integrierter elektrischer Funktionalität
DE112009001891T5 (de) Hochfrequenzsubstrat und Hochfrequenzmodul
DE112019006351T5 (de) Mehrschichtfilter, umfassend eine durchkontaktierung mit geringer induktivität
WO1995011580A1 (de) Anordnung bestehend aus einer leiterplatte
DE112021006420T5 (de) Dual-polarisiertes magnetoelektrisches Antennenarray

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NA NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): GM KE LS MW MZ NA SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IT LU MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 2004762427

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 11572216

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 200480043627.X

Country of ref document: CN

WWE Wipo information: entry into national phase

Ref document number: 1120040029759

Country of ref document: DE

WWP Wipo information: published in national office

Ref document number: 2004762427

Country of ref document: EP

REF Corresponds to

Ref document number: 112004002975

Country of ref document: DE

Date of ref document: 20070712

Kind code of ref document: P

WWP Wipo information: published in national office

Ref document number: 11572216

Country of ref document: US