[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

WO2000045415A1 - Dispositif a faisceau d'electrons - Google Patents

Dispositif a faisceau d'electrons Download PDF

Info

Publication number
WO2000045415A1
WO2000045415A1 PCT/JP2000/000409 JP0000409W WO0045415A1 WO 2000045415 A1 WO2000045415 A1 WO 2000045415A1 JP 0000409 W JP0000409 W JP 0000409W WO 0045415 A1 WO0045415 A1 WO 0045415A1
Authority
WO
WIPO (PCT)
Prior art keywords
spacer
electron
electrode
electron beam
electron source
Prior art date
Application number
PCT/JP2000/000409
Other languages
English (en)
French (fr)
Inventor
Yoichi Ando
Original Assignee
Canon Kabushiki Kaisha
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Kabushiki Kaisha filed Critical Canon Kabushiki Kaisha
Priority to KR10-2001-7009581A priority Critical patent/KR100435018B1/ko
Priority to JP2000596584A priority patent/JP3548533B2/ja
Priority to EP00901927A priority patent/EP1152452B1/en
Priority to DE60045761T priority patent/DE60045761D1/de
Publication of WO2000045415A1 publication Critical patent/WO2000045415A1/ja
Priority to US09/722,702 priority patent/US6534911B1/en
Priority to US10/173,603 priority patent/US6946786B2/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/02—Details
    • H01J37/04—Arrangements of electrodes and associated parts for generating or controlling the discharge, e.g. electron-optical arrangement or ion-optical arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J29/00—Details of cathode-ray tubes or of electron-beam tubes of the types covered by group H01J31/00
    • H01J29/02—Electrodes; Screens; Mounting, supporting, spacing or insulating thereof
    • H01J29/028—Mounting or supporting arrangements for flat panel cathode ray tubes, e.g. spacers particularly relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J29/00—Details of cathode-ray tubes or of electron-beam tubes of the types covered by group H01J31/00
    • H01J29/86—Vessels; Containers; Vacuum locks
    • H01J29/864—Spacers between faceplate and backplate of flat panel cathode ray tubes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J31/00—Cathode ray tubes; Electron beam tubes
    • H01J31/08—Cathode ray tubes; Electron beam tubes having a screen on or from which an image or pattern is formed, picked up, converted, or stored
    • H01J31/10—Image or pattern display tubes, i.e. having electrical input and optical output; Flying-spot tubes for scanning purposes
    • H01J31/12—Image or pattern display tubes, i.e. having electrical input and optical output; Flying-spot tubes for scanning purposes with luminescent screen
    • H01J31/123—Flat display tubes
    • H01J31/125—Flat display tubes provided with control means permitting the electron beam to reach selected parts of the screen, e.g. digital selection
    • H01J31/127—Flat display tubes provided with control means permitting the electron beam to reach selected parts of the screen, e.g. digital selection using large area or array sources, i.e. essentially a source for each pixel group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2329/00—Electron emission display panels, e.g. field emission display panels
    • H01J2329/86—Vessels
    • H01J2329/8625—Spacing members
    • H01J2329/863—Spacing members characterised by the form or structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2329/00—Electron emission display panels, e.g. field emission display panels
    • H01J2329/86—Vessels
    • H01J2329/8625—Spacing members
    • H01J2329/864—Spacing members characterised by the material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2329/00—Electron emission display panels, e.g. field emission display panels
    • H01J2329/86—Vessels
    • H01J2329/8625—Spacing members
    • H01J2329/8645—Spacing members with coatings on the lateral surfaces thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2329/00—Electron emission display panels, e.g. field emission display panels
    • H01J2329/86—Vessels
    • H01J2329/8625—Spacing members
    • H01J2329/865—Connection of the spacing members to the substrates or electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2329/00—Electron emission display panels, e.g. field emission display panels
    • H01J2329/86—Vessels
    • H01J2329/8625—Spacing members
    • H01J2329/865—Connection of the spacing members to the substrates or electrodes
    • H01J2329/8655—Conductive or resistive layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2329/00—Electron emission display panels, e.g. field emission display panels
    • H01J2329/86—Vessels
    • H01J2329/8625—Spacing members
    • H01J2329/865—Connection of the spacing members to the substrates or electrodes
    • H01J2329/866—Adhesives

Definitions

  • the present invention relates to an electron beam apparatus and an image forming apparatus such as a display apparatus to which the electron beam apparatus is applied.
  • a hot cathode device two types of electron-emitting devices, a hot cathode device and a cold cathode device.
  • a cold cathode device there are known, for example, a surface conduction type emission device, a field emission type device (hereinafter referred to as FE type), and a metal Z insulating layer Z metal type emission device (hereinafter referred to as MIM type). I have.
  • the surface conduction electron-emitting device utilizes a phenomenon in which electron emission occurs when a current flows in a small-area thin film formed on a substrate in parallel with the film surface.
  • As the surface conduction electron-emitting device in addition to the use of a S N_ ⁇ 2 thin film by the Ellingson, etc., by an Au thin film [G. Dittmer: “Thin Solid Films “, 9,317 (1972)] and, I n 2 ⁇ 3 ZS n ⁇ 2 Thin film [M. Hartwell and CG Fonstad: "IEEE Trans. ED Conf.”, 519 (1975)], Carbon thin film [Hisashi Araki et al .: Vacuum, Vol. 26, No. 1 No. 2, 2 (1 983)].
  • FIG. 29 shows a plan view of the device by M. Hartwell et al. Described above.
  • reference numeral 3001 denotes a substrate
  • reference numeral 3004 denotes a conductive thin film made of metal oxide formed by sputtering.
  • the conductive thin film 304 is formed in an H-shaped planar shape as shown in the figure.
  • an electron emission portion 30005 is formed.
  • the interval L in the figure is set at 0.5 to 1 [mm], and W is set at 0.1 [mm].
  • the electron emission portion 3005 is shown in a rectangular shape at the center of the conductive thin film 3004, but this is a schematic one. The position and shape of the electron-emitting portion at this time are not faithfully represented.
  • the conductive thin film 304 is subjected to an energization process called energization forming before the electron emission, so that the electron emission portion 300 It was common to form 5. That is, the energization forming is to apply a constant DC voltage to both ends of the conductive thin film 3004 or a DC voltage that is boosted at a very gentle rate of, for example, about 1 VZ. Then, the conductive thin film 304 is locally broken, deformed, or altered to form an electron emitting portion 3005 in an electrically high resistance state. In addition, a crack is generated in a part of the conductive thin film 304 that is locally broken, deformed, or altered. When an appropriate voltage is applied to the conductive thin film 304 after the energization forming, electron emission is performed near the crack.
  • FE type examples include WP Dyke & W. W. Dolan, “Field Emission”, Advance in Electron Physics, 8, 89 (1956), or CA Spindt, “Physical Properties of Thin-Film Field Emission Cathodes with Mo 1 ydenum Cones ", J. Appl. Phys., 47, 5248 (1976).
  • FIG. 30 shows a cross-sectional view of the element by A.
  • 310 is a substrate
  • 310 is an emitter wiring made of a conductive material
  • 310 is an emitter cone
  • 30 is an insulating layer
  • 310 is a gate electrode.
  • this device by applying an appropriate voltage between the emitter cone 301 and the gate electrode 304, a field emission is caused from the tip of the emitter cone 302.
  • FIG. 31 A typical example is shown in Fig. 31.
  • This figure is a cross-sectional view, in which 30 0 20 is a substrate, 30 21 is a lower electrode made of metal, and 30 22 is a thickness 1
  • a thin insulating layer having a thickness of about 100 ⁇ and an upper electrode made of a metal having a thickness of about 80 to 300 ⁇ , and an upper electrode having a thickness of about 80 to 300 ⁇ .
  • the above-mentioned cold cathode device does not require a heater for heating because it can obtain electron emission at a lower temperature than the hot cathode device. Therefore, the structure is simpler than that of the hot cathode device, and a fine device can be produced. In addition, even if a large number of devices are arranged on a substrate at a high density, problems such as thermal melting of the substrate hardly occur. Also, unlike the hot cathode device, which operates by heating very quickly, the response speed is slow. Unlike the cold cathode device, the response speed is fast.
  • the surface conduction electron-emitting device has the advantage of being able to form a large number of devices over a large area because it has a particularly simple structure and is easy to manufacture among cold cathode devices. Therefore, as disclosed in, for example, Japanese Patent Application Laid-Open No. S64-31332 by the present applicant, a method for arranging and driving a large number of elements has been studied.
  • image forming devices such as image display devices and image recording devices, and charged beam sources have been studied.
  • an image display device using a combination of a surface conduction electron-emitting device and a phosphor that emits light when irradiated with an electron beam has been studied.
  • An image display device using a combination of a surface conduction electron-emitting device and a phosphor is expected to have better characteristics than other conventional image display devices. For example, it can be said that it is superior in that it does not require a backlight because it is a self-luminous type and that it has a wide viewing angle, as compared with liquid crystal display devices that have become popular in recent years.
  • a method of driving a large number of FE types is disclosed in, for example, US Pat. No. 4,904,895 of the present applicant.
  • an image display device for example, a flat panel display device reported by R. Meyer et al. Is known [R. Meyer: Recent Development on Micro-Tips Display at LETI], Tech. Digest of 4th Int. Vacuum Microelectronics Conf., Nagahama, pp. 6-9 (1991)].
  • An example in which a number of MIM types are arranged and applied to an image display device is disclosed in, for example, Japanese Patent Application Laid-Open No. 3-55738 by the present applicant.
  • a flat-panel display device having a small depth has attracted attention as a replacement for a cathode-ray tube display device because of its space saving and light weight.
  • FIG. 32 is a perspective view showing an example of a display panel portion forming a flat-panel image display device, in which a part of the panel is cut away to show the internal structure.
  • 311 5 is the rear plate
  • 311 is the side wall
  • 311 is the ferrite plate
  • 311 is the rear plate
  • 311 is the side wall
  • 311 is the fuse plate. This forms an envelope (airtight container) for maintaining the inside of the display panel in a vacuum.
  • a substrate 3111 is fixed to the rear plate 3115, and NXM cold cathode elements 3112 are formed on the substrate 3111.
  • N and M are positive integers of 2 or more and are appropriately set according to the target number of display pixels.
  • the NX M cold cathode elements 311 and 12 are shown in FIG.
  • wiring is performed by M row-direction wirings 3 1 13 and N column-direction wirings 3 1 14.
  • the part composed of the substrate 311, the cold cathode element 3112, the row-direction wiring 3113 and the column-direction wiring 3114 is called a multi-electron beam source.
  • an insulating layer (not shown) is formed at least at a portion where the row wiring 311 and the column wiring 3114 intersect, so that electrical insulation is maintained. .
  • a fluorescent film 3118 made of a phosphor is formed on the lower surface of the face plate 3117, and phosphors of three primary colors of red (R), green (G), and blue (B) ( (Not shown) are painted.
  • a black body (not shown) is provided between the respective color phosphors forming the fluorescent film 3118, and the surface of the fluorescent film 3118 on the rear plate 3115 side has A A metal back 3 1 19 made of 1 etc. is formed.
  • Dxl to Dxm, Dyl to Dyn, and Hv are electric connection terminals having an airtight structure provided for electrically connecting the display panel to an electric circuit (not shown).
  • Dxl to Dxm are electrically connected to the multi-electron beam source in the row direction 3 1 1 3
  • Dyl to Dyn are electrically connected to the multi-electron beam source in the column direction 3 1 14
  • Hv is electrically connected to the metal back 3 1 1 9.
  • the interior of the hermetic container is maintained in a vacuum of about 10 to the sixth power of Torr, and as the display area of the image display device increases, the rear plate due to the pressure difference between the inside and the outside of the hermetic container. Means are required to prevent deformation or destruction of 311 and faceplate 311.
  • the method of increasing the thickness of the rear plate 3 11 5 and the face plate 3 1 16 not only increases the weight of the image display device, but also causes image distortion and parallax when viewed from an oblique direction. .
  • a structural support (called a spacer or a rib) 3120 made of a relatively thin glass plate and supporting the atmospheric pressure is provided.
  • the distance between the substrate 311 on which the multi-beam electron source is formed and the face plate 311 on which the fluorescent film 3118 is formed is usually kept at a sub-millimeter to several millimeters.
  • the inside of the airtight container is maintained at a high vacuum.
  • each cold cathode device 3 1 Electrons are emitted from 12.
  • a high voltage of several hundred [V] or several [kV] is applied to the metal back 311 through the external terminal Hv to accelerate the emitted electrons, and the inner surface of the faceplate 311 Collision.
  • the phosphors of each color forming the fluorescent film 3118 are excited and emit light, and an image is displayed.
  • the display panel of the image display device described above has the following problems.
  • a high voltage of several hundred V or more (that is, a high electric field of 1 kV Zmm or more) is applied between the multibeam electron source and the face plate 311 ) Is applied, there is a concern about creeping discharge on the surface of the spacer 3120.
  • some of the electrons emitted from the vicinity of the spacer 3120 hit the spacer 3120, or ions ionized by the action of the emitted electrons adhere to the spacer. If the spacer is charged, a discharge may be induced.
  • a conductive film is placed on the surface where the spacer 3120 contacts the substrate 311 or the fluorescent film 3118, and in the vicinity of the surface . This ensures electrical connection between the high-resistance film, the substrate 311 and the fluorescent film 3118.
  • the present invention overcomes the drawbacks of the conventional spacer and provides an image display device capable of preventing a discharge at the time of displaying an image and obtaining a good display image. Disclosure of the invention
  • One of the inventions of the electron beam apparatus according to the present application is configured as follows.
  • An electron source having an electron emitting element; an electron beam irradiation member provided to face the electron source; and a conductive member disposed between the electron source and the electron beam irradiation member.
  • An electrode is provided along an end on the electron source side of the spacer, and the electrode is located inside a region formed by a surface facing the electron source at the end of the spacer.
  • An electron beam apparatus wherein the electron beam apparatus is provided in an electronic device.
  • the electrodes along the ends of the spacers equalize the potential unevenness of the spacers, and the area where the electrodes are located is smaller than the area formed by the contact surface of the spacer with the electron source side. By setting it inside, discharge from the electrode can be suppressed.
  • the electrode along the spacer end is provided along the longitudinal direction when the spacer has a longitudinal direction substantially perpendicular to the normal direction of the substrate surface of the electron source. Is preferred.
  • the spacer may be electrically connected to an electrode provided on the electron beam irradiation member.
  • the spacer is preferably located on an electrode provided on the electron beam irradiation member.
  • the electrode provided on the electron beam irradiation member is, for example, an electrode to which a potential for controlling emitted electrons is applied, and more specifically, for example, a potential for accelerating the emitted electrons. Electrodes.
  • One of the inventions of the electron beam apparatus according to the present application is configured as follows.
  • An electron source having an electron-emitting device, a control electrode provided to face the electron source and provided with a potential for controlling electrons emitted from the electron source, and a control electrode between the electron source and the control electrode.
  • An electron beam device comprising a conductive spacer disposed therein.
  • An electrode is provided along an end on the electron source side of the spacer, and the electrode is located inside a region formed by a surface facing the electron source at the end of the spacer.
  • An electron beam device which is provided.
  • the spacer may be electrically connected to an electrode provided in the electron source.
  • the spacer is located on an electrode provided on the electron source.
  • the electrode provided in the electron source may be a force that can adopt various configurations, for example, a wiring provided in the electron source.
  • a wiring for applying a potential for driving the electron-emitting device of the electron source can be used.
  • the electrode along the end of the spacer may be an electrode provided on the spacer.
  • the electrode along the end of the spacer is a low-resistance film coated on the spacer.
  • a bonding material for fixing the spacer to the electron source side, which is located along the end of the spacer, is a region formed by a surface facing the electron source at the end of the spacer. It is good to be provided inside the bridge.
  • the low resistance film and Z or the bonding material which are the electrodes provided on the spacer, be provided on the electron source. It is only necessary to be electrically connected to the electrodes provided in the first.
  • the electrode along the end of the spacer on the electron source side has been described above, but the electrode along the end of the spacer on the side of the electron beam-irradiated member or on the control electrode side such as the accelerating electrode has been described. It is the same as above.
  • the conductivity of the spacer is preferably generated by a conductive film included in the spacer.
  • the spacer has a conductive film, and the conductive film is preferably electrically connected to an electrode along an end of the spacer.
  • the spacer has a conductive film, and the conductive film is brought into contact with an electrode along an end of the spacer so that the conductive film and the end of the spacer are in contact with each other. It can electrically connect with the electrodes along.
  • the conductive film is laminated with an electrode along an end of the spacer.
  • the conductive film may be provided on a base material constituting the spacer.
  • a material having a high insulating property from the viewpoint of preventing the conductivity of the spacer from becoming too high.
  • a film having a sheet resistance of 10 5 ⁇ / square or more and 10 14 ⁇ / sq or less is preferable in order to suppress charging or suppress the influence on the trajectory of electrons due to charging.
  • an electrode along the end of the spacer having higher conductivity than the conductive film can be particularly preferably applied to a case where the electron source includes a plurality of the electron-emitting devices.
  • the plurality of electron-emitting devices are wired in a matrix by a plurality of row-direction wirings and a plurality of column-direction wirings extending in a direction intersecting the row-direction wirings.
  • the electron-emitting device a cold cathode device is preferable.
  • the above invention can be suitably applied when the electron-emitting device is a surface-conduction emission device.
  • the present invention provides an image forming apparatus according to the present invention, in which the electron beam device described above is provided with an evening gate for irradiating electrons emitted from the electron emitting element, and the evening beam is irradiated with the electrons. And an image forming apparatus for forming an image.
  • the target is preferably a phosphor.
  • FIG. 1 is a sectional view of a display panel according to a first embodiment of the present invention.
  • FIG. 2 shows a positional relationship of the spacer according to the first embodiment of the present invention as viewed from the substrate side.
  • FIG. 3 is a sectional view of a display panel according to a second embodiment of the present invention.
  • FIG. 4 is a diagram showing a positional relationship of a spacer according to a second embodiment of the present invention as viewed from the substrate side.
  • FIG. 5 is an example of a sectional view of a display panel according to a third embodiment of the present invention.
  • FIG. 6 is another example of a sectional view of a display panel according to the third embodiment of the present invention.
  • FIG. 7 is a sectional view of a display panel according to a fourth embodiment of the present invention.
  • FIG. 8 is a side view of a display panel according to a fifth embodiment of the present invention.
  • FIG. 9 is a diagram showing a positional relationship of a spacer according to a fifth embodiment of the present invention as viewed from the substrate side.
  • FIG. 10 is a side view of a display panel according to a fifth embodiment of the present invention.
  • FIG. 11 is a side view of a display panel according to a fifth embodiment of the present invention.
  • FIG. 12 is a side view of a display panel according to a fifth embodiment of the present invention.
  • FIG. 13 is a sectional view of a display panel according to a sixth embodiment of the present invention.
  • FIG. 14 is a perspective view of a stirrer according to a sixth embodiment of the present invention.
  • FIG. 15 is a perspective view of a display panel of an image display device according to an embodiment of the present invention, with a portion cut away.
  • FIG. 16 is a plan view of a substrate of a multi-electron beam source according to an embodiment of the present invention.
  • FIG. 17 is a partial cross-sectional view of the substrate of the multi-electron beam source according to the embodiment of the present invention.
  • FIG. 18 (a) is a plan view of a planar surface conduction electron-emitting device according to an embodiment of the present invention.
  • FIG. 18 (b) is a cross-sectional view of a planar surface conduction electron-emitting device according to an embodiment of the present invention.
  • FIGS. 19 (a) to (e) are cross-sectional views showing the steps of manufacturing the planar type surface conduction electron-emitting device shown in FIGS. 18 (a) and (b) according to the embodiment of the present invention. .
  • FIG. 20 is a diagram showing an applied voltage waveform in the energization forming process of FIG. 19 (c).
  • FIG. 21 (a) is a diagram showing an applied voltage waveform in the energization activation process of FIG. 19 (d).
  • FIG. 21 (b) is a diagram showing a change in the emission current Ie during the activation process shown in FIG. 19 (d).
  • FIG. 22 is a sectional view of a vertical surface conduction electron-emitting device according to an embodiment of the present invention.
  • FIGS. 23 (a) to 23 (f) are cross-sectional views showing steps of manufacturing the vertical surface conduction electron-emitting device shown in FIG. 22 according to the embodiment of the present invention.
  • FIG. 24 is a graph showing typical characteristics of the surface conduction electron-emitting device according to the embodiment of the present invention.
  • FIG. 25 is a block diagram showing a schematic configuration of a drive circuit of the image display device according to the embodiment of the present invention.
  • FIG. 26 is a block diagram of a multi-function image display device using the image display device according to the embodiment of the present invention.
  • FIGS. 27 (a) and 27 (b) are plan views illustrating the phosphor arrangement of the face plate of the display panel.
  • FIG. 28 is another plan view illustrating the phosphor arrangement of the face plate of the display panel.
  • FIG. 29 is an example of a conventional surface conduction electron-emitting device.
  • FIG. 30 is an example of a conventional FE-type device.
  • FIG. 31 shows an example of a conventional MIM type device.
  • FIG. 32 is a perspective view in which a part of a display panel of a conventional image display device is cut away.
  • FIG. 15 is a perspective view of a display panel used in this example, in which a part of the panel is cut away to show the internal structure.
  • reference numeral 101 denotes a rear plate
  • reference numeral 110 denotes a side wall
  • reference numeral 107 denotes a feather plate
  • the inside of the display panel is maintained at a vacuum by the use of a display plate 101 to 107.
  • An airtight container is formed.
  • frit glass is applied to the joints, and the joints are placed in the air or in a nitrogen atmosphere. Sealing was achieved by baking at 400 to 500 degrees Celsius for 10 minutes or more. The method of evacuating the inside of the hermetic container to a vacuum will be described later.
  • a spacer 1020 is provided.
  • a substrate 101 is fixed to the rear plate 105, and NXM cold cathode elements 112 are formed on the substrate.
  • the NXM cold cathode elements are arranged in a simple matrix with M row wirings 10 13 and N column wirings 10 14. ing.
  • the portion constituted by 101 1 to 114 is referred to as a multi-electron beam source.
  • the material, shape, and manufacturing method of the cold cathode device are not limited as long as the multi-electron beam source used for the image display device of the present invention is an electron source in which the cold cathode device is a simple matrix wiring. Therefore, for example, a cold cathode device such as a surface conduction type emission device, an FE type, or a MIM type can be used.
  • FIG. 16 is a plan view of the multi-electron beam source used for the display panel of FIG.
  • surface-conduction emission devices similar to those shown in FIG. 18 to be described later are arranged, and these devices are arranged by row-direction wiring 1013 and column-direction wiring 1014. They are wired in a simple matrix. Row direction wiring 1 0 1 3 and column direction wiring At the intersection of 1104, an insulating layer (not shown) is formed between the electrodes to maintain electrical insulation.
  • FIG. 17 shows a section taken along the line BB ′ of FIG.
  • the multi-electron source having such a structure includes a row-direction wiring 101, a column-direction wiring 110, an inter-electrode insulating layer (not shown), and a device electrode of a surface conduction electron-emitting device.
  • a row-direction wiring 101 a column-direction wiring 110
  • an inter-electrode insulating layer not shown
  • a device electrode of a surface conduction electron-emitting device After the conductive thin film is formed, power is supplied to each element via the row wirings 10 13 and the column wirings 10 14 to carry out the energization forming process (described later) and the energization activation process (described later). It was manufactured by
  • the substrate 101 of the multi-electron beam source is fixed to the rear plate 101 of the airtight container, but the substrate 101 of the multi-electron beam source has a sufficient strength.
  • the substrate 111 of the multi-electron beam source itself may be used as the rear plate of the airtight container.
  • a fluorescent film 11018 is formed on the lower surface of the ferrite plate 11017. Since this embodiment is a color display device, phosphors of three primary colors of red, green, and blue used in the field of CRT are separately applied to a portion of the phosphor film 11018. The phosphors of each color are separately applied in stripes, for example, as shown in FIG. 27 (a), and black conductors 110 are provided between the stripes of the phosphors.
  • the purpose of providing the black conductor 10010 is to prevent the display color from being shifted even if the electron beam irradiation position is slightly shifted, and to prevent the reflection of external light to prevent display contrast. This is to prevent the phosphor film from dropping and to prevent the phosphor film from being charged up by the electron beam.
  • graphite is used as the main component for the black conductor 11010, any other material may be used as long as it is suitable for the above purpose.
  • the method of applying the three primary color phosphors is not limited to the stripe-shaped arrangement shown in FIG. 27 (a), but may be, for example, a Dell-shaped arrangement as shown in FIG. 27 (b). Or other sequences (eg, Fig. 28).
  • a monochromatic phosphor material may be used for the phosphor film 108, and a black conductive material may not be necessarily used.
  • a mail bag 11019 known in the field of CRT is provided on the rear plate side surface of the fluorescent film 11018.
  • the purpose of providing the metal back 101 A part of the light emitted by the film 11018 is specularly reflected to improve the light utilization rate, the phosphor film 108 is protected from negative ion collision, and an electron beam acceleration voltage is applied
  • the phosphor film 110 may act as an electrode, or the phosphor film 110 18 acts as a conductive path for excited electrons.
  • the metal back 110 19 was formed by forming the fluorescent film 110 18 on the face plate substrate 107, smoothing the fluorescent film surface, and then vacuum-depositing A 1 thereon. . Note that when a phosphor material for low voltage is used for the fluorescent film 11018, the metal back 11019 is not used.
  • I ⁇ A transparent electrode made of ⁇ may be provided.
  • FIG. 1 is a schematic cross-sectional view taken along the line AA ′ of FIG. 15, and the numbers of the respective parts correspond to those of FIG.
  • the spacer 102 has a high-resistance film 11 formed on the surface of the insulating member 1 for the purpose of preventing static electricity, and the inside of the face plate 107 (metal back 110 19) and the like. It consists of a member in which a low-resistance film 21 is formed on the contact surface of a spacer facing the surface of the substrate 101 (the row-wise wiring 10 13 or the column-wise wiring 10 14). As many as necessary to achieve the above object and at the necessary intervals, they are fixed to the inside of the ferrite plate and the surface of the substrate 101 by the bonding material 1041.
  • the high-resistance film 11 is formed on at least the surface of the insulating member 1 that is exposed to a vacuum in the hermetic container, and the low-resistance film 110 Through the film 21 and the bonding material 1041, the inside of the faceplate 101 (metal backing 109, etc.) and the surface of the substrate 101 (row direction wiring 103 or column) It is electrically connected to the directional wiring 10 14).
  • the shape of the spacer 102 is a thin plate, is arranged in parallel with the row wiring 110 13, and is electrically connected to the row wiring 110 13. ing.
  • the spacers 10 0 20 include the wiring 1 0 1 3 on the substrate 1 0 1 1 and the wiring 1 0 1 3 on the column 1 and the metal back 1 0 1 9 on the inner surface of the face plate 1 0 1 7. It is necessary to have an insulating property enough to withstand a high voltage applied between them and to have a conductivity enough to prevent the surface of the spacer 120 from being charged.
  • Examples of the insulating member 1 of the spacer 102 include impurities such as quartz glass and Na. / JP00 / 00409
  • the insulating member 1 has a coefficient of thermal expansion close to that of the member forming the airtight container and the substrate 101.
  • the high-resistance film 11 that composes the spacer 10 20 has an anti-static voltage V a applied to the high potential side plate 1 0 1 7 (metal back 1 0 1 9 etc.).
  • the sheet resistance is preferably 10 14 ⁇ / cm or less, and more preferably 10 12 ⁇ / cm or less. In order to obtain a sufficient antistatic effect, the value is more preferably 10 11 ⁇ or less.
  • the lower limit of the sheet resistance depends on the spacer shape and the voltage applied between the spacers, but is preferably 10 5 ⁇ or more. Further, it is better to be 10 7 ⁇ / mouth or more.
  • the high-resistance film 11 varies depending on the surface energy of the material, the adhesion to the substrate, and the substrate temperature, but in general, thin films of 10 nm or less are formed in islands, with unstable resistance and poor reproducibility. .
  • the film thickness t is 1 / m or more, the risk of film peeling increases due to an increase in film stress, and the productivity is poor because the film formation time is prolonged. Therefore, it is desirable that the thickness t of the high resistance film 11 formed on the insulating material is in the range of 10 nm to 1 nm. More preferably, the m film thickness is desirably 50 to 500 nm.
  • the sheet resistance is pZt, and the specific resistance p of the high-resistance film is preferably from 0.1 [ ⁇ cm] to 10 to the eighth power [ ⁇ cm] from the preferable range of the RZ port and t described above. Further, in order to realize a more preferable range of the sheet resistance and the film thickness, P is preferably set to 10 2 to 10 6 ⁇ cm.
  • the temperature of the spacer rises when a current flows through the high-resistance film 11 formed on its surface, or when the entire display generates heat during operation. If the temperature coefficient of resistance of the high-resistance film 11 is a large negative value, the resistance value decreases when the temperature rises, the current flowing through the spacer increases, and the temperature further rises. And the current continues to increase until the power supply limit is exceeded.
  • the value of the temperature coefficient of resistance at which such current runaway occurs is empirically negative and the absolute value is 1% or more. That is, it is desirable that the temperature coefficient of resistance of the high-resistance film 11 be greater than 11%. T / JP00 / 00409
  • a metal oxide can be used as a material of the high resistance film 11 having antistatic properties.
  • chromium, nickel and copper oxides are the preferred materials. The reason is that these oxides have a relatively low secondary electron emission efficiency, and are difficult to be charged even when the electrons emitted from the cold cathode device 102 hit the spacer 102. it is conceivable that.
  • carbon is a preferable material having a low secondary electron emission efficiency. In particular, since amorphous carbon has high resistance, it is easy to control the spacer resistance to a desired value.
  • High resistance film with antistatic properties 11 As another material, nitride of aluminum and transition metal alloy can control resistance value over a wide range from good conductor to insulator by adjusting the composition of transition metal Therefore, it is a preferable material. Further, it is a stable material with little change in resistance value in a manufacturing process of a display device described later. In addition, its temperature coefficient of resistance is greater than 11%, making it a practically usable material. Transition metal elements include Ti, Cr, and Ta. -The alloy nitride film is formed on the insulating member by thin film forming means such as sputtering, reactive sputtering in a nitrogen gas atmosphere, electron beam evaporation, ion plating, and ion assisted vapor deposition.
  • a metal oxide film can also be formed by a similar thin film formation method.
  • oxygen gas is used instead of nitrogen gas.
  • a metal oxide film can be formed by a CVD method or an alkoxide coating method.
  • Carbon films are produced by vapor deposition, sputtering, CVD, or plasma CVD. Especially when producing amorphous carbon, make sure that the atmosphere during the film formation contains hydrogen, Use hydrocarbon gas for
  • the low-resistance film 21 which is an electrode constituting the spacer 1020 is made up of a high-resistance film 11 1, a high potential side plate 10 7 (metal back 10 9, etc.) and a low resistance film. It is provided for electrical connection to the substrate 110 1 on the potential side (wirings 10 13, 10 14, etc.).
  • the name “intermediate electrode layer (intermediate layer)” is also used. Used.
  • the intermediate electrode layer (intermediate layer) can have a plurality of functions listed below.
  • the electrons emitted from the cold cathode device 1 0 1 2 An electron orbit is formed according to the potential distribution formed during 101. In order to prevent the electron orbit from being disturbed in the vicinity of the spacer 1020, it is necessary to control the potential distribution of the high-resistance film 11 over the entire region.
  • the high-resistance film 11 is directly or through the contact material 1041 with the faceplate 1 0 17 (metal back 1 0 1 9 etc.) and substrate 1 0 1 1 (wiring 1 0 1 3 and 1 0 14 etc.) If the connection is made by the connection, uneven connection may occur due to the contact resistance at the connection interface, and the potential distribution of the high-resistance film 11 may deviate from a desired value.
  • the spacer 1020 contacts the face plate 1017 and the substrate 101, preferably its full length
  • the potential of the entire high-resistance film 11 can be controlled.
  • unevenness in potential can be suppressed. Note that the low resistance film does not need to be in direct contact with the electrode to which the spur comes into contact.
  • a high-resistance film is provided on the low-resistance film so that the low-resistance film and the electrode on the surface to be brought into contact with the spacer are electrically connected to each other through the high-resistance film. May be.
  • the high resistance film 11 is electrically connected to the face plate 10 17 and the substrate 101.
  • the high-resistance film 11 is provided for the purpose of preventing electrification on the surface of the spacer 1020. If it is connected directly or via the contact material 1041 to the substrate 1101 (e.g., 1/19) and the substrate 101 (wiring 1103, 10014, etc.), a large contact resistance occurs at the connection interface. There is a possibility that the charge generated on the spacer surface cannot be removed promptly. In order to avoid this, a low-resistance intermediate layer is applied to the contact surface 3 (eliminated part) of the spacer 1020 that comes into contact with the face plate 10 17, the substrate 101 1, and the contact material 104 1. Provided.
  • the low-resistance film 21 may be made of a material having a sufficiently low resistance value as compared with the high-resistance film 11, and Ni, Cr, Au, Mo, W, Pt.
  • a metal or alloy such as Cu, Pd or the like; and a printed conductor composed of a metal or metal oxide such as Pel, Ag, Au, Ru (),.
  • I n, 0 3 - is appropriately selected from a semiconductor material such as a transparent conductor and polysilicon S n0 2, etc. and the like.
  • the bonding material 1 0 4 1 should be electrically connected to the spacer 1 0 2 0, the row direction wiring 1 0 1 3 and the metal back 1 0 1 9 which are electrodes on the surface to be contacted by the spacer. Need to have electrical conductivity. That is, frit glass to which a conductive adhesive material and metal particles or a conductive filler are added is preferable.
  • FIG. 2 shows the positional relationship between the spacer 100 of this embodiment, the low-resistance film 21, and the bonding material 1041, from the substrate 101 surface (in the direction of the arrow in FIG. 1). More) is what you see.
  • the low-resistance film 21 and the bonding material 104 are formed in a region defined by a surface facing the electron source substrate side or the ferrite plate side at the end of the spacer. In the following, it is also provided in a region inside the contact surface of the spacer 102), that is, the low-resistance film 21 and the bonding material 100 4 1 No space is provided in the space S1 between the end of the contact surface area 0 and the contact surface of the spacer, and the area where the low-resistance film 21 and the bonding material 104 are provided is not provided. The structure is completely included in the contact surface area of the spacer 102.
  • the surface facing the electron source substrate or the face plate at the edge of the spacer constitutes the edge of the spacer.
  • the end surface is preferably a surface parallel to the surface (here, the electron source substrate surface and the Z or face plate surface) that the spacer comes into contact with.
  • a point that is in contact with the electron source substrate and Z or the face plate, or a point that is closest to the surface of the spacer, which is the surface mainly facing the atmosphere between the electron source and the face plate Alternatively, if the surface has a non-parallel surface (including a surface having a curvature), the non-parallel surface also forms a surface facing the electron source side or the face plate side at the end of the spacer. .
  • the width d1 of the area where the low-resistance film 21 and the bonding material 104 are not provided is measured from the end of the contact area. It is preferable that the width d is 1% or more of the width d of the contact surface area measured in the width direction. More preferably, it is at least 5%. When the width d1 is too large, the effect of the low-resistance film is reduced. Therefore, d1 is preferably 45% or less, preferably 40% or less, more preferably 30% or less with respect to d. .
  • the joining material 1041 is not provided in the space S1 between the end of the contact surface area of the spacer 102 and the contact surface of the spacer.
  • this condition it is not always necessary to satisfy. This is because the low-resistance film 21 provided in the spacer is closer to the accelerating electrode than the bonding material 1041, and therefore discharge is more likely to occur. This is because it is unlikely to trigger.
  • the interface between the face plate 110 17 and the spacer 102 (on the anode side) is also the interface between the substrate 110 1 and the spacer 102 (the cathode). Side).
  • the state of the interface (anode side) between the face plate 110 17 and the spacer 102 is related to the discharge breakdown voltage with respect to the interface between the substrate 110 1 and the spacer 102 ( It is known that it is not as sensitive as the negative side, and it is not necessary to take this form, and it can take various forms.
  • the potential distribution near the spacer 10 20 can be improved. It can also control the trajectory of the emitted electrons with the desired properties.
  • Electrons emitted from the cold cathode device 102 form electron orbits in accordance with a potential distribution formed between the substrate 110 and the substrate 101.
  • the electrons emitted from the cold cathode devices near the spacer there may be restrictions (such as changes in wiring and element position) associated with the installation of the spacer. In such a case, in order to form an image without distortion or unevenness, it is necessary to control the trajectory of the emitted electrons and irradiate the desired position on the face plate 107 with the electrons.
  • control of the orbit of the emitted electrons by the intermediate layer is one of the functions of the above-mentioned intermediate layer.
  • Dxl to Dxm, Dyl to Dyn, and Hv are electric connection terminals having an airtight structure provided for electrically connecting the display panel to an airtight circuit (not shown).
  • D xl to D xm are the row-directional wiring of the multi-electron beam source
  • D yl to D yn are the column-directional wiring of the multi-electron beam source
  • H v is the metal back of the faceplate. 0 1 9 electrically connected.
  • a getter film (not shown) is formed at a predetermined position in the airtight container immediately before or after sealing.
  • the film is a film formed, for example, by heating and vapor-depositing a material mainly composed of Ba by a heater or high-frequency heating. Is maintained at a vacuum of 1 X 10 minus 5 or 1 X 10 minus 7 [To rr].
  • each cold cathode device 101 when a voltage is applied to each cold cathode device 101 through the external terminal Dxl or DXDK Dyl or Dyn, electrons are emitted from each cold cathode device 102. Is done. At the same time, a high voltage of several hundreds [V] or several [kV] is applied to the metal back through the outer container terminal Hv to accelerate the emitted electrons and collide with the inner surface of the face plate. Let it. As a result, the phosphors of each color forming the phosphor film 11018 are excited and emit light, and an image is displayed.
  • the voltage applied to the surface conduction electron-emitting device of the present invention is 10 to 12; L 6 [V], a metal back 10 19 and a cold cathode device 10.
  • the distance d from 1 to 2 is from 0.1 [mm] to 8 [mm], and the voltage between the metal back 10 19 and the cold cathode device 101 to 0.1 [kV] to 10 [kV] It is about.
  • the material, shape, and manufacturing method of the cold cathode device are not limited as long as the multi-electron beam source used in the image display device of the present invention is an electron source in which the cold cathode device is a simple matrix wiring. Therefore, for example, a cold cathode device such as a surface conduction type emission device, an FE type, or a MIM type can be used.
  • the surface conduction type emission device is particularly preferable.
  • the FE type requires extremely high-precision manufacturing technology because the relative position and shape of the emitter cone and the gate electrode greatly affect the electron emission characteristics, but this requires an increase in area and manufacturing cost. It is a disadvantageous factor in achieving the reduction.
  • the MIM type It is necessary to make the thickness of the edge layer and the upper electrode thin and uniform, which is also a disadvantageous factor in achieving a large area and a reduction in manufacturing cost.
  • the surface conduction electron-emitting device is relatively simple to manufacture, it is easy to increase the area and reduce the manufacturing cost.
  • the inventors have found that among the surface conduction electron-emitting devices, those in which the electron-emitting portion or the peripheral portion is formed of a fine particle film have particularly excellent electron-emitting characteristics and can be easily manufactured. Therefore, it can be said that it is most suitable for use in a multi-electron beam source of a high-brightness, large-screen image display device. Therefore, in the display panel of the above embodiment, a surface conduction electron-emitting device having the electron-emitting portion or its peripheral portion formed of a fine particle film was used. Therefore, the basic configuration, manufacturing method and characteristics of a suitable surface conduction electron-emitting device will be described first, and then the structure of a multi-electron beam source in which a large number of devices are simply matrix-wired will be described.
  • FIG. 18 shows a plan view (a) and a cross-sectional view (b) for explaining the configuration of a planar surface conduction electron-emitting device.
  • 1101 is a substrate
  • 1102 and 1103 are device electrodes
  • 1104 is a conductive thin film
  • 1105 is an electron-emitting portion formed by an energization forming process
  • 1 Reference numeral 113 denotes a thin film formed by the activation process.
  • the substrate 1 0 1 for example, and each seed glass substrates such as quartz glass and blue plate glass, and various ceramic substrate or the above-described various substrates e.g. S i 0 2 materials, including alumina A substrate on which an insulating layer is stacked, or the like can be used.
  • the device electrodes 1102 and 1103 provided on the substrate 101 so as to face the substrate in parallel with each other are formed of a conductive material.
  • a conductive material For example, N i, C r, A u, M o, W, P t, T i, C u, P el, metal and other A g etc. or alloys of these metals, or I eta:, ⁇ 3 — S ⁇ 2 and other metal oxides, semiconductors such as polysilicon, etc. Good.
  • An electrode can be easily formed by using a combination of film forming technology such as vacuum deposition and patterning technology such as photolithography and etching, but using other methods (eg, printing technology). It can be formed even if it is formed.
  • the shapes of the device electrodes 1102 and 1103 are appropriately designed according to the application purpose of the electron-emitting device.
  • the electrode spacing L is usually designed by selecting an appropriate value from the range of several hundred angstroms to several hundred micrometers, but among them, for application to a display device, it is preferable to use several micrometers. It is in the range of several tens of micrometres.
  • the thickness d of the device electrode an appropriate value is usually selected from the range of several hundred angstroms to several micrometers.
  • a fine particle film is used for the conductive thin film 1104.
  • the fine particle film described here refers to a film (including an island-shaped aggregate) containing many fine particles as constituent elements.
  • a fine particle film is microscopically examined, a structure in which individual fine particles are spaced apart from each other, a structure in which fine particles are adjacent to each other, or a structure in which fine particles overlap with each other is usually observed.
  • the particle size of the fine particles used in the fine particle film is in the range of several Angstroms to several thousand Angstroms, but is preferably in the range of 10 Angstroms to 200 Angstroms. It is.
  • the thickness of the fine particle film is appropriately set in consideration of the following conditions. That is, the conditions necessary for good electrical connection with the device electrode 1102 or 1103, the conditions necessary for good energization forming described later, and the electrical resistance of the fine particle film itself are appropriately described later.
  • Materials that can be used to form the fine particle film include, for example, Pd, Pt, Ru, Ag, Au, Ti, In, Cu, Cr, Fe, Zn, S n, T a, W, or a metal, including such P b, P d O, S n 0,. I n 2 O 3, P B_ ⁇ , Ya oxides including such S b, 0 3 , H f B "Z r B ,, L a ⁇ 6, C e ⁇ 6, borides typified etc. ⁇ 4, G d ⁇ 4, T i C, Z r C, H f C, T a CT / JP00 / 00409
  • Carbides such as C, SiC, WC, etc., nitrides such as TiN.ZrN, HfN, semiconductors such as Si, Ge, etc. Bonn, etc., and are appropriately selected from these.
  • the conductive thin film 110 was formed of a fine particle film, and its sheet resistance was set to fall within the range of 10 3 to 10 7 [ohm]. did.
  • the conductive thin film 1104 and the device electrodes 1102 and 1103 be electrically connected to each other in an excellent manner. ing.
  • the layers are stacked from the bottom in the order of the substrate, the device electrode, and the conductive thin film, but in some cases, the substrate, the conductive thin film, and the device electrode are stacked in the order from the bottom. I can't wait.
  • the electron emitting portion 1105 is a crack-like portion formed in a part of the conductive thin film 1104, and has a higher electrical property than the surrounding conductive thin film. ing.
  • the cracks are formed by performing a later-described energization forming process on the conductive thin film 1104. Fine particles with a particle size of several Angstroms to several hundred Angstroms may be placed in the crack. Since it is difficult to accurately and accurately show the actual position and shape of the electron-emitting portion, they are schematically shown in FIG.
  • the thin film 113 is a thin film made of carbon or a carbon compound, and covers the electron emitting portion 1105 and its vicinity.
  • the thin film 111 is formed by performing an energization activation process described later after the energization forming process.
  • the thin film 111 is a single crystal graphite, a polycrystal graphite, amorphous carbon, or a mixture thereof, and has a thickness of less than 500 [angstrom]. More preferably, it is set to 0 [angstrom] or less. Since it is difficult to accurately show the actual position and shape of the thin film 111, they are schematically shown in FIG.
  • Pd or PdO was used as the main material of the fine particle film, the thickness of the fine particle film was about 100 [angstrom], and the width W was 100 [micrometer].
  • FIGS. 19 (a) to 19 (d) are cross-sectional views for explaining the manufacturing process of the surface conduction electron-emitting device, and the notation of each member is the same as in FIG. 18.
  • device electrodes 1102 and 1103 are formed on a substrate 101.
  • the substrate 101 is sufficiently washed in advance with a detergent, pure water, and an organic solvent, and the material for the device electrode is deposited.
  • a deposition method for example, a vacuum film forming technique such as a vapor deposition method or a sputtering method may be used.
  • the deposited electrode material is subjected to photolithography and etching using a photolithography technique.
  • a pair of device electrodes (1102 and 1103) shown in (a) are formed.
  • a conductive thin film 110 is formed.
  • an organic metal solution is applied to the substrate (a), dried, heated and baked to form a fine particle film, and then patterned into a predetermined shape by photolithography etching.
  • the organometallic solution is a solution of an organometallic compound whose main element is a material of fine particles used for the conductive thin film.
  • Pd was used as a main element.
  • a dipping method was used as a coating method, but other methods such as a spinner method and a spray method may be used. Good.
  • a method for forming a conductive thin film made of a fine particle film a method other than the method of applying an organic metal solution used in the present example, such as a vacuum evaporation method, a sputtering method, or a chemical vapor deposition method, may be used. Method may be used.
  • the energization forming process energizes the conductive thin film 1104 made of a fine particle film, and appropriately destroys, deforms, or alters a part of the film to emit electrons. 0/00409
  • a portion of the conductive thin film made of the fine particle film which has been changed to a structure suitable for emitting electrons that is, the electron emitting portion 1105.
  • an appropriate crack is formed in the thin film. Note that the electrical resistance measured between the device electrodes 1102 and 1103 greatly increases after the electron emission portions 1105 are formed, as compared to before the formation.
  • FIG. 20 shows an example of an appropriate voltage waveform applied from the forming power supply 111.
  • a pulse-like voltage is preferable.
  • a triangular wave pulse having a pulse width T 1 is applied at a pulse interval T 2 as shown in FIG. Applied continuously.
  • the peak value Vpf of the triangular pulse was boosted sequentially.
  • a monitor pulse Pm for monitoring the state of formation of the electron-emitting portion 111 was inserted between triangular-wave pulses at appropriate intervals, and the current flowing at that time was measured with an ammeter 111. .
  • the pulse width T1 is set to 1 [millisecond]
  • the pulse interval T2 is set to 10 [millisecond].
  • the peak value Vpf was boosted by 0.1 [V] per pulse.
  • a monitor pulse Pm was inserted once every five pulses of the triangular wave were applied.
  • the monitor pulse voltage V pm was set to 0.1 [V] so as not to adversely affect the forming process.
  • the electrical resistance between the element electrodes 1102 and 1103 has reached the IX10 6th power [ohm], that is, the current measured by the ammeter 1 1 1 when one monitor pulse is applied.
  • 1 X 10 minus 7 [A] or less was reached, the energization related to the forming process was terminated.
  • the above method is a preferable method for the surface conduction electron-emitting device of the present embodiment.
  • the design of the surface conduction electron-emitting device is changed such as the material and thickness of the fine particle film or the element electrode interval L, However, it is desirable to change the energization conditions as appropriate.
  • the energization activation process is a process of energizing the electron emitting portion 1105 formed by the energization forming process under appropriate conditions and depositing carbon or a carbon compound in the vicinity thereof. . (In the figure, the deposit consisting of carbon or a carbon compound is schematically shown as a member 111.)
  • the discharge at the same applied voltage is compared with that before the activation.
  • the current can be increased, typically by a factor of 100 or more.
  • the source carbon or carbon compound is deposited.
  • the deposit 1 1 1 3 is any one of monocrystalline graphite, polycrystalline graphite, and amorphous carbon, or a mixture thereof, and has a thickness of 500 ⁇ or less, more preferably Is less than 300 [angstrom].
  • FIG. 21 (a) shows an example of an appropriate voltage waveform applied from the activation power supply 111.
  • the energization activation process is performed by applying a rectangular wave of a constant voltage periodically.
  • the voltage V ac of the rectangular wave is 14 [V]
  • the pulse width T 3 is The pulse interval T4 was set to 1 [millisecond] and the pulse interval T4 was set to 10 [millisecond].
  • the above-mentioned energization conditions are preferable conditions for the surface conduction electron-emitting device of the present embodiment, and when the design of the surface conduction electron-emitting device is changed, it is desirable to appropriately change the conditions accordingly. .
  • 1 1 1 4 shown in FIG. 19 is an anode electrode for capturing the emission current I e emitted from the surface conduction electron-emitting device, comprising a DC high voltage power supply 1 1 15 and an ammeter 1 1 1 6 is connected.
  • the phosphor screen of the display panel is used as the anode electrode 114.
  • Power supply for activation While applying the voltage from 2 the emission current I e is measured by the ammeter 1 1 16 to monitor the progress of the energization activation process, and the operation of the activation power supply 1 1 1 2 is controlled.
  • An example of the emission current I e measured by the ammeter 1 1 6 is shown in Fig.
  • the above-described energization conditions are preferable conditions for the surface conduction electron-emitting device of the present embodiment, and when the design of the surface conduction electron-emitting device is changed, it is desirable to appropriately change the conditions accordingly.
  • planar type surface conduction electron-emitting device shown in FIG. 19 (e) was manufactured.
  • FIG. 22 is a schematic cross-sectional view for explaining the basic structure of the vertical type.
  • 101 is a substrate
  • 1202 and 1203 are device electrodes
  • 120 Reference numeral 6 denotes a step forming member
  • reference numeral 124 denotes a conductive thin film using a fine particle film
  • reference numeral 125 denotes an electron-emitting portion formed by an energization forming process
  • reference numeral 122 denotes a formed by an energization activation process.
  • Thin film Thin film.
  • the vertical type is different from the flat type described above in that one of the element electrodes (122) is provided on the step forming member 1206, and the conductive thin film 122 The point is that it covers the side surface of the forming member 122.
  • the element electrode interval L in the planar type shown in FIG. 18 is set as the step height Ls of the step forming member 126 in the vertical type.
  • the materials listed in the description of the flat type are similarly used. It can be used.
  • an electrically insulating material such as SiO 2, for example, is used for the step forming member 122.
  • FIGS. 23 (a) to (f) are cross-sectional views for explaining the manufacturing process, and the notation of each member is the same as FIG.
  • an element electrode 123 is formed on a substrate 101.
  • an insulating layer for forming the step forming member is laminated.
  • the insulating layer for example, S i O., May be laminated by a sputtering method. 00/00409
  • film formation method such as a vacuum evaporation method or a printing method may be used.
  • an element electrode 122 is formed on i of the insulating layer.
  • a part of the insulating layer is removed using, for example, an etching method to expose the element electrode 123.
  • a conductive thin film 124 using a fine particle film is formed.
  • a film forming technique such as a coating method may be used.
  • an energization forming process is performed to form an electron emission portion. (A process similar to the planar energization forming process described with reference to FIG. 19 (c) may be performed.)
  • a current activation process is performed to deposit carbon or a carbon compound near the electron emission portion. (The same process as the planar activation process described with reference to Fig. 19 (d) may be performed.)
  • the vertical surface conduction electron-emitting device shown in FIG. 23 (f) was manufactured.
  • the device configuration and manufacturing method of the planar and vertical surface conduction electron-emitting devices have been described above. Next, the characteristics of the devices used in the display device will be described.
  • Fig. 24 shows typical examples of (emission current Ie) vs. (device applied voltage Vf) and (device current If) vs. (device applied voltage Vf) characteristics of the devices used in the display device. . Note that the emission current Ie is significantly smaller than the device current If, making it difficult to draw the same scale.In addition, these characteristics are changed by changing design parameters such as the size and shape of the device. Therefore, each of the two graphs is shown in an arbitrary unit.
  • the element used for the display device has the following three characteristics with respect to the emission current Ie.
  • the emission current Ie increases sharply.
  • the voltage is lower than the threshold voltage Vth, The emission current Ie is hardly detected.
  • the magnitude of the emission current Ie can be controlled by the voltage Vf.
  • the amount of charge of the electrons emitted from the device depends on the length of time the voltage Vf is applied. Can be controlled.
  • the surface conduction electron-emitting device can be suitably used for a display device.
  • a display device provided with a large number of elements corresponding to the pixels of the display screen
  • the first characteristic it is possible to sequentially scan and display the display screen. That is, a voltage equal to or higher than the threshold voltage Vth is appropriately applied to the element being driven according to the desired light emission luminance, and a voltage lower than the threshold voltage Vth is applied to the element in the non-selected state.
  • the display screen can be sequentially scanned and displayed.
  • the emission luminance can be controlled by using the second characteristic or the third characteristic, gradation display can be performed.
  • FIG. 16 is a plan view of the multi-electron beam source used for the display panel of FIG.
  • surface conduction type emission elements similar to those shown in FIG. 18 are arranged, and these elements are arranged in a simple matrix by row wiring electrodes 1003 and column wiring electrodes 1004. It is wired in a shape.
  • An insulating layer (not shown) is formed between the electrodes at the intersections of the row wiring electrodes 1003 and the column wiring electrodes 1004 to maintain electrical insulation.
  • FIG. 17 shows a section taken along the line BB ′ of FIG.
  • the multi-electron source having such a structure includes a row-direction wiring electrode 101, a column-direction wiring electrode 101, an inter-electrode insulating layer (not shown), and a surface conduction type electrode. After forming the device electrodes and the conductive thin film of the emission device, power is supplied to each device via the row-direction wiring electrodes 10 13 and the column-direction wiring electrodes 10 14 to perform the current forming process and the current activation process. It was manufactured by performing.
  • FIG. 25 is a block diagram showing a schematic configuration of a drive circuit for performing television display based on an NTSC television signal.
  • a display panel 1701 corresponds to the above-described display panel, and is manufactured and operates as described above.
  • a scanning circuit 1702 scans a display line, and a control circuit 1703 generates a signal to be input to the scanning circuit.
  • the shift register 1704 shifts data for each line, and the line memory 1705 inputs the data for one line from the shift register 1704 to the modulation signal generator 1707.
  • the synchronization signal separation circuit 1 706 separates the simultaneous signal from the NTSC signal.
  • the display panel 1701 is connected to an external electric circuit via terminals Dxl to Dxm, terminals Dyl to Dyn, and a high-voltage terminal Hv.
  • the terminals Dxl to Dxm are connected to a multi-electron beam source provided in the display panel 1701, that is, a cold cathode element arranged in a matrix of m rows and n columns in one row (n elements).
  • a scanning signal for sequentially driving each is applied.
  • a modulation signal for controlling the output electron beam of each of the n elements for one row selected by the scanning signal is applied to the terminals Dyl to Dyn.
  • the high-voltage terminal Hv is supplied with a DC voltage of, for example, 5 [kV] from the DC voltage source Va, which is enough to excite the phosphor into the electron beam output from the multi-electron beam source. This is the accelerating voltage for applying high energy.
  • the circuit has m switching elements (symbols S1 to Sm in the figure) inside, and each switching element is connected to the output voltage of DC voltage source Vx or 0 [V (Ground level), and electrically connect to the terminal Dxl or Dxm of the display panel 1701.
  • Each of the switching elements S 1 to Sm operates based on the control signal Tscan output from the control circuit 1 703. For example, it can be easily configured by combining switching elements such as FET.
  • the DC voltage source Vx has a constant voltage such that the driving voltage applied to the unscanned element based on the characteristics of the electron-emitting device illustrated in FIG. 24 is equal to or less than the electron-emitting threshold voltage Vth. Is set to output.
  • control circuit 1703 has a function of matching the operation of each unit so that appropriate display is performed based on an image signal input from the outside.
  • each control unit Based on a synchronizing signal Tsync sent from a synchronizing signal separating circuit 1706, which will be described next, each control unit generates Tscan, Tsft, and Tmry control signals for each unit.
  • the synchronizing signal separation circuit 1706 is a circuit for separating a synchronizing signal component and a luminance signal component from an NTSC television signal input from the outside.
  • the synchronizing signal separated by the synchronizing signal separating circuit 1706 is composed of a vertical synchronizing signal and a horizontal synchronizing signal, as is well known, but is shown here as a Tsync signal for convenience of explanation.
  • the luminance signal component of the image separated from the television signal is referred to as a DATA signal for convenience, and the signal is input to the shift register 1704.
  • the shift register 1704 is for serially / parallel-converting the DATA signal input serially in time series for each line of an image, and is a control sent from the control circuit 1703. Operate based on the signal Tsft. That is, the control signal Tsft can be rephrased as the shift clock of the shift register 1704.
  • the data of one line (corresponding to the drive data of n electron-emitting devices) of one line of the serial-Z-parallel-converted image is output from the shift register 1704 as n signals of Idl or Idn. Is done.
  • the line memory 17005 is a storage device for storing the data for one line of the image for a required time only. According to the control signal Tmry sent from the control circuit 1703, the line memory 17005 is used as appropriate. Stores the contents of I dn. The stored contents are output as I ′ dl or I ′ dn and input to the modulation signal generator 1707.
  • the modulation signal generator 1707 is a signal source for appropriately driving and modulating each of the electron-emitting devices 110 and 15 in accordance with each of the image data I'dl to I'dn. Is applied to the electron-emitting device 110 in the display panel 1701 through the terminals Dyl to Dyn. CT / JP00 / 00409
  • the surface conduction electron-emitting device has the following basic characteristics with respect to the emission current Ie. That is, electron emission has a clear threshold voltage V th (8 [V] in the surface conduction electron-emitting device of the embodiment described later), and electron emission occurs only when a voltage equal to or higher than the threshold V th is applied.
  • V th 8 [V] in the surface conduction electron-emitting device of the embodiment described later
  • the emission current I e also changes according to the change in the voltage as shown in the graph of FIG. Therefore, when a pulse-like voltage is applied to the device, for example, when a voltage lower than the electron emission threshold Vth is applied, electron emission does not occur, but when a voltage higher than the electron emission threshold Vth is applied.
  • An electron beam is output from the surface conduction electron-emitting device. At that time, the intensity of the output electron beam can be controlled by changing the pulse peak value Vm. Also, by changing the pulse width P w, it is possible to control the total charge of the output electron beam.
  • a voltage modulation method As a method of modulating the electron-emitting device in accordance with the input signal, a voltage modulation method, a pulse width modulation method, or the like can be adopted.
  • the modulation signal generator 1707 When implementing the voltage modulation method, the modulation signal generator 1707 generates a voltage pulse of a fixed length and modulates the peak value of the pulse appropriately according to the input data.
  • a circuit of the type can be used.
  • the modulation signal generator 1707 When implementing the pulse width modulation method, the modulation signal generator 1707 generates a voltage pulse having a constant peak value, and modulates the width of the voltage pulse appropriately according to the input data.
  • Such a pulse width modulation type circuit can be used.
  • the shift register 1704 and the line memory 1705 can be either digital signal type or analog signal type. That is, serial Z-parallel conversion and storage of the image signal may be performed at a predetermined speed.
  • the circuit used for the modulation signal generator differs slightly depending on whether the output signal of the line memory 115 is a digital signal or an analog signal. That is, in the case of the voltage modulation method using a digital signal, for example, a DZA conversion circuit is used as the modulation signal generator 1707, and an amplification circuit and the like are added as necessary.
  • modulation signal generator 1 7 0 7 For pulse width modulation, modulation signal generator 1 7 0 7
  • a circuit combining a high-speed oscillator and a counter (counter) for counting the number of waves output from the oscillator and a comparator (comparator) for comparing the output value of the counter with the output value of the memory is used. Used. If necessary, an amplifier can be added to amplify the pulse width modulated signal output from the comparator to the drive voltage of the electron-emitting device.
  • VCO voltage-controlled oscillation circuit
  • electron emission is achieved by applying a voltage to each electron-emitting device via terminals Dxl to Dxm and Dyl to Dyn outside the container. Occurs.
  • a high voltage is applied to the metal back 109 or a transparent electrode (not shown) via the high voltage terminal Hv to accelerate the electron beam. The accelerated electrons collide with the phosphor film 11018, and emit light to form an image.
  • the configuration of the image display device described here is an example of an image forming apparatus to which the present invention can be applied, and various modifications can be made based on the concept of the present invention.
  • the input signal was not limited to this, and PAL, SECAM, and other TV signals (for example, high-definition TV) with more scanning lines are used. Can also be adopted.
  • FIG. 26 shows a display panel using the above-described surface conduction electron-emitting device as an electron beam source so that image information provided by various image information sources such as television broadcasting can be displayed.
  • FIG. 3 is a diagram showing an example of a multifunction display device configured.
  • 210 is a display panel
  • 210 is a display panel drive circuit
  • 210 is a display controller
  • 210 is a multiplexer
  • 210 is a decoder
  • 210 is an input.
  • Output interface circuit 2 1 0 6 is CP 1
  • 2 1 0 7 is image generation circuit
  • 2 1 0 8 and 2 1 0 9 and 2 1 1 0 are image memory 1 interface circuit
  • 2 1 1 1 is image input Interface circuit
  • 2 1 1 2 And 2113 are a TV signal receiving circuit
  • 2114 is an input unit.
  • the TV signal receiving circuit 211 is a circuit for receiving a TV image signal transmitted using a wireless transmission system such as radio waves or spatial optical communication.
  • the format of the received TV signal is not particularly limited, and may be, for example, various systems such as the NTSC system, the PAL system, and the SECAM system.
  • TV signals composed of a larger number of scanning lines (for example, so-called high-definition TVs such as the MUSE system) can take advantage of the above-mentioned display panel suitable for large area and large number of pixels. It is a suitable signal source.
  • the TV signal received by the TV signal receiving circuit 211 is output to the decoder 210.
  • the TV signal receiving circuit 211 is a circuit for receiving a TV image signal transmitted using a wired transmission system such as a coaxial cable or an optical fiber.
  • a wired transmission system such as a coaxial cable or an optical fiber.
  • the type of the TV signal to be received is not particularly limited, and the TV signal received by this circuit is also output to the decoder 210.
  • the image input interface circuit 211 is a circuit for capturing an image signal supplied from an image input device such as a TV camera or an image reading scanner, and the captured image signal is output to the decoder 210. Is done.
  • the image signal stored in the video tape recorder 1 (hereinafter abbreviated as VTR) is output to the decoder 210.
  • the image memory interface circuit 210 is a circuit for capturing an image signal stored in a video disk, and the captured image signal is output to the decoder 210.
  • the image memory interface circuit 210 is a so-called still image display.
  • a circuit for capturing an image signal from a device that stores still image data, such as a block, and the captured still image data is output to the decoder 210.
  • the input / output interface circuit 2105 is a circuit for connecting the present display device to an external device such as a computer or an output device such as a computer network or a printer. Not only input / output of image data and text / graphic information, but also, in some cases, input / output of control signals and numerical data between the CPU 210 provided in this display device and the outside It is also possible.
  • the image generation circuit 2107 includes an image data and character / graphic information input from the outside via the input / output interface circuit 2105, or an image output from the CPU 2106.
  • This is a circuit for generating image data for display based on data, character and graphic information.
  • a rewritable memory for storing image data, characters and graphic information
  • a read-only memory for storing image patterns corresponding to character codes
  • image processing The necessary circuits for image generation are built in, including a processor for performing the processing.
  • the display image data generated by this circuit is output to a decoder 210, and in some cases, an external computer network via the input / output interface circuit 210. Also, it is possible to output the pudding in the evening.
  • the CPU 210 mainly performs operations related to operation control of the display device and generation, selection, and editing of a display image.
  • a control signal is output to the multiplexer 2103, and an image signal to be displayed on the display panel is appropriately selected or combined.
  • a control signal is generated to the display panel controller 210 in accordance with the image signal to be displayed, and the screen display frequency, the scanning method (for example, interlace or non-in-one or one-race), and one screen are displayed.
  • the operation of the display device such as the number of scanning lines is appropriately controlled.
  • image data and character / graphic information are directly output to the image generation circuit 210, or an external computer or memory is accessed via the input / output interface circuit 210.
  • Input image data and character 'graphic information may of course be involved in work for other purposes. For example, like a personal computer or a word processor, It may be directly related to the function of generating and processing information.
  • it may be connected to an external computer network via the input / output interface circuit 210 as described above, and work such as numerical calculation may be performed in cooperation with an external device.
  • the input unit 211 is used by the user to input commands, programs, data, and the like to the CPU 210, and includes, for example, a keyboard, a mouse, a joystick, a barcode reader, and a voice.
  • Various input devices such as recognition devices can be used.
  • the decoder 210 is a circuit for inversely converting various image signals input from the above-mentioned 2107 to 211 into three primary color signals, or a luminance signal and an I signal, a Q signal. . It is preferable that the decoder 210 has an internal image memory as shown by a dotted line in FIG. This is to handle television signals that require image memory when performing inverse conversion, such as the MUSE method. In addition, the provision of the image memory facilitates the display of a still image. Alternatively, image processing and editing including image thinning, interpolation, enlargement, reduction, and composition can be easily performed in cooperation with the image generation circuit 210 and the CPU 210. Is born.
  • the multiplexer 2103 selects a display image appropriately based on the control signal input from the CPU 2106. That is, the multiplexer 211 selects a desired image signal from the inversely converted image signals input from the decoder 210, and outputs the selected image signal to the drive circuit 210. In such a case, by switching and selecting the image signal within one screen display time, it is possible to divide one screen into a plurality of areas and display different images depending on the area, as in a so-called multi-screen TV. is there.
  • the display panel controller 2102 is a circuit for controlling the operation of the drive circuit 2101 based on the control signal input from the CPU2106.
  • signals related to the basic operation of the display panel include, for example, a signal for controlling an operation sequence of a drive power supply (not shown) for the display panel. Is output to the drive circuit 210 1.
  • a signal for controlling a screen display frequency and a scanning method (for example, interlaced or non-interlaced) is output to the driving circuit 210.
  • a control signal related to image quality adjustment such as brightness, contrast, color tone, and sharpness of a display image may be output to the drive circuit 211.
  • the drive circuit 211 is a circuit for generating a drive signal to be applied to the display panel 210, and includes an image signal input from the multiplexer 210 and the display panel controller 211. It operates based on the control signal input from 02.
  • the present display device can display image information input from various image information sources on the display panel 210. is there.
  • various image signals including television broadcasts are inversely converted in the decoder 210, selected as appropriate in the multiplexer 210, and input to the driving circuit 210.
  • the display controller 210 generates a control signal for controlling the operation of the drive circuit 211 in accordance with the image signal to be displayed.
  • the drive circuit 211 applies a drive signal to the display panel 210 based on the image signal and the control signal.
  • the display device since the image memory incorporated in the decoder 210 and the image generation circuit 210 and the CPU 210 are involved, the display device is simply selected from a plurality of pieces of image information.
  • image processing such as enlargement, reduction, rotation, movement, edge enhancement, thinning, interpolation, color conversion, image aspect ratio conversion, etc.
  • image editing such as compositing, erasing, connecting, swapping, and fitting.
  • audio information is not included.
  • a dedicated circuit for performing processing and editing may be provided.
  • the present display device can be used for television broadcast display devices, video conference terminal devices, image editing devices for handling still images and moving images, computer terminal devices, office terminals including a single processor, games, and the like. It can be equipped with the functions of a single machine, and has a very wide range of applications for industrial or consumer use.
  • FIG. 26 merely shows an example of the configuration of a display device using a display panel using a surface conduction electron-emitting device as an electron beam source, and it goes without saying that the present invention is not limited to this. No. For example, among the components shown in Fig. 26, circuits related to functions that are unnecessary for the intended use may be omitted. Conversely, additional components may be added depending on the purpose of use. For example, when the present display device is applied as a television telephone, it is preferable to add a transmission / reception circuit including a television camera, an audio microphone, an illuminator, and a modem to the components.
  • a display panel using a surface conduction electron-emitting device as an electron beam source can be easily thinned, so that the depth of the entire display device can be reduced.
  • display panels that use surface conduction electron-emitting devices as electron beam sources are easy to increase in screen size, have high brightness, and have excellent viewing angle characteristics. It is possible to display with good quality.
  • FIG. 3 and FIG. 4 are schematic cross-sectional views of the image display device of the present embodiment, respectively, and the positional relationship between the spacers 100, the low-resistance film 21 and the bonding material 104 of the present embodiment.
  • FIG. 5 is a view of the substrate viewed from the substrate 101 surface (from the direction of the arrow in FIG. 3), and corresponds to FIGS. 1 and 2 of the first embodiment.
  • the difference from the first embodiment is that there is no bonding material 1041 for fixing the substrate 101 and the spacer 102. That is, the spacer 102 is fixed only to the face plate 107 by the bonding material 104.
  • the low-resistance film 21 is configured to be completely included in the contact surface of the spacer 10020 on the substrate 101 side, so that the low-resistance film 21 that is likely to be a discharge power source is provided. To one Electric field concentration is eased and discharge withstand voltage is increased.
  • the conductive bonding material 1041 which is one of the components that easily become a discharge power source on the cathode side, be omitted, but also the assembly process can be simplified.
  • the bonding material 1041 which functioned as a cushioning material and a filling material, disappears, the gap between the faceplates 107, the substrate 101, and the smoothness of the wiring surface are higher. Accuracy is required.
  • the configuration around the spacer is variously selected based on the function of the bonding material described above, the characteristics of the anode side described in Example 1, and the like. Specifically, the presence or absence of each of the low-resistance film 21 and the bonding material 1041 is selected on the substrate 101 side and the face plate 107 side of the spacer 102.
  • At least one of the low-resistance film 21 and the bonding material 1041 is provided on the substrate 1011 side of the spacer 1020 to give an effect of suppressing unevenness in the potential of the spacer.
  • the low-resistance film 21 and the bonding material 1041 are both provided so as to be completely included in the contact surface region, at least the low-resistance film 21 which is an electrode provided in the spacer is completely included in the contact surface region.
  • the bonding material 1041 it functions as an electrode for suppressing unevenness in the potential of the spacer.
  • the electrode of the face plate 1017 (at least in this embodiment) is formed on the face plate 1017 side by using at least one of the low-resistance film 21 and the bonding material 1041.
  • the electrical connection with the metal back also serving as the anode electrode
  • FIG. 5 is a schematic sectional view of the image display device of the present embodiment, and corresponds to FIG. 1 of the first embodiment.
  • Example 2 The difference from Example 1 is the shape of the spacer, as shown in Fig. 5, which has a hexagonal shape with a medium bulge.
  • the low resistance film 21 and the bonding material 104 are provided at positions completely included in the contact surface region.
  • the configuration around the spacer (the presence / absence of the low-resistance film 21 and the bonding material 104 on both sides of the spacer 10020 and the range in which they are formed) is within the range of the above conditions.
  • Various selections can be made in the same manner as described above.
  • the low-resistance film which is an electrode provided along the end of the spacer, suppresses the charging of the spacer or suppresses the influence on the electron trajectory due to the charging of the spacer.
  • the low-resistance film 21 is formed before the high-resistance film 11 is formed, and the low-resistance film 21 is formed on the high-resistance film 11.
  • the high resistance film 11 may be configured to cover the low resistance film 21.
  • Fig. 7 shows the configuration. Also in this configuration, an action of alleviating the unevenness of the potential of the spur can be obtained.
  • a high-resistance film 11 is interposed between the low-resistance film 21 and the wiring 10 13 serving as an electrode provided on the electron source and the metal back 10 19 serving as an acceleration electrode provided on the face plate.
  • the electrical resistance between the electrode 21 and the wiring 10 13 as an electrode provided on the electron source and the metal back 10 19 as an accelerating electrode provided on the face plate is a high-resistance film 11 1 Since the resistance is in the thickness direction, electrical connection can be realized.
  • the low resistance film 21 can be extended to the end face in the longitudinal direction of the spacer. It is. The reason is shown below.
  • the low resistance film 21 is extended to the end face in the longitudinal direction of the spacer, the end of the low resistance film is located outside the display area. Outside the display area, backscattered electrons from the faceplate are unlikely to reach, so discharge is unlikely to occur. However, in the display area, as shown in FIG. 9 corresponding to FIG. 2 described in the first embodiment, the low-resistance film 21 is located inside the contact area of the spacer. This suppresses discharge in the display area.
  • a high electric field such as an accelerating voltage, which is a difference between an accelerating potential and a potential for driving the electron source, between the upper and lower ends of the spacer. It is in In a region where an electric field that can generate a discharge involving the electrodes is applied, the electrodes provided along the end of the spacer are provided at the end of the spacer at the electron source side and at the Z or electron source irradiated member (or It is desirable that the electrode be provided inside a region formed by the surface facing the control electrode (such as an acceleration electrode).
  • only one of the low-resistance film 21 on the face plate side and the low-resistance film 21 on the electron source side is connected to the longitudinal end of the spacer.
  • the configuration may be extended.
  • the length of each of the low resistance film 21 on the face plate side and the low resistance film 21 on the electron source side along the spacer longitudinal direction is as follows.
  • Length of low resistance film on electron source side The length of low resistance film on the face plate side may be used.
  • This embodiment shows a configuration in which the longitudinal direction of the spacer is substantially parallel to the normal direction of the substrate of the electron source.
  • FIG. 13 is a cross-sectional view of an arbitrary surface passing through the center axis of the columnar insulating member.
  • the spacer 102 is made of a columnar insulating member 1 and abuts against the inner surface of the face plate of the columnar insulating member 1 and the surface of the electron source substrate (row-wise wiring or column-wise wiring). It is made of a member having a low resistance film 21 formed on its surface and a high resistance film 11 formed on the surface of the insulating member 1.
  • the spacers 102 are arranged at regular intervals on the row direction wiring, and are electrically connected to the row direction wiring.
  • the low-resistance film 21 is electrically connected to the row wiring through the high-resistance film 11, and its disposition area is as shown in FIG. It is configured to be completely included in the area.
  • the low-resistance film 21 does not move charges in the longitudinal direction of the spacer, but the low-resistance film 21 as an electrode for leveling the potential of the spacer is It is preferable that the spacer is provided at 20% or more of the area of a region formed by the contact surface, which is a surface generally facing the electron source side or the face plate side.
  • the contact surface of the spacer includes all the contact surfaces of the bonding material and the low-resistance layer, it is possible to prevent discharge due to electric field concentration on the low-resistance layer. it can.
  • the orthogonal projection of the bonding material and the low-resistance layer in the direction perpendicular to the electron source surface and the electrode surface are all included in the orthogonal projection of the spacer, the field emission electrons from the bonding material and the low-resistance film are removed.
  • the area near the electron source surface of the spacer is negatively charged by the direct incidence, the electric field near the low-resistance layer and the area near the contact between the laser and the electron source plane is weakened, and discharge can be prevented.

Landscapes

  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Cathode-Ray Tubes And Fluorescent Screens For Display (AREA)
  • Vessels, Lead-In Wires, Accessory Apparatuses For Cathode-Ray Tubes (AREA)

Description

明細:
技術分野
本発明は、 電子線装置およびその応用である表示装置等の画像形成装置に関す るものである。 背景技術
従来から、 電子放出素子として熱陰極素子と冷陰極素子の 2種類が知られてい る。 このうち冷陰極素子では、 たとえば表面伝導型放出素子や、 電界放出型素子 (以下 F E型と記す）や、金属 Z絶縁層 Z金属型放出素子（以下 M I M型と記す）、 などが知られている。
表面伝導型放出素子としては、 たとえば、 M. I. El inson, Radio Eng. Electron Phys. , 10, 1290, (1965)や、 後述する他の例が知られている。
表面伝導型放出素子は、 基板上に形成された小面積の薄膜に、 膜面に平行に電 流を流すことにより電子放出が生ずる現象を利用するものである。 この表面伝導 型放出素子としては、 前記エリンソン等による S n〇2薄膜を用いたものの他に、 Au薄膜によるもの [G. Dittmer: "Thin Solid Films" ,9,317(1972)]や、 I n2〇 3 ZS n〇2薄膜によるもの [M. Hartwell and C. G. Fonstad: "IEEE Trans. ED Conf." ,519 (1975)] 、 カーボン薄膜によるもの [荒木久 他：真空、 第 2 6巻、 第 1号、 2 2 ( 1 98 3)] 等が報告されている。
これらの表面伝導型放出素子の素子構成の典型的な例として、 第 2 9図に前述 の M. Hartwell らによる素子の平面図を示す。 同図において、 30 0 1は基板で、 3 0 04はスパッ夕で形成された金属酸化物よりなる導電性薄膜である。 導電性 薄膜 3 0 04は図示するように H字形の平面形状に形成されている。 該導電性薄 膜 3 0 04に後述の通電フォーミングと呼ばれる通電処理を施すことにより、 電 子放出部 3 00 5が形成される。 図中の間隔 Lは、 0. 5〜 1 [mm]、 Wは 0. 1 [mm] で設定されている。 尚、 図示の便宜から、 電子放出部 3 0 0 5は導電 性薄膜 3 0 04の中央に矩形の形状で示したが、 これは模式的なものであり、 実 際の電子放出部の位置や形状を忠実に表現しているわけではない。
M. Hart we 11 らによる素子をはじめとして上述の表面伝導型放出素子において は、 電子放出を行う前に導電性薄膜 3 0 04に通電フォーミングと呼ばれる通電 処理を施すことにより電子放出部 3 0 0 5を形成するのが一般的であった。 すな わち、通電フォーミングとは、前記導電性薄膜 3 0 04の両端に一定の直流電圧、 もしくは、 例えば 1 VZ分程度の非常にゆつく りとしたレ一卜で昇圧する直流電 圧を印加して通電し、 導電性薄膜 3 004を局所的に破壊もしくは変形もしくは 変質せしめ、電気的に高抵抗な状態の電子放出部 3 0 0 5を形成することである。 尚、局所的に破壊もしくは変形もしくは変質した導電性薄膜 3 0 04の一部には、 亀裂が発生する。 前記通電フォーミング後に導電性薄膜 3 0 04に適宜の電圧を 印加した場合には、 前記亀裂付近において電子放出が行われる。
また、 F E型の例は、 たとえば、 W. P. Dyke&W. W. Dolan, "Field Emission" , Advance in Electron Physics, 8, 89 (1956)や、あるいは、 C. A. Spindt, "Physical Properties of Thin - Film Field Emission Cathodes with Mo 1 ydenum Cones" ， J. Appl. Phys. , 47， 5248 (1976)などが知られている。
F E型の素子構成の典型的な例として、 第 3 0図に前述の A. Spindt らによ る素子の断面図を示す。 同図において、 3 0 1 0は基板で、 3 0 1 1は導電材料 よりなるエミッ夕配線、 3 0 1 2はェミツ夕コーン、 30 1 3は絶縁層、 3 0 1 4はゲート電極である。 本素子は、 エミッ夕コーン 3 0 1 2とゲート電極 3 0 1 4の間に適宜の電圧を印加することにより、 エミッ夕コーン 30 1 2の先端部よ り電界放出を起こさせるものである。
また、 F E型の他の素子構成として、 第 3 0図のような積層構造ではなく、 基 板上に基板平面とほぼ平行にエミッ夕とゲ一ト電極を配置した例もある。
また、 M I M型の例としては、 たとえば、 A. Mead, "Operation of Tunnel-Emission Devices, J. Appl. Phys. , 32, 646 (1961)などが知られている。 M I M型の素子構成の典型的な例を第 3 1図に示す。 同図は断面図であり、 図に おいて、 3 0 2 0は基板で、 30 2 1は金属よりなる下電極、 3 0 2 2は厚さ 1 0 0オングストローム程度の薄い絶縁層、 3 0 2 3は厚さ 8 0〜 3 0 0オングス 卜ローム程度の金属よりなる上電極である。 M I M型においては、 上電極 3 0 2 3と下電極 3 0 2 1の間に適宜の電圧を印加することにより、 上電極 3 0 2 3の 表面より電子放出を起こさせるものである。
上述の冷陰極素子は、 熱陰極素子と比較して低温で電子放出を得ることができ るため、 加熱用ヒーターを必要としない。 したがって、 熱陰極素子よりも構造が 単純であり、 微細な素子を作成可能である。 また、 基板上に多数の素子を高い密 度で配置しても、 基板の熱溶融などの問題が発生しにくい。 また、 熱陰極素子が ヒー夕一の加熱により動作するため応答速度が遅いのとは異なり、 冷陰極素子の 場合には応答速度が速いという利点もある。
このため、 冷陰極素子を応用するための研究が盛んに行われてきている。
たとえば、 表面伝導型放出素子は、 冷陰極素子のなかでも特に構造が単純で製 造も容易であることから、 大面積にわたり多数の素子を形成できる利点がある。 そこで、 たとえば本出願人による特開昭 6 4 - 3 1 3 3 2号公報において開示さ れるように、 多数の素子を配列して駆動するための方法が研究されている。
また、 表面伝導型放出素子の応用については、 たとえば、 画像表示装置、 画像 記録装置などの画像形成装置や、 荷電ビーム源、 等が研究されている。
特に、画像表示装置への応用としては、たとえば本出願人による米国特許第 5， 0 6 , 8 8 3号ゃ特開平 2— 2 5 7 5 5 1号公報ゃ特開平 4— 2 8 1 3 7号公報 において開示されているように、 表面伝導型放出素子と電子ビームの照射により 発光する蛍光体とを組み合わせて用いた画像表示装置が研究されている。 表面伝 導型放出素子と蛍光体とを組み合わせて用いた画像表示装置は、 従来の他の方式 の画像表示装置よりも優れた特性が期待されている。 たとえば、 近年普及してき た液晶表示装置と比較しても、 自発光型であるためバックライ トを必要としない 点や、 視野角が広い点が優れていると言える。
また、 F E型を多数個ならベて駆動する方法は、 たとえば本出願人による米国 特許第 4， 9 0 4, 8 9 5号に開示されている。 また、 F E型を画像表示装置に 応用した例として、 たとえば、 R. Meyer らにより報告された平板型表示装置が知 られてレ る [R. Meyer： Recent Development on Micro-Tips Display at LETI" ， Tech. Digest of 4th Int. Vacuum Microelectronics Conf . , Nagahama, pp. 6 〜9 (1991)]。 また、 M I M型を多数個並べて画像表示装置に応用した例は、 たとえば本出願 人による特開平 3— 55738号公報に開示されている。
上記のような電子放出素子を用いた画像形成装置のうちで、 奥行きの薄い平面 型表示装置は省スペースかつ軽量であることから、 ブラウン管型の表示装置に置 き換わるものとして注目されている。
第 32図は平面型の画像表示装置をなす表示パネル部の一例を示す斜視図であ り、 内部構造を示すためにパネルの一部を切り欠いて示している。
図中、 3 1 1 5はリアプレート、 3 1 1 6は側壁、 3 1 1 7はフエ一スプレー トであり、 リアプレート 3 1 1 5、 側壁 3 1 1 6およびフュースプレー卜 3 1 1 7により、 表示パネルの内部を真空に維持するための外囲器 （気密容器） を形成 している。
リアプレート 3 1 1 5には基板 3 1 1 1が固定されているが、 この基板 3 1 1 1上には冷陰極素子 3 1 1 2 、 NXM個形成されている。 （N、 Mは 2以上の正 の整数であり、 目的とする表示画素数に応じて適宜設定される。） また、 前記 NX M個の冷陰極素子 3 1 1 2は、 第 32図に示すとおり、 M本の行方向配線 3 1 1 3と N本の列方向配線 3 1 14により配線されている。 これら基板 3 1 1 1、 冷 陰極素子 3 1 1 2、 行方向配線 3 1 1 3および列方向配線 3 1 14によって構成 される部分をマルチ電子ビーム源と呼ぶ。 また、 行方向配線 3 1 1 3と列方向配 線 3 1 14の少なくとも交差する部分には、 両配線間に絶縁層 （不図示） が形成 されており、 電気的な絶縁が保たれている。
フエ一スプレート 3 1 1 7の下面には、 蛍光体からなる蛍光膜 3 1 1 8が形成 されており、 赤 （R)、 緑 （G)、 青 （B) の 3原色の蛍光体 （不図示） が塗り分 けられている。 また、 蛍光膜 3 1 1 8をなす上記各色蛍光体の間には黒色体 （不 図示）が設けてあり、さらに蛍光膜 3 1 1 8のリアプレート 3 1 1 5側の面には、 A 1等からなるメタルバック 3 1 1 9が形成されている。
Dxl〜Dxmおよび Dyl〜Dynおよび Hvは、 当該表示パネルと不図示の電気回 路とを電気的に接続するために設けた気密構造の電気接続用端子である。 Dxl〜 Dxmはマルチ電子ビーム源の行方向配線 3 1 1 3と、 Dyl〜Dynはマルチ電子ビ —ム源の列方向配線 3 1 14と、 Hv はメタルバック 3 1 1 9と各々電気的に接 続している。
また、 上記気密容器の内部は 1 0のマイナス 6乗 T o r r程度の真空に保持さ れており、 画像表示装置の表示面積が大きくなるにしたがい、 気密容器内部と外 部の気圧差によるリアプレート 3 1 1 5およびフェースプレー卜 3 1 1 7の変形 あるいは破壊を防止する手段が必要となる。 リアプレート 3 1 1 5およびフエ一 スプレート 3 1 1 6を厚くすることによる方法は、 画像表示装置の重量を増加さ せるのみならず、 斜め方向から見たときに画像のゆがみや視差を生ずる。 これに 対し、 第 3 2図においては、 比較的薄いガラス板からなり大気圧を支えるための 構造支持体 （スぺーサあるいはリブと呼ばれる） 3 1 2 0が設けられている。 こ のようにして、 マルチビーム電子源が形成された基板 3 1 1 1と蛍光膜 3 1 1 8 が形成されたフェースプレート 3 1 1 7間は通常サブミリないし数ミリに保たれ、 前述したように気密容器内部は高真空に保持されている。
以上説明した表示パネルを用いた画像表示装置は、 容器外端子 D x 1ないし D xm、 Dy lないし D ynを通じて各冷陰極素子 3 1 1 2に電圧を印加すると、 各冷陰 極素子 3 1 1 2から電子が放出される。 それと同時にメタルバック 3 1 1 9に容 器外端子 Hv を通じて数百 [ V ] ないし数 [ k V ] の高圧を印加して、 上記放出 された電子を加速し、 フェースプレート 3 1 1 7の内面に衝突させる。 これによ り、蛍光膜 3 1 1 8をなす各色の蛍光体が励起されて発光し、画像が表示される。 以上説明した画像表示装置の表示パネルにおいては、 以下のような問題点があ つた。
冷陰極素子 3 1 1 2からの放出電子を加速するためにマルチビーム電子源とフ エースプレート 3 1 1 7との間には数百 V以上の高電圧 （即ち 1 k V Zmm以上 の高電界） が印加されるため、 スぺ一サ 3 1 2 0の表面での沿面放電が懸念され る。 特に、 スぺ一サ 3 1 2 0の近傍から放出された電子の一部がスぺーサ 3 1 2 0に当たることにより、 あるいは放出電子の作用でイオン化したイオンがスぺー ザに付着することにより、 スぺーサ帯電をひきおこしている場合は、 放電が誘発 される可能性がある。
この問題点を解決するために、 スぺーザに微小電流が流れるようにして帯電を 除去する提案がなされている （特開昭 5 7 - 1 1 8 3 5 5号公報、 特開昭 6 1 一 1 2 4 0 3 1号公報）。そこでは絶縁性のスぺーサの表面に高抵抗膜を形成するこ とにより、 スぺーサ表面に微小電流が流れるようにしている。 ここで用いられて いる高抵抗膜は酸化スズ、 あるいは酸化スズと酸化ィンジゥム混晶薄膜や金属膜 である。
高抵抗膜の機能をさらに強化するために、 スぺーサ 3 1 2 0が基板 3 1 1 1、 あるいは蛍光膜 3 1 1 8と接触する面、 ならびにその近傍に導電性膜を配置して いる。 これにより高抵抗膜と基板 3 1 1 1、 及び蛍光膜 3 1 1 8の間の電気的接 続が確保される。
反面、 基板 3 1 1 1と蛍光膜 3 1 1 8の間に高電圧を印加するときには前記導 電性膜が放電の原因となりやすい。 これらの放電は、 画像表示中に突発的に起こ り、 画像を乱すだけでなく、 放電個所近傍の冷陰極素子 3 1 1 2を著しく劣化さ せ、 その後の表示が正常にできなくなるという問題があった。
本発明は上記従来スぺーサの欠点を克服するものであり、 画像表示時の放電が 防止され、 良好な表示画像を得ることが可能な画像表示装置を提供するものであ る。 発明の開示
本願に係る電子線装置の発明の一つは以下のように構成される。
電子放出素子を有する電子源と、 前記電子源と対向して設けられる電子線被照 射部材と、 前記電子源と前記電子線被照射部材との間に配置される導電性を有す るスぺーザとを備える電子線装置において、
前記スぺーサの前記電子源側の端部に沿って電極を有しており、 該電極は、 前 記スぺ一ザの端部における前記電子源側に向いた面がなす領域よりも内側に設け られていることを特徴とする電子線装置。
スぺ一サの端部に沿った電極により、スぺ一サの電位のむらが均されると共に、 該電極の位置する領域をスぺーサの電子源側との当接面の成す領域よりも内側と することにより、 該電極からの放電を抑制することができる。 スぺーサ端部に沿 つた電極は、 スぺーサが電子源の基板面の法線方向と概略直交する方向に長手方 向を有するものであるとき、 該長手方向に沿って設けられていると好ましい。 ここで、 前記スぺーサは、 前記電子線被照射部材に設けられた電極と電気的に 接続されるとよい。 前記スぺーサは前記電子線被照射部材に設けられた電極上に 位置するのが好ましい。 ここで電子線被照射部材に設けられた電極とは、 例えば 放出された電子を制御する電位が与えられる電極であり、 より具体的には、 例え ば放出された電子を加速する電位が与えられる電極である。
本願に係る電子線装置の発明の一つは以下のように構成される。
電子放出素子を有する電子源と、 前記電子源と対向して設けられ前記電子源か ら放出される電子を制御する電位が与えられる制御電極と、 前記電子源と前記制 御電極との間に配置される導電性を有するスぺ一ザとを備える電子線装置におい て、
前記スぺーザの前記電子源側の端部に沿って電極を有しており、 該電極は、 前 記スぺーサの端部における前記電子源側に向いた面がなす領域よりも内側に設け られていることを特徴とする電子線装置。
以上の各発明において、 前記スぺーサは、 前記電子源に設けられた電極と電気 的に接続されるとよい。 また前記スぺーサは前記電子源に設けられた電極上に位 置するのが好ましい。 ここで電子源に設けられた電極は様々な構成を採用し得る 力 例えば電子源に設けられた配線であったりする。 特には電子源が有する電子 放出素子を駆動する電位を与える配線を用いることができる。
また以上述べた各発明において、 前記スぺ一ザの前記端部に沿った電極は、 前 記スぺーサに設けられる電極であるとよい。 好適には、 前記スぺーザの前記端部 に沿った電極は、 前記スぺ一サに被膜された低抵抗膜であると良い。
前記スぺーザの前記端部に沿って位置する、 前記スぺーサを前記電子源側に固 定する接合材が、 スぺーザの端部における前記電子源側に向いた面がなす領域よ りも内側に設けられているとよい。
このスぺ一サを電子源に設けられた電極と電気的に接続するためには、 好適に は、 スぺーザに設けられた前記電極である低抵抗膜及び Zもしくは前記接合材が 電子源に設けられた電極と電気的に接続されれば良い。
以上スぺーサの電子源側の端部に沿った電極について述べたが、 スぺーサの電 子線被照射部材側もしくは加速電極などの制御電極側の端部に沿つた電極におい ても同様である。
また、 前記スぺーザの導電性は、 スぺーザが有する導電性膜によって生じるよ うにすると良い。
特に、 前記スぺーサは、 導電性膜を有するものであり、 該導電性膜は、 前記ス ぺーサの端部に沿った電極と電気的に接続されるとよい。
前記スぺーサは、 導電性膜を有するものであり、 該導電性膜は、 前記スぺーサ の端部に沿った電極と接するようにすることにより導電性膜とスぺーザの端部に 沿った電極とを電気的に接続することができる。 特には、 前記導電性膜は、 前記 スぺ一ザの端部に沿った電極と積層されるものであるとよい。
また、 前記導電性膜は、 前記スぺーサを構成する母材上に設けられたものであ るとよい。 ここで前記母材は、 スぺ一ザの導電性が高くなりすぎないようにする 観点から、 絶縁性の高いものを用いるのが好ましい。 また導電性膜としては、 帯 電抑制もしくは帯電による電子の軌道への影響抑制のためにそのシー卜抵抗が 10の 5乗 Ω Ζ口以上 10の 14乗 Ω /口以下のものが好適である。 スぺ一サの端 部に沿った電極はその導電性が前記導電性膜よりも高いものを用いると良い。 また以上述べた各発明は、 前記電子源は前記電子放出素子を複数有する場合に 特に好適に適用できる。 更には、 前記複数の電子放出素子が、 複数の行方向配線 と該行方向配線と交わる方向に伸びる複数の列方向配線によりマトリックス状に 配線されている場合に特に好適である。
また前記電子放出素子としては冷陰極素子が好適である。 特に以上のベた発明 は、 電子放出素子が表面伝導型放出素子である時に好適に適用できる。
また本願は、 画像形成装置の発明として、 以上のベた電子線装置において、 前 記電子放出素子が放出する電子が照射される夕一ゲッ トを備え、 該夕ーゲッ 卜に 電子が照射されることにより画像が形成されることを特徴とする画像形成装置の 発明を含んでいる。 特には、 前記ターゲッ トが蛍光体であるとよい。 図面の簡単な説明
第 1 図は、 本発明の第 1の実施例による表示パネルの断面図である。
第 2図は、 本発明の第 1の実施例によるスぺーサを、 基板側より見た位置関係 を示す図である。
第 3図は、 本発明の第 2の実施例による表示パネルの断面図である。
第 4図は、 本発明の第 2の実施例によるスぺーサを、 基板側より見た位置関係 を示す図である。
第 5図は、 本発明の第 3の実施例である表示パネルの断面図の例である。
第 6図は、 本発明の第 3の実施例による表示パネルの断面図の他の例である。 第 7図は、 本発明の第 4の実施例による表示パネルの断面図である。
第 8図は、 本発明の第 5の実施例による表示パネルの側面図である。
第 9図は、 本発明の第 5の実施例によるスぺーサを、 基板側より見た位置関係 を示す図である。
第 1 0図は、 本発明の第 5の実施例による表示パネルの側面図である。
第 1 1図は、 本発明の第 5の実施例による表示パネルの側面図である。
第 1 2図は、 本発明の第 5の実施例による表示パネルの側面図である。
第 1 3図は、 本発明の第 6の実施例による表示パネルの断面図である。
第 1 4図は、 本発明の第 6の実施例によるスぺ一ザの斜視図である。
第 1 5図は、 本発明の実施例による画像表示装置の表示パネルの一部を切り欠 いて示した斜視図である。
第 1 6図は、本発明の実施例によるマルチ電子ビーム源の基板の平面図である。 第 1 7図は、 本発明の実施例によるマルチ電子ビーム源の基板の一部断面図で ある。
第 1 8 ( a ) 図は、 本発明の実施例による平面型の表面伝導型放出素子の平面 図である。
第 1 8 ( b ) 図は、 本発明の実施例による平面型の表面伝導型放出素子の断面 図である。 第 1 9 ( a ) 〜 （e ) 図は、 本発明の実施例による第 1 8 ( a )、 ( b ) 図に示 す平面型の表面伝導型放出素子の製造工程を示す断面図である。
第 2 0図は、 第 1 9 ( c ) 図の通電フォーミング処理の際の印加電圧波形を示 す図である。 第 2 1 (a) 図は、 第 1 9 (d) 図の通電活性化処理の際の印加電圧波形を示 す図である。
第 2 1 (b) 図は、 第 1 9 (d) 図の通電活性化処理の際の放出電流 I e の変 化を示す図である。
第 2 2図は、 本発明の実施例による垂直型の表面伝導型放出素子の断面図であ る。
第 2 3 (a) 〜 （ f ) 図は、 本発明の実施例による第 2 2図に示す垂直型の表 面伝導型放出素子の製造工程を示す断面図である。
第 24図は、 本発明の実施例による表面伝導型放出素子の典型的な特性を示す グラフである。
第 2 5図は、 本発明の実施例による画像表示装置の駆動回路の概略構成を示す ブロック図である。
第 2 6図は、 本発明の実施例による画像表示装置を用いた多機能画像表示装置 のブロック図である。
第 2 7 (a)、 （b) 図は、 表示パネルのフェースプレートの蛍光体配列を例示 した平面図である。
第 2 8図は、 表示パネルのフェースプレートの蛍光体配列を例示した別の平面 図である。
第 2 9図は、 従来例による表面伝導型放出素子の一例である。
第 30図は、 従来例による F E型素子の一例である。
第 3 1図は、 従来例による M I M型素子の一例である。
第 3 2図は、 従来例による画像表示装置の表示パネルの一部を切り欠いて示し た斜視図である。 発明を実施するための最良の形態
[実施例 1 ]
( 1 ) 画像表示装置概要
次に、 本発明を適用した画像表示装置の表示パネルの構成と製造法について、 具体的な例を示して説明する。 第 1 5図は、 本実施例に用いた表示パネルの斜視図であり、 内部構造を示すた めにパネルの一部を切り欠いて示している。
図中、 1 0 1 5はリアプレート、 1 0 1 6は側壁、 1 0 1 7はフエ一スプレー 卜であり、 1 0 1 5〜 1 0 1 7により表示パネルの内部を真空に維持するための 気密容器を形成している。 気密容器を組み立てるにあたっては、 各部材の接合部 に十分な強度と気密性を保持させるため封着する必要があるが、 たとえばフリッ 卜ガラスを接合部に塗布し、 大気中あるいは窒素雰囲気中で、 摂氏 400〜50 0度で 1 0分以上焼成することにより封着を達成した。 気密容器内部を真空に排 気する方法については後述する。 また、 上記気密容器の内部は 1 0のマイナス 6 乗 [To r r] 程度の真空に保持されるので、 大気圧や不意の衝撃などによる気 密容器の破壊を防止する目的で、 耐大気圧構造体として、 スぺーサ 1 020が設 けられている。
リアプレート 1 0 1 5には、 基板 1 0 1 1が固定されているが、 該基板上には 冷陰極素子 1 0 1 2が NXM個形成されている。 （N， Mは 2以上の正の整数であ り、 目的とする表示画素数に応じて適宜設定される。 たとえば、 高品位テレビジ ヨンの表示を目的とした表示装置においては、 N= 3000、 M= 1 000以上 の数を設定することが望ましい。） 前記 NXM個の冷陰極素子は、 M本の行方向配 線 1 0 1 3と N本の列方向配線 1 0 14により単純マトリクス配線されている。 前記、 1 0 1 1〜 1 0 14によって構成される部分をマルチ電子ビーム源と呼ぶ。 本発明の画像表示装置に用いるマルチ電子ビーム源は、 冷陰極素子を単純マト リクス配線した電子源であれば、 冷陰極素子の材料や形状あるいは製法に制限は ない。 したがって、 たとえば表面伝導型放出素子や F E型、 あるいは M I M型な どの冷陰極素子を用いることができる。
次に、 冷陰極素子として表面伝導型放出素子 （後述） を基板上に配列して単純 マ卜リクス配線したマルチ電子ビーム源の構造について述べる。
第 1 6図に示すのは、 第 1 5図の表示パネルに用いたマルチ電子ビーム源の平 面図である。 基板 1 0 1 1上には、 後述の第 1 8図で示すものと同様な表面伝導 型放出素子が配列され、 これらの素子は行方向配線 1 0 1 3と列方向配線 1 0 1 4により単純マトリクス状に配線されている。 行方向配線 1 0 1 3と列方向配線 1 0 1 4の交差する部分には、 電極間に絶縁層 （不図示） が形成されており、 電 気的な絶縁が保たれている。
第 1 6図の B— B ' に沿った断面を、 第 1 7図に示す。
なお、 このような構造のマルチ電子源は、 あらかじめ基板上に行方向配線 1 0 1 3、 列方向配線 1 0 1 4、 電極間絶縁層 （不図示）、 および表面伝導型放出素子 の素子電極と導電性薄膜を形成した後、 行方向配線 1 0 1 3および列方向配線 1 0 1 4を介して各素子に給電して通電フォーミング処理 （後述） と通電活性化処 理 （後述） を行うことにより製造した。
本実施例においては、 気密容器のリアプレート 1 0 1 5にマルチ電子ビーム源 の基板 1 0 1 1を固定する構成としたが、 マルチ電子ビーム源の基板 1 0 1 1が 十分な強度を有するものである場合には、 気密容器のリアプレートとしてマルチ 電子ビーム源の基板 1 0 1 1自体を用いてもよい。
また、 フエ一スプレー卜 1 0 1 7の下面には、 蛍光膜 1 0 1 8が形成されてい る。 本実施例はカラー表示装置であるため、 蛍光膜 1 0 1 8の部分には C R Tの 分野で用いられる赤、 緑、 青、 の 3原色の蛍光体が塗り分けられている。 各色の 蛍光体は、 たとえば第 2 7 ( a ) 図に示すようにストライプ状に塗り分けられ、 蛍光体のストライプの間には黒色の導電体 1 0 1 0が設けてある。 黒色の導電体 1 0 1 0を設ける目的は、 電子ビームの照射位置に多少のずれがあっても表示色 にずれが生じないようにする事や、 外光の反射を防止して表示コントラス卜の低 下を防ぐ事、電子ビームによる蛍光膜のチャージアップを防止する事などである。 黒色の導電体 1 0 1 0には、 黒鉛を主成分として用いたが、 上記の目的に適する ものであればこれ以外の材料を用いても良い。
また、 3原色の蛍光体の塗り分け方は第 2 7 ( a ) 図に示したストライプ状の 配列に限られるものではなく、 たとえば第 2 7 ( b ) 図に示すようなデル夕状配 列や、 それ以外の配列 （例えば第 2 8図） であってもよい。
なお、 モノクロームの表示パネルを作成する場合には、 単色の蛍光体材料を蛍 光膜 1 0 1 8に用いればよく、 また黒色導電材料は必ずしも用いなくともよい。 また、 蛍光膜 1 0 1 8のリアプレート側の面には、 C R Tの分野では公知のメ 夕ルバック 1 0 1 9を設けてある。 メタルバック 1 0 1 9を設けた目的は、 蛍光 膜 1 0 1 8が発する光の一部を鏡面反射して光利用率を向上させる事や、 負ィォ ンの衝突から蛍光膜 1 0 1 8を保護する事や、 電子ビーム加速電圧を印加するた めの電極として作用させる事や、 蛍光膜 1 0 1 8を励起した電子の導電路として 作用させる事などである。 メタルバック 1 0 1 9は、 蛍光膜 1 0 1 8をフェース プレート基板 1 0 1 7上に形成した後、 蛍光膜表面を平滑化処理し、 その上に A 1 を真空蒸着する方法により形成した。 なお、 蛍光膜 1 0 1 8に低電圧用の蛍光 体材料を用いた場合には、 メタルバック 1 0 1 9は用いない。
また、 本実施例では用いなかったが、 加速電圧の印加用や蛍光膜の導電性向上 を目的として、 フェースプレート基板 1 0 1 7と蛍光膜 1 0 1 8との間に、 たと えば I τ〇を材料とする透明電極を設けてもよい。
第 1図は第 1 5図の A— A ' の断面模式図であり、 各部の番号は第 1 5図に対 応している。 スぺーサ 1 0 2 0は絶縁性部材 1の表面に帯電防止を目的とした高 抵抗膜 1 1を成膜し、 かつフェースプレート 1 0 1 7の内側 （メタルバック 1 0 1 9等） 及び基板 1 0 1 1の表面 （行方向配線 1 0 1 3または列方向配線 1 0 1 4 ) に面したスぺーザの当接面に低抵抗膜 2 1を成膜した部材からなるもので、 上記目的を達成するのに必要な数だけ、 かつ必要な間隔をおいて配置され、 フエ 一スプレー卜の内側および基板 1 0 1 1の表面に接合材 1 0 4 1により固定され る。 また、 高抵抗膜 1 1は、 絶縁性部材 1の表面のうち、 少なくとも気密容器内 の真空中に露出している面に成膜されており、 スぺ一サ 1 0 2 0上の低抵抗膜 2 1および接合材 1 0 4 1を介して、 フェースプレート 1 0 1 7の内側 （メタルバ ック 1 0 1 9等） 及び基板 1 0 1 1の表面 （行方向配線 1 0 1 3または列方向配 線 1 0 1 4 ) に電気的に接続される。 ここで説明される態様においては、 スぺ一 サ 1 0 2 0の形状は薄板状とし、 行方向配線 1 0 1 3に平行に配置され、 行方向 配線 1 0 1 3に電気的に接続されている。
スぺーサ 1 0 2 0としては、 基板 1 0 1 1上の行方向配線 1 0 1 3および列方 向配線 1 0 1 4とフェースプレート 1 0 1 7内面のメタルバック 1 0 1 9との間 に印加れる高電圧に耐えるだけの絶縁性を有し、 かつスぺーサ 1 0 2 0の表面へ の帯電を防止する程度の導電性を有する必要がある。
スぺーサ 1 0 2 0の絶縁性部材 1 としては、 例えば石英ガラス、 N a等の不純 /JP00/00409
1 4
物含有量を減少したガラス、 ソーダライムガラス、 アルミナ等のセラミックス部 材等が挙げられる。 なお、 絶縁性部材 1はその熱膨張率が気密容器および基板 1 0 1 1を成す部材と近いものが好ましい。
スぺーサ 1 0 2 0を構成する高抵抗膜 1 1には、 高電位側のフエ一スプレー卜 1 0 1 7 (メタルバック 1 0 1 9等） に印加される加速電圧 V aを帯電防止膜で ある高抵抗膜 1 1の抵抗値 R sで除した電流が流される。 そこで、 スぺ一サの抵 抗値 R sは帯電および消費電力からその望ましい範囲に設定される。 帯電防止の 観点からシート抵抗は 1 0の 1 4乗 Ω Ζ口以下が好ましく、 更には 1 0の 1 2乗 Ω Ζ口以下であることが好ましい。 十分な帯電防止効果を得るためには 1 0の 1 1乗 Ω Ζ口以下がさらに好ましい。 シート抵抗の下限はスぺーサ形状とスぺーサ 間に印加される電圧により左右されるが、 1 0の 5乗 Ω Ζ口以上であることが好 ましい。 更に 1 0の 7乗 Ω /口以上であると良い。
高抵抗膜 1 1に関し、 材料の表面エネルギーおよび基板との密着性や基板温度 によっても異なるが、 一般的に 1 0 n m以下の薄膜は島状に形成され、 抵抗が不 安定で再現性に乏しい。 一方、 膜厚 tが 1 / m以上では膜応力が大きくなつて膜 はがれの危険性が高まり、 かつ成膜時間が長くなるため生産性が悪い。 従って、 絶縁材料上に形成された高抵抗膜 1 1の厚み tは 1 0 n m〜 1 の範囲が望ま しい。 より好ましくは m膜厚は 5 0〜 5 0 0 n mであることが望ましい。 シート 抵抗は p Z tであり、 以上に述べた R Z口と tの好ましい範囲から、 高抵抗膜の 比抵抗 pは 0 . 1 [ Ω c m ] 乃至 1 0の 8乗 [ Ω c m ] が好ましい。 さらにシー 卜抵抗と膜厚のより好ましい範囲を実現するためには、 Pは 1 0の 2乗乃至 1 0 の 6乗 Ω c mとするのが良い。
スぺーサは上述したようにその表面に形成した高抵抗膜 1 1に電流が流れるこ とにより、 あるいはディスプレイ全体が動作中に発熱することによりその温度が 上昇する。 高抵抗膜 1 1の抵抗温度係数が大きな負の値であると温度が上昇した 時に抵抗値が減少し、 スぺーザに流れる電流が増加し、 さらに温度上昇をもたら す。 そして電流は電源の限界を越えるまで増加しつづける。 このような電流の暴 走が発生する抵抗温度係数の値は経験的に負の値で絶対値が 1 %以上である。 す なわち、 高抵抗膜 1 1の抵抗温度係数は一 1 %より大きい値であることが望まし T/JP00/00409
1 5
い。
帯電防止特性を有する高抵抗膜 1 1の材料としては、 例えば金属酸化物を用い ることが出来る。 金属酸化物の中でも、 クロム、 ニッケル、 銅の酸化物が好まし い材料である。 その理由はこれらの酸化物は二次電子放出効率が比較的小さく、 冷陰極素子 1 0 1 2から放出された電子がスぺーサ 1 0 2 0に当たった場合にお いても帯電しにくいためと考えられる。 金属酸化物以外にも炭素は二次電子放出 効率が小さく好ましい材料である。 特に、 非晶質カーボンは高抵抗であるため、 スぺーサ抵抗を所望の値に制御しやすい。
帯電防止特性を有する高抵抗膜 1 1の他の材料として、 アルミと遷移金属合金 の窒化物は遷移金属の組成を調整することにより、 良伝導体から絶縁体まで広い 範囲に抵抗値を制御できるので好適な材料である。 さらには後述する表示装置の 作製工程において抵抗値の変化が少なく安定な材料である。 かつ、 その抵抗温度 係数が一 1 %より大きい値であり、 実用的に使いやすい材料である。 遷移金属元 素としては T i , C r， T a等があげられる。 - 合金窒化膜はスパッ夕、 窒素ガス雰囲気中での反応性スパッ夕、 電子ビーム蒸 着、 イオンプレーティング、 イオンアシスト蒸着法等の薄膜形成手段により絶縁 性部材上に形成される。 金属酸化膜も同様の薄膜形成法で作製することができる 力 この場合窒素ガスに代えて酸素ガスを使用する。 その他、 C V D法、 アルコ キシド塗布法でも金属酸化膜を形成できる。 カーボン膜は蒸着法、 スパッ夕法、 C V D法、 プラズマ C V D法で作製され、 特に非晶質カーボンを作製する場合に は、 成膜中の雰囲気に水素が含まれるようにするか、 成膜ガスに炭化水素ガスを 使用する。
スぺーサ 1 0 2 0を構成する電極である低抵抗膜 2 1は、 高抵抗膜 1 1を高電 位側のフエ一スプレー卜 1 0 1 7 (メタルバック 1 0 1 9等） 及び低電位側の基 板 1 0 1 1 (配線 1 0 1 3、 1 0 1 4等） と電気的に接続する為に設けられたも のであり、 以下では、 中間電極層 （中間層） という名称も用いる。 中間電極層 （中 間層） は以下に列挙する複数の機能を有することが出来る。
•高抵抗膜 1 1の電位分布を均一化する。
冷陰極素子 1 0 1 2より放出された電子は、 フェースプレート 1 0 1 7と基板 1 0 1 1の間に形成された電位分布に従って電子軌道を成す。 スぺーサ 1 020 の近傍で電子軌道に乱れが生じないようにする為には、 高抵抗膜 1 1の電位分布 を全域にわたって制御する必要がある。 高抵抗膜 1 1をフェースプレート 1 0 1 7 (メタルバック 1 0 1 9等） 及び基板 1 0 1 1 (配線 1 0 1 3、 1 0 14等） と直接或いは当接材 1 04 1を介して接続した場合、 接続部界面の接触抵抗の為 に、 接続状態のむらが発生し、 高抵抗膜 1 1の電位分布が所望の値からずれてし まう可能性がある。 これを避ける為に、 スぺ一サ 1 020がフェースプレート 1 0 1 7及び基板 1 0 1 1と当接するスぺ一サ端部 （当接面 3) に沿って、 好まし くはその全長域に低抵抗の中間層を設け、 この中間層部に所望の電位を印加する ことによって、 高抵抗膜 1 1全体の電位を制御可能とした。 端部に沿って低抵抗 膜を設けることによって電位のむらを抑制することができる。なお、低抵抗膜は、 スぺ一ザが当接される電極と直接接触する必要はない。 後述するように低抵抗膜 の上に高抵抗膜を設け、 低抵抗膜とスぺーサ被当接面側の電極とがそれらの間に 高抵抗膜を介して電気的に接続されるようにしても良い。
·高抵抗膜 1 1をフェースプレート 1 0 1 7及び基板 1 0 1 1と電気的に接続 する。
既に記載したように、 高抵抗膜 1 1はスぺ一サ 1 020表面での帯電を防止す る目的で設けられたものである力 高抵抗膜 1 1をフェースプレー卜 1 0 1 7 (メ 夕ルバック 1 0 1 9等） 及び基板 1 0 1 1 (配線 1 0 1 3、 1 0 14等） と直接 或いは当接材 1 04 1を介して接続した場合、 接続部界面に大きな接触抵抗が発 生し、 スぺーサ表面に発生した電荷を速やかに除去できなくなる可能性がある。 これを避ける為に、 フェースプレート 1 0 1 7、 基板 1 0 1 1及び当接材 1 04 1と接触するスぺーサ 1 020の当接面 3 (—部削除） に低抵抗の中間層を設け た。
低抵抗膜 2 1は、 高抵抗膜 1 1に比べ十分に低い抵抗値を有する材料を選択す ればよく、 N i , C r， A u , Mo， W， P t . 丁 に A 1 , C u, P d等の金 属、 あるいは合金、 及び P el, A g, Au, R u ( ) , . P d - Ag等の金属や金 属酸化物とガラス等から構成される印刷導体、 あるいは I n, 03— S n02等の 透明導体及びポリシリコン等の半導体材料等より適宜選択される。 接合材 1 0 4 1はスぺーサ 1 0 2 0 、 スぺーサが当接する被当接面の電極で ある行方向配線 1 0 1 3およびメタルバック 1 0 1 9と電気的に接続するように、 導電性をもたせる必要がある。 すなわち、 導電性接着材ゃ金属粒子や導電性フィ ラーを添加したフリッ 卜ガラスが好適である。
第 2図は、 本実施例のスぺ一サ 1 0 2 0と低抵抗膜 2 1、 接合材 1 0 4 1の位 置関係を、 基板 1 0 1 1面より （第 1図の矢印方向より） 見たものである。
第 1 , 2図よりわかるとおり、 低抵抗膜 2 1及び接合材 1 0 4 1は、 スぺーサ 端部における電子源基板側もしくはフエ一スプレー卜側に向いた面が成す領域 (この領域を以下ではスぺーサ 1 0 2 0の当接面領域ともいう） よりも内側の領 域に設けられており、 すなわち、 低抵抗膜 2 1及び接合材 1 0 4 1はスぺーサ 1 0 2 0の当接面領域の端部とスぺーサの被当接面の間の空間 S 1には設けられて おらず、 低抵抗膜 2 1及び接合材 1 0 4 1の設けられる領域はスぺーサ 1 0 2 0 の当接面領域に完全に含まれる構成になっている。 ここでスぺ一サ端部における 電子源基板側もしくはフェースプレート側に向いた面は、 スぺーザの端面を構成 する。 該端面はスぺーサが当接する面 （ここでは電子源基板面及び Zもしくはフ エースプレート面） と平行な面であることが好ましい。 ただし、 スぺーサ端部に おいて、 電子源とフェースプレートの間の雰囲気に主に面する面であるスぺ一サ 側面から電子源基板及び Zもしくはフェースプレートと接する Zもしくは最近接 する点もしくは面に向けて非平行な面（曲率を有する面も含む）を有する場合は、 該側面と非平行な面もスぺーサ端部における電子源側もしくはフェースプレート 側に向いた面を構成する。
ここで、 スぺーサ 1 0 2 0の当接面領域において、 該当接面領域の端部から測 つた、 低抵抗膜 2 1及び接合材 1 0 4 1が設けられない領域の幅 d 1は、 該幅の 方向に測った当接面領域の幅 dの 1 %以上有ると好ましい。 更に好ましくは 5 % 以上有るとよい。また該幅 d 1が大きすぎると低抵抗膜の効果が少なくなるので、 d 1は dに対して 4 5 %以下、 好ましくは 4 0 %以下、 更に好ましくは 3 0 %以 下であるとよい。
なお、 本実施例では、 接合材 1 0 4 1もスぺーサ 1 0 2 0の当接面領域の端部 とスぺーザの被当接面の間の空間 S 1には設けない構成としたが、 この条件につ いては、 必ずしも満たす必要はない。 というのは、 スぺーザに設けられる低抵抗 膜 2 1は接合材 1 0 4 1よりも加速電極に近いため放電が生じ易いのに比べて接 合材 1 0 4 1の方はより放電を誘発する可能性が低いためである。
この構成により、 放電源になりやすい低抵抗膜 2 1、 接合材 1 0 4 1の両者へ の電界集中が緩和され、 放電耐圧が高くなる。
なお本実施例においてはフェースプレ一卜 1 0 1 7とスぺーサ 1 0 2 0との界 面 （陽極側） も、 基板 1 0 1 1 とスぺーサ 1 0 2 0との界面 （陰極側） と同じ構 成とした。 しかしフエ一スプレート 1 0 1 7とスぺ一サ 1 0 2 0との界面 （陽極 側） の状態は、放電耐圧に関して、 基板 1 0 1 1とスぺーサ 1 0 2 0との界面（陰 極側）ほど敏感でないことが分かつており、必ずしもこの形態を取る必要がなく、 さまざまな形態を取り得る。
例えばフエ一スプレート 1 0 1 7とスぺ一サ 1 0 2 0の当接する面の側面部 5 にも低抵抗の中間層を設けることにより、 スぺーサ 1 0 2 0近傍の電位分布に所 望の特性を持たせ、 放出された電子の軌道を制御することも出来る。
これは次のような場合に有効である。
冷陰極素子 1 0 1 2より放出された電子は、 フエ一スプレー卜 1 0 1 7と基板 1 0 1 1の間に形成された電位分布に従って電子軌道を成す。 スぺーサ近傍の冷 陰極素子から放出された電子に関しては、スぺーサを設置することに伴う制約（配 線、 素子位置の変更等） が生じる場合がある。 このような場合、 歪みやむらの無 い画像を形成する為には、 放出された電子の軌道を制御してフェースプレート 1 0 1 7上の所望の位置に電子を照射する必要がある。
この中間層による放出電子の軌道の制御は、 上述の中間層の機能の一つである ということができる。
また、 D x l〜D xm、 D y l〜D ynおよび H vは、 当該表示パネルと不図示の気密 回路とを電気的に接続するために設けた気密構造の電気接続用端子である。
D x l〜D xmはマルチ電子ビーム源の行方向配線 1 0 1 3と、 D y l〜D ynはマル チ電子ビーム源の列方向配線 1 0 1 4と、 H v はフェースプレートのメタルバッ ク 1 0 1 9と電気的に接続している。
また、 気密容器内部を真空に排気するには、 気密容器を組み立てた後、 不図示 の排気管と真空ポンプとを接続し、 気密容器内を 1 0のマイナス 7乗 [To r r ] 程度の真空度まで排気する。 その後、 排気管を封止するが、 気密容器内の真空度 を維持するために、 封止の直前あるいは封止後に気密容器内の所定の位置にゲッ 夕一膜 （不図示） を形成する。 ゲッ夕一膜とは、 たとえば B aを主成分とするゲ ッ夕ー材料をヒーターもしくは高周波加熱により加熱し蒸着して形成した膜であ り、 該ゲッ夕一膜の吸着作用により気密容器内は 1 X 1 0マイナス 5乗ないしは 1 X 1 0マイナス 7乗 [To r r] の真空度に維持される。
以上説明した表示パネルを用いた画像表示装置は、 容器外端子 Dxlないし DXDK Dylないし Dynを通じて各冷陰極素子 1 0 1 2に電圧を印加すると、各冷陰極素 子 1 0 1 2から電子が放出される。 それと同時にメタルバック 1 0 1 9に容器外 端子 Hv を通じて数百 [V] ないし数 [kV] の高圧を印加して、 上記放出され た電子を加速し、 フェースプレート 1 0 1 7の内面に衝突させる。 これにより、 蛍光膜 1 0 1 8をなす各色の蛍光体が励起されて発光し、 画像が表示される。 通常、 冷陰極素子である本発明の表面伝導型放出素子への 1 0 1 2への印加電 圧は 1 2〜； L 6 [V] 程度、 メタルバック 1 0 1 9と冷陰極素子 1 0 1 2との距 離 dは 0. 1 [mm] から 8 [mm] 程度、 メタルバック 1 0 1 9と冷陰極素子 1 0 1 2間の電圧 0. 1 [kV] から 1 0 [kV] 程度である。
以上、 本発明の実施例の画像表示装置の概要を説明した。
(2) マルチ電子ビーム源の製造方法
次に、 前記実施例の表示パネルに用いたマルチ電子ビーム源の製造方法につい て説明する。 本発明の画像表示装置に用いるマルチ電子ビーム源は、 冷陰極素子 を単純マ卜リクス配線した電子源であれば、 冷陰極素子の材料や形状あるいは製 法に制限はない。 したがって、 たとえば表面伝導型放出素子や FE型、 あるいは M I M型などの冷陰極素子を用いることができる。
ただし、 表示画面が大きくてしかも安価な表示装置が求められる状況のもとで は、 これらの冷陰極素子の中でも、 表面伝導型放出素子が特に好ましい。 すなわ ち、 F E型ではエミッ夕コーンとゲート電極の相対位置や形状が電子放出特性を 大きく左右するため、 極めて高精度の製造技術を必要とするが、 これは大面積化 や製造コス トの低減を達成するには不利な要因となる。 また、 M I M型では、 絶 縁層と上電極の膜厚を薄くてしかも均一にする必要があるが、 これも大面積化や 製造コストの低減を達成するには不利な要因となる。 その点、 表面伝導型放出素 子は、比較的製造方法が単純なため、大面積化や製造コス卜の低減が容易である。 また、 発明者らは、 表面伝導型放出素子の中でも、 電子放出部もしくは周辺部を 微粒子膜から形成したものがとりわけ電子放出特性に優れ、 しかも製造が容易に 行えることを見いだしている。 したがって、 高輝度で大画面の画像表示装置のマ ルチ電子ビーム源に用いるには、 最も好適であると言える。 そこで、 上記実施例 の表示パネルにおいては、 電子放出部もしくはその周辺部を微粒子膜から形成し た表面伝導型放出素子を用いた。 そこで、 まず好適な表面伝導型放出素子につい て基本的な構成と製法および特性を説明し、 その後で多数の素子を単純マ卜リク ス配線したマルチ電子ビーム源の構造について述べる。
(表面伝導型放出素子の好適な素子構成と製法）
電子放出部もしくはその周辺部を微粒子膜から形成する表面伝導型放出素子の 代表的な構成には、 平面型と垂直型の 2種類があげられる。
(平面型の表面伝導型放出素子）
まず最初に、平面型の表面伝導型放出素子の素子構成と製法について説明する。 第 1 8図に示すのは、 平面型の表面伝導型放出素子の構成を説明するための平 面図 （ a ) および断面図 （b ) である。 図中、 1 0 1 1は基板、 1 1 0 2と 1 1 0 3は素子電極、 1 1 0 4は導電性薄膜、 1 1 0 5は通電フォーミング処理によ り形成した電子放出部、 1 1 1 3は通電活性化処理により形成した薄膜である。 基板 1 0 1 1としては、 たとえば、 石英ガラスや青板ガラスをはじめとする各 種ガラス基板や、 アルミナをはじめとする各種セラミクス基板、 あるいは上述の 各種基板上にたとえば S i 02 を材料とする絶縁層を積層した基板、 などを用い ることができる。
また、 基板 1 0 1 1上に基板面と平行に対向して設けられた素子電極 1 1 0 2 と 1 1 0 3は、 導電性を有する材料によって形成されている。 たとえば、 N i , C r , A u , M o， W, P t , T i ， C u， P el , A g等をはじめとする金属、 あるいはこれらの金属の合金、 あるいは I η :,〇3 — S η〇2をはじめとする金属 酸化物、 ポリシリコンなどの半導体、 などの中から適宜材料を選択して用いれば よい。 電極を形成するには、 たとえば真空蒸着などの製膜技術とフォ トりソグラ フィ一、 エッチングなどのパターニング技術を組み合わせて用いれば容易に形成 できるが、 それ以外の方法 （例えば印刷技術） を用いて形成してもさしつかえな い。
素子電極 1 1 02と 1 1 03の形状は、 当該電子放出素子の応用目的に合わせ て適宜設計される。 一般的には、 電極間隔 Lは通常は数百オングストロームから 数百マイクロメーターの範囲から適当な数値を選んで設計されるが、 なかでも表 示装置に応用するために好ましいのは数マイクロメーターより数十マイクロメ一 夕一の範囲である。 また、 素子電極の厚さ dについては、 通常は数百オングスト ロームから数マイクロメーターの範囲から適当な数値が選ばれる。
また、 導電性薄膜 1 1 04の部分には、 微粒子膜を用いる。 ここで述べた微粒 子膜とは、 構成要素として多数の微粒子を含んだ膜 （島状の集合体も含む） のこ とをさす。 微粒子膜を微視的に調べれば、 通常は、 個々の微粒子が離間して配置 された構造か、 あるいは微粒子が互いに隣接した構造か、 あるいは微粒子が互い に重なり合つた構造が観測される。
微粒子膜に用いた微粒子の粒径は、 数オングス卜ロームから数千オングス卜口 ームの範囲に含まれるものであるが、 なかでも好ましいのは 1 0オングストロー 厶から 200オングストロームの範囲のものである。 また、 微粒子膜の膜厚は、 以下に述べるような諸条件を考慮して適宜設定される。 すなわち、 素子電極 1 1 02あるいは 1 1 03と電気的に良好に接続するのに必要な条件、 後述する通電 フォーミングを良好に行うのに必要な条件、 微粒子膜自身の電気抵抗を後述する 適宜の値にするために必要な条件、 などである。 具体的には、 数オングストロー ムから数千オングス卜ロームの範囲のなかで設定するが、 なかでも好ましいのは 1 0オングストロームから 500オングス卜ロームの間である。
また、 微粒子膜を形成するのに用いられうる材料としては、 たとえば、 P d， P t， R u , A g, Au， T i , I n, C u， C r , F e， Z n， S n , T a , W， P bなどをはじめとする金属や、 P d O， S n 0, . I n 2 O 3 , P b〇， S b, 03などをはじめとする酸化物や、 H f B" Z r B, , L a Β6 , C e Β6 , ΥΒ4 , G d Β4 などをはじめとする硼化物や、 T i C， Z r C, H f C， T a CT/JP00/00409
2 2
C , S i C , W Cなどをはじめとする炭化物や、 T i N . Z r N， H f Nなどを はじめとする窒化物や、 S i , G eなどをはじめとする半導体や、 力一ボン、 な どがあげられ、 これらの中から適宜選択される。
以上述べたように、 導電性薄膜 1 1 0 4を微粒子膜で形成したが、 そのシート 抵抗値については、 1 0の 3乗から 1 0の 7乗 [オーム ロ] の範囲に含まれる よう設定した。
なお、 導電性薄膜 1 1 0 4と素子電極 1 1 0 2および 1 1 0 3とは、 電気的に 良好に接続されるのが望ましいため、 互いの一部が重なりあうような構造をとつ ている。 その重なり方は、 第 1 8図の例においては、 下から、 基板、 素子電極、 導電性薄膜の順序で積層したが、 場合によっては下から基板、 導電性薄膜、 素子 電極の順序で積層してもさしっかえない。
また、 電子放出部 1 1 0 5は、 導電性薄膜 1 1 0 4の一部に形成された亀裂状 の部分であり、 電気的には周囲の導電性薄膜よりも高抵抗な性質を有している。 亀裂は、 導電性薄膜 1 1 0 4に対して、 後述する通電フォ一ミングの処理を行う ことにより形成する。 亀裂内には、 数オングストロームから数百オングスト口一 ムの粒径の微粒子を配置する場合がある。 なお、 実際の電子放出部の位置や形状 を精密かつ正確に図示するのは困難なため、第 1 8図においては模式的に示した。 また、 薄膜 1 1 1 3は、 炭素もしくは炭素化合物よりなる薄膜で、 電子放出部 1 1 0 5およびその近傍を被覆している。 薄膜 1 1 1 3は、 通電フォーミング処 理後に、 後述する通電活性化の処理を行うことにより形成する。
薄膜 1 1 1 3は、単結晶グラフアイ 卜、多結晶グラフアイ 卜、非晶質カーボン、 のいずれか、 もしくはその混合物であり、 膜厚は 5 0 0 [オングストローム] 以 下とする力 3 0 0 [オングストロ一ム]以下とするのがさらに好ましい。なお、 実際の薄膜 1 1 1 3の位置や形状を精密に図示するのは困難なため、 第 1 8図に おいては模式的に示した。
以上、 好ましい素子の基本構成を述べたが、 実施例においては以下のような素 子を用いた。
すなわち、 基板 1 0 1 1には青扳ガラスを用い、 素子電極 1 1 0 2と 1 1 0 3 には N i薄膜を用いた。 素子電極の厚さ dは 1 0 0 0 [オングス卜ローム]、 電極 間隔 Lは 2 [マイクロメ一夕一] とした。
微粒子膜の主要材料として P dもしくは P d Oを用い、 微粒子膜の厚さは約 1 00 [オングストローム]、 幅 Wは 1 00 [マイクロメ一夕] とした。
次に、 好適な平面型の表面伝導型放出素子の製造方法について説明する。
第 1 9 (a) 〜 （d) 図は、 表面伝導型放出素子の製造工程を説明するための 断面図で、 各部材の表記は第 1 8図と同一である。
1 ) まず、 第 1 9 (a) 図に示すように、 基板 1 0 1 1上に素子電極 1 1 02 および 1 1 03を形成する。
形成するにあたっては、 あらかじめ基板 1 0 1 1を洗剤、 純水、 有機溶剤を用 いて十分に洗浄後、 素子電極の材料を堆積させる。 （堆積する方法としては、 たと えば、 蒸着法やスパッ夕法などの真空成膜技術を用いればよい。） その後、 堆積し た電極材料を、フォ 卜リソグラフィ一'エッチング技術を用いてパ夕一ニングし、
(a) に示した一対の素子電極 （ 1 1 02と 1 1 03) を形成する。
2) 次に、 第 1 9 (b) 図に示すように、 導電性薄膜 1 1 04を形成する。 形成するにあたっては、 まず前記 （a) の基板に有機金属溶液を塗布して乾燥 し、 加熱焼成処理して微粒子膜を成膜した後、 フォ トリソグラフィ一 ' エツチン グにより所定の形状にパターニングする。 ここで、 有機金属溶液とは、 導電性薄 膜に用いる微粒子の材料を主要元素とする有機金属化合物の溶液である。 （具体 的には、 本実施例では主要元素として P dを用いた。 また、 実施例では塗布方法 として、 デイツピング法を用いたが、 それ以外のたとえばスピンナ一法やスプレ 一法を用いてもよい。）
また、 微粒子膜で作られる導電性薄膜の成膜方法としては、 本実施例で用いた 有機金属溶液の塗布による方法以外の、 たとえば真空蒸着法やスパッ夕法、 ある いは化学的気相堆積法などを用いる場合もある。
3 ) 次に、 第 1 9 ( c ) 図に示すように、 フォーミング用電源 1 1 1 0から素 子電極 1 1 0 2と 1 1 03の間に適宜の電圧を印加し、 通電フォーミング処理を 行って、 電子放出部 1 1 05を形成する。
通電フォーミング処理とは、 微粒子膜で作られた導電性薄膜 1 1 04に通電を 行って、 その一部を適宜に破壊、 変形、 もしくは変質せしめ、 電子放出を行うの 0/00409
24
に好適な構造に変化させる処理のことである。 微粒子膜で作られた導電性薄膜の うち電子放出を行うのに好適な構造に変化した部分 （すなわち電子放出部 1 1 0 5) においては、 薄膜に適当な亀裂が形成されている。 なお、 電子放出部 1 1 0 5が形成される前と比較すると、 形成された後は素子電極 1 1 02と 1 1 03の 間で計測される電気抵抗は大幅に増加する。
通電方法をより詳しく説明するために、 第 20図に、 フォーミング用電源 1 1 1 0から印加する適宜の電圧波形の一例を示す。 微粒子膜で作られた導電性薄膜 をフォーミングする場合には、 パルス状の電圧が好ましく、 本実施例の場合には 同図に示したようにパルス幅 T 1の三角波パルスをパルス間隔 T 2で連続的に印 加した。 その際には、 三角波パルスの波高値 Vpf を、 順次昇圧した。 また、 電子 放出部 1 1 05の形成状況をモニタ一するためのモニターパルス Pmを適宜の間 隔で三角波パルスの間に挿入し、 その際に流れる電流を電流計 1 1 1 1で計測し た。
実施例においては、 たとえば 1 0のマイナス 5乗 [ t o r r ] 程度の真空雰囲 気下において、 たとえばパルス幅 T 1を 1 [ミリ秒]、 パルス間隔 T 2を 1 0 [ミ リ秒] とし、 波高値 Vpf を 1パルスごとに 0. 1 [V] ずつ昇圧した。 そして、 三角波を 5パルス印加するたびに 1回の割合で、モニターパルス Pmを挿入した。 フォーミング処理に悪影響を及ぼすことがないように、 モニタ一パルスの電圧 V pmは 0. 1 [V] に設定した。 そして、 素子電極 1 1 02と 1 1 03の間の電気 抵抗が I X 1 0の 6乗 [オーム] になった段階、 すなわちモニタ一パルス印加時 に電流計 1 1 1 1で計測される電流が 1 X 1 0のマイナス 7乗 [A] 以下になつ た段階で、 フォーミング処理にかかわる通電を終了した。
なお、 上記の方法は、 本実施例の表面伝導型放出素子に関する好ましい方法で あり、 たとえば微粒子膜の材料や膜厚、 あるいは素子電極間隔 Lなど表面伝導型 放出素子の設計を変更した場合には、 それに応じて通電の条件を適宜変更するの が望ましい。
4) 次に、 第 1 9 (d) 図に示すように、 活性化用電源 1 1 1 2から素子電極 1 1 02と 1 1 0 3の間に適宜の電圧を印加し、 通電活性化処理を行って、 電子 放出特性の改善を行う。 9
2 5
通電活性化処理とは、 前記通電フォ一ミング処理により形成された電子放出部 1 1 0 5に適宜の条件で通電を行って、 その近傍に炭素もしくは炭素化合物を堆 積せしめる処理のことである。 （図においては、炭素もしくは炭素化合物よりなる 堆積物を部材 1 1 1 3として模式的に示した。）なお、 通電活性化処理を行うこと により、 行う前と比較して、 同じ印加電圧における放出電流を典型的には 1 0 0 倍以上に増加させることができる。
具体的には、 1 0のマイナス 4乗ないし 1 0のマイナス 5乗 [ t o r r ] の範 囲内の真空雰囲気中で、 電圧パルスを定期的に印加することにより、 真空雰囲気 中に存在する有機化合物を起源とする炭素もしくは炭素化合物を堆積させる。 堆 積物 1 1 1 3は、 単結晶グラフアイ ト、 多結晶グラフアイ ト、 非晶質カーボン、 のいずれかか、 もしくはその混合物であり、 膜厚は 5 0 0 [オングストローム] 以下、 より好ましくは 3 0 0 [オングストローム] 以下である。
通電方法をより詳しく説明するために、 第 2 1 ( a ) 図に、 活性化用電源 1 1 1 2から印加する適宜の電圧波形の一例を示す。 本実施例においては、 一定電圧 の矩形波を定期的に印加して通電活性化処理を行ったが、 具体的には、 矩形波の 電圧 V acは 1 4 [ V ]、 パルス幅 T 3は 1 [ミリ秒]、 パルス間隔 T 4は 1 0 [ミ リ秒] とした。 なお、 上述の通電条件は、 本実施例の表面伝導型放出素子に関す る好ましい条件であり、 表面伝導型放出素子の設計を変更した場合には、 それに 応じて条件を適宜変更するのが望ましい。
第 1 9 ( d ) 図に示す 1 1 1 4は該表面伝導型放出素子から放出される放出電 流 I e を捕捉するためのアノード電極で、 直流高電圧電源 1 1 1 5および電流計 1 1 1 6が接続されている。 （なお、 基板 1 0 1 1を、 表示パネルの中に組み込ん でから活性化処理を行う場合には、 表示パネルの蛍光面をアノード電極 1 1 1 4 として用いる。）活性化用電源 1 1 1 2から電圧を印加する間、 電流計 1 1 1 6で 放出電流 I e を計測して通電活性化処理の進行状況をモニタ一し、 活性化用電源 1 1 1 2の動作を制御する。 電流計 1 1 1 6で計測された放出電流 I e の一例を 第 2 1 ( b ) 図に示すが、 活性化電源 1 1 1 2からパルス電圧を印加しはじめる と、 時間の経過とともに放出電流 I e は増加するが、 やがて飽和してほとんど増 加しなくなる。 このように、 放出電流 I e がほぼ飽和した時点で活性化用電源 1 09
2 6
1 1 2からの電圧印加を停止し、 通電活性化処理を終了する。
なお、 上述の通電条件は、 本実施例の表面伝導型放出素子に関する好ましい条 件であり、 表面伝導型放出素子の設計を変更した場合には、 それに応じて条件を 適宜変更するのが望ましい。
以上のようにして、 第 1 9 ( e ) 図に示す平面型の表面伝導型放出素子を製造 した。
(垂直型の表面伝導型放出素子）
次に、 電子放出部もしくはその周辺を微粒子膜から形成した表面伝導型放出素 子のもうひとつの代表的な構成、 すなわち垂直型の表面伝導型放出素子の構成に ついて説明する。
第 2 2図は、 垂直型の基本構成を説明するための模式的な断面図であり、 図中 の 1 0 1 1は基板、 1 2 0 2と 1 2 0 3は素子電極、 1 2 0 6は段差形成部材、 1 2 0 4は微粒子膜を用いた導電性薄膜、 1 2 0 5は通電フォ一ミング処理によ り形成した電子放出部、 1 2 1 3は通電活性化処理により形成した薄膜、である。 垂直型が先に説明した平面型と異なる点は、 素子電極のうちの片方（ 1 2 0 2 ) が段差形成部材 1 2 0 6上に設けられており、 導電性薄膜 1 2 0 4が段差形成部 材 1 2 0 6の側面を被覆している点にある。 したがって、 第 1 8図の平面型にお ける素子電極間隔 Lは、 垂直型においては段差形成部材 1 2 0 6の段差高 L sと して設定される。 なお、 基板 1 0 1 1、 素子電極 1 2 0 2および 1 2 0 3、 微粒 子膜を用いた導電性薄膜 1 2 0 4については、 前記平面型の説明中に列挙した材 料を同様に用いることが可能である。 また、 段差形成部材 1 2 0 6には、 たとえ ば S i O, のような電気的に絶縁性の材料を用いる。
次に、 垂直型の表面伝導型放出素子の製法について説明する。 第 2 3 ( a ) 〜 ( f ) 図は、 製造工程を説明するための断面図であり、 各部材の表記は第 2 2図 と同一である。
1 ) まず、 第 2 3 ( a ) 図に示すように、 基板 1 0 1 1上に素子電極 1 2 0 3 を形成する。
2 ) 次に、 第 2 3 ( b ) 図に示すように、 段差形成部材を形成するための絶緣 層を積層する。 絶縁層は、 たとえば S i O ., をスパッ夕法で積層すればよいが、 00/00409
2 7
たとえば真空蒸着法や印刷法などの他の成膜方法を用いてもよい。
3) 次に、 第 2 3 ( c ) 図に示すように、 絶縁層の iに素子電極 1 2 0 2を形 成する。
4) 次に、 第 2 3 (d) 図に示すように、 絶縁層の一部を、 たとえばエツチン グ法を用いて除去し、 素子電極 1 2 0 3を露出させる。
5) 次に、 第 2 3 (e) 図に示すように、 微粒子膜を用いた導電性薄膜 1 2 0 4を形成する。 形成するには、 前記平面型の場合と同じく、 たとえば塗布法など の成膜技術を用いればよい。
6) 次に、 前記平面型の場合と同じく、 通電フォーミング処理を行い、 電子放 出部を形成する。 （第 1 9 (c) 図を用いて説明した平面型の通電フォーミング処 理と同様の処理を行えばよい。）
7) 次に、 前記平面型の場合と同じく、 通電活性化処理を行い、 電子放出部近 傍に炭素もしくは炭素化合物を堆積させる。 （第 1 9 (d) 図を用いて説明した平 面型の通電活性化処理と同様の処理を行えばよい。）
以上のようにして、 第 2 3 ( f ) 図に示す垂直型の表面伝導型放出素子を製造 した。
(表示装置に用いた表面伝導型放出素子の特性）
以上、 平面型と垂直型の表面伝導型放出素子について素子構成と製法を説明し たが、 次に表示装置に用いた素子の特性について述べる。
第 24図に、 表示装置に用いた素子の、 （放出電流 I e) 対 （素子印加電圧 Vf ) 特性、 および （素子電流 I f ) 対 （素子印加電圧 Vf ) 特性の典型的な例を示す。 なお、 放出電流 I e は素子電流 I f に比べて著しく小さく、 同一尺度で図示する のが困難であるうえ、 これらの特性は素子の大きさや形状等の設計パラメ一夕を 変更することにより変化するものであるため、 2本のグラフは各々任意単位で図 示した。
表示装置に用いた素子は、 放出電流 I e に関して以下に述べる 3つの特性を有 している。
第一に、 ある電圧 （これを閾値電圧 Vth と呼ぶ） 以上の大きさの電圧を素子に 印加すると急激に放出電流 I eが増加するが、 一方、 閾値電圧 Vth未満の電圧で は放出電流 I e はほとんど検出されない。
すなわち、 放出電流 I eに関して、 明確な閾値電圧 V t hを持った非線形素子で ある。
第二に、 放出電流 I e は素子に印加する電圧 V f に依存して変化するため、 電 圧 V f で放出電流 I e の大きさを制御できる。
第三に、 素子に印加する電圧 V f に対して素子から放出される電流 I e の応答 速度が速いため、 電圧 V f を印加する時間の長さによって素子から放出される電 子の電荷量を制御できる。
以上のような特性を有するため、 表面伝導型放出素子を表示装置に好適に用い ることができた。 たとえば多数の素子を表示画面の画素に対応して設けた表示装 置において、 第一の特性を利用すれば、 表示画面を順次走査して表示を行うこと が可能である。 すなわち、 駆動中の素子には所望の発光輝度に応じて閾値電圧 V t h以上の電圧を適宜印加し、非選択状態の素子には閾値電圧 V t h未満の電圧を印 加する。 駆動する素子を順次切り替えてゆくことにより、 表示画面を順次走査し て表示を行うことが可能である。
また、 第二の特性かまたは第三の特性を利用することにより、 発光輝度を制御 することができるため、 階調表示を行うことが可能である。
(多数素子を単純マ卜リクス配線したマルチ電子ビーム源の構造）
次に、 上述の表面伝導型放出素子を基板上に配列して単純マトリクス配線した マルチ電子ビーム源の構造について述べる。
第 1 6図に示すのは、 第 1 5図の表示パネルに用いたマルチ電子ビーム源の平 面図である。 基板上には、 第 1 8図で示したものと同様な表面伝導型放出素子が 配列され、 これらの素子は行方向配線電極 1 0 0 3と列方向配線電極 1 0 0 4に より単純マトリクス状に配線されている。 行方向配線電極 1 0 0 3と列方向配線 電極 1 0 0 4の交差する部分には、電極間に絶縁層（不図示）が形成されており、 電気的な絶縁が保たれている。
第 1 6図の B— B ' に沿った断面を、 第 1 7図に示す。
なお、 このような構造のマルチ電子源は、 あらかじめ基板上に行方向配線電極 1 0 1 3、 列方向配線電極 1 0 1 4、 電極間絶縁層 （不図示）、 および表面伝導型 放出素子の素子電極と導電性薄膜を形成した後、 行方向配線電極 1 0 1 3および 列方向配線電極 1 0 14を介して各素子に給電して通電フォ一ミング処理と通電 活性化処理を行うことにより製造した。
(3) 駆動回路構成 （および駆動方法）
第 2 5図は、 NT S C方式のテレビ信号に基づいてテレビジョン表示を行う為 の駆動回路の概略構成をブロック図で示したものである。 同図中、 表示パネル 1 70 1は前述した表示パネルに相当するもので、 前述した様に製造され、 動作す る。 また、 走査回路 1 702は表示ラインを走査し、 制御回路 1 703は走査回 路へ入力する信号等を生成する。 シフトレジス夕 1 704は 1ライン毎のデータ をシフトし、 ラインメモリ 1 705は、 シフトレジス夕 1 704からの 1ライン 分のデータを変調信号発生器 1 707に入力する。 同期信号分離回路 1 706は NTS C信号から同時信号を分離する。
以下、 第 2 5図の装置各部の機能を詳しく説明する。
まず表示パネル 1 70 1は、端子 D xlないし Dxmおよび端子 Dylないし Dyn、 および高圧端子 Hv を介して外部の電気回路と接続されている。 このうち、 端子 Dxlないし Dxmには、表示パネル 1 70 1内に設けられているマルチ電子ビーム 源、 すなわち m行 n列の行列状にマトリクス配線された冷陰極素子を 1行 （n素 子） ずつ順次駆動してゆく為の走査信号が印加される。 一方、 端子 Dylないし D ynには、 前記走査信号により選択された 1行分の n個の各素子の出力電子ビーム を制御する為の変調信号が印加される。 また、 高圧端子 Hvには、 直流電圧源 Va より、 たとえば 5 [k V] の直流電圧が供給されるが、 これはマルチ電子ビーム 源より出力される電子ビームに蛍光体を励起するのに十分なエネルギーを付与す る為の加速電圧である。
次に、 走査回路 1 702について説明する。 同回路は、 内部に m個のスィッチ ング素子 （図中、 S 1ないし Smで模式的に示されている） を備えるもので、 各 スイッチング素子は、 直流電圧源 Vxの出力電圧もしくは 0 [V] (グランドレべ ル） のいずれか一方を選択し、 表示パネル 1 70 1の端子 Dxlないし Dxmと電気 的に接続するものである。 S 1ないし Smの各スイッチング素子は、 制御回路 1 703が出力する制御信号 Tscanに基づいて動作するものだが、 実際にはたとえ ば F ETのようなスイッチング素子を組合わせる事により容易に構成することが 可能である。 なお、 前記直流電圧源 Vx は、 第 24図に例示した電子放出素子の 特性に基づき走査されていない素子に印加される駆動電圧が電子放出しきい値電 圧 Vth電圧以下となるよう、 一定電圧を出力するよう設定されている。
また、 制御回路 1 7 0 3は、 外部より入力する画像信号に基づいて適切な表示 が行なわれるように各部の動作を整合させる働きをもつものである。 次に説明す る同期信号分離回路 1 7 0 6より送られる同期信号 Tsyncに基づいて、 各部に対 して Tscanおよび Tsft およひ Tmry の各制御信号を発生する。 同期信号分離回 路 1 7 0 6は、 外部から入力される NTS C方式のテレビ信号から、 同期信号成 分と輝度信号成分とを分離する為の回路である。 同期信号分離回路 1 7 06によ り分離された同期信号は、 良く知られるように垂直同期信号と水平同期信号より 成るが、 ここでは説明の便宜上、 Tsync信号として図示した。 一方、 前記テレビ 信号から分離された画像の輝度信号成分を便宜上 DAT A信号と表すが、 同信号 はシフトレジス夕 1 7 04に入力される。
シフトレジス夕 1 7 04は、 時系列的にシリアルに入力される前記 DAT A信 号を、 画像の 1ライン毎にシリアル /パラレル変換するためのもので、 前記制御 回路 1 7 0 3より送られる制御信号 Tsft に基づいて動作する。 すなわち、 制御 信号 Tsft は、 シフトレジス夕 1 7 04のシフトクロックであると言い換えるこ ともできる。 シリアル Zパラレル変換された画像 1ライン分 （電子放出素子 n素 子分の駆動データに相当する） のデ一夕は、 I dlないし I dnの n個の信号として 前記シフトレジス夕 1 7 04より出力される。
ラインメモリ 1 70 5は、 画像 1ライン分の @タを必要時間の間だけ記憶す る為の記憶装置であり、 制御回路 1 7 0 3より送られる制御信号 Tmry にしたが つて適宜 I dl ないし I dnの内容を記憶する。 記憶された内容は、 I ' dl ないし I ' dnとして出力され、 変調信号発生器 1 7 0 7に入力される。
変調信号発生器 1 7 0 7は、前記画像データ I ' dl ないし I ' dnの各々に応じ て、 電子放出素子 1 0 1 5の各々を適切に駆動変調する為の信号源で、 その出力 信号は、端子 Dyl ないし Dynを通じて表示パネル 1 7 0 1内の電子放出素子 1 0 1 5に印加される。 CT/JP00/00409
3 1
第 2 4図を用いて説明したように、 本発明に係わる表面伝導型放出素子は放出 電流 I e に対して以下の基本特性を有している。 すなわち、 電子放出には明確な 閾値電圧 V t h (後述する実施例の表面伝導型放出素子では 8 [ V ] ) があり、 閾値 V t h以上の電圧を印加された時のみ電子放出が生じる。 また、 電子放出閾値 V t h 以上の電圧に対しては、 第 2 4図のグラフのように電圧の変化に応じて放出電流 I e も変化する。 このことから、 本素子にパルス状の電圧を印加する場合、 たと えば電子放出閾値 V t h以下の電圧を印加しても電子放出は生じないが、電子放出 閾値 V t h 以上の電圧を印加する場合には表面伝導型放出素子から電子ビームが 出力される。 その際、 パルスの波高値 Vm を変化させることにより出力電子ビ一 ムの強度を制御することが可能である。 また、 パルスの幅 P w を変化させること により出力される電子ビームの電荷の総量を制御することが可能である。
従って、 入力信号に応じて、 電子放出素子を変調する方式としては、 電圧変調 方式、 パルス幅変調方式等が採用できる。 電圧変調方式を実施するに際しては、 変調信号発生器 1 7 0 7として、 一定長さの電圧パルスを発生し、 入力されるデ 一夕に応じて適宜パルスの波高値を変調するような電圧変調方式の回路を用いる ことができる。 また、 パルス幅変調方式を実施するに際しては、 変調信号発生器 1 7 0 7として、 一定の波高値の電圧パルスを発生し、 入力されるデ一夕に応じ て適宜電圧パルスの幅を変調するようなパルス幅変調方式の回路を用いることが できる。
シフトレジス夕 1 7 0 4やラインメモリ 1 7 0 5は、 デジタル信号式のもので もアナログ信号式のものでも採用できる。 すなわち、 画像信号のシリアル Zパラ レル変換や記憶が所定の速度で行われればよいからである。
デジタル信号式を用いる場合には、 同期信号分離回路 1 7 0 6の出力信号 D A T Aをデジタル信号化する必要があるが、 これには同期信号分離回路 1 7 0 6の 出力部に A Z D変換器を設ければよい。 これに関連してラインメモリ 1 1 5の出 力信号がデジタル信号かアナログ信号かにより、 変調信号発生器に用いられる回 路が若干異なったものとなる。 すなわち、 デジタル信号を用いた電圧変調方式の 場合、 変調信号発生器 1 7 0 7には、 例えば D Z A変換回路を用い、 必要に応じ て増幅回路などを付加する。 パルス幅変調方式の場合、 変調信号発生器 1 7 0 7 には、 例えば高速の発振器および発振器の出力する波数を計数する計数器 （カウ ン夕） および計数器の出力値と前記メモリの出力値を比較する比較器 （コンパレ 一夕） を組み合せた回路を用いる。 必要に応じて、 比較器の出力するパルス幅変 調された変調信号を電子放出素子の駆動電圧にまで電圧増幅するための増幅器を 付加することもできる。
アナログ信号を用いた電圧変調方式の場合、 変調信号発生器 1 7 0 7には、 例 えばオペアンプなどを用いた増幅回路を採用でき、 必要に応じてシフトレベル回 路などを付加することもできる。 パルス幅変調方式の場合には、 例えば、 電圧制 御型発振回路 （VCO) を採用でき、 必要に応じて電子放出素子の駆動電圧まで 電圧増幅するための増幅器を付加することもできる。
このような構成をとりうる本発明の適用可能な画像表示装置においては、 各電 子放出素子に、 容器外端子 Dxl 乃至 Dxm、 Dyl 乃至 Dyn を介して電圧を印加す ることにより、 電子放出が生じる。 高圧端子 Hv を介してメタルバック 1 0 1 9 あるいは透明電極 （不図示） に高圧を印加し、 電子ビームを加速する。 加速され た電子は、 蛍光膜 1 0 1 8に衝突し、 発光が生じて画像が形成される。
ここで述べた画像表示装置の構成は、 本発明を適用可能な画像形成装置の一例 であり、 本発明の思想に基づいて種々の変形が可能である。 入力信号については NTS C方式を挙げたが、 入力信号はこれに限るものではなく、 PAL、 S EC AM方式など他、 これより多数の走査線からなる TV信号 （例えば、 高品位 TV) 方式をも採用できる。
第 2 6図は、 前記説明の表面伝導型放出素子を電子ビーム源として用いたディ スプレイパネルに、 たとえばテレビジョン放送をはじめとする種々の画像情報源 より提供される画像情報を表示できるように構成した多機能表示装置の一例を示 すための図である。
図中 2 1 0 0はディスプレイパネル、 2 1 0 1はディスプレイパネルの駆動回 路、 2 1 0 2はディスプレイコントローラ、 2 1 0 3はマルチプレクサ、 2 1 0 4はデコーダ、 2 1 0 5は入出力インターフェース回路、 2 1 0 6は C Pし1、 2 1 0 7は画像生成回路、 2 1 0 8および 2 1 0 9および 2 1 1 0は画像メモリ一 インターフェース回路、 2 1 1 1は画像入力インターフェース回路、 2 1 1 2お よび 2 1 1 3は TV信号受信回路、 2 1 1 4は入力部である。
(なお、 本表示装置は、 たとえばテレビジョン信号のように映像情報と音声情報 の両方を含む信号を受信する場合には、 当然映像の表示と同時に音声を再生する ものであるが、 本発明の特徴と直接関係しない音声情報の受信、 分離、 再生、 処 理、 記憶などに関する回路やスピーカーなどについては説明を省略する。） 以下、 画像信号の流れに沿って各部の機能を説明してゆく。
まず、 TV信号受信回路 2 1 1 3は、 たとえば電波や空間光通信などのような 無線伝送系を用いて伝送される TV画像信号を受信する為の回路である。 受信す る TV信号の方式は特に限られるものではなく、 たとえば、 NTS C方式、 PA L方式、 S E CAM方式などの諸方式でもよい。 また、 これらよりさらに多数の 走査線よりなる TV信号 （たとえば MUS E方式をはじめとするいわゆる高品位 TV) は、 大面積化ゃ大画素数化に適した前記ディスプレスパネルの利点を生か すのに好適な信号源である。 TV信号受信回路 2 1 1 3で受信された TV信号は、 デコーダ 2 1 04に出力される。
また、 TV信号受信回路 2 1 1 2は、 たとえば同軸ケーブルや光ファイバ一な どのような有線伝送系を用いて伝送される TV画像信号を受信するための回路で ある。 前記 TV信号受信回路 2 1 1 3と同様に、 受信する TV信号の方式は特に 限られるものではなく、 また本回路で受信された TV信号もデコーダ 2 1 04に 出力される。
また、 画像入力インターフェース回路 2 1 1 1は、 たとえば TVカメラや画像 読み取りスキヤナ一などの画像入力装置から供給される画像信号を取り込むため の回路で、 取り込まれた画像信号はデコーダ 2 1 04に出力される。
また、 画像メモリ rン夕ーフェース回路 2 1 1 0は、 ビデオテープレコーダ 一 （以下 VTRと略す） に記憶されている画像信号はデコーダ 2 1 04に出力さ れる。
また、 画像メモリ一^ f ン夕ーフェース回路 2 1 0 9は、 ビデオディスクに記憶 されている画像信号を取り込むための回路で、 取り込まれた画像信号はデコーダ 2 1 04に出力される。
また、 画像メモリーィン夕ーフェース回路 2 1 0 8は、 いわゆる静止画ディス クのように、 静止画像データを記憶している装置から画像信号を取り込むための 回路で、 取り込まれた静止画像データはデコーダ 2 1 0 4に出力される。
また、 入出力インターフェース回路 2 1 0 5は、 本表示装置と、 外部のコンビ ュ一夕もしくはコンピュータネッ トワークもしくはプリン夕一などの出力装置と を接続するための回路である。 画像デ一夕や文字 · 図形情報の入出力を行うのは もちろんのこと、 場合によっては本表示装置の備える C P U 2 1 0 6と外部との 間で制御信号や数値データの入出力などを行うことも可能である。
また、 画像生成回路 2 1 0 7は、 前記入出力インターフェース回路 2 1 0 5を 介して外部から入力される画像デ一夕や文字 ·図形情報や、 あるいは C P U 2 1 0 6より出力される画像データや文字 · 図形情報にもとずき表示用画像デ一夕を 生成するための回路である。 本回路の内部には、 たとえば画像データや文字 ·図 形情報を蓄積するための書き換え可能メモリーや、 文字コードに対応する画像パ 夕一ンが記憶されている読み出し専用メモリ一や、 画像処理を行うためのプロセ ッサ一などをはじめとして画像の生成に必要な回路が組み込まれている。
本回路により生成された表示用画像デ一夕は、 デコーダ 2 1 0 4に出力される 力 場合によっては前記入出力ィン夕ーフェース回路 2 1 0 5を介して外部のコ ンピュー夕ネッ 卜ワークやプリン夕一に出力することも可能である。
また、 C P U 2 1 0 6は、 主として本表示装置の動作制御や、 表示画像の生成 や選択や編集に係わる作業を行う。
たとえば、 マルチプレクサ 2 1 0 3に制御信号を出力し、 ディスプレイパネル に表示する画像信号を適宜選択したり組み合わせたりする。 また、 その際には表 示する画像信号に応じてディスプレイパネルコントローラ 2 1 0 2に対して制御 信号を発生し、 画面表示周波数や走査方法 （たとえばインターレースかノンイン 夕一レースか） や一画面の走査線の数など表示装置の動作を適宜制御する。
また、 前記画像生成回路 2 1 0 7に対して画像データや文字 · 図形情報を直接 出力したり、 あるいは前記入出力ィン夕ーフェース回路 2 1 0 5を介して外部の コンピュータやメモリーをアクセスして画像データや文字'図形情報を入力する。 なお、 C P U 2 1 0 6は、 むろんこれ以外の目的の作業にも係わるものであつ て良い。 たとえば、 パーソナルコンピュータやワードプロセッサなどのように、 情報を生成したり処理する機能に直接係わっても良い。
あるいは、 前述したように入出力インターフェース回路 2 1 0 5を介して外部 のコンピュータネッ トワークと接続し、 たとえば数値計算などの作業を外部機器 と協同して行っても良い。
また、 入力部 2 1 1 4は、 前記 C P U 2 1 0 6に使用者が命令やプログラム、 あるいはデータなどを入力するためのものであり、 たとえばキーポードゃマウス のほか、 ジョイスティック、 バーコードリーダー、 音声認識装置など多様な入力 機器を用いる事が可能である。
また、 デコーダ 2 1 0 4は、 前記 2 1 0 7ないし 2 1 1 3より入力される種々 の画像信号を 3原色信号、 または輝度信号と I信号、 Q信号に逆変換するための 回路である。 なお、 同図中に点線で示すように、 デコーダ 2 1 0 4は内部に画像 メモリーを備えるのが望ましい。これは、たとえば M U S E方式をはじめとして、 逆変換するに際して画像メモリーを必要とするようなテレビ信号を扱うためであ る。 また、 画像メモリ一を備える事により、 静止画の表示が容易になる。 あるい は前記画像生成回路 2 1 0 7および C P U 2 1 0 6と協同して画像の間引き、 補 間、 拡大、 縮小、 合成をはじめとする画像処理や編集が容易に行えるようになる という利点が生まれるからである。
また、 マルチプレクサ 2 1 0 3は、 前記 C P U 2 1 0 6より入力される制御信 号にもとずき表示画像を適宜選択するものである。 すなわち、 マルチプレクサ 2 1 0 3はデコーダ 2 1 0 4から入力される逆変換された画像信号のうちから所望 の画像信号を選択して駆動回路 2 1 0 1に出力する。 その場合には、 一画面表示 時間内で画像信号を切り替えて選択することにより、 いわゆる多画面テレビのよ うに、 一画面を複数の領域に分けて領域によって異なる画像を表示することも可 能である。
また、 ディスプレイパネルコン卜ローラ 2 1 0 2は、 前記 C P U 2 1 0 6より 入力される制御信号にもとずき駆動回路 2 1 0 1 の動作を制御するための回路で める。
まず、 ディスプレイパネルの基本的な動作に係わるものとして、 たとえばディ スプレイパネルの駆動用電源 （図示せず） の動作シーケンスを制御するための信 号を駆動回路 2 1 0 1に対して出力する。
また、 ディスプレイパネルの駆動方法に係わるものとして、 たとえば画面表示 周波数や走査方法 （たとえばインターレースかノンインターレースか） を制御す るための信号を駆動回路 2 1 0 1に対して出力する。
また、 場合によっては表示画像の輝度やコントラストや色調やシャープネスと いった画質の調整に係わる制御信号を駆動回路 2 1 0 1に対して出力する場合も ある。
また、 駆動回路 2 1 0 1は、 ディスプレイパネル 2 1 0 0に印加する駆動信号 を発生するための回路であり、 前記マルチプレクサ 2 1 0 3から入力される画像 信号と、 前記ディスプレイパネルコントローラ 2 1 0 2より入力される制御信号 にもとずいて動作するものである。
以上、 各部の機能を説明したが、 第 2 6図に例示した構成により、 本表示装置 においては多様な画像情報源より入力される画像情報をディスプレイパネル 2 1 0 0に表示する事が可能である。
すなわち、 テレビジョン放送をはじめとする各種の画像信号はデコーダ 2 1 0 4において逆変換された後、 マルチプレクサ 2 1 0 3において適宜選択され、 駆 動回路 2 1 0 1に入力される。 一方、 ディスプレイコントローラ 2 1 0 2は、 表 示する画像信号に応じて駆動回路 2 1 0 1の動作を制御するための制御信号を発 生する。 駆動回路 2 1 0 1は、 上記画像信号と制御信号にもとずいてディスプレ ィパネル 2 1 0 0に駆動信号を印加する。
これにより、 ディスプレイパネル 2 1 0 0において画像が表示される。 これら の一連の動作は、 C P U 2 1 0 6により総括的に制御される。
また、本表示装置においては、前記デコーダ 2 1 0 4に内蔵する画像メモリや、 画像生成回路 2 1 0 7および C P U 2 1 0 6が関与することにより、 単に複数の 画像情報の中から選択したものを表示するだけでなく、 表示する画像情報に対し て、 たとえば拡大、 縮小、 回転、 移動、 エッジ強調、 間引き、 補間、 色変換、 画 像の縦横比変換などをはじめとする画像処理や、 合成、 消去、 接続、 入れ換え、 はめ込みなどをはじめとする画像編集を行う事も可能である。 また、 本実施例の 説明では特に触れなかったが、 上記画像処理や画像編集と同様に、 音声情報に関 しても処理や編集を行なうための専用回路を設けても良い。
したがって、 本表示装置は、 テレビジョン放送の表示機器、 テレビ会議の端末 機器、 静止画像および動画像を扱う画像編集機器、 コンピュータの端末機器、 ヮ 一ドプロセッサをはじめとする事務用端末機器、 ゲーム機などの機能を一台で兼 ね備えることが可能で、 産業用あるいは民生用として極めて応用範囲が広い。 なお、 第 2 6図は、 表面伝導型放出素子を電子ビーム源とするディスプレイパ ネルを用いた表示装置の構成の一例を示したにすぎず、 これのみに限定されるも のでない事は言うまでもない。 たとえば、 第 2 6図の構成要素のうち使用目的上 必要のない機能に係わる回路は省いても差し支えない。 またこれとは逆に、 使用 目的によってはさらに構成要素を追加しても良い。 たとえば、 本表示装置をテレ ビ電話機として応用する場合には、 テレビカメラ、 音声マイク、 照明機、 モデム を含む送受信回路などを構成要素に追加するのが好適である。
本表示装置においては、 とりわけ表面伝導型放出素子を電子ビーム源とするデ イスプレイパネルが容易に薄形化できるため、 表示装置全体の奥行きを小さくす ることが可能である。 それに加えて、 表面伝導型放出素子を電子ビーム源とする ディスプレイパネルは大画面化が容易で輝度が高く視野角特性にも優れるため、 本表示装置は臨場感にあふれ迫力に富んだ画像を視認性良く表示する事が可能で ある。
[実施例 2 ]
本発明の実施例 2について、 実施例 1と違う点のみ説明する。
第 3図及び第 4図はそれぞれ、 本実施例の画像表示装置の断面模式図、 本実施 例のスぺ一サ 1 0 2 0と低抵抗膜 2 1及び接合材 1 0 4 1の位置関係を基板 1 0 1 1面より （第 3図の矢印方向より） 見た図、 であり実施例 1の第 1図及び第 2 図に対応する。
実施例 1と違うのは、 基板 1 0 1 1とスぺーサ 1 0 2 0を固定する接合材 1 0 4 1がないことである。 つまり、 スぺ一サ 1 0 2 0はフェースプレー卜 1 0 1 7 とのみ接合材 1 0 4 1によって固定されていることである。
本実施例においても低抵抗膜 2 1は、 スぺーサ 1 0 2 0の基板 1 0 1 1側の当 接面に完全に含まれる構成になっており、 放電源になりやすい低抵抗膜 2 1への 電界集中が緩和され、 放電耐圧が高くなる。
この構成によれば、 陰極側において放電源になりやすいものの一つである導電 性接合材 1 0 4 1を省くことができるだけでなく、 組立て工程も簡素化できる。 反面、 緩衝材、 充填材として機能していた接合材 1 0 4 1がなくなるため、 フ エースプレー卜 1 0 1 7、基板 1 0 1 1間ギャップや、配線表面の平滑性などに、 より高い精度が要求される。
なおスぺーサ周りの構成は、 上記記載の接合材の機能、 実施例 1に記載の陽極 側の特徴等を踏まえ、 種々選択される。 具体的には、 スぺーサ 1 0 2 0の基板 1 0 1 1側、 フェースプレー卜 1 0 1 7側において、 低抵抗膜 2 1、 接合材 1 0 4 1それぞれの有無が選択される。
スぺ一サ 1020の基板 1011側には、 少なくとも低抵抗膜 21、 接合材 1041のう ちの少なくとも一方を設け、 スぺーザの電位のむらを抑制する効果を与え、 一方 のみを設ける時には、 それが当接面領域に完全に含まれるようにし、 低抵抗膜 21 と接合材 1041 の両方を設ける場合は、 少なくともスぺーザに設けられる電極で ある低抵抗膜 21は当接面領域に完全に含まれるようにする。接合材 1041のみを 設ける場合は、 それがスぺーザの電位のむらを抑制する電極として機能する。 ま たスぺ一サを介して電流を流すことを考慮すると、 フェースプレート 1017 側に おいても低抵抗膜 21もしくは接合材 1041の少なくともいずれかを用いてフエ一 スプレート 1017 の電極 （本実施例ではアノード電極を兼ねるメタルバック） と の電気的接続を良好にするのが好ましい。
[実施例 3 ]
本発明の実施例 3について、 実施例 1と違う点のみ説明する。
第 5図は本実施例の画像表示装置の断面模式図であり、 実施例 1の第 1図に対 応する。
実施例 1と違うのはスぺーザの形であり、 第 5図のように断面が中膨れの 6角 形をしている。
本実施例においても、 低抵抗膜 2 1及び接合材 1 0 4 1は当接面領域に完全に 含まれる位置に設けられている。
本実施例で述べたように、本願発明を適用できるスぺーサの形状は様々である。 例えば、 第 6図に示すように断面形状が上広がりになっているものなどを用いる ことができる。
なお、 上記の条件の範囲でスぺーサの周りの構成 （スぺーサ 1 0 2 0の両側の 低抵抗膜 2 1、 接合材 1 0 4 1それぞれの有無や形成する範囲） は実施例 2で述 ベたのと同様に、 種々選択され得る。
[実施例 4 ]
以上のベた実施例においては、 スぺ一ザの端部に沿って設けられる電極である 低抵抗膜 2 1力 スぺーザの帯電抑制もしくはスぺーザの帯電による電子軌道へ の影響を抑制するための導電性を有する膜である高抵抗膜 1 1の形成前に形成さ れ、 低抵抗膜 2 1が高抵抗膜 1 1の上に形成される例を示した。
しかしながら、 本願発明はその構成に限定されるものではない。 高抵抗膜 1 1 が低抵抗膜 2 1を被覆する構成にしても良い。 その構成を第 7図に示す。 この構 成においてもスぺ一ザの電位のむらを緩和する作用が得られる。 また低抵抗膜 2 1と電子源に設けられる電極である配線 1 0 1 3やフェースプレートに設けられ る加速電極であるメタルバック 1 0 1 9との間に高抵抗膜 1 1が介在しても、 2 1 と電子源に設けられる電極である配線 1 0 1 3やフェースプレートに設けられ る加速電極であるメタルバック 1 0 1 9との間に電気抵抗としては、 高抵抗膜 1 1の膜厚方向の抵抗であるので、 電気的な接続は実現できる。
[実施例 5 ]
第 8 、 9図に示すように、スぺーザの長さが表示領域巾 Aよりも大きい場合は、 低抵抗膜 2 1がスぺ一サ長手方向の端面まで伸びた構成とすることも可能である。 その理由を以下に示す。
低抵抗膜 2 1をスぺーサ長手方向の端面まで f申ばしても低抵抗膜の端部は表示 領域の外側に位置する。 表示領域の外側では、 フェイスプレートからの反射電子 が到達しにくいので放電は生じにくい。 ただし、 表示領域内においては、 実施例 1で述べた第 2図に対応する第 9図に示すように低抵抗膜 2 1はスぺーザの当接 面領域の内側にしている。 これにより表示領域内での放電を抑制している。
すなわち、 本願発明の実施の際には、 スぺーザの上下端部の間に加速電位と電 子源を駆動する電位との差である加速電圧などの高電界 （スぺ一サの端部にある 電極が関わる放電を生じ得る電界） がかかる領域においては、 スぺーサ端部に沿 つて設けられる電極は、 スぺーザの端部における前記電子源側及び Zもしくは電 子源被照射部材 （もしくは加速電極などの制御電極） に向いた面がなす領域より も内側に設けられるのが望ましい。 ただし例えば表示領域外であって、 スぺ一サ の上下に加速電圧が印可されない領域や、 表示領域の内外を問わず、 高電界がか かる領域であっても放電による影響が許容できる範囲であれば、 かならずしも上 記条件を満たす必要はない。
また、 第 1 0、 1 1図に示すように、 フェイスプレート側の低抵抗膜 2 1と電 子源側の低抵抗膜 2 1のいずれか一方のみをスぺ一サの長手方向の端部まで延ば した構成としても良い。
また、 第 1 2図に示すように、 フェースプレー卜側の低抵抗膜 2 1と電子源側 の低抵抗膜 2 1それぞれのスぺ一サ長手方向に沿った長さを、
電子源側の低抵抗膜の長さ 〉 フェースプレート側の低抵抗膜の長さとして もよい。
[実施例 6 ]
本実施例では、 スぺーザの長手方向が電子源の基板の法線方向と概略平行であ る構成を示す。
第 1 3図は柱状絶縁性部材の中心軸を通過する任意の面での断面図である。 スぺーサ 1 0 2 0は、 柱状をなす絶縁性部材 1からなり、 柱状絶縁性部材 1の フェースプレートの内側面、 及び電子源基板の表面 （行方向配線または列方向配 線） に当接する面に低抵抗膜 2 1を成膜し、 かつ絶縁性部材 1表面に高抵抗膜 1 1を成膜した部材からなるものである。
スぺーサ 1 0 2 0は、 行方向配線上に一定の間隔をおいて配置され、 行方向配 線に電気的に接続されている。
ここで、低抵抗膜 2 1は高抵抗膜 1 1を介して行方向配線と電気的に接続され、 またその配置領域は第 1 4図に示すとおりスぺーサ 1 0 2 0の当接面領域に完全 に含まれる構成になっている。
本実施例の構成においては、 低抵抗膜 2 1によりスぺーザの長手方向に電荷を 移動させるものではなく、 スぺーザの電位を均す電極としての低抵抗膜 2 1は、 スぺーサにおける電子源側もしくはフェースプレート側に概略向いた面である当 接面がなす領域の面積の 2 0 %以上に設けられていることが好ましい。
更には、 より安定な電気的コンタク トを得るためには、 5 0 %以上に設けられ ていることがより好ましい。 産業上の利用可能性
以上説明したように本発明によれば、 スぺ一ザの当接面に、 接合材及び低抵抗 層の当接面が全て含まれるので、 低抵抗層への電界集中による放電を防ぐことが できる。
また、 電子源面及び電極面の垂線方向の接合材及び低抵抗層の正射影が、 スぺ 一ザの正射影内にすべて含まれるので、 接合材及び低抵坊膜からの電界放出電子 の直接入射でスぺーザの電子源面近傍が負に帯電することで、 低抵抗層及びスぺ 一ザと電子源面接点近傍の電界が弱められ、 放電を防ぐことができる。

Claims

請求の範囲
1 . 電子放出素子を有する電子源と、 前記電子源と対向して設けられる電子線被 照射部材と、 前記電子源と前記電子線被照射部材との間に配置される導電性を有 するスぺーザとを備える電子線装置において、
前記スぺ一ザの前記電子源側の端部に沿って電極を有しており、 該電極は、 前 記スぺ一ザの端部における前記電子源側に向いた面がなす領域よりも内側に設け られていることを特徴とする電子線装置。
2 . 前記スぺーサは、 前記電子線被照射部材に設けられた電極と電気的に接続さ れる請求項 1に記載の電子線装置。
3 . 電子放出素子を有する電子源と、 前記電子源と対向して設けられ前記電子源 から放出される電子を制御する電位が与えられる制御電極と、 前記電子源と前記 制御電極との間に配置される導電性を有するスぺーザとを備える電子線装置にお いて、
前記スぺーザの前記電子源側の端部に沿って電極を有しており、 該電極は、 前 記スぺーザの端部における前記電子源側に向いた面がなす領域よりも内側に設け られていることを特徴とする電子線装置。
4 . 前記スぺーサは、 前記電子源に設けられた電極と電気的に接続される請求項 1乃至 3いずれかに記載の電子線装置。
5 . 前記スぺーザの前記端部に沿った電極は、 前記スぺーサに設けられる電極で ある請求項 1乃至 4いずれかに記載の電子線装置。
6 . 前記スぺーザの前記端部に沿った電極は、 前記スぺーサを前記電子源側に固 定する接合材である請求項 1乃至 4いずれかに記載の電子線装置。
7 . 電子放出素子を有する電子源と、 前記電子源と対向して設けられる電子線被 照射部材と、 前記電子源と前記電子線被照射部材との間に配置される導電性を有 するスぺーザとを備える電子線装置において、
前記スぺーザの前記電子線被照射部材側の端部に沿って電極を有しており、 該 電極は、 前記スぺーザの端部における前記電子線被照射部材側に向いた面がなす 領域よりも内側に設けられていることを特徴とする電子線装置。
8 . 前記スぺーサは、 前記電子線被照射部材に設けられた電極と電気的に接続さ れる請求項 7に記載の電子線装置。 9 . 電子放出素子を有する電子源と、 前記電子源と対向して設けられ前記電子源 から放出される電子を制御する電位が与えられる制御電極と、 前記電子源と前記 制御電極との間に配置される導電性を有するスぺ一ザとを備える電子線装置にお いて、
前記スぺーザの前記制御電極側の端部に沿って電極を有しており、 該電極は、 前記スぺーザの端部における前記制御電極側に向いた面がなす領域よりも内側に 設けられていることを特徴とする電子線装置。
1 0 . 前記スぺーサは、 前記制御電極と電気的に接続される請求項 9に記載の電
1 1 . 前記スぺーサは、 前記電子源に設けられた電極と電気的に接続される請求 項 7乃至 1 0いずれかに記載の電子線装置。
1 2 . 前記スぺーザの前記端部に沿った電極は、 前記スぺーザに設けられる電極 である請求項 7乃至 1 1いずれかに記載の電子線装置。
1 3 . 前記スぺーサの前記端部に沿った電極は、 前記スぺーサを前記電子線被照 射部材側に固定する接合材である請求項 7もしくは 8に記載の電子線装置。
1 4 . 前記スぺーザの前記端部に沿った電極は、 前記スぺーサを前記制御電極側 に固定する接合材である請求項 9もしくは 1 0に記載の電子線装置。
1 5 . 前記スぺーサは、 導電性膜を有するものであり、 該導電性膜は、 前記スぺ —ザの端部に沿った電極と電気的に接続される請求項 1乃至 1 4いずれかに記載 の電子線装置。
1 6 . 前記スぺ一サは、 導電性膜を有するものであり、 該導電性膜は、 前記スぺ 一ザの端部に沿った電極と接するものである請求項 1乃至 1 5いずれかに記載の 電子線装置。
1 7 . 前記導電性膜は、 前記スぺーザの端部に沿った電極と積層されるものであ る請求項 1 5もしくは 1 6に記載の電子線装置。 1 8 . 前記導電性膜は、 前記スぺーサを構成する母.材上に設けられたものである 請求項 1 5乃至 1 7いずれかに記載の電子線装置。
1 9 . 前記電子源は前記電子放出素子を複数有する請求項 1乃至 1 8いずれかに 記載の電子線装置。
2 0 . 前記複数の電子放出素子は、 複数の行方向配線と該行方向配線と交わる方 向に伸びる複数の列方向配線によりマ卜リックス状に配線されている請求項 1 9 に記載の電子線装置。 2 1 . 前記電子放出素子が冷陰極素子である請求項 1乃至 2 0いずれかに記載の
2 2 . 請求項 1乃至 2 1いずれかに記載の電子線装置において、 前記電子放出素 子が放出する電子が照射される夕ーゲッ 卜を備え、 該夕ーゲッ 卜に電子が照射さ れることにより画像が形成されることを特徴とする画像形成装置。
2 3 . 前記夕一ゲッ卜が蛍光体である請求項 2 2に記載の画像形成装置。
PCT/JP2000/000409 1999-01-28 2000-01-27 Dispositif a faisceau d'electrons WO2000045415A1 (fr)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR10-2001-7009581A KR100435018B1 (ko) 1999-01-28 2000-01-27 전자빔 장치
JP2000596584A JP3548533B2 (ja) 1999-01-28 2000-01-27 電子線装置
EP00901927A EP1152452B1 (en) 1999-01-28 2000-01-27 Electron beam device
DE60045761T DE60045761D1 (de) 1999-01-28 2000-01-27 Elektronenstrahlgerät
US09/722,702 US6534911B1 (en) 1999-01-28 2000-11-28 Electron beam device
US10/173,603 US6946786B2 (en) 1999-01-28 2002-06-19 Electron beam device with spacer

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2028499 1999-01-28
JP11/20284 1999-01-28

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US09/722,702 Continuation US6534911B1 (en) 1999-01-28 2000-11-28 Electron beam device

Publications (1)

Publication Number Publication Date
WO2000045415A1 true WO2000045415A1 (fr) 2000-08-03

Family

ID=12022881

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2000/000409 WO2000045415A1 (fr) 1999-01-28 2000-01-27 Dispositif a faisceau d'electrons

Country Status (6)

Country Link
US (2) US6534911B1 (ja)
EP (1) EP1152452B1 (ja)
JP (1) JP3548533B2 (ja)
KR (1) KR100435018B1 (ja)
DE (1) DE60045761D1 (ja)
WO (1) WO2000045415A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002075253A (ja) * 2000-08-30 2002-03-15 Kyocera Corp 平面型ディスプレイ用正面板およびそれを用いた平面型ディスプレイ
JP2006196451A (ja) * 2004-12-15 2006-07-27 Canon Inc 画像形成装置

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3747154B2 (ja) 1999-12-28 2006-02-22 キヤノン株式会社 画像形成装置
JP2004146153A (ja) 2002-10-23 2004-05-20 Canon Inc 電子線装置
TWI220263B (en) * 2003-05-06 2004-08-11 Ind Tech Res Inst FED having grid plate with spacers structure and fabrication method thereof
US7138758B2 (en) * 2003-05-15 2006-11-21 Canon Kabushiki Kaisha Image forming apparatus having a high-resistance coated spacer in electrical contact with wirings components at predetermined intervals
EP1484782A3 (en) * 2003-06-06 2009-04-22 Canon Kabushiki Kaisha Electron beam apparatus, and method for manufacturing a spacer used for the same
US7459841B2 (en) * 2004-01-22 2008-12-02 Canon Kabushiki Kaisha Electron beam apparatus, display apparatus, television apparatus, and spacer
US7429821B2 (en) * 2004-06-01 2008-09-30 Canon Kabushiki Kaisha Image display apparatus
JP3927972B2 (ja) * 2004-06-29 2007-06-13 キヤノン株式会社 画像形成装置
US7193562B2 (en) 2004-11-22 2007-03-20 Ruckus Wireless, Inc. Circuit board having a peripheral antenna apparatus with selectable antenna elements
US8031129B2 (en) 2004-08-18 2011-10-04 Ruckus Wireless, Inc. Dual band dual polarization antenna array
US7880683B2 (en) 2004-08-18 2011-02-01 Ruckus Wireless, Inc. Antennas with polarization diversity
JP3774724B2 (ja) 2004-08-19 2006-05-17 キヤノン株式会社 発光体基板および画像表示装置、並びに該画像表示装置を用いた情報表示再生装置
JP4475646B2 (ja) * 2004-08-27 2010-06-09 キヤノン株式会社 画像表示装置
US7358912B1 (en) 2005-06-24 2008-04-15 Ruckus Wireless, Inc. Coverage antenna apparatus with selectable horizontal and vertical polarization elements
US7893882B2 (en) 2007-01-08 2011-02-22 Ruckus Wireless, Inc. Pattern shaping of RF emission patterns
KR20060095317A (ko) * 2005-02-28 2006-08-31 삼성에스디아이 주식회사 전자 방출 소자
US7686994B2 (en) * 2005-03-02 2010-03-30 Cabot Microelectronics Corporation Method of preparing a conductive film
KR20070044579A (ko) * 2005-10-25 2007-04-30 삼성에스디아이 주식회사 스페이서 및 이를 구비한 전자 방출 표시 디바이스
KR20070044586A (ko) * 2005-10-25 2007-04-30 삼성에스디아이 주식회사 스페이서 및 이를 구비한 전자 방출 표시 디바이스
KR20070046537A (ko) * 2005-10-31 2007-05-03 삼성에스디아이 주식회사 전자 방출 표시 디바이스
KR20070046666A (ko) 2005-10-31 2007-05-03 삼성에스디아이 주식회사 스페이서 및 이를 구비한 전자 방출 표시 디바이스
US7795615B2 (en) * 2005-11-08 2010-09-14 Infineon Technologies Ag Capacitor integrated in a structure surrounding a die
US7755269B2 (en) * 2006-01-06 2010-07-13 Hitachi Displays, Ltd. Spacer and image display panel using the same
JP2007294131A (ja) * 2006-04-21 2007-11-08 Hitachi Displays Ltd 自発光型表示装置
JP5590830B2 (ja) 2008-08-11 2014-09-17 キヤノン株式会社 発光体基板及びこれを用いた画像表示装置
US8698675B2 (en) 2009-05-12 2014-04-15 Ruckus Wireless, Inc. Mountable antenna elements for dual band antenna
US9407012B2 (en) 2010-09-21 2016-08-02 Ruckus Wireless, Inc. Antenna with dual polarization and mountable antenna elements
US9095134B2 (en) 2010-09-22 2015-08-04 Ecolab Usa Inc. Antimicrobial compositions containing cationic active ingredients and quaternary sugar derived surfactants
US8756668B2 (en) 2012-02-09 2014-06-17 Ruckus Wireless, Inc. Dynamic PSK for hotspots
US9634403B2 (en) 2012-02-14 2017-04-25 Ruckus Wireless, Inc. Radio frequency emission pattern shaping
US10186750B2 (en) 2012-02-14 2019-01-22 Arris Enterprises Llc Radio frequency antenna array with spacing element
US9092610B2 (en) 2012-04-04 2015-07-28 Ruckus Wireless, Inc. Key assignment for a brand
US9570799B2 (en) 2012-09-07 2017-02-14 Ruckus Wireless, Inc. Multiband monopole antenna apparatus with ground plane aperture
US20150272124A1 (en) 2014-03-25 2015-10-01 Ecolab Usa Inc. Antimicrobial compositions containing cationic active ingredients
US9956153B2 (en) 2014-08-01 2018-05-01 Ecolab Usa Inc. Antimicrobial foaming compositions containing cationic active ingredients

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0725420A2 (en) * 1995-02-03 1996-08-07 Canon Kabushiki Kaisha Electron-beam generating apparatus and image forming apparatus using electron-beam generating apparatus
EP0739029A2 (en) 1995-04-21 1996-10-23 Canon Kabushiki Kaisha Image forming apparatus
WO1998002899A1 (en) 1996-07-17 1998-01-22 Candescent Technologies Corporation Spacer locator design for three-dimensional focusing structures in a flat panel display
JPH1074474A (ja) * 1996-08-30 1998-03-17 Futaba Corp 表示管用衝立及び蛍光表示管
JP2000113805A (ja) * 1998-10-07 2000-04-21 Canon Inc 画像形成装置

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3439520A1 (de) 1984-10-29 1986-04-30 Henkel KGaA, 4000 Düsseldorf Pumpfaehige hochkonzentrierte waessrige pasten vor alkalisalzen alpha-sulfonierter fettsaeurealkylester und verfahren zu ihrer herstellung
WO1986003331A1 (en) 1984-11-20 1986-06-05 Matsushita Electric Industrial Co., Ltd. Electron gun of picture display device
JPS61124031A (ja) 1984-11-20 1986-06-11 Matsushita Electric Ind Co Ltd 画像表示装置の電子銃
US4904895A (en) 1987-05-06 1990-02-27 Canon Kabushiki Kaisha Electron emission device
US5066883A (en) 1987-07-15 1991-11-19 Canon Kabushiki Kaisha Electron-emitting device with electron-emitting region insulated from electrodes
JPS6431332A (en) 1987-07-28 1989-02-01 Canon Kk Electron beam generating apparatus and its driving method
JPH02257551A (ja) 1989-03-30 1990-10-18 Canon Inc 画像形成装置
JP2967288B2 (ja) 1990-05-23 1999-10-25 キヤノン株式会社 マルチ電子ビーム源及びこれを用いた画像表示装置
US5682085A (en) 1990-05-23 1997-10-28 Canon Kabushiki Kaisha Multi-electron beam source and image display device using the same
US5532548A (en) 1992-04-10 1996-07-02 Silicon Video Corporation Field forming electrodes on high voltage spacers
US5742117A (en) 1992-04-10 1998-04-21 Candescent Technologies Corporation Metallized high voltage spacers
US5905335A (en) 1995-02-03 1999-05-18 Canon Kabushiki Kaisha Electron generation using a fluorescent element and image forming using such electron generation
JPH0922649A (ja) * 1995-07-07 1997-01-21 Canon Inc 電子線発生装置およびその製造方法および画像形成装置およびその製造方法
DE69730195T2 (de) * 1996-12-25 2005-07-28 Canon K.K. Bilderzeugungsgerät
JP3195290B2 (ja) * 1997-03-31 2001-08-06 キヤノン株式会社 画像形成装置
JP3187367B2 (ja) * 1997-03-31 2001-07-11 キヤノン株式会社 電子装置及びそれを用いた画像形成装置
JP3302298B2 (ja) * 1997-06-18 2002-07-15 キヤノン株式会社 画像形成装置と画像表示装置
US6506087B1 (en) * 1998-05-01 2003-01-14 Canon Kabushiki Kaisha Method and manufacturing an image forming apparatus having improved spacers
JP3088102B1 (ja) 1998-05-01 2000-09-18 キヤノン株式会社 電子源及び画像形成装置の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0725420A2 (en) * 1995-02-03 1996-08-07 Canon Kabushiki Kaisha Electron-beam generating apparatus and image forming apparatus using electron-beam generating apparatus
EP0739029A2 (en) 1995-04-21 1996-10-23 Canon Kabushiki Kaisha Image forming apparatus
WO1998002899A1 (en) 1996-07-17 1998-01-22 Candescent Technologies Corporation Spacer locator design for three-dimensional focusing structures in a flat panel display
JPH1074474A (ja) * 1996-08-30 1998-03-17 Futaba Corp 表示管用衝立及び蛍光表示管
JP2000113805A (ja) * 1998-10-07 2000-04-21 Canon Inc 画像形成装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP1152452A4

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002075253A (ja) * 2000-08-30 2002-03-15 Kyocera Corp 平面型ディスプレイ用正面板およびそれを用いた平面型ディスプレイ
JP2006196451A (ja) * 2004-12-15 2006-07-27 Canon Inc 画像形成装置

Also Published As

Publication number Publication date
US6534911B1 (en) 2003-03-18
JP3548533B2 (ja) 2004-07-28
KR20010101872A (ko) 2001-11-15
US6946786B2 (en) 2005-09-20
EP1152452B1 (en) 2011-03-23
EP1152452A1 (en) 2001-11-07
DE60045761D1 (de) 2011-05-05
EP1152452A4 (en) 2007-06-20
KR100435018B1 (ko) 2004-06-09
US20020158571A1 (en) 2002-10-31

Similar Documents

Publication Publication Date Title
JP3548533B2 (ja) 電子線装置
JP3073491B2 (ja) 電子線装置とこれを用いた画像形成装置及び電子線装置で用いる部材の製造方法
JP3305166B2 (ja) 電子線装置
JP3305252B2 (ja) 画像形成装置
JP3302293B2 (ja) 画像形成装置
JP2000235831A (ja) 電子線発生装置および画像形成装置
JP3652159B2 (ja) 画像形成装置
JP3581586B2 (ja) スペーサの製造方法及び電子線装置の製造方法
JP2000113804A (ja) 画像表示装置及びそのスペーサの製造方法
JP2000243319A (ja) 画像形成装置
JP2000285829A (ja) 画像形成装置
JP2000113997A (ja) 帯電防止膜、部材、この部材を用いた電子線装置、画像形成装置
JP3230729B2 (ja) 電子線装置とその電子源及びそれを用いた画像形成装置
JPH11339696A (ja) 画像形成装置
JP3554312B2 (ja) 電子線装置
JP2000251709A (ja) 画像形成装置
JP2000113805A (ja) 画像形成装置
JP2000243330A (ja) 画像形成装置
JPH1116519A (ja) 電子線装置および画像形成装置
JP2000208072A (ja) 画像形成装置
JP2000098968A (ja) 画像形成方法及び装置
JP2001282178A (ja) 画像形成装置
JP2000149768A (ja) 電子線装置および画像形成装置
JPH09265925A (ja) 画像形成装置
JP2000208032A (ja) 電子線装置

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): JP KR US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LU MC NL PT SE

121 Ep: the epo has been informed by wipo that ep was designated in this application
DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)
WWE Wipo information: entry into national phase

Ref document number: 2000901927

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 1020017009581

Country of ref document: KR

WWP Wipo information: published in national office

Ref document number: 2000901927

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 1020017009581

Country of ref document: KR

WWG Wipo information: grant in national office

Ref document number: 1020017009581

Country of ref document: KR