[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

TWI834644B - 攝像元件及電子機器 - Google Patents

攝像元件及電子機器 Download PDF

Info

Publication number
TWI834644B
TWI834644B TW108109097A TW108109097A TWI834644B TW I834644 B TWI834644 B TW I834644B TW 108109097 A TW108109097 A TW 108109097A TW 108109097 A TW108109097 A TW 108109097A TW I834644 B TWI834644 B TW I834644B
Authority
TW
Taiwan
Prior art keywords
region
pixel
photoelectric conversion
substrate
imaging element
Prior art date
Application number
TW108109097A
Other languages
English (en)
Other versions
TW202005070A (zh
Inventor
內田哲彌
Original Assignee
日商索尼半導體解決方案公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商索尼半導體解決方案公司 filed Critical 日商索尼半導體解決方案公司
Publication of TW202005070A publication Critical patent/TW202005070A/zh
Application granted granted Critical
Publication of TWI834644B publication Critical patent/TWI834644B/zh

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14641—Electronic components shared by two or more pixel-elements, e.g. one amplifier shared by two pixel elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H01L27/14607—Geometry of the photosensitive area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H01L27/14614—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor having a special gate structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

本發明係關於一種能夠減小FD容量之攝像元件及電子機器。 本發明之攝像元件具備：基板；第1像素，其設置於基板且包含第1光電轉換區域；第2像素，其在第1光電轉換區域附近，設置於基板且包含第2光電轉換區域；溝渠，其在第1光電轉換區域與第2光電轉換區域之間且設置於基板；第1區域，其包含於第1像素；第2區域，其包含於第2像素；及第3區域，其與第1區域、第2區域、及溝渠相接。本發明例如可應用於CMOS圖像感測器。

Description

攝像元件及電子機器
本發明係關於一種攝像元件及電子機器，例如係關於一種在由複數個像素共有地利用特定之電晶體時應用且較佳之攝像元件及電子機器。
先前，設置於攝像裝置之CMOS(Complementary Metal Oxide Semiconductor，互補式金屬氧化物半導體)圖像感測器就每一像素具備光電二極體及電晶體等元件。又，作為CMOS圖像感測器，也有針對具備電性分離在各像素之間相鄰之像素之DTI(Deep Trench Isolation，深溝渠隔離)之構成的提案。
因設置DTI，而在由複數個像素共有特定之電晶體時，必須就各像素設置FD(浮動擴散)區域，且以配線電性連接複數個FD區域。因藉由以配線連接FD區域而配線長變長，而FD容量有可能變大。若FD容量變大則轉換效率降低，輸出信號變小，而S/N有可能惡化。
在專利文獻1中曾提案藉由形成電性連接於相鄰像素之FD區域之兩者之接點，而使FD區域電性導通，抑制FD容量之增大。 [先前技術文獻] [專利文獻]
[專利文獻１]美國專利申請案公開第2017/0200763號說明書
[發明所欲解決之問題]
根據專利文獻1，為了連接相鄰像素之FD區域，抑制接觸電阻之上升，且以便即便產生接點之對準偏離也無妨，而必須較大地形成接點，或較大地形成FD區域。
根據專利文獻1，減小接點或FD區域有其界限。較理想為減小FD容量，進一步提高轉換效率，而進一步提高S/N。
本發明係鑒於如上述之狀況而完成者，係能夠提高S/N者。 [解決問題之技術手段]
本發明之一態樣之攝像元件具備：基板；第1像素，其設置於前述基板且包含第1光電轉換區域；第2像素，其在前述第1光電轉換區域附近，設置於前述基板且包含第2光電轉換區域；溝渠，其在前述第1光電轉換區域與前述第2光電轉換區域之間且設置於前述基板；第1區域，其包含於前述第1像素；第2區域，其包含於前述第2像素；及第3區域，其與前述第1區域、前述第2區域、及前述溝渠相接。
本發明之一態樣之電子機器包含攝像元件，且該攝像元件具備：基板；第1像素，其設置於前述基板且包含第1光電轉換區域；第2像素，其在前述第1光電轉換區域附近，設置於前述基板且包含第2光電轉換區域；溝渠，其在前述第1光電轉換區域與前述第2光電轉換區域之間且設置於前述基板；第1區域，其包含於前述第1像素；第2區域，其包含於前述第2像素；及第3區域，其與前述第1區域、前述第2區域、及前述溝渠相接。
在本發明之一態樣之攝像元件中具備：基板；第1像素，其設置於基板且包含第1光電轉換區域；第2像素，其在第1光電轉換區域附近，設置於基板且包含第2光電轉換區域；溝渠，其在第1光電轉換區域與第2光電轉換區域之間且設置於基板；第1區域，其包含於第1像素；第2區域，其包含於第2像素；及第3區域，其與第1區域、第2區域、及溝渠相接。
在本發明之一態樣之電子機器中包含有前述攝像元件。 [發明之效果]
根據本發明之一態樣能夠提高S/N。
此外，不一定限定於此處所記載之效果，只要係在本發明中所記載之任一效果皆可為本發明之效果。
以下，針對用於實施本發明之形態(以下稱為實施形態)進行說明。
由於本發明能夠應用於攝像裝置，故此處舉出將本發明應用於攝像裝置之情形為例進行說明。此外，此處舉出攝像裝置為例繼續說明，但本發明並不限定於對攝像裝置之應用，可對於數位靜態相機或視訊攝影機等攝像裝置、行動電話等具有攝像功能之行動終端裝置、將攝像裝置用於圖像讀取部之影印機等將攝像裝置用於圖像擷取入部(光電轉換部)之所有電子機器應用。此外，也有將搭載於電子機器之模組狀之形態、亦即相機模組作為攝像裝置之情形。
圖1係顯示作為本發明之電子機器之一例之攝像裝置之構成例的方塊圖。如圖1所示，攝像裝置10具有：包含透鏡群11等之光學系統、攝像元件12、作為照相機信號處理部之DSP電路13、圖框記憶體14、顯示部15、記錄部16、操作系統17、及電源系統18等。
而且，為DSP電路13、圖框記憶體14、顯示部15、記錄部16、操作系統17、及電源系統18經由匯流排線19相互連接之構成。CPU 20控制攝像裝置10內之各部。
透鏡群11擷取入來自被攝體之入射光(像光)並在攝像元件12之攝像面上成像。攝像元件12將藉由透鏡群11而在攝像面上成像之入射光之光量以像素單位轉換為電氣信號並作為像素信號輸出。作為該攝像元件12可利用以下說明之包含像素之攝像元件(圖像感測器)。
顯示部15包含液晶顯示部或有機EL(electro luminescence，電致發光)顯示部等面板型顯示部，顯示由攝像元件12拍攝之動畫或靜畫。記錄部16將由攝像元件12拍攝之動畫或靜畫記錄於HDD(Hard Disk Drive，硬碟機)或記憶體卡等記錄媒體。
操作系統17在使用者之操作下針對本攝像裝置具有之各種功能發出操作指令。電源系統18將成為DSP電路13、圖框記憶體14、顯示部15、記錄部16、及操作系統17之動作電源之各種電源對該等供給對象適宜供給。
＜攝像元件之構成＞ 圖2係顯示攝像元件12之構成例之方塊圖。攝像元件12可採用CMOS(Complementary Metal Oxide Semiconductor，互補式金屬氧化物半導體)圖像感測器。
攝像元件12構成為包含：像素陣列部41、垂直驅動部42、行處理部43、水平驅動部44、及系統控制部45。像素陣列部41、垂直驅動部42、行處理部43、水平驅動部44、及系統控制部45形成於未圖示之半導體基板(晶片)上。
在像素陣列部41呈行列狀二維配置有具有產生相應於入射光量之電荷量之光電荷並蓄積於內部之光電轉換元件的單位像素(例如圖3之像素50)。此外，以下，也有將相應於入射光量之電荷量之光電荷簡單地記述為「電荷」，將單位像素簡單地記述為「像素」之情形。
在像素陣列部41進而相對於行列狀之像素排列就每一列沿圖之左右方向(像素列之像素之排列方向)形成像素驅動線46，就每一行沿圖之上下方向(像素行之像素之排列方向)形成垂直信號線47。像素驅動線46之一端連接於與垂直驅動部42之各列對應之輸出端。
攝像元件12更具備信號處理部48及資料儲存部49。針對信號處理部48及資料儲存部49，既可由設置於與攝像元件12不同之基板之外部信號處理部、例如DSP(Digital Signal Processor，數位信號處理器)或軟體進行處理，也可搭載於與攝像元件12相同之基板上。
垂直驅動部42係由移位暫存器及位址解碼器等構成，且所有像素同時或以列單位等驅動像素陣列部41之各像素的像素驅動部。該垂直驅動部42針對其具體的構成省略圖示，但為具有讀出掃描系統、排除掃描系統、或批次排除、批次傳送之構成。
讀出掃描系統為了自單位像素讀出信號，而以列單位依序選擇掃描像素陣列部41之單位像素。在列驅動(滾動快門動作)之情形下，針對排除，相對於由讀出掃描系統進行讀出掃描之讀出列，較該讀出掃描提前快門速度之時間份額進行排除掃描。又，在全域曝光(全域快門動作)之情形下，較批次傳送提前快門速度之時間份額進行批次排除。
藉由該排除而自讀出列之單位像素之光電轉換元件排除不必要之電荷(被重置)。而且，藉由不必要之電荷之排除(重置)而進行所謂之電子快門動作。此處，所謂電子快門動作係意味著捨棄光電轉換元件之光電荷而重新開始曝光(開始光電荷之蓄積)之動作。
藉由讀出掃描系統之讀出動作而讀出之信號係與在緊接其前之讀出動作或電子快門動作以後入射之光量對應者。在列驅動之情形下，自緊接在前之讀出動作之讀出時序或電子快門動作之排除時序至此次之讀出動作之讀出時序之期間為單位像素中之光電荷之蓄積期間(曝光期間)。在全域曝光之情形下，自批次排除至批次傳送之期間為蓄積期間(曝光期間)。
自由垂直驅動部42選擇掃描之像素行之各單位像素輸出之像素信號經由垂直信號線47各者朝行處理部43被供給。行處理部43就像素陣列部41之每一像素行對於自選擇列之各單位像素經由垂直信號線47輸出之像素信號進行特定之信號處理且暫時保持信號處理後之像素信號。
具體而言，行處理部43作為信號處理至少進行雜訊去除處理、例如CDS(Correlated Double Sampling，相關二次取樣)處理。藉由該行處理部43之相關二次取樣，而去除重置雜訊或放大電晶體之臨限值偏差等像素固有之固定模式雜訊。此外，使行處理部43除具有雜訊去除處理以外，例如也可具有AD(類比-數位)轉換功能，以數位信號輸出信號位準。
水平驅動部44係由移位暫存器及位址解碼器等構成，依次選擇與行處理部43之像素行對應之單位電路。藉由該水平驅動部44之選擇掃描，而由行處理部43進行完信號處理之像素信號依次朝信號處理部48被輸出。
系統控制部45係由產生各種時序信號之時序產生器等構成，基於由時序產生器產生之各種時序信號進行垂直驅動部42、行處理部43、及水平驅動部44等之驅動控制。
信號處理部48至少具有加算處理功能，對於自行處理部43輸出之像素信號進行加算處理等各種信號處理。資料儲存部49於在信號處理部48之信號處理之際暫時儲存該處理所需之資料。
＜像素陣列部之像素配置＞ ＜第1實施形態之像素之構成例＞ 圖3係顯示呈行列狀配置於像素陣列部41之單位像素50之配置例之圖。以第1實施形態之像素50為像素50a繼續說明。
在像素陣列部41中呈行列狀配置有複數個單位像素50a。在圖3中例示配置於像素陣列部41之4×4之16個像素50a。此處舉出2個像素共有之情形為例進行說明。如參照圖4所後述般，在2個像素中，採用共有重置電晶體、放大電晶體、選擇電晶體且共有FD(浮動擴散)之構成。
在圖3中，在縱向配置之2個像素50a被設為共有像素。在縱向配置之像素50a-1與像素50a-2設為共有像素。同樣地，在縱向配置之像素50a-3與像素50a-4、像素50a-5與像素50a-6、像素50a-7與像素50a-8、像素50a-9與像素50a-10、像素50a-11與像素50a-12、像素50a-13與像素50a-14、像素50a-15與像素50a-16分別被設為共有像素。
此外，在無須對像素50a-1至50a-16逐個區別時，簡單地記述為像素50a。其他部分也同樣地記述。
圖4係被共有之2個像素之平面圖，圖5係2個像素共有時之電路圖。以下說明之像素50係舉出為背面照射型之情形為例進行說明，但對於表面照射型也可應用本發明。又，以下之說明係一例，可配合成品而適宜地變更。例如，以下之說明係舉出由被共有之2個像素共有1個選擇電晶體之情形為例繼續說明，但可適宜地進行在大尺寸類型等中採用具備2個選擇電晶體之構成等變更，對於變更後之構成也可應用本發明。
在圖4中，圖示在縱向配置之像素50a-1及像素50a-2而繼續說明。圖4中，1個四角形表示1個像素50a。像素50a包含光電二極體(PD)71，以包圍PD 71之方式配置有貫通DTI(Deep Trench Isolation，深溝渠隔離)82。貫通DTI 82在相鄰之像素50a間以在深度方向貫通Si基板70(圖6)之形狀形成。
在像素50a-1之表面側形成有傳送電晶體90-1、FD(浮動擴散)91-1、重置電晶體92、放大電晶體93-1、轉換效率切換電晶體95、及GND(接地)接點96-1。在像素50a-2之表面側形成有傳送電晶體90-2、FD 91-2、選擇電晶體94、及GND接點96-2。
重置電晶體92、放大電晶體93、選擇電晶體94、轉換效率切換電晶體95採用由像素50a-1與像素50b-1共有之構成。又，放大電晶體93係由配置於像素50a-1之放大電晶體93-1、及配置於像素50a-2之放大電晶體93-2構成。
由於藉由採用由2個像素50a共有複數個電晶體之構成，而能夠減少應該配置於1個像素內之電晶體之個數，故能夠增大配置1個電晶體之區域。藉由較大地構成電晶體而獲得減少雜訊等之效果。
再者，如圖3所示，藉由由配置於像素50a-1之放大電晶體93-1及配置於像素50a-2之放大電晶體93-2構成放大電晶體93，而能夠對放大電晶體93分配更大之區域，從而可減少雜訊。
像素50a-1之FD 91-1與像素50a-2之FD 91-2構成為由形成於貫通DTI 82之一部分之連接部97連接，作為1個FD 91而發揮功能。
FD配線98連接於放大電晶體93-1、放大電晶體93-2、及轉換效率切換電晶體95。又，FD配線98之一部分形成於貫通DTI 82上。
參照圖5，PD 71產生且蓄積相應於接收之光量之電荷(信號電荷)。PD 71之陽極端子被接地，且陰極端子經由傳送電晶體90連接於FD 91。
傳送電晶體90在藉由傳送信號TR被導通時讀出由PD 71產生之電荷並朝FD 91傳送。
FD 91保持自PD 71讀出之電荷。重置電晶體92在藉由重置信號RST被導通時，藉由朝汲極(定電壓源Vdd)排出蓄積於FD 91之電荷而重置FD 91之電位。轉換效率切換電晶體95構成為若被設為導通則與FD 91電性耦合，而FD 91之浮動擴散區域擴大，FD 91之容量增大，而降低轉換效率。
放大電晶體93輸出相應於FD 91之電位之像素信號。亦即，放大電晶體93構成經由垂直信號線47連接之作為定電流源之負載MOS(未圖示)及源極隨耦器電路，顯示相應於蓄積於FD 91之電荷之位準之像素信號自放大電晶體93經由選擇電晶體94及垂直信號線47朝行處理部43(圖2)被輸出。
選擇電晶體94在藉由選擇信號SEL選擇像素31時被導通，經由垂直信號線47對行處理部43輸出像素31之像素信號。傳送傳送信號TR、選擇信號SEL、及重置信號RST之各信號線對應於圖2之像素驅動線46。
像素50a可如以上般構成，但並不限定於此構成，也可採用其他構成。
＜像素50a之剖面之構成＞ 圖6係像素50a之垂直方向之剖視圖，係與圖4中之線段A-A’之位置對應者。像素50a具有作為形成於Si基板70之內部之各像素之光電轉換元件之PD 71。在PD 71之光入射側(圖中在下側且為背面側)形成有P型區域72，在該P型區域72之更下層形成有平坦化膜73。將該P型區域72與平坦化膜73之邊界設為背面Si界面75。
在平坦化膜73形成有遮光膜74。遮光膜74係為了防止光朝相鄰之像素之漏入而設置，形成於相鄰之PD 71之間。遮光膜74例如包含W(鎢)等金屬材。
在平坦化膜73上且在Si基板70之背面側形成有使入射光朝PD 71集光之OCL(晶載透鏡)(未圖示)。OCL可由無機材料形成，例如可利用SiN、SiO、SiOxNy(其中，0＜x≦1、0＜y≦1)。
雖然在圖6中未圖示，但也可採用在OCL上接著有蓋玻璃或樹脂等之透明板之構成。又，雖然在圖6中未圖示，但可採用在OCL與平坦化膜73之間形成有彩色濾光器層之構成。又，該彩色濾光器層可構成為就每一像素設置有複數個彩色濾光器，各彩色濾光器之顏色例如依照拜耳排列而排列。
在PD 71之光入射側之相反側(圖中在上側且為表面側)形成有主動區域(P井)77。在主動區域77也存在形成有分離像素電晶體等之元件分離區域(以下稱為STI(Shallow Trench Isolation，淺溝渠隔離)78)的區域。在Si基板70之表面側(圖式上側)且在主動區域77上形成有配線層(未圖示)，在該配線層形成有複數個電晶體。
在像素50a間形成有溝渠。將該溝渠記述為貫通DTI(Deep Trench Isolation，深溝渠隔離)。該貫通DTI 82在相鄰之像素50a間以在深度方向(圖中為縱向，自表面朝背面之方向)貫穿Si基板70之形狀形成。貫通DTI 82也作為像素間之遮光壁而發揮功能以使相鄰之像素50a不必要之光不會洩漏。
在PD 71與貫通DTI 82之間，自貫通DTI 82側朝向PD 71依次形成有P型固相擴散層83及N型固相擴散層84。P型固相擴散層83係沿貫通DTI 82形成直至與Si基板70之背面Si界面75相接。N型固相擴散層84係沿貫通DTI 82形成直至與Si基板70之P型區域72相接。
此外，所謂固相擴散層係指將藉由雜質摻雜形成之P型層與N型層，利用後述之製造方法形成之層，但在本發明中不限定於固相擴散之製造方法，可在貫通DTI 82與PD 71之間分別設置由離子植入等其他製造方法產生之P型層與N型層。又，實施形態之PD 71係由N型區域構成。光電轉換在該等N型區域之一部分或全部進行。
又，所謂N型係意味著對於Si基板70摻雜作為N型而發揮作用之雜質。此處，由於Si基板70係矽(Si)，故對於矽摻雜成為N型之雜質之區域為N型區域。同樣地，所謂P型係意味著對於Si基板70摻雜作為P型而發揮作用之雜質。
P型固相擴散層83係直至與背面Si界面75相接為止地形成，但N型固相擴散層84與背面Si界面75不相接，在N型固相擴散層84與背面Si界面75之間設置有間隔。
根據如以上之構成，P型固相擴散層83與N型固相擴散層84之PN接合區域形成強電場區域，保持在PD 71產生之電荷。根據如以上之構成，沿貫通DTI 82形成之P型固相擴散層83與N型固相擴散層84形成強電場區域，可保持在PD 71產生之電荷。
假設沿貫通DTI 82形成N型固相擴散層84直至與Si基板70之背面Si界面75相接為止，則在作為光之入射面側之Si基板70之背面Si界面75與N型固相擴散層84相接之部分產生之電荷流入PD 71而暗特性惡化，例如有可能產生白點，或產生暗電流。
然而，在圖6所示之像素50a中，採用N型固相擴散層84與Si基板70之背面Si界面75不相接之構成，且形成為沿貫通DTI 82與Si基板70之P型區域72相接。藉由採用如上述之構成，而可防止電荷流入PD 71而暗特性惡化。
又，圖6所示之像素50a在貫通DTI 82之內壁形成有包含SiO2之側壁膜85，在其內側埋入包含多晶矽之填充材86。側壁膜85形成為至少在側面及上表面包圍填充材86。
第1實施形態之像素50a採用如在背面側設置有P型區域72，PD 71及N型固相擴散層84在背面Si界面75附近不存在之構成。藉此，能夠防止在背面Si界面75附近產生之電荷流入PD 71而暗特性惡化。
此外，針對貫通DTI 82，可採用SiN而取代側壁膜85所採用之SiO2。又，可採用摻雜多晶矽而取代填充材86所採用之多晶矽。在填充有摻雜多晶矽時，或當在填充有多晶矽後摻雜有N型雜質或P型雜質時，若對其施加負偏壓，則可進一步改善貫通DTI 82之側壁之暗特性。
圖7係像素50a之垂直方向之剖視圖，係與圖4中之線段B-B’之位置對應者。基本的構成由於與圖6所示之構成同樣，故關於同樣之部分省略說明。
在圖4中之線段B-B’之位置像素50a之垂直方向之剖面中，存在傳送電晶體90(傳送電晶體90之閘極)之點、及存在FD 91之點與圖4中之線段A-A’之位置之像素50a之垂直方向之剖面不同。
在Si基板70之表面側(圖式上側)且在主動區域77上形成有配線層(未圖示)，在該配線層形成有複數個電晶體。在圖7中顯示形成有傳送電晶體90之例。
傳送電晶體(閘極)90係由縱型電晶體形成。亦即，傳送電晶體(閘極)90開口有縱型電晶體溝渠，在其形成有用於自PD 71讀出電荷之傳送閘極(TG)90。
此外，在傳送電晶體90等電晶體形成有與配線層內之配線連接之接點，但在圖6中未圖示。在其他剖視圖中亦然，接點在未圖示下進行說明。
在傳送電晶體90(傳送閘極90)與主動區域77相接之部分成膜有SiO2膜99。在與傳送電晶體90相鄰之區域形成有FD 91。在圖7中，於在左側圖示之像素50a-1之傳送電晶體90-1之右側形成有FD 91-1。又，在圖7中，於在右側圖示之像素50a-2之傳送電晶體90-2之左側形成有FD 91-2。
在FD 91-1與FD 91-2之間形成有連接部97。該連接部97形成於貫通DTI 82上(貫通DTI 82內)。在像素50a-1與像素50a-2之間，如參照圖4、圖6所說明般，形成有貫通DTI 82。局部去除位於貫通DTI 82之上部之側壁膜85，而在該去除之部分形成連接部97。
在連接部97以長方體形成時，底面與側面之4個面中之2個面與側壁膜85(SiO2膜)相接。又，連接部97之側面之4個面中之2個面與FD 91相接。而且，連接部97之上表面與FD配線98之接點相接。
連接部97係由例如多晶矽形成。又，連接部97設為與FD 91相同之半導體區域。例如，在FD 91為N型半導體區域時，連接部97也由N型半導體區域形成。或，在FD 91為P型半導體區域時，連接部97也由P型半導體區域形成。此處，舉出FD 91與連接部97由N型半導體區域形成之情形為例繼續說明。
FD 91-1、連接部97、及FD 91-2形成為連續之N+擴散層。換言之，構成為FD 91-1與連接部97為導通之狀態，且FD 91-2與連接部97為導通之狀態，其結果為，構成為FD 91-1與FD 91-2為導通之狀態。
因而，FD 91-1、連接部97、及FD 91-2作為1個N+擴散層存在，可視為1個FD 91來處理。此FD 91係由像素50a-1及像素50a-2共有。
在連接部97連接有FD配線98(作為FD配線98之一部分之接點)。該FD配線98係如參照圖4所說明般與放大電晶體93之閘極連接。構成為由傳送電晶體90自PD 71讀出之電荷經由FD 91、FD配線98流動至配線層(未圖示)，而放大電晶體93之閘極電位變動。
此處，參照圖8，針對FD 91與連接部97之位置關係加以說明。圖8A係以圖7所示之連接部97之部分為中心之放大圖。如上述般，連接部97在FD 91-1與FD 91-2之間，形成於側壁膜85上。又，連接部97之上表面(圖中為上側之面，光入射面側之相反側之面)、FD 91-1之上表面、及FD 91-2之上表面係以成為同一面之方式分別形成。此外，此處，以FD 91-1之上表面、及FD 91-2之上表面形成為同一面繼續說明，但可以不同之高度形成。且，如在製造時等於非意圖下高度不同之情形也在本發明之應用範圍內。
將自連接部97之上表面至下表面之長度設為深度a，將自FD 91之上表面至下表面之長度設為深度b。以連接部97之深度a短(淺)於FD 91之深度b之方式形成連接部97。在將FD 91之深度b設為100%時，以連接部97之深度a例如在50至80%之範圍內之方式形成連接部97。
在連接部97之深度a較FD 91之深度b之50%更淺地形成時，FD配線98之接點有可能穿過連接部97。又，FD配線98之接點與連接部97相接之部分變短，而無法良好地進行電荷自FD 91之讀出之可能性變高。因而，此處，作為一例，連接部97之深度a設為FD 91之深度b之50%以上。
此外，若能夠形成連接部97與FD配線98之接點以消除此擔憂，則連接部97之深度a可較FD 91之深度b之50%更淺地形成。
又，在連接部97之深度a較FD 91之深度b之80%更深地形成時，電荷自連接部97朝主動區域77洩漏之可能性變高。例如，若連接部97之深度a較FD 91之深度b更深地形成(以100%以上之深度形成)，則存在連接部97與主動區域77相接之部分，自該部分產生洩漏之可能性為高。
為了防止此洩漏，此處，作為一例，連接部97之深度a設為FD 91之深度b之80%以下。
此外，若能夠形成連接部97與FD配線98之接點以消除此擔憂，則連接部97之深度a可較FD 91之深度b之80%更深地形成。
連接部97也可如圖8A所示般形成為底面為直線形狀，但也可如圖8B所示般形成為底面為圓弧形狀。圖8B所示之連接部97形成為底面為圓弧形狀，該圓弧之外側係由側壁膜85包圍且與主動區域77不相接。
如圖8B所示，在連接部97之底面為圓弧形狀時，連接部97之深度c可定義為自連接部97之上表面至底面之最深之位置之長度。在如上述般定義時，以連接部97之深度c例如在50至100%之範圍內之方式形成連接部97。
連接部97之深度a形成為FD 91之深度b之50%以上係與上述之情形相同，以便維持與FD配線98之接點之確實的連接。由於即便連接部97之深度c較FD 91之深度b之100%程度更深地形成，仍能夠如圖8B所示形成為連接部97之前端部分與主動區域77不相接，故能夠防止電荷自連接部97朝主動區域77洩漏。
如圖8B所示，藉由連接部97之底面以圓弧形狀形成，而可較深地形成連接部97。
在以下之說明中，如圖8A所示，例示連接部97之上表面與下表面均以直線形狀形成之情形繼續說明。
由於連接部97之側面之4個面中之2個面與FD 91相接，故連接部97之側面位於N+區域內。又，連接部97之側面之4個面中之2個面與側壁膜85相接。且，連接部97之底面與側壁膜85相接。
如此，由於連接部97在與FD 91及側壁膜85(例如SiO2)相接之狀態下被包圍，故無關於空乏層，均不會引起由界面能級引起之FD 81之洩漏之增大。
可採用將FD配線98之接點連接於連接部97之構成。作為第4實施形態，參照圖13說明之像素50d由於採用將FD配線98之接點連接於FD 91之構成，故必須較大地形成FD 91之區域，且接點與傳送電晶體90形成為相離以使接點與傳送電晶體90不相接。
在第1實施形態之像素50a中，藉由採用將FD配線98之接點連接於連接部97之構成，而能夠在至少相離FD 91份額之位置形成接點與傳送電晶體90。
因而，與採用將FD配線98之接點連接於FD 91之構成之情形相比，能夠減小FD 91之區域。即便採用形成連接部97，而連接FD 91-1、連接部97、及FD 91-2之構成，其結果為，仍能夠減小FD區域，而可提高轉換效率。
＜關於連接部之製造＞ 針對像素50a之製造、尤其是連接部97之製造，參照圖9加以說明。
在步驟S11中，在Si基板70開口有貫通DTI 82。Si基板70上之形成貫通DTI 82之位置以外係被由SiN膜111與SiO2膜112構成之硬遮罩覆蓋。而後，藉由進行乾式蝕刻，而在未由硬遮罩覆蓋之Si基板70之部分形成有在垂直方向被開口至特定之深度之槽。
其次，在將包含作為N型雜質之P(磷)之SiO2膜成膜於經開口之槽之內側後進行熱處理，而使P(磷)自SiO2膜朝Si基板70側摻雜(稱為固相擴散)。
其次，藉由在去除在開口之槽之內側成膜之包含P(磷)之SiO2膜後，再次進行熱處理，使P(磷)擴散至Si基板70之內部，而形成與當前之槽之形狀自對準之N型固相擴散層84。
其次，藉由在將包含作為P型雜質之B(硼)之SiO2膜成膜於槽之內側後進行熱處理，將B(硼)自SiO2膜朝Si基板70側固相擴散，而形成有與槽之形狀自對準之P型固相擴散層83。
之後，去除在槽之內壁成膜之包含B(硼)之SiO2膜。如此，準備形成有成為貫通DTI 82之溝渠、P型固相擴散層83、及N型固相擴散層84之Si基板70。
在步驟S12中，將包含SiO2之側壁膜85成膜於經開口之槽之內壁，填充多晶矽而形成貫通DTI 82。
在步驟S13中，藉由微影術及蝕刻而蝕刻欲形成連接部97之部位之側壁膜85，此時蝕刻SiO2。
在步驟S14中，在全面堆積多晶矽97’。
在步驟S15中，回蝕多晶矽97’，而形成如以多晶矽填埋溝渠之上部之形狀。
在步驟S16中，去除SiN(矽氮化膜)111及SiO2膜112，形成包含縱型溝渠之成為傳送電晶體90之閘極之部分之溝渠。在形成溝渠後，再次將SiO2膜99成膜。在成膜後形成傳送電晶體90。
在形成成為傳送電晶體90之閘極之部分後，藉由隔著該閘極對成為FD 91之部分進行雜質之植入，而形成N+擴散層。且，此時，藉由對位於溝渠上部之多晶矽也進行雜質植入，而多晶矽也被摻雜為N型。如此，形成有FD 91及連接部97。
在形成有成為FD 91之N+擴散層時，進行雜質植入以將N+擴散層之底部形成於較多晶矽之底部更深之位置。在形成連接部97後，在該連接部97之部分，此時為在N+多晶矽上形成有FD配線98之接點。
經由如以上之步驟製造具有連接部97之像素50a。
如此，第1實施形態之像素50a藉由以連接部97連接相鄰之像素50a之FD 91，而可將相鄰之像素50a之FD 91設為電性導通之狀態。因而，FD 91與FD配線98之接點之接觸部可設置一處，而無須就每一像素50a設置。因而，能夠減小FD 91之區域(FD擴散層)。其結果為，可抑制FD容量，可提高轉換效率，而可改善S/N。
＜第2實施形態之像素之構成例＞ 圖10係顯示第2實施形態之像素50b之構成例之圖。由於圖10所示之像素50b之基本的構成與圖4所示之像素50a同樣，故對同樣之部分賦予同樣之符號，且省略說明。
圖10所示之像素50b之FD 91b之大小較圖4所示之像素50a之FD 91(以下，像素50a之FD 91記述為FD 91a)更小地構成之點不同。
再次參照圖4所示之像素50a，像素50a之FD 91a之寬度(圖中為橫向之長度)較連接部97更長地形成。圖10所示之像素50b之FD 91b之寬度與連接部97相同程度地形成。
如圖10所示，FD 91b與連接部97相接之部分可以相同程度之大小形成。
在第2實施形態之像素50b中亦然，與第1實施形態之像素50a相同地，藉由以連接部97連接相鄰之像素50b之FD 91b，而可將相鄰之像素50b之FD 91b設為電性導通之狀態。又，可在連接部97設置FD配線98之接點之接觸部。
因而，能夠減小FD 91之區域(FD擴散層)，其結果為，可抑制FD容量，可提高轉換效率，而可改善S/N。
＜第3實施形態之像素之構成例＞ 圖11係顯示第3實施形態之像素50c之構成例之圖。由於圖11所示之像素50c之基本的構成與圖4所示之像素50a同樣，故對同樣之部分賦予同樣之符號，且省略說明。
圖11所示之像素50c之傳送電晶體90之閘極形成於主動區域77上，圖4所示之像素50a之傳送電晶體90之閘極形成於STI 78上之點不同。
在圖11所示之像素50c之平面圖中，主動區域77c-1位於傳送電晶體90-1之周圍，STI 78位於該主動區域77c-1之外側。相同地，主動區域77c-2位於傳送電晶體90-2之周圍，STI 78位於該主動區域77c-2之外側。
若以剖視圖顯示其則如圖12般。在圖12A與圖12B中，為了進行比較而顯示第1實施形態之像素50a之傳送電晶體90(以下記述為傳送電晶體90a)附近之平面圖與剖視圖。
圖12A係像素50a之傳送電晶體90a附近之平面圖，圖12B係與圖12A中之線段c-c’之位置對應之傳送電晶體90a附近之剖視圖。
如圖12A所示，與傳送電晶體90a之FD 91相接之部分以外與STI 78a相接。在剖面中觀察，如圖12B所示，以傳送電晶體90a之兩端位於STI 78a上之方式形成有傳送電晶體90a。
圖12C係像素50c之傳送電晶體90c附近之平面圖，圖12D係與圖12C中之線段d-d’之位置對應之傳送電晶體90c附近之視圖。
如圖12C所示，與傳送電晶體90c之FD 91相接之部分以外與主動區域77c相接。在剖面中觀察，如圖12D所示，以傳送電晶體90c位於主動區域77c上之方式，形成有傳送電晶體90c，且以與STI 78c不相接之狀態形成。
如此，傳送電晶體90c既可構成為形成於STI 78上，也可構成為形成於主動區域77上。
再次參照圖11，顯示圖11所示之像素50c之FD 91應用第2實施形態之FD 91b，FD 91b與連接部97相接之部分以與連接部97相同程度之大小形成之情形。
在第3實施形態中，可應用第1實施形態之FD 91a，FD 91a與連接部97相接之部分較連接部97更大地形成。亦即，第3實施形態可採用與第1實施形態或第2實施形態組合之構成。
在第3實施形態之像素50c中亦然，與第1實施形態之像素50a相同地，藉由以連接部97連接相鄰之像素50c之FD 91，而可將相鄰之像素50c之FD 91設為電性導通之狀態，可在該連接部97設置FD配線98之接點之接觸部。
因而，能夠減小FD 91之區域(FD擴散層)，其結果為，可抑制FD容量，可提高轉換效率，而可改善S/N。
＜第4實施形態之像素之構成例＞ 圖13係顯示第4實施形態之像素50d之構成例之圖。由於圖13所示之像素50d之基本的構成與圖4所示之像素50a相同，故對同樣之部分賦予同樣之符號，且省略說明。
圖13所示之像素50d之FD配線98d連接於FD 91d，圖4所示之像素50a之FD配線98連接於連接部97之點不同。
在圖13所示之像素50d之平面圖中，FD配線98d連接於像素50d-2之FD 91d-2。又，FD 91d-2由於連接有FD配線98d，故與未連接FD 98d之FD 91d-1相比更大地形成。
如像素50d般，也可構成為將FD配線98d連接於FD 91d。
在第4實施形態之像素50d中亦然，與第1實施形態之像素50a相同地，藉由以連接部97連接相鄰之像素50d之FD 91d，而可將相鄰之像素50d之FD 91d設為電性導通之狀態。
又，由於可就每一像素50d設置FD配線98之接點之接觸部，故與就每一像素50d設置FD配線98之接點之接觸部之情形相比，能夠減小FD 91之區域(FD擴散層)。其結果為，可抑制FD容量，可提高轉換效率，而可改善S/N。
又，如此，FD配線98之連接部位既可為連接部97，也可為FD 91，而能夠提高配線之設計自由度。
＜第5實施形態之像素之構成例＞ 圖14係顯示第5實施形態之像素50e之構成例之圖。由於圖14所示之像素50e之基本的構成與圖4所示之像素50a同樣，故對同樣之部分賦予同樣之符號，且省略說明。
舉出上述之第1至第4實施形態之像素50a至50d利用連接部97連接FD 91之情形為例進行了說明。再者，作為第5實施形態之像素50e，針對連接GND區域之情形進行說明。
在圖14所示之像素50e-1形成有GND區域201-1，在像素50e-2形成有GND區域201-2。該GND區域201可形成為P+擴散層。在連接該GND區域201-1與GND區域201-2之區域形成有GND接點96e。
GND接點96e與連接部97相同地在貫通DTI 82上，且形成於像素50e-1與像素50e-2之間。GND接點96e與GND區域201相同地可形成為P+擴散層。
又，GND接點96e係與連接部97相同地由多晶矽形成，可在將GND區域201形成為P+擴散層時藉由植入成為P+之雜質而形成。
藉由如像素50e般構成，而無需就每一像素50e形成GND接點96。因而，可較大地形成配置於像素50e之電晶體，或較多地配置電晶體。
圖14所示之像素50e例示了與第1實施形態之像素50a(圖4)組合之例，但也可與第2至第4實施形態之像素50b至50d組合。
如此，在本發明中，可採用以形成於溝渠上之連接部97連接FD 91，或以形成於溝渠上之GND接點96連接GND區域201之構成。
換言之，藉由採用以形成於溝渠上之區域連接相鄰之像素50之FD 91及GND區域201之特定之區域彼此之構成，而能夠將特定之區域視為1個區域來處理。
又，特定之區域彼此係同一雜質區域，形成於溝渠上之區域也與特定之區域為同一雜質區域。又，特定之區域藉由以形成於溝渠上之區域連接而成為相同電位之區域，可以形成於溝渠上之區域連接欲設為此相同電位之區域之區域彼此。
＜第6實施形態之像素之構成例＞ 圖15係顯示第6實施形態之像素50f之構成例之圖。由於圖15所示之像素50f之基本的構成與圖4所示之像素50a同樣，故對同樣之部分賦予同樣之符號，且省略說明。
圖15所示之像素50f之連接部97f較圖4所示之像素50a之連接部97更大地形成之點不同。
參照圖16所示之像素50f之剖視圖。連接部97f形成於貫通DTI 82上之點與圖7所示之第1實施形態之像素50a之連接部97相同。
另一方面，相對於圖7所示之像素50a之連接部97整體形成於Si基板70內，而圖16所示之像素50f之連接部97f一部分形成於Si基板70，另一部分形成於Si基板70上(未圖示之配線層內)之點不同。
且，連接部97f係以與傳送電晶體90之閘極相同之高度(圖16中為上下方向)形成。連接部97f在形成於埋入型之部分與FD 91f-1及FD 91f-2分別相接，且在形成於Si基板70上之非埋入型之部分也與FD 91f-1及FD 91f-2分別相接。
換言之，連接部97f在FD 91f之側面相接且與FD 91f之上表面也相接。亦即，此時，連接部97f與FD 91f以2個面相接。
參照圖15之平面圖，連接部97f形成為有與FD 91f-1重疊之部分，且形成為有與FD 91f-2也重疊之部分。亦即，連接部97f較像素50a之連接部97(圖4)更大地形成。藉由如上述般較大地構成連接部97f，而即便產生對準偏離，連接部97f與FD 91f仍可構成為相接。
＜關於連接部之製造＞ 針對像素50f之製造、尤其是連接部97f之製造，參照圖17加以說明。
在步驟S51中，準備形成有成為貫通DTI 82之溝渠、P型固相擴散層83、及N型固相擴散層84之Si基板70。由於該步驟S51係與步驟S11(圖9)同樣之步驟，故省略其說明。
在步驟S52中，在包含溝渠內之Si基板70之全面堆積SiO2及多晶矽，並進行回蝕。之後，再次在全面堆積SiO2，並進行回蝕。根據該步驟，溝渠之內部成為積層(填充)有SiO2層及多晶矽層之狀態。SiO2層係成為側壁膜85之部分，多晶矽層係成為填充材86之部分。
之後，去除SiN膜，為了在溝渠之周圍(貫通DTI 82之周圍)且在Si基板70之表面形成成為FD 91之一部分之N+擴散層，而例如離子植入磷。此時，也可進行對於成為PD 71之部分等之離子植入。在離子植入後，藉由蝕刻成為傳送電晶體90之閘極之縱型電晶體部之部分而形成，在去除SiO2膜後，將全面閘極氧化。
在步驟S53中，藉由微影術及蝕刻，而以僅將欲形成連接部97f之部分開口之方式將抗蝕劑151成膜，並去除欲形成連接部97f之部分之SiO2膜。
在步驟S54中，在去除抗蝕劑151後，摻雜有磷之多晶矽152包含溝渠之內部而在Si基板70之全面堆積。
在步驟S55中，藉由微影術及乾式蝕刻而將所堆積之多晶矽152圖案化。藉由被圖案化，而形成係成為傳送電晶體90之閘極之部分，且包含縱型電晶體之部分。且，也形成連接部97f。如此，在第6實施形態之像素50f中，同時形成傳送電晶體90之閘極、及連接部97f。
在步驟S56中，為了在位於傳送電晶體90之閘極附近之Si基板70內、亦即在成為FD 91之部分(與在步驟S52形成之FD 91之一部分對準而成為FD 91之部分)形成N+擴散層，而進行例如磷之離子植入。之後，在為摻雜有磷之多晶矽152且為連接部97之部分形成有FD配線79之接點。
經由如以上之步驟製造具有連接部97f之像素50f。
在第6實施形態之像素50f中亦然，與第1實施形態之像素50a相同地，藉由以連接部97f連接相鄰之像素50f之FD 91f，而可將相鄰之像素50f之FD 91f設為電性導通之狀態。又，可在該連接部97f設置FD配線98f之接點之接觸部。
因而，能夠減小FD 91f之區域(FD擴散層)，其結果為，可抑制FD容量，可提高轉換效率，而可改善S/N。
此外，也可對於第6實施形態之像素50f應用第5實施形態，採用以形成於貫通DTI 82上之GND接點連接分別形成於像素50f-1及像素50f-2之GND區域之構成。
＜第7實施形態之像素之構成例＞ 圖18至圖20係顯示第7實施形態之像素50g之構成例之圖。舉出上述之第1至第6實施形態之像素50為2個像素共有之情形為例進行了說明，但本發明並不限定於2個像素共有，在由2個以上之像素共有電晶體等之情形下也可應用。
作為第7實施形態，舉出4個像素共有之情形為例進行說明。圖18係呈行列狀配置於像素陣列部41之單位像素50之配置例，且係顯示4個像素共有時之配置例之圖。
在像素陣列部41中呈行列狀配置有複數個單位像素50g。在圖18中例示配置於像素陣列部41之4×4之16個像素50g。如參照圖19所後述般，採用在4個像素中共有重置電晶體、放大電晶體、選擇電晶體且共有FD之構成。
在圖18中，在縱向配置之2個像素50g與在橫向配置之2個像素50g之合計4個像素50g被設為共有像素。以2×2配置之像素50g-1、像素50g-2、像素50g-3、及像素50g-4被設為共有像素。相同地，以2×2配置之像素50g-5、像素50g-6、像素50g-7、及像素50g-8被設為共有像素。
相同地，以2×2配置之像素50g-9、像素50g-10、像素50g-11、及像素50g-12被設為共有像素。相同地，以2×2配置之像素50g-13、像素50g-14、像素50g-15、及像素50g-16被設為共有像素。
此外，在無須對像素50g-1至50g-16逐個區別時，簡單地記述為像素50g。其他部分也同樣地記述。
圖19係被共有之4個像素之平面圖。在圖19中，作為在縱向及橫向配置之2×2之4個像素係圖示像素50g-1至50g-4而繼續說明。由於基本的構成與圖3所示之2個像素共有時之像素50a同樣，故同樣之部分適宜地省略說明。
在圖19中，1個四角形表示1個像素50g。像素50g包含光電二極體(PD)71，以包圍PD 71之方式配置有貫通DTI 82。
在像素50g-1之表面側形成有傳送電晶體90g-1、FD 91g-1、重置電晶體92g、及GND接點96g-1。在像素50g-2之表面側形成有傳送電晶體90g-2、FD 91g-2、選擇電晶體94g、及GND接點96g-2。
在像素50g-3之表面側形成有傳送電晶體90g-3、FD 91g-3、放大電晶體93g-1、及GND接點96g-3。在像素50g-4之表面側形成有傳送電晶體90g-4、FD 91g-4、放大電晶體93g-2、及GND接點96g-4。
重置電晶體92g、放大電晶體93g、選擇電晶體94g採用由像素50g-1至50g-4共有之構成。又，放大電晶體93g係由配置於像素50g-3之放大電晶體93g-1、及配置於像素50g-4之放大電晶體93g-2構成。
由於藉由採用以4個像素50g共有複數個電晶體之構成，而能夠減少應該配置於1個像素內之電晶體之個數，故能夠增大配置1個電晶體之區域。藉由較大地構成電晶體而獲得減少雜訊等之效果。
再者，如圖19所示，藉由由配置於2個像素之放大電晶體93g-1及放大電晶體93g-2構成放大電晶體93g，而能夠對放大電晶體93g分配更大之區域，從而可進一步減少雜訊。
像素50g-1之FD 91g-1、像素50g-2之FD 91g-2、像素50g-3之FD 91g-3、像素50g-4之FD 91g-4構成為由形成於貫通DTI 82之一部分之連接部97g連接，作為1個FD 91g而發揮功能。在該連接部97g連接有FD配線98g。
FD配線98g也連接於重置電晶體92g、放大電晶體93g-1、放大電晶體93g-2。又，FD配線98g之一部分形成於貫通DTI 82上。
圖20係像素50g之垂直方向之剖視圖，且係與圖19中之線段A-A’之位置對應者。由於像素50g之剖面之構成與圖7所示之像素50a之剖面之構成同樣，故省略詳細之說明。
在與傳送電晶體90g(傳送閘極90g)相鄰之區域形成有FD 91g。在圖20中，於在左側圖示之像素50g-1之傳送電晶體90g-1之右側形成有FD 91g-1，在圖20中，於在右側圖示之像素50g-4之傳送電晶體90g-4之左側形成有FD 91g-4。
在FD 91g-1與FD 91g-4之間形成有連接部97g。該連接部97g在貫通DTI 82上且形成於Si基板70內。在像素50g-1與像素50g-4之間，如參照圖18、圖19所說明般，形成有貫通DTI 82。局部去除位於貫通DTI 82之上部之側壁膜85，而在該去除之部分形成連接部97g。
連接部97g係由例如多晶矽形成。又，連接部97g設為與FD 91g相同之半導體區域。例如，在FD 91g為N型半導體區域時，連接部97g也由N型半導體區域形成。
FD 91g-1、連接部97g、及FD 91g-4形成為連續之N+擴散層。換言之，由於FD 91g-1與連接部97g為導通之狀態，FD 91g-4與連接部97g為導通之狀態，故為經由連接部97g而FD 91g-1與FD 91g-4導通之狀態。
因而，FD 91g-1、連接部97g、及FD 91g-4作為1個N+擴散層存在，可視為1個FD 91g來處理。此FD 91g係由像素50g-1及像素50g-4共有。
在圖20中雖未圖示，但由於像素50g-2之FD 91g-2與像素50g-3之FD 91g-3均與連接部97g連接，故FD 91g-1至91g-4與連接部97g作為1個N+擴散層存在，可作為1個FD 91g來處理。此FD 91g係由像素50g-1至50g-4共有。
在連接部97g連接有FD配線98g(作為FD配線98g之一部分之接點)。該FD配線98g係如參照圖19所說明般與放大電晶體93g之閘極連接。構成為由傳送電晶體90g自PD 71讀出之電荷經由FD 91g、FD配線98g流動至配線層(未圖示)，而放大電晶體93g之閘極電位變動。
如此，在4個像素共有時也可應用本發明。此外，在本說明書中，舉出2個像素共有之情形與4個像素共有之情形為例進行了說明，但在如例如8個像素共有之由複數個像素共有之情形下也可應用本發明。
4個像素共有之情形也與2個像素共有之情形相同地，藉由以連接部97g連接相鄰之像素50g之FD 91g，而可將相鄰之像素50g之FD 91g設為電性導通之狀態。又，可在該連接部97g設置FD配線98g之接點之接觸部。
因而，能夠減小FD 91g之區域(FD擴散層)，其結果為，可抑制FD容量，可提高轉換效率，而可改善S/N。
此外，4個像素共有時之第7實施形態也可與第1至第6實施形態之任一者組合而應用。
此外，在上述之實施形態中，舉出在貫通DTI 82形成有P型固相擴散層83及N型固相擴散層84，且形成有強電場區域之情形為例進行了說明，但對於未形成強電場區域之像素也可應用本發明。
＜對內視鏡手術系統之應用例＞ 又，例如，本發明之技術(本發明)可應用於內視鏡手術系統。
圖21係顯示可應用本發明之技術(本發明)之內視鏡手術系統之概略構成之一例的圖。
在圖21中圖示手術者(醫生)11131利用內視鏡手術系統11000對病床11133上之患者11132進行手術之狀況。如圖示般，內視鏡手術系統11000係由內視鏡11100、氣腹管11111及能量處置具11112等其他手術器具11110、支持內視鏡11100之支持臂裝置11120、及搭載有用於內視鏡下手術之各種裝置之手推車11200構成。
內視鏡11100係由將距前端特定之長度之區域插入患者11132之體腔內之鏡筒11101、及連基於鏡筒11101之基端之照相機頭11102構成。在圖示之例中圖示構成為具有剛性鏡筒11101之所謂之剛性鏡的內視鏡11100，但內視鏡11100可構成為具有撓性鏡筒之所謂之撓性鏡。
在鏡筒11101之前端設置有嵌入有物鏡之開口部。在內視鏡11100連接有光源裝置11203，由該光源裝置11203產生之光由在鏡筒11101之內部延伸設置之光導導光至該鏡筒之前端，並經由物鏡朝向患者11132之體腔內之觀察對象照射。此外，內視鏡11100既可為直視鏡，也可為斜視鏡或側視鏡。
在照相機頭11102之內部設置有光學系統及攝像元件，來自觀察對象之反射光(觀察光)藉由該光學系統而在該攝像元件集光。藉由該攝像元件對觀察光進行光電轉換，產生與觀察光對應之電氣信號、亦即與觀察像對應之圖像信號。該圖像信號作為RAW資料朝照相機控制單元(CCU: Camera Control Unit)11201被發送。
CCU 11201係由CPU(Central Processing Unit，中央處理單元))及GPU(Graphics Processing Unit，圖像處理單元)等構成，統括地控制內視鏡11100及顯示裝置11202之動作。再者，CCU 11201自照相機頭11102接收圖像信號，對該圖像信號實施例如顯影處理(馬賽克處理)等用於顯示基於該圖像信號之圖像之各種圖像處理。
顯示裝置11202藉由來自CCU 11201之控制而顯示基於由該CCU 11201實施圖像處理之圖像信號的圖像。
光源裝置11203係由例如LED(light emitting diode，發光二極體)等光源構成，對內視鏡11100供給拍攝手術部位等時之照射光。
輸入裝置11204係相對於內視鏡手術系統11000之輸入介面。使用者可經由輸入裝置11204對內視鏡手術系統11000進行各種資訊之輸入或指示輸入。例如，使用者輸入變更內視鏡11100之攝像條件(照射光之種類、倍率及焦距等)之意旨之指示等。
處置具控制裝置11205控制用於組織之燒灼、切開或血管之封堵等之能量處置具11112之驅動。氣腹裝置11206在確保內視鏡11100之視野及確保手術者之作業空間之確保之目的下，為了使患者11132之體腔膨脹，而經由氣腹管11111將氣體送入該體腔內。記錄器11207係可記錄關於手術之各種資訊之裝置。印表機11208係可以文字、圖像或圖等各種形式印刷關於手術之各種資訊之裝置。
此外，對內視鏡11100供給拍攝手術部位時之照射光之光源裝置11203可由包含例如LED、雷射光源或其等之組合之白色光源構成。在由RGB雷射光源之組合構成白色光源時，由於能夠高精度地控制各色(各波長)之輸出強度及輸出時序，故在光源裝置11203中可進行攝像圖像之白平衡之調整。又，此時，藉由時分地對觀察對象照射來自RGB雷射光源各者之雷射光，與該照射時序同步地控制照相機頭11102之攝像元件之驅動，而也可時分地拍攝與RGB各者對應之圖像。根據該方法，即便在該攝像元件不設置彩色濾光器，也可獲得彩色圖像。
又，光源裝置11203可以每隔特定之時間變更輸出之光之強度之方式控制該驅動。與該光之強度之變更之時序同步地控制照相機頭11102之攝像元件之驅動而時分地取得圖像，藉由合成該圖像而可產生所謂之無發黑及泛白之高動態範圍之圖像。
又，光源裝置11203可構成為可供給與特殊光觀察對應之特定之波長頻帶下之光。在特殊光觀察中，例如，藉由利用生物體組織之光之吸收之波長依賴性，與一般之觀察時之照射光(亦即白色光)相比照射窄頻之光，而進行以高對比度拍攝黏膜表層之血管等之特定之組織之所謂之窄頻光觀察(Narrow Band Imaging，窄頻影像)。或，在特殊光觀察中，可進行利用藉由照射激發光而產生之螢光獲得圖像之螢光觀察。在螢光觀察中，可進行對生物體組織照射激發光而觀察來自該生物體組織之螢光(自身螢光觀察)、或對生物體組織局部注射靛氰綠(ICG)等之試劑且對該生物體組織照射與該試劑之螢光波長對應之激發光而獲得螢光像等。光源裝置11203可構成為可供給與此特殊光觀察對應之窄頻光及/或激發光。
圖22係顯示圖21所示之照相機頭11102及CCU 11201之功能構成之一例的方塊圖。
照相機頭11102具有：透鏡單元11401、攝像部11402、驅動部11403、通訊部11404、及照相機頭控制部11405。CCU 11201具有：通訊部11411、圖像處理部11412、及控制部11413。照相機頭11102與CCU 11201藉由傳送纜線11400可相互通訊地連接。
透鏡單元11401係設置於與鏡筒11101之連接部之光學系統。自鏡筒11101之前端擷取入之觀察光被到導光至照相機頭11102，而朝該透鏡單元11401入射。透鏡單元11401係組合有包含變焦透鏡及對焦透鏡之複數個透鏡而構成。
構成攝像部11402之攝像元件既可為1個(所謂之單板式)，也可為複數個(所謂之多板式)。在攝像部11402由多板式構成時，例如由各攝像元件產生與RGB各者對應之圖像信號，藉由將其等合成而可獲得彩色圖像。或，攝像部11402可構成為具有用於分別取得與3D(dimensional，維度)顯示對應之右眼用及左眼用之圖像信號的1對攝像元件。藉由進行3D顯示，而手術者11131可更正確地掌握手術部位之生物體組織之深度。此外，在攝像部11402由多板式構成時，與各攝像元件對應地，透鏡單元11401也可設置複數個系統。
又，攝像部11402可不一定設置於照相機頭11102。例如，攝像部11402可在鏡筒11101之內部設置於物鏡之正後方。
驅動部11403係由致動器構成，藉由來自照相機頭控制部11405之控制，而使透鏡單元11401之變焦透鏡及對焦透鏡沿光軸移動特定之距離。藉此，可適宜地調整由攝像部11402拍攝之攝像圖像之倍率及焦點。
通訊部11404係由用於在與CCU 11201之間發送接收各種資訊之通訊裝置構成。通訊部11404將自攝像部11402獲得之圖像信號作為RAW資料經由傳送纜線11400朝CCU 11201發送。
又，通訊部11404自CCU 11201接收用於控制照相機頭11102之驅動之控制信號，並對照相機頭控制部11405供給。在該控制信號中例如包含指定攝像圖像之圖框率之意旨之資訊、指定攝像時之曝光值之意旨之資訊、以及/或指定攝像圖像之倍率及焦點之意旨之資訊等關於攝像條件之資訊。
此外，上述之圖框率或曝光值、倍率、焦點等攝像條件既可由使用者適宜地指定，也可基於所取得之圖像信號由CCU 11201之控制部11413自動地設定。在後者之情形下，在內視鏡11100搭載有所謂之AE(Auto Exposure，自動曝光)功能、AF(Auto Focus，自動對焦)功能及AWB(Auto White Balance，自動白平衡)功能。
照相機頭控制部11405基於經由通訊部11404接收之來自CCU 11201之控制信號控制照相機頭11102之驅動。
通訊部11411係由用於在與照相機頭11102之間發送接收各種資訊之通訊裝置構成。通訊部11411接收自照相機頭11102經由傳送纜線11400發送之圖像信號。
又，通訊部11411對照相機頭11102發送用於控制照相機頭11102之驅動之控制信號。圖像信號或控制信號可藉由電氣通訊或光通訊等發送。
圖像處理部11412對自照相機頭11102發送之作為RAW資料之圖像信號實施各種圖像處理。
控制部11413進行與由內視鏡11100進行之手術部位等之攝像、及由手術部位等之攝像獲得之攝像圖像之顯示相關之各種控制。例如，控制部11413產生用於控制照相機頭11102之驅動之控制信號。
又，控制部11413基於由圖像處理部11412實施圖像處理之圖像信號使顯示裝置11202顯示拍攝到手術部位等之攝像圖像。此時，控制部11413可利用各種圖像辨識技術辨識攝像圖像內之各種物體。例如，控制部11413藉由檢測攝像圖像中所含之物體之邊緣之形狀或顏色等，而可辨識鑷子等手術器具、特定之生物體部位、出血、能量處置具11112之使用時之霧氣等。控制部11413可在使顯示裝置11202顯示攝像圖像時，利用該辨識結果使各種手術支援資訊重疊顯示於該手術部位之圖像。藉由重疊顯示手術支援資訊，對手術者11131予以提示，而可減輕手術者11131之負擔，而手術者11131準確地進行手術。
連接照相機頭11102及CCU 11201之傳送纜線11400可為與電氣信號之通訊對應之電氣信號纜線、與光通訊對應之光纖、或其等之複合纜線。
此處，在圖示之例中，可利用傳送纜線11400以有線進行通訊，但照相機頭11102與CCU 11201之間之通訊可以無線進行。
此外，此處，作為一例針對內視鏡手術系統進行了說明，但本發明之技術可應用於其他手術系統、例如顯微鏡手術系統等。
＜對於移動體之應用例＞ 又，例如，本發明揭示之技術可實現為搭載於汽車、電力機動車、混合動力機動車、自動二輪車、自行車、個人移動性裝置、飛機、無人機、船舶、機器人等之任一種類之移動體之裝置。
圖23係顯示作為可應用本發明揭示之技術之移動體控制系統之一例之車輛控制系統之概略構成例之方塊圖。
車輛控制系統12000具備經由通訊網路12001連接之複數個電子控制單元。在圖23所示之例中，車輛控制系統12000具備：驅動系統控制單元12010、車體系統控制單元12020、車外資訊檢測單元12030、車內資訊檢測單元12040、及綜合控制單元12050。又，作為綜合控制單元12050之功能構成，圖示有微電腦12051、聲音圖像輸出部12052、及車載網路I/F(Interface，介面)12053。
驅動系統控制單元12010遵循各種程式控制與車輛之驅動系統相關聯之裝置之動作。例如，驅動系統控制單元12010作為內燃機或驅動用馬達等之用於產生車輛之驅動力之驅動力產生裝置、用於將驅動力傳遞至車輪之驅動力傳遞機構、調節車輛之舵角之轉向機構、及產生車輛之制動力之制動裝置等的控制裝置發揮功能。
車體系統控制單元12020遵循各種程式控制裝備於車體之各種裝置之動作。例如，車體系統控制單元12020作為無鑰匙進入系統、智慧型鑰匙系統、動力車窗裝置、或前照燈、尾燈、煞車燈、方向指示燈或霧燈等之各種燈之控制裝置發揮功能。該情形下，對於車體系統控制單元12020，可輸入有自代替鑰匙之可攜式裝置發出之電波或各種開關之信號。車體系統控制單元12020受理該等之電波或信號之輸入，而控制車輛之車門鎖閉裝置、動力車窗裝置、燈等。
車外資訊檢測單元12030檢測搭載車輛控制系統12000之車輛之外部之資訊。例如，在車外資訊檢測單元12030連接有攝像部12031。車外資訊檢測單元12030使攝像部12031拍攝車外之圖像，且接收所拍攝之圖像。車外資訊檢測單元12030可基於所接收之圖像，進行人、車、障礙物、標識或路面上之文字等之物體檢測處理或距離檢測處理。
攝像部12031係接受光且輸出與該光之受光量相應之電氣信號之光感測器。攝像部12031既可將電氣信號作為圖像輸出，亦可作為測距之資訊輸出。又，攝像部12031所接受之光既可為可視光，亦可為紅外線等之非可視光。
車內資訊檢測單元12040檢測車內之資訊。於車內資訊檢測單元12040連接有例如檢測駕駛者之狀態之駕駛者狀態檢測部12041。駕駛者狀態檢測部12041包含例如拍攝駕駛者之相機，車內資訊檢測單元12040基於自駕駛者狀態檢測部12041輸入之檢測資訊，既可算出駕駛者之疲勞度或集中度，亦可判別駕駛者是否打瞌睡。
微電腦12051可基於由車外資訊檢測單元12030或車內資訊檢測單元12040取得之車內外之資訊，運算驅動力產生裝置、轉向機構或制動裝置之控制目標值，且對驅動系統控制單元12010輸出控制指令。例如，微電腦12051可進行以實現包含車輛之碰撞避免或衝擊緩和、基於車距之追隨行駛、車速維持行駛、車輛之碰撞警告、或車輛之車道脫離警告等的ADAS(Advanced Driver Assistance Systems，先進駕駛輔助系統)之功能為目的之協調控制。
又，微電腦12051藉由基於由車外資訊檢測單元12030或車內資訊檢測單元12040取得之車輛之周圍之資訊控制驅動力產生裝置、轉向機構或制動裝置等，而可進行以在不依賴於駕駛者之操作下自主地行駛之自動駕駛等為目的之協調控制。
又，微電腦12051可基於由車外資訊檢測單元12030取得之車外之資訊，對車體系統控制單元12020輸出控制指令。例如，微電腦12051與由車外資訊檢測單元12030檢測到之前方車或對向車之位置相應而控制前照燈，而可進行將遠光切換為近光等之以謀求防眩為目的之協調控制。
聲音圖像輸出部12052朝可針對車輛之乘客或車外視覺性或聽覺性通知資訊之輸出裝置發送聲音及圖像中之至少一者之輸出信號。在圖23之例中，作為輸出裝置例示有音訊揚聲器12061、顯示部12062及儀錶板12063。顯示部12062例如可包含機上顯示器及抬頭顯示器之至少一者。
圖24係顯示攝像部12031之設置位置之例之圖。
在圖24中，作為攝像部12031，具有攝像部12101、12102、12103、12104、12105。
攝像部12101、12102、12103、12104、12105設置於例如車輛12100之前端突出部、側視鏡、後保險杠、後背門及車廂內之擋風玻璃之上部等之位置。前端突出部所具備之攝像部12101及車廂內之擋風玻璃之上部所具備之攝像部12105主要取得車輛12100之前方之圖像。側視鏡所具備之攝像部12102、12103主要取得車輛12100之側方之圖像。後保險杠或後背門所具備之攝像部12104主要取得車輛12100之後方之圖像。車廂內之擋風玻璃之上部所具備之攝像部12105主要用於前方車輛或、行人、障礙物、信號燈、交通標誌或車道等之檢測。
又，在圖24中，顯示攝像部12101至12104之攝影範圍之一例。攝像範圍12111顯示設置於前端突出部之攝像部12101之攝像範圍，攝像範圍12112、12113顯示分別設置於側視鏡之攝像部12102、12103之攝像範圍，攝像範圍12114顯示設置於後保險杠或後背門之攝像部12104之攝像範圍。例如，藉由重疊由攝像部12101至12104拍攝之圖像資料，而可取得自上方觀察車輛12100之俯瞰圖像。
攝像部12101至12104之至少1個可具有取得距離資訊之功能。例如，攝像部12101至12104之至少1個既可為含有複數個攝像元件之立體相機，亦可為具有相位差檢測用之像素之攝像元件。
例如，微電腦12051藉由基於根據攝像部12101至12104取得之距離資訊，求得至攝像範圍12111至12114內之各立體物之距離、及該距離之時間性變化(對於車輛12100之相對速度)，而可在尤其是位於車輛12100之前進路上之最近之立體物中，將朝與車輛12100大致相同之方向以特定之速度(例如，0ｋm/h以上)行進之立體物作為前方車抽出。進而，微電腦12051設定針對前方車之近前預先設定必須確保之車距，而可進行自動制動控制(亦包含追隨停止控制)或自動加速控制(亦包含追隨起步控制)等。如此般可進行以在不依賴於駕駛者之操作下自主地行駛之自動駕駛等為目的之協調控制。
例如，微電腦12051可基於自攝像部12101至12104取得之距離資訊，將與立體物相關之立體物資料分類為2輪車、普通車輛、大型車輛、行人、電線桿等其他之立體物並抽出，且用於障礙物之自動回避。例如，微電腦12051將車輛12100之周邊之障礙物識別為車輛12100之駕駛員能夠視認之障礙物及難以視認之障礙物。而後，微電腦12051判斷顯示與各障礙物之碰撞之危險度之碰撞風險，在碰撞風險為設定值以上而有碰撞可能性之狀況時，藉由經由音訊揚聲器12061或顯示部12062對駕駛員輸出警報，或經由驅動系統控制單元12010進行強制減速或躲避操舵，而可進行用於避免碰撞之駕駛支援。
攝像部12101至12104之至少1個可為檢測紅外線之紅外線相機。例如，微電腦12051可藉由判定在攝像部12101至12104之攝像圖像中是否有行人而辨識行人。如此之行人之辨識藉由例如抽出作為紅外線相機之攝像部12101至12104之攝像圖像之特徵點之程序、針對顯示物體之輪廓之一系列特徵點進行圖案匹配處理而判別是否為行人之程序而進行。微電腦12051當判定在攝像部12101至12104之攝像圖像中有行人，且辨識為行人時，聲音圖像輸出部12052以針對該被辨識出之行人重疊顯示用於強調之方形輪廓線之方式控制顯示部12062。又，聲音圖像輸出部12052亦可以將顯示行人之圖標等顯示於所期望之位置之方式控制顯示部12062。
又，本發明技術之實施形態並非係限定於上述之實施形態者，在不脫離本發明技術之要旨之範圍內可進行各種變更。
此外，本發明亦可採用如以下之構成。 (1) 一種攝像元件，其具備： 基板； 第1像素，其設置於前述基板且包含第1光電轉換區域； 第2像素，其在前述第1光電轉換區域附近，設置於前述基板且包含第2光電轉換區域； 溝渠，其在前述第1光電轉換區域與前述第2光電轉換區域之間且設置於前述基板； 第1區域，其包含於前述第1像素； 第2區域，其包含於前述第2像素；及 第3區域，其與前述第1區域、前述第2區域、及前述溝渠相接。 (2) 如前述(1)之攝像元件，其中前述第1區域、前述第2區域、及前述第3區域係N型雜質區域或P型雜質區域。 (3) 如前述(1)或(2)之攝像元件，其中前述第1區域、前述第2區域、及前述第3區域係成為同一電位之區域。 (4) 如前述(1)至(3)中任一項之攝像元件，其中前述第1區域與前述第2區域係FD(浮動擴散)。 (5) 如前述(1)至(4)中任一項之攝像元件，其中前述第1區域與前述第2區域係接地區域。 (6) 如前述(1)至(5)中任一項之攝像元件，其中前述第3區域係由包含相對於前述基板為N型或P型雜質之多晶矽形成。 (7) 如前述(1)至(6)中任一項之攝像元件，其中前述第3區域之側面中之2個面及底面與形成於前述溝渠之特定之膜相接。 (8) 如前述(1)至(7)中任一項之攝像元件，其中在前述第3區域連接有與電晶體連接之配線。 (9) 如前述(1)至(8)中任一項之攝像元件，其中前述第3區域之深度設定為前述第1區域之深度之50至80%之深度。 (10) 如前述(1)至(9)中任一項之攝像元件，其中在前述第1區域與前述第3區域相接之部分中，前述第1區域係與前述第3區域相同程度或較大地形成。 (11) 如前述(1)至(10)中任一項之攝像元件，其中前述第3區域與前述第1區域以2個面相接。 (12) 如前述(1)至(7)中任一項之攝像元件，其中在前述第1區域連接有與電晶體連接之配線； 前述第1區域係以較前述第2區域更大之區域形成。 (13) 如前述(1)至(12)中任一項之攝像元件，其中在前述溝渠之側壁形成有由P型區域及N型區域構成之PN接合區域。 (14) 一種電子機器，其包含攝像元件，且該攝像元件具備： 基板； 第1像素，其設置於前述基板且包含第1光電轉換區域； 第2像素，其在前述第1光電轉換區域附近，設置於前述基板且包含第2光電轉換區域； 溝渠，其在前述第1光電轉換區域與前述第2光電轉換區域之間且設置於前述基板； 第1區域，其包含於前述第1像素； 第2區域，其包含於前述第2像素；及 第3區域，其與前述第1區域、前述第2區域、及前述溝渠相接。
10‧‧‧攝像裝置 11‧‧‧透鏡群 12‧‧‧攝像元件 13‧‧‧DSP電路 14‧‧‧圖框記憶體 15‧‧‧顯示部 16‧‧‧記錄部 17‧‧‧操作系統 18‧‧‧電源系統 19‧‧‧匯流排線 20‧‧‧CPU 41‧‧‧像素陣列部 42‧‧‧垂直驅動部 43‧‧‧行處理部 44‧‧‧水平驅動部 45‧‧‧系統控制部 46‧‧‧像素驅動線 47‧‧‧垂直信號線 48‧‧‧信號處理部 49‧‧‧資料儲存部 50‧‧‧像素 50a‧‧‧像素 50a-1‧‧‧像素 50a-2‧‧‧像素 50a-3～50a-16‧‧‧像素 50b-1‧‧‧像素 50d-2‧‧‧像素 50e-1‧‧‧像素 50e-2‧‧‧像素 50f‧‧‧ 像素 50f-1‧‧‧像素 50f-2‧‧‧像素 50g-1～50g-16‧‧‧像素 70‧‧‧Si基板 71‧‧‧光電二極體/PD 72‧‧‧P型區域 73‧‧‧平坦化膜 74‧‧‧遮光膜 75‧‧‧背面Si界面 77‧‧‧主動區域/P井 77c‧‧‧主動區域 77c-1‧‧‧主動區域 77c-2‧‧‧主動區域 78‧‧‧元件分離區域/STI 78a‧‧‧STI 78c‧‧‧STI 79‧‧‧FD配線 82‧‧‧貫通DTI 83‧‧‧P型固相擴散層 84‧‧‧N型固相擴散層 85‧‧‧側壁膜 86‧‧‧填充材 90‧‧‧傳送電晶體/閘極/傳送閘極/TG 90-1‧‧‧傳送電晶體 90-2‧‧‧傳送電晶體 90a‧‧‧傳送電晶體 90c‧‧‧傳送電晶體 90g-1～90g-4‧‧‧傳送電晶體 91‧‧‧FD 91-1‧‧‧FD 91-2‧‧‧FD 91d-1‧‧‧FD 91d-2‧‧‧FD 91f-1‧‧‧FD 91f-2‧‧‧FD 91g-1～91g-4‧‧‧FD 92‧‧‧重置電晶體 92g‧‧‧重置電晶體 93‧‧‧放大電晶體 93-1‧‧‧放大電晶體 93-2‧‧‧放大電晶體 93g-1‧‧‧放大電晶體 93g-2‧‧‧放大電晶體 94‧‧‧選擇電晶體 94g‧‧‧選擇電晶體 95‧‧‧轉換效率切換電晶體 96‧‧‧GND接點 96-1‧‧‧GND(接地)接點 96-2‧‧‧GND接點 96e‧‧‧GND接點 96g-1～96g-4‧‧‧GND接點 97‧‧‧連接部 97f‧‧‧連接部 97g‧‧‧連接部 97’‧‧‧多晶矽 98‧‧‧FD配線 98d‧‧‧FD配線/FD 98f‧‧‧FD配線 98g‧‧‧FD配線 99‧‧‧SiO2膜 111‧‧‧SiN膜/SiN(矽氮化膜) 112‧‧‧SiO2膜 151‧‧‧抗蝕劑 152‧‧‧多晶矽 201‧‧‧GND區域 201-1‧‧‧GND區域 201-2‧‧‧GND區域 11000‧‧‧內視鏡手術系統 11100‧‧‧內視鏡 11101‧‧‧鏡筒 11102‧‧‧照相機頭 11110‧‧‧手術器具 11111‧‧‧氣腹管 11112‧‧‧能量處置具 11120‧‧‧支持臂裝置 11200‧‧‧手推車 11201‧‧‧照相機控制單元/CCU 11202‧‧‧顯示裝置 11203‧‧‧光源裝置 11204‧‧‧輸入裝置 11205‧‧‧處置具控制裝置 11206‧‧‧氣腹裝置 11207‧‧‧記錄器 11208‧‧‧印表機 11131‧‧‧手術者/醫生 11132‧‧‧患者 11133‧‧‧病床 11400‧‧‧傳送纜線 11401‧‧‧透鏡單元 11402‧‧‧攝像部 11403‧‧‧驅動部 11404‧‧‧通訊部 11405‧‧‧照相機頭控制部 11411‧‧‧通訊部 11412‧‧‧圖像處理部 11413‧‧‧控制部 12000‧‧‧車輛控制系統 12001‧‧‧通訊網路 12010‧‧‧驅動系統控制單元 12020‧‧‧車體系統控制單元 12030‧‧‧車外資訊檢測單元 12031‧‧‧攝像部 12040‧‧‧車內資訊檢測單元 12041‧‧‧駕駛者狀態檢測部 12050‧‧‧綜合控制單元 12051‧‧‧微電腦 12052‧‧‧聲音圖像輸出部 12053‧‧‧車載網路I/F 12061‧‧‧音訊揚聲器 12062‧‧‧顯示部 12063‧‧‧儀錶板 12100‧‧‧車輛 12101‧‧‧攝像部 12102‧‧‧攝像部 12103‧‧‧攝像部 12104‧‧‧攝像部 12105‧‧‧攝像部 12111‧‧‧攝像範圍 12112‧‧‧攝像範圍 12113‧‧‧攝像範圍 12114‧‧‧攝像範圍 A-A’‧‧‧線段 a‧‧‧深度 B-B’‧‧‧線段 b‧‧‧深度 c‧‧‧深度 c-c’‧‧‧線段 d-d’‧‧‧線段 RST‧‧‧重置信號 SEL‧‧‧選擇信號 TR‧‧‧傳送信號 Vdd‧‧‧定電壓源
圖1係顯示攝像裝置之構成例之圖。 圖2係顯示攝像元件之構成例之圖。 圖3係應用本發明之攝像元件之第1實施形態之平面圖。 圖4係應用本發明之攝像元件之第1實施形態之平面圖。 圖5係攝像元件之電路圖。 圖6係第1實施形態之攝像元件之剖視圖。 圖7係第1實施形態之攝像元件之剖視圖。 圖8A、圖8B係用於針對連接部之構成進行說明之圖。 圖9係用於針對攝像元件之製造進行說明之圖。 圖10係第2實施形態之攝像元件之平面圖。 圖11係第3實施形態之攝像元件之平面圖。 圖12A～圖12D係第3實施形態之攝像元件之剖視圖。 圖13係第4實施形態之攝像元件之平面圖。 圖14係第5實施形態之攝像元件之平面圖。 圖15係第6實施形態之攝像元件之平面圖。 圖16係第6實施形態之攝像元件之剖視圖。 圖17係用於針對攝像元件之製造進行說明之圖。 圖18係第7實施形態之攝像元件之平面圖。 圖19係第7實施形態之攝像元件之平面圖。 圖20係第7實施形態之攝像元件之剖視圖。 圖21係顯示內視鏡手術系統之概略構成之一例之圖。 圖22係顯示照相機頭及CCU之功能構成之一例之方塊圖。 圖23係顯示車輛控制系統之概略構成之一例之方塊圖。 圖24係顯示車外資訊檢測部及攝像部之設置位置之一例之說明圖。
50a-1‧‧‧像素
50a-2‧‧‧像素
70‧‧‧Si基板
72‧‧‧P型區域
73‧‧‧平坦化膜
74‧‧‧遮光膜
75‧‧‧背面Si界面
77‧‧‧主動區域/P井
78‧‧‧元件分離區域/STI
83‧‧‧P型固相擴散層
84‧‧‧N型固相擴散層
85‧‧‧側壁膜
86‧‧‧填充材
90-1‧‧‧傳送電晶體
90-2‧‧‧傳送電晶體
91-1‧‧‧FD
91-2‧‧‧FD
97‧‧‧連接部
98‧‧‧FD配線
99‧‧‧SiO2膜
B-B’‧‧‧線段

Claims (12)

  1. 一種攝像元件，其具備：基板；第1像素，其包含設置於前述基板之第1光電轉換區域；第2像素，其包含在前述第1光電轉換區域附近而設置於前述基板之第2光電轉換區域；溝渠，其在前述第1光電轉換區域與前述第2光電轉換區域之間且設置於前述基板；第1區域，其包含於前述第1像素；第2區域，其包含於前述第2像素；及連接部，其與前述第1區域、前述第2區域、及前述溝渠相接；其中前述連接部之側面中之2個面及底面與形成於前述溝渠之特定之膜相接。
  2. 如請求項1之攝像元件，其中前述第1區域、前述第2區域、及前述連接部係N型雜質區域或P型雜質區域。
  3. 如請求項1之攝像元件，其中前述第1區域、前述第2區域、及前述連接部係成為同一電位之區域。
  4. 如請求項1之攝像元件，其中前述連接部係由包含相對於前述基板為N型或P型雜質之多晶矽形成。
  5. 如請求項1之攝像元件，其中在前述連接部連接有與電晶體連接之配線。
  6. 如請求項1之攝像元件，其中前述連接部之深度設定為前述第1區域之深度之50至80%之深度。
  7. 如請求項1之攝像元件，其中在前述第1區域與前述連接部相接之部分中，前述第1區域係與前述連接部相同程度或較大地形成。
  8. 如請求項1之攝像元件，其中在前述溝渠之側壁形成有由P型區域及N型區域構成之PN接合區域。
  9. 一種攝像元件，其具備：基板；第1像素，其包含設置於前述基板之第1光電轉換區域；第2像素，其包含在前述第1光電轉換區域附近而設置於前述基板之第2光電轉換區域；溝渠，其在前述第1光電轉換區域與前述第2光電轉換區域之間且設置於前述基板；第1區域，其包含於前述第1像素；第2區域，其包含於前述第2像素；及連接部，其與前述第1區域、前述第2區域、及前述溝渠相接； 其中前述第1區域與前述第2區域係接地區域。
  10. 一種攝像元件，其具備：基板；第1像素，其包含設置於前述基板之第1光電轉換區域；第2像素，其包含在前述第1光電轉換區域附近而設置於前述基板之第2光電轉換區域；溝渠，其在前述第1光電轉換區域與前述第2光電轉換區域之間且設置於前述基板；第1區域，其包含於前述第1像素；第2區域，其包含於前述第2像素；及連接部，其與前述第1區域、前述第2區域、及前述溝渠相接；其中前述連接部與前述第1區域以2個面相接。
  11. 一種攝像元件，其具備：基板；第1像素，其包含設置於前述基板之第1光電轉換區域；第2像素，其包含在前述第1光電轉換區域附近而設置於前述基板之第2光電轉換區域；溝渠，其在前述第1光電轉換區域與前述第2光電轉換區域之間且設置於前述基板；第1區域，其包含於前述第1像素；第2區域，其包含於前述第2像素；及 連接部，其與前述第1區域、前述第2區域、及前述溝渠相接；其中在前述第1區域連接有與電晶體連接之配線；前述第1區域係以較前述第2區域更大之區域形成。
  12. 一種電子機器，其包含如請求項1至11之任一項之攝像元件。
TW108109097A 2018-05-18 2019-03-18 攝像元件及電子機器 TWI834644B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018095904 2018-05-18
JP2018-095904 2018-05-18

Publications (2)

Publication Number Publication Date
TW202005070A TW202005070A (zh) 2020-01-16
TWI834644B true TWI834644B (zh) 2024-03-11

Family

ID=68540370

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108109097A TWI834644B (zh) 2018-05-18 2019-03-18 攝像元件及電子機器

Country Status (7)

Country Link
US (1) US20210136310A1 (zh)
EP (2) EP3796386B1 (zh)
JP (1) JP7558805B2 (zh)
KR (2) KR20240052878A (zh)
CN (1) CN112119501B (zh)
TW (1) TWI834644B (zh)
WO (1) WO2019220945A1 (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021136380A (ja) * 2020-02-28 2021-09-13 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置及び電子機器
EP4350770A4 (en) * 2021-05-27 2024-08-07 Sony Semiconductor Solutions Corp SOLID-STATE IMAGING ELEMENT, METHOD FOR PRODUCING A SOLID-STATE IMAGING ELEMENT, AND ELECTRONIC DEVICE
JP2023063943A (ja) * 2021-10-25 2023-05-10 ソニーセミコンダクタソリューションズ株式会社 撮像装置
KR20240148835A (ko) 2022-02-15 2024-10-11 소니 세미컨덕터 솔루션즈 가부시키가이샤 광 검출 장치 및 전자 기기
JP2023132147A (ja) * 2022-03-10 2023-09-22 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置
TW202410428A (zh) * 2022-03-15 2024-03-01 日商索尼半導體解決方案公司 光檢測裝置
CN118844070A (zh) * 2022-03-31 2024-10-25 索尼半导体解决方案公司 摄像元件、摄像装置和半导体元件
WO2023203811A1 (ja) * 2022-04-18 2023-10-26 ソニーセミコンダクタソリューションズ株式会社 光検出装置
WO2023249116A1 (ja) * 2022-06-24 2023-12-28 ソニーセミコンダクタソリューションズ株式会社 撮像素子及び電子機器
WO2024075405A1 (ja) * 2022-10-04 2024-04-11 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置
WO2024154600A1 (ja) * 2023-01-17 2024-07-25 ソニーセミコンダクタソリューションズ株式会社 半導体装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2216818A2 (en) * 2009-02-10 2010-08-11 Sony Corporation Solid-state imaging device, method of manufacturing the same, and electronic apparatus
TW201535698A (zh) * 2014-03-14 2015-09-16 Sony Corp 固體攝像元件及其驅動方法、以及電子機器
TW201545329A (zh) * 2014-05-16 2015-12-01 Sony Corp 固體攝像元件及固體攝像元件之製造方法、及電子機器

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7315014B2 (en) * 2005-08-30 2008-01-01 Micron Technology, Inc. Image sensors with optical trench
JP5320659B2 (ja) * 2005-12-05 2013-10-23 ソニー株式会社 固体撮像装置
US7459668B2 (en) * 2007-03-06 2008-12-02 Micron Technology, Inc. Method, apparatus, and system to reduce ground resistance in a pixel array
JP5292787B2 (ja) * 2007-11-30 2013-09-18 ソニー株式会社 固体撮像装置及びカメラ
US8278614B2 (en) * 2008-10-09 2012-10-02 Dongbu Hitek Co., Ltd. Image sensor and method for manufacturing the same
JP4798232B2 (ja) * 2009-02-10 2011-10-19 ソニー株式会社 固体撮像装置とその製造方法、及び電子機器
JP4816768B2 (ja) * 2009-06-22 2011-11-16 ソニー株式会社 固体撮像装置とその製造方法、及び電子機器
JP2011014808A (ja) * 2009-07-06 2011-01-20 Sony Corp 固体撮像装置、固体撮像装置の製造方法及び電子機器
JP5118715B2 (ja) * 2010-03-11 2013-01-16 株式会社東芝 固体撮像装置
KR101788124B1 (ko) 2010-07-07 2017-10-20 삼성전자 주식회사 후면 조사형 이미지 센서 및 그 제조 방법
JP2013038118A (ja) * 2011-08-04 2013-02-21 Sony Corp 固体撮像素子および電子機器
JP5999402B2 (ja) * 2011-08-12 2016-09-28 ソニー株式会社 固体撮像素子および製造方法、並びに電子機器
KR101968197B1 (ko) * 2012-05-18 2019-04-12 삼성전자주식회사 이미지 센서 및 이의 형성 방법
JP2014096490A (ja) * 2012-11-09 2014-05-22 Sony Corp 撮像素子、製造方法
KR102009192B1 (ko) * 2013-02-05 2019-08-09 삼성전자주식회사 이미지 센서의 단위 픽셀 및 이를 포함하는 이미지 센서
JP6119432B2 (ja) * 2013-05-31 2017-04-26 ソニー株式会社 固体撮像素子、電子機器、および製造方法
JP2015012127A (ja) * 2013-06-28 2015-01-19 ソニー株式会社 固体撮像素子および電子機器
US9496304B2 (en) 2013-08-15 2016-11-15 Omnivision Technologies, Inc. Image sensor pixel cell with switched deep trench isolation structure
US9054007B2 (en) 2013-08-15 2015-06-09 Omnivision Technologies, Inc. Image sensor pixel cell with switched deep trench isolation structure
JP6021762B2 (ja) * 2013-08-28 2016-11-09 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置および製造方法、並びに、電子機器
KR102134636B1 (ko) * 2014-07-14 2020-07-16 삼성전자주식회사 이미지 센서의 단위 픽셀 및 이를 포함하는 이미지 센서
KR102212138B1 (ko) 2014-08-19 2021-02-04 삼성전자주식회사 이미지 센서의 단위 픽셀과 이를 포함하는 픽셀 어레이
US9456157B2 (en) 2014-11-25 2016-09-27 Semiconductor Components Industries, Llc Image sensor pixels having p-channel source follower transistors and increased photodiode charge storage capacity
KR102410088B1 (ko) * 2014-12-11 2022-06-20 삼성전자주식회사 이미지 센서
KR102384890B1 (ko) 2015-01-13 2022-04-11 삼성전자주식회사 이미지 센서 및 그 형성 방법
KR102536429B1 (ko) * 2015-03-09 2023-05-25 소니 세미컨덕터 솔루션즈 가부시키가이샤 촬상 소자 및 그 제조 방법 및 전자 기기
WO2017061295A1 (ja) 2015-10-09 2017-04-13 ソニー株式会社 固体撮像素子および製造方法、並びに電子機器
US9620548B1 (en) * 2015-10-30 2017-04-11 Taiwan Semiconductor Manufacturing Co., Ltd. Image sensor with wide contact
KR102541701B1 (ko) 2016-01-15 2023-06-13 삼성전자주식회사 씨모스 이미지 센서
JP2017168566A (ja) 2016-03-15 2017-09-21 ソニー株式会社 固体撮像素子、および電子機器
US10700114B2 (en) * 2016-04-25 2020-06-30 Sony Corporation Solid-state imaging element, method for manufacturing the same, and electronic apparatus
KR102546550B1 (ko) 2016-06-24 2023-06-23 에스케이하이닉스 주식회사 딥 트렌치들 내의 전달 게이트들을 갖는 이미지 센서
KR102643521B1 (ko) 2016-09-29 2024-03-06 에스케이하이닉스 주식회사 이미지 센서 및 그 제조방법
US10050078B2 (en) * 2016-12-28 2018-08-14 Samsung Electronics Co., Ltd. Light sensor

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2216818A2 (en) * 2009-02-10 2010-08-11 Sony Corporation Solid-state imaging device, method of manufacturing the same, and electronic apparatus
TW201535698A (zh) * 2014-03-14 2015-09-16 Sony Corp 固體攝像元件及其驅動方法、以及電子機器
TW201545329A (zh) * 2014-05-16 2015-12-01 Sony Corp 固體攝像元件及固體攝像元件之製造方法、及電子機器

Also Published As

Publication number Publication date
JPWO2019220945A1 (ja) 2021-06-17
EP3796386A1 (en) 2021-03-24
EP3796386A4 (en) 2021-05-19
TW202005070A (zh) 2020-01-16
EP4138137B1 (en) 2024-07-31
KR20210010442A (ko) 2021-01-27
KR102664630B1 (ko) 2024-05-10
JP7558805B2 (ja) 2024-10-01
CN112119501B (zh) 2024-08-13
WO2019220945A1 (ja) 2019-11-21
US20210136310A1 (en) 2021-05-06
CN112119501A (zh) 2020-12-22
EP4138137A1 (en) 2023-02-22
KR20240052878A (ko) 2024-04-23
EP3796386B1 (en) 2022-09-28

Similar Documents

Publication Publication Date Title
TWI834644B (zh) 攝像元件及電子機器
US20230033933A1 (en) Imaging element having p-type and n-type solid phase diffusion layers formed in a side wall of an interpixel light shielding wall
TWI814902B (zh) 攝像裝置
WO2019188386A1 (ja) 固体撮像装置、および電子機器
US20230353894A1 (en) Imaging device and electronic device
WO2020066640A1 (ja) 撮像素子、電子機器
KR102664496B1 (ko) 촬상 소자, 전자 기기
KR20240058850A (ko) 광 검출 장치, 광 검출 장치의 제조 방법 및 전자 기기
WO2019235230A1 (ja) 撮像素子、電子機器
WO2022145190A1 (ja) 固体撮像装置および電子機器
US20240379709A1 (en) Light detection device, method of manufacturing light detection device, and electronic equipment
WO2023021740A1 (ja) 撮像素子、撮像装置、製造方法
WO2021187151A1 (ja) 撮像素子、半導体チップ
WO2023017650A1 (ja) 撮像装置及び電子機器
WO2023017640A1 (ja) 撮像装置及び電子機器
CN111527606B (zh) 摄像元件