[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

TWI781028B - 包含半導體元件之記憶裝置的製造方法 - Google Patents

包含半導體元件之記憶裝置的製造方法 Download PDF

Info

Publication number
TWI781028B
TWI781028B TW110148184A TW110148184A TWI781028B TW I781028 B TWI781028 B TW I781028B TW 110148184 A TW110148184 A TW 110148184A TW 110148184 A TW110148184 A TW 110148184A TW I781028 B TWI781028 B TW I781028B
Authority
TW
Taiwan
Prior art keywords
layer
conductor layer
aforementioned
gate
forming
Prior art date
Application number
TW110148184A
Other languages
English (en)
Other versions
TW202232669A (zh
Inventor
原田望
作井康司
Original Assignee
新加坡商新加坡優尼山帝斯電子私人有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 新加坡商新加坡優尼山帝斯電子私人有限公司 filed Critical 新加坡商新加坡優尼山帝斯電子私人有限公司
Publication of TW202232669A publication Critical patent/TW202232669A/zh
Application granted granted Critical
Publication of TWI781028B publication Critical patent/TWI781028B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/20—DRAM devices comprising floating-body transistors, e.g. floating-body cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4096—Input/output [I/O] data management or control circuits, e.g. reading or writing circuits, I/O drivers or bit-line switches 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4091—Sense or sense/refresh amplifiers, or associated sense circuitry, e.g. for coupled bit-line precharging, equalising or isolating
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/403—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh
    • G11C11/404—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh with one charge-transfer gate, e.g. MOS transistor, per cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4076—Timing circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66666—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7841—Field effect transistors with field effect produced by an insulated gate with floating body, e.g. programmable transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/50—Peripheral circuit region structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Databases & Information Systems (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

在垂直直立於基板Sub上，且水平剖面形狀為圓形或長方形的Si柱100的兩端形成第一雜質層101a及第二雜質層101b。然後，形成圍繞Si柱100之第一閘極絕緣層103a、第二閘極絕緣層103b、圍繞第一閘極絕緣層103a之第一閘極導體層104a及圍繞第二閘極絕緣層103b之第二閘極導體層104b。進行記憶體寫入動作及記憶體抹除動作，該記憶體寫入動作係施加電壓於第一雜質層101a、第二雜質層101b、第一閘極導體層104a及第二閘極導體層104b，利用流通於第一雜質層101a與第二雜質層101b之間的電流使撞擊游離化現象在通道區域102發生，並將產生的電子群及電洞群之中的前述電子群從通道領域102去除並將電洞群的一部分保持於通道區域102，該記憶體抹除動作係從第一雜質層101a及第二雜質層101b的任一方或兩方將保持於該通道區域102的電洞群去除。

Description

包含半導體元件之記憶裝置的製造方法
本發明係關於包含半導體元件之記憶裝置的製造方法。
本案係根據國際專利申請號碼PCT/JP2020/048952而主張優先權之國際專利申請案。
本發明係關於包含半導體元件之記憶裝置的製造方法。
近年來，在LSI(Large Scale Integration)技術開發上，一直在追求記憶體元件的高度積體化及高性能化。
通常的平面型MOS電晶體，通道係在沿著半導體基板的上表面之水平方向延伸。相對於此，SGT(Surrounding Gate Transistor，環繞式閘極電晶體)的通道係在與半導體基板的上表面垂直的方向延伸(參照例如專利文獻1、非專利文獻1)。因此，與平面型MOS電晶體相比，SGT可做到半導體裝置的高密度化。將此SGT用作為選擇電晶體，可進行連接有電容的DRAM(Dynamic Random Access Memory，動態隨機存取記憶體，參照例如非專利文獻2)、連接有電阻值變化元件的PCM(Phase Change Memory，相變化記憶體，參照例如非專利文獻3)、RRAM(Resistive Random Access Memory，電阻式隨機存取記憶體，參照例 如非專利文獻4)、利用電流使磁化方向變化而使電阻值變化之MRAM(Magneto-resistive Random Access Memory，磁阻式隨機存取記憶體，參照例如非專利文獻5)等的高度積體化。另外，還有不具有電容，只用一個MOS電晶體構成的DRAM記憶單元(參照非專利文獻7)等。本案係關於不具有電阻值變化元件及電容之可只用MOS電晶體構成之動態快閃記憶體(Dynamic Flash Memory)的製造方法。
圖16(a)~圖16(d)顯示前述的不具有電容，只用一個MOS電晶體構成的DRAM記憶單元的寫入動作，圖17(a)及圖17(b)顯示動作上的問題點，圖18(a)~圖18(c)顯示讀出動作(參照非專利文獻7~10)。圖16(a)顯示“1”寫入狀態。此處，記憶單元(Memory Cell)係形成於SOI(絕緣層上覆矽)基板1100，由與源極線SL連接的源極N+層1103、與位元線BL連接的汲極N+層1104、與字元線WL連接的閘極導電層1105及MOS電晶體1110a的浮體(Floating Body)1102所構成，並不具有電容，只用一個MOS電晶體1110a構成DRAM的記憶單元。浮體1102正下方，係與SOI基板的SiO2層1101相接。在進行此只用一個MOS電晶體1110a構成的記憶單元的“1”寫入之際，係使MOS電晶體1110a在線性區域動作。亦即，在從源極N+層1103開始延伸的電子的通道1107會有夾止點1108，並不會到達與位元線連接的汲極N+層1104。如此地使與汲極N+層1104連接的位元線BL及與閘極導電層1105連接的字元線WL都為高電壓，使閘極電壓為汲極電壓的約1/2程度而使MOS電晶體1110a動作，則在汲極N+層1104附近的夾止點1108，電場強度會最大。於是，從源極N+層1103往汲極N+層1104流動之受到加速的電子會撞擊Si的晶格，撞擊時喪失的運動能量會使得電子-電洞對產生(撞擊游離化(Impact Ionization)現象)。產生的大部分的電子(未圖示)會到達汲極N+層1104。極小部分的熱電子會越過閘極氧化膜1109而到達閘極導電層1105。另外，同時產生的電洞1106則是使得浮體 1102充電。在此情況，因為浮體1102為P型Si，所以產生的電洞使得多數載子更增多。當浮體1102中充滿了產生的電洞1106，使得浮體1102的電壓變高到比源極N+層1103高出Vb以上，再產生出的電洞就會放電到源極N+層1103。此處，Vb為源極N+層1103與P層的浮體1102之間的PN接面的內建電壓(Built-in Voltage)，約為0.7V。圖16(b)顯示產生的電洞1106將浮體1102充電到飽和的情形。
接著，利用圖16(c)來說明記憶單元1110b的“0”寫入動作。連接在共通的選擇字元線WL上的記憶單元，隨機存在有“1”寫入的記憶單元1110a及“0”寫入的記憶單元1110b。圖16(c)顯示的是從“1”寫入狀態改寫為“0”寫入狀態的情形。在“0”寫入時，使位元線BL的電壓為負偏壓，使汲極N+層1104與P層的浮體1102之間的PN接面為順偏壓。如此一來，在前一個週期在浮體1102產生的電洞1106會流到與位元線BL連接的汲極N+層1104。寫入動作結束，就得到充滿了產生的電洞1106之記憶單元1110a(圖16(b))，及產生的電洞都流掉了的記憶單元1110b(圖16(c))這兩種記憶單元的狀態。充滿了電洞1106的記憶單元1110a的浮體1102的電位係比不存在產生的電洞的浮體1102高。因此，記憶單元1110a的閾值電壓會比記憶單元1110b的閾值電壓低。圖16(d)顯示兩者的比較。
接著，利用圖17(a)及圖17(b)來說明此只用一個MOS電晶體構成的記憶單元的動作上的問題點。如圖17(a)所示，浮體1102的電容量CFB為與字元線連接的閘極1105與浮體1102之間的電容量CWL、與源極線連接的源極N+層1103與浮體1102之間的PN接面的接面電容量CSL，以及與位元線連接的汲極N+層1104與浮體1102之間的PN接面的接面電容量CBL的總和，如以下的式(1)所示。
CFB=CWL+CBL+CSL (1)
因此，寫入時當字元線電壓VWL振盪，作為記憶單元的記憶節點(Node)之浮體1102的電壓也會受其影響。圖17(b)顯示其關係。寫入時當字元線電壓VWL從0V升高到VProgWL，浮體1102的電壓VFB會因為與字元線的電容耦合而從字元線電壓變化之前的初始狀態的電壓VFB1升高到VFB2。其電壓變化量△VFB如以下的式(2)所示。
△VFB=VFB2-VFB1=CWL/(CWL+CBL+CSL)×VProgWL (2)
此處，如以下的式(3)所示。
β=CWL/(CWL+CBL+CSL) (3)
將β稱為耦合率。在如此的記憶單元中，CWL的貢獻率很大，例如CWL：CBL：CSL=8：1：1。在此情況，β=0.8。字元線從例如寫入時的5V，在寫入結束後降到0V的話，由於字元線與浮體1102的電容耦合，浮體1102會受到5V×β=4V之振盪雜訊。因此，會有很難充分取得寫入時的浮體1102的“1”電位與“0”電位的電位差裕度(margin)之問題點。
圖18的(a)及圖18(b)顯示讀出動作，圖18(a)顯示“1”寫入狀態，圖18(b)顯示“0”寫入狀態。實際上，即便在“1”寫入將Vb寫入浮體1102，當字元線在寫入結束回到0V，浮體1102也會降到負偏壓。在寫入“0”之際，會變為負更多的負偏壓，所以在寫入之際無法充分加大“1”與“0”的電位差裕度，因此實際上為難以將不具有電容的DRAM記憶單元製品化之狀況。另外，還有在SOI(Silicon on Insulator)層使用兩個MOS電晶體而形成一個記憶單元之記憶元件(參照例如專利文獻4、5)。此等元件係將分隔出兩個MOS電晶體的浮體通道之作為源極或汲極的N+層與絕緣層相接而形成。藉由此N+層之與絕緣層相接，使兩個MOS電晶體 的浮體通道互相電性分離。因此，蓄積有作為訊號電荷的電洞群之分離的浮體通道的電壓會如前述，由於對於各自的MOS電晶體的閘極電極之脈衝電壓的施加，而與式(2)式所示的同樣地出現大幅的變化。因而，會有無法充分加大寫入之際的“1”與“0”的電位差裕度之問題。
[先前技術文獻]
[專利文獻]
[專利文獻1]日本特開平2-188966號公報
[專利文獻2]日本特開平3-171768號公報
[專利文獻3]日本特許第3957774號公報
[專利文獻4]US2008/0137394 A1
[專利文獻5]US2003/0111681 A1
[非專利文獻]
[非專利文獻1]Hiroshi Takato, Kazumasa Sunouchi, Naoko Okabe, Akihiro Nitayama, Katsuhiko Hieda, Fumio Horiguchi, and Fujio Masuoka: IEEE Transaction on Electron Devices, Vol.38, No.3, pp.573-578 (1991)
[非專利文獻2]H. Chung, H. Kim, H. Kim, K. Kim, S. Kim, K. Dong, J. Kim, Y.C. Oh, Y. Hwang, H. Hong, G. Jin, and C. Chung: “4F2 DRAM Cell with Vertical Pillar Transistor(VPT),” 2011 Proceeding of the European Solid-State Device Research Conference, (2011)
[非專利文獻3]H. S. Philip Wong, S. Raoux, S. Kim, Jiale Liang, J. R. Reifenberg, B. Rajendran, M. Asheghi and K. E. Goodson: “Phase Change Memory,” Proceeding of IEEE, Vol.98, No 12, December, pp.2201-2227 (2010)
[非專利文獻4]T. Tsunoda, K.Kinoshita, H. Noshiro, Y. Yamazaki, T. Iizuka, Y. Ito, A. Takahashi, A. Okano, Y. Sato, T. Fukano, M. Aoki, and Y. Sugiyama: “Low Power and high Speed Switching of Ti-doped NiO ReRAM under the Unipolar Voltage Source of less than 3V,” IEDM (2007)
[非專利文獻5]W. Kang, L. Zhang, J. Klein, Y. Zhang, D. Ravelosona, and W. Zhao: “Recontigurable Codesign of STT-MRAM Under Process Variations in Deeply Scaled Technology,” IEEE Transaction on Electron Devices, pp.1-9 (2015)
[非專利文獻6]M. G. Ertosum, K. Lim, C. Park, J. Oh, P. Kirsch, and K. C. Saraswat: “Novel Capacitorless Single-Transistor Charge-Trap DRAM (1T CT DRAM) Utilizing Electron,” IEEE Electron Device Letter, Vol. 31, No.5, pp.405-407 (2010)
[非專利文獻7]J. Wan, L. Rojer, A. Zaslavsky, and S. Critoloveanu: “A Compact Capacitor-Less High-Speed DRAM Using Field Effect-Controlled Charge Regeneration,” Electron Device Letters, Vol. 35, No.2, pp.179-181 (2012)
[非專利文獻8]T. Ohsawa, K. Fujita, T. Higashi, Y. Iwata, T. Kajiyama, Y. Asao, and K. Sunouchi: “Memory design using a one-transistor gain cell on SOI,” IEEE JSSC, vol.37, No.11, pp1510-1522 (2002).
[非專利文獻9]T. Shino, N. Kusunoki, T. Higashi, T. Ohsawa, K. Fujita, K. Hatsuda, N. Ikumi, F. Matsuoka, Y. Kajitani, R. Fukuda, Y. Watanabe, Y. Minami, A. Sakamoto, J. Nishimura, H. Nakajima, M. Morikado, K. Inoh, T. Hamamoto, A. Nitayama: “Floating Body RAM Technology and its Scalability to 32nm Node and Beyond,” IEEE IEDM (2006).
[非專利文獻10]E. Yoshida: “A Capacitorless 1T-DRAM Technology Using Gate-Induced Drain-Leakage (GIDL) Current for Low-Power and High-Speed Embedded Memory,” IEEE IEDM (2006).
[非專利文獻11]J. Y. Song, W. Y. Choi, J. H. Park, J. D. Lee, and B-G. Park: “Design Optimization of Gate-All-Around (GAA) MOSFETs,” IEEE Trans. Electron Devices, vol. 5, no. 3, pp.186-191, May 2006.
[非專利文獻12]N. Loubet, et al.: “Stacked Nanosheet Gate-All-Around Transistor to Enable Scaling Beyond FinFET,” 2017 IEEE Symposium on VLSI Technology Digest of Technical Papers, T17-5, T230-T231, June 2017.
[非專利文獻13]H. Jiang, N. Xu, B. Chen, L. Zeng1, Y. He, G. Du, X. Liu and X. Zhang: “Experimental investigation of self heating effect (SHE) in multiple-fin SOI FinFETs,” Semicond. Sci. Technol. 29 (2014) 115021 (7pp).
[非專利文獻14]E. Yoshida, and T. Tanaka: “A Capacitorless 1T-DRAM Technology Using Gate-Induced Drain-Leakage (GIDL) Current for Low-Power and High-Speed Embedded Memory,” IEEE Transactions on Electron Devices, Vol. 53, No. 4, pp. 692-697,Apr. 2006.
在沒有電容的一個電晶體型的DRAM(增益單元(Gain Cell))中，具有字元線與浮動的SGT的基體(hody)的電容耦合很大，在資料讀出時及寫入時使 字元線的電位升降的話，就會直接成為雜訊而傳到SGT基體之問題點。因而，會引起誤讀出、誤改寫記憶資料之問題，使得沒有電容的一個電晶體型的DRAM(增益單元)的實用化變困難。另外，記憶裝置的高度積體化也是一個課題。
為了解決上述的課題，本發明之半導體記憶裝置的製造方法係進行資料保持動作及資料抹除動作之記憶裝置的製造方法，前述資料保持動作係控制施加於第一閘極導體層、第二閘極導體層、第一雜質層及第二雜質層的電壓，而在第一半導體柱的內部保持電洞群或電子群，其中該電洞群或電子群為利用撞擊游離化現象或閘極引發汲極漏電流(Gate-Induced Drain Leakage)所產生之前述第一半導體柱內的多數載子；前述資料抹除動作係控制施加於前述第一閘極導體層、前述第二閘極導體層、前述第一雜質層及前述第二雜質層的電壓，而從前述第一半導體柱的內部去除屬於前述第一半導體柱內的多數載子的前述電洞群或前述電子群；該製造方法係具有：
在半導體層上形成第一遮罩材料層之步驟；
以前述第一遮罩材料層作為遮罩，對前述半導體層進行蝕刻，形成在垂直方向站立的前述第一半導體柱之步驟；
形成圍繞前述第一半導體柱的側面之第一閘極絕緣層之步驟；
形成圍繞前述第一閘極絕緣層的側面，且上表面位置相較於前述第一半導體柱的頂部而言位於下方之前述第一閘極導體層之步驟；
形成與前述第一閘極絕緣層相連，且圍繞前述第一半導體柱的上部側面之第二閘極絕緣層之步驟；
形成圍繞前述第二閘極絕緣層的側面之前述第二閘極導體層之步驟；
在形成前述第一半導體柱之前或形成前述第一半導體柱之後，形成與前述第一半導體柱的底部相連之前述第一雜質層之步驟；以及
在形成前述第一半導體柱之前或形成前述第一半導體柱之後，在前述半導體柱的頂部形成前述第二雜質層之步驟(第一發明)。
在上述第一發明中，具有：
圍繞前述第一半導體柱而形成第三絕緣層之步驟；
在前述第一半導體柱的下部形成圍繞前述第三絕緣層之前述第一閘極導體層之步驟；
形成圍繞前述第一閘極導體層，且上端面相較於前述第一閘極導體層而言位於上方之第四絕緣層之步驟；以及
形成圍繞前述第一半導體柱的上部的前述第三絕緣層之前述第二閘極導體層之步驟，並且
前述第三絕緣層之內，由前述第一閘極導體層圍繞的部分為前述第一閘極絕緣層，前述第三絕緣層之內，由前述第二閘極導體層圍繞的部分為前述第二閘極絕緣層(第二發明)。
在上述的第一發明中，具有：
形成前述第一閘極導體層之後，形成前述第二閘極絕緣層之步驟，其中前述第二閘極絕緣層係圍繞於在垂直方向上在前述第一閘極導體層之上表面上方露出的前述第一半導體柱，且連接到前述第一閘極導體層上(第三發明)。
在上述的第一發明中，具有：
形成前述第一閘極絕緣層、及圍繞前述第一閘極絕緣層之第一導體層之步驟；
以圍繞前述第一導體層上及比前述第一導體層還偏靠上部的前述第一半導體柱的方式，形成前述第二閘極絕緣層之步驟；
形成圍繞前述第二閘極絕緣層的側面，且其上表面位置在前述第二雜質層的下端附近之第二導體層之步驟；
形成圍繞前述第二雜質層及前述第一遮罩材料層的側面之第二遮罩材料層之步驟；以及
以前述第一遮罩材料層及前述第二遮罩材料層作為遮罩對前述第二導體層、前述第二閘極絕緣層及前述第一導體層進行蝕刻之步驟，並且
經過蝕刻的前述第一導體層成為前述第一閘極導體層，同樣經過蝕刻的前述第二導體層成為前述第二閘極導體層(第四發明)。
在上述的第四發明中，具有：
形成從俯視觀看時重疊於前述第二遮罩材料層之上且朝第一方向延伸之第三遮罩材料層之步驟；以及
以前述第一遮罩材料層、前述第二遮罩材料層及前述第三遮罩材料層作為遮罩，對前述第二導體層、前述第二閘極絕緣層及前述第一導體層進行蝕刻之步驟(第五發明)。
在上述的第五發明中，在從俯視觀看時與前述第一方向正交的第二方向上，前述第三遮罩材料層的外周係相較於前述第二遮罩材料層的外周而言位於內側(第六發明)。
在上述的第一發明中，具有：
在形成前述第二閘極導體層之後，形成圍繞前述第二雜質層及前述第一遮罩材料層的側面之第五絕緣層之步驟；
以前述第五絕緣層作為遮罩對前述第一遮罩材料層進行蝕刻，而在前述第二雜質層上形成第一接觸孔之步驟；以及
形成透過前述第一接觸孔而連接到前述第五絕緣層上及前述第二雜質層之第一配線導體層之步驟(第七發明)。
在上述的第七發明中，從俯視觀看時，前述第一配線導體層係與前述第二閘極導體層正交而形成(第八發明)。
在上述的第一發明中，具有：
形成第二接觸孔之步驟，於俯視中，該第二接觸孔與前述第一閘極導體層及前述第二閘極導體層鄰接，且平行延伸，且其底部與前述第一雜質層相接；以及
在前述第二接觸孔的底部形成第三導體層之步驟(第九發明)。
在上述的第九發明中，具有：
在前述第三導體層上的前述第二接觸孔內，形成具有空孔或不具有空孔之第五絕緣層之步驟(第十發明)。
在上述的第十發明中，前述第五絕緣層為低介電常數材料層(第十一發明)。
在上述的第七發明中，具有：
以圍繞前述第二雜質層及前述第一配線導體層的側面的方式形成第六絕緣層之步驟；
在前述第六絕緣層，以鄰接於前述第二雜質層及前述第一配線導體層的方式形成第三接觸孔之步驟；以及
在前述第三接觸孔內形成具有空孔或不具有空孔之第七絕緣層之步驟(第十二發明)。
在上述的第十二發明中，前述第六絕緣層為低介電常數材料層(第十三發明)。
在上述的第一發明中，前述第一雜質層係連接到源極線，前述第一閘極導體層係連接到板線，前述第二閘極導體層係連接到字元線，前述第二雜質層係連接到位元線(第十四發明)。
1:P層基板
1A:N井
1B:P井
2,4,411,412,413,421,422,423,431,432,433,101a,101b:N+層
3:P層
511,512,513,521,522,523,531,532,533,351,352,353:遮罩材料層
311,312,313,321,322,323,331,332,333:P層Si柱
6,611,612,613,621,622,623,631,632,633,30,301,302,303:HfO2層
7,8,11,15:SiO2層
81,82,83,101,102,103,29,291,292,293,31,311,312,313:TiN層
91:SiO2層
1211,1212,1213,1221,1222,1223,1231,1232,1233:空孔
1311,1312,1313,1321,1322,1323,1331,1332,1333:導體層
141,142,143:銅層
18:HfO2層
191,192:接觸孔
221,222:SiO2層
3411,3412,3413,3421,3422,3423,3431,3432,3433:SiN層
110,111:動態快閃記憶單元
100:具有P型或I型(本質型)的導電型之Si柱
102:通道區域
102a:第一通道Si層
102b:第二通道Si層
103a,103b,103a2,103b2:閘極絕緣層
104a,104b,104a2,104b2:閘極導體層
105:絕緣層
106:電洞群
107a:反轉層
107b:反轉層
108:夾止點
1100:SOI(絕緣層上覆矽)基板
1101:SiO2層
1102:浮體
1103:源極N+層
1104:汲極N+層
1105:閘極導電層
1106:電洞
1107:通道
1108:夾止點
1109:閘極氧化膜
1110a:記憶單元
1110b:記憶單元
BL1~BL3:位元線
BL:位元線
CL11,CL12,CL13,CL21,CL22,CL23,CL31,CL32,CL33:記憶單元
FB:浮體
PL:板線
PL1~PL3:板線
SL:源極線
SL1~SL3:源極線
Sub:基板
WL:字元線
WL1~WL3:字元線
圖1係第一實施型態之具有SGT的記憶裝置的構造圖。
圖2A係用來說明第一實施型態之具有SGT的記憶裝置的抹除動作機制之圖。
圖2B係用來說明第一實施型態之具有SGT的記憶裝置的抹除動作機制之圖。
圖3A係用來說明第一實施型態之具有SGT的記憶裝置的寫入動作機制之圖。
圖3B係用來說明第一實施型態之具有SGT的記憶裝置的寫入動作機制之圖。
圖3C係用來說明第一實施型態之具有SGT的記憶裝置的寫入動作機制之圖。
圖3D係用來說明第一實施型態之具有SGT的記憶裝置的寫入動作機制之圖。
圖3E係用來說明第一實施型態之具有SGT的記憶裝置的寫入動作機制之圖。
圖4A係用來說明第一實施型態之具有SGT的記憶裝置的讀出動作機制之圖。
圖4B係用來說明第一實施型態之具有SGT的記憶裝置的讀出動作機制之圖。
圖4C係用來說明第一實施型態之具有SGT的記憶裝置的讀出動作機制之圖。
圖5A係用來說明第二實施型態之具有SGT的記憶裝置的寫入動作機制之圖。
圖5B係用來說明第二實施型態之具有SGT的記憶裝置的寫入動作機制之圖。
圖6係第三實施型態之具有SGT的記憶裝置的構造圖。
圖7A係用來說明第四實施型態之具有SGT的記憶裝置的製造方法之平面圖及剖面構造圖。
圖7B係用來說明第四實施型態之具有SGT的記憶裝置的製造方法之平面圖及剖面構造圖。
圖7C係用來說明第四實施型態之具有SGT的記憶裝置的製造方法之平面圖及剖面構造圖。
圖7D係用來說明第四實施型態之具有SGT的記憶裝置的製造方法之平面圖及剖面構造圖。
圖7E係用來說明第四實施型態之具有SGT的記憶裝置的製造方法之平面圖及剖面構造圖。
圖7F係用來說明第四實施型態之具有SGT的記憶裝置的製造方法之平面圖及剖面構造圖。
圖7G係用來說明第四實施型態之具有SGT的記憶裝置的製造方法之平面圖及剖面構造圖。
圖7H係用來說明第四實施型態之具有SGT的記憶裝置的製造方法之平面圖及剖面構造圖。
圖7I係用來說明第四實施型態之具有SGT的記憶裝置的製造方法之平面圖及剖面構造圖。
圖7J係用來說明第四實施型態之具有SGT的記憶裝置的製造方法之平面圖及剖面構造圖。
圖7K係用來說明第四實施型態之具有SGT的記憶裝置的製造方法之平面圖及剖面構造圖。
圖7L係用來說明第四實施型態之具有SGT的記憶裝置的製造方法之平面圖及剖面構造圖。
圖7M係用來說明第四實施型態之具有SGT的記憶裝置的製造方法之平面圖及剖面構造圖。
圖8A係用來說明第五實施型態之具有SGT的記憶裝置的區塊抹除動作之電路方塊圖及時序動作波形圖。
圖8B係用來說明第五實施型態之具有SGT的記憶裝置的區塊抹除動作之電路方塊圖及時序動作波形圖。
圖9A係用來說明第六實施型態之具有SGT的記憶裝置的頁寫入動作之電路方塊圖及時序動作波形圖。
圖9B係用來說明第六實施型態之具有SGT的記憶裝置的頁寫入動作之電路方塊圖及時序動作波形圖。
圖10A係用來說明第七實施型態之具有SGT的記憶裝置的頁讀出動作之電路方塊圖及時序動作波形圖。
圖10B係用來說明第七實施型態之具有SGT的記憶裝置的頁讀出動作之電路方塊圖及時序動作波形圖。
圖11A係用來說明第八實施型態之具有SGT的記憶裝置的區塊刷新動作之電路方塊圖及時序動作波形圖。
圖11B係用來說明第八實施型態之具有SGT的記憶裝置的區塊刷新動作之電路方塊圖及時序動作波形圖。
圖12A係用來說明第九實施型態之具有SGT的記憶裝置的頁抹除動作之電路方塊圖及時序動作波形圖。
圖12B係用來說明第九實施型態之具有SGT的記憶裝置的頁抹除動作之電路方塊圖及時序動作波形圖。
圖13A係用來說明第十實施型態之具有SGT的記憶裝置的製造方法之平面圖及剖面構造圖。
圖13B係用來說明第十實施型態之具有SGT的記憶裝置的製造方法之平面圖及剖面構造圖。
圖13C係用來說明第十實施型態之具有SGT的記憶裝置的製造方法之平面圖及剖面構造圖。
圖13D係用來說明第十實施型態之具有SGT的記憶裝置的製造方法之平面圖及剖面構造圖。
圖13E係用來說明第十實施型態之具有SGT的記憶裝置的製造方法之平面圖及剖面構造圖。
圖14A係用來說明第十一實施型態之具有SGT的記憶裝置的製造方法之平面圖及剖面構造圖。
圖14B係用來說明第十一實施型態之具有SGT的記憶裝置的製造方法之平面圖及剖面構造圖。
圖14C係用來說明第十一實施型態之具有SGT的記憶裝置的製造方法之平面圖及剖面構造圖。
圖15係用來說明第十一實施型態之動態快閃記憶體的設於P層基板1內的二層井構造的製造方法之剖面構造圖。
圖16係顯示傳統例的不具有電容的DRAM記憶單元的寫入動作之圖。
圖17係用來說明傳統例的不具有電容的DRAM記憶單元的動作上的問題點之圖。
圖18係顯示傳統例的不具有電容的DRAM記憶單元的讀出動作之圖。
以下，參照圖式來說明與本發明有關的記憶裝置(以下，稱為動態快閃記憶體)的實施型態的製造方法。
(第一實施型態)
利用圖1~圖4，說明本發明的第一實施型態之動態快閃記憶單元的構造及動作機制。利用圖1來說明動態快閃記憶單元的構造。然後，利用圖2來說明資料抹除機制，利用圖3來說明資料寫入機制，利用圖4來說明資料寫入機制。
圖1顯示本發明的第一實施型態之動態快閃記憶單元的構造。在形成於基板Sub上的具有P型或i型(本質型)的導電型之矽半導體柱100(以下，將矽半導體柱稱為「Si柱」)(申請專利範圍中的「半導體柱」的一例)內的上下的位置，形成有半導體層101a、101b，半導體層101a、101b為包含有高濃度的施體雜質之半導體層，且當一方作為源極則另一方就作為汲極(以下，將包含有高濃度的施體雜質之半導體層稱為「N+層」)(半導體層101a、101b為申請專利範圍中的「第一雜質層」、「第二雜質層」的一例)。該作為源極、汲極之N+層101a、N+層101b間的Si柱100的部分係作為通道區域102。以圍繞該通道區域102的方式形成有第一閘極絕緣層103a(申請專利範圍中的「第一閘極絕緣層」的一例)、第二閘極絕緣層103b(申請專利範圍中的「第二閘極絕緣層」的一例)。該第一閘極絕緣層103a、第二閘極絕緣層103b分別與作為源極、汲極之N+層101a、N+層101b相接或是接近。以圍繞該第一閘極絕緣層103a、第二閘極絕緣層103b的方式分別形成有第一閘極導體層104a(申請專利範圍中的「第一閘極導體層」的一例)、第二閘極導體層104b(申請專利範圍中的「第二閘極導體層」的一例)。第一閘極導體層104a與第二閘極導體層104b係被絕緣層105分離。而且，屬於N+層101a與N+層101b間的Si柱100的部分之通道區域102係由被第一閘極絕緣層103a圍繞的第一通道Si層102a及被第二閘極絕緣層103b圍繞的第二通道Si層102b所構成。以此方式形成由作為源極、汲極之N+層101a、N+層101b、通道區域102、第一閘極絕緣 層103a、第二閘極絕緣層103b、第一閘極導體層104a及第二閘極導體層104b所構成之動態快閃記憶單元110。
作為源極之N+層101a係連接至源極線SL(申請專利範圍中的「源極線」的一例)，作為汲極之N+層101b係連接至位元線BL(申請專利範圍中的「位元線」的一例)，第一閘極導體層104a係連接至板線PL(申請專利範圍中的「板線」的一例)，第二閘極導體層104b係連接至字元線WL(申請專利範圍中的「字元線」的一例)。而且，較佳為具有下述構造：與板線PL連接的第一閘極導體層104a的閘極電容量比與字元線WL連接的第二閘極導體層104b的閘極電容量大之構造。
在圖1中，係將第一閘極導體層104a的閘極長度形成得比第二閘極導體層104b的閘極長度長，來使得與板線PL連接的第一閘極導體層104a的閘極電容量比與字元線WL連接的第二閘極導體層104b的閘極電容量大。除此之外，亦可不是使第一閘極導體層104a的閘極長度比第二閘極導體層104b的閘極長度長，而是改變各個閘極絕緣層的膜厚，將第一閘極絕緣層103a的閘極絕緣膜的膜厚形成得比第二閘極絕緣層103b的閘極絕緣膜的膜厚薄。再者，亦可改變各個閘極絕緣層的材料的介電常數，使第一閘極絕緣層103a的閘極絕緣膜的介電常數比第二閘極絕緣層103b的閘極絕緣膜的介電常數大。
利用圖2A、圖2B來說明抹除動作機制。N+層101a、N+層101b間的通道區域102係與基板電性地分離而成為浮體(Floating Body)。圖2A(a)顯示在抹除動作前在前一個週期利用撞擊游離化所產生的屬於通道區域102的多數載子之電洞群106蓄積於通道區域102內的狀態。如圖2A(b)所示，在抹除動作時係使源極線SL的電壓為負電壓VERA。此處，VERA為例如-3V。如此一來，不管通道區域102的初始電位的值為何，與源極線SL連接之作為源極的N+層101a與通道區 域102的PN接面都會是順偏壓。於是，在前一個週期利用撞擊游離化所產生的蓄積於通道區域102內的電洞群106會被吸到源極部的N+層101a，通道區域102的電位VFB會為VFB=VERA+Vb。此處，Vb為PN接面的內建電壓(Build-in Voltage)，約為0.7V。因此，在VERA=-3V的情況，通道區域102的電位為-2.3V。此值為抹除狀態的通道區域102的電位狀態。因此，浮體的通道區域102的電位變為負的電壓，N通道MOS電晶體110的閾值電壓就會因為基板偏壓效應而變高。因而，如圖2A(c)所示，與字元線WL連接的第二閘極導體層104b的閾值電壓會變高。此通道區域102的抹除狀態為邏輯記憶資料“0”。圖2B顯示上述抹除動作時的各主要節點(Node)的電壓條件例。
圖3A顯示本發明的第一實施型態之動態快閃記憶單元的寫入動作。如圖3A(a)所示，在與源極線SL連接的N+層101a輸入例如0V，在與位元線BL連接的N+層101b輸入例如3V，在與板線PL連接的第一閘極導體層104a輸入例如2V，在與字元線WL連接的第二閘極導體層104b輸入例如5V。結果，會如圖3A(a)所示，在與板線PL連接的第一閘極導體層104a的內周形成環狀的反轉層107a，使具有第一閘極導體層104a之第一N通道MOS電晶體區域在飽和區域動作。如此一來，在與板線PL連接的第一閘極導體層104a的內周的反轉層107a會存在有夾止點108。另一方面，使具有與字元線WL連接的第二閘極導體層104b之第二N通道MOS電晶體區域在線性區域動作。如此一來，在與字元線WL連接的第二閘極導體層104b的內周，並不會存在有夾止點而是全面形成反轉層107b。此形成於與字元線WL連接的第二閘極導體層104b的內周的全面之反轉層107b，會作為具有第二閘極導體層104b之第二N通道MOS電晶體區域的實質的汲極而作用。結果，在串聯連接的具有第一閘極導體層104a之第一N通道MOS電晶體區域與具有第二 閘極導體層104b之第二N通道MOS電晶體區域之間的通道區域102的交界區域，電場會為最大，會在此區域發生撞擊游離化現象。
該區域從具有與字元線WL連接的第二閘極導體層104b之第二N通道MOS電晶體區域觀看時係為源極側的區域，所以將該現象稱為源極側撞擊游離化現象。利用該源極側撞擊游離化現象，電子從與源極線SL連接的N+層101a往與位元線連接的N+層101b流動。加速的電子撞擊晶格的Si原子，電子的運動能量會使得電子、電洞對產生。產生的電子的一部分會流到第一閘極導體層104a及第二閘極導體層104b，但大部分的電子係流到與位元線BL連接的N+層101b(未圖示)。產生的電洞群106為通道區域102的多數載子，將通道區域102充電成為正偏壓(圖3A(b))。與源極線SL連接的N+層101a為0V，所以通道區域102會被充電到與源極線SL連接的N+層101a與通道區域102之間的PN接面的內建電壓Vb(約0.7V)。當通道區域102被充電成為正偏壓，第一N通道MOS電晶體區域及第二N通道MOS電晶體區域的閾值電壓就會因為基板偏壓效應而變低。因此，如圖3A(c)所示，與字元線WL連接的第二N通道MOS電晶體區域的閾值電壓會變低。將此通道區域102的寫入狀態分配為邏輯記憶資料“1”。
在寫入動作時，亦可不是上述交界區域，而是在N+層101a與第一通道半導體層102a之間的第二交界區域，或N+層101b與第二通道半導體層102b之間的第三交界區域，利用撞擊游離化現象使電子、電洞對產生，利用產生的電洞群106使通道區域102充電。另外，在“1”之寫入時，亦可利用閘極引發汲極漏電流(GIDL：Gate Induced Drain Leakage)來使電子、電洞對產生，利用產生的電洞群充滿於浮體FB內(參照非專利文獻14)。
圖3B(a)顯示用來說明本發明的第一實施型態之動態快閃記憶單元的寫入動作時的電場強度之圖。圖中顯示了利用源極側撞擊游離化現象，而在屬於串聯連接的兩個閘極導體層之連接至板線PL的第一閘極導體層104a與連接至字元線WL的第二閘極導體層104b之間，使電場強度變為最大的情形。此時，雖然只是略為變動，但電場在與位元線BL連接的汲極部的N+層101b附近也會變大。
圖3B(b)顯示屬於浮體之通道區域102在寫入時受到充電，電壓升高的情形。通道區域102因為在寫入前為已抹除的狀態，所以其初始值為(VERA+Vb)。寫入開始後，隨著寫入時間增長，通道區域102的電壓會升高到Vb。不過，通道區域102的電壓一超過Vb，與源極線SL連接的N+層101a與P層的通道區域102之間的PN接面就會變為順偏壓，利用源極側撞擊游離化現象所產生的電洞群106就會從P層的通道區域102放出到與N+層101a相連的源極線SL。因而，P層的通道區域102的充電會受到限制，會維持Vb電位。
圖3C係用來說明與字元線WL連接的第二N通道MOS電晶體區域及與板線PL連接的第一N通道MOS電晶體區域兩者的閾值電壓的變化之圖。隨著通道區域102的電壓升高，具有與字元線WL連接的第二閘極導體層104b之第二N通道MOS電晶體區域的閾值電壓會降低。而且，如圖3A(a)所示，在通道區域102的浮體的狀態從“0”抹除狀態慢慢變為“1”寫入狀態的過程中，產生的電洞群會蓄積於通道區域102。亦即，與字元線WL連接的第二N通道MOS電晶體區域及與板線PL連接的第一N通道MOS電晶體區域兩者的閾值電壓會逐漸降低。另外，如圖3B(c)所示，隨著閾值電壓的降低，可使寫入時的字元線WL電壓降低。再者，如圖3C(a)所示，在寫入“1”之通道區域102會蓄積電洞群106，隨之，與字 元線WL連接的第二N通道MOS電晶體區域及與板線PL連接的第一N通道MOS電晶體區域兩者的閾值電壓會降低。因而，會促成正回授，從位元線BL流到源極線SL的電流會增大，撞擊游離化現象會更顯著，使頁(page)寫入動作加速。
隨著本發明的第一實施型態之動態快閃記憶單元的寫入動作時的通道區域102的電位變化，如圖3C(b)所示，在寫入動作時會在通道區域102的外周部形成反轉層。因此，會屏蔽來自與一直施加有固定電壓的板線PL連接的第一閘極導體層104a之電場，通道區域102內的電洞群的保持特性會提高。
隨著本發明的第一實施型態之動態快閃記憶單元的寫入動作時的通道區域102的電位變化，字元線WL的電壓雖然為了使具有第二閘極導體層104b之第二N通道MOS電晶體區域在線性區域動作，而如例如圖3D所示在寫入時的最初為5V之高電壓，但隨著寫入的進行，可降低到例如2V的程度。此處，圖3D係列出寫入動作時的各主要節點(Node)的電壓條件例。如此一來，即使在寫入結束時將字元線WL的電壓重設為例如0V，第二閘極導體層104b所電容耦合之通道區域102的電位降低之影響也會減小。
如圖3E所示，由於本發明的第一實施型態之動態快閃記憶單元在寫入動作時所引起的撞擊游離現象，除了電子-電洞對以外還產生有光子。產生的光子反復在Si柱100的第一閘極導體層104a、第二閘極導體層104b反射，而在Si柱100的中心軸方向行進。以此方式，產生的光子以Si柱100作為波導，反復在與板線PL連接的第一閘極導體層104a、與字元線WL連接的第二閘極導體層104b反射，而在Si柱100的上下方向行進。此時，第一閘極導體層104a及第二閘極導體層104b係具有在寫入時使產生的光子不會破壞鄰接記憶單元的資料之光遮蔽效果。
圖4A~圖4C係用來說明本發明的第一實施型態之動態快閃記憶單元的讀出動作之圖。如圖4A(a)所示，通道區域102被充電到內建電壓Vb(約0.7V)，N通道MOS電晶體的閾值電壓就會因為基板偏壓效應而降低。將此狀態分配為邏輯記憶資料“1”。如圖4A(b)所示，在進行寫入之前選擇的記憶區塊(memory block)係預先處於“0”抹除狀態的情況時，通道區域102的浮動電壓VFB係為VERA+Vb。藉由寫入動作隨機地使之記憶“1”寫入狀態。結果，相對於字元線WL，作成邏輯“0”及“1”之邏輯記憶資料。如圖4A(c)所示，利用相對於該字元線WL之兩個閾值電壓的高低差，以感測放大器(Sense Amplifier)進行讀出。圖4B列出讀出動作時的各主要節點(Node)的電壓條件例。
圖4C係說明本發明的第一實施型態之動態快閃記憶單元的讀出動作時的第一閘極導體層104a與第二閘極導體層104b的閘極電容量的大小關係之構造圖。與字元線WL連接的第二閘極導體層104b的閘極電容量以設計得比與板線PL連接的第一閘極導體層104a的閘極電容量小為佳。如圖4C(a)所示，將與板線PL連接的第一閘極導體層104a的垂直方向的長度做得比與字元線WL連接的第二閘極導體層104b的垂直方向的長度長，使與字元線WL連接的第二閘極導體層104b的閘極電容量比與板線PL連接的第一閘極導體層104a的閘極電容量小。圖4C(b)顯示圖4C(a)的動態快閃記憶體的一個單元(cell)的等效電路。圖4C(c)顯示動態快閃記憶體的耦合電容量關係。其中，CWL為第二閘極導體層104b的電容量，CPL為第一閘極導體層104a的電容量，CBL為作為汲極之N+層101b與第二通道區域102b之間的PN接面的電容量，CSL為作為源極之N+層101a與第一通道區域102a之間的PN接面的電容量。字元線WL的電壓若振盪，則其動作會成為雜訊而 對通道區域102造成影響。此時的通道區域102的電位變動△VFB係如以下的式(4)所示。
△VFB=CWL/(CPL+CWL+CBL+CSL)×VReadWL (4)
其中，VReadWL為字元線WL的讀出時的振盪電位。從式(4)可知，只要相較於通道區域102的全體的電容量CPL+CWL+CBL+CSL，使CWL的貢獻度較小，△VFB就會變小。CBL+CSL為PN接面的電容量，要使其變大，可考慮例如將Si柱100的直徑加大。但是如此對於記憶單元的微細化並不佳。相對於此，將與板線PL連接的第一閘極導體層104a的垂直方向的長度做得比與字元線WL連接的第二閘極導體層104b的垂直方向的長度更長，可在不使得從俯視觀看時的記憶單元的積體度降低的情況下，使△VFB更加地小。
另外，較佳為將與板線PL連接之第一閘極導體層104a的垂直方向的長度做得比與字元線WL連接的第二閘極導體層104b的垂直方向的長度更長，以使CPL>CWL。但是，只是附加板線PL，字元線WL之相對於通道區域102之電容耦合的耦合比(CWL/(CPL+CWL+CBL+CSL))也會變小。結果，浮體的通道區域102的電位變動△VFB會變小。
板線PL的電壓VErasePL亦可無關於各動作模式都施加例如2V的固定電壓，板線PL的電壓VErasePL亦可只在抹除時施加例如0V的電壓。
在上述抹除動作、寫入動作、讀出動作時的施加於源極線SL、板線PL、字元線WL、位元線BL的電壓條件，只要能使各個動作進行即可，可為不同的電壓條件。
Si柱100的剖面形狀為圓形、橢圓形、長方形，皆可做到本實施型態中說明的動態快閃記憶體動作。可使圓形、橢圓形、長方形的動態快閃記憶單元混合存在於同一晶片上。
在圖1中，係以設置圍繞在基板Sub上往垂直方向豎立的Si柱100的側面全體的第一閘極絕緣層103a、第二閘極絕緣層103b，且具有圍繞第一閘極絕緣層103a、第二閘極絕緣層103b的全體的第一閘極導體層104a、第二閘極導體層104b之SGT為例來說明動態快閃記憶體元件。如本實施型態的說明所揭示的，本動態快閃記憶體元件只要滿足將利用撞擊游離化現象所產生的電洞群106保持在通道區域102的條件之構造即可。因此，通道區域102只要是與基板Sub分離的浮體構造即可。因此，採用例如屬於SGT的一種之GAA(Gate All Around，全環繞閘極：參照例如非專利文獻10)技術、Nanosheet(奈米板)技術(參照例如非專利文獻11)，且將通道區域的半導體基體相對於基板Sub水平形成，也一樣可做到前述的動態快閃記憶體動作。此外，亦可為採用SOI(Silicon On Insulator)之器件構造(參照例如非專利文獻7~10)。該器件構造係通道區域的底部與SOI基板的絕緣層相接，且圍繞其他的通道區域而用閘極絕緣層及元件分離絕緣層加以圍繞。在此構造中，通道區域也一樣成為浮體構造。如上所述，本實施型態提供的動態快閃記憶體元件，只要滿足通道區域為浮體構造之條件即可。再者，就算是在SOI基板上形成Fin電晶體(參照例如非專利文獻13)之構造也一樣，只要是通道區域為浮體構造，就可做到本動態快閃動作。另外，可將GAA、Nanosheet元件堆疊多段來形成動態快閃記憶體元件。以及，可將圖1的動態快閃記憶單元堆疊多段而形成動態快閃記憶元件。
在垂直方向，在作為第一絕緣層之絕緣層105所圍繞的部分的通道區域102係使得第一通道區域102a、第二通道區域102b的電位分布相連而形成。因此，第一通道區域102a、第二通道區域102b的通道區域在垂直方向，係在作為第一絕緣層之絕緣層105所圍繞的區域而相連。
本說明書及申請專利範圍中記述為「閘極絕緣層及閘極導體層等覆蓋通道等」的情況的「覆蓋」的意思，係包含如SGT及GAA之圍繞全體之情況、如Fin電晶體之留一部分圍繞而圍繞之情況、也包含如平面型電晶體之重疊在平面的構造上之情況。
圖2A、圖2B顯示了抹除動作條件的一例。相對於此，只要可實現從N+層101a、N+層101b的任一方或兩方將通道區域102中的電洞群106去除掉之狀態即可，亦可改變施加於源極線SL、板線PL、位元線BL、字元線WL之電壓。
另外，在圖1，亦可將第一閘極導體層104a分割為兩個以上，並使之分別作為板線的導體電極而同步或非同步地動作。同樣的，可將第二閘極導體層104b分割為兩個以上，並使之分別作為字元線的導體電極而同步或非同步地動作。如此亦同樣可實現動態快閃記憶體動作。
另外，施加於上述的位元線BL、源極線SL、字元線WL、板線PL之電壓條件以及浮體的電壓，係用來進行抹除動作、寫入動作、讀出動作的基本動作的一例，只要可進行該基本動作即可，亦可為其他的電壓條件。
另外，在圖1，使N+層101a、N+層101b、P層Si柱100各者的導電型的極性相反而成的構造，也可做到動態快閃記憶體動作。在此情況，在N型的Si柱100中，多數載子為電子。因此，將利用撞擊游離化所產生的電子群蓄積於通道區域102的狀態設定為“1”狀態。
本實施型態具有下述的特徵。
(特徵1)
在本實施型態之動態快閃記憶單元中，作為源極、汲極之N+層101a、N+層101b、通道區域102、第一閘極絕緣層103a、第二閘極絕緣層103b、第一閘極導體層104a、第二閘極導體層104b，係整體而言形成為柱狀。而且，作為源極之N+層101a係連接至源極線SL，作為汲極之N+層101b係連接至位元線BL，第一閘極導體層104a係連接至板線PL，第二閘極導體層104b係連接至字元線WL。並且特徵的構造為：與板線PL連接的第一閘極導體層104a的閘極電容量係比與字元線WL連接的第二閘極導體層104b的閘極電容量大。在本動態快閃記憶單元中，係往垂直方向使第一閘極導體層與第二閘極導體層相重疊。因此，即使構成為與板線PL連接的第一閘極導體層104a的閘極電容量比與字元線WL連接的第二閘極導體層104b的閘極電容量大之構造，從俯視觀看的記憶單元面積也不會變大。因此可同時實現動態快閃記憶單元的高性能化及高度積體化。
(特徵2)
如圖3B(a)所示，在寫入動作時，使源極線SL側的具有與板線PL連接的第一閘極導體層104a之第一N通道MOS電晶體區域在線性區域動作，使配設於作為汲極的N+層101b側之具有與字元線WL連接的第二閘極導體層104b之第二N通道MOS電晶體區域在飽和區域動作。因此，在此與字元線WL連接的第二閘極導體層104b的正下方全面形成的反轉層107b，會成為具有第二閘極導體層104b之第二N通道MOS電晶體區域的實質的汲極。因此，串聯連接的具有第一閘極導體層104a之第一N通道MOS電晶體區域與具有第二閘極導體層104b之第二N通道MOS電晶體區域之間的電場會最大，會在該區域發生撞擊游離化而產生電子、 電洞對。以此方式，可將要使撞擊游離化發生之場所，設定在串聯連接的具有第一閘極導體層104a之第一N通道MOS電晶體區域與具有第二閘極導體層104b之第二N通道MOS電晶體區域之間的通道。
(特徵3)
在寫入動作時，使配設於作為源極的N+層101a側之具有與板線PL連接的第一閘極導體層104a之第一N通道MOS電晶體區域在飽和區域動作，使配設於作為汲極的N+層101b側之具有與字元線WL連接的第二閘極導體層104b之第二N通道MOS電晶體區域在線性區域動作，使因此而產生的反轉層107b成為從作為汲極的N+層101b延伸出的實質的汲極部而動作。如此一來，利用源極側撞擊游離化現象，電場的強度會在屬於串聯連接的兩個閘極導體層之連接至板線PL的第一閘極導體層104a與連接至字元線WL的第二閘極導體層104b之間為最大。已知有利用此動作機制之源極側注入(Source Side Injection)型的快閃記憶體。在此快閃記憶體的寫入上，必須使利用撞擊游離化現象所產生的熱電子具有能夠讓電子突破氧化膜的障壁而注入到浮遊閘極之3.9eV以上的能量。相對的，在動態快閃記憶體的寫入上，則只要使電洞群蓄積於通道區域102即可，使用比快閃記憶體的寫入低的電場即可。因而，利用撞擊游離化現象作為寫入的動作機制，可進行多位元同時寫入，且可實現比快閃記憶體高速的寫入速度及降低消耗電力。
(特徵4)
本發明的第一實施型態之動態快閃記憶單元，係隨著寫入動作時的通道區域102的電位升高，具有與字元線WL連接的第二閘極導體層104b之第二N通道MOS電晶體區域及具有與板線PL連接的第一閘極導體層104a之第一N通道MOS電晶體區域的閾值電壓會降低。因此，隨著此閾值電壓的降低，寫入時可使字元 線WL的電壓降低而進行。另外，寫入時通道區域102中會持續有產生的電洞蓄積，會促成正回授，使頁寫入動作加速。因此，可縮短資料寫入時間。
(特徵5)
本發明的第一實施型態之動態快閃記憶單元，係隨著寫入動作時的通道區域102的電位升高，在寫入動作時使反轉層在Si柱100的通道區域102的外周部形成。因此，可屏蔽來自一直被施加固定電壓的板線PL的電場。因此，通道區域102內的電洞群的保持特性會提高。
(特徵6)
本發明的第一實施型態之動態快閃記憶單元，隨著寫入動作時的通道區域102的電位升高，可持續維持使具有第二閘極導體層104b之第二N通道MOS電晶體區域在線性區域動作，同時可使寫入開始時的字元線WL的初始電壓降低。因而，就算在寫入結束時使字元線WL電壓重設為0V，由於第二閘極導體層104b的電容耦合使得浮體100的電位降低之影響也會減少。此有助於動態快閃記憶單元的動作裕度能擴大而得到穩定的動作。
(特徵7)
本發明的第一實施型態之動態快閃記憶單元，在寫入動作時所引起的撞擊游離化現象，除了使電子、電洞對產生之外也會使光子產生。產生的光子會反復地在Si柱100的第一閘極導體層104a及第二閘極導體層104b反射，而在Si柱100內朝中心軸方向行進。此時，第一閘極導體層104a及第二閘極導體層104b對於寫入時產生之該光子之具有遮蔽效果，防止光子對於水平方向上的鄰接的記憶單元的資料的破壞。
(特徵8)
若著眼於本發明的第一實施型態之動態快閃記憶單元的與板線PL連接的第一閘極導體層104a的作用，則有以下的(1)~(5)之作用。
(1)動態快閃記憶單元在進行寫入、讀出動作之際，字元線WL的電壓會上下振盪。此時，板線PL發揮使字元線WL與通道區域102之間的電容耦合比減低之作用。如此，可顯著抑制字元線WL的電壓上下振盪之際的使通道區域102的電壓變化的影響。因此，可使表示邏輯“0”及“1”之字元線WL的SGT電晶體的閾值電壓差變大。此有助於動態快閃記憶單元的動作裕度的擴大。
(2)動態快閃記憶單元在進行抹除、寫入、讀出動作之際，與板線PL連接的第一閘極導體層104a及與字元線WL連接的第二閘極電極104b兩者係作為SGT電晶體的閘極而發揮作用。在電流從位元線BL流到源極線SL之際，可抑制SGT電晶體的短通道效應(Short Channel Effect)。如此利用與板線PL連接的第一閘極導體層104a來抑制短通道效應，可使資料保持特性提高。
(3)當動態快閃記憶單元的寫入動作開始，電洞群就慢慢蓄積到通道區域102，具有板線PL之第一MOS電晶體及具有字元線WL之第二MOS電晶體的閾值電壓會降低。此時，具有板線PL之第一MOS電晶體的閾值電壓降低，藉此助長寫入動作時的撞擊游離化現象。因此，板線PL會在寫入時使正回授發生，可謀求寫入動作高速化。
(4)在進行“1”之寫入的動態快閃記憶單元中，具有板線PL之第一MOS電晶體的閾值電壓會降低。如此一來，當施加正偏壓於板線PL，就會在與板線PL相連的第一閘極導體層104a正下方恆常地形成反轉層。於是，形成於與板線PL相連的第一閘極導體層104a正下方之反轉層中蓄積的電子層會成為導體電波屏蔽 層。因此，進行完“1”之寫入的動態快閃記憶單元會屏蔽掉來自其周邊的外擾雜訊。
(5)在動態快閃記憶單元的寫入動作時，會因撞擊游離化現象使光子產生。產生的光子會反復地在第一閘極導體層104a及第二閘極導體層104b反射，而在Si柱100的中心軸方向行進。此時，板線PL以使寫入時產生的光子不會破壞水平方向上的鄰接的記憶單元的資料之方式，對於光子具有光遮蔽效果。
(第二實施型態)
利用圖5A、圖5B來說明第二實施型態。
圖5A及圖5B顯示寫入動作。如圖5A所示，在與源極線SL連接的作為源極的N+層101a輸入例如0V，在與位元線BL連接的作為汲極的N+層101b輸入例如3V，在與板線PL連接的第一閘極導體層104a輸入例如5V，在與字元線WL連接的第二閘極導體層104b輸入例如2V。結果，如圖5A所示，在與板線PL連接的第一閘極導體層104a的正下方會全面地形成反轉層107a，具有第一閘極導體層104a之第一N通道MOS電晶體區域係在線性區域動作。亦即，在與板線PL連接的第一閘極導體層104a的正下方的反轉層107a，並不存在有夾止點，發揮具有第二閘極導體層104b之第二N通道MOS電晶體區域的實質的源極之作用。另一方面，具有與字元線WL連接的第二閘極導體層104b之第二N通道MOS電晶體區域則是在飽和區域動作。結果，在與字元線WL連接的第二閘極導體層104b的正下方，於所形成的反轉層107b會存在有夾止點108。如此一來，在具有與字元線WL連接的第二閘極導體層104b之第二N通道MOS電晶體區域的作為汲極的N+層101b附近，電場會為最大，會在該區域發生撞擊游離化。利用撞擊游離化現象，將浮體100充電到Vb而成為“1”寫入狀態。
圖5B列出此寫入動作時的各主要節點(Node)的電壓條件例。例如，板線PL的電壓可設定為較高之5V，字元線WL的電壓可設定為比5V低，且固定在2V。
根據本實施型態具有如下述的特徵。
第一實施型態係如圖3A(a)所示，撞擊游離化係在具有與板線PL連接的第一閘極導體層104a之第一N通道MOS電晶體區域的鄰接於字元線WL的區域發生。相對於此，本實施型態則是在具有與字元線WL連接的第二閘極導體層104b之第二N通道MOS電晶體區域的作為汲極的N+層101b附近發生撞擊游離化。因此，與第一實施型態相同，可做到動態快閃記憶體動作。
(第三實施型態)
利用圖6所示的構造圖來說明第三實施型態。
如圖6所示，使字元線WL及板線PL相對於Si柱100的連接位置關係與圖1所示的構造上下相反。此處，作為源極、汲極之N+層101a、N+層101b間的Si柱100的部分為通道區域102。以圍繞該通道區域102的方式形成第一閘極絕緣層103a2、第二閘極絕緣層103b2。以圍繞該第一閘極絕緣層103a2的方式形成第一閘極導體層104a2，以圍繞該第二閘極絕緣層103b2的方式形成第二閘極導體層104b2。動態快閃記憶單元中，作為源極、汲極之N+層101a、N+層101b及通道區域102、第一閘極絕緣層103a2、第二閘極絕緣層103b2、第一閘極導體層104a2、第二閘極導體層104b2係整體而言形成為柱狀。而且，在第一閘極導體層104a2與第二閘極導體層104b2之間，形成有用來使第一閘極導體層與第二閘極導體層分離之絕緣層105。而且，作為源極之N+層101a係連接至源極線SL，作為 汲極之N+層101b係連接至位元線BL，第一閘極導體層104a2係連接至字元線WL，第二閘極導體層104b2係連接至板線PL。
如圖6所示，構造上的特徵為：與板線PL連接的第二閘極導體層104b2的閘極電容量係比與字元線WL連接的第一閘極導體層104a2的閘極電容量大。此處，係改變兩閘極導體層的閘極長度，使第二閘極導體層104b2的閘極長度比第一閘極導體層104a2的閘極長度長。
根據本實施型態具有如下述的特徵。
第一實施型態係如圖1所示，將配設於作為源極的N+層101a側之具有與板線PL連接的第一閘極導體層104a之第一N通道MOS電晶體區域，及配設於作為汲極的N+層101b側之具有與字元線WL連接的第二閘極導體層104b之第二N通道MOS電晶體區域予以串聯連接。根據本實施型態，則是如圖6所示，字元線WL及板線PL相對於Si柱100的連接位置關係係與圖1所示的構造上下相反。而且，如圖6所示，改變各自的閘極長度，使第二閘極導體層104b2的閘極長度比第一閘極導體層104a2的閘極長度長，使與板線PL連接的第二閘極導體層104b2的閘極電容量比與字元線WL連接的第一閘極導體層104a2的閘極電容量大。
(第四實施型態)
參照圖7A~圖7M來說明第四實施型態之動態快閃記憶體的製造方法。各圖中，(a)顯示平面圖，(b)顯示沿著(a)的X-X’線的垂直剖面構造圖，(c)顯示沿著Y-Y’線的垂直剖面構造圖。本實施型態係針對形成由3行×3列的9個記憶單元所構成的記憶單元區域之情況進行說明。
如圖7A所示，準備P層基板1。
接著，如圖7B所示，在P層基板1上部形成N+層2(申請專利範圍中的「第一雜質層」的一例)。
接著，如圖7C所示，以磊晶成長法形成P層3(申請專利範圍中的「半導體層」的一例)。
接著，如圖7D所示，在經過磊晶成長的P層3上部形成N+層4(申請專利範圍中的「第二雜質層」的一例)。
接著，如圖7E所示，在N+層4的上部堆積遮罩材料層(未圖示)，然後在要形成Si柱的區域留下圖案化(patterning)而成之遮罩材料層511~533(申請專利範圍中的「第一遮罩材料層」的一例)。可採用例如RIE(Reactive Ion Etching，反應離子蝕刻)法進行蝕刻來形成。
接著，如圖7F所示，以例如RIE法，將遮罩材料層511~533覆蓋住的區域留下，而蝕刻到經過磊晶成長之P層3，形成上部具有N+層411~433(申請專利範圍中的「第二雜質層」的一例)之P層Si柱311~333(申請專利範圍中的「半導體柱」的一例)。
接著，如圖7G所示，以例如ALD(Atomic Layer Deposition，原子層沉積)法圍繞Si柱311~333而形成作為閘極絕緣層的氧化鉿(HfO2)層611~633(申請專利範圍中的「第三絕緣層」的一例)。HfO2層611~633亦可不僅圍繞P層Si柱311~333的外周部，也連到N+層2上而形成。
接著，如圖7H所示，在被覆SiO2層7之後以覆蓋HfO2層611~633的方式形成將成為閘極導體層的TiN層(未圖示)。然後，以RIE法對TiN層進行蝕刻而形成作為第一閘極導體層之TiN層81、82、83(申請專利範圍中的「第一閘極導體層」的一例)。此作為第一閘極導體層之TiN層81、82、83為板線PL。TiN層81、82、 83所圍繞的部分的HfO2層611~633為圖1中的第一閘極絕緣層103a(申請專利範圍中的「第一閘極絕緣層」的一例)。
接著，如圖7I所示，被覆SiO2層9(申請專利範圍中的「第四絕緣層」的一例)。此SiO2層9將成為板線PL與字元線WL之間的層間絕緣層。另外，亦可在SiO2層9的底部形成TiN層81、82、83及TiN層或別的導體層。
接著，如圖7J所示，以覆蓋HfO2層611~633的方式形成將成為第二閘極導體層之TiN層(未圖示)。然後，以RIE法對TiN層進行蝕刻而形成TiN層101、102、103(申請專利範圍中的「第二閘極導體層」的一例)。該作為第二閘極導體層之TiN層101、102、103為字元線WL。然後，被覆SiO2層11(申請專利範圍中的「第五絕緣層」的一例)。接著，將遮罩材料層511~533蝕刻去除，形成空孔1211~1233(申請專利範圍中的「第一接觸孔層」的一例)。空孔1211~1233因為是藉由將遮罩材料層511~533去除而形成的，所以空孔1211~1233會相對於P層Si柱311~333及N+層411~433自對準而形成。TiN層101、102、103所圍繞的部分的HfO2層611~633為圖1中的第二閘極絕緣層103b(申請專利範圍中的「第二閘極絕緣層」的一例)。
接著，如圖7K所示，利用鑲嵌製程(Damascene Process)在空孔1211~1233內埋入導體層，例如鎢(W)1311~1333。
接著，如圖7L所示，形成例如銅(Cu)的導體層(未圖示)。接著，以RIE法對銅層進行蝕刻而形成與鎢1311~1333相連的作為配線導體層之銅層141、142、143(申請專利範圍中的「第一配線導體層」的一例)。該作為配線導體層之銅層141、142、143為位元線BL。銅層141、142、143亦可為由其他的材料的單層或複數層所構成的導體層。另外，鎢1311~1333及銅層141、142、143亦可用其他的金屬導體層而同時形成。
最後，如圖7M所示，被覆一層作為保護膜之SiO2層15，而完成動態快閃記憶單元區域。(a)圖中，以粗虛線圍起來的一個單元區域UC的面積，係在將Si柱311~333的直徑設為F，Si柱311~333間的長度設為F時，為4F2。本動態快閃記憶單元中，與板線PL相連的TiN層81、82、83及與字元線相連的TiN層101、102、103都是在X-X’線方向延伸，與位元線BL相連的銅層141、142、143則是在與字元線WL及板線正交的Y-Y’線方向延伸。
根據本實施型態具有如下述的特徵。
(特徵1)
本實施型態係如圖7A~圖7M所示，在P層基板1上部形成N+層2，接著，以磊晶成長法形成P層3，在經過磊晶成長的P層3上部形成N+層4，在N+層4的上部堆積遮罩材料層，在要形成Si柱的區域留下圖案化而成之遮罩材料層511~533，以RIE法進行蝕刻而形成Si柱。接著，以例如RIE法，留下遮罩材料層511~533所覆蓋的區域，進行蝕刻到P層3，而形成上部具有N+層411~433之P層Si柱311~333。以此方式，可同時形成下方包含N+層2，上方包含N+層411~433之P層Si柱311~333。此有助於本動態快閃記憶體的製造的簡化。
(特徵2)
本實施型態以例如ALD法圍繞Si柱311~333而形成將成為閘極絕緣層之氧化鉿(HfO2)層611~633。接著，在被覆一層SiO2層7之後以覆蓋HfO2層611~633的方式形成將成為第一閘極導體層之TiN層。然後，以RIE法對TiN層進行蝕刻而形成作為第一閘極導體層之TiN層81、82、83。此作為第一閘極導體層之TiN層81、82、83為板線PL。以此方式，若將Si柱311~333間的長度設為最小加工尺寸F，則形成4F2之一個單位區域UC。
(特徵3)
如圖7J~圖7L所示，空孔1211~1233因為是藉由將遮罩材料層511~533去除而形成的，所以作為接觸孔之空孔1211~1233會相對於P層Si柱311~333及N+層411~433而自對準形成。因此，可做到本動態快閃記憶體的高積體化。
(第五實施型態)
參照圖8A、圖8B來說明第五實施型態之動態快閃電路的區塊抹除(Block Erase)動作。
圖8A(a)顯示要進行區塊抹除所選的記憶區塊(Memory Block)的電路圖。此處，在記憶單元(Memory Cell)方面顯示的雖然是3行×3列共計9個記憶單元CL11~CL33，但實際的記憶區塊係比此陣列大很多。各記憶單元都連接有源極線SL1~SL3、位元線BL1~BL3、板線PL1~PL3、字元線WL1~WL3。如圖8A(b)~(d)及圖8B所示，在要進行區塊抹除所選的記憶區塊的源極線SL1~SL3施加抹除電壓VERA。此時，位元線BL1~BL3的電壓為VSS，字元線WL1~WL3的電壓為VSS。VSS為例如0V。另外，雖不管有無區塊抹除選擇，在板線PL1~PL3均施加固定的電壓VErasePL，但亦可對於選擇的區塊的板線PL1~PL3施加VErasePL，對於未選擇的區塊的板線PL1~PL3施加VSS。如此控制訊號線的電壓設定，使得存儲於各記憶單元的浮體FB之邏輯記憶資料“1”及“0”都變為“0”。因此，邏輯記憶資料不再對應於“1”寫入狀態還是“0”抹除狀態之任一者。“0”抹除狀態的浮體的通道區域102的電位為VERA+Vb。此處，假設例如VERA=-3V，Vb=0.7V，則浮體的通道區域102的電位為-2.3V。其中，Vb為與源極線SL相連的N+層與浮體的通道區域102之間的PN接面的內建電壓，約為0.7V。通道區域102受到-2.3V的負偏壓的話，由於背偏 壓效應(Back-bias Effect)，字元線WL輸入的第二N通道MOS電晶體區域的閾值電壓會升高。
因為抹除是以記憶區塊為單位而進行，所以必須要有暫時儲存記憶區塊的資料之快閃記憶體及記憶區塊的邏輯位址物理位址轉換表，此兩者可設於動態快閃記憶裝置內，亦可設於專門處理該等之系統內。
根據本實施型態具有如下述的特徵。
對於要進行區塊抹除所選的記憶區塊的源極線SL1~SL3施加抹除電壓VERA。如此一來，儲存於選擇的記憶區塊內的各記憶單元的浮體的通道區域102之邏輯記憶資料“1”及“0”都變為“0”。“0”抹除狀態的通道區域102的電位為VERA+Vb。通道區域102受到負偏壓，接受字元線WL的訊號輸入之第二N通道MOS電晶體區域的閾值電壓就會因為背偏壓效應而升高。因此，可容易地實現區塊抹除動作。
(第六實施型態)
參照圖9A、圖9B來說明第六實施型態之動態快閃電路的頁寫入(Page Program)動作。
圖9A(a)顯示要進行頁寫入所選的記憶區塊的電路圖。對於要寫入“1”的位元線BL2施加VProgBL，對於不進行寫入而要維持“0”抹除狀態的位元線BL1及BL3施加VSS。此處，例如，VProgBL為3V，VSS為0V。另外，對於要進行頁寫入的字元線WL2施加VProgWL，對於不進行頁寫入的字元線WL1及WL3施加VSS。此處，例如，VProgBL為5V，VSS為0V。對於板線PL1~PL3，不論是選擇/未選擇為要進行頁寫入，均施加VProgPL。此處，例如，VProgPL為2V。如此控制訊號線的電壓設定而進行頁寫入。在記憶單元CL22，與之連接的位元線BL2的電壓為VProgBL， 與之連接的字元線WL2的電壓為VProgWL，與之連接的板線PL2的電壓為VProgPL，所以會在字元線WL2及板線PL2進行輸入的兩層閘極的中間發生源極側撞擊游離化現象。結果，記憶單元CL22的浮體的通道區域102內就會蓄積由於源極側撞擊游離化現象而產生的電子、電洞對之中的屬於通道區域102的多數載子之電洞群，通道區域102的電壓會升高到Vb而完成“1”寫入。此處，Vb為與源極線SL連接的源極N+層與通道區域102之間的PN接面，約為0.7V。當通道區域102受到0.7V的正偏壓，字元線WL進行輸入的第二N通道MOS電晶體區域的閾值電壓就會因為背偏壓效應而降低。對於與同一選擇頁中不進行“1”寫入之保持抹除狀態的記憶單元CL21及CL23連接的位元線BL1及BL3，分別施加有VSS，所以在記憶單元CL21及CL23中，不會有電流從其汲極流到源極，不會發生源極側撞擊游離化現象，會維持“0”抹除狀態的邏輯記憶資料。
根據本實施型態具有如下述的特徵。
頁寫入動作開始，就對於要進行“1”之寫入的位元線BL2施加VProgBL，對於不進行寫入之維持“0”抹除狀態的位元線BL1及BL3施加VSS。在記憶單元CL22中，與之連接的位元線BL2則為VProgBL，字元線WL2則為VProgWL，板線PL2則為VProgPL，所以會在字元線WL2及板線PL2進行輸入的兩層閘極的中間發生源極側撞擊游離化現象。結果，記憶單元CL22的浮體的通道區域102內就會蓄積由於源極側撞擊游離化現象而產生的電子、電洞對之中的屬於通道區域102的多數載子之電洞，通道區域102的電壓會升高到Vb而進行“1”寫入。當通道區域102受到正偏壓，字元線WL進行輸入的第二N通道MOS電晶體區域的閾值電壓就會因為背偏壓效應而降低。因此，因為對於與同一選擇頁中不進行“1”之寫入之保持抹除狀態的記憶單元CL21及CL23連接的位元線BL1及BL3分別施加VSS，所以在記憶單元CL21 及CL23中，不會有電流從其汲極流到源極，不會發生源極側撞擊游離化現象，會維持“0”抹除狀態的邏輯記憶資料。
(第七實施型態)
參照圖10A、圖10B來說明第七實施型態之動態快閃電路的頁讀出(Page Read)動作。
對於源極線SL1~SL3施加VSS，對於位元線BL1~BL3施加VReadBL。此處，例如，VSS為0V，VReadBL為1V。另外，對於要進行頁讀出的選擇字元線WL2施加VReadWL。此處，例如，VReadWL為2V。對於板線PL1~PL3，則不論是選擇/未選擇為要進行頁讀出，均施加VReadPL。此處，例如，VReadPL為2V。藉由如此控制訊號線的電壓設定而進行頁讀出。通道區域102的電位為VERA+Vb的“0”抹除狀態的記憶單元因為閾值電壓高，所以不會有記憶單元(Memory Cell)電流流動，位元線BL並不會放電而保持VReadBL。另一方面，通道區域102的電位為Vb的“1”寫入狀態的記憶單元因為閾值電壓低，而會流動記憶單元電流，位元線BL會放電而從VReadBL變化成VSS。利用感測放大器讀取該兩個位元線BL的電位狀態，來判定記憶單元內的邏輯記憶資料的“1”及“0”(未圖示)。
根據本實施型態具有如下述的特徵。
當頁讀出動作開始，浮體FB的電位係由於在VERA+Vb的“0”抹除狀態的記憶單元為閾值電壓高，所以記憶單元電流不會流動，位元線不會放電而保持VReadBL。另一方面，浮體FB的電位為Vb的“1”寫入狀態的記憶單元則因為閾值電壓低，所以記憶單元電流會流動，位元線會放電，從VReadBL降到VSS。利用讀出放大器讀取該兩個位元線的電位狀態，就可判定記憶單元內的邏輯記憶資料的“1”及“0”。
(第八實施型態)
參照圖11A、圖11B來說明第八實施型態之動態快閃電路的區塊刷新(Block Refresh)動作。
如圖11A(a)、(b)所示，對於要進行刷新所選的記憶區塊的源極線SL1~SL3施加VSS，對於位元線BL1~BL3施加VRefreshBL。此處，例如，VSS為0V，VRefreshBL為3V。對於板線PL1~PL3，雖不論是選擇/未選擇為要進行區塊刷新，均施加固定的電壓VRefreshPL，但亦可對於選擇的區塊的板線PL1~PL3施加VRefreshPL，對於非選擇的區塊的板線PL1~PL3施加VSS。另外，對於進行刷新的記憶區塊的字元線WL1~WL3施加VRefreshWL。此處，例如，VRefreshPL為2V，VRefreshWL為3V。藉由如此控制訊號線的電壓設定，在蓄積於記憶單元的浮體的通道區域102之邏輯記憶資料“1”中，因為與板線PL連接的第一N通道MOS電晶體區域及與字元線WL連接的第二N通道MOS電晶體區域的閾值電壓低，所以即使各自的施加電壓為比頁寫入電壓低的電壓VRefreshWL及VRefreshPL，記憶單元電流也會流動，在兩閘極間會發生源極側撞擊游離化現象，產生的電洞會蓄積於通道區域102。如此，就完成“1”寫入狀態的記憶單元的記憶區塊單位的刷新。圖11B列出區塊刷新時的各主要節點(Node)接點的電壓條件例。
雖“0”抹除狀態的記憶單元的以記憶區塊為單位的刷新無法進行，但可使記憶區塊資料暫時記憶於記憶體晶片內，或記憶於系統內的快取記憶體(cache)，然後對該記憶區塊進行區塊抹除，並進行邏輯記憶資料的再寫入，而藉此進行刷新。亦可在記憶體晶片內或系統內具有邏輯區塊位址與物理區塊位址的轉換表，且使刷新後的資料記憶於與先前不同的物理區塊位址。
根據本實施型態具有如下述的特徵。
當區塊刷新動作開始，在蓄積於記憶單元的浮體的通道區域102之邏輯記憶資料“1”中，因為與板線PL連接的第一N通道MOS電晶體區域及與字元線WL連接的第二N通道MOS電晶體區域的閾值電壓低，所以即使各自的施加電壓為比頁寫入電壓低的電壓VRefreshWL及VRefreshPL，記憶單元電流也會流動，在兩閘極間發生源極側撞擊游離化現象，產生的電洞會蓄積於浮體的通道區域102。如此，就完成“1”寫入狀態的記憶單元的以記憶區塊為單位的刷新。
(第九實施型態)
參照圖12A、圖12B來說明第九實施型態之動態快閃電路的頁抹除動作。
如圖12A(a)、(b)所示，當頁抹除動作開始，與要進行頁抹除的記憶單元連接的板線PL以外的板線PL就會從恆常施加的固定電壓降為VSS。與板線PL連接的閘極的閘極電容量大，所以記憶有“1”及“0”的資料之記憶單元的浮體FB的電位會因為電容耦合而降低。結果，就保護了已寫入的“1”資料不會因為頁抹除而被改寫。另外，只對於與要接受頁抹除的記憶單元連接的板線PL2施加VPageErasePL。VPageErasePL為例如2V。此時，對於與要接受頁抹除的記憶單元連接的字元線WL2施加VPageEraseWL，但VPageEraseWL為VSS，為例如0V。對於源極線SL1~SL3則是施加VERAPage。VERAPage係設定為比區塊抹除的位元線施加電壓VERA高的電壓。例如，相對於VERA為-3V，VERAPage為-1V。此係為了保護在進行頁抹除的同一區塊內已經寫入“1”及維持“0”抹除狀態之記憶單元的資料不會因為頁抹除而被改寫。
在頁抹除後進行圖9A、圖9B所示的第六實施型態之動態快閃電路的頁寫入動作的話，可在頁抹除後的頁寫入新的資料。圖12B列出頁抹除時的各主要節點(Node)的電壓條件例。
根據本實施型態具有如下述的特徵。
頁抹除動作開始，與要進行頁抹除的記憶單元連接的板線PL以外的板線PL就從恆常施加的固定電壓降到VSS。與板線PL連接的閘極的閘極電容量大，記憶有“1”與“0”的資料的記憶單元的浮體FB的電位會因為電容耦合而降低。結果，就保護已寫入的“1”資料不會因為頁抹除而被改寫。另外，只對於與要接受頁抹除的記憶單元連接的板線PL2施加VPageErasePL。以及，對於位元線BL1~BL3施加VERAPage。如此，可確實地進行頁抹除。
(第十實施型態)
參照圖13A~圖13E來說明第十實施型態之動態快閃記憶體的製造方法。各圖中，(a)顯示平面圖，(b)顯示沿著(a)的X-X’線之垂直剖面構造圖，(c)顯示沿著Y-Y’線之垂直剖面構造圖。本實施型態係針對形成由3行×3列的9個記憶單元所構成的記憶單元區域之情況進行說明。在實際的記憶裝置中，並不限於3行×3列，而是有複數個動態快閃記憶單元形成為二維狀。圖13A~圖13E中，與圖7A~圖7M相同或類似的構成部分都標以相同的符號。
進行圖7A~圖7F所示的步驟。然後如圖13A所示，在形成SiO2層7後，以例如ALD法將全體都被覆上HfO2層6。然後，與圖7H所示的一樣形成圍繞HfO2層6，且在X-X’線方向延伸之作為第一閘極導體層之TiN層81、82、83。
接著，如圖13B所示，在TiN層81、82、83的外周部形成SiO2層91。然後，將全體中比TiN層81、82、83的上端還要偏靠上部的HfO2層6去除掉而形成作為第二閘極絕緣層之HfO2層61。然後，將全體都被覆HfO2層18。然後，與圖7J所示的步驟一樣，形成在X-X’線方向延伸的作為第二閘極導體層之TiN層101、102、103。另外，藉由HfO2層18形成之前的洗淨，會使得Si柱311~333的高出於HfO2 層61的上端之Si柱311~333變細。或者，會使得露出的Si柱311~333的表面氧化，在此情況可在形成薄氧化膜後，進行將該薄氧化膜去除之步驟。
接著，如圖13C所示，採用CVD(Chemical Vapor Deposition，化學氣相沉積)法及CMP(Chemical Mechanical Polish，化學機械研磨)法，形成上表面位置成為遮罩材料層511~533的上表面之SiO2層19。然後，在N+層2上形成從俯視觀看時位於TiN層81、82、83間，且在X-X’線方向延伸之接觸孔191、192(申請專利範圍中的「第二接觸孔」的一例)。
接著，如圖13D所示，在接觸孔191、192的底部形成與N+層2相接之W層201、202(申請專利範圍中的「第三導體層」的一例)。然後，在W層201、202上形成包含沿X-X’方向延伸的空孔211、212之SiO2層221、222(申請專利範圍中的「第五絕緣層」的一例)。不形成W層201、202亦無妨。
接著，進行與圖7I~圖7K所示的一樣的步驟，如圖13E所示，形成圍繞TiN層101、102、103之SiO2層111，形成覆蓋N+層411~433之SiO2層112。然後，在N+層411~433上形成W層1311~1333。然後，以鑲嵌法形成將成為例如位元線BL之Cu層141、142、143。在Cu層141、142、143的外周部形成SiO2層15。然後，形成從俯視觀看時位於Cu層141、142、143間，且在Y-Y’方向延伸，且在N+層411~433、W層1311~1333、Cu層141、142、143的側面間包含有空孔161、162之絕緣層171、172。以如上述方式，在P層基板上形成動態快閃記憶體。
此外，包含空孔211、212之SiO2層221、222亦可由不包含211、212之低介電常數材料層所形成。SiO2層221、222還可由其他的絕緣材料層所形成。
另外，在垂直方向之空孔211、212的上端位置，以相較於第二閘極導體層的TiN層101、102、103的上端位置在下方為佳。另外，在垂直方向之空孔 211、212的上端位置，亦可相較於第一閘極導體層的TiN層81、82、83的上端位置在下方。
另外，空孔161、162亦可面向W層1311~1333、Cu層141、142、143的任一者的側面或連續的兩個層的側面而形成。
本實施型態具有如下列的特徵。
(特徵1)
第四實施型態係如圖7G~圖7J所示，作為閘極絕緣層之HfO2層611~633係在Si柱311~333的頂部的N+層411~433與底部的N+層2之間相連而形成。因此，PL線閘極TiN層81、82、83、WL線閘極TiN層101、102、103的閘極絕緣層係由相同的HfO2層311~333所形成。相對於此，本實施型態中，PL線閘極導體層81、82、83、WL線閘極導體層101、102、103、閘極絕緣層6、18係分別形成。因此，例如，可分別選擇閘極絕緣層6及閘極絕緣層18的膜厚、材料，更有效地使PL線與浮體間電容量CPL比WL線與浮體間電容量CWL大。此有助於更穩定的動態快閃記憶體動作。
(特徵2)
第四實施型態係如圖7I所示，形成SiO2層9作為PL線閘極TiN層81、82、83與WL線閘極TiN層101、102、103的層間絕緣層。此SiO2層9之形成係例如在圖7H之TiN層81、82、83的形成後，將全體被覆SiO2層後，以CMP法將SiO2層的上端面位置研磨到遮罩材料層511~533的上端面位置，然後以RIE法進行回蝕(Etch Back)而形成。相對於此，對於與SiO2層9對應的層間絕緣層，本實施型態係如圖13B所示，形成HfO2層18作為第二閘極絕緣層的同時，也將其形成作為與SiO2層9對應的層間絕緣層。因此，可使製造步驟簡易化。
(特徵3)
如圖13C、圖13D所示，在接觸孔191、192內形成空孔211、212及W層201、202。因此，空孔211、212與W層201、202會自對準而形成。W層201、202係使SL線的N+層2的區域低電阻化，有助於更穩定的動態快閃記憶體動作。此外，空孔211、212可減低WL線TiN層81、82、83間，及PL線TiN層101、102、103間的寄生電容量。此寄生電容量的減低有助於動態快閃記憶體的動作裕度的擴大。另外，空孔211、212與W層201、202自對準而形成，有助於動態快閃記憶體的高積體化。另外，亦可不使W層201、202形成於記憶單元區域，而是將與N+層2連接的SL線金屬配線部形成於記憶單元區域的周邊部。在此情況，與有W層201、202的情況相比，SL線電阻會變大，但WL線TiN層81、82、83間及PL線TiN層101、102、103間的寄生電容量的減低效果不變，而且無需進行用來使W層201、202確實地連接至N+層2的製造步驟的高精度化。如此，可衡量SL線低電阻化、製造步驟的容易化而選擇W層201、202的形成與否。
(特徵4)
圖13E所示之形成於N+層411~433、W層1311~1333、Cu層141~143的側面間之空孔161、162可減低位元線BL間的寄生電容量。此有助於更穩定的動態快閃記憶體動作。
(第十一實施型態)
參照圖14A~圖14C來說明第十一實施型態之動態快閃記憶體的製造方法。各圖中，(a)顯示平面圖，(b)顯示沿著(a)的X-X’線之垂直剖面構造圖，(c)顯示沿著Y-Y’線之垂直剖面構造圖。本實施型態係針對形成由3行×3列的9個記憶單元所構成的記憶單元區域之情況進行說明。在實際的記憶裝置中，並不限於3行×3 列，而是有複數個動態快閃記憶單元形成為二維狀。圖14A~圖14C中，與圖7A~圖7M或圖13A~圖13E相同或類似的構成部分都標以相同的符號。
進行到形成圖13A所示的TiN層81、82、83之前為止的步驟，然後如圖14A所示，形成圍繞Si柱311~333且相連的TiN層29(申請專利範圍中的「第一導體層」的一例)。
接著，如圖14B所示，形成覆蓋全體之HfO2層30(申請專利範圍中的「第二閘極絕緣層」的一例)。然後，形成覆蓋HfO2層30，且在垂直方向其上端面位置位於N+層411~433的下端附近之TiN層31(申請專利範圍中的「第二導體層」的一例)。TiN層31與TiN層29一樣，係圍繞Si柱311~333且相連而形成。然後，以CVD法將SiN層(未圖示)被覆全體。然後，以RIE法對SiN層進行蝕刻，形成圍繞N+層411~433及遮罩材料層511~533的側面之SiN層3411~3433(申請專利範圍中的「第二遮罩材料層」的一例)。在此情況，SiN層3411~3433係相對於N+層411~433及遮罩材料層511~533自對準而形成。然後，形成從俯視觀看係與Si柱311~313相連，且在X-X’線方向(申請專利範圍中的「第一方向」的一例)延伸之遮罩材料層351(申請專利範圍中的「第三遮罩材料層」的一例)、與Si柱321~323相連之遮罩材料層352、與Si柱331~333相連之遮罩材料層353。SiN層3411~3433係只要具有作為蝕刻遮罩材料層的作用即可，亦可由其他的材料所形成。遮罩材料層351、352、353以形成為在Y-Y’方向(申請專利範圍中的「第二方向」的一例)都位於SiN層3411~3433的外周線的內側為佳。
接著，如圖14C所示，以SiN層3411~3433、遮罩材料層351、遮罩材料層352、遮罩材料層353作為遮罩，以RIE法對TiN層31、HfO2層30、TiN層29進行蝕刻，形成在X-X’方向延伸之TiN層291、292、293、HfO2層301、302、303、TiN 層311、312、313。然後，進行圖13C~圖13E的步驟而在P層基板1上形成動態快閃記憶體。
另外，使從俯視觀看時的Si柱311~333的配置沿X-X’線方向相接近而使鄰接的SiN層3411~3433相連接，藉此即使不形成遮罩材料層351、352、353，也可形成沿X-X’線方向相連續而延伸的TiN層311、312、313。
本實施型態具有如下述的特徵。
(特徵1)
本實施型態係以相對於Si柱311~333自對準而形成的SiN層3411~3433、遮罩材料層351、352、353作為遮罩，以RIE法對TiN層31、HfO2層30、TiN層29進行蝕刻，而形成在X-X’方向延伸的TiN層291、292、293、HfO2層301、302、303、TiN層311、312、313。在此情況，因為SiN層3411~3433係相對於Si柱311~333自對準而形成，所以與板線相連的TiN層291、292、293、與字元線WL相連的TiN層311、312、313會具有預定的工作函數，且以均勻的厚度形成。因此，可抑制形成於Si柱311~333之動態快閃記憶單元的特性的參差，同時謀求高積體化。
(特徵2)
藉由將遮罩材料層351、352、353形成為在Y-Y’方向位於SiN層3411~3433的外周線的內側，使得相對於Si柱311~333自對準而形成的部分的SiN層3411~3433會位於在Y-Y’方向的TiN層311、312、313間，所以可做到動態快閃記憶單元的Y-Y’方向的高密度化。
(特徵3)
藉由使從俯視觀看時的Si柱311~333的配置在X-X’線方向相接近而使鄰接的SiN層3411~3433相連接，即使不形成遮罩材料層351、352、353，也可形成在X-X’ 線方向相連續而延伸的TiN層311、312、313。因此，可做到動態快閃記憶單元的X-X’方向的高密度化。
(第十二實施型態)
參照圖15來說明設在第十二實施型態之動態快閃記憶體的P層基板1內的二層井構造的製造方法。
如圖15所示，在P層基板1內以離子植入方式植入例如磷(P)、砷(As)而設置N井(N-Well)層1A。然後，在N井(N-Well)層1A內以離子植入方式植入例如硼(B)而設置P井(P-Well)層1B。此二層井構造為本案的動態快閃記憶體為了在抹除動作時可對源極線SL施加負偏壓的技術方案。藉由形成為如此的二層井構造，使源極線SL的負偏壓不會影響到其他的周邊電路的PN接面及電晶體電路。
然後，進行圖7A~圖7F所示的步驟及圖13A~圖13E所示的步驟。
根據本實施型態具有如下述的特徵。
本案的動態快閃記憶體的抹除動作係使源極線SL為負偏壓。藉由在記憶單元區域的P層基板1內設置二層井構造，可屏蔽該負偏壓使之不會影響到別的電路。
(其他的實施型態)
就本發明而言，雖然是形成Si柱，但亦可為由矽以外的半導體材料所構成的半導體柱。此點在本發明的其他的實施型態亦相同。
第一實施型態中的作為源極、汲極之N+層101a、N+層101b，亦可由含有施體雜質的Si或其他的半導體材料層所形成。作為源極、汲極之N+層101a、 N+層101b亦可由互不相同的半導體材料層所形成。此點在本發明的其他的實施型態亦相同。
第四實施型態中的形成於Si柱311~333的頂部之N+層411~433係使用以磊晶成長法形成於P層3上部之N+層4。相對於此，亦可在形成TiN層101、102之後才形成N+層411~433。同樣的，亦可在形成Si柱311~333之後，以例如離子植入法或其他的方法形成與Si柱311~333的底部相連之N+層2。此點在本發明的其他的實施型態亦相同。
另外，第四實施型態雖然如圖7G所示，以圍繞Si柱311~333的方式形成作為閘極絕緣層的氧化鉿(HfO2)層611~633，但只要是符合本發明的目的之材料，則亦可採用由單層或複數層所構成的包含有機材料或無機材料之其他的材料層。此點在本發明的其他的實施型態亦相同。
再者，第四實施型態係如圖7E所示，雖留有在N+層4的上部堆積，且在要形成Si柱的區域經過圖案化之遮罩材料層511~533，惟遮罩材料層除了SiO2層、氧化鋁(Al2O3、AlO)層、SiO2層以外，只要是符合本發明的目的之材料，則可採用由單層或複數層所構成的包含有機材料或無機材料之其他的材料層。此點在本發明的其他的實施型態亦相同。
再者，第四實施型態中，每個遮罩材料層511~533的上表面及底部的在垂直方向的位置都形成為相同，但只要符合本發明的目的，則各遮罩材料層511~533的上表面及底部的位置亦可為在垂直方向不相同。此點在本發明的其他的實施型態亦相同。
再者，第四實施型態中，遮罩材料層511~533的厚度及形狀，在經過CMP研磨及RIE蝕刻、洗淨後會變化。此變化只要在符合本發明的目的的程度之內就沒有問題。此點在本發明的其他的實施型態亦相同。
再者，第四實施型態中，各種配線金屬層WL、PL、BL、SL的材料並不限於金屬，亦可為合金、含有多量受體或施體雜質之半導體層等的導電材料層，並且亦可由以上各者的單層或組合成複數層而形成。此點在本發明的其他的實施型態亦相同。
再者，第四實施型態中，採用TiN層作為閘極導體層。此TiN層只要是符合本發明的目的之材料，則可採用由單層或複數層所構成的材料層。TiN層可由至少具有期望的功函數之單層或複數層的金屬層等的導體層所形成。在該TiN層的外側，可形成例如W層等的其他的導電層。除了W層之外也可使用單層或複數層的金屬層。在此情況，W層發揮將閘極金屬層相連之金屬配線層的作用。除了W層之外也可使用單層或複數層的金屬層。另外，在閘極絕緣層方面，雖然是以圍繞Si柱311~333的方式形成的氧化鉿(HfO2)層611~633來作為閘極絕緣層，但各閘極絕緣層可採用由單層或複數層所構成的其他的材料層。此點在本發明的其他的實施型態亦相同。
再者，第四實施型態中，Si柱311~333的從俯視觀看的形狀為圓形。但是，Si柱311~333的一部分或全部的從俯視觀看時的形狀可為圓形、橢圓形、朝一個方向伸長的形狀等。另外，在與動態快閃記憶單元區域分開而形成的邏輯電路區域，也可按照邏輯電路設計而在邏輯電路區域形成混合有從俯視觀看的形狀不同的Si柱。這些態樣在本發明的其他的實施型態亦相同。
再者，第四實施型態中，亦可在圖7F中的Si柱311~333的形成後，在Si柱311~333的外周部的N+層2上表面形成金屬、矽化物等的合金層。或者，亦可設置與該等部分的N+層2相接並且延伸的金屬層或合金層。上述態樣在本發明的其他的實施型態亦相同。
再者，第四實施型態係在P層基板1上形成動態快閃記憶單元，但亦可使用SOI(Silicon On Insulator)基板來取代P層基板1。或者，只要能發揮作為基板的作用，則亦可使用由其他的材料所構成的基板。上述態樣在本發明的其他的實施型態亦相同。
再者，第四實施型態係如圖7F所示，在形成N+層411~433之後，以圍繞Si柱311~333的方式形成作為閘極絕緣層的氧化鉿(HfO2)層611~633，再以RIE法對TiN層進行蝕刻而形成作為第一閘極導體層之TiN層81、82、83，然後以RIE法對TiN層進行蝕刻而形成作為第二閘極導體層之TiN層101、102、103。相對於此，亦可以圍繞Si柱311~333的方式形成作為閘極絕緣層的氧化鉿(HfO2)層611~633，然後以RIE法對TiN層進行蝕刻而形成作為第一閘極導體層之TiN層81、82、83，再形成作為第二閘極導體層之TiN層101、102、103之後，才形成N+層411~433。此態樣在本發明的其他的實施型態亦相同。
再者，第四實施型態係如圖7C所示，以磊晶成長法形成P層3。相對於此，亦可在以ALD法形成薄的單結晶Si層之後，再以磊晶結晶成長法形成含有受體雜質之P+層。薄的單結晶Si層係用來得到結晶性良好的P層3之材料層。只要是能夠用來得到結晶性良好的P層3之材料層，則亦可為其他的單層或複數層的材料層。
再者，第四實施型態係使用HfO2層作為閘極絕緣層，但各閘極絕緣層可採用由單層或複數層所構成的其他的材料層。此態樣在本發明的其他的實施型態亦相同。
再者，第一實施型態及第五實施型態係在抹除動作時使源極線SL為負偏壓，來將浮體FB內的電洞群清除掉，但亦可替代源極線SL使位元線BL成為負偏壓，或者使源極線SL及位元線BL都為負偏壓，來進行抹除動作。此態樣在本發明的其他的實施型態亦相同。
另外，圖7、圖13中，從俯視觀看時Si柱311~333係配置成正方格子狀。相對於此，亦可將Si柱311~333配置成斜方格子狀。此態樣在本發明的其他的實施型態亦相同。在將Si柱配置成斜方格子狀之情況，亦可以與一個字元線相連的兩個以上的Si柱作為一邊，而配置成Z字狀、鋸齒狀。此態樣在其他的實施型態亦相同。
另外，圖13D中，W層201、202係設成與N+層2相接。相對於此，亦可將W層設於從俯視觀看時位於設有複數個Si柱的區域的外側，而不是設成與Si柱311~333鄰接。此態樣在本發明的其他的實施型態亦相同。
本發明可在未脫離本發明的廣義的精神及範圍的情況下以各種不同的實施型態實施及做各種變化。上述的各實施型態只是用來說明本發明的一實施例，並不是要限定本發明的範圍。上述實施例及變化例可任意組合。另外，視需要而將上述實施型態的構成要件的一部分去除掉時亦屬於本發明的技術思想的範圍內。
[產業上的利用可能性]
根據本發明之包含半導體元件之記憶裝置的製造方法，所得到動態快閃記憶體，係以高密度且使用高性能的半導體元件之記憶裝置。
1:P層基板
2,4:N+層
3:P層
511,512,513,521,522,523,531,532,533:遮罩材料層

Claims (14)

  1. 一種記憶裝置的製造方法，該記憶裝置係包含柱狀半導體元件，且該記憶裝置係進行資料保持動作及資料抹除動作；前述資料保持動作係控制施加於第一閘極導體層、第二閘極導體層、第一雜質層及第二雜質層的電壓，而在第一半導體柱的內部保持電洞群或電子群，其中該電洞群或電子群為利用撞擊游離現象或閘極引發汲極漏電流所產生之前述第一半導體柱內的多數載子；前述資料抹除動作係控制施加於前述第一閘極導體層、前述第二閘極導體層、前述第一雜質層及前述第二雜質層的電壓，而從前述第一半導體柱的內部去除屬於前述第一半導體柱內的多數載子的前述電洞群或前述電子群；該製造方法係具有：
    在半導體層上形成第一遮罩材料層之步驟；
    以前述第一遮罩材料層作為遮罩，對前述半導體層進行蝕刻，形成在垂直方向站立的前述第一半導體柱之步驟；
    形成圍繞前述第一半導體柱的側面之第一閘極絕緣層之步驟；
    形成圍繞前述第一閘極絕緣層的側面且上表面位置相較於前述第一半導體柱的頂部而言位於下方之前述第一閘極導體層之步驟；
    形成與前述第一閘極絕緣層相連且圍繞前述第一半導體柱的上部側面之第二閘極絕緣層之步驟；
    形成圍繞前述第二閘極絕緣層的側面之前述第二閘極導體層之步驟；
    在形成前述第一半導體柱之前或形成前述第一半導體柱之後，形成與前述第一半導體柱的底部相連之前述第一雜質層之步驟；以及
    在形成前述第一半導體柱之前或形成前述第一半導體柱之後，在前述半導體柱的頂部形成前述第二雜質層之步驟。
  2. 如請求項1所述之記憶裝置的製造方法，係具有：
    圍繞前述第一半導體柱而形成第三絕緣層之步驟；
    在前述第一半導體柱的下部形成圍繞前述第三絕緣層之前述第一閘極導體層之步驟；
    形成圍繞前述第一閘極導體層且上表面相較於前述第一閘極導體層而言位於上方之第四絕緣層之步驟；以及
    形成圍繞前述第一半導體柱的上部的前述第三絕緣層之前述第二閘極導體層之步驟，並且
    前述第三絕緣層之內，由前述第一閘極導體層圍繞的部分為前述第一閘極絕緣層，前述第三絕緣層之內，由前述第二閘極導體層圍繞的部分為前述第二閘極絕緣層。
  3. 如請求項1所述之記憶裝置的製造方法，係具有：
    形成前述第一閘極導體層之後，形成前述第二閘極絕緣層之步驟，其中前述第二閘極絕緣層係圍繞於在垂直方向上在前述第一閘極導體層之上表面上方露出的前述第一半導體柱，且連接到前述第一閘極導體層上。
  4. 如請求項1所述之記憶裝置的製造方法，係具有：
    形成前述第一閘極絕緣層、及圍繞前述第一閘極絕緣層之第一導體層之步驟；
    以圍繞前述第一導體層上及比前述第一導體層還偏靠上部的前述第一半導體柱的方式，形成前述第二閘極絕緣層之步驟；
    形成圍繞前述第二閘極絕緣層的側面且其上表面位置在前述第二雜質層的下端附近之第二導體層之步驟；
    形成圍繞前述第二雜質層及前述第一遮罩材料層的側面之第二遮罩材料層之步驟；以及
    以前述第一遮罩材料層及前述第二遮罩材料層作為遮罩，對前述第二導體層、前述第二閘極絕緣層及前述第一導體層進行蝕刻之步驟，並且
    經過蝕刻的前述第一導體層成為前述第一閘極導體層，同樣經過蝕刻的前述第二導體層成為前述第二閘極導體層。
  5. 如請求項4所述之記憶裝置的製造方法，係具有：
    形成從俯視觀看時重疊於前述第二遮罩材料層之上且朝第一方向延伸之第三遮罩材料層之步驟；以及
    以前述第一遮罩材料層、前述第二遮罩材料層及前述第三遮罩材料層作為遮罩，對前述第二導體層、前述第二閘極絕緣層及前述第一導體層進行蝕刻之步驟。
  6. 如請求項5所述之記憶裝置的製造方法，其中，
    在從俯視觀看時與前述第一方向正交的第二方向上，前述第三遮罩材料層的外周係相較於前述第二遮罩材料層的外周而言位於內側。
  7. 如請求項1所述之記憶裝置的製造方法，係具有：
    在形成前述第二閘極導體層之後，形成圍繞前述第二雜質層及前述第一遮罩材料層的側面之第五絕緣層之步驟；
    以前述第五絕緣層作為遮罩，對前述第一遮罩材料層進行蝕刻，而在前述第二雜質層上形成第一接觸孔之步驟；以及
    形成透過前述第一接觸孔而連接到前述第五絕緣層上及前述第二雜質層之第一配線導體層之步驟。
  8. 如請求項7所述之記憶裝置的製造方法，其中，
    從俯視觀看時，前述第一配線導體層係與前述第二閘極導體層正交地形成。
  9. 如請求項1所述之記憶裝置的製造方法，係具有：
    形成第二接觸孔之步驟，於俯視中，該第二接觸孔與前述第一閘極導體層及前述第二閘極導體層鄰接，且平行延伸，且其底部與前述第一雜質層相接；以及
    在前述第二接觸孔的底部形成第三導體層之步驟。
  10. 如請求項9所述之記憶裝置的製造方法，係具有：
    在前述第三導體層上的前述第二接觸孔內，形成具有空孔或不具有空孔之第五絕緣層之步驟。
  11. 如請求項10所述之記憶裝置的製造方法，其中，
    前述第五絕緣層為低介電常數材料層。
  12. 如請求項7所述之記憶裝置的製造方法，係具有：
    以圍繞前述第二雜質層及前述第一配線導體層的側面的方式形成第六絕緣層之步驟；
    在前述第六絕緣層，以鄰接於前述第二雜質層及前述第一配線導體層的方式形成第三接觸孔之步驟；以及
    在前述第三接觸孔內形成具有空孔或不具有空孔之第七絕緣層之步驟。
  13. 如請求項12所述之記憶裝置的製造方法，其中，
    前述第六絕緣層為低介電常數材料層。
  14. 如請求項1所述之記憶裝置的製造方法，其中，
    前述第一雜質層係連接到源極線，前述第一閘極導體層係連接到板線，前述第二閘極導體層係連接到字元線，前述第二雜質層係連接到位元線。
TW110148184A 2020-12-25 2021-12-22 包含半導體元件之記憶裝置的製造方法 TWI781028B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
PCT/JP2020/048952 WO2022137563A1 (ja) 2020-12-25 2020-12-25 半導体素子を用いたメモリ装置
WOPCT/JP2020/048952 2020-12-25
WOPCT/JP2021/022617 2021-06-15
PCT/JP2021/022617 WO2022137607A1 (ja) 2020-12-25 2021-06-15 半導体素子を用いたメモリ装置の製造方法

Publications (2)

Publication Number Publication Date
TW202232669A TW202232669A (zh) 2022-08-16
TWI781028B true TWI781028B (zh) 2022-10-11

Family

ID=81291709

Family Applications (2)

Application Number Title Priority Date Filing Date
TW110148184A TWI781028B (zh) 2020-12-25 2021-12-22 包含半導體元件之記憶裝置的製造方法
TW110148707A TWI787016B (zh) 2020-12-25 2021-12-24 包含半導體元件的記憶裝置

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW110148707A TWI787016B (zh) 2020-12-25 2021-12-24 包含半導體元件的記憶裝置

Country Status (6)

Country Link
US (1) US11776620B2 (zh)
JP (2) JP7057032B1 (zh)
KR (1) KR20230124701A (zh)
CN (1) CN116724354A (zh)
TW (2) TWI781028B (zh)
WO (2) WO2022137563A1 (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220392900A1 (en) * 2021-03-29 2022-12-08 Unisantis Electronics Singapore Pte. Ltd. Memory device using semiconductor element and method for manufacturing the same
WO2023281613A1 (ja) * 2021-07-06 2023-01-12 ユニサンティス エレクトロニクス シンガポール プライベート リミテッド 半導体素子を用いたメモリ装置
WO2023238370A1 (ja) * 2022-06-10 2023-12-14 ユニサンティス エレクトロニクス シンガポール プライベート リミテッド 半導体メモリ装置
WO2023242956A1 (ja) * 2022-06-14 2023-12-21 ユニサンティス エレクトロニクス シンガポール プライベート リミテッド 半導体素子を用いたメモリ装置
WO2023248415A1 (ja) * 2022-06-23 2023-12-28 ユニサンティス エレクトロニクス シンガポール プライベート リミテッド 半導体素子を用いたメモリ装置
WO2023248418A1 (ja) * 2022-06-23 2023-12-28 ユニサンティス エレクトロニクス シンガポール プライベート リミテッド 半導体素子を用いたメモリ装置
CN117580358A (zh) * 2022-08-04 2024-02-20 长鑫存储技术有限公司 一种半导体结构及其制备方法
WO2024042609A1 (ja) * 2022-08-23 2024-02-29 ユニサンティス エレクトロニクス シンガポール プライベート リミテッド 半導体素子を用いたメモリ装置
WO2024062551A1 (ja) * 2022-09-21 2024-03-28 ユニサンティス エレクトロニクス シンガポール プライベート リミテッド 半導体素子を用いたメモリ装置
US20240237328A9 (en) * 2022-10-24 2024-07-11 National Central University Memory circuit, dynamic random access memory and operation method thereof
WO2024089809A1 (ja) * 2022-10-26 2024-05-02 ユニサンティス エレクトロニクス シンガポール プライベート リミテッド 半導体素子を用いたメモリ装置の製造方法
WO2024127518A1 (ja) * 2022-12-13 2024-06-20 ユニサンティス エレクトロニクス シンガポール プライベート リミテッド 半導体素子を用いたメモリ装置
WO2024127517A1 (ja) * 2022-12-13 2024-06-20 ユニサンティス エレクトロニクス シンガポール プライベート リミテッド 半導体素子を用いたメモリ装置の製造方法
WO2024134761A1 (ja) * 2022-12-20 2024-06-27 ユニサンティス エレクトロニクス シンガポール プライベート リミテッド 半導体素子を用いたメモリ装置
WO2024176422A1 (ja) * 2023-02-24 2024-08-29 ユニサンティス エレクトロニクス シンガポール プライベート リミテッド 半導体素子を用いたメモリ装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006080280A (ja) * 2004-09-09 2006-03-23 Toshiba Corp 半導体装置およびその製造方法
JP2008218556A (ja) * 2007-03-01 2008-09-18 Toshiba Corp 半導体記憶装置

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2703970B2 (ja) 1989-01-17 1998-01-26 株式会社東芝 Ｍｏｓ型半導体装置
JPH03171768A (ja) 1989-11-30 1991-07-25 Toshiba Corp 半導体記憶装置
JP3957774B2 (ja) 1995-06-23 2007-08-15 株式会社東芝 半導体装置
JP3808763B2 (ja) 2001-12-14 2006-08-16 株式会社東芝 半導体メモリ装置およびその製造方法
DE10361695B3 (de) * 2003-12-30 2005-02-03 Infineon Technologies Ag Transistorstruktur mit gekrümmtem Kanal, Speicherzelle und Speicherzellenfeld für DRAMs sowie Verfahren zur Herstellung eines DRAMs
TWI333691B (en) * 2006-05-23 2010-11-21 Ememory Technology Inc Nonvolatile memory with twin gate and method of operating the same
JP5078338B2 (ja) 2006-12-12 2012-11-21 ルネサスエレクトロニクス株式会社 半導体記憶装置
US8058683B2 (en) * 2007-01-18 2011-11-15 Samsung Electronics Co., Ltd. Access device having vertical channel and related semiconductor device and a method of fabricating the access device
US8188537B2 (en) * 2008-01-29 2012-05-29 Unisantis Electronics Singapore Pte Ltd. Semiconductor device and production method therefor
JP2010283071A (ja) * 2009-06-03 2010-12-16 Elpida Memory Inc 半導体装置および半導体装置の製造方法
KR102234799B1 (ko) * 2014-08-14 2021-04-02 삼성전자주식회사 반도체 장치
US9831290B2 (en) * 2016-03-10 2017-11-28 Toshiba Memory Corporation Semiconductor memory device having local bit line with insulation layer formed therein
US10269800B2 (en) * 2017-05-26 2019-04-23 Taiwan Semiconductor Manufacturing Co., Ltd. Vertical gate semiconductor device with steep subthreshold slope
CN109461738B (zh) * 2017-09-06 2021-03-26 中国科学院微电子研究所 半导体存储设备及其制造方法及包括存储设备的电子设备
KR102424557B1 (ko) * 2018-06-08 2022-07-22 에스케이하이닉스 주식회사 반도체 소자, 및 이를 제조하는 방법
KR102132196B1 (ko) * 2018-09-05 2020-07-09 고려대학교 산학협력단 피드백 루프 동작을 이용하는 피드백 전계효과 전자소자 및 이를 이용한 배열 회로
KR102118440B1 (ko) * 2018-09-05 2020-06-03 고려대학교 산학협력단 휘발성 및 비휘발성 동작변환 가능한 피드백 전계효과 배열소자 및 이를 이용한 배열 회로
WO2020245946A1 (ja) * 2019-06-05 2020-12-10 ユニサンティス エレクトロニクス シンガポール プライベート リミテッド 柱状半導体装置の製造方法
KR20210081735A (ko) * 2019-12-24 2021-07-02 삼성전자주식회사 메모리 소자 및 이의 제조 방법
JP7433973B2 (ja) * 2020-02-20 2024-02-20 キオクシア株式会社 不揮発性半導体記憶装置及びその製造方法
US11985822B2 (en) * 2020-09-02 2024-05-14 Macronix International Co., Ltd. Memory device
US11875947B2 (en) * 2021-04-12 2024-01-16 Micron Technology, Inc. Capacitive units and methods of forming capacitive units
US20230107258A1 (en) * 2021-10-01 2023-04-06 Besang, Inc. Structures for Three-Dimensional CMOS Integrated Circuit Formation
US20230018059A1 (en) * 2022-06-10 2023-01-19 Changxin Memory Technologies, Inc. Semiconductor structure and method for forming same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006080280A (ja) * 2004-09-09 2006-03-23 Toshiba Corp 半導体装置およびその製造方法
JP2008218556A (ja) * 2007-03-01 2008-09-18 Toshiba Corp 半導体記憶装置

Also Published As

Publication number Publication date
JPWO2022137563A1 (zh) 2022-06-30
CN116724354A (zh) 2023-09-08
JPWO2022137607A1 (zh) 2022-06-30
WO2022137563A1 (ja) 2022-06-30
US11776620B2 (en) 2023-10-03
TWI787016B (zh) 2022-12-11
KR20230124701A (ko) 2023-08-25
JP7057032B1 (ja) 2022-04-19
JP7335661B2 (ja) 2023-08-30
TW202232669A (zh) 2022-08-16
TW202240581A (zh) 2022-10-16
US20220208254A1 (en) 2022-06-30
WO2022137607A1 (ja) 2022-06-30

Similar Documents

Publication Publication Date Title
TWI781028B (zh) 包含半導體元件之記憶裝置的製造方法
JPWO2022137607A5 (zh)
TW202247421A (zh) 具有記憶元件的半導體裝置
US20230046352A1 (en) Method of producing semiconductor device including memory element
TWI793974B (zh) 使用柱狀半導體元件的記憶裝置
US20220367467A1 (en) Memory device using pillar-shaped semiconductor element
TWI806510B (zh) 具有記憶元件的半導體裝置
TWI807553B (zh) 包含半導體元件之記憶裝置的製造方法
TWI795180B (zh) 半導體元件記憶裝置
TWI813133B (zh) 半導體元件記憶裝置
TWI810929B (zh) 使用半導體元件的記憶裝置的製造方法
US12144164B2 (en) Method for manufacturing memory device using semiconductor element
TWI838745B (zh) 使用半導體元件的記憶裝置
US12106796B2 (en) Method for manufacturing semiconductor element-including memory device
US20220384446A1 (en) Method for manufacturing memory device using semiconductor element
TWI810791B (zh) 使用柱狀半導體元件之記憶裝置的製造方法
US20220415901A1 (en) Method for manufacturing memory device using semiconductor element
TWI807584B (zh) 半導體元件記憶單元及半導體元件記憶裝置
US20230269925A1 (en) Method for manufacturing memory device including pillar-shaped semiconductor element
TW202243134A (zh) 使用柱狀半導體元件的記憶體裝置的製造方法
TW202236638A (zh) 使用半導體元件的記憶裝置
TW202303931A (zh) 使用半導體元件的記憶裝置及其製造方法

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent