TWI741262B - 切割晶粒附接膜的方法 - Google Patents
切割晶粒附接膜的方法 Download PDFInfo
- Publication number
- TWI741262B TWI741262B TW108107261A TW108107261A TWI741262B TW I741262 B TWI741262 B TW I741262B TW 108107261 A TW108107261 A TW 108107261A TW 108107261 A TW108107261 A TW 108107261A TW I741262 B TWI741262 B TW I741262B
- Authority
- TW
- Taiwan
- Prior art keywords
- substrate
- film
- etching process
- component
- etching
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 369
- 230000008569 process Effects 0.000 claims abstract description 312
- 239000000758 substrate Substances 0.000 claims abstract description 302
- 239000002131 composite material Substances 0.000 claims abstract description 171
- 239000000463 material Substances 0.000 claims abstract description 92
- 238000005530 etching Methods 0.000 claims description 127
- 238000012545 processing Methods 0.000 claims description 83
- 238000005520 cutting process Methods 0.000 claims description 53
- 230000004888 barrier function Effects 0.000 claims description 34
- 230000008093 supporting effect Effects 0.000 claims description 31
- 239000011159 matrix material Substances 0.000 claims description 24
- 238000005728 strengthening Methods 0.000 claims description 3
- 239000011248 coating agent Substances 0.000 claims 2
- 238000000576 coating method Methods 0.000 claims 2
- 238000003780 insertion Methods 0.000 claims 1
- 230000037431 insertion Effects 0.000 claims 1
- 239000010408 film Substances 0.000 description 194
- 235000012431 wafers Nutrition 0.000 description 49
- 239000010410 layer Substances 0.000 description 44
- 238000012546 transfer Methods 0.000 description 32
- 239000007789 gas Substances 0.000 description 31
- 239000012528 membrane Substances 0.000 description 28
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 25
- 229910052710 silicon Inorganic materials 0.000 description 25
- 239000010703 silicon Substances 0.000 description 25
- 238000001020 plasma etching Methods 0.000 description 24
- 239000004065 semiconductor Substances 0.000 description 24
- 229910004298 SiO 2 Inorganic materials 0.000 description 20
- 238000005516 engineering process Methods 0.000 description 17
- 238000005192 partition Methods 0.000 description 17
- 229920000642 polymer Polymers 0.000 description 17
- 230000001681 protective effect Effects 0.000 description 16
- 238000010586 diagram Methods 0.000 description 13
- 239000000945 filler Substances 0.000 description 11
- 238000004519 manufacturing process Methods 0.000 description 11
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 10
- 239000002245 particle Substances 0.000 description 10
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 8
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 8
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 8
- 229910052799 carbon Inorganic materials 0.000 description 8
- 230000007246 mechanism Effects 0.000 description 8
- 229910052751 metal Inorganic materials 0.000 description 8
- 239000002184 metal Substances 0.000 description 8
- 238000004891 communication Methods 0.000 description 7
- 239000013078 crystal Substances 0.000 description 7
- 230000001976 improved effect Effects 0.000 description 7
- 229920002120 photoresistant polymer Polymers 0.000 description 7
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 6
- 239000011737 fluorine Substances 0.000 description 6
- 229910052731 fluorine Inorganic materials 0.000 description 6
- 150000002500 ions Chemical class 0.000 description 6
- 230000002829 reductive effect Effects 0.000 description 6
- 239000000126 substance Substances 0.000 description 6
- 239000003822 epoxy resin Substances 0.000 description 5
- 229920000647 polyepoxide Polymers 0.000 description 5
- 235000012239 silicon dioxide Nutrition 0.000 description 5
- 239000000377 silicon dioxide Substances 0.000 description 5
- 239000000853 adhesive Substances 0.000 description 4
- 230000001070 adhesive effect Effects 0.000 description 4
- 230000008901 benefit Effects 0.000 description 4
- 239000000460 chlorine Substances 0.000 description 4
- 125000004122 cyclic group Chemical group 0.000 description 4
- 239000003989 dielectric material Substances 0.000 description 4
- 239000001307 helium Substances 0.000 description 4
- 229910052734 helium Inorganic materials 0.000 description 4
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 4
- 230000000873 masking effect Effects 0.000 description 4
- 239000011241 protective layer Substances 0.000 description 4
- 239000000376 reactant Substances 0.000 description 4
- 230000002787 reinforcement Effects 0.000 description 4
- 238000000926 separation method Methods 0.000 description 4
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 3
- 239000004642 Polyimide Substances 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 3
- 229910052801 chlorine Inorganic materials 0.000 description 3
- 238000011109 contamination Methods 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 229910000040 hydrogen fluoride Inorganic materials 0.000 description 3
- 238000009616 inductively coupled plasma Methods 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- 229920001721 polyimide Polymers 0.000 description 3
- 239000011208 reinforced composite material Substances 0.000 description 3
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 3
- 229910010271 silicon carbide Inorganic materials 0.000 description 3
- WKBOTKDWSSQWDR-UHFFFAOYSA-N Bromine atom Chemical compound [Br] WKBOTKDWSSQWDR-UHFFFAOYSA-N 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- GDTBXPJZTBHREO-UHFFFAOYSA-N bromine Substances BrBr GDTBXPJZTBHREO-UHFFFAOYSA-N 0.000 description 2
- 229910052794 bromium Inorganic materials 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 239000000835 fiber Substances 0.000 description 2
- 239000003733 fiber-reinforced composite Substances 0.000 description 2
- 239000012530 fluid Substances 0.000 description 2
- 238000000227 grinding Methods 0.000 description 2
- 229910052736 halogen Inorganic materials 0.000 description 2
- 150000002367 halogens Chemical class 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 238000003698 laser cutting Methods 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 229910003465 moissanite Inorganic materials 0.000 description 2
- 239000012044 organic layer Substances 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 238000004806 packaging method and process Methods 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 230000000704 physical effect Effects 0.000 description 2
- 239000002861 polymer material Substances 0.000 description 2
- 229920000307 polymer substrate Polymers 0.000 description 2
- 239000012779 reinforcing material Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229910052594 sapphire Inorganic materials 0.000 description 2
- 239000010980 sapphire Substances 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 238000009623 Bosch process Methods 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 229910004541 SiN Inorganic materials 0.000 description 1
- 239000012790 adhesive layer Substances 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 230000003466 anti-cipated effect Effects 0.000 description 1
- 230000002238 attenuated effect Effects 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 229920001577 copolymer Polymers 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000000708 deep reactive-ion etching Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 238000013467 fragmentation Methods 0.000 description 1
- 238000006062 fragmentation reaction Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 229910002804 graphite Inorganic materials 0.000 description 1
- 239000010439 graphite Substances 0.000 description 1
- MYMOFIZGZYHOMD-UHFFFAOYSA-O hydridodioxygen(1+) Chemical compound [OH+]=O MYMOFIZGZYHOMD-UHFFFAOYSA-O 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- PNDPGZBMCMUPRI-UHFFFAOYSA-N iodine Chemical compound II PNDPGZBMCMUPRI-UHFFFAOYSA-N 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 230000007935 neutral effect Effects 0.000 description 1
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 238000012856 packing Methods 0.000 description 1
- 230000036961 partial effect Effects 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 229920000052 poly(p-xylylene) Polymers 0.000 description 1
- 229920000728 polyester Polymers 0.000 description 1
- -1 polymer Chemical compound 0.000 description 1
- 229920002959 polymer blend Polymers 0.000 description 1
- 238000005086 pumping Methods 0.000 description 1
- 238000004064 recycling Methods 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 239000002002 slurry Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 229920001169 thermoplastic Polymers 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
- 239000004416 thermosoftening plastic Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 238000001771 vacuum deposition Methods 0.000 description 1
- 229920003169 water-soluble polymer Polymers 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3065—Plasma etching; Reactive-ion etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Plasma & Fusion (AREA)
- Dicing (AREA)
- Drying Of Semiconductors (AREA)
Abstract
本發明提供一種用於在複合膜上切割基板之方法。提供一種工件，其具有支撐膜、框架及基板。基板具有頂面及底面。基板之頂面具有至少一個晶粒區及至少一個切割道區。複合膜插在基板與支撐膜之間。使用基板蝕刻製程蝕刻來自至少一個切割道區之基板材料以暴露複合膜之一部分。使用第一蝕刻製程蝕刻複合膜之第一組分。使用第二蝕刻製程電漿蝕刻複合膜之暴露部分之第二組分。
Description
本發明係關於裝置用於由半導體晶圓及晶粒附接膜形成單獨的裝置晶片之用途。
半導體裝置係製造於呈薄晶圓形式之基板上。通常將矽用作基板材料，但亦使用諸如III-V族化合物(例如，GaAs及InP)之其他材料。在一些實例(例如製造LED)中，基板可為藍寶石或碳化矽晶圓，其上沉積半導體材料之薄層。該等基板之直徑在2英吋及3英吋直至200mm、300mm及450mm範圍內且存在許多標準(例如SEMI)以描述該等基板尺寸。
電漿蝕刻設備廣泛地用於處理此等基板以產生半導體裝置。此設備典型地包括真空腔室，該真空腔室配備有高密度電漿源，諸如感應耦合電漿(ICP)，該高密度電漿源用以確保對具成本效益之製造必要的高蝕刻速率。為了移除在處理期間產生之熱量，典型地將基板夾持至溫控式支撐件。典型地係諸如氦氣之氣體的加壓流體維持於基板與支撐件之間以提供用於熱傳遞之熱傳導路徑。可使用機械夾持機構，其中向下力經施加至基板之頂側，但由於夾鉗與基板之間的接觸，此可導致污染。當使用機械夾鉗時，亦可出現工件彎曲，此係因為典型地在工件之邊緣處進行接觸且加壓流體對工件之背面施予力。更經常地，使用靜電夾盤(ESC)提供夾持力。
已開發出適於待蝕刻之材料的眾多氣體化學反應。此等化學反應
常常使用鹵素(例如氟、氯、溴、碘等)或含鹵素氣體連同額外氣體，該等額外氣體經添加以改良蝕刻品質(例如，蝕刻各向異性、遮罩選擇性及蝕刻均勻性)。諸如SF6、F2或NF3之含氟氣體可用來以高速率蝕刻矽。特定而言，通常使用將高速率矽蝕刻步驟與鈍化步驟交替以控制蝕刻側壁的製程(Bosch或TDM)以將深特徵蝕刻至矽中。通常使用含氯及含溴氣體蝕刻III-V族材料。
電漿蝕刻不限於半導電基板及裝置。技術可應用於任何基板類型，其中可用合適之氣體化學反應來蝕刻基板。其他基板類型可包括含碳基板(包括聚合物基板)、陶瓷基板(例如AlTiC及藍寶石)、金屬基板及玻璃基板。
為確保一致結果、低損壞及操作容易性，典型地在製造製程中使用機器人晶圓處置。處置器典型地經設計以在接觸最少之情況下支撐晶圓，從而最少化可能的污染且減少微粒之產生。常常使用單獨的邊緣接觸或僅幾個部位處接近晶圓邊緣之底側接觸(典型地，與晶圓邊緣相距在3至6mm內)。包括晶圓匣、機器人臂及在包括晶圓支撐件及ESC之處理腔室夾具內的處置方案經設計以處置如先前所提到之標準晶圓大小。
在基板上製造之後，個別裝置(晶粒或晶片)典型地在封裝或用於其他電子電路系統中之前彼此分離。多年來，機械部件已用以將晶粒彼此分離。已包括此類機械部件以沿與基板晶軸對準之刻劃線或藉由使用高速金剛石鋸以鋸切至晶粒之間的區(切割道)中的基板中或鋸穿該基板來使晶圓斷裂。最近，雷射也用以促進刻劃及切割製程。
此類機械晶圓切割技術具有影響此方法之成本有效性的限制。沿晶粒邊緣之碎裂及斷裂可減少所產生之良好晶粒之數目，且在晶圓厚度減小時製程變得更成問題。由鋸條(鋸口)所浪費之區域可大於100微米，其係不可用於晶粒生產之寶貴區域。對於含有小晶粒之晶圓(例如晶粒尺寸為500微米×500微米之單獨的半導體裝置)，此可代表大於20%之損失。另外，對於具有許多小
晶粒且因此具有眾多切割道之晶圓，由於連續地分割每一切割道，因此切割時間增加且生產力下降。機械部件亦限於沿直線之分離及正方形或長方形晶片之生產。此可能不表示基礎裝置拓樸(例如，高功率二極體可為圓形)且因此直線晶粒格式導致可使用基板區域之顯著損失。雷射切割亦由於在晶粒表面上留下殘餘材料或將應力誘發至晶粒中而具有限制。
值得注意的是，鋸切技術及雷射切割技術兩者本質上係串列操作。因此，隨著裝置大小之減小，切割晶圓之時間與晶圓上之總切割道長度成比例地增加。
近來，已提議電漿蝕刻技術作為分離晶粒且克服此等限制中之一些的手段。在裝置製造之後，可用合適的遮罩材料遮蔽基板，留下晶粒之間的開放區域。可接著使用反應性氣體電漿來處理經遮蔽基板，該活性氣體電漿蝕刻在晶粒之間暴露的基板材料。基板之電漿蝕刻可部分或完全穿過基板而進行。在部分電漿蝕刻之狀況下，晶粒可藉由後續裁切步驟分離，從而留下分離之個別晶粒。技術供應優於機械切割之數個益處：1)斷裂及碎裂減少；2)鋸口尺寸可減小至遠低於20微米；3)隨著晶粒數目增加，處理時間並未顯著增加；4)對於較薄晶圓，處理時間減少；及5)晶粒拓樸不限於直線格式。
在裝置製造之後但在晶粒分離之前，可藉由機械研磨或類似製程使基板薄化降至幾百微米或甚至小於一百微米之厚度。
在切割製程之前，基板典型地安裝於切割夾具上。此夾具典型地由支撐黏著支撐膜之剛性框架組成。待切割之基板黏附至該支撐膜。此夾具固持分離之晶粒以供後續下游操作。用於晶圓切割之大多數工具(鋸或基於雷射之工
具)經設計以處置此組態中之基板，且已建立數個標準夾具；然而，此等夾具極不同於其支撐之基板。儘管此等夾具最佳用於當前晶圓切割設備中，但其無法在已經設計以處理標準基板之設備中被處理。因此，當前自動電漿蝕刻設備並不適合於處理經固定用於切割之基板，且難以實現電漿蝕刻技術對於晶粒分離應具有的益處。
一些小組已涵蓋使用電漿單粒化來自晶圓基板之晶粒。美國專利第6,642,127號描述電漿切割技術，其中在設計用於處理矽晶圓之設備中電漿處理之前，首先經由黏著材料將基板晶圓附接到載體晶圓。此技術提出調適待分割之基板之形狀因子以與標準晶圓處理設備相容。儘管此技術允許標準電漿設備切割晶圓，但提出之技術將不與切割操作之下游的標準設備相容。將需要額外步驟以調適下游設備或恢復標準下游設備之基板形狀因子。
美國專利申請案第2010/0048001號涵蓋黏附至薄膜且支撐在框架內之晶圓的用途。然而，在2010/0048001申請案中，遮蔽製程係藉由在電漿處理之前將遮罩材料黏附至晶圓之背面且使用雷射界定蝕刻切割道來達成。相比於自前側單粒化基板之標準切割技術，此技術引入額外的複雜且昂貴的步驟，該步驟可能抵消電漿切割之一些優勢。其亦需要額外需求來使背面遮罩與前側裝置圖案對準。
因此，需要一種電漿蝕刻設備，其可用於將半導體基板切割成個別晶粒且其與處置安裝於支撐膜上且支撐於框架中之基板之已建立晶圓切割技術相容，且其亦與標準前側遮罩技術相容。
先前技術不提供伴隨本發明之益處。
因此，本發明之目標係提供一種改良，其克服先前技術裝置之不足且其對使用電漿蝕刻設備之半導體基板之切割的改進具有顯著貢獻。
本發明之另一目的為提供一種用於在複合膜上切割基板之方法，
該方法包含：提供工件，其具有支撐膜、框架及基板，該基板具有頂面及底面，基板之頂面具有至少一個晶粒區及至少一個切割道區；提供插在基板與支撐膜之間的複合膜；使用基板蝕刻製程蝕刻來自至少一個切割道區之基板材料以暴露複合膜之一部分；使用第一蝕刻製程蝕刻複合膜之第一組分；及使用第二蝕刻製程電漿蝕刻複合膜之暴露部分之第二組分。
本發明之又一目的為提供一種用於在晶粒附接膜上切割基板之方法，該方法包含：提供工件，其具有支撐膜、框架及基板，該基板具有頂面及底面，基板之頂面具有至少一個晶粒區及至少一個切割道區；提供插在基板與支撐膜之間的晶粒附接膜；使用基板蝕刻製程蝕刻來自至少一個切割道區之基板材料以暴露晶粒附接膜之一部分；使用第一蝕刻製程蝕刻晶粒附接膜之第一組分；及使用第二蝕刻製程電漿蝕刻晶粒附接膜之暴露部分之第二組分。
本發明之仍又一目的為提供一種用於在晶粒附接膜上切割基板之方法，該方法包含：提供工件，其具有支撐膜、框架及基板，該基板具有頂面及底面，基板之頂面具有至少一個晶粒區及至少一個切割道區；提供插在基板與支撐膜之間的晶粒附接膜；使用基板蝕刻製程蝕刻來自至少一個切割道區之基板材料以暴露晶粒附接膜之一部分；使用第一蝕刻製程各向同性地蝕刻晶粒附接膜之第一組分；及使用第二蝕刻製程各向異性地電漿蝕刻晶粒附接膜之暴露部分之第二組分。
前文已概述本發明之相關目標中之一些。此等目標應視為僅說明預期本發明之部分更顯著特徵及應用。許多其他有益結果可藉由以不同方式應用所揭示之本發明或在本發明之範圍內修改本發明來獲得。因此，除由申請專利範圍所定義之本發明範疇之外，藉由參考發明內容及較佳具體實例之詳細描述，結合隨附圖式可以獲得其他目標以及對本發明之更全面理解。
本發明描述一種允許電漿切割半導體基板之電漿處理設備。在裝置製造及任何晶圓薄化之後，可使用習知遮罩技術來遮蔽基板之前側(電路側)，其保護電路組件且留下晶粒之間的未受保護區域。該基板安裝於薄支撐膜上，該支撐膜係支撐於剛性框架內。基板/支撐膜/框架組合件經轉移至真空處理腔室中且暴露於反應性氣體電漿，在真空處理腔室中，晶粒之間的未受保護區域被蝕刻掉。在此製程期間，該框架及支撐膜受到保護以免被反應氣體電漿損壞。製程可使晶粒完全分離。在蝕刻之後，基板/支撐膜/框架組合件可另外暴露於電漿，其自基板表面移除潛在的損害性殘餘物。在將基板/支撐膜/框架組合件轉移出處理腔室之後，使用熟知技術自支撐膜移出晶粒且隨後視需要進一步處理(例如封裝)。
本發明之另一特徵係提供一種用於在複合膜上切割基板之方法。該方法包含提供工件，其具有支撐膜、框架及基板。該基板具有頂面及底面。該基板之頂面具有至少一個晶粒區及至少一個切割道區。該複合膜插在該基板與該支撐膜之間。使用基板蝕刻製程蝕刻來自該至少一個切割道區之基板材料以暴露該複合膜之一部分。使用第一蝕刻製程蝕刻該複合膜之第一組分。使用第二蝕刻製程電漿蝕刻該複合膜之暴露部分之第二組分。複合膜可含有基於基質之材料。第一組分可為強化組分。第二組分可為基質組分。第一蝕刻製程可為至少部分地各向同性的。第一蝕刻製程可為各向同性的。第一蝕刻製程可具有相比第二蝕刻製程不同的製程化學。第二蝕刻製程可為至少部分地各向異性的。第二蝕刻製程可為各向異性的。基板材料之蝕刻可在真空腔室中且複合膜之蝕刻可在真空腔室中。基板可具有諸如矽之半導電層及/或基板可具有諸如GaAs之層。基板可具有經圖案化於基板之電路側上的保護層，諸如光阻層。基板可放置於工件支撐件上之處理腔室中。電漿源可與處理腔室連通。電漿源可為高密度電漿源。
靜電夾盤可併入至該工件支撐件中。靜電夾盤可將工件夾持至工件支撐件。可藉由將諸如氦氣之加壓氣體自工件支撐件供應至工件來提供工件與工件支撐件之間的熱連通。處理腔室內之壓力可經由真空泵降低且處理氣體可經由氣體入口引入處理腔室中。可提供與處理腔室連通之真空相容轉移模組。可將工件裝載於真空相容轉移模組中之轉移臂上，其中處理腔室在將工件自真空相容轉移模組轉移至處理腔室期間維持在真空下。
本發明之又一特徵係提供一種用於在晶粒附接膜上切割基板之方法。該方法包含提供工件，其具有支撐膜、框架及基板。該基板具有頂面及底面。該基板之頂面具有至少一個晶粒區及至少一個切割道區。該晶粒附接膜插在該基板與該支撐膜之間。使用基板蝕刻製程蝕刻來自該至少一個切割道區之基板材料以暴露晶粒附接膜之一部分。使用第一蝕刻製程蝕刻晶粒附接膜之第一組分。使用第二蝕刻製程電漿蝕刻晶粒附接膜之暴露部分之第二組分。第一蝕刻製程可為至少部分地各向同性的。第一蝕刻製程可為各向同性的。第一蝕刻製程可具有相比第二蝕刻製程不同的製程化學。第二蝕刻製程可為至少部分地各向異性的。第二蝕刻製程可為各向異性的。該基板可含有諸如矽之半導電層及/或該基板可含有諸如GaAs之層。半導電層典型地位於基板之前側(例如電路側)上。基板可具有經圖案化於基板之電路側上的保護層，諸如光阻層。基板可放置於工件支撐件上之處理腔室中。電漿源可與處理腔室連通。電漿源可為高密度電漿源。靜電夾盤可併入至該工件支撐件中。靜電夾盤可將工件夾持至工件支撐件。可藉由將諸如氦氣之加壓氣體自工件支撐件供應至工件來提供工件與工件支撐件之間的熱連通。處理腔室內之壓力可經由真空泵降低且處理氣體可經由氣體入口引入處理腔室中。可提供與處理腔室連通之真空相容轉移模組。可將工件裝載於真空相容轉移模組中之轉移臂上，其中處理腔室在將工件自真空相容轉移模組轉移至處理腔室期間維持在真空下。
本發明之仍又一特徵係提供一種用於在晶粒附接膜上切割基板之方法。該方法包含提供工件，其具有支撐膜、框架及基板。該基板具有頂面及底面。該基板之頂面具有至少一個晶粒區及至少一個切割道區。該晶粒附接膜插在該基板與該支撐膜之間。使用基板蝕刻製程蝕刻來自該至少一個切割道區之基板材料以暴露晶粒附接膜之一部分。使用第一蝕刻製程各向同性蝕刻晶粒附接膜之第一組分。使用第二蝕刻製程各向異性地電漿蝕刻晶粒附接膜之暴露部分之第二組分。該方法可進一步包含在蝕刻來自至少一個切割道區之基板材料的步驟期間移除晶粒附接膜之一部分。第一蝕刻製程可使用相比第二蝕刻製程至少一種不同的處理氣體。第一蝕刻製程可使用相比第二蝕刻製程不同的處理氣體。該基板可含有諸如矽之半導電層及/或該基板可含有諸如GaAs之層。基板可具有經圖案化於基板之電路側上的保護層，諸如光阻層。基板可放置於工件支撐件上之處理腔室中。電漿源可與處理腔室連通。電漿源可為高密度電漿源。靜電夾盤可併入至該工件支撐件中。靜電夾盤可將工件夾持至工件支撐件。可藉由將諸如氦氣之加壓氣體自工件支撐件供應至工件來提供工件與工件支撐件之間的熱連通。處理腔室內之壓力可經由真空泵降低且處理氣體可經由氣體入口引入處理腔室中。可提供與處理腔室連通之真空相容轉移模組。可將工件裝載於真空相容轉移模組中之轉移臂上，其中處理腔室在將工件自真空相容轉移模組轉移至處理腔室期間維持在真空下。
前文已相當廣泛地概述本發明之更相關及重要的特徵，以便可更好地理解下文的本發明之實施方式，使得可更充分瞭解本發明對此項技術之貢獻。下文將描述本發明之額外特徵，該等額外特徵形成本發明之申請專利範圍的主題。熟習此項技術者應瞭解所揭示之概念及特定具體實例可易於用作修改或設計用於進行本發明相同目的之其他結構的基礎。熟習此項技術者亦應意識到，此類等效構造不脫離如在所附申請專利範圍中所闡述的本發明之精神及範疇。
符號描述
100:基板/基板材料
110:裝置結構/裝置
120:切割道區域/不受保護區域/切割道區
200:保護材料/保護膜
300:支撐膜
310:框架/切割框架
320:工件(基板/帶/框架組合件)/工件/組合件
400:反應性電漿蝕刻製程/電漿
500:晶粒
600:真空處理腔室/處理腔室
610:氣體入口
620:電漿源
622:介電壁
624:電漿源天線
630:工件支撐件
637:電漿源電源
640:RF電源
641:偏置阻抗匹配網路
642:電漿源阻抗匹配網路
650:真空泵
660:蓋環
670:靜電夾盤
680:提昇機構
690:機械隔板
695:機械隔板中之穿孔
697:電漿
700:填料環(靜電夾盤製程套組)
1010:蓋環中之孔
1100:轉移臂
1110:對準夾具
2800:工件
2810:複合層/複合膜
3205:複合層/複合膜/晶粒附接膜(DAF)/複合DAF材料
3210:第二組分/複合材料/含環氧樹脂聚合物基質
3220:第一組分/SiO2填料/SiO2顆粒
3230:空隙
3410:阻擋膜
3420:複合膜
圖1係說明藉由切割道分離之個別裝置的半導體基板之自上而下視圖；圖2係說明藉由切割道分離之個別裝置的半導體基板之橫截面圖；圖3係安裝至支撐膜及框架之半導體基板之橫截面圖；圖4係正藉由製程蝕刻之安裝至支撐膜及框架之半導體基板的橫截面圖；圖5係安裝至支撐膜及框架之分離的半導體裝置之橫截面圖；圖6係真空處理腔室之橫截面圖；圖7係在處理位置中之晶圓/框架之橫截面；圖8係安裝至藉由轉移臂支撐之支撐膜及框架的半導體基板之橫截面圖；圖9係在轉移位置中之晶圓/框架之橫截面圖；圖10係根據本發明之一個具體實例之工件的示意圖；圖11 A係工件之示意圖，其中已將切割道區中之基板材料移除；圖11 B係切割製程流程中之一點的示意圖，其中已至少部分地移除切割道區中之複合膜；圖12 A係根據本發明之一個具體實例之經改良基板切割工序的一部分之流程圖；圖12 B係根據本發明之一個具體實例之經改良基板切割工序的一部分之流程圖；圖13 A係根據本發明之一個具體實例之經改良基板切割工序的一部分之流程圖；圖13 B係根據本發明之一個具體實例之經改良基板切割工序的一部分之流程圖；
圖14 A係工件之示意圖，其中已將切割道區中之基板材料移除；圖14 B係在已進行第一製程以移除複合膜之第一組分之後工件的示意圖；圖14 C係在已進行第二製程以移除複合膜之第二組分之後工件的示意圖；圖15係根據本發明之一個具體實例之經改良基板切割工序的一部分之流程圖；圖16 A係在已移除切割道區中之基板材料之後工件的示意圖；圖16 B係已塗覆以保護裝置之阻擋膜之示意圖；圖16 C係工件之一部分之示意圖，其中已自切割道區之一部分移除阻擋膜，從而暴露複合膜；圖16 D係在已進行第一製程以移除複合膜之第一組分之後工件的示意圖；圖16 E係工件之一部分之示意圖，其中已用第二製程移除複合膜之第二組分；且圖16 F係工件之一部分之示意圖，其中已移除阻擋膜。
貫穿該等圖式之若干視圖，類似的參考字符係指類似的部分。
圖1說明在裝置製造之後的典型半導體基板。基板(100)在其表面上具有數個區域，該數個區域含有藉由切割道區域(120)分離之裝置結構(110)，該等切割道區域允許裝置結構分離成個別晶粒。儘管矽常用作基板材料，但常常使用因特定特性而被選取之其他材料。該等基板材料包括砷化鎵及其他III-V族材料或其上已沉積半導電材料之非半導體基板(例如聚合物基板，具有在聚合物上製造薄膜半導體裝置)。其他基板類型亦可包括絕緣體上矽(SOI)晶圓及安裝於載體上之半導體晶圓。儘管上文實例描述由切割道分離之晶粒，但本發明之態樣可有益地應用於基板上之其他圖案組態。
在本發明中，如圖2中之橫截面圖中所展示，裝置結構(110)接著藉由保護材料(200)覆蓋，同時切割道區域(120)保持未受保護。此保護材料(200)可藉由熟知技術塗覆及圖案化之光阻。作為最終製程步驟，用可跨越整個基板而塗覆之諸如二氧化矽或PSG的保護介電層塗佈一些裝置。可藉由用光阻進行圖案化及蝕刻介電材料而自切割道區域(120)選擇性地移除此保護介電層，如工業中所熟知的。此操作使裝置結構(110)受介電材料保護且使基板(100)在切割道區域(120)中實質上未受保護。應注意，在一些狀況下，用以檢查晶圓品質之測試特徵可位於切割道區域(120)中。視特定晶圓製造製程流程而定，此等測試特徵在晶圓切割製程期間可能受到或可能未受到保護。儘管所說明之裝置圖案展示長方形晶粒，但此並非必要的，且個別裝置結構(110)可最好地適用於基板(100)之最佳利用的任何其他形狀，諸如六邊形。值得注意的是，雖然先前實例考慮介電材料作為保護膜，但本發明可藉由包括半導電及導電保護膜之廣泛範圍的保護膜來實踐。此外，保護層可由多種材料組成。亦值得注意的是，保護膜之某一部分可為最終裝置結構之整體部分。(例如鈍化電介質、金屬接合墊等)。此外，本發明亦可有益地用於塊狀晶圓而不必具有裝置或裝置結構。一個此實例可為安裝於載體上或未安裝、藉由界定待蝕刻之結構之遮罩材料覆蓋的半導體基板(矽、III-V族化合物等)。該基板亦可含有具有不同材料屬性之至少一個額外層，諸如絕緣層。
基板(100)可典型地藉由研磨製程減薄，該研磨製程將基板厚度降低至在幾百微米至大約30微米或更小範圍內之厚度。如圖3中所示，經薄化之基板(100)隨後黏附至支撐膜(300)，繼而安裝於剛性框架(310)中以形成工件(320)。該框架典型地係金屬或塑膠，但其他框架材料係可能的。支撐膜(300)典型地由含碳聚合材料製得，且可另外具有塗覆於其表面之薄導電層。支撐膜(300)提供對經薄化基板(100)之支撐，否則該經薄化基板可能太過脆
弱而無法在不斷裂之情況下進行處置。應注意，圖案化、薄化及接著安裝之工序並非關鍵的，且步驟可經調整以最好地配合特定裝置及基板以及所使用之處理設備。值得注意的是，雖然先前實例考慮由將基板(100)安裝於黏著支撐膜(300)上組成之工件(320)，該黏著支撐膜又附接至框架(310)，但本發明不受晶圓及載體之組態限制。晶圓載體可包含多種材料。該載體在電漿切割製程期間支撐基板。此外，晶圓無需使用黏著劑來附接至載體，將晶圓固持至載體且允許基板至陰極之熱連通部件的任何方法係足夠的(例如，靜電夾持式載體、具有機械夾持機構之載體等)。
在將基板(100)與切割框架(310)中之支撐膜(300)安裝之後，將工件(320)轉移至真空處理腔室中。較佳地，轉移模組亦在真空下，其允許處理腔室在轉移期間保持於真空，從而減少處理時間且防止處理腔室暴露於大氣及可能污染。如圖6中所展示，真空處理腔室(600)配備有氣體入口(610)、用以產生諸如感應耦合電漿(ICP)之高密度電漿的高密度電漿源(620)、用以支撐工件(320)之工件支撐件(630)、用以經由工件支撐件(630)將RF電力耦接至工件(320)之RF電源(640)，及用於自處理腔室(600)泵抽氣體的真空泵(650)。在處理期間，可使用反應性電漿蝕刻製程(400)蝕刻掉基板(100)之未受保護區域(120)，如圖4中所展示。此操作可使裝置(110)分離成個別晶粒(500)，如圖5中所展示。在本發明之另一具體實例中，使用反應性電漿蝕刻製程(400)部分地蝕刻掉基板(100)之未受保護區域(120)。在此狀況下，諸如機械斷裂操作之下游操作可用以完成晶粒分離。此等下游方法係此項技術中所熟知的。
雖然先前實例描述本發明使用結合高密度電漿(例如，ECR、ICP、螺旋型及磁性增強式電漿源)之真空腔室，但亦有可能使用廣泛範圍之電漿製程來蝕刻基板之未受保護區域。舉例而言，熟習此項技術者可設想到在真空腔室中
使用低密度電漿源或甚至使用在大氣壓下或接近大氣壓之電漿的本發明之變化。
當工件(基板/帶/框架組合件)(320)處於供電漿處理之位置中時，可保護框架(310)以免暴露於電漿(400)。暴露於電漿(400)可引起對框架(310)之加熱，其又可引起對支撐膜(300)之局部加熱。對於常用之切割帶，在高於大約100℃之溫度下，支撐膜(300)之物理特性及其黏著能力可劣化且其將不再黏附於框架(310)。另外，框架(310)暴露於反應性電漿氣體可使框架(310)降解。因為框架(310)典型地在晶圓切割之後再利用，所以此可限制框架(310)之使用壽命。框架(310)暴露於電漿(400)亦可不利地影響蝕刻製程：例如，框架材料可與處理氣體反應，有效地減小其在電漿中之濃度，此可減小基板材料之蝕刻速率，因此增加製程時間。為保護框架(310)，如圖6及圖7中所展示之保護蓋環(660)定位於框架(310)上方。在一個具體實例中，由於接觸框架(310)(該接觸將在至處理腔室(600)中之轉移期間發生)可產生不合需要的粒子，因此蓋環(660)不觸碰框架(310)。
藉由支撐框架(310)及基板(100)之轉移臂(1100)將工件(基板/帶/框架組合件)(320)轉移入及轉移出處理腔室(600)。轉移臂(1100)可支撐支撐膜(300)及框架(310)兩者或單獨支撐框架(310)，但重要的是，因為經薄化基板(100)之脆弱性質，所以組合件(320)並非單獨在基板(100)區域之下受支撐。轉移臂(1100)具有附接至其之對準夾具(1110)，其在框架(310)經轉移至處理腔室(600)中之前將框架對準在可重複位置中。框架(310)亦可藉由半導體處理中所熟知之其他技術(例如，光學對準)來對準。亦可藉由此類熟知技術對基板(100)執行對準。重要的是，在將工件(基板/帶/框架組合件)(320)置放於處理腔室(600)內之前對準該工件以避免未命中處理，如下文所解釋。
當將工件(例如基板/帶/框架組合件)(320)轉移至處理腔室(600)中時，將其置放於提昇機構(680)上且自轉移臂(1100)移出。在將工件(例如，基板/帶/框架組合件)(320)移出處理腔室(600)期間，發生相反製程。提昇機構(680)觸碰框架(310)區域且不提供與基板(100)之點接觸。與重疊基板(100)之工件的點接觸可導致對基板(100)之損傷，在晶粒分離及卸載工件(320)之後尤其如此，因為支撐膜(300)之撓性可使晶粒彼此接觸且出現損傷。圖9展示自底側提昇框架(310)之提昇機構(680)；然而，亦可使用夾持裝置藉由接觸框架(310)之頂面、底面、外徑或此等之任何組合而自轉移臂(1100)移除框架(310)。為具有足夠空隙來將工件(320)置放於工件支撐件(630)上以處理基板(100)，框架(310)、工件支撐件(630)及蓋環(660)可相對於彼此移動。此移動可藉由移動蓋環(660)、工件支撐件(630)或提昇機構(680)或三者之任何組合來實現。
在電漿處理期間，熱量經傳遞至電漿接觸之所有表面，包括基板(100)、支撐膜(300)及框架(310)。蓋環(660)將使至支撐膜(300)及框架(310)之區域的熱傳遞減到最少，但基板(100)必須暴露於電漿(400)以供處理。
如圖6中所示，帶孔機械隔板(690)可插在電漿源(620)與工件支撐件(630)之間。機械隔板(690)可為導電的(例如由金屬製得或塗佈金屬)。機械隔板(690)可由鋁製成。機械隔板(690)可幫助降低離子密度以及到達工件之電漿發射強度，同時允許高含量之中性物種到達工件。本發明提供對離子密度及到達工件之電漿發射強度的控制。對與本發明有關之應用較佳的是，離子密度及到達工件之來自電漿源(620)的電漿發射強度藉由機械隔板衰減10%至大於99%的範圍。在一個較佳具體實例中，藉由機械隔板之衰減可大於10%。在一個較佳具體實例中，藉由機械隔板之衰減可大於30%。在另一較佳具體實例
中，藉由機械隔板之衰減可大於50%。在另一較佳具體實例中，藉由機械隔板之衰減大於90%。
儘管圖6中之示意圖展示具有一個機械隔板(690)之處理腔室(600)，但可為有益的是具有超過一個設置在電漿源(620)與基板(100)之間的機械隔板(690)。機械隔板(690)可為相同尺寸及形狀，或可為不同尺寸及/或形狀。多個機械隔板(690)可經配置位於相同平面或不同平面中(例如交疊或堆疊隔板)。多個機械隔板(690)可具有彼此相同或不同的穿孔形狀、尺寸及圖案。
基板可使用半導體行業中熟知之技術處理。矽基板一般使用基於氟之化學物質(諸如SF6)處理。SF6/O2化學物質由於其高速及各向異性輪廓常用於蝕刻矽。此化學物質之缺點係其對遮罩材料(例如對光阻)之選擇性相對較低，為15-20：1。可替代地，可使用分時多工(Timed Division Multiplex；TDM)製程，其在沉積與蝕刻之間交替以製備高度各向異性的深輪廓。舉例而言，用以蝕刻矽之交替製程使用C4F8步驟將聚合物沉積在矽基板之所有暴露表面(亦即遮罩表面、蝕刻側壁及蝕刻基面)上且接著使用SF6步驟自蝕刻基面選擇性移除聚合物且隨後各向同性地蝕刻少量矽。該等步驟可重複直至終止。該TDM製程可產生深入矽之各向異性特徵，對掩蔽層之選擇性大於200：1。此隨後使TDM製程成為用於電漿分離矽基板之所需方法。應注意本發明不限於使用含有氟之化學物質或分時多工(TDM)製程。舉例而言，矽基板亦可用如此項技術中已知之含Cl、HBr或I化學物質蝕刻。
對於諸如GaAs之III-V族基板，基於氯之化學物質廣泛用於半導體行業。在RF-無線裝置之製造中，安裝薄化之GaAs基板，裝置側面向下位於載體上，其中該等基板隨後經減薄且用光阻圖案化。蝕刻掉GaAs以暴露至前側電路之電觸點。此熟知之製程亦可用於藉由上述本發明中所描述之前側處理來分
離裝置。其他半導體基板及合適的電漿製程亦可用於分離上文提及之本發明中之晶粒。
儘管以上實例論述使用電漿用於分離晶粒(切割)，但本發明之態樣可能適用於相關應用，諸如藉由電漿蝕刻之基板薄化。在此應用中，基板(100)可在待蝕刻之表面上具有某些特徵，或可替代地待蝕刻之表面可為無特徵的(例如薄化大塊基板)。
電漿切割可有效單粒化大範圍裝置。然而，一些晶粒結構含有至少一個複合層，其在不傷害(例如損壞)裝置之情況下可能難以電漿蝕刻。此類結構之實例將係含有晶粒附接膜(DAF)之待單粒化之矽裝置。晶粒附接膜為可用於使晶片彼此黏合之黏著劑層。晶粒在黏合操作之前可經單粒化。在積體電路裝置製造期間，DAF可用於產生多晶片堆疊封裝。
為了獲得所需的機械及電膜特性，常常使用複合材料設計晶粒附接膜(DAF)。舉例而言，晶粒附接膜可由聚合物基質(例如環氧樹脂等)以及嵌入之填充材料(例如SiO2顆粒等)組成。此實例中之兩種材料(環氧樹脂及SiO2)能夠電漿蝕刻。舉例而言，可在含氧電漿中蝕刻聚合物基質。二氧化矽(SiO2)組分亦可經電漿蝕刻，但由於矽與氧鍵合之強度，常常需要離子能量或較高之晶圓溫度以得到商業上可行的SiO2電漿蝕刻速率。儘管此等較高離子能量及/或較高溫度條件將蝕刻DAF膜中之SiO2組分，但此等條件亦將典型地蝕刻裝置結構之暴露材料，從而可能損壞裝置(例如降低裝置效能及/或產率)。因此，需要能夠在切割製程流程期間移除複合材料，該切割製程流程不顯著損傷單粒化裝置。
圖10展示工件(2800)之實例。工件(2800)類似於工件(320)，添加至少一個待單粒化之複合層(2810)。工件可含有基板(100)，該基板含有至少一個裝置結構(110)及至少一個切割道區(120)。裝置結構(110)可至少部分由保護膜(200)覆蓋。
在所有具體實例中，複合層(2810)可由超過一種組分構成。複合膜之組分的化學特性(例如組成)或物理特性(例如材料相、材料結構等)或兩者可彼此不同。複合層(2810)可低於100微米厚。複合層(2810)可低於50微米厚。複合層(2810)可低於25微米厚。
在所有具體實例中，複合材料可含有碳(例如聚合物材料、石墨、SiC等)。複合材料可含有矽(例如Si、SiO2、SiC、SiN等)。複合材料可含有金屬。
在所有具體實例中，複合層可與基板(100)接觸。複合層可與支撐膜(300)接觸。複合材料可與基板(100)及支撐膜(300)兩者接觸。複合膜可黏附地附接到基板(100)。複合層(2810)可插在基板(100)與支撐膜之間。複合層可為晶粒附接膜(DAF)。複合膜可為含有填料材料之DAF。DAF填料材料可含有Si。DAF填料材料可為SiO2。
複合層可含有需要離子輔助之電漿蝕刻機構以在電漿中蝕刻之材料。複合層可含有可透過蒸氣氟化氫之材料。
複合材料可含有基質組分。基質組分可含有金屬。基質組分可含有碳(例如聚合物等)。基質組分可為聚合物基質。聚合物基質可為熱固性的。聚合物基質可為熱塑性的。聚合物基質可含有以下樹脂中之任一者：環氧樹脂、聚醯亞胺、聚醯胺、聚酯等。基質可含有超過一種組分(例如樹脂、共聚物、摻合聚合物等)。基質組分可為碳。基質組分可囊封填料組分。
複合材料可含有複合強化物(例如填料等)。強化材料可佔大於5%之複合材料。強化材料可佔大於25%之複合材料。強化材料可佔大於50%之複合材料。強化材料可佔大於75%之複合材料。強化材料可佔大於90%之複合材料。強化材料可位於複合材料(例如填料顆粒)內之離散域中。複合強化物可含有廣泛範圍之材料，包括含碳材料、含矽材料、含金屬材料、陶瓷等。複合強化物可
含有二氧化矽(SiO2)。複合強化物可具有各向同性或各向異性組成。複合材料可為纖維強化複合材料。纖維強化複合物可含有長纖維、短纖維或兩者之組合。複合材料可為薄片強化複合材料。複合材料可為顆粒強化複合材料。顆粒強化複合物可含有球形形狀顆粒。顆粒可為固體、中空或兩者之組合。複合材料可為層狀強化複合材料。
圖11 A及11 B展示在單粒化製程中之各階段下的工件(2800)。
圖11 A展示工件(2800)，其中已將切割道區(120)中之基板材料(100)移去。基板蝕刻製程可用於自至少一個切割道區域(120)移除基板材料。基板移除製程可自實質上所有切割道區(120)移除基板材料(100)。基板移除製程可自至少一個切割道區移除所有基板材料。基板移除製程可自實質上所有切割道區移除實質上所有基板材料。在基板蝕刻製程期間，工件溫度典型地保持在低於可損傷支撐膜帶之最大值以下。許多支撐膜(例如切割帶)直至大約100℃為相容的。一些支撐膜可直至200℃及更大為相容的。
基板蝕刻製程可為真空製程。基板蝕刻製程可為電漿蝕刻製程。電漿蝕刻製程可為循環製程(例如Bosch製程、深反應性離子蝕刻(deep reactive ion etch；DRIE)製程、分時多工(TDM)製程等)。基板蝕刻製程可為至少部分地各向異性的。基板蝕刻製程可為完全各向異性的。
基板蝕刻製程可暴露由切割道區(120)重疊之複合膜的至少一部分。基板蝕刻製程可暴露所有由切割道區(120)重疊之複合層。
基板蝕刻製程可設計成移除由保護材料(200)重疊之基板材料之一部分(例如基板蝕刻特徵輪廓可為凹入的)。換言之，由基板蝕刻產生之基板蝕刻特徵(例如基板中之切割切割道)的寬度在含有裝置(110)之基板表面處相比於基板相對面處之特徵寬度可為較窄的。
基板蝕刻製程對基板材料之移除速度可比複合材料更快(例如基
板蝕刻製程可具有大於1之基板：複合材料蝕刻選擇性(基板移除速率/複合膜移除速率))。基板蝕刻製程可具有大於10之基板：複合材料蝕刻選擇性。基板蝕刻製程可具有大於100之基板：複合材料蝕刻選擇性。複合材料可充當基板蝕刻製程之蝕刻終止。
基板蝕刻製程可蝕刻複合材料。基板可移除複合材料之一部分。基板移除製程自身未暴露切割道區中之支撐膜，其中複合膜重疊切割道區。基板蝕刻製程單獨未蝕刻穿過複合膜。
圖11 B展示切割製程流程中之一點，其中已至少部分地移除至少一個切割道區(120)中之複合膜(2810)。可完全移除至少一個切割道區(120)中之複合膜(2810)。可損壞或移除複合層(2810)以便單粒化晶粒。可完全移除切割道區(120)中之複合膜。
圖12 A係經改良基板切割工序之一部分的流程圖。一旦在至少一個切割道區(120)中移除基板材料之後，需要處理複合膜以繼續單粒化製程。複合膜製程可為蝕刻製程。複合膜製程可由多個步驟組成。
為了處理複合膜，經改良製程可使用第一製程以蝕刻複合膜之第一組分。第一製程可選擇性蝕刻複合膜之第一組分。用於移除製程之兩種材料之間的選擇性定義為兩種材料之製程材料移除率之比率。第一製程之製程選擇性(例如第一複合膜組分之移除率/另一複合膜組分之移除率(第一組分：另一組分))可大於1：1。第一製程之第一組分：另一組分選擇性可大於10：1。第一製程之第一組分：另一組分選擇性可大於100：1。第一複合膜組分可為強化組分。
第一製程可以至少部分各向同性的方式移除材料。第一移除製程可為完全各向同性的。
第一製程可自複合膜之至少一部分移除第一複合膜組分。第一製程可自複合膜之至少一部分移除第一組分，其中複合膜未由基板重疊。第一製程
可移除由切割道區重疊之複合膜的至少一部分。第一製程可移除由切割道區重疊之複合膜之第一組分。第一製程可移除由切割道區重疊之複合材料中之所有複合材料的第一組分。第一製程可自複合膜之至少一部分移除實質上所有第一複合材料組分。
第一製程可對基板具有選擇性(例如第一複合膜組分之移除率/基板之移除率(第一組分：基板)大於1：1)。第一製程第一組分：基板選擇性可大於10：1。第一製程第一組分：基板選擇性可大於100：1。
第一製程可對支撐膜具有選擇性(例如第一複合膜組分之移除率/支撐膜之移除率(第一組分：支撐膜)大於1：1)。第一製程第一組分：支撐膜選擇性可大於10：1。第一製程第一組分：支撐膜選擇性可大於100：1。
第一製程可為氣相製程。第一製程可為不含有電漿之製程。第一製程可包括含氟處理氣體。含氟處理氣體可為氟化氫蒸氣(hydrogen fluoride vapor；VHF)。第一製程中之至少一種反應物可擴散穿過複合材料之組分(例如VHF可輕易擴散穿過一些類型之聚合物層)。第一製程能夠移除未暴露之第一複合材料(例如第一複合材料嵌入複合材料內-例如用於移除具有聚合物基質之SiO2強化複合材料內之SiO2的含有VHF之製程)。較佳的是第一複合材料蝕刻製程未損傷裝置。第一製程可為真空製程。第一製程之壓力可高於基板蝕刻製程中之壓力。
在第一製程之後，可將第二製程應用於複合膜。第二製程可為蝕刻製程。第二製程可為電漿蝕刻製程。第二製程可移除複合膜之第二組分。第二製程可選擇性移除複合膜之第二組分。第二製程可移除複合膜之第二組分之至少一部分。第二製程可為真空製程。第二製程可處於低於第一製程之壓力下。
第二製程可採用不同於第一製程之製程化學。第二製程可含有至少一種不同於第一製程的處理氣體。第二製程可含有超過一種不同於第一製程
之處理氣體。第二製程與第一製程可能沒有共同的處理氣體。第二製程可利用含氧反應物(例如O2、O3、CO2、CO、SO2等)。第二製程可利用含氮反應物(例如N2、N2O、CxHyOH等)。第二製程可利用含氫反應物(例如H2、NH3、H2O等)。
在含有工件(2800)之具體實例中，第二製程之製程選擇性(例如第二複合膜組分之移除率/另一複合膜組分之移除率(第二組分：另一組分))可大於1：1。第二製程之第二組分：另一組分選擇性可大於10：1。第二製程之第二組分：另一組分選擇性可大於100：1。第二複合膜組分可為基質組分。
第二製程可以至少部分各向異性的方式移除材料。第二製程可為完全各向異性的。第二製程可為至少部分地各向異性的。第二製程在垂直於支撐膜之平面方向上移除第二組分的速度可比平行於帶平面之方向更快。第二製程可為各向同性的。
第二製程可自複合膜之至少一部分移除第二複合膜組分。第二製程可自複合膜之至少一部分移除第二組分，其中複合膜未由基板重疊。第二製程可移除由切割道區重疊之複合膜的至少一部分。第二製程可移除由切割道區重疊之複合膜之第二組分。第二製程可移除由切割道區重疊之複合材料中之所有複合材料的第二組分。第二製程可自複合膜之至少一部分移除實質上所有第二複合材料組分。
第二製程可對基板具有選擇性(例如第二複合膜組分之移除率/基板之移除率(第二組分：基板)大於1：1)。第二製程第二組分：基板選擇性可大於10：1。第二製程第二組分：基板選擇性可大於100：1。
第二製程對支撐膜可不具有選擇性(例如第二複合膜組分之移除率/支撐膜之移除率(第二組分：支撐膜)小於或等於1：1)。第二製程不完全蝕刻穿過支撐膜。第二製程可蝕刻進入支撐膜。第二製程可蝕刻進入由至少一個切割道區重疊之區中的支撐膜。第二製程可蝕刻進入由所有切割道區重疊之所有區
中的支撐膜。第二製程可蝕刻進入支撐膜少於10微米深。第二製程可蝕刻進入由切割道區重疊之區中少於大約10微米深。在第二製程並非為完全各向同性的情況下，第二製程可移除由基板重疊之至少一個區中之第二組分的至少一部分。
圖12 B展示本發明之另一具體實例。較佳的是第一及第二製程不損傷裝置。圖12 B說明本發明之一具體實例，其中複合材料蝕刻製程中之至少一者可造成對裝置之損傷。在此具體實例中，可在複合膜處理步驟之前將阻擋膜塗覆於裝置。可在基板蝕刻製程之前塗覆阻擋膜。可在將基板組裝到工件中之前塗覆阻擋膜。可在基板移除製程之後塗覆阻擋膜。阻擋膜保護裝置免於被複合膜移除製程之至少一個步驟劣化。阻擋膜可藉由真空塗佈製程塗覆。阻擋膜可為含矽的。阻擋膜可為SiN。阻擋膜可為富含矽之SiN膜。阻擋膜可為矽(例如非晶形Si等)。阻擋膜可為含碳的。阻擋膜可含有有機材料。阻擋膜可含有聚醯亞胺。阻擋膜可含有聚對二甲苯。可在複合膜移除製程之後移除阻擋膜。在已進行基板蝕刻製程之後，第一製程蝕刻複合膜之第一組分。在已進行第一製程之後，第二製程蝕刻複合膜之第二組分。在已進行第二製程之後，可將工件傳送到下游以供進一步處理。
圖13 A展示本發明之另一具體實例。在此具體實例中，移除至少一個切割道區中之基板，從而暴露複合層。在已進行基板蝕刻製程之後，第一製程蝕刻複合膜之第一組分。在已進行第一製程之後，第二製程蝕刻複合膜之第二組分。在已進行第二製程之後，可將工件傳送到下游以供進一步處理。
圖13 B展示本發明之又一具體實例。在此具體實例中，自至少一個切割道區移除基板材料。在已進行基板蝕刻製程之後，第一製程蝕刻複合膜之第一組分。在已進行第一製程之後，第二製程蝕刻複合膜之第二組分。在第二製程之後，若未充分處理複合層，則可重複第一製程及第二製程。可將第一製程及第二製程重複至少一次。循環製程可含有一個製程步驟(例如一步驟循環，其在
至少一個後續反覆之間經由步驟變形或改變)。循環製程可含有至少兩個處理步驟。循環製程可執行至少一個製程步驟，隨後重複處理步驟中之至少一者。圖13 B展示循環製程之實例。在循環製程中，可將至少一個製程步驟重複超過一次。若重複循環製程中之製程步驟，則處理條件可與先前反覆(或循環)相同。至少一個製程步驟之處理條件可在兩個重複的製程循環之間變化。重複的處理條件可在超過兩個重複之製程循環之間變化。重複的處理條件可在每個重複之製程循環之間變化。至少一個製程步驟之重複的處理條件可在每個循環中變化。圖14 A-C說明本發明製程之一部分的工件條件。圖14 A展示工件，其中已移除切割道區中之基板材料。已在切割道區中暴露複合層(3205)。圖14 A中之複合膜由第一組分(3220)及第二組分(3210)組成。圖14 B展示在已進行第一製程以移除複合膜(3205)之第一組分(3220)之後的工件。已自複合膜重疊切割道區之區域中之複合膜(3205)移除第一組分。第一組分(3220)之移除可在複合材料(3210)中留下空隙(3230)。圖14 C展示在已進行第二製程以移除複合膜(3205)之第二組分(3210)之後的工件。已移除複合膜重疊切割道區之區域中之第二組分。在圖14 C中，晶粒已經單粒化。
圖15展示本發明之另一具體實例。在此具體實例中，進行基板移除製程以自切割道區移除基板材料。在已移除基板材料之後，可添加阻擋層以保護裝置免受來自後續製程之損傷。值得注意的是，在基板移除製程之前塗覆阻擋膜。在已暴露複合層之後，進行第一製程以蝕刻第一複合膜組分。進行第二製程以蝕刻第二複合膜組分。可移除裝置上之阻擋層。可將工件傳送到下游以供額外處理。
圖16 A-F展示用於圖15中所示之製程流程之工件的一部分。圖16 A展示在已移除切割道區中之基板材料之後的工件。已在切割道區中暴露複合膜。圖16 B展示已塗覆以保護裝置之阻擋膜。阻擋膜可塗佈在基板移除製程期間
暴露之基板表面。阻擋膜可塗佈複合膜之暴露表面。因為阻擋膜設計成抵擋複合膜移除製程，所以應自待移除區域中之複合膜移除阻擋膜。可自切割道區移除阻擋膜。圖16 C展示工件之一部分，其中已自切割道區之一部分移除阻擋膜，從而暴露複合膜。圖16 D展示在已進行第一製程以移除複合膜(3420)之第一組分(3220)之後的工件。第一組分(3220)之移除可在複合膜中留下空隙(3230)。圖16 E展示工件之一部分，其中已利用第二製程移除複合膜之第二組分。已暴露支撐膜(300)。圖16 F展示其中已移除阻擋膜之工件之一部分。晶粒(500)此時已經單粒化且可向下傳送到物料流以供進一步處理。
在所有具體實例中，可在同一處理腔室中進行基板蝕刻製程及第一製程。可在同一處理腔室中進行第一製程及第二製程。可在同一腔室中進行基板蝕刻製程及第二製程。基板蝕刻製程、第一製程及第二製程可皆在同一腔室中進行。
在基板蝕刻製程及第一製程皆為真空製程之情況下，兩種製程可在不將工件暴露於氛圍下來進行(例如在真空下之基板蝕刻製程，繼之以在真空下之第一製程，基板蝕刻與第一製程之間的任何操作(例如晶圓傳輸等)亦在真空中)。
在基板蝕刻製程及第二製程皆為真空製程之情況下，兩種製程可在不將工件暴露於氛圍下來進行(例如在真空下之基板蝕刻製程，繼之以在真空下之第一製程，在基板蝕刻與第一製程之間的任何操作(例如晶圓傳輸等)亦在真空中)。
在第一製程及第二製程皆為真空製程之情況下，兩種製程可在不將工件暴露於氛圍下來進行(例如在真空下之第一蝕刻製程，繼之以在真空下之第二製程，在基板蝕刻與第一製程之間的任何操作(例如晶圓傳輸等)亦在真空中)。
在基板蝕刻、第一製程及第二製程皆為真空製程之情況下，製程可皆在不將工件暴露於氛圍下來進行(例如在真空下之基板蝕刻、第一蝕刻製程及第二製程，該等製程之間的任何操作(例如晶圓傳輸等)亦在真空中)。
藉助於實例，圖16說明適用於含有晶粒附接膜(DAF)之工件的本發明-參見圖16。DAF膜(3205)在含環氧樹脂之聚合物基質(3210)中含有大約50%之SiO2填料(3220)。SiO2顆粒(3220)之直徑為大約1微米。使用深反應性離子蝕刻(DRIE)蝕刻製程之電漿蝕刻製程用於自切割道區移除基板材料(圖中未示)。電漿蝕刻製程係在Plasma-Therm,LLC提供之市售MDS-100電漿蝕刻系統上實施且每個循環使用三個步驟，如下表中所示：
對於以上實例而言，在電漿蝕刻移除切割道區中之基板材料之後，使工件暴露於含有VHF之第一製程以自複合DAF材料(3205)移除SiO2填料。VHF材料藉由擴散穿過DAF之聚合物基質容易移除暴露切割道區中之SiO2顆粒。VHF製程在聚合物基質及基板之最小損失下移除SiO2顆粒。用於蝕刻SiO2犧牲膜之VHF處理係此項技術中已知的。VHF製程參數之實例示於下表中：
對於以上實例而言，在VHF自複合DAF材料移除SiO2填料之後，應用單步驟電漿蝕刻製程以便完全移除聚合物基質。此單步驟電漿蝕刻製程之實例描述於下表中：
可損傷裝置之複合膜製程之實例係使用具有含有SiO2層之裝置的蒸氣氟化氫(VHF)製程。VHF分子將容易地蝕刻SiO2膜且可劣化裝置效能。即使在SiO2裝置層由有機層(例如抗蝕劑、水溶性聚合物等)覆蓋的情況下，有機層仍可能對VHF可透過且因此不保護SiO2層免於VHF蝕刻。VHF分子可擴散穿過許多有機(例如聚合物的)膜。在此情況下，阻擋層可提供裝置保護免於VHF蝕刻劑之損傷。
本發明包括所附申請專利範圍中所含內容，以及前述說明書之內容。儘管已經以本發明之一定程度特殊性情況下的較佳形式描述本發明，但應理解僅藉由舉例進行較佳形式的本發明並且可以在不脫離本發明之精神及範疇的情況下訴諸於構造細節及部分之組合及佈置的許多變化。
100:基板/基板材料
110:裝置結構/裝置
120:切割道區域/不受保護區域/切割道區
200:保護材料/保護膜
300:支撐膜
310:框架/切割框架
320:工件(基板/帶/框架組合件)/工件/組合件
Claims (20)
- 一種用於在複合膜上切割基板之方法，該方法包含：提供工件，其具有支撐膜、框架及基板，該基板具有頂面及底面，該基板之該頂面具有至少一個晶粒區及至少一個切割道區；提供插在該基板與該支撐膜之間的該複合膜；在蝕刻該複合膜之前塗覆阻擋膜於該至少一個晶粒區；使用基板蝕刻製程蝕刻來自該至少一個切割道區之基板材料以暴露該複合膜之一部分；使用第一蝕刻製程蝕刻該複合膜之第一組分；及使用第二蝕刻製程蝕刻該複合膜之該暴露部分之第二組分。
- 如請求項1所述之方法，其中該複合膜含有基於基質之材料。
- 如請求項1所述之方法，其中該第一組分為強化組分。
- 如請求項1所述之方法，其中該第二組分為基質組分。
- 如請求項1所述之方法，其中該第一蝕刻製程為至少部分地各向同性的。
- 如請求項1所述之方法，其中該第一蝕刻製程為各向同性的。
- 如請求項1所述之方法，其中該第一蝕刻製程具有不同於該第二蝕刻製程的製程化學。
- 如請求項1所述之方法，其中該第二蝕刻製程為至少部分地各向異性的。
- 如請求項1所述之方法，其中該第二蝕刻製程為各向異性的。
- 如請求項1所述之方法，其中該基板材料之該蝕刻在真空腔室中且該複合膜之該蝕刻在真空腔室中。
- 一種用於在晶粒附接膜上切割基板之方法，該方法包含： 提供工件，其具有支撐膜、框架及基板，該基板具有頂面及底面，該基板之該頂面具有至少一個晶粒區及至少一個切割道區；提供插在該基板與該支撐膜之間的該晶粒附接膜；在蝕刻該晶粒附接膜之前塗覆阻擋膜於該至少一個晶粒區；使用基板蝕刻製程蝕刻來自該至少一個切割道區之基板材料以暴露該晶粒附接膜之一部分；使用第一蝕刻製程蝕刻該晶粒附接膜之第一組分；及使用第二蝕刻製程電漿蝕刻該晶粒附接膜之該暴露部分之第二組分。
- 如請求項11所述之方法，其中該第一蝕刻製程為至少部分地各向同性的。
- 如請求項11所述之方法，其中該第一蝕刻製程為各向同性的。
- 如請求項11所述之方法，其中該第一蝕刻製程具有不同於該第二蝕刻製程的製程化學。
- 如請求項11所述之方法，其中該第二蝕刻製程為至少部分地各向異性的。
- 如請求項11所述之方法，其中該第二蝕刻製程為各向異性的。
- 一種用於在晶粒附接膜上切割基板之方法，該方法包含：提供工件，其具有支撐膜、框架及基板，該基板具有頂面及底面，該基板之該頂面具有至少一個晶粒區及至少一個切割道區；提供插在該基板與該支撐膜之間的該晶粒附接膜；在蝕刻該晶粒附接膜之前塗覆阻擋膜於該至少一個晶粒區；使用基板蝕刻製程蝕刻來自該至少一個切割道區之基板材料以暴露該晶粒附接膜之一部分；使用第一蝕刻製程各向同性地蝕刻該晶粒附接膜之第一組分；及 使用第二蝕刻製程各向異性地電漿蝕刻該晶粒附接膜之該暴露部分之第二組分。
- 如請求項17所述之方法，其進一步包含在蝕刻來自該至少一個切割道區之基板材料的步驟期間移除該晶粒附接膜之一部分。
- 如請求項17所述之方法，其中該第一蝕刻製程使用相比該第二蝕刻製程至少一種不同的處理氣體。
- 如請求項17所述之方法，其中該第一蝕刻製程使用相比該第二蝕刻製程不同的處理氣體。
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US201862680145P | 2018-06-04 | 2018-06-04 | |
| US62/680,145 | 2018-06-04 | ||
| US201862721380P | 2018-08-22 | 2018-08-22 | |
| US62/721,380 | 2018-08-22 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW202006807A TW202006807A (zh) | 2020-02-01 |
| TWI741262B true TWI741262B (zh) | 2021-10-01 |
Family
ID=68695233
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW108107261A TWI741262B (zh) | 2018-06-04 | 2019-03-05 | 切割晶粒附接膜的方法 |
| TW108107263A TWI776026B (zh) | 2018-06-04 | 2019-03-05 | 切割晶粒附接膜的方法 |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW108107263A TWI776026B (zh) | 2018-06-04 | 2019-03-05 | 切割晶粒附接膜的方法 |
Country Status (7)
| Country | Link |
|---|---|
| US (2) | US10943825B2 (zh) |
| EP (2) | EP3803963B1 (zh) |
| JP (2) | JP7324781B2 (zh) |
| KR (2) | KR102632893B1 (zh) |
| CN (2) | CN112424927B (zh) |
| TW (2) | TWI741262B (zh) |
| WO (2) | WO2019236176A1 (zh) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7493159B2 (ja) * | 2020-03-10 | 2024-05-31 | パナソニックＩｐマネジメント株式会社 | エッチング方法および素子チップの製造方法 |
| JP2022054537A (ja) | 2020-09-28 | 2022-04-07 | 株式会社ディスコ | ウエーハの加工方法 |
| US11972980B2 (en) * | 2020-11-25 | 2024-04-30 | Semiconductor Components Industries, Llc | Singulation systems and related methods |
| FR3122523B1 (fr) * | 2021-04-30 | 2023-06-09 | Commissariat Energie Atomique | Procede de structuration de surface hybride par gravure plasma |
| TWI820938B (zh) * | 2022-09-29 | 2023-11-01 | 強茂股份有限公司 | 晶粒吸取輔助裝置 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW201426838A (zh) * | 2012-12-13 | 2014-07-01 | Disco Corp | 晶圓之加工方法 |
| TW201528423A (zh) * | 2013-12-10 | 2015-07-16 | Applied Materials Inc | 用於切割晶圓的方法與載具 |
| US20150270121A1 (en) * | 2011-03-14 | 2015-09-24 | Plasma-Therm Llc | Method and Apparatus for Plasma Dicing a Semi-conductor Wafer |
Family Cites Families (31)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4171240A (en) | 1978-04-26 | 1979-10-16 | Western Electric Company, Inc. | Method of removing a cured epoxy from a metal surface |
| US5908510A (en) * | 1996-10-16 | 1999-06-01 | International Business Machines Corporation | Residue removal by supercritical fluids |
| US6642127B2 (en) | 2001-10-19 | 2003-11-04 | Applied Materials, Inc. | Method for dicing a semiconductor wafer |
| JP3991872B2 (ja) * | 2003-01-23 | 2007-10-17 | 松下電器産業株式会社 | 半導体装置の製造方法 |
| JP4025223B2 (ja) * | 2003-03-17 | 2007-12-19 | 住友ベークライト株式会社 | ダイボンディング用フィルム状接着剤並びにそれを用いた半導体装置の製造方法及び半導体装置 |
| KR100593814B1 (ko) * | 2005-12-06 | 2006-06-28 | 에이스 인더스트리 주식회사 | 반도체 다이본딩용 점착테이프 |
| US7780865B2 (en) * | 2006-03-31 | 2010-08-24 | Applied Materials, Inc. | Method to improve the step coverage and pattern loading for dielectric films |
| TW200816880A (en) * | 2006-05-30 | 2008-04-01 | Matsushita Electric Ind Co Ltd | Atmospheric pressure plasma generating method, plasma processing method and component mounting method using same, and device using these methods |
| TW200935506A (en) | 2007-11-16 | 2009-08-16 | Panasonic Corp | Plasma dicing apparatus and semiconductor chip manufacturing method |
| WO2010105585A1 (de) * | 2009-03-17 | 2010-09-23 | Roth & Rau Ag | Substratbearbeitungsanlage und substratbearbeitungsverfahren |
| US9343365B2 (en) * | 2011-03-14 | 2016-05-17 | Plasma-Therm Llc | Method and apparatus for plasma dicing a semi-conductor wafer |
| US8598016B2 (en) * | 2011-06-15 | 2013-12-03 | Applied Materials, Inc. | In-situ deposited mask layer for device singulation by laser scribing and plasma etch |
| US8557682B2 (en) | 2011-06-15 | 2013-10-15 | Applied Materials, Inc. | Multi-layer mask for substrate dicing by laser and plasma etch |
| JP5776397B2 (ja) * | 2011-07-19 | 2015-09-09 | 東京エレクトロン株式会社 | 洗浄方法、処理装置及び記憶媒体 |
| US8664089B1 (en) * | 2012-08-20 | 2014-03-04 | Semiconductor Components Industries, Llc | Semiconductor die singulation method |
| US9368404B2 (en) * | 2012-09-28 | 2016-06-14 | Plasma-Therm Llc | Method for dicing a substrate with back metal |
| JP6201513B2 (ja) | 2013-08-19 | 2017-09-27 | 東洋紡株式会社 | 積層体の製造方法及びそれを用いたデバイス構造体の製造方法 |
| JP6210847B2 (ja) | 2013-11-11 | 2017-10-11 | 株式会社ディスコ | 切削装置及び切削方法 |
| US20150255349A1 (en) * | 2014-03-07 | 2015-09-10 | JAMES Matthew HOLDEN | Approaches for cleaning a wafer during hybrid laser scribing and plasma etching wafer dicing processes |
| JP2017515316A (ja) * | 2014-03-07 | 2017-06-08 | プラズマ − サーム、エルエルシー | 半導体ウエハをプラズマ・ダイシングするための方法及び装置 |
| US8975163B1 (en) * | 2014-04-10 | 2015-03-10 | Applied Materials, Inc. | Laser-dominated laser scribing and plasma etch hybrid wafer dicing |
| US9112050B1 (en) | 2014-05-13 | 2015-08-18 | Applied Materials, Inc. | Dicing tape thermal management by wafer frame support ring cooling during plasma dicing |
| US9472458B2 (en) * | 2014-06-04 | 2016-10-18 | Semiconductor Components Industries, Llc | Method of reducing residual contamination in singulated semiconductor die |
| US9142459B1 (en) * | 2014-06-30 | 2015-09-22 | Applied Materials, Inc. | Wafer dicing using hybrid laser scribing and plasma etch approach with mask application by vacuum lamination |
| US11195756B2 (en) * | 2014-09-19 | 2021-12-07 | Applied Materials, Inc. | Proximity contact cover ring for plasma dicing |
| JP6791086B2 (ja) * | 2016-10-11 | 2020-11-25 | 信越化学工業株式会社 | ウエハ積層体、その製造方法、及びウエハ積層用接着剤組成物 |
| JP6883405B2 (ja) * | 2016-11-01 | 2021-06-09 | 日東電工株式会社 | ダイシングダイボンディングテープおよび半導体装置の製造方法 |
| JP6512454B2 (ja) * | 2016-12-06 | 2019-05-15 | パナソニックＩｐマネジメント株式会社 | 素子チップの製造方法 |
| JP6903375B2 (ja) * | 2017-04-19 | 2021-07-14 | 株式会社ディスコ | デバイスチップの製造方法 |
| JP6800129B2 (ja) * | 2017-11-07 | 2020-12-16 | 古河電気工業株式会社 | フィルム状接着剤、フィルム状接着剤を用いた半導体パッケージの製造方法 |
| JP6994646B2 (ja) * | 2018-01-17 | 2022-01-14 | パナソニックＩｐマネジメント株式会社 | 素子チップの製造方法 |
-
2019
- 2019-03-05 TW TW108107261A patent/TWI741262B/zh active
- 2019-03-05 TW TW108107263A patent/TWI776026B/zh active
- 2019-03-19 US US16/358,017 patent/US10943825B2/en active Active
- 2019-03-19 US US16/358,163 patent/US20190371667A1/en not_active Abandoned
- 2019-03-27 KR KR1020207037722A patent/KR102632893B1/ko active IP Right Grant
- 2019-03-27 WO PCT/US2019/024380 patent/WO2019236176A1/en unknown
- 2019-03-27 CN CN201980036877.7A patent/CN112424927B/zh active Active
- 2019-03-27 WO PCT/US2019/024375 patent/WO2019236175A1/en unknown
- 2019-03-27 EP EP19722715.0A patent/EP3803963B1/en active Active
- 2019-03-27 JP JP2020567572A patent/JP7324781B2/ja active Active
- 2019-03-27 JP JP2020567554A patent/JP6931135B1/ja active Active
- 2019-03-27 CN CN201980036984.XA patent/CN112534567B/zh active Active
- 2019-03-27 EP EP19722716.8A patent/EP3803964B1/en active Active
- 2019-03-27 KR KR1020207036704A patent/KR102299394B1/ko active IP Right Grant
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20150270121A1 (en) * | 2011-03-14 | 2015-09-24 | Plasma-Therm Llc | Method and Apparatus for Plasma Dicing a Semi-conductor Wafer |
| TW201426838A (zh) * | 2012-12-13 | 2014-07-01 | Disco Corp | 晶圓之加工方法 |
| TW201528423A (zh) * | 2013-12-10 | 2015-07-16 | Applied Materials Inc | 用於切割晶圓的方法與載具 |
Also Published As
| Publication number | Publication date |
|---|---|
| TWI776026B (zh) | 2022-09-01 |
| US20190371667A1 (en) | 2019-12-05 |
| CN112534567A (zh) | 2021-03-19 |
| WO2019236176A1 (en) | 2019-12-12 |
| EP3803963A1 (en) | 2021-04-14 |
| KR102632893B1 (ko) | 2024-02-01 |
| TW202006807A (zh) | 2020-02-01 |
| CN112534567B (zh) | 2024-01-26 |
| JP6931135B1 (ja) | 2021-09-01 |
| EP3803964A1 (en) | 2021-04-14 |
| TW202004883A (zh) | 2020-01-16 |
| US10943825B2 (en) | 2021-03-09 |
| JP7324781B2 (ja) | 2023-08-10 |
| KR20210018849A (ko) | 2021-02-18 |
| KR20210018329A (ko) | 2021-02-17 |
| EP3803964B1 (en) | 2024-03-20 |
| EP3803963B1 (en) | 2022-08-10 |
| JP2021527318A (ja) | 2021-10-11 |
| CN112424927A (zh) | 2021-02-26 |
| WO2019236175A1 (en) | 2019-12-12 |
| JP2021524675A (ja) | 2021-09-13 |
| US20200083084A1 (en) | 2020-03-12 |
| CN112424927B (zh) | 2022-03-18 |
| KR102299394B1 (ko) | 2021-09-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI741262B (zh) | 切割晶粒附接膜的方法 | |
| US11651999B2 (en) | Method and apparatus for plasma dicing a semi-conductor wafer | |
| EP2686877B1 (en) | Method for plasma dicing a semi-conductor wafer | |
| US8946058B2 (en) | Method and apparatus for plasma dicing a semi-conductor wafer | |
| US20230253252A1 (en) | Method and apparatus for plasma dicing a semi-conductor wafer | |
| JP2020150167A (ja) | 素子チップの製造方法 | |
| USRE46339E1 (en) | Method and apparatus for plasma dicing a semi-conductor wafer |