[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

TWI691455B - 包含接觸層的互補式金屬氧化半導體-微電子機械系統（ｃｍｏｓ-ｍｅｍｓ）積體裝置和製造方法 - Google Patents

包含接觸層的互補式金屬氧化半導體-微電子機械系統（ｃｍｏｓ-ｍｅｍｓ）積體裝置和製造方法 Download PDF

Info

Publication number
TWI691455B
TWI691455B TW105117340A TW105117340A TWI691455B TW I691455 B TWI691455 B TW I691455B TW 105117340 A TW105117340 A TW 105117340A TW 105117340 A TW105117340 A TW 105117340A TW I691455 B TWI691455 B TW I691455B
Authority
TW
Taiwan
Prior art keywords
layer
mems
item
patent application
application scope
Prior art date
Application number
TW105117340A
Other languages
English (en)
Other versions
TW201702177A (zh
Inventor
李大成
裘沃 信
中 信二世
披特 史麥斯
Original Assignee
美商伊凡聖斯股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商伊凡聖斯股份有限公司 filed Critical 美商伊凡聖斯股份有限公司
Publication of TW201702177A publication Critical patent/TW201702177A/zh
Application granted granted Critical
Publication of TWI691455B publication Critical patent/TWI691455B/zh

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261—Processes for packaging MEMS devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261—Processes for packaging MEMS devices
    • B81C1/00301—Connecting electric signal lines from the MEMS device with external electrical signal lines, e.g. through vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0101—Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
    • B81C2201/0128—Processes for removing material
    • B81C2201/013—Etching
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/03—Bonding two components
    • B81C2203/033—Thermal bonding
    • B81C2203/036—Fusion bonding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Micromachines (AREA)

Abstract

本發明涉及一種包括接觸層的CMOS-MEMS集成裝置及製造方法，其是一種用於形成MEMS裝置的方法。該MEMS裝置包括MEMS襯底及底座襯底。該MEMS襯底包括操作層、裝置層及介於之間的絕緣層。本方法包括下列循序步驟：在該裝置層上提供隔絕體；蝕刻貫孔穿過該裝置層及該絕緣層；在該貫孔內提供接觸層，其中，該接觸層在該裝置層與該操作層之間提供電連接；在該隔絕體上提供黏合層；以及將該黏合層黏合至該底座襯底上的接墊。

Description

包含接觸層的互補式金屬氧化半導體-微電子機械系統(CMOS-MEMS)積體裝置和製造方法
本發明關於微機電系統(microelectromechanical systems,MEMS)裝置，並且更具體地說，是關於包括有接觸層的互補式金屬氧化物半導體(CMOS)-MEMS集成裝置。
CMOS-MEMS後段製程期間，作為化學機械研磨(CMP)之後包覆接觸至MEMS表面的需要在MEMS接地表面上進行光微影和圖型化的產品，目前是利用多晶貫孔來達成。
CMOS-MEMS後段製程涵蓋CMOS與MEMS晶圓黏合之後的所有剩餘步驟。對於具有最小CMOS-MEMS後段製程(包含MEMS研磨、CMOS研磨、MEMS側敷金屬及卷帶式自動接合(tab)分切)的CMOS-MEMS集成裝置，包覆接觸部或接觸層(接至MEMS襯底的電接觸)是通過在之後打線的MEMS襯底接地表面上濺鍍諸如鋁/銅(Al/Cu)的傳導金屬來達成。
對於CMOS-MEMS後段製程需要在MEMS 或CMOS接地表面上進行光微影及圖型化的CMOS-MEMS集成裝置，從接地MEMS表面建立包覆接觸部具有挑戰性，因為在不平坦形貌上圖型化已沉積包覆接觸部會有所困難。另外，包覆接觸部的材料選擇也因後段製程中的熱預算限制條件而有所限制(如Al/Cu)。已開發並且驗證用以為此類產品提供包覆接觸部的多晶貫孔製程。多晶貫孔是在黏合至CMOS晶圓之前，先於MEMS晶圓的裝置層中形成。多晶貫孔步驟是在為了於MEMS晶圓中形成裝置層而進行晶圓薄化之後插置。多晶貫孔步驟之後是蝕刻隔絕體圖型、Ge圖型及致動器。然而，此多晶貫孔製程需要進行高溫退火(~1100℃)來達到驅入和應力鬆弛，其可能會影響熔融黏合氧化物的特性。因此，需要一種用以克服以上所鑒別問題的系統及方法。本發明解決此一需求。
本發明所揭示的是一種用於形成MEMS裝置的方法。該MEMS裝置包括MEMS襯底及底座襯底。該MEMS襯底包括操作層、裝置層及介於之間的絕緣層。本方法包括下列循序步驟：在該裝置層上提供隔絕體；蝕刻貫孔穿過該裝置層及該絕緣層；在該貫孔內提供接觸層，其中該接觸層在該裝置層與該操作層之間提供電連接；在該隔絕體上提供黏合層；以及將該黏合層黏合至該底座襯底上的接墊。
50、52、54、56、58、60‧‧‧步驟
100‧‧‧MEMS襯底
101‧‧‧操作層
102‧‧‧絕緣層
103‧‧‧裝置層
104‧‧‧隔絕體
105‧‧‧貫孔
106‧‧‧接觸層
107‧‧‧黏合層
108‧‧‧致動器層
109‧‧‧凹穴
110‧‧‧接墊
120‧‧‧底座襯底
200‧‧‧CMOS-MEMS裝置
第1圖為根據一具體實施例的用於提供接 觸層的程式流程的流程圖。
第2A圖至第2F圖為繪示第1圖的程式流程的示意圖。
本發明關於微機電系統(MEMS)裝置，並且更具體地說，是關於包括有接觸層的互補式金屬氧化物半導體(CMOS)-MEMS集成裝置。
介紹以下說明使所屬技術領域中具有通常知識者能夠製作並使用本發明，並且在專利申請及其要件的背景下提供以下說明。所屬技術領域中具有通常知識者將輕易明白較佳具體實施例的各種修改、以及本文所述的通用原理及特徵。因此，本發明並非意圖限制在所示的具體實施例，而是要符合與本文中所述原理及特徵一致的最廣範疇。
在所述具體實施例中，微機電系統(MEMS)是指一種使用似半導體製程製作並呈現如移動或變形能力的類機械特性的結構或裝置類別。MEMS通常(但非一直)與電信號交互作用。MEMS裝置包括但不限於陀螺儀、加速儀、地磁儀、壓力感測器、以及射頻元件。含有MEMS結構的矽晶圓稱為MEMS晶圓。
在所述具體實施例中，MEMS裝置可指稱為實施成微機電系統的半導體裝置。MEMS結構可指稱為可為更大MEMS裝置一部分的任何特徵。工程矽絕緣體(engineered silicon-on-insulator,ESOI)晶圓可指稱為矽裝置 層或襯底下方具有凹穴的SOI晶圓。操作晶圓典型是指當作載體使用的較厚襯底，用於矽絕緣體晶圓中的較薄矽裝置襯底。操作襯底及操作晶圓可互換。
在所述具體實施例中，凹穴可指稱為襯底晶圓中的開口或凹口，而包體可指稱為完全包圍的空間。黏合室可為進行晶圓黏合製程的一件黏合設備中的包體。黏合室中的氣氛決定黏合晶圓中密封的氣氛。
另外，根據本發明的系統及方法所描述的RF MEMS裝置、感測器、及致動器類別，包括但不限於開關、諧振器及可調的電容器，其氣密封並黏合至可使用電容感測與靜電、磁性、或壓電致動的積體電路。
根據本發明的系統及方法，通過在集成裝置的裝置層中所形成的貫孔內沉積接觸層，而在CMOS-MEMS集成裝置中提供接觸層。通過使用本系統及方法，在生產CMOS-MEMS集成裝置時可當作接觸層使用的材料有更多種，而且製程溫度主要是由接觸層的沉積溫度來決定。為了更詳細描述本發明的特徵，現請搭配附圖閱讀以下論述。
第1圖為根據一具體實施例的用於提供接觸層的程式流程的流程圖。第2A圖至第2F圖為繪示第1圖的程式流程的示意圖。請同時參閱第1圖及第2A圖至第2E圖，首先，經由步驟50，在MEMS襯底100的裝置層103上提供隔絕體104。第2A圖展示MEMS襯底100，該MEMS襯底包括操作層101、裝置層103及介於其之間 的絕緣層102。在本具體實施例中，凹穴109位於MEMS襯底內介於裝置層103與操作層101之間的位置。在一具體實施例中，絕緣層102為氧化物層。在一具體實施例中，隔絕體104是在裝置層103上進行圖型化。其次，在根據一具體實施例的程式中，經由步驟52，蝕刻貫孔105穿過裝置層103及絕緣層102。第2B圖繪示蝕刻貫孔105穿過裝置層103及氧化物層102。在一替代具體實施例中，此貫孔蝕刻亦可蝕刻裝置層103、氧化物層102、以及穿過操作層101的一部分所構成的堆疊。
其次，經由步驟54，在貫孔105內提供接觸層106，其中，接觸層106在裝置層103與操作層101之間提供電連接。在一具體實施例中，接觸層106是通過圖型化並且蝕刻裝置層103來提供。第2C圖繪示接觸層106進行沉積及圖型化。接觸層106可排齊貫孔105、可填充貫孔105或部分填充貫孔105，端視製程限制條件而定。接觸層106的例示性材料包括但不限於多晶矽、鋁/銅、鎢、鈦、氮化鈦、鋁或鍺中的任一者。在一具體實施例中，貫孔105外形可調整(例如：垂直或斜型)成最符合各種沉積方法，包括但不限於化學氣相沉積(CVD)、原子層沉積(ALD)以及物理氣相沉積(PVD)。另外，接觸層106的圖型化可通過異向性或等向性蝕刻來進行。
其次，經由步驟56，在隔絕體104上提供黏合層107。在一具體實施例中，黏合層107是通過沉積並且圖型化隔絕體104來提供。第2D圖展示黏合層107 進行沉積及圖型化。黏合層的例示性材料包括但不限於銅、鎢、鋁或鍺中的任一者。
在接觸層106與黏合層107相同的一具體實施例中，第2C圖及第2D圖中展示可實質上同時進行的兩個步驟。在此具體實施例中，只需要進行單一沉積與圖型化。
之後，經由步驟58，在裝置層103中提供致動器層108。在一具體實施例中，通過蝕刻步驟來提供致動器層108。第2E圖繪示致動器層108進行蝕刻。在一些具體實施例中，可能需要鬆弛步驟(亦即，將介於裝置層103與操作層101之間的氧化物層蝕刻掉，以使得裝置層中的結構能移動)以提供致動器層108。最後，經由步驟60，將黏合層107黏合至底座襯底120上的接墊110以形成CMOS-MEMS裝置200。第2F圖繪示將底座襯底120黏合至MEMS襯底100。在一具體實施例中，底座襯底120包括在其上的鈍化層111。在一具體實施例中，底座襯底120包含CMOS襯底。在一具體實施例中，黏合可以是以下任一者：如2005年3月18日提出申請的美國專利申請案第11/084,296號(案號IVS-105/3404P)中所述介於Al與Ge之間的共晶黏合，該專利申請案現已公告成為美國專利第7,442,570號，名稱為「Method of Fabrication of AI/Ge Bonding in a Wafer Packaging Environment and a Product Produced Therefrom」並且已讓渡給本專利申請案的申請人，該專利合併于本文中作為參考，另外也可以是其它黏合技術，包 括但不限於熔融黏合、熱壓縮黏合、玻璃料、焊料及黏著劑接合。
雖然已根據所示具體實施例描述本發明，所屬技術領域中具有通常知識者仍將輕易辨識具體實施例可有變例，並且那些變例會落在本發明的精神及範疇內。所屬技術領域中具有通常知識者可在不脫離本發明的精神及範疇的情況下完成許多修改。
50、52、54、56、58、60‧‧‧步驟

Claims (10)

  1. 一種用於形成MEMS裝置的方法，其中，該MEMS裝置包括MEMS襯底及底座襯底；其中，該MEMS襯底包括操作層、裝置層及介於之間的絕緣層，該方法包含：在該裝置層上提供隔絕體；蝕刻僅穿過該裝置層及該絕緣層的貫孔；藉由在該貫孔內沉積並圖型化第一導電材料覆蓋該裝置層及該絕緣層以在該貫孔內構成襯墊，以在該貫孔內提供接觸層，其中，該接觸層在該裝置層與該操作層之間提供電連接，以及其中，該第一導電材料沉積在該貫孔內覆蓋該裝置層及該絕緣層，並且該第一導電材料與該操作層形成電性連接；在該隔絕體上提供黏合層；以及將該黏合層黏合至該底座襯底上的接墊。
  2. 如申請專利範圍第1項所述的方法，更包含在該黏合之前，先於該裝置層中提供致動器。
  3. 如申請專利範圍第1項所述的方法，其中，該黏合更包含提供共晶黏合。
  4. 如申請專利範圍第1項所述的方法，更包含圖型化該裝置層以提供該隔絕體。
  5. 如申請專利範圍第1項所述的方法，其中，該第一傳導材料填充該貫孔。
  6. 如申請專利範圍第1項所述的方法，更包含在該隔絕體上沉積並且圖型化第二傳導材料。
  7. 如申請專利範圍第8項所述的方法，其中，該第一傳導材料及該第二傳導材料為相同材料，並且其中，提供該黏合層及提供該接觸層係實質上同時進行。
  8. 如申請專利範圍第1項所述的方法，其中，該接觸層包含多晶矽、鋁/銅、鎢、鈦、氮化鈦、鋁或鍺中的任一者。
  9. 如申請專利範圍第1項所述的方法，其中，該黏合層包含銅、鎢、鋁或鍺中的任一者。
  10. 如申請專利範圍第1項所述的方法，其中，該第一導電材料與該操作層直接電性連接。
TW105117340A 2015-06-12 2016-06-02 包含接觸層的互補式金屬氧化半導體-微電子機械系統（ｃｍｏｓ-ｍｅｍｓ）積體裝置和製造方法 TWI691455B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/738,645 2015-06-12
US14/738,645 US9718680B2 (en) 2015-06-12 2015-06-12 CMOS-MEMS integrated device including a contact layer and methods of manufacture

Publications (2)

Publication Number Publication Date
TW201702177A TW201702177A (zh) 2017-01-16
TWI691455B true TWI691455B (zh) 2020-04-21

Family

ID=57516394

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105117340A TWI691455B (zh) 2015-06-12 2016-06-02 包含接觸層的互補式金屬氧化半導體-微電子機械系統（ｃｍｏｓ-ｍｅｍｓ）積體裝置和製造方法

Country Status (3)

Country Link
US (1) US9718680B2 (zh)
CN (1) CN106241729A (zh)
TW (1) TWI691455B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10473920B2 (en) 2016-08-24 2019-11-12 Stmicroelectronics S.R.L. Hermetically sealed MEMS mirror and method of manufacture
US10384930B2 (en) * 2017-04-26 2019-08-20 Invensense, Inc. Systems and methods for providing getters in microelectromechanical systems
US11462478B2 (en) * 2019-05-30 2022-10-04 Taiwan Semiconductor Manufacturing Company Ltd. Layer for buffer semiconductor device including microelectromechnical system (MEMS) device
CN112563128B (zh) * 2020-12-10 2023-12-12 苏州工业园区纳米产业技术研究院有限公司 一种提高芯片Al电极打线成功率的工艺方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8564076B1 (en) * 2013-01-30 2013-10-22 Invensense, Inc. Internal electrical contact for enclosed MEMS devices
US20130316529A1 (en) * 2012-05-25 2013-11-28 Dariusz Golda Method of forming a micro device transfer head with silicon electrode

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101378469B1 (ko) * 2008-05-07 2014-03-28 삼성전자주식회사 콘택 구조물의 형성 방법 및 이를 이용한 반도체 장치의제조 방법
US8878312B2 (en) * 2011-03-01 2014-11-04 Taiwan Semiconductor Manufacturing Company, Ltd. Electrical bypass structure for MEMS device
US20130001710A1 (en) * 2011-06-29 2013-01-03 Invensense, Inc. Process for a sealed mems device with a portion exposed to the environment
US9617150B2 (en) * 2013-10-09 2017-04-11 Taiwan Semiconductor Manufacturing Co., Ltd. Micro-electro mechanical system (MEMS) device having a blocking layer formed between closed chamber and a dielectric layer of a CMOS substrate

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130316529A1 (en) * 2012-05-25 2013-11-28 Dariusz Golda Method of forming a micro device transfer head with silicon electrode
US8564076B1 (en) * 2013-01-30 2013-10-22 Invensense, Inc. Internal electrical contact for enclosed MEMS devices

Also Published As

Publication number Publication date
US20160362296A1 (en) 2016-12-15
TW201702177A (zh) 2017-01-16
US9718680B2 (en) 2017-08-01
CN106241729A (zh) 2016-12-21

Similar Documents

Publication Publication Date Title
US10155659B2 (en) Vacuum sealed MEMS and CMOS package
US8822252B2 (en) Internal electrical contact for enclosed MEMS devices
EP3006396B1 (en) Cmos-mems integrated device including multiple cavities at different controlled pressures and methods of manufacture
US9346666B2 (en) Composite wafer semiconductor
US10486964B2 (en) Method for forming a micro-electro mechanical system (MEMS) including bonding a MEMS substrate to a CMOS substrate via a blocking layer
CN102408090B (zh) 具有增强锚的微结构
US9452920B2 (en) Microelectromechanical system device with internal direct electric coupling
KR101939503B1 (ko) 집적된 cmos 및 mems 센서 제조 방법 및 구조
TWI543280B (zh) 微機電系統元件的形成方法
TWI570942B (zh) 壓力感測器以及其製造方法
KR20190036490A (ko) 웨이퍼 레벨 패키징을 위한 집적 방식
US9487391B2 (en) Micro-electro mechanical system (MEMS) device having a blocking layer formed between closed chamber and a dielectric layer of a CMOS substrate
TWI691455B (zh) 包含接觸層的互補式金屬氧化半導體-微電子機械系統（ｃｍｏｓ-ｍｅｍｓ）積體裝置和製造方法
KR20170045715A (ko) Ｍｅｍｓ 챔버 압력 제어를 위한 히터 설계
TWI621242B (zh) 具有紅外線吸收結構層的氮化鋁（ａｉｎ）裝置
TWI511276B (zh) 具有雙向垂直致動的積體結構