[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR101378469B1 - 콘택 구조물의 형성 방법 및 이를 이용한 반도체 장치의제조 방법 - Google Patents

콘택 구조물의 형성 방법 및 이를 이용한 반도체 장치의제조 방법 Download PDF

Info

Publication number
KR101378469B1
KR101378469B1 KR1020080042251A KR20080042251A KR101378469B1 KR 101378469 B1 KR101378469 B1 KR 101378469B1 KR 1020080042251 A KR1020080042251 A KR 1020080042251A KR 20080042251 A KR20080042251 A KR 20080042251A KR 101378469 B1 KR101378469 B1 KR 101378469B1
Authority
KR
South Korea
Prior art keywords
film
oxygen
metal
silicon
contact region
Prior art date
Application number
KR1020080042251A
Other languages
English (en)
Other versions
KR20090116360A (ko
Inventor
강대혁
김영후
홍창기
이근택
이재동
엄대홍
한정남
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020080042251A priority Critical patent/KR101378469B1/ko
Priority to JP2009111808A priority patent/JP2009272630A/ja
Priority to CNA2009101371296A priority patent/CN101577226A/zh
Priority to US12/437,390 priority patent/US8110499B2/en
Publication of KR20090116360A publication Critical patent/KR20090116360A/ko
Application granted granted Critical
Publication of KR101378469B1 publication Critical patent/KR101378469B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/24—Alloying of impurity materials, e.g. doping materials, electrode materials, with a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/10—Phase change RAM [PCRAM, PRAM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Semiconductor Memories (AREA)

Abstract

개선된 열적 안정성 및 전기적 특성을 갖는 콘택 구조물의 형성 방법에 있어서, 콘택 영역을 갖는 대상체 상에 절연층을 형성한 후, 절연층을 식각하여 콘택 영역을 노출시키는 개구를 형성한다. 노출된 콘택 영역 상에 실리콘 및 산소를 포함하는 물질막을 형성한 다음, 실리콘 및 산소를 포함하는 물질막 상에 금속막을 형성한다. 실리콘 및 산소를 포함하는 물질막과 금속막을 반응시켜 적어도 콘택 영역 상에 금속 산화물 실리사이드막을 형성한 후, 금속 산화물 실리사이드막 상에 개구를 채우는 도전막을 형성한다. 콘택 영역과 콘택 사이에 금속, 실리콘 및 산소가 삼성 분계를 이루는 금속 산화물 실리사이드막을 균일하게 형성할 수 있으므로, 금속 산화물 실리사이드막의 응집 현상을 효과적으로 방지하여 우수한 열적 및 전기적 안정성을 확보할 수 있고, 콘택의 계면 저항을 감소시킬 수 있다.

Description

콘택 구조물의 형성 방법 및 이를 이용한 반도체 장치의 제조 방법{Method of forming a contact structure and method of manufacturing a semiconductor device using the same}
본 발명은 콘택 구조물의 형성 방법 및 이를 이용한 반도체 장치의 제조 방법에 관한 것이다. 보다 상세하게는, 본 발명은 우수한 특성을 갖는 금속 산화물 실리사이드막을 포함하는 콘택 구조물을 형성하는 방법과 이러한 콘택 구조물을 적용한 반도체 장치의 제조 방법에 관한 것이다
통상적으로 휘발성 반도체 장치 또는 비휘발성 반도체 장치에 있어서, 기판의 콘택 영역 상에 형성되는 콘택 또는 플러그의 접촉 저항을 감소시키기 위하여 상기 기판의 콘택 영역과 상기 콘택 또는 플러그 사이에 금속 실리사이드막(metal silicide layer)을 형성한다. 즉, 상기 기판의 콘택 영역에 포함된 실리콘과 금속막에 포함된 금속을 반응시키는 실리사이데이션(silicidation) 공정을 적용하여 상기 콘택 영역과 상기 콘택 사이에 금속 실리사이드막을 형성함으로써, 상기 콘택과 상기 콘택 영역 사이의 접촉 저항 또는 계면 저항을 감소시키고 있다.
일반적으로 콘택 영역 상에 금속 실리사이드막을 효과적으로 형성하기 위해 서는, 상기 콘택 영역 표면에 자연 산화막(native oxide film)이나 기타 절연 물질을 제거하기 위하여 세정 공정을 진행한 다음, 세정된 콘택 영역 상에 금속막을 형성하고 실리사이데이션 공정을 진행하는 것으로 알려져 있다.
도 1은 종래의 반도체 장치의 제조 과정에서 콘택을 형성하는 공정의 문제점을 설명하기 위한 단면도이다.
도 1에 도시한 바와 같이, 종래의 콘택 형성 방법에 따르면, 콘택 영역(도시되지 않음)을 갖는 실리콘 기판(1) 상에 절연층(3)을 형성한 후, 절연층(3)을 식각하여 기판(1)의 콘택 영역을 노출시키는 콘택 홀(5)을 형성한다.
콘택 홀(5)을 통해 노출되는 상기 콘택 영역 상에 형성된 자연 산화막(도시되지 않음)을 완전히 제거한다. 여기서, 상기 자연 산화막은 통상적으로 불화수소(HF)를 포함하는 용액을 사용하는 세정 공정을 통해 상기 콘택 영역으로부터 제거된다.
상기 자연 산화막이 제거된 콘택 영역, 콘택 홀(5)의 측벽 및 절연층(3) 상에 티타늄(Ti)을 포함하는 금속막(7)을 형성한 다음, 금속막(7)이 형성된 실리콘 기판(1)을 열처리하여 상기 콘택 영역 상에 금속 실리사이드막(9)을 형성한다. 여기서, 금속막(7)이 티타늄으로 구성되는 경우, 금속 실리사이드막(9)은 티타늄 실리사이드(TiSiX)로 이루어진다.
그러나, 상술한 종래의 반도체 장치의 콘택 형성 방법에 있어서, 콘택 영역 상에 형성된 자연 산화막을 완전히 제거한 후에 실리사이데이션 공정을 수행하기 때문에 실리사이데이션 공정의 공정 온도, 공정 시간 등의 영향으로 인하여 금속 실리사이드막(9)이 상기 콘택 영역의 표면상에 고르게 성장하지 못하고 매우 불규칙하게 형성되거나 응집(agglomeration)되는 문제점이 발생된다. 또한, 금속 실리사이드막(9)이 상기 콘택 영역 상에 요구되는 두께로 두껍게 형성되기 어려울 뿐만 아니라, 상기 콘택 영역과 금속 실리사이드막(9) 사이에 보이드(void)가 발생되기 쉬운 단점이 있다. 구체적으로는, 도 1의 "I" 부분으로 도시한 바와 같이, 상기 실리사이데이션 공정 동안 금속 및 실리콘의 이동으로 인하여 실리콘 기판(1)과 금속 실리사이드막(9) 사이에 보이드가 생성되기 쉬우며, 금속 실리사이드막(9)이 상기 콘택 영역 상에 균일한 두께로 형성되기 어렵다. 또한, 금속 실리사이드막(9)에 조성이 명확하지 않은 불균일막(11)이 생성되는 현상도 야기된다. 이러한 불규칙한 성장 및 응집이 일어난 금속 실리사이드막(9) 상에 콘택이 형성되는 경우에는 상기 콘택 영역과 상기 콘택 사이의 계면 저항을 원하는 수준으로 제어하기 어려우며, 결국 이러한 콘택을 포함하는 반도체 장치의 전기적인 특성을 저하시키게 된다.
전술한 문제점을 고려하여, 국내공개특허 제2005-0002995호에는 자연 산화막을 제거하지 않고 코발트막과 자연 산화막의 이중층 구조를 채용하여 기판과 폴리실리콘 플러그 사이에 코발트 실리사이드막을 형성하는 반도체 소자의 제조 방법이 개시되어 있다. 그러나, 상기 국내공개특허에 개시된 반도체 소자의 제조 방법에 있어서도, 매우 얇은 두께로 기판 상에 불균일하게 존재하는 자연 산화막과 금속막을 반응시켜 금속 실리사이드막을 형성하기 때문에, 이러한 금속 실리사이드막이 원하는 수준의 두꺼운 두께로 균일하게 형성되기 어려우며, 금속 실리사이드막의 밀도 및 전기적 특성을 균일하게 유지하기도 용이하지 않은 문제점이 발생한다. 이에 따라, 상기 금속 실리사이드막을 포함하는 콘택과 기판의 콘택 영역 사이의 계면 저항을 적절하게 제어하기 어렵게 된다.
전술한 종래의 콘택의 문제점들을 해결하기 위하여, 본 발명의 일 목적은 개선된 열적 안정성 및 전기적 특성을 갖는 균일한 금속 산화물 실리사이드막을 포함하는 콘택 구조물의 형성 방법을 제공하는 것이다.
본 발명의 다른 목적은 전술한 콘택 구조물을 구비하여 향상된 전기적 및 열적 특성을 확보할 수 있는 반도체 장치의 제조 방법을 제공하는 것이다.
상술한 본 발명의 일 목적을 달성하기 위하여, 본 발명의 실시예들에 따른 콘택 구조물의 형성 방법에 있어서, 콘택 영역을 갖는 대상체 상에 절연층을 형성한 후, 상기 절연층을 식각하여 상기 콘택 영역을 노출시키는 개구를 형성한다. 상기 노출된 콘택 영역 상에 실리콘 및 산소를 포함하는 물질막을 형성한 다음, 상기 실리콘 및 산소를 포함하는 물질막 상에 금속막을 형성한다. 상기 실리콘 및 산소를 포함하는 물질막과 상기 금속막을 반응시켜 적어도 상기 콘택 영역 상에 금속 산화물 실리사이드막을 형성한 후, 상기 금속 산화물 실리사이드막 상에 상기 개구를 채우는 도전막을 형성하여 콘택 구조물을 형성한다. 여기서, 상기 실리콘 및 산소를 포함하는 물질막은 화학적 산화 공정, 열 산화 공정, 화학 기상 증착 공정, 고밀도-플라즈마 화학 기상 증착 공정, 잔사 처리 공정 또는 원자층 적층 공정을 이용하여 형성될 수 있다. 또한, 상기 금속 산화물 실리사이드막은 상기 개구의 측벽 상에도 형성될 수 있다. 예를 들면, 상기 실리콘 및 산소를 포함하는 물질막은 오존을 포함하는 용액, 오존 및 불화수소를 포함하는 용액, 또는 과산화수소를 포함하는 용액을 사용하여 형성될 수 있다. 또한, 상기 실리콘 및 산소를 포함하는 물질막은 실리콘 산화물, 실리콘 산질화물 또는 실리콘-게르마늄 산화물로 이루어질 수 있다. 한편, 상기 금속막은 티타늄, 니켈, 코발트, 백금, 크롬, 이리듐, 텅스텐, 탄탈륨, 하프늄, 루테늄 및/또는 지르코늄으로 이루어질 수 있다. 상기 금속 산화물 실리사이드막은 MOXSiY(여기서, M은 금속을 나타낸다)의 조성을 가지는 산소, 실리콘 및 금속의 삼성 분계로 구성될 수 있다. 상기 금속막 상에는 확산 방지막이 추가적으로 형성될 수 있다.
전술한 본 발명의 다른 목적을 달성하기 위하여, 본 발명의 실시예들에 따른 반도체 장치의 제조 방법에 있어서, 기판 상에 게이트 절연막 및 게이트 전극을 포함하는 게이트 구조물들을 형성한 후, 상기 게이트 구조물들에 인접하는 상기 기판에 콘택 영역을 형성한다. 상기 콘택 영역 상에 실리콘 및 산소를 포함하는 물질막을 형성하고, 상기 실리콘 및 산소를 포함하는 물질막과 상기 게이트 전극 상에 금속막을 형성한 다음, 상기 실리콘 및 산소를 포함하는 물질막과 상기 게이트 전극을 상기 금속막과 반응시켜 상기 콘택 영역 상에 금속 산화물 실리사이드막을 형성하는 동시에 상기 게이트 전극 상에 금속 실리사이드막을 형성한다. 상기 기판 상에 상기 게이트 구조물들을 덮으면서 상기 금속 산화물 실리사이드막을 노출시키는 개구를 갖는 층간 절연막을 형성한 후, 상기 금속 산화물 실리사이드막 상에 상기 개구를 채우는 도전막을 형성한다. 여기서, 상기 금속 산화물 실리사이드막은 MOXSiY의 조성을 가질 수 있으며, 상기 금속 실리사이드막은 MSiZ의 조성을 가질 수 있다.
또한, 상술한 본 발명의 다른 목적을 달성하기 위하여, 본 발명의 다른 실시예들에 따른 반도체 장치의 제조 방법에 있어서, 기판 상에 게이트 절연막 및 게이트 전극을 포함하는 게이트 구조물들을 형성하고, 상기 게이트 구조물들에 인접하는 상기 기판에 콘택 영역을 형성한 후, 상기 기판 상에 상기 게이트 구조물들을 덮는 층간 절연막을 형성한다. 상기 층간 절연막을 식각하여 상기 콘택 영역을 노출시키는 개구를 형성한 다음, 상기 노출된 콘택 영역 상에 실리콘 및 산소를 포함하는 물질막을 형성한다. 상기 실리콘 및 산소를 포함하는 물질막, 상기 개구의 측벽 및 상기 층간 절연막 상에 금속막을 형성한 후, 상기 실리콘 및 산소를 포함하는 물질막과 상기 금속막을 반응시켜 적어도 상기 콘택 영역 상에 금속 산화물 실리사이드막을 형성한다. 이후에, 상기 금속 산화물 실리사이드막 상에 상기 개구를 채우는 도전막을 형성한다.
본 발명에 따르면, 대상체 또는 기판의 콘택 영역 상에 실리콘 및 산소를 포함하는 물질막을 형성한 후, 이러한 실리콘 및 산소를 포함하는 물질막 상에 금속막을 형성하고 실리사이데이션 공정을 수행하기 때문에, 콘택 영역과 콘택 사이에 금속, 실리콘 및 산소의 삼성 분계를 갖는 고용체를 이루는 금속 산화물 실리사이드막을 균일하게 형성할 수 있다. 여기서, 산소가 금속 산화물 실리사이드막에 균 일하게 고용되기 때문에 이러한 금속 산화물 실리사이드막의 응집 현상을 효과적으로 방지할 수 있으며, 상기 금속 산화물 실리사이드막이 우수한 열적 안정성을 가질 수 있다. 콘택 구조물이 이와 같은 금속 산화물 실리사이드막을 포함할 경우, 상기 콘택 구조물과 상기 기판의 콘택 영역 사이의 계면 저항 또는 접촉 저항을 적절하게 제어할 수 있다. 또한, 상술한 특성을 갖는 콘택 구조물을 휘발성 반도체 장치 또는 비휘발성 반도체 장치에 적용할 경우, 상기 반도체 장치의 전기적 및 열적 특성의 향상을 도모할 수 있다.
이하, 본 발명의 실시예들에 따른 콘택 구조물의 형성 방법 및 이를 이용한 반도체 장치의 제조 방법에 대하여 첨부된 도면을 참조하여 상세하게 설명하지만, 본 발명이 하기의 실시예들에 한정되는 것은 아니며, 해당 분야에서 통상의 지식을 가진 자라면 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 본 발명을 다양한 다른 형태로 구현할 수 있을 것이다. 즉, 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 실시예들을 설명하기 위한 목적으로 예시된 것으로, 본 발명의 실시예들은 다양한 형태로 실시될 수 있으며 본문에 설명된 실시예들에 한정되는 것으로 해석되어서는 아니 된다. 본문에 설명된 실시예들에 의해 한정되는 것이 아니므로 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
제1, 제2, 제3 등의 용어는 다양한 구성 요소들을 설명하는데 사용될 수 있지만, 이러한 구성 요소들은 상기 용어들에 의해 한정되는 것은 아니다. 상기 용어 들은 하나의 구성 요소를 다른 구성 요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위로부터 벗어나지 않고, 제1 구성 요소는 제2 구성 요소로 명명될 수 있고, 유사하게 제2 구성 요소도 제1 구성 요소로 명명될 수 있다. 어떤 구성 요소가 다른 구성 요소에 "연결되어" 있다거나 "접속되어" 또는 "접속되어" 있다고 언급된 때에는, 그 다른 구성 요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성 요소가 존재할 수도 있다고 이해될 것이다. 반면에, 어떤 구성 요소가 다른 구성 요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성 요소가 존재하지 않는 것으로 이해될 것이다. 구성 요소들 간의 관계를 설명하는 다른 표현들, 즉 "~사이에" 또는 "~에 인접하는" 등도 마찬가지로 해석될 것이다.
본 출원에서 사용한 용어는 단지 특정한 실시예들을 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다", "가지다" 또는 "구비하다" 등의 용어는 설시된 특징, 숫자, 단계, 동작, 구성 요소 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성 요소, 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해될 것이다. 다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가진다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들 은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
도 2a 내지 도 2e는 본 발명의 실시예들에 따른 콘택 구조물의 형성 방법을 설명하기 위한 단면도들이다.
도 2a를 참조하면, 대상체(100)의 소정 부분에 콘택 영역(103)을 형성한 후, 대상체(100) 상에 절연층(106)을 형성한다. 이 경우, 대상체(100) 상에는 트랜지스터들과 같은 스위칭 소자(도시되지 않음)들이 제공될 수 있다.
대상체(100)는 반도체 기판, SOI(silicon on insulator) 기판, GOI(germanium on insulator) 기판, 금속 산화물 단결정 기판 등을 포함할 수 있다. 또한, 대상체(100)는 그 상부에 반도체층이 형성된 유리 기판이나 세라믹 기판 등을 포함할 수도 있다. 본 발명의 실시예들에 있어서, 대상체(100)는 실리콘 기판, 실리콘-게르마늄 기판 등과 같은 실리콘을 함유하는 기판에 해당될 수 있다.
콘택 영역(103)은 이온 주입 공정을 통해 대상체(100)의 소정 부분에 불순물들을 주입하여 형성될 수 있다. 예를 들면, 콘택 영역(103)은 트랜지스터의 소스/드레인 영역에 해당될 수 있다.
절연층(106)은 산화물, 질화물 및/또는 산질화물을 사용하여 대상체(100) 상에 형성될 수 있다. 예를 들면, 절연층(106)은 실리콘 산화물, 실리콘 질화물 및/또는 실리콘 산질화물을 사용하여 형성될 수 있다. 본 발명의 실시예들에 있어서, 절연층(106)은 USG(undoped silicate glass), SOG(spin on glass), PSG(phosphor silicate glass), BSG(boron silicate glass), BPSG(boro-phosphor silicate glass), FOX(flowable oxide), TEOS(tetraethylorthosilicate), PE-TEOS(plasma enhanced-TEOS), HDP-CVD(high-density plasma-chemical vapor deposition) 산화물 등으로 이루어질 수 있다. 또한, 절연층(106) 스핀 코팅 공정, 화학 기상 증착(CVD) 공정, 플라즈마 강화 화학 기상 증착(PECVD) 공정, 고밀도 플라즈마-화학 기상 증착 공정(HDP-CVD) 등을 이용하여 형성될 수 있다. 본 발명의 다른 실시예들에 따르면, 절연층(106)은 산화막, 질화막 및/또는 산질화막을 포함하는 다층막 구조로 대상체(100) 상에 형성될 수도 있다.
다시 도 2a를 참조하면, 절연층(106)을 부분적으로 식각하여 절연층(106)에 대상체(100)의 콘택 영역(103)을 노출시키는 개구(109)를 형성한다. 예를 들면, 개구(109)는 포토레지스트 패턴(도시되지 않음) 또는 하드 마스크(도시되지 않음)를 식각 마스크로 이용하는 건식 식각(dry etch) 공정 또는 습식 식각(wet etch) 공정을 통해 형성될 수 있다. 본 발명의 실시예들에 있어서, 개구(109)는 상부 폭이 하부 보다 넓은 구조로 형성될 수 있다. 즉, 개구(109)의 측벽은 대상체(100)에 대해 소정의 기울기를 가질 수 있다.
개구(109)를 통해 노출되는 콘택 영역(103) 상에는 실리콘 및 산소를 주성분으로 함유하는 물질막(layer essentially consisting of silicon and oxygen)(112)이 형성된다. 실리콘 및 산소를 함유하는 물질막(112)은 화학적 산화(chemical oxidation) 공정, 열 산화(thermal oxidation) 공정, 화학 기상 증착 공정, 고밀도 플라즈마-화학 기상 증착 공정, 원자층 적층(ALD) 공정 등을 이용하여 형성될 수 있다. 예를 들면, 실리콘 및 산소를 함유하는 물질막(112)은 실리콘 산화물, 실리콘-게르마늄 산화물 또는 실리콘 산질화물을 사용하여 형성될 수 있다.
실리콘 및 산소를 함유하는 물질막(112)의 두께는 후속하여 형성되는 금속막(115)(도 2b 참조)의 두께 및 후속하여 진행되는 실리사이데이션(silicidation) 공정의 온도, 시간 등의 공정 조건 등에 따라 변화될 수 있다. 예를 들면, 실리콘 및 산소를 함유하는 물질막(112)은 콘택 영역(103)의 표면으로부터 약 1∼100Å 정도의 두께로 형성될 수 있다. 여기서, 실리콘 및 산소를 함유하는 물질막(112)의 최대 두께는 후술하는 실리사이데이션 공정 동안 금속막(115)과 완전히 반응하여 금속, 산소 및 실리콘이 삼성분계를 이루는 금속 산화물 실리사이드막(121)을 형성할 수 있는 정도까지 가능하다. 즉, 실리콘 및 산소를 함유하는 물질막(112) 내에 포함된 실리콘 원자들 및 산소 원자들이 금속막(115)에 포함된 금속과 삼성 분계를 이룰 수 있는 정도까지 실리콘 및 산소를 함유하는 물질막(112)의 두께를 확장할 수 있다.
본 발명의 실시예들에 따르면, 오존(ozone)을 포함하는 용액, 오존 및 불화수소(HF)를 포함하는 용액, 과산화수소(H2O2)를 포함하는 용액 등을 사용하는 화학적 산화 공정을 이용하여 콘택 영역(103) 상에 요구되는 두께의 실리콘 및 산소를 함유하는 물질막(112)을 균일하게 형성할 수 있다.
본 발명의 다른 실시예에 따르면, 상기 트랜지스터의 게이트 전극의 형성 후에 수행되는 잔사 처리 공정을 통해 콘택 영역(103) 상에 실리콘 및 산소를 함유하 는 물질막(112)이 형성될 수도 있다. 예를 들면, 산소(O2)를 포함하는 분위기 하에서 불소를 포함하는 가스를 이용하거나, SC1(standard cleaning 1) 용액을 이용하여 대상체(100)에 대해 잔사 처리 공정을 수행하는 동안 실리콘 및 산소를 함유하는 물질막(112)이 형성될 수 있다. 이 경우, 실리콘 및 산소를 함유하는 물질막(112)은 콘택 영역(103)의 상면으로부터 약 20Å 이하의 두께로 형성될 수 있다.
본 발명의 실시예들에 따라 오존을 포함하는 용액을 사용하여 실리콘 및 산소를 함유하는 물질막(12)을 형성하는 경우, 약 5∼200초 동안 약 10∼50ppm 정도의 오존 농도를 갖는 용액을 대상체(100) 상으로 제공하여 실리콘 및 산소를 함유하는 물질막(112)을 형성할 수 있다.
본 발명의 다른 실시예들에 따라 오존 및 불화수소를 포함하는 용액을 사용하여 실리콘 및 산소를 함유하는 물질막(112)을 형성하는 경우, 불화수소가 약 50：1∼1,000：1 정도로 희석된 용액 및 약 10∼50ppm 정도의 오존 농도를 갖는 용액을 대상체(100) 상으로 약 5∼600초 동안 제공하여 실리콘 및 산소를 함유하는 물질막(112)을 형성할 수 있다. 또한, 대상체(100) 상으로 과산화수소를 포함하는 용액을 약 10∼600초 정도 제공하여 실리콘 및 산소를 함유하는 물질막(112)을 형성할 수도 있다.
한편, 산소(O2)를 포함하는 분위기 하에서 약 10∼60초 동안 열 산화 공정을 수행하여 콘택 영역(103) 상에 실리콘 및 산소를 함유하는 물질막(112)을 형성할 수도 있다. 이 경우, 요구되는 특성을 갖는 실리콘 및 산소를 함유하는 물질막(112)을 형성하기 위한 분위기 내의 산소 함량은 약 50∼90% 정도가 될 수 있다. 또한, 실리콘 및 산소를 함유하는 물질막(112)은 산소 플라즈마를 이용하는 애싱(ashing) 공정을 이용하여 콘택 영역(103) 상에 형성될 수도 있다.
도 2b를 참조하면, 실리콘 및 산소를 함유하는 물질막(112), 개구(109)의 측벽 및 절연층(106) 상에 연속적으로 금속막(115)을 형성한다. 예를 들면, 금속막(115) 티타늄(Ti), 니켈(Ni), 코발트(Co), 백금(Pt), 크롬(Cr), 이리듐(Ir), 텅스텐(W), 탄탈륨(Ta), 하프늄(Hf), 루테늄(Ru), 지르코늄(Zr) 등을 사용하여 형성될 수 있다. 이들은 단독으로 또는 서로 혼합되어 사용될 수 있다. 또한, 금속막(115)은 원자층 적층 공정, 스퍼터링 공정, 화학 기상 증착 공정, 원자층 적층 공정, 펄스 레이저 증착(PLD) 공정, 진공 증착 공정, 도금 공정 등을 이용하여 산화막(112) 상에 형성될 수 있다.
금속막(115) 상에는 확산 방지막(118)이 형성된다. 확산 방지막(118)은 후속하는 공정 동안 금속 산화물 실리사이드막(metal oxide silicide layer)(121)(도 2c 참조)으로부터 금속 원소들이 확산되는 것을 방지하는 역할을 한다. 확산 방지막(118)은 금속 화합물을 원자층 적층 공정, 스퍼터링 공정, 화학 기상 증착 공정, 원자층 적층 공정, 펄스 레이저 증착 공정, 진공 증착 공정, 도금 공정 등으로 금속막(115) 상에 적층하여 형성될 수 있다. 예를 들면, 확산 방지막(118)은 티타늄 질화물(TiNX), 텅스텐 질화물(WNX), 니켈 질화물(NiNX), 탄탈륨 질화물(TaNX), 하프늄 질화물(HfNX) 등을 사용하여 형성될 수 있다. 이들은 단독으로 또는 서로 혼합되어 사용될 수 있다.
본 발명의 다른 실시예들에 따르면, 금속막(115)의 조성과 후술하는 실리사이데이션 공정의 조건 등에 따라 금속막(115) 상에 확산 방지막(118)이 형성되지 않을 수도 있다.
도 2c를 참조하면, 실리콘 및 산소를 함유하는 물질막(112)과 금속막(115)에 대해 실리사이데이션 공정을 수행함으로써, 실리콘 및 산소를 함유하는 물질막(112)과 금속막(115)을 금속 산화물 실리사이드막(121)으로 변화시킨다. 즉, 실리콘 및 산소를 함유하는 물질막(112)과 금속막(115)이 형성된 대상체(100)를 열처리하여 콘택 영역(103)과 확산 방지막(118) 사이에 금속 산화물 실리사이드막(121)을 형성한다. 이에 따라, 금속 산화물 실리사이드막(121)은 금속, 산소 및 실리콘이 삼성 분계를 이루는 MOXSiY의 조성을 가질 수 있다. 여기서, M은 금속을 의미하며, 예를 들면, 티타늄, 니켈, 코발트, 백금, 크롬, 이리듐, 텅스텐, 탄탈륨, 하프늄, 루테늄, 지르코늄 등이 이에 포함될 수 있다. 본 발명의 실시예들에 있어서, 금속 산화물 실리사이드막(121)은 급속 열처리 공정(RTP)을 이용하여 형성될 수 있다. 예를 들면, 금속 산화물 실리사이드막(121)을 형성하기 위한 급속 열처리 공정은 약 400∼600℃ 정도의 온도에서 약 10∼60초 동안 수행될 수 있다.
본 발명의 실시예들에 있어서, 절연층(106)이 실리콘 산화물을 포함하는 경우, 상술한 실리사이데이션 공정 동안 금속막(115)이 절연층(106)과 실리콘 및 산소를 포함하는 물질막(112) 모두와 반응할 수 있다. 이에 따라, 금속 산화물 실리사이드막(121)은 콘택 영역(103)외에도 절연층(106)과 확산 방지막(118) 사이에도 형성될 수 있다. 즉, 실리콘 및 산소를 포함하는 물질막(112)과 금속막(115)이 전체적으로 금속 산화물 실리사이드막(121)으로 변화될 수 있다.
본 발명의 다른 실시예들에 따라 절연층(106)이 실리콘 및 산소를 포함하지 않은 경우에는 금속 산화물 실리사이드막(121)이 콘택 영역(103) 상에만 형성될 수 있다. 구체적으로는, 금속막(115)이 실리콘 및 산소를 포함하는 물질막(112)만과 반응함으로써, 금속막(115) 중에서 콘택 영역(103) 상부에 위치하는 부분만이 실리콘 및 산소를 포함하는 물질막(112)과의 반응을 통해 금속 산화물 실리사이드막(121)을 형성할 수 있다.
도 2d를 참조하면, 개구(109)를 채우면서 확산 방지막(118) 상에 도전막(124)을 형성한다. 도전막(124)은 폴리실리콘, 금속 및/또는 금속 화합물을 사용하여 형성될 수 있다. 예를 들면, 도전막(124)은 불순물들이 도핑된 폴리실리콘, 텅스텐, 티타늄, 탄탈륨, 알루미늄(Al), 구리(Cu), 텅스텐 질화물, 티타늄 질화물, 알루미늄 질화물 등을 사용하여 형성될 수 있다. 또한, 도전막(124)은 원자층 적층 공정, 스퍼터링 공정, 화학 기상 증착 공정, 펄스 레이저 증착 공정, 도금 공정, 진공 증착 공정 등을 이용하여 확산 방지막(118) 상에 형성될 수 있다.
본 발명의 실시예들에 따라 금속 산화물 실리사이드막(121) 상에 확산 방지막(118)이 제공되는 경우에는 도전막(124)을 형성하는 공정이나 후속하는 공정 동안 금속 산화물 실리사이드막(121)으로부터 금속 원소들이 확산되는 현상을 효과적으로 방지할 수 있다.
도 2e를 참조하면, 절연층(106)이 노출될 때까지 도전막(124), 확산 방지 막(118) 및 금속 산화물 실리사이드막(121)을 부분적으로 제거하여 콘택 영역(103) 상에 개구(109)를 매립하는 콘택 구조물(140)을 완성한다. 콘택 구조물(140)은 콘택 영역(103) 상에 순차적으로 형성된 금속 산화물 실리사이드막 패턴(122), 확산 방지막 패턴(119) 및 도전막 패턴(125)을 구비한다. 예를 들면, 콘택 구조물(140)은 화학 기계적 연마(CMP) 공정 및/또는 에치백(etch-back) 공정을 이용하여 형성될 수 있다.
도 3은 종래의 콘택 영역 상에 형성되는 티타늄 실리사이드막의 조성을 EDS(energy dispersive spectroscopy)를 이용하여 분석한 그래프이며, 도 4는 본 발명의 실시예들에 따른 콘택 구조물의 티타늄 산화물 실리사이드막의 조성을 EDS를 이용하여 분석한 그래프이다.
도 3을 참조하면, 종래의 티타늄 실리사이드막에는 산소 원자가 거의 포함되지 않으며, 이에 따라 종래의 티타늄 실리사이드막은 산소, 실리콘 및 티타늄이 삼성 분계를 이루기 어려운 조성을 가짐을 알 수 있다. 그러나, 도 4에 도시한 바와 같이, 본 발명의 실시예들에 따른 티타늄 산화물 실리사이드막은 산소와 티타늄이 유사한 비율로 존재하기 때문에 산소, 실리콘 및 티타늄이 삼성 분계를 이루는 TiOXSiY의 조성을 가짐을 확인할 수 있다. 따라서, 본 발명의 실시예들에 따른 금속 산화물 실리사이드막은 종래의 금속 실리사이드막에 비하여 우수한 밀도와 열적 안정성을 가지면서 향상된 전기적 특성을 확보할 수 있다.
또한, 종래의 경우와 같이 실리콘 기판 상에 존재하는 자연 산화막을 제거하 고 실리사이데이션 공정을 진행할 경우에는, 금속 실리사이드막이 기판 상에서 응집되는 문제점이 발생한다. 이에 비하여, 실리콘 기판 상에 실리콘 및 산소를 포함하는 물질막을 형성한 후, 실리사이데이션 공정을 수행하는 경우에는 기판 상에서 금속 산화물 실리사이드막이 응집되는 현상이 거의 관찰되지 않는다. 한편, 종래와 같이 실리콘-게르마늄 기판 상에 존재하는 자연 산화막을 제거하고 실리사이데이션 공정을 진행할 경우에도, 금속 실리사이드막이 실리콘-게르마늄 기판 상에서 상당히 응집된다. 그러나, 실리콘-게르마늄 기판 상에 실리콘 및 산소를 포함하는 물질막을 형성한 다음, 실리사이데이션 공정을 수행하는 경우에는 실리콘-게르마늄 기판 상에서 금속 산화물 실리사이드막이 응집되는 현상이 현저하게 감소하게 된다.
전술한 바와 같이, 본 발명의 실시예들에 따르면, 대상체의 콘택 영역 상에 실리콘 및 산소를 포함하는 물질막을 형성한 후, 이러한 실리콘 및 산소를 포함하는 물질막 상에 금속막을 형성하고 실리사이데이션 공정을 수행하기 때문에, 상기 콘택 영역과 콘택이나 플러그 사이에 금속, 실리콘 및 산소가 삼성 분계를 이루는 금속 산화물 실리사이드막을 두꺼우면서도 균일하게 형성할 수 있다. 여기서, 산소가 금속 산화물 실리사이드막에 균일하게 고용될 수 있기 때문에 금속 산화물 실리사이드막이 응집되는 현상을 효과적으로 방지할 수 있으며, 상기 금속 산화물 실리사이드막이 우수한 열적 및 전기적 안정성을 가질 수 있다. 콘택 구조물이 이와 같은 금속 산화물 실리사이드막을 포함할 경우, 상기 콘택 구조물과 콘택 영역 사이의 계면 저항을 요구되는 수준으로 적절하게 제어할 수 있다.
이하, 본 발명의 다양한 실험예들 및 비교예들에 따른 콘택 구조물들의 제조 방법과 특성에 대해 설명한다.
실험예 1
실리콘 기판에 콘택 영역을 형성한 후, 상기 기판 상에 절연막을 형성하였다. 상기 절연막에 콘택 영역을 노출시키는 개구를 형성한 다음, 상기 콘택 영역 상으로 약 15ppm 정도의 농도를 갖는 오존 용액 및 약 1,000：1 정도로 희석된 불화수소 용액을 약 90초 동안 제공하여 실리콘 산화막을 형성하였다.
상기 실리콘 산화막 상에 티타늄막을 형성하고, 실리사이데이션 공정을 수행하여 상기 실리콘 산화막 및 상기 티타늄막을 반응시킴으로써, 상기 기판 상에 티타늄 산화물 실리사이드막을 형성하였다.
실험예 2
실리콘 기판에 콘택 영역을 형성한 다음, 상기 기판 상에 절연막을 형성하였다. 상기 절연막에 콘택 영역을 노출시키는 개구를 형성한 후, 상기 콘택 영역 상으로 약 25ppm 정도의 농도를 갖는 오존 용액을 약 150초 동안 제공하여 실리콘 산화막을 형성하였다.
상기 실리콘 산화막 상에 티타늄막을 형성하고, 실리사이데이션 공정을 수행하여 상기 실리콘 산화막 및 상기 티타늄막을 티타늄 산화물 실리사이드막으로 변화시켰다.
실험예 3
기판의 콘택 영역 상으로 약 35ppm 정도의 오존 농도를 갖는 오존 용액을 약 80초 동안 제공하여 상기 콘택 영역 상에 실리콘 산화막을 형성한 점 이외에는 실험예 1의 경우와 실질적으로 동일한 공정들을 통해 상기 기판 상에 티타늄 산화물 실리사이드막을 형성하였다.
실험예 4
기판의 콘택 영역 상으로 약 30ppm의 농도를 갖는 오존 용액 및 약 200：1 정도로 희석된 불화수소 용액을 약 120초 정도 제공하여 상기 콘택 영역 상에 실리콘 산화막을 형성한 점 이외에는 실험예 1의 경우와 실질적으로 동일한 공정들을 거쳐 상기 콘택 영역 상에 티타늄 산화물 실리사이드막을 형성하였다.
실험예 5
기판의 콘택 영역 상으로 약 45ppm의 농도를 갖는 오존 용액을 약 150초 정도 제공하여 상기 콘택 영역 상에 실리콘 산화막을 형성한 점 이외에는 실험예 1의 경우와 실질적으로 동일한 공정들을 거쳐 상기 기판 상에 티타늄 산화물 실리사이드막을 형성하였다.
실험예 6
기판의 콘택 영역 상으로 약 10ppm의 농도를 갖는 오존 용액 및 약 500：1 정도로 희석된 약 300초 정도 제공하여 상기 콘택 영역 상에 실리콘 산화막을 형성한 점 이외에는 실험예 1의 경우와 실질적으로 동일한 공정들을 통해 상기 콘택 영역 상에 티타늄 산화물 실리사이드막을 형성하였다.
비교예 1
콘택 영역을 갖는 기판 상에 절연막을 형성한 다음, 절연막에 상기 콘택 영역을 노출시키는 개구를 형성하였다. 상기 개구를 통해 노출되는 콘택 영역 상의 자연 산화막을 약 200：1 정도로 희석된 불화수소 용액을 약 40초 동안 제공하여 제거하였다. 이후, 실험예 1의 경우와 실질적으로 동일한 공정들을 적용하여 상기 콘택 영역 상에 티타늄 실리사이드막을 형성하였다.
비교예 2
약 300：1 정도로 희석된 불화수소 용액을 약 60초 동안 제공하여 콘택 영역 상의 자연 산화막을 제거한 점 이외에는 실험예 1의 경우와 실질적으로 동일한 공정들을 거쳐 상기 기판 상에 티타늄 실리사이드막을 형성하였다.
비교예 3
약 1,000：1 정도로 희석된 불화수소 용액을 약 150초 동안 제공하여 콘택 영역 상의 자연 산화막을 제거한 점 이외에는 실험예 1의 경우와 실질적으로 동일한 공정들을 통해 상기 콘택 영역 상에 티타늄 실리사이드막을 형성하였다.
비교예 4
약 800：1 정도로 희석된 불화수소 용액을 약 120초 동안 제공하여 콘택 영역 상의 자연 산화막을 제거한 점 이외에는 실험예 1의 경우와 실질적으로 동일한 공정들을 이용하여 상기 기판 상에 티타늄 실리사이드막을 형성하였다.
비교예 5
약 500：1 정도로 희석된 불화수소 용액을 약 60초 동안 제공하여 콘택 영역 상의 자연 산화막을 제거한 점 이외에는 실험예 1의 경우와 실질적으로 동일한 공정들을 통해 상기 콘택 영역 상에 티타늄 실리사이드막을 형성하였다.
비교예 6
약 600：1 정도로 희석된 불화수소 용액을 약 80초 동안 제공하여 콘택 영역 상의 자연 산화막을 제거한 점 이외에는 실험예 1의 경우와 실질적으로 동일한 공정들을 통해 상기 콘택 영역 상에 티타늄 실리사이드막을 형성하였다.
전술한 실험예 1 내지 실험예 6에 따라 다양한 공정으로 콘택 영역 상에 실리콘 산화막을 형성한 다음, 실리사이데이션 공정을 수행하는 경우에는 상기 콘택 영역 상에 균일하게 티타늄 산화물 실리사이드막들이 형성되는 점을 확인할 수 있었다. 다만, 희석된 불화수소를 포함하는 용액을 오존 용액과 함께 사용하여 실리콘 산화막을 형성하는 경우에는 티타늄 산화물 실리사이드막이 상대적으로 얇은 두 께로 형성되는 경우도 있었다. 이에 비하여, 비교예 1 내지 비교예 6과 같이, 불화수소를 포함하는 용액으로 콘택 영역 상의 자연 산화막을 제거한 상태에서 실리사이데이션 공정을 수행하는 경우, 상기 콘택 영역 상에 티타늄 실리사이드막이 균일하게 형성되지 못하고 응집되거나 이동하는 현상을 관찰되었다.
도 5는 본 발명의 실험예들 및 비교예들에 따른 콘택 구조물들의 콘택 저항을 측정한 그래프이다. 도 5에 있어서, "II"는 비교예 1 내지 비교예 6에 따라 불화수소 용액을 사용하여 자연 산화막을 제거한 다음 티타늄 실리사이드막을 형성한 경우를 나타내며, "III"은 실험예 1, 실험예 4 및 실험예 6과 같이 오존을 포함하는 용액 및 희석된 불화수소를 포함하는 용액을 사용하여 실리콘 산화막을 형성한 다음 티타늄 산화물 실리사이드막을 형성한 경우를 의미한다. 또한, "IV"는 실험예 2, 실험예 3 및 실험예 5와 같이 오존을 포함하는 용액을 사용하여 실리콘 산화막을 형성한 다음 티타늄 산화물 실리사이드막을 형성한 경우를 나타낸다.
도 5에 도시한 바와 같이, 오존 및 불화수소를 포함하는 용액이나 오존을 포함하는 용액을 사용하여 기판의 콘택 영역 상에 실리콘 산화막을 형성한 다음, 실리사이데이션 공정을 통해 형성된 티타늄 산화물 실리사이드를 포함하는 콘택 구조물들의 콘택 저항은 자연 산화막 제거하고 형성된 금속 실리사이드를 포함하는 콘택 구조물의 콘택 저항에 비하여 약 30% 이상 크게 감소함을 확인할 수 있다.
도 6은 본 발명의 실험예들 및 비교예에 따른 콘택 구조물들 내의 성분들의 함량을SIMS(secondary ion mass spectrometry)를 이용하여 측정한 그래프이다. 도 22에 있어서, "VI"은 실험예 1에 따라 오존을 포함하는 용액 및 불화수소를 포함하 는 용액을 사용하여 기판의 콘택 영역 상에 실리콘 산화막을 형성한 다음, 실리사이데이션 공정을 통해 형성된 티타늄 산화물 실리사이드를 포함하는 제1 콘택 구조물 내의 실리콘의 함량을 나타내며, "VII"은 상기 제1 콘택 구조물의 티타늄 질화물의 함량을 의미하고, "VIII"은 상기 제1 콘택 구조물의 산소의 함량을 가리킨다. 또한, "IX"은 비교예 1에 따라 불화수소 용액을 사용하여 자연 산화막을 제거한 다음, 실리사이데이션 공정을 통해 형성된 티타늄 실리사이드를 포함하는 제2 콘택 구조물의 산소의 함량을 나타내며, "X"은 실험예 5에 따라 오존을 포함하는 용액을 사용하여 기판의 콘택 영역 상에 실리콘 산화막을 형성한 다음, 실리사이데이션 공정을 통해 형성된 티타늄 산화물 실리사이드를 포함하는 제3 콘택 구조물의 실리콘의 함량을 의미한다.
도 6을 참조하면, 상기 제1 내지 제3 콘택 구조물에 있어서, 티타늄 산화물 실리사이드막과 실리콘 기판 사이의 계면에서의 산소의 함량은 많은 차이를 보이지 않는다. 그러나, 오존을 포함하는 용액을 사용하는 경우에는 산소의 양이 풍부하기 때문에 티타늄 산화물 실리사이드막이 두껍게 형성될 수 있다. 또한, 오존을 포함하는 용액을 적용하는 경우에는 티타늄 산화물 실리사이드막으로부터 티타늄 질화막으로 갈수록 산소의 함량이 증가하게 되며, 이로부터 티타늄 질화막과 티타늄 산화물 실리사이드막 사이의 계면에서 산소는 확산되어 사리진 것으로 보인다. 한편, 티타늄 산화물 실리사이드막으로부터 실리콘 기판 또는 티타늄 질화막으로 갈수록 농도가 증가되는 현상도 관찰된다.
도 7은 본 발명의 실험예 및 비교예에 따른 콘택 구조물들 내의 성분들의 함 량을 XRD(X-ray diffraction)을 이용하여 분석한 그래프이다. 도 7에 있어서, "XI"은 실험예 3과 같이 오존을 포함하는 용액을 사용하여 콘택 영역 상에 실리콘 산화막을 형성한 다음, 실리사이데이션 공정을 통해 형성된 티타늄 산화물 실리사이드를 포함하는 콘택 구조물 내의 성분들의 함량을 의미하며, "XII"는 비교예 2에 따라 불화수소 용액을 사용하여 자연 산화막을 제거한 다음, 실리사이데이션 공정을 통해 형성된 티타늄 실리사이드를 포함하는 콘택 구조물의 성분들의 함량을 나타낸다.
도 7에 도시한 바와 같이, 화학적 산화 공정을 통해 형성된 실리콘 산화물을 적용하는 경우에는 티타늄 산화물 실리사이드의 상(phase)이 가장 많이 나타나며, 반응하지 않은 티타늄은 상대적으로 적에 나타난다. 이에 비하여, 자연 산화막을 제거한 경우에는 생성된 티타늄 실리사이드와 반응하지 않은 티타늄의 거의 비슷하게 나타난다. 이러한 점으로부터, 화학적 산화 공정을 통한 산화물이 티타늄 산화물 실리사이드의 형성을 촉진하는 사실을 알 수 있다.
도 8은 본 발명의 실험예들에 따른 콘택 구조물들의 금속 산화물 실리사이드막들의 두께와 비교예에 따른 콘택 구조물의 금속 실리사이드막의 두께를 측정한 그래프이다. 도 8에 있어서, "XII"는 비교예 1과 같이 불화수소 용액을 사용하여 자연 산화막을 제거한 다음, 실리사이데이션 공정을 통해 형성된 티타늄 실리사이드를 포함하는 콘택 구조물의 티타늄 실리사이드막의 두께를 의미하며, "XIV"는 실험예 6에 따라 오존 및 불화수소를 포함하는 용액을 약 300초 동안 제공하여 콘택 영역 상에 실리콘 산화막을 형성한 다음, 실리사이데이션 공정을 통해 형성된 티타 늄 산화물 실리사이드를 포함하는 콘택 구조물의 티타늄 산화물 실리사이드의 두께를 가리킨다. 또한, "XV"는 실험예 1과 같이 오존 및 불화수소를 포함하는 용액을 약 90초 동안 제공하여 콘택 영역 상에 실리콘 산화막을 형성한 다음, 실리사이데이션 공정을 통해 형성된 티타늄 산화물 실리사이드를 포함하는 콘택 구조물의 티타늄 산화물 실리사이드의 두께를 의미하며, "XVI"은 실험예 5에 따라 오존을 포함하는 용액을 약 60초 정도 제공하여 콘택 영역 상에 실리콘 산화막을 형성한 다음, 실리사이데이션 공정을 통해 형성된 티타늄 산화물 실리사이드를 포함하는 콘택 구조물의 티타늄 산화물 실리사이드막의 두께를 나타낸다.
도 8을 참조하면, 자연 산화막을 제거한 후 형성된 티타늄막과 티타늄 실리사이드막 사이의 두께 비가 약 1：1.2 정도임에 비하여, 화학적 산화 공정을 통해 형성된 실리콘 산화막이 적용된 경우에는 티타늄막들과 티타늄 산화물 실리사이드막들 사이의 두께 비는 약 1：1.8 정도로 상당히 증가하게 된다. 이에 따라, 요구되는 수준의 두꺼운 두께를 갖는 티타늄 산화물 실리사이드막을 구비하는 콘택 구조물을 구현할 수 있음을 알 수 있다.
도 9a 내지 도 9e는 본 발명의 실시예들에 따라 콘택 구조물을 포함하는 반도체 장치의 제조 방법을 설명하기 위한 단면도들이다.
도 9a를 참조하면, 실리콘 기판, 게르마늄 기판 또는 실리콘-게르마늄 기판 등의 반도체 기판(200) 상에 반도체 기판(200)에 액티브 영역 및 필드 영역을 정의하는 소자 분리막(203)을 형성한다. 소자 분리막(203)은 쉘로우 트렌치 소자 분리(STI) 공정과 같은 소자 분리막을 통해 형성될 수 있다. 예를 들면, 소자 분리 막(203)은 USG, SOG, FOX, TEOS, PE-TEOS, HDP-CVD 산화물 등의 실리콘 산화물로 구성될 수 있다.
반도체 기판(200)의 액티브 영역 상에 게이트 절연막 패턴(205)과 게이트 전극(211)을 순차적으로 형성한다. 본 발명의 실시예들에 따르면, 상기 액티브 영역 상에 게이트 절연막(도시되지 않음) 및 게이트 도전막(도시되지 않음)을 차례로 형성한 후, 상기 게이트 절연막과 상기 게이트 도전막을 순차적으로 패터닝하여 게이트 절연막 패턴(205)과 게이트 전극(211)을 형성할 수 있다. 게이트 절연막 패턴(205)은 산화물 또는 금속 산화물을 사용하여 형성될 수 있으며, 게이트 전극(211)은 폴리실리콘, 금속 또는 금속 화합물을 사용하여 형성될 수 있다. 예를 들면, 게이트 절연막 패턴(205)은 실리콘 산화물, 하프늄 산화물, 지르코늄 산화물, 탄탈륨 산화물, 티타늄 산화물 등을 사용하여 형성될 수 있다. 또한, 게이트 전극(205)은 도핑된 폴리실리콘, 텅스텐, 티타늄, 탄탈륨, 알루미늄, 구리, 텅스텐 질화물, 티타늄 질화물, 탄탈륨 질화물, 알루미늄 질화물 등을 사용하여 형성될 수 있다. 본 발명의 실시예들에 있어서, 게이트 전극(208)을 형성한 후에 수행되는 잔사 처리 공정을 통해 제1 내지 제3 실리콘 및 산소를 포함하는 물질막(220, 221, 222)(도 9b 참조)이 기판(200)과 게이트 전극(208) 상에 형성될 수 있다. 예를 들면, 폴리실리콘을 포함하는 게이트 전극(208)의 형성 후에, 산소(O)를 포함하는 분위기 하에서 불소를 포함하는 가스를 제공하거나 또는 SC1 용액을 사용하여 기판(200)에 대해 잔사 처리 공정을 수행하는 동안 제1 내지 제3 실리콘 및 산소를 포함하는 물질막(220, 221, 222)이 형성될 수 있다.
게이트 전극(108)을 덮으면서 반도체 기판(200) 상에 스페이서 형성용 절연막(도시되지 않음)을 형성한 다음, 상기 스페이서 형성용 절연막을 식각하여 게이트 전극(21) 및 게이트 절연막 패턴(205)의 측벽 상에 게이트 스페이서(211)를 형성한다. 게이트 스페이서(211)는 이방성 식각 공정을 통해 형성될 수 있으며, 질화물 및/또는 산질화물로 구성될 수 있다. 예를 들면, 게이트 스페이서(211)는 실리콘 질화물, 실리콘 산질화물 및/또는 티타늄 산질화물을 사용하여 형성될 수 있다.
도 9b를 참조하면, 게이트 전극(208)에 인접하는 반도체 기판(200)의 부분들에 불순물들을 주입하여 제1 불순물 영역(214)과 제2 불순물 영역(217)을 형성한다. 예를 들면, 게이트 전극(208)들을 이온 주입 마스크들로 이용하는 이온 주입 공정을 통해 제1 및 제2 불순물 영역(214, 217)을 형성할 수 있다. 제1 및 제2 불순물 영역(214, 217)은 각기 트랜지스터의 드레인 영역 및 소스 영역에 해당될 수 있다.
제1 및 제2 불순물 영역(214, 217) 상에는 각기 제1 및 제2 실리콘 및 산소를 포함하는 물질막(220, 221)이 형성된다. 또한, 게이트 전극(208)이 실리콘을 포함하는 경우, 게이트 전극(208) 상에는 제3 실리콘 및 산소를 포함하는 물질막(222)이 형성된다. 본 발명의 실시예들에 있어서, 제1 내지 제3 실리콘 및 산소를 포함하는 물질막(220, 221, 222)은 각기 화학적 산화 공정, 열 산화 공정, 화학 기상 증착 공정, 고밀도 플라즈마-화학 기상 증착 공정, 원자층 적층 공정 등을 이용하여 형성될 수 있다. 또한, 전술한 바와 같이, 제1 내지 제3 실리콘 및 산소를 포함하는 물질막(220, 221, 222)은 잔사 처리 공정을 통해서도 형성될 수 있다. 제 1 내지 제3 실리콘 및 산소를 포함하는 물질막(220, 221, 222)을 형성하는 공정은 도 2a를 참조하여 설명한 공정과 실질적으로 동일하므로 이에 대한 설명은 생략한다.
제1 내지 제3 실리콘 및 산소를 포함하는 물질막(220, 221, 222)과 게이트 스페이서(211) 상에 균일한 두께의 금속막(223)을 형성한다. 예를 들면, 금속막(223)은 티타늄, 니켈, 코발트, 백금, 크롬, 이리듐, 텅스텐, 탄탈륨, 하프늄, 루테늄, 지르코늄 등을 사용하여 형성될 수 있다. 이들은 단독으로 또는 서로 혼합되어 사용될 수 있다. 한편, 금속막(223)은 원자층 적층 공정, 스퍼터링 공정, 화학 기상 증착 공정, 원자층 적층 공정, 펄스 레이저 증착 공정, 진공 증착 공정, 도금 공정 등을 이용하여 제1 내지 제3 실리콘 및 산소를 포함하는 물질막(220, 221, 222)과 게이트 스페이서(211) 상에 형성될 수 있다.
도 9c를 참조하면, 금속막(223)과 제1 내지 제3 실리콘 및 산소를 포함하는 물질막(220, 221, 222)에 대해 실리사이데이션 공정을 수행하여 제1 내지 제3 금속 산화물 실리사이드 패턴(226, 227, 228)을 형성한다. 이어서, 상기 실리사이데이션 공정 동안 반응하지 않은 부분의 금속막(223)을 제거하여 제1 내지 제3 금속 산화물 실리사이드 패턴(226, 227, 228)을 완성한다. 이러한 제1 내지 제3 금속 산화물 실리사이드 패턴(226, 227, 228)을 형성하는 공정은 도 2c를 참조하여 설명한 공정과 실질적으로 동일하므로 이에 대한 설명은 생략한다.
제1 및 제2 금속 산화물 실리사이드 패턴(226, 227)은 각기 금속, 산소 및 실리콘을 포함하는 MOXSiY의 조성을 가지며, 제1 및 제2 불순물 영역(214, 217) 상에 형성된다. 제3 금속 산화물 실리사이드 패턴(228)도 MOXSiY의 조성을 가지며, 게이트 전극(208) 상에 제공되어 게이트 전극(208)의 접촉 저항을 감소시킬 수 있다. 즉, 제1 및 제2 콘택 구조물의 제1 및 제2 금속 산화물 실리사이드패턴(226, 227)을 형성하는 공정과 트랜지스터의 제3 금속 산화물 실리사이드 패턴(228)을 형성하는 공정을 동시에 수행할 수 있다.
본 발명의 다른 실시예들에 따라 게이트 전극이 실리콘을 포함하는 경우, 게이트 전극(208) 상에 제3 실리콘 및 산소를 포함하는 물질막(222)을 형성하지 않을 수 있다. 이 때, 상기 실리사이데이션 공정을 수행하면 제1 및 제2 불순물 영역(214, 217) 상에는 각기 제1 및 제2 금속 산화물 실리사이드 패턴(226, 227)이 형성되지만, 게이트 전극(208) 상에는 제3 금속 산화물 실리사이드 패턴(228)이 아니라 단순히 금속 실리사이드막 패턴(도시되지 않음)이 형성될 수 있다. 여기서, 상기 금속 실리사이드막 패턴은 산소가 포함되지 않은 MSiZ의 조성을 가지게 된다.
도 9d를 참조하면, 제1 내지 제3 금속 산화물 실리사이드 패턴(226, 227)을 덮으면서 반도체 기판(200) 상에 층간 절연막(229)을 형성한다. 층간 절연막(229)은 PBSG, PSG, BSG, SOG, USG, FOX, TEOS, PE-TEOS, HDP-CVD 산화물 등의 실리콘 산화물을 사용하여 형성될 수 있다. 또한, 층간 절연막(229)은 화학 기상 증착 공정, 스핀 코팅 공정, 플라즈마 강화 화학 기상 증착 공정, 고밀도 플라즈마-화학 기상 증착 공정 등을 이용하여 형성될 수 있다.
층간 절연막(229)을 부분적으로 식각하여 제1 및 제2 불순물 영역(214, 217) 상에 형성된 제1 및 제2 금속 산화물 실리사이드 패턴(226, 227)을 각기 노출시키는 제1 및 제2 개구(도시되지 않음)를 형성한다. 상기 제1 및 제2 개구는 포토레지스트 패턴 또는 하드 마스크를 채용하는 식각 공정을 통해 형성될 수 있다. 예를 들면, 상기 제1 및 제2 개구는 이방성 식각 공정을 이용하여 형성될 수 있으며, 각기 반도체 기판(200)에 대해 소정의 각도로 경사진 측벽을 가질 수 있다.
상기 제1 및 제2 개구를 채우면서 제1 및 제2 금속 산화물 실리사이드 패턴(226, 227)과 층간 절연막(229) 상에 도전막(232)을 형성한다. 도전막(232)은 폴리실리콘, 금속 및/또는 금속 화합물로 이루어질 수 있으며, 원자층 적층 공정, 스퍼터링 공정, 화학 기상 증착 공정, 펄스 레이저 증착 공정, 도금 공정, 진공 증착 공정 등을 통해 형성될 수 있다.
도 9e를 참조하면, 화학 기계적 연마 공정 및/또는 에치백 공정을 이용하여 층간 절연막(229)이 노출될 때까지 도전막(232)을 부분적으로 제거함으로써, 상기 제1 및 제2 개구를 매립하는 제1 및 제2 콘택 구조물을 형성한다. 상기 제1 콘택 구조물은 제1 불순물 영역(214)에 접촉되며, 제1 금속 산화물 실리사이드 패턴(226)과 제1 도전막 패턴(233)을 포함한다, 제2 불순물 영역(217)에 접속되는 상기 제2 콘택 구조물은 제2 금속 산화물 실리사이드 패턴(227) 및 제2 도전막 패턴(234)을 구비한다.
도 10a 내지 도 10e는 본 발명의 다른 실시예들에 따라 콘택 구조물을 포함하는 반도체 장치의 제조 방법을 설명하기 위한 단면도들이다.
도 10a를 참조하면, 반도체 기판(250) 상에 소자 분리막(253)을 형성한 후, 반도체 기판(200)의 액티브 영역 상에 게이트 구조물을 형성한다. 상기 게이트 구조물은 게이트 절연막 패턴(256), 게이트 전극(259) 및 게이트 마스크(262)를 포함한다.
상기 게이트 구조물의 측벽 상에는 게이트 스페이서(265)가 제공된다. 소자 분리막(253), 게이트 절연막 패턴(256), 게이트 전극(259) 및 게이트 스페이서(265)를 형성하는 공정들은 도 9a를 참조하여 설명한 공정들과 실질적으로 동일하다.
게이트 마스크(262)는 게이트 전극(259)에 대해 식각 선택비를 갖는 물질을 사용하여 형성된다. 예를 들면, 게이트 마스크(262)는 실리콘 질화물이나 실리콘 산질화물을 사용하여 형성될 수 있다.
상기 게이트 구조물들에 인접하는 부분의 반도체 기판(250)에 불순물들은 도핑하여 제1 및 제2 불순물 영역(268, 271)을 형성한다. 이러한 제1 및 제2 불순물 영역(268, 271)을 형성하는 공정은 도 25b를 참조하여 설명한 공정과 실질적으로 동일하며, 제1 및 제2 불순물 영역(268, 271)은 각기 트랜지스터의 소스 영역 및 드레인 영역에 해당될 수 있다.
도 9b를 참조하면, 반도체 기판(250) 상에 상기 게이트 구조물을 덮는 층간 절연막(274)을 형성한 다음, 층간 절연막(274)을 부분적으로 식각하여 제1 및 제2 불순물 영역(268, 271)을 각기 노출시키는 제1 및 제2 개구(277, 278)를 형성한다. 층간 절연막(274)은 실리콘 산화물을 사용하여 형성될 수 있으며, 제1 및 제2 개 구(277, 278)는 사진 식각 공정을 통해 형성될 수 있다.
노출된 제1 및 제2 불순물 영역(268, 271) 상에 각기 제1 및 제2 실리콘 및 산소를 함유하는 물질막(281, 282)을 형성한다. 제1 및 제2 실리콘 및 산소를 함유하는 물질막(281, 282)을 형성하는 공정은 도 2a 또는 도 9b를 참조하여 설명한 공정과 실질적으로 동일하다.
도 10c를 참조하면, 제1 및 제2 실리콘 및 산소를 함유하는 물질막(281, 282), 제1 및 제2 개구(277, 278)의 측벽들 및 층간 절연막(274) 상에 금속막(284)을 형성한다.
금속막(284) 상에는 확산 방지막(287)이 형성된다. 확산 방지막(287)은 금속 화합물을 사용하여 형성될 수 있으며, 후속하는 공정 동안 금속막(284) 또는 금속 산화물 실리사이드막(290)으로부터의 금속 원자들의 확산을 방지하는 기능을 수행한다.
도 10d를 참조하면, 제1 및 제2 실리콘 및 산소를 함유하는 물질막(281, 282)과 금속막(284)에 대해 실리사이데이션 공정을 수행하여 적어도 제1 및 제2 불순물 영역(268, 271) 상에 금속 산화물 실리사이드막(290)을 형성한다. 이러한 금속 산화물 실리사이드막(290)을 형성하는 공정은 도 2c를 참조하여 설명한 공정과 실질적으로 동일하거나 유사하다. 본 발명의 실시예들에 있어서, 층간 절연막(274)이 실리콘 산화물을 포함하는 경우에는 금속 산화물 실리사이드막(290)은 제1 및 제2 개구(277, 278)의 측벽들과 층간 절연막(274) 상에도 형성될 수 있다.
도 10e를 참조하면, 제1 및 제2 개구(277, 278)를 매립하면서 확산 방지 막(287) 상에 도전막(도시되지 않음)을 형성한다. 상기 도전막은 폴리실리콘, 금속 및/또는 금속 화합물을 사용하여 형성될 수 있다.
층간 절연막(274)이 노출될 때까지 상기 도전막, 확산 방지막(287) 및 금속 산화물 실리사이드막(290)을 부분적으로 제거하여 제1 및 제2 불순물 영역(268, 271)에 각기 접촉되는 제1 및 제2 콘택 구조물(297, 298)을 형성한다. 제1 콘택 구조물(297)은 제1 금속 산화물 실리사이드막 패턴(291), 제1 확산 방지막 패턴(288) 및 제1 도전막 패턴(295)을 포함하며, 제2 콘택 구조물(298)은 제1 금속 산화물 실리사이드막 패턴(292), 제2 확산 방지막 패턴(288) 및 제2 도전막 패턴(296)을 구비한다.
도 11a 및 도 11b는 본 발명의 실시예들에 따른 콘택 구조물을 포함하는 DRAM 장치의 제조 방법을 설명하기 위한 단면도들이다. 도 11a 및 도 11b에 예시적으로 도시한 DRAM 장치의 제조 방법에 있어서, 기판(250) 상에 제1 및 제2 콘택 구조물(297, 298)을 형성하는 공정들은 도 10a 내지 도 10e를 참조하여 설명한 공정들과 실질적으로 동일하거나 유사하다.
도 11a를 참조하면, 층간 절연막(274), 제1 콘택 구조물(297) 및 제2 콘택 구조물(298) 상에 제2 층간 절연막(300)을 형성한다. 제2 층간 절연막(300)은 층간 절연막(274)과 실질적으로 동일하거나 유사한 공정을 이용하여 형성될 수 있다. 그러나, 제2 층간 절연막(300)은 층간 절연막(274)과 상이한 산화물로 이루어질 수 있다.
제2 층간 절연막(300) 상에 비트 라인(도시되지 않음)을 형성한 후, 상기 비 트 라인을 덮으면서 제2 층간 절연막(300) 상에 제3 층간 절연막(303)을 형성한다. 상기 비트 라인은 게이트 절연막 패턴(256)을 제외하면 워드 라인에 해당되는 게이트 구조물(263)과 실질적으로 동일한 구조를 가질 수 있으며, 제1 콘택 구조물(297)과 제1 불순물 영역(268)에 전기적으로 연결된다. 예를 들면, 제2 층간 절연막(300)을 관통하여 제1 콘택 구조물(297)에 접촉되는 비트 라인 패드(도시되지 않음)에 의해 상기 비트 라인과 제1 콘택 구조물(297)이 서로 전기적으로 접속될 수 있다. 제3 층간 절연막(303)은 제1 층간 절연막(274)과 실질적으로 동일한 공정을 통해 형성될 수 있다.
제3 층간 절연막(303)과 제2 층간 절연막(300)을 부분적으로 식각하여 제2 콘택 구조물(298)을 노출시키는 홀(도시되지 않음)을 형성한 다음, 제2 콘택 구조물(298) 상에 이와 같은 홀을 채우는 패드(306)를 형성한다. 패드(306)를 형성하는 공정은 제2 콘택 구조물(298)의 제2 도전막 패턴(296)을 형성하는 공정과 실질적으로 동일하거나 유사하다. 패드(306)는 제2 콘택 구조물(298)을 통해 제2 불순물 영역(271)에 전기적으로 연결된다.
도 11b를 참조하면, 패드(306)와 제3 층간 절연막(303) 상에 제4 층간 절연막(309)과 식각 저지막(312)을 형성한다. 제4 층간 절연막(309)은 층간 절연막(274)과 동일하거나 유사한 산화물을 상용하여 형성할 수 있으며, 식각 저지막(312)은 제4 층간 절연막(309)에 대해 식각 선택비를 갖는 물질, 예를 들면, 실리콘 질화물을 사용하여 형성할 수 있다.
식각 저지막(312) 상에 몰드막(도시되지 않음)을 형성한 다음, 이와 같은 몰 드막에 하부 전극(315)을 형성하기 위한 하부 전극 형성 홀(도시되지 않음)을 형성한다.
패드(306)와 상기 하부 전극 형성 홀의 내벽 상에 하부 전극(315)을 형성한 후, 상기 몰드막을 제거한다. 하부 전극(315) 상에 유전막(318)과 상부 전극(321)을 적층하여 제2 콘택 구조물(298)에 전기적으로 접속되는 캐패시터를 포함하는 DRAM 장치를 형성한다.
도 12a 및 도 12b는 본 발명의 다른 실시예들에 따른 콘택 구조물들을 포함하는 PRAM 장치의 제조 방법을 설명하기 위한 단면도들이다. 도 12a 및 도 12b에 예시적으로 도시한 PRAM 장치의 제조 방법에 있어서, 기판(250) 상에 제1 및 제2 콘택 구조물(297, 298)을 형성하는 공정들은 도 10a 내지 도 10e를 참조하여 설명한 공정들과 실질적으로 동일하거나 유사하다.
도 12a를 참조하면, 제1 및 제2 콘택 구조물(297. 297)과 층간 절연막(274) 상에 제1 절연막(350)과 제2 절연막(353)을 순차적으로 형성한다. 제1 및 제2 절연막(350, 353)은 하부 전극(359)을 형성하기 위한 몰드막의 역할을 수행할 수 있다. 예를 들면, 제1 절연막(350)은 실리콘 산화물과 같은 산화물로 이루어질 수 있으며, 제2 절연막(353)은 실리콘 질화물 등의 질화물을 사용하여 형성될 수 있다.
제1 및 제2 절연막(350, 353)을 부분적으로 식각하여 제2 콘택 구조물(298)을 노출시키는 개구(도시되지 않음)를 형성한 후, 이러한 개구의 측벽 상에 스페이서(356)를 형성한다. 스페이서(356)는 질화물을 사용하여 형성될 수 있으며, 상기 개구의 넓이를 조절함으로써 상기 개구 내에 형성되는 하부 전극(359)의 폭을 요구 되는 수준으로 제어할 수 있다. 그러나, 상기 개구가 요구되는 적절한 폭을 가지는 경우에는 스페이서(356)를 형성하는 과정은 생략될 수 있다.
스페이서(356)와 제2 콘택 구조물(298) 상에 하부 전극(359)을 형성한 다음, 하부 전극(359) 상에 상기 개구를 채우는 충진 부재(362)를 형성한다. 이에 따라, 상기 개구 내에는 스페이서(356), 하부전극(359) 및 충진 부재(362)를 포함하는 전극 구조체가 형성될 수 있다. 예를 들면, 하부 전극(359)은 실린더의 형상 또는 링의 형상을 가질 수 있으며, 금속 및/또는 금속 화합물을 사용하여 형성될 수 있다. 충진 부재(362)는 질화물, 산화물 또는 산질화물로이루어질 수 있다.
도 12b를 참조하면, 상기 전극 구조체 상에 상변화 물질층 패턴(365)과 상부 전극(368)을 형성한다. 상변화 물질층 패턴(365)은 GST를 포함하는 칼코겐 화합물을 사용하여 형성될 수 있으며, 상부 전극(368)은 금속 및/또는 금속 화합물로 이루어질 수 있다.
제2 절연막(353) 상에 상변화 물질층 패턴(365) 및 상부 전극(368)을 덮는 상부 층간 절연막(371)을 형성한 후, 상부 층간 절연막(371)을 부분적으로 식각하여 상부 전극(368)을 노출시키는 상부 개구(도시되지 않음)를 형성한다. 상기 상부 개구를 채우면서 상부 층간 절연막(371) 상에 금속 및/또는 금속 질화물을 포함하는 상부 배선(374)을 형성함으로써, 반도체 기판(250) 상에 PRAM 장치를 형성한다.
본 발명에 따르면, 계면 저항을 적절하게 제어할 수 있는 균일하면서도 우수한 열적 안정성을 갖는 금속 산화물 실리사이드막을 포함하는 콘택 구조물을 반도 체 장치에 적용함으로써, 상기 반도체 장치의 열적 특성을 개선할 수 있는 동시에 그 전기적 특성의 향상을 도모할 수 있다.
상술한 바에서는 본 발명의 실시예들에 따른 콘택 구조물의 형성 방법 및 이를 이용한 반도체 장치의 제조 방법을 예시적으로 설명하였지만, 해당 기술 분야에 통상의 지식을 가진 자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
도 1은 종래의 반도체 장치의 제조 과정에서 콘택을 형성하는 공정의 문제점을 설명하기 위한 단면도이다.
도 2a 내지 도 2e는 본 발명의 실시예들에 따른 콘택 구조물의 형성 방법을 설명하기 위한 단면도들이다.
도 3은 종래의 콘택 영역 상에 형성되는 금속 실리사이드막의 조성을 EDS를 이용하여 분석한 그래프이다.
도 4는 본 발명의 실시예들에 따른 콘택 구조물의 금속 산화물 실리사이드막의 조성을 EDS를 이용하여 분석한 그래프이다.
도 5는 본 발명의 실험예들 및 비교예들에 따른 콘택 구조물들의 콘택 저항을 측정한 그래프이다.
도 6은 본 발명의 실험예들 및 비교예에 따른 콘택 구조물들 내의 성분들의 함량을 측정한 그래프이다.
도 7은 본 발명의 실험예 및 비교예에 따른 콘택 구조물들 내의 성분들의 함량을 분석한 그래프이다.
도 8은 본 발명의 실험예들에 따른 콘택 구조물들의 금속 산화물 실리사이드막들의 두께와 비교예에 따른 콘택 구조물의 금속 실리사이드막의 두께를 측정한 그래프이다.
도 9a 내지 도 9e는 본 발명의 실시예들에 따라 콘택 구조물을 포함하는 반도체 장치의 제조 방법을 설명하기 위한 단면도들이다.
도 10a 내지 도 10e는 본 발명의 다른 실시예들에 따라 콘택 구조물을 포함하는 반도체 장치의 제조 방법을 설명하기 위한 단면도들이다.
도 11a 및 도 11b는 본 발명의 실시예들에 따른 콘택 구조물들을 포함하는 DRAM 장치의 제조 방법을 설명하기 위한 단면도들이다.
도 12a 및 도 12b는 본 발명의 다른 실시예들에 따른 콘택 구조물들을 포함하는 PRAM 장치의 제조 방법을 설명하기 위한 단면도들이다.
<도면의 주요 부분에 대한 부호의 설명>
100：대상체 103：콘택 영역
106：절연층 109：개구
112：실리콘 및 산소를 함유하는 물질막
115, 223, 284：금속막 118, 287：확산 방지막
119：확산 방지막 패턴
121, 290：금속 산화물 실리사이드막
122：금속 산화물 실리사이드막 패턴
124, 232：도전막 125：도전막 패턴
140：콘택 구조물 200, 250：반도체 기판
203, 253：소자 분리막 205, 256：게이트 절연막 패턴
208, 259：게이트 전극 211, 265：게이트 스페이서
214, 268：제1 불순물 영역 217, 271：제2 불순물 영역
220, 221, 222：제1 내지 제3 실리콘 및 산소를 함유하는 물질막
226, 227, 228：제1 내지 제3 금속 산화물 실리사이드 패턴
229, 274：층간 절연막 233, 295：제1 도전막 패턴
234, 296：제2 도전막 패턴 262：게이트 마스크
277, 278：제1 및 제2 개구
288, 290：제1 및 제2 확산 방지막 패턴
291, 292：제1 및 제2 금속 산화물 실리사이드막 패턴
297, 298：제1 및 제2 콘택 구조물
300, 303, 309：제2 내지 제4 층간 절연막 306：패드
312：식각 저지막 315, 359：하부 전극
318：유전막 321, 368：상부 전극
350, 351：제1 및 제2 절연막 356：스페이서
362：충진 부재 365：상변화 물질층 패턴
371：상부 층간 절연막 374：상부 배선

Claims (20)

  1. 콘택 영역을 갖는 대상체 상에, 상기 콘택 영역으로부터 자연 산화막을 제거한 후에 절연층을 형성하는 단계;
    상기 절연층을 식각하여 상기 콘택 영역을 노출시키는 개구를 형성하는 단계;
    상기 노출된 콘택 영역 상에 실리콘 및 산소를 포함하는 물질막을 형성하는 단계;
    상기 실리콘 및 산소를 포함하는 물질막 상에 금속막을 형성하는 단계;
    상기 실리콘 및 산소를 포함하는 물질막과 상기 금속막을 반응시켜 적어도 상기 콘택 영역 상에 금속의 함량과 산소의 함량이 동일한 금속 산화물 실리사이드막을 형성하는 단계; 및
    상기 금속 산화물 실리사이드막 상에 상기 개구를 채우는 도전막을 형성하는 단계를 포함하며,
    상기 금속 산화물 실리사이드막이 상기 콘택 영역과 상기 도전막 사이의 계면 저항을 감소시키는 것을 특징으로 하는 콘택 구조물의 형성 방법.
  2. 삭제
  3. 제1항에 있어서, 상기 실리콘 및 산소를 포함하는 물질막은 오존을 포함하는 용액, 오존 및 불화수소를 포함하는 용액, 또는 과산화수소를 포함하는 용액을 사용하여 형성되는 것을 특징으로 하는 콘택 구조물의 형성 방법.
  4. 제3항에 있어서, 상기 실리콘 및 산소를 포함하는 물질막은 10∼50ppm의 오존 농도를 갖는 용액을 5∼200초 동안 상기 대상체 상으로 제공하여 형성되는 것을 특징으로 하는 콘택 구조물의 형성 방법.
  5. 삭제
  6. 삭제
  7. 제3항에 있어서, 상기 실리콘 및 산소를 포함하는 물질막은 50∼90%의 산소 함량을 갖는 분위기 하에서 상기 대상체를 10∼60초 동안 열처리하여 형성되는 것을 특징으로 하는 콘택 구조물의 형성 방법.
  8. 제1항에 있어서, 상기 실리콘 및 산소를 포함하는 물질막은 산소(O2)를 포함하는 분위기 하에서 불소를 포함하는 가스를 상기 대상체 상으로 제공하여 형성되는 것을 특징으로 하는 콘택 구조물의 형성 방법.
  9. 제1항에 있어서, 상기 실리콘 및 산소를 포함하는 물질막은 실리콘 산화물, 실리콘 산질화물 또는 실리콘-게르마늄 산화물을 포함하는 것을 특징으로 하는 콘택 구조물의 형성 방법.
  10. 제1항에 있어서, 상기 금속막은 티타늄, 니켈, 코발트, 백금, 크롬, 이리듐, 텅스텐, 탄탈륨, 하프늄, 루테늄 및 지르코늄으로 이루어진 그룹 중에서 선택된 하나 이상을 포함하는 것을 특징으로 하는 콘택 구조물의 형성 방법.
  11. 제1항에 있어서, 상기 금속 산화물 실리사이드막은 상기 개구의 측벽 상에도 형성되는 것을 특징으로 하는 콘택 구조물의 형성 방법.
  12. 제1항에 있어서, 상기 금속 산화물 실리사이드막은 산소, 실리콘 및 금속이 삼성 분계를 이루는 MOXSiY(여기서, M은 금속을 나타낸다)의 조성을 가지는 것을 특징으로 하는 콘택 구조물의 형성 방법.
  13. 삭제
  14. 제1항에 있어서, 상기 금속 산화물 실리사이드막을 형성하기 전에, 상기 금속막 상에 확산 방지막을 형성하는 단계를 더 포함하는 것을 특징으로 하는 콘택 구조물의 형성 방법.
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
KR1020080042251A 2008-05-07 2008-05-07 콘택 구조물의 형성 방법 및 이를 이용한 반도체 장치의제조 방법 KR101378469B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020080042251A KR101378469B1 (ko) 2008-05-07 2008-05-07 콘택 구조물의 형성 방법 및 이를 이용한 반도체 장치의제조 방법
JP2009111808A JP2009272630A (ja) 2008-05-07 2009-05-01 コンタクト構造物の形成方法、及びこれを利用した半導体装置の製造方法
CNA2009101371296A CN101577226A (zh) 2008-05-07 2009-05-07 形成接触结构的方法及制造半导体器件的方法
US12/437,390 US8110499B2 (en) 2008-05-07 2009-05-07 Method of forming a contact structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080042251A KR101378469B1 (ko) 2008-05-07 2008-05-07 콘택 구조물의 형성 방법 및 이를 이용한 반도체 장치의제조 방법

Publications (2)

Publication Number Publication Date
KR20090116360A KR20090116360A (ko) 2009-11-11
KR101378469B1 true KR101378469B1 (ko) 2014-03-28

Family

ID=41267197

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080042251A KR101378469B1 (ko) 2008-05-07 2008-05-07 콘택 구조물의 형성 방법 및 이를 이용한 반도체 장치의제조 방법

Country Status (4)

Country Link
US (1) US8110499B2 (ko)
JP (1) JP2009272630A (ko)
KR (1) KR101378469B1 (ko)
CN (1) CN101577226A (ko)

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101587601B1 (ko) * 2009-01-14 2016-01-25 삼성전자주식회사 비휘발성 메모리 장치의 제조 방법
KR20110055912A (ko) 2009-11-20 2011-05-26 주식회사 하이닉스반도체 반도체 소자의 콘택홀 형성방법
SG192574A1 (en) 2011-03-11 2013-09-30 Fujifilm Electronic Materials Novel etching composition
TWI577834B (zh) 2011-10-21 2017-04-11 富士軟片電子材料美國股份有限公司 新穎的鈍化組成物及方法
US8691672B2 (en) * 2012-03-28 2014-04-08 Sharp Laboratories Of America, Inc. Method for the selective oxidation of silicon nanoparticle semiconductor films in the presence of titanium
US9136383B2 (en) 2012-08-09 2015-09-15 Taiwan Semiconductor Manufacturing Company, Ltd. Contact structure of semiconductor device
KR20140029058A (ko) 2012-08-31 2014-03-10 에스케이하이닉스 주식회사 반도체 소자 및 그 형성 방법
US8709277B2 (en) 2012-09-10 2014-04-29 Fujifilm Corporation Etching composition
JP2014078631A (ja) * 2012-10-11 2014-05-01 Renesas Electronics Corp 半導体装置およびその製造方法
US9240480B2 (en) * 2013-03-14 2016-01-19 Taiwan Semiconductor Manufacturing Company, Ltd. Metal-oxide-semiconductor field-effect transistor with metal-insulator semiconductor contact structure to reduce Schottky barrier
US9530736B2 (en) * 2014-02-14 2016-12-27 Taiwan Semiconductor Manufacturing Company Limited Semiconductor device and formation thereof
US9966339B2 (en) * 2014-03-14 2018-05-08 Taiwan Semiconductor Manufacturing Company Barrier structure for copper interconnect
US9984975B2 (en) 2014-03-14 2018-05-29 Taiwan Semiconductor Manufacturing Company Barrier structure for copper interconnect
US20150270134A1 (en) * 2014-03-19 2015-09-24 Qualcomm Incorporated Methods of forming a metal-insulator-semiconductor (mis) structure and a dual contact device
US9443769B2 (en) 2014-04-21 2016-09-13 Taiwan Semiconductor Manufacturing Company, Ltd. Wrap-around contact
US9620601B2 (en) * 2014-07-01 2017-04-11 Taiwan Semiconductor Manufacturing Company, Ltd. Contact structures and methods of forming the same
US9831183B2 (en) 2014-08-07 2017-11-28 Taiwan Semiconductor Manufacturing Company, Ltd. Contact structure and method of forming
KR102199851B1 (ko) 2014-10-21 2021-01-08 삼성전자주식회사 반도체 장치 및 그 제조 방법
KR102352245B1 (ko) * 2014-11-13 2022-01-18 삼성전자주식회사 반도체 장치 제조 방법
CN105990370A (zh) * 2015-03-06 2016-10-05 华邦电子股份有限公司 存储元件及其制造方法
US9718680B2 (en) * 2015-06-12 2017-08-01 Invensense, Inc. CMOS-MEMS integrated device including a contact layer and methods of manufacture
KR102366295B1 (ko) * 2015-09-15 2022-02-22 삼성전자주식회사 반도체 장치 및 그 제조 방법
US9484255B1 (en) * 2015-11-03 2016-11-01 International Business Machines Corporation Hybrid source and drain contact formation using metal liner and metal insulator semiconductor contacts
KR20170141552A (ko) * 2016-06-15 2017-12-26 삼성전자주식회사 반도체 소자 및 그 제조 방법.
CN106684035B (zh) * 2016-10-28 2019-07-23 复旦大学 一种抗铜扩散阻挡层薄膜及其制备方法
CN108074820A (zh) 2016-11-10 2018-05-25 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
CN108074802B (zh) * 2016-11-14 2020-11-20 全球能源互联网研究院有限公司 一种金属电极制备方法及压接式igbt
US10886268B2 (en) 2016-11-29 2021-01-05 Taiwan Semiconductor Manufacturing Co., Ltd. Method of manufacturing a semiconductor device with separated merged source/drain structure
CN109087891B (zh) * 2017-06-14 2020-10-30 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
US10541191B2 (en) 2017-11-17 2020-01-21 International Business Machines Corporation Elbow contact for field-effect transistor and manufacture thereof
JP7283036B2 (ja) * 2018-07-13 2023-05-30 富士電機株式会社 半導体装置および製造方法
CN110867384B (zh) * 2018-08-27 2021-04-27 合肥晶合集成电路股份有限公司 一种半导体结构制造方法
CN111863712B (zh) * 2019-04-24 2024-07-16 台湾积体电路制造股份有限公司 半导体结构和形成半导体结构的方法
US11810960B2 (en) * 2020-07-31 2023-11-07 Taiwan Semiconductor Manufacturing Co., Ltd. Contact structures in semiconductor devices
TW202335094A (zh) * 2022-02-22 2023-09-01 美商應用材料股份有限公司 用於可靠低接觸電阻之導電氧矽化物
CN116504717B (zh) * 2023-06-29 2023-09-12 合肥晶合集成电路股份有限公司 金属硅化物的制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030164354A1 (en) 1999-12-28 2003-09-04 Applied Materials, Inc. System level in-situ integrated dielectric etch process particularly useful for copper dual damascene
US20050070098A1 (en) 2003-09-30 2005-03-31 International Business Machines Corporation Pre-anneal of cosi, to prevent formation of amorphous layer between ti-o-n and cosi
US20050282341A1 (en) 2004-06-16 2005-12-22 International Business Machines Corporation High-temperature stable gate structure with metallic electrode
US20080054920A1 (en) 2004-06-25 2008-03-06 Shin-Etsu Handotai Co., Ltd. Method For Evaluating Soi Wafer

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3109687B2 (ja) 1992-03-09 2000-11-20 三菱電機株式会社 半導体装置の導電層接続構造の製造方法
JPH11238697A (ja) 1998-02-23 1999-08-31 Mitsubishi Electric Corp 半導体装置及びその製造方法
KR20050002995A (ko) 2003-06-30 2005-01-10 주식회사 하이닉스반도체 코발트 실리사이드 형성 방법 및 그를 이용한 반도체 소자제조 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030164354A1 (en) 1999-12-28 2003-09-04 Applied Materials, Inc. System level in-situ integrated dielectric etch process particularly useful for copper dual damascene
US20050070098A1 (en) 2003-09-30 2005-03-31 International Business Machines Corporation Pre-anneal of cosi, to prevent formation of amorphous layer between ti-o-n and cosi
US20050282341A1 (en) 2004-06-16 2005-12-22 International Business Machines Corporation High-temperature stable gate structure with metallic electrode
US20080054920A1 (en) 2004-06-25 2008-03-06 Shin-Etsu Handotai Co., Ltd. Method For Evaluating Soi Wafer

Also Published As

Publication number Publication date
US8110499B2 (en) 2012-02-07
JP2009272630A (ja) 2009-11-19
US20090280641A1 (en) 2009-11-12
CN101577226A (zh) 2009-11-11
KR20090116360A (ko) 2009-11-11

Similar Documents

Publication Publication Date Title
KR101378469B1 (ko) 콘택 구조물의 형성 방법 및 이를 이용한 반도체 장치의제조 방법
TWI704620B (zh) 積體電路的製造方法
CN106981487B (zh) 集成电路器件及其制造方法
KR102083604B1 (ko) 랩 어라운드 접촉 플러그 및 그 제조 방법
CN104835780B (zh) 半导体结构及其制造方法
US6872627B2 (en) Selective formation of metal gate for dual gate oxide application
KR100467021B1 (ko) 반도체 소자의 콘택 구조체 및 그 제조방법
CN107863323B (zh) 半导体装置的形成方法
KR20120128459A (ko) 상변화 메모리 장치 및 이의 제조 방법
JP4854245B2 (ja) 半導体装置の製造方法
CN111128886A (zh) 半导体装置的形成方法
TW201913767A (zh) 製造半導體裝置的方法
US7132710B2 (en) Capacitor, semiconductor device having the same, and method of manufacturing the semiconductor device
TW201727744A (zh) 半導體裝置與其製造方法
TWI804594B (zh) 半導體結構及其形成方法
US8324061B2 (en) Method for manufacturing semiconductor device
KR100796724B1 (ko) 커패시터 및 이의 제조 방법
TWI476838B (zh) 具金屬閘極之半導體結構與形成方法
US8598033B1 (en) Method for forming a salicide layer
KR20210050953A (ko) 집적회로 장치 및 그 제조 방법
JP2008103613A (ja) 半導体装置及びその製造方法
KR20110090442A (ko) 비휘발성 메모리 소자 및 그 제조 방법
JP2023048119A (ja) 酸化物半導体チャネル層を有する半導体素子及びその製造方法
TWI835119B (zh) 半導體裝置及其製造方法
KR20120012699A (ko) 게이트 구조물 형성 방법 및 이를 이용한 반도체 소자의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant