TWI538036B

TWI538036B - 藉由連續接合方法之ｃｍｏｓ－ｍｅｍｓ整合

Info

Publication number: TWI538036B
Application number: TW104113492A
Authority: TW
Inventors: 二世中信; 披特史麥斯; 裘沃信
Original assignee: 應美盛股份有限公司
Priority date: 2014-04-28
Filing date: 2015-04-28
Publication date: 2016-06-11
Also published as: TW201546887A

Description

藉由連續接合方法之CMOS-MEMS整合

相關申請的交叉參考

本申請案依據35 USC119(e)要求2014年4月28日所提交之發明名稱為“CMOS-MEMS INTEGRATION BY SEQUENTIAL BONDING METHOD”的美國臨時專利申請案編號61/985,340的優先權，並且是2014年8月6日所提交之發明名稱為“METHOD TO IMPROVE SURFACE ROUGHTNESS AND ELIMINATE SHARP CORNERS ON AN ACTUATOR LAYER OF A MEMS DEVICE”的美國專利申請案編號15/453,431(代理人案號IVS-416/5415P)的部分連續案，該二者整體納入本申請作為參考。

本發明大致涉及MEMS(Microelectromechanical system；微機電系統)裝置的製造，尤其涉及一種用以接合第一與第二基板的方法及系統。

用以在CMOS與MEMS之間接合鍺與鋁以形成強大的電性及機械接觸的方法已被修改。不過，在 MEMS裝置上沉積並圖案化鍺後，具有鍺墊的MEMS裝置晶圓的過度上架期(shelf time)，可因自周圍環境收集水分以及原生氧化物形成而導致鋁-鍺接合品質不良。另外，鍺材料屬性可能是在鍺墊與CMOS-MEMS接合製程之間所插入之新製程的限制因素。因此，需要一種方法及系統來解決上述問題。本發明解決此類需要。

本發明揭露用以接合第一晶圓與第二晶圓的方法。在第一態樣中，第一晶圓包括積體電路，且第二晶圓包括MEMS裝置。該方法包括在該第一晶圓的金屬上沉積接合墊，以及利用第一及第二溫度依序接合該第一晶圓與該第二晶圓。以該第一溫度將該第二晶圓與該接合墊接合，以及以該第二溫度將該接合墊與該金屬接合。

在第二態樣中，第一晶圓包括積體電路，第二晶圓包括MEMS裝置。該方法包括在該第一晶圓及該第二晶圓的其中一個的金屬上沉積接合墊，以及通過直接接合介面以第一溫度接合該第一晶圓與該第二晶圓。該方法包括以第二溫度接合該接合墊與該金屬。

100‧‧‧整合感測器

101‧‧‧操作層

102‧‧‧薄介電膜

103‧‧‧裝置層

104‧‧‧支座

105‧‧‧鍺墊

106a‧‧‧可移動結構

107‧‧‧CMOS基板

108‧‧‧導電材料層、鋁層

111‧‧‧MEMS基板

202、204、206、402、404、406‧‧‧步驟

502‧‧‧MEMS矽基板

503‧‧‧CMOS基板、裝置層

504‧‧‧直接接合介面材料

505‧‧‧鍺墊

508‧‧‧頂級鋁層

第1A及1B圖顯示用以接合CMOS-MEMS整合感測器的傳統製程的相關示意圖。

第2圖顯示依據本發明用以接合CMOS-MEMS整合感測器的第一製程的流程圖。

第3A及3B圖顯示第2圖中所示製程的相關示意圖。

第4圖顯示依據本發明用以接合CMOS-MEMS整合感測器的第二製程的流程圖。

第5A及5B圖顯示第4圖中所示製程的相關示意圖。

第6圖顯示在第一溫度實現MEMS矽化物接合以及在第二溫度實現共晶接合的示例接合曲線圖。

本發明大致涉及MEMS(microelectromechanical system；微機電系統)裝置的製造，尤其涉及一種用以接合第一與第二基板的方法及系統。下面所提供的說明使本領域的技術人員能夠製造和使用本發明，並且該說明係按照專利申請及其要求的背景提供。本領域的技術人員很容易瞭解對這裡所述的較佳實施例、總體原理以及特徵所作的各種變更。因此，本發明並不意圖受限於所示實施例，而是具有符合這裡所述原理及特徵的最廣範圍。

在所述實施例中，微機電系統(MEMS)是指利用類似半導體製程製造並呈現例如移動或變形等機械特徵的一類結構或裝置。在所述實施例中，MEMS裝置可指實施為微機電系統的半導體裝置。MEMS結構可指任意特徵，其可能是較大MEMS裝置的部分。MEMS裝置常常(但不總是)與電性信號互相作用。MEMS裝置包括但不限於陀螺儀、加速度計、磁力計、壓力感測器、麥克風以及射頻元件。包含MEMS結構的矽晶圓被稱為MEMS晶圓。

結構層可指具有可移動結構的矽層。工程化絕緣體上覆矽(engineered silicon-on-insulator；ESOI)晶圓可指在矽結構層下具有孔洞(cavity)的SOI晶圓。蓋晶圓(cap wafer)通常是指用作絕緣體上覆矽晶圓中的較薄矽裝置基板的載體的較厚基板。

MEMS基板為MEMS結構提供機械支撐。MEMS結構層係接附於MEMS基板。MEMS基板也被稱為操作基板(handle substrate)或操作晶圓(handle wafer)。在一些實施例中，操作基板充當MEMS結構的蓋體。蓋體或覆蓋物對結構層提供機械保護並可視需要地形成封閉殼體的一部分。支座(standoff)定義結構層與IC基板之間的垂直間隙。

支座也可在結構層與IC基板之間提供電性接觸。支座還可提供密封，該密封定義封閉殼體。積體電路(Integrated Circuit；IC)基板可指具有電性電路(通常為CMOS電路)的矽基板。孔洞可指基板中的凹部。晶片包括通常由半導體材料形成的至少一個基板。單一晶片可由多個基板形成，其中，該些基板被機械接合在一起。多晶片包括至少兩個基板，其中，該兩個基板電性連接，但不需要機械接合。

例如，在2008年10月28日所核准之發明名稱為“METHOD OF FABRICATION OF AL/GE BONDING IN A WAFER PACKAGING ENVIRONMENT AND A PRODUCT PRODUCED THEREFROM”的美國專利案編號7,442,570(代理人案號IVS-105/3404P)中說明了在CMOS基板與MEMS基板之間接合鍺與鋁以形成強大的電性及機械接觸的方法，該專利被讓渡給本申請的受讓人並整體納入本申請作為參考。儘管有時在MEMS基板上沉積並圖案化鍺(Ge)時，此製程在許多環境中有效，但具有鍺墊的MEMS基板的過度上架期可因自周圍環境收集水分以及原生氧化物形成而導致鋁-鍺接合品質不良。另外，鍺材料屬性可能是在鍺墊與CMOS-MEMS接合製程之間所插入之新製程的限制因素。

出於這些原因，圖案化位於頂部金屬上方的鍺墊已被選擇作為CMOS流程的一部分，並改變CMOS-MEMS接合製程以將MEMS矽直接與CMOS之接合墊上經圖案化的鍺墊接合。

第1A及1B圖顯示用以接合CMOS-MEMS整合感測器100的製程的相關示意圖。CMOS-MEMS整合感測器100包括MEMS基板111以及CMOS基板107。MEMS基板111包括其中蝕刻有孔洞的操作層101以及裝置層103，這二層藉由位於二層之間的薄介電膜102(例如氧化矽)而接合在一起。在一些實施例中，裝置層103由單晶矽或多晶矽製成。支座104形成有鍺(Ge)墊105，位於支座104的頂部。在裝置層103經圖案化及蝕刻而形成可移動結構106a以後完成MEMS基板111。

MEMS整合感測器100包括CMOS基板107。在CMOS基板107上沉積導電材料層108(例如鋁)，以提供從裝置層103至CMOS基板107的電性連接。在一個實施例中，通過共晶接合MEMS基板111上的鍺墊105與CMOS基板107上的鋁層108來實現CMOS基板-MEMS整合。在一個實施例中，將MEMS基板111與CMOS基板107接合來形成MEMS整合感測器100。

從如第1A圖所示的工程化SOI晶圓開始，通過深反應離子蝕刻(DRIE)形成支座104，以在MEMS晶圓上定義小凸起。它定義裝置層103與鍺墊105之間的距離(間隔)，而且，鋁-鍺共晶接合的區域電性連接裝置層103與CMOS金屬墊。定義MEMS孔洞的氣密密封環也藉由將支座104圖案化為密封環形狀來定義。鍺墊105經沉積及圖案化以後續與CMOS基板107上的鋁層108共晶接合。深反應離子蝕刻(DRIE)將圖案化致動器並釋放MEMS結構。

由於鍺墊105因原生氧化物形成的因素而具有有限的上架期，因此應當在該上架期限制內執行CMOS-MEMS接合，以保證接合品質優良。一旦通過深離子反應蝕刻(deep ion reactive etch；DRIE)圖案化致動器，則不可能重做鍺墊105，且在深離子反應蝕刻(DRIE)以後出現的鍺墊105超過鍺上架期的任意晶圓將最終被報廢。而且，MEMS裝置的任意製程步驟插入也可被鍺材料屬性限制。因此，需要一種系統及方法來解決此問題。

第2圖顯示依據本發明用以接合CMOS-MEMS整合感測器的製程的流程圖。第3A及3B圖顯示第2圖中所示製程的相關示意圖。請一併參照第2圖、第3A圖以及第3B圖，在依據一個實施例的製程中，通過步驟202在CMOS基板107上的鋁層108上沉積鍺墊105。

接著，通過步驟204，在第一溫度將鍺墊105與MEMS基板111接合。在第3A圖所示的實施例中，將MEMS基板111的裝置層103的支座104與鍺墊105接合，以形成矽化物接合。通常，該第一溫度的溫度範圍在200至300℃之間。另外，通常，在預定壓力下以預定時長(例如在1小時與2小時之間)提供該第一溫度。在該接合步驟之前可能需要對鍺墊105進行一些表面處理，以移除污染物。

之後，通過步驟206，在第二溫度將鍺墊105與鋁層108接合。通常，該第二溫度的溫度範圍在400至450℃之間。可見，該第一溫度小於該第二溫度。在一個實施例中，藉由鍺墊105與CMOS基板107的鋁層108的共晶接合來實現CMOS-MEMS整合。

第4圖顯示依據本發明用以接合CMOS-MEMS整合感測器的第二製程的流程圖。第5A及5B圖顯示第4圖中所示製程的相關示意圖。請一併參照第4圖、第5A圖以及第5B圖，在依據一個實施例的製程中，通過步驟402，在MEMS矽基板502(第5A圖)或者CMOS基板503上的頂級鋁層508(第5B圖)上沉積鍺墊505。在第5A及5B圖中，在CMOS基板503上設置直接接合介面材料504。在一個實施例中，直接接合介面材料504包括任意氧化物、鈷(Co)或鎳(Ni)材料。在依據第5A及5B圖的實施例中，通過步驟404，以低溫(也就是300℃以下)在MEMS矽基板502與直接接合介面材料504之間形成接合，之後，通過步驟406，以第二溫度級(也就是400℃以上)在鍺墊505與頂級鋁層508之間可形成第二接合。

在第5B圖的實施例中，可視需要地提供額外的特徵來改進該製程。在該低溫接合之前可向MEMS矽基板502提供高溫退火來進一步提升該整合裝置的上架期。例如，在2014年8月6日所提交之發明名稱為“METHOD TO IMRPOVE SURFACE ROUGHNESS AND ELIMINATE SHARP CORNERS ON AN ACTUATOR LAYER OF A MEMS DEVICE”的美國專利申請案編號14/453,431(代理人案號IVS-416/5415P)中(該申請被讓渡給本申請的受讓人且其整體納入本申請作為參考)，已揭露後續的高溫退火將為裝置層503提供平滑表面及圓角。在氫環境背景中的高溫退火意味著1000℃或更高的溫度。

第6圖顯示利用任意上述製程在第一溫度實現MEMS矽化物接合(silicide bond)以及在第二溫度實現共晶接合(eutectic bond)的示例接合曲線圖。如圖所示，將溫度升高至例如275℃持續第一預定時長，以在MEMS基板的操作層與鍺墊之間提供矽化物接合。之後，藉由將溫度升高至423℃，以在鍺墊與鋁層之間形成共晶接合。

本發明揭露一種在兩個基板之間接合鍺與鋁以形成強大的電性及機械接觸的方法及結構。鋁-鍺接合具有下列獨特的屬性組合：(1)它能形成氣密密封；(2)它能用來在兩個基板之間形成電性導電路徑；(3)它能經圖案化使得該導電路徑得以定位；(4)該接合可通過使用標準晶圓廠CMOS製程中可獲得的鋁來形成。這具有顯著的優點：允許晶圓級接合或封裝而無需對CMOS晶圓添加任何額外的加工層。

儘管依據所示實施例來說明本發明，但本領域的技術人員很容易瞭解，可對實施例進行變更且該些變更落入本發明的精神及範圍內。因此，本領域的技術人員可作許多變更而不背離本發明的精神及範圍。

該代表圖無元件符號及其代表之意義。

Claims

一種用以接合第一晶圓與第二晶圓的方法，包括：在該第一晶圓的金屬上沉積接合墊，該第一晶圓包括積體電路，且該第二晶圓包括MEMS裝置；以及利用第一及第二溫度依序接合該第一晶圓與該第二晶圓；其中，在該第一溫度將該第二晶圓與該接合墊接合，以及其中，在該第二溫度將該接合墊與該金屬接合。
如申請專利範圍第1項所述的方法，其中，該依序接合步驟包括：在不超過300℃的溫度接合該接合墊與該第二晶圓；以及在大於420℃的溫度接合該接合墊與該金屬，以形成共晶接合。
如申請專利範圍第1項所述的方法，其中，該第一溫度小於該第二溫度。
如申請專利範圍第1項所述的方法，其中，該第一溫度小於400℃，且該第二溫度大於400℃。
如申請專利範圍第1項所述的方法，其中，該接合墊包括鍺接合墊，且該金屬包括鋁。
如申請專利範圍第1項所述的方法，其中，該鍺接合墊與該鋁之間的該接合包括共晶接合。
如申請專利範圍第6項所述的方法，其中，該共晶接合提供氣密密封。
如申請專利範圍第6項所述的方法，其中，該第二晶圓包括裝置層以及操作層。
如申請專利範圍第8項所述的方法，其中，該操作層包括形成於其上的至少一個支座。
如申請專利範圍第9項所述的方法，其中，通過接合該接合墊與該第二晶圓使至少一個支座與該接合墊接合。
如申請專利範圍第6項所述的方法，其中，該第二晶圓包括工程化絕緣體上覆矽(engineered silicon-on-insulator；ESOI)。
一種用以接合第一晶圓與第二晶圓的方法，包括：在該第一晶圓及該第二晶圓的其中一個的金屬上沉積接合墊，該第一晶圓包括積體電路，該第二晶圓包括MEMS裝置；通過直接接合介面在第一溫度接合該第一晶圓與該第二晶圓；以及在第二溫度接合該接合墊與該金屬。
如申請專利範圍第12項所述的方法，其中，該第一溫度小於該第二溫度。
如申請專利範圍第12項所述的方法，其中，該第一溫度小於400℃，且該第二溫度大於400℃。
如申請專利範圍第12項所述的方法，其中，該接合墊包括鍺接合墊，且該金屬包括鋁。
如申請專利範圍第15項所述的方法，其中，該鍺接合墊與該鋁之間的該接合包括共晶接合。
如申請專利範圍第16項所述的方法，其中，該共晶接合提供氣密密封。
如申請專利範圍第16項所述的方法，其中，在該第二接合步驟之前，在氫環境中提供該第二晶圓的高溫退火。
如申請專利範圍第12項所述的方法，其中，接合至該直接接合介面需要在接合前進行表面處理。
如申請專利範圍第12項所述的方法，其中，通過接合該接合墊與該金屬的該步驟提供電性連接。
如申請專利範圍第12項所述的方法，其中，在接合墊形成前蝕刻該接合墊。