TWI527047B - 記憶體測試方法 - Google Patents

Description

記憶體測試方法 【0001】

本案是有關於一種記憶體之測試方法，且特別是有關於一種利用半頁讀取(half page read)之記憶體之測試方法。

【0002】

快閃記憶體在電子裝置中扮演重要角色。比如，包括快閃記憶體的記憶卡可用於擴充行動裝置的儲存空間。於記憶體晶片生產後，會對該批記憶體晶片進行測試。故而，如何能快速完成記憶體測試，乃是努力方向之一。

【0003】

本案係有關於一種記憶體之測試方法，其利用半頁讀取，以縮短測試時間。其中，於半頁讀取時，各記憶體晶胞被讀取與測試單一半邊。

【0004】

根據本案一實施例，提出一種測試方法，用以測試一記憶體裝置，該記憶體裝置包括一記憶體陣列，該記憶體陣列包括複數對稱記憶體晶胞、複數字元線與複數位元線，該測試方法包括下列步驟。於測試該些字元線之第一字元線時，充電該些位元線之第一位元線以測試該第一位元線之相鄰一第一對稱記憶體晶胞之第一半邊的單一位元；充電該些位元線之第二位元線以測試該第二位元線之相鄰一第二對稱記憶體晶胞之第二半邊的單一位元。於測試該些字元線之第二字元線時，充電該些位元線之該第一位元線以測試該第一位元線之相鄰一第三對稱記憶體晶胞之該第二半邊的單一位元；以及充電該些位元線之該第二位元線以測試該第二位元線之相鄰一第四對稱記憶體晶胞之該第一半邊的單一位元。於測試各該些字元線時，各該些位元線被充電一次。

【0005】

根據本案另一實施例，提出一種測試方法，用以測試記憶體裝置，該記憶體裝置包括記憶體陣列，該記憶體陣列包括複數對稱記憶體晶胞、複數位元線與複數字元線。對該記憶體陣列進行半頁讀取，於半頁讀取過程中所找出的該記憶體陣列的至少一壞線的數量為第一數量，其中，於進行半頁讀取時，對每一該些對稱記憶體晶胞的第一半邊與第二半邊中擇一讀取。修補於半頁讀取過程中所找出的該至少一壞線。對修補後的該記憶體陣列進行全頁讀取，並記錄缺陷狀態，於全頁讀取過程中所找出的至少一壞線的數量為第二數量，其中，於進行全頁讀取時，對每一該些對稱記憶體晶胞讀取該第一半邊與該第二半邊。根據該缺陷狀態，以及該第一數量與該第二數量間之關係，決定該記憶體裝置是否通過測試。

【0006】

為了對本案之上述及其他方面有更佳的瞭解，下文特舉實施例，並配合所附圖式，作詳細說明如下：

【0052】

100：記憶體裝置
110：記憶體陣列
120：第一冗餘電路
130：第二冗餘電路
140：錯誤校正電路
WL0、WL1：字元線
210_0_0~210_1_(N+2)：記憶體晶胞
BL0~BL(N+3)：位元線
410~455：步驟
510~540：步驟

【0007】

第1圖顯示一記憶體裝置之方塊示意圖。
第2圖顯示記憶體陣列。
第3A圖~第3B圖顯示根據本案實施例之測試示意圖。
第4圖顯示根據本案另一實施例之量產前之測試流程圖。
第5圖顯示根據本案另一實施例之量產測試流程圖。

【0008】

本說明書的技術用語係參照本技術領域之習慣用語，如本說明書對部分用語有加以說明或定義，該部分用語之解釋係以本說明書之說明或定義為準。

【0009】

本揭露之各個實施例分別具有一或多個技術特徵。在可能實施的前提下，本技術領域具有通常知識者可選擇性地實施任一實施例中部分或全部的技術特徵，或者選擇性地將這些實施例中部分或全部的技術特徵加以組合。

【0010】

第1圖顯示一記憶體裝置之方塊示意圖。如第1圖所示，記憶體裝置100至少包括：記憶體陣列110、第一冗餘(redundancy)電路120、第二冗餘電路130與錯誤校正電路(ECC, Error Correction Circuit)140。

【0011】

記憶體陣列110包括複數個記憶體晶胞、複數條字元線與複數條位元線。該些記憶體晶胞排列成陣列。各記憶體晶胞為一對稱性記憶體晶胞。此對稱性記憶體晶胞包括左半部與右半部，各半部可以儲存至少一位元，且左半部與右半部的位元數是相同的。

【0012】

於記憶體陣列110中，字元線的方向比如為x方向(水平方向)，而位元線的方向比如為y方向(垂直方向)。

【0013】

第一冗餘電路120比如為x方向(水平方向)冗餘電路。於測試後，如果在該字元線上的缺陷記憶體晶胞的數量達到一第一門檻值，則可以利用第一冗餘電路120來替換(修補)這條字元線上的所有記憶體晶胞。

【0014】

第二冗餘電路130比如為y方向(垂直方向)冗餘電路。於測試後，如果在該位元線上的缺陷記憶體晶胞的數量達到一第二門檻值，則可以利用第二冗餘電路130來替換(修補)這條位元線上的所有記憶體晶胞。

【0015】

於測試後，如果一條位元線或一條字元線上的缺陷記憶體晶胞的數量少於第一/第二門檻，則可利用錯誤校正電路140來替換(修補)之。

【0016】

第2圖顯示記憶體陣列110之示意圖。如第2圖所示，於記憶體陣列110中，字元線WL0耦接至記憶體晶胞210_0_0、210_0_1、210_0_2、…、210_0_N、210_0_(N+1)、210_0_(N+2)…。N為正整數。相似地，字元線WL1耦接至記憶體晶胞210_1_0、210_1_1、210_1_2、…、210_1_N、210_1_(N+1)、210_1_(N+2)…。為方便顯示，第2圖顯示出2條字元線WL0與WL1，但當知，記憶體陣列110並不受限於此。

【0017】

記憶體晶胞210_0_0之閘極耦接至字元線WL0，其汲極與源極之一耦接至位元線BL0，其汲極與源極之另一耦接至位元線BL1。其餘記憶體晶胞的耦接關係可依此類推。

【0018】

耦接至同一字元線的該些記憶體晶胞可被分組為複數個頁(page)。更進一步說，同一記憶體晶胞的左半邊位元與右半邊位元可屬不同頁。以第2圖為例，記憶體晶胞210_0_0之左半邊位元屬於頁0，右半邊位元屬於頁32。在第2圖中，顯示於記憶體晶胞的半邊位元內的數字代表此記憶體晶胞的此半邊位元的頁編號。

【0019】

現將說明本案實施例如何進行記憶體測試。為方便說明，在底下，乃是對字元線WL0、WL1…依序測試，但當知本案並不受限於此種測試順序。

【0020】

在本案實施例中，於進行半頁讀取時，乃是讀取每一記憶體晶胞的單一半邊(可能是左半邊或右半邊)(也就是說，此記憶體晶胞的左右半邊不會皆被讀取與測試)，且於測試同一條字元線時，每一條位元線只被充電/感應一次。另外，於測試時，同一位元線上的約一半記憶體晶胞被讀取與測試其左半邊位元，而同一位元線上的約有另一半記憶體晶胞被讀取與測試其右半邊位元。同樣地，於測試時，同一字元線上的約有一半記憶體晶胞被讀取與測試其左半邊位元，而同一字元線上的約有另一半記憶體晶胞被讀取與測試其右半邊位元。

【0021】

第3A圖~第3B圖顯示根據本案實施例之測試示意圖。為簡化起見，於測試時，如果字元線有被施加測試電壓的話，則此字元線將被標示為(+V)；相反地，如果字元線被施加接地電壓的話，則此字元線將被標示(GND)。此外，當在測試字元線時，屬於同一頁的該些記憶體晶胞會被一起讀取與測試。

【0022】

如第3A圖所示，於測試字元線WL0的頁0時，位元線BL1與BLN會被同時充電以分別測試記憶體晶胞210_0_0的左半邊位元與記憶體晶胞210_0_N的右半邊位元。於第3A圖中，以虛線箭頭來代表，利用被充電的位元線來測試/讀取記憶體晶胞的左/右半邊位元。

【0023】

同樣地，於測試字元線WL0的頁48時，位元線BL2與BL(N+1)會被同時充電以分別測試記憶體晶胞210_0_1的左半邊位元與記憶體晶胞210_0_(N+1)的右半邊位元。於測試字元線WL0的頁8時，位元線BL3與BL(N+2)會被同時充電以分別測試記憶體晶胞210_0_2的左半邊位元與記憶體晶胞210_0_(N+2)的右半邊位元。

【0024】

另外，請注意，在測試該字元線時，同一位元線的同一頁的位元會被同時測試。直到同一位元線的這一頁被測試完之後，才會換測試同一位元線的下一頁。比如，以第3A圖為例，在測試字元線WL0時，頁的測試順序可能為：頁0、頁2(未示出)…。

【0025】

亦即，在第3A圖中，位元線BL1與BLN…被同時充電，以測試字元線WL0的頁0的位元。當要測試字元線WL0的頁8時，位元線BL3與BL(N+2)…被同時充電，以測試字元線WL0的頁8的位元。當要測試字元線WL0的頁48時，位元線BL2與BL(N+1)…被同時充電，以測試字元線WL0的頁48的位元。

【0026】

同樣地，於第3B圖中，於測試字元線WL1的頁32時，位元線BL0與BL(N+1)會被同時充電以分別測試記憶體晶胞210_1_0的右半邊位元與記憶體晶胞210_1_N的左半邊位元。同樣地，為測試字元線WL1的頁16，位元線BL1與BL(N+2)會被同時充電以分別測試記憶體晶胞210_1_1的右半邊位元與記憶體晶胞210_1_(N+1)的左半邊位元。為測試字元線WL1的頁40，位元線BL2與BL(N+3)會被同時充電以分別測試記憶體晶胞210_1_2的右半邊位元與記憶體晶胞210_1_(N+2)的左半邊位元。

【0027】

甚至，於測試同一條字元線的同一頁時，位於同一字元線上的屬同一頁的約一半記憶體晶胞係被同時讀取並測試其左半邊位元，而位於同一字元線上的屬同一頁的另一半記憶體晶胞係被同時讀取並測試其右半邊位元，此亦在本案之精神範圍內。

【0028】

另外，在本實施例中，為縮短測試時間，所以，在測試同一條字元線時，各位元線被充電/感應一次，所以，在測試同一條字元線時，未必所有頁都會被讀取與測試。當然，在測試整個記憶體陣列時，所有頁會被讀取與測試。比如，在測試字元線WL0時，其頁0會被讀取與測試，但其頁32則未被讀取與測試。同樣地，在測試字元線WL1時，其頁32會被讀取與測試，但其頁0則未被讀取與測試。

【0029】

另外，由上述可知，在本案實施例中，在測試同一字元線時，約有一半的位元線(可稱為第一位元線群組)被同時充電以讀取與測試其左邊記憶體晶胞的左半邊位元，而約另一半的位元線(可稱為第二位元線群組)被同時充電以讀取與測試其右邊記憶體晶胞的右半邊位元。但在測試下一字元線時，第一位元線群組的該些位元線被同時充電以讀取與測試其右邊記憶體晶胞的右半邊位元，而第二位元線群組的該些位元線被同時充電以讀取與測試其左邊記憶體晶胞的左半邊位元。此即所謂反向讀取(reverse read)。

【0030】

在本案實施例中，半頁讀取(half page read)的定義乃是，對於每個記憶體晶胞，如果讀取與測試其中一個半邊的位元，則不讀取與測試另一半邊的位元。

【0031】

在本說明書中，全頁讀取(whole page read)的定義乃是，對每個記憶體晶胞的左半邊位元與右半邊位元都要讀取與測試。

【0032】

由上述可知，在習知測試中，每一記憶體晶胞的左半邊位元與右半邊位元都要被讀取與測試，所以，在測試同一條字元線時，每一條位元線要被充電2次。導致習知測試需要花費相當多的測試時間。但在本案實施例中，每一記憶體晶胞原則上只有單半邊位元會被讀取/測試；且在測試同一條字元線時，每一位元線原則上被充電1次，所以，本案實施例的測試時間可節省約一半左右。

【0033】

而且，為讓測試結果較為均勻，在本案實施例中，對同一條位元線而言，當在測試該字元線時，這條位元線可能是測試其左邊記憶體晶胞的左半邊位元；但在測試下一條字元線時，這條位元線可能是測試其右邊記憶體晶胞的右半邊位元。這種測試方式能對複數待測記憶體晶胞進行均勻測試，以保證測試品質與可靠度。

【0034】

第4圖顯示根據本案另一實施例之量產前之測試流程圖。於步驟410中，對記憶體陣列110進行半頁讀取，以找出所有的線壞。比如，如果沿著字元線WL0上的該些記憶體晶胞的缺陷數量達到上述第一門檻值，則將此字元線WL0視為壞線。步驟410乃是要找出字元線方向與位元線方向上的所有壞線。找出所有壞線後，對之進行修補。比如，利用第一冗餘電路120修補/替代壞的字元線(整條字元線被第一冗餘電路120中的冗餘字元線所替換)；以及，利用第二冗餘電路130來修補/替代壞的位元線(整條位元線被第二冗餘電路130中的冗餘位元線所替換)。記錄於步驟410中所找出的這些壞線的數量(R1)。

【0035】

於步驟415中，對修補後的整個記憶體陣列進行全頁讀取以得到ECC狀態(ECC status)。在此，「ECC狀態」是指，為了修補整個記憶體陣列及ECC陣列，所要用掉的ECC位元量。ECC狀態是由錯誤校正電路140所輸出。ECC陣列位於錯誤校正電路140之中，且ECC陣列當中的記憶體晶胞也可能會有缺陷。亦即，ECC狀態可視為是記憶體陣列及ECC陣列的缺陷狀態。

【0036】

如上所述，如果某一條字元線/位元線上的缺陷記憶體晶胞數量達到第一/第二門檻的話，則此條字元線/位元線會被第一/第二冗餘電路120/130所取代；相反地，如果某一條字元線/位元線上的缺陷記憶體晶胞數量未達到第一/第二門檻的話，則這些缺陷記憶體晶胞可由錯誤校正電路140來加以修補。

【0037】

於步驟420中，對記憶體陣列110進行全頁讀取，以找出壞線的數量(R2)。

【0038】

於步驟425中，檢查「ECC狀態」是否小於等於1位元。如果「ECC狀態」小於等於1位元的話，則代表於此記憶體陣列當中，壞掉的記憶體晶胞的數量甚少。所以，此記憶體裝置可以通過測試。不過，在本案實施例中，對通過測試的記憶體裝置更進一步分析。

【0039】

於步驟430中，判斷R2是否等於R1。如果R2=R1，則代表，半頁讀取所找出的壞線數量等於全頁讀取所找出的壞線數量。也就是說，於記憶體陣列110當中，記憶體晶胞的缺陷情況甚輕，所以，在進行全頁讀取時，才沒有找到新的壞線。所以，決定記憶體裝置為「通過測試」(步驟435)。

【0040】

相反地，如果在步驟430中，R2不等於R1，也就是說，於全頁讀取時，雖找到新的壞線，但此記憶體裝置仍可藉由錯誤校正電路來加以修補，因此記憶體裝置的缺陷記憶體晶胞並不多。所以，此記憶體裝置仍可通過測試(步驟440)。

【0041】

相反地，如果步驟425的檢查結果為否的話，則代表此記憶體裝置的缺陷情況較為嚴重(因為其ECC狀態大於2位元)。對這種記憶體裝置，本案實施例將之決定為「測試失敗」。不過，本案實施例仍可更進一步分析。

【0042】

於步驟445中，檢查R2是否等於R1。如果R2等於R1，代表，於全頁讀取時，並未找出新的壞線，但本案實施例判斷此記憶體裝置的錯誤校正電路有嚴重缺陷(才會導致ECC狀態大於2位元)。故而，此記憶體裝置會被決定為「測試失敗」(步驟450)。

【0043】

如果於步驟445中，R2不等於R1的話，則代表此記憶體裝置的記憶體陣列有嚴重缺陷(所以，才會在全頁讀取時，找到新的壞線)，所以，本案實施例將記憶體裝置決定為「測試失敗」(步驟455)。

【0044】

第5圖顯示根據本案另一實施例之量產測試流程圖。於步驟510中，將所有記憶體晶胞的所有位元都設為位元1；以及對記憶體陣列進行半頁讀取，以找出記憶體陣列的所有壞線並對之進行修補。

【0045】

於步驟520中，對於修補後的壞線再次讀取，以確認修補是否成功。

【0046】

於步驟530中，對記憶體陣列的所有字元線進行分群測試，並檢查各群組的ECC狀態。比如，以每32條字元線(在此為舉例，本案並不受限於此)為一個字元線群組，對每個字元線群組分別進行全頁讀取以進行測試，並檢查各字元線群組的ECC狀態。如果目前字元線群組的全頁讀取結果顯示，ECC狀態小於或等於3位元，則進行下一字元線群組的全頁讀取；反之，如果目前字元線群組的全頁讀取結果顯示，ECC狀態大於3位元，則將此記憶體裝置決定為「測試失敗」。也就是說，只要有一個字元線群組未能通過測試，此記憶體裝置就會被決定為「測試失敗」。重複進行步驟530，直到此記憶體陣列的所有字元線群組皆通過測試，則將此記憶體陣列決定為「通過測試」。

【0047】

於步驟540中，輸出測試結果。

【0048】

另外，於測試時，可以結合本案上述實施例。比如，於進行第4圖或第5圖的測試流程時，第4圖或第5圖的半頁讀取可以利用第2圖的半頁讀取來加以實施。

【0049】

更甚者，於測試時，可先執行第4圖的測試流程。之後，對通過第4圖測試的記憶體裝置執行第5圖的測試流程。

【0050】

由上述可知，本案第4圖~第5圖的測試流程應用了第3A圖與第3B圖的測試方法，所以，其測試時間較為縮短。另外，更利用ECC狀態來確保測試的正確性。

【0051】

綜上所述，雖然本案已以實施例揭露如上，然其並非用以限定本案。本案所屬技術領域中具有通常知識者，在不脫離本案之精神和範圍內，當可作各種之更動與潤飾。因此，本案之保護範圍當視後附之申請專利範圍所界定者為準。

110：記憶體陣列

WL0、WL1：字元線

210_0_0~210_1_(N+2)：記憶體晶胞

BL0~BL(N+3)：位元線

Claims (10)

1. 【第1項】

   一種測試方法，用以測試一記憶體裝置，該記憶體裝置包括一記憶體陣列，該記憶體陣列包括複數對稱記憶體晶胞、複數字元線與複數位元線，該測試方法包括：
   於測試該些字元線之一第一字元線時，
   充電該些位元線之一第一位元線以測試該第一位元線之一相鄰一第一對稱記憶體晶胞之一第一半邊的單一位元；以及
   充電該些位元線之一第二位元線以測試該第二位元線之一相鄰一第二對稱記憶體晶胞之一第二半邊的單一位元；以及
   於測試該些字元線之一第二字元線時，
   充電該些位元線之該第一位元線以測試該第一位元線之一相鄰一第三對稱記憶體晶胞之該第二半邊的單一位元；以及
   充電該些位元線之該第二位元線以測試該第二位元線之一相鄰一第四對稱記憶體晶胞之該第一半邊的單一位元，
   其中，於測試各該些字元線時，各該些位元線被充電一次。
2. 【第2項】

   如申請專利範圍第1項所述之測試方法，其中，
   於測試該第一字元線時，
   該第一字元線上之每一該些對稱記憶體晶胞的該第一半邊與該第二半邊之一被讀取與測試；以及
   位於該第一字元線上之該些對稱記憶體晶胞之約一半被讀取與測試該第一半邊，位於該第一字元線上之該些對稱記憶體晶胞之約另一半被讀取與測試該第二半邊。
3. 【第3項】

   如申請專利範圍第1項所述之測試方法，其中，於測試時，位於該第一位元線上之該些對稱記憶體晶胞之約一半被讀取與測試該第一半邊，位於該第一位元線上之該些對稱記憶體晶胞之約另一半被讀取與測試該第二半邊。
4. 【第4項】

   如申請專利範圍第1項所述之測試方法，其中，
   所有該些對稱記憶體晶胞被分組為複數頁；
   於測試時，耦接至同一頁之該些位元線被同時充電以同時讀取與測試屬於同一頁之該些對稱記憶體晶胞；
   屬於同一頁之該些對稱記憶體晶胞之約一半被同時讀取與測試其第一半邊；以及
   屬於同一頁之該些對稱記憶體晶胞之約另一半被同時讀取與測試其第二半邊。
5. 【第5項】

   一種測試方法，用以測試一記憶體裝置，該記憶體裝置包括一記憶體陣列，該記憶體陣列包括複數對稱記憶體晶胞、複數位元線與複數字元線，該測試方法包括：
   對該記憶體陣列進行半頁讀取，於半頁讀取過程中所找出的該記憶體陣列的至少一壞線的數量為一第一數量，其中，於進行半頁讀取時，對每一該些對稱記憶體晶胞的一第一半邊與一第二半邊中擇一讀取；
   修補於半頁讀取過程中所找出的該至少一壞線；
   對修補後的該記憶體陣列進行全頁讀取，並記錄一缺陷狀態，於全頁讀取過程中所找出的至少一壞線的數量為一第二數量，其中，於進行全頁讀取時，對每一該些對稱記憶體晶胞讀取該第一半邊與該第二半邊；以及
   根據該缺陷狀態，以及該第一數量與該第二數量間之一關係，決定該記憶體裝置是否通過測試。
6. 【第6項】

   如申請專利範圍第5項所述之測試方法，其中，
   如果該缺陷狀態小於或等於1位元，則決定該記憶體裝置通過測試；以及
   如果該缺陷狀態小於或等於1位元，且該第一數量不等於該第二數量，則決定該記憶體裝置通過測試，其中，該記憶體裝置的至少一缺陷對稱記憶體晶胞可被該記憶體裝置的一錯誤校正電路所修補。
7. 【第7項】

   如申請專利範圍第5項所述之測試方法，其中，
   如果該缺陷狀態大於2位元，則決定該記憶體裝置未能通過測試；以及
   如果該缺陷狀態大於2位元，且該第一數量等於該第二數量，則判斷該記憶體裝置的一錯誤校正電路有缺陷，使得該記憶體裝置未能通過測試。
8. 【第8項】

   如申請專利範圍第5項所述之測試方法，更包括：
   分群該些字元線為複數字元線群組；
   依序測試該些字元線群組並檢查各字元線群組之該個別缺陷狀態；
   如果有任一字元線群組未通過測試，則決定該記憶體裝置為未通過測試；以及
   如果該些字元線群組全部通過測試，則決定該記憶體裝置為通過測試。
9. 【第9項】

   如申請專利範圍第5項所述之測試方法，其中，於進行半頁讀取，
   於測試該些字元線之任一時，所有的該些位元線均被個別充電一次；
   位於該些位元線之一之上之該些對稱記憶體晶胞之一半被讀取與測試一第一半邊，另一半被讀取與測試一第二半邊；以及
   位於該些字元線之一上之該些對稱記憶體晶胞之一半被讀取與測試該第一半邊，另一半被讀取與測試該第二半邊。
10. 【第10項】

    如申請專利範圍第5項所述之測試方法，其中，
    該些對稱記憶體晶胞被分組為複數頁；
    於測試時，耦接至同一頁之該些位元線被同時充電以同時讀取與測試屬於同一頁之該些對稱記憶體晶胞；
    屬於同一頁之該些對稱記憶體晶胞之約一半被同時讀取與測試其第一半邊；以及
    屬於同一頁之該些對稱記憶體晶胞之約另一半被同時讀取與測試其第二半邊。