JP4439009B2 - 試験装置、試験方法、解析装置及びプログラム - Google Patents

Description

本発明は、試験装置、試験方法、解析装置及びプログラムに関する。特に本発明は、被試験メモリの不良の記憶セルの救済解を求める試験装置、試験方法、解析装置及びプログラムに関する。

図５は、半導体メモリの不良の記憶セルを予備セルに置換するための救済解（例えば、非特許文献１参照。）を求める従来の試験装置１００の構成を示す。
試験装置１００は、複数の試験信号供給部１２０と、複数の不良検出部１３０と、複数のフェイルメモリ１４０と、複数の解析部１５０とを備える。複数の試験信号供給部１２０は、対応する被試験メモリ１１０に試験信号を供給する。複数の不良検出部１３０は、試験信号に応じて読み出されたデータに基づき、被試験メモリ１１０の不良の記憶セルを特定する情報（フェイル情報）を検出し、検出したフェイル情報を対応するフェイルメモリ１４０に書き込む。フェイルメモリ１４０に書き込まれたフェイル情報は、対応する被試験メモリ１１０についての試験が完了すると、対応する解析部１５０に転送される。複数の解析部１５０は、転送されたフェイル情報に基づき、対応する被試験メモリ１１０について救済解を求める。複数の解析部１５０は、試験信号供給部１２０及び不良検出部１３０による試験と並行して、救済解を求める処理を行う。
Jin-Fu Li、他６名、" A Built-In Self-Repair Scheme for Semiconductor Memories with 2-D Redundancy " 、INTERNATONAL TEST CONFERENCE、INTERNATONAL TEST CONFERENCE 2003 PROCEEDINGS 、２００３年９月３０日、p.393-402

図６は、従来の試験装置１００によって、複数個のグループ毎に被試験メモリ１１０を試験した場合の処理時間を示す。
試験装置１００が救済解の解析に費やす時間は、被試験メモリ１１０の個体毎に異なる。従って、それぞれの解析部１５０は、複数の被試験メモリ１１０に対する解析を同時に開始しても、解析の終了時間は個々に異なる。さらに、その救済解の解法はＮＰ完全であるので、解析にどれだけの時間を要するかはその解析が終了するまで不明である。このため、並行して行われている試験信号供給部１２０及び不良検出部１３０による試験が終了しても、解析が終了しない解析部１５０が発生する場合もある。

ここで、解析部１５０による解析が終了しない場合、フェイルメモリ１４０に書き込まれたフェイル情報は解析部１５０に転送されないので、各不良検出部１３０は、次の被試験メモリ１１０に対する試験を開始することができない。従って、試験装置１００は、複数個のグループ毎に被試験メモリ１１０を試験している場合、そのグループ内に解析時間が長い被試験メモリ１１０が一つでもあると、次のグループの全てが試験できなくなる。この結果、次のグループの試験開始までの待ち時間Ｘが長くなり、試験装置１００は、スループットが低下する。

そこで本発明は、上記の課題を解決することのできる試験装置、試験方法、解析装置及びプログラムを提供することを目的とする。この目的は特許請求の範囲における独立項に記載の特徴の組み合わせにより達成される。また従属項は本発明の更なる有利な具体例を規定する。

上記課題を解決するために、本発明の第１の形態においては、複数の被試験メモリを試験する試験装置であって、それぞれの被試験メモリに対応してそれぞれ設けられ、対応する被試験メモリを試験するための試験信号を当該被試験メモリに供給する複数の試験信号供給部と、それぞれの被試験メモリに対応してそれぞれ設けられ、対応する被試験メモリから試験信号に応じて読み出されたデータが期待値と一致しない場合に当該被試験メモリの不良を検出する複数の不良検出部と、それぞれの被試験メモリに対応してそれぞれ設けられ、対応する被試験メモリ内の不良の記憶セルを当該被試験メモリが有するいずれかの予備セルに置換することにより当該被試験メモリの不良を救済するための救済解を求める複数の第１解析部と、複数の第１解析部が異なる複数の被試験メモリについて救済解の解析を開始することに応じて、救済解の解析を終えていない第１解析部から当該救済解の解析処理を引き継いで当該救済解を求める第２解析部とを備える試験装置を提供する。

複数の第１解析部は、複数の試験信号供給部および複数の不良検出部による第２の複数の被試験メモリの試験と並行して、既に試験された第１の複数の被試験メモリについて救済解を解析し、第２解析部は、複数の試験信号供給部および複数の不良検出部による第２の複数の被試験メモリの試験が終了したことに応じて、救済解の解析を終えていない第１解析部から当該救済解の解析処理を引き継ぎ、複数の第１解析部は、複数の試験信号供給部および複数の不良検出部による第２の複数の被試験メモリの試験が終了したことに応じて、第２の複数の被試験メモリについて救済解の解析を開始してよい。

第２解析部は、第２の複数の被試験メモリについて救済解の解析を終えていない第１解析部から当該救済解の解析処理を引き継ぐ場合において、第１解析部から引き継いだ、救済解の解析を終えていない第１の被試験メモリについての救済解の解析を中止し、当該第１の被試験メモリを救済不可と判定してよい。

複数の第１解析部は、複数の試験信号供給部および複数の不良検出部による第３の複数の被試験メモリの試験と並行して、既に試験された第２の複数の被試験メモリについて救済解を解析し、複数の試験信号供給部および複数の不良検出部による第３の複数の被試験メモリの試験が終了し、かつ、第２解析部による第１の複数の被試験メモリについての救済解の解析が終了していない場合に、複数の第１解析部は、第２解析部による救済解の解析が終了するまでの間、第２の複数の被試験メモリについての救済解の解析を継続してよい。

複数の第１解析部が異なる複数の被試験メモリについて救済解の解析を開始できるタイミングにおいて、第２解析部は、救済解の解析を終えていない第１解析部の数が予め定められたしきい値以下であることを条件として救済解の解析処理を引き継いでよい。

複数の第１解析部から２以上の被試験メモリについての救済解の解析処理を引き継いだ場合に、第２解析部は、不良の記憶セルがより少ない被試験メモリについての解析処理を、不良の記憶セルがより多い被試験メモリについての解析処理より先に実行してよい。

それぞれの不良検出部は、対応する被試験メモリから試験信号に応じて読み出されたデータが期待値と一致しない場合に、当該被試験メモリにおける不良の記憶セルを特定するフェイル情報を記憶し、それぞれの第１解析部は、フェイル情報に基づいて救済解を解析し、異なる複数の被試験メモリについて救済解の解析を開始できるタイミングにおいて救済解の解析を終えていない場合にフェイル情報を第２解析部へ送信し、第２解析部は、第１解析部から受信したフェイル情報に基づいて、当該フェイル情報に応じた救済解の解析を開始してよい。

第２解析部は、第１解析部から引き継いだ未処理の解析処理を有しないことを条件として、複数の第１解析部と並行して、少なくとも１つの第１解析部に割り当てられた解析処理の一部を実行してよい。

本発明の第２の形態においては、複数の被試験メモリを試験する試験方法であって、それぞれの被試験メモリに対応してそれぞれ設けられ、対応する被試験メモリを試験するための試験信号を当該被試験メモリに供給する複数の試験信号供給段階と、それぞれの被試験メモリに対応してそれぞれ設けられ、対応する被試験メモリから試験信号に応じて読み出されたデータが期待値と一致しない場合に当該被試験メモリの不良を検出する複数の不良検出段階と、それぞれの被試験メモリに対応してそれぞれ設けられ、対応する被試験メモリ内の不良の記憶セルを当該被試験メモリが有するいずれかの予備セルに置換することにより当該被試験メモリの不良を救済するための救済解を求める複数の第１解析段階と、複数の第１解析段階が異なる複数の被試験メモリについて救済解の解析を開始することに応じて、救済解の解析を終えていない第１解析段階から当該救済解の解析処理を引き継いで当該救済解を求める第２解析段階とを備える試験方法を提供する。

本発明の第３の形態においては、複数の被試験メモリを試験する試験装置のプログラムであって、試験装置を、それぞれの被試験メモリに対応してそれぞれ設けられ、対応する被試験メモリを試験するための試験信号を当該被試験メモリに供給する複数の試験信号供給部と、それぞれの被試験メモリに対応してそれぞれ設けられ、対応する被試験メモリから試験信号に応じて読み出されたデータが期待値と一致しない場合に当該被試験メモリの不良を検出する複数の不良検出部と、それぞれの被試験メモリに対応してそれぞれ設けられ、対応する被試験メモリ内の不良の記憶セルを当該被試験メモリが有するいずれかの予備セルに置換することにより当該被試験メモリの不良を救済するための救済解を求める複数の第１解析部と、複数の第１解析部が異なる複数の被試験メモリについて救済解の解析を開始することに応じて、救済解の解析を終えていない第１解析部から当該救済解の解析処理を引き継いで当該救済解を求める第２解析部として機能させるプログラムを提供する。

本発明の第４の形態においては、複数の被試験メモリを試験する試験装置の解析装置であって、試験装置は、それぞれの被試験メモリに対応してそれぞれ設けられ、対応する被試験メモリを試験するための試験信号を当該被試験メモリに供給する複数の試験信号供給部と、それぞれの被試験メモリに対応してそれぞれ設けられ、対応する被試験メモリから試験信号に応じて読み出されたデータが期待値と一致しない場合に当該被試験メモリの不良を検出する複数の不良検出部と、それぞれの被試験メモリに対応してそれぞれ設けられ、対応する被試験メモリ内の不良の記憶セルを当該被試験メモリが有するいずれかの予備セルに置換することにより当該被試験メモリの不良を救済するための救済解を求める複数の第１解析部とを備え、複数の第１解析部が異なる複数の被試験メモリについて救済解の解析を開始することに応じて、救済解の解析を終えていない第１解析部から当該救済解の解析処理を引き継いで当該救済解を求める解析装置を提供する。

本発明の第５の形態においては、複数の被試験メモリを試験する試験装置の解析装置のプログラムであって、試験装置は、それぞれの被試験メモリに対応してそれぞれ設けられ、対応する被試験メモリを試験するための試験信号を当該被試験メモリに供給する複数の試験信号供給部と、それぞれの被試験メモリに対応してそれぞれ設けられ、対応する被試験メモリから試験信号に応じて読み出されたデータが期待値と一致しない場合に当該被試験メモリの不良を検出する複数の不良検出部と、それぞれの被試験メモリに対応してそれぞれ設けられ、対応する被試験メモリ内の不良の記憶セルを当該被試験メモリが有するいずれかの予備セルに置換することにより当該被試験メモリの不良を救済するための救済解を求める複数の第１解析部とを備え、解析装置を、複数の第１解析部が異なる複数の被試験メモリについて救済解の解析を開始することに応じて、救済解の解析を終えていない第１解析部から当該救済解の解析処理を引き継いで当該救済解を求めるように機能させるプログラムを提供する。

なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではなく、これらの特徴群のサブコンビネーションもまた、発明となりうる。

本発明によれば、複数の被試験メモリを試験する試験装置、試験方法、解析装置及びプログラムであって、効率的に試験する試験装置、試験方法、解析装置及びプログラムを提供することができる。

以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではなく、また実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。

図１は、本実施形態に係る試験装置２０の構成を示す。試験装置２０は、複数の被試験メモリ１０−１〜１０−ｎ（ｎは２以上の自然数。以下、被試験メモリ１０と総称する。）を同時に試験する。そして、試験装置２０は、それらの試験結果に基づき、それぞれの被試験メモリ１０について、不良の記憶セルを予備セルに置換するための救済解を効率的に算出する。なお、試験装置２０において被試験メモリ１０は、デバイス単位でもよいし、半導体メモリのチップ内の記憶領域を分割したブロック単位でもよい。

試験装置２０は、複数の試験信号供給部２２−１〜２２−ｎと、複数の不良検出部２４−１〜２４−ｎと、複数のフェイルメモリ２６−１〜２６−ｎと、複数の第１解析部２８−１〜２８−ｎと、第２解析部３０とを備える。
複数の試験信号供給部２２−１〜２２−ｎ（以下、試験信号供給部２２と総称する。）は、それぞれの被試験メモリ１０に対応してそれぞれ設けられ、対応する被試験メモリ１０を試験するための試験信号を当該被試験メモリ１０に供給する。

複数の不良検出部２４−１〜２４−ｎ（以下、不良検出部２４と総称する。）は、それぞれの被試験メモリ１０に対応してそれぞれ設けられ、対応する被試験メモリ１０から前記試験信号に応じて読み出されたデータが期待値と一致しない場合に当該被試験メモリ１０の不良を検出する。具体的には、不良検出部２４は、被試験メモリ１０が有する多数の記憶セルのなかから、不良の記憶セルを検出する。不良検出部２４は、検出した不良の記憶セルを特定する情報（フェイル情報）を、対応するフェイルメモリ２６−１〜２６−ｎに書き込む。

複数のフェイルメモリ２６−１〜２６−ｎ（以下、フェイルメモリ２６と総称する。）は、それぞれの被試験メモリ１０に対応してそれぞれ設けられ、不良検出部２４により書き込まれた被試験メモリ１０のフェイル情報を記憶する。フェイルメモリ２６に書き込まれたフェイル情報は、対応する被試験メモリ１０についての試験が完了した後、対応する第１解析部２８−１〜２８−ｎに転送される。例えば、第１解析部２８−１〜２８−ｎがフェイルメモリ２６からデータを読み出すことにより、フェイル情報が転送される。

複数の第１解析部２８−１〜２８−ｎ（以下、第１解析部２８と総称する。）は、それぞれの被試験メモリ１０に対応してそれぞれ設けられる。第１解析部２８は、対応するフェイルメモリ２６に記憶されているフェイル情報が転送される。第１解析部２８は、転送されたフェイル情報を参照して、対応する被試験メモリ１０内の不良の記憶セルを当該被試験メモリ１０が有するいずれかの予備セルに置換することにより当該被試験メモリ１０の不良を救済するための救済解を求める。
第２解析部３０は、複数の第１解析部２８が次の異なる複数の被試験メモリ１０について救済解の解析を開始することに応じて、救済解の解析を終えていないいずれか一つ又は複数の第１解析部２８の当該救済解の処理を引き継いで、当該救済解を求める。

このような試験装置２０は、第１解析部２８及び第２解析部３０により求められた救済解を被試験メモリ１０内に設定することにより、対応する被試験メモリ１０に当該救済解をフィードバックする。救済解が設定されることにより、被試験メモリ１０は、不良の記憶セルに対してデータの書き込み又は読み出し等のアクセスがあった場合に、そのアクセス先を不良の記憶セルから予備セルに置き換えることができる。

図２は、試験装置２０の各部の処理タイミングを示す。
試験信号供給部２２及び不良検出部２４は、不良の記憶セルの検出のための試験を、複数の被試験メモリ１０の単位（例えば、ｎ個の被試験メモリ１０のグループ単位）で行う。具体的には、試験信号供給部２２及び不良検出部２４は、まず、最初の複数の被試験メモリ１０（例えば、第１グループ）に対する試験を行う（第１期間）。不良検出部２４は、最初の複数の被試験メモリ１０（例えば、第１グループ）に対する試験を行いながら、得られたフェイル情報（例えば第１グループのフェイル情報）を各フェイルメモリ２６に順次書き込んでいく。続いて、試験が完了すると、フェイルメモリ２６に書き込まれた第１のグループについてのフェイル情報が、対応する第１解析部２８に転送される。例えば、例えば第１のグループについての試験が完了すると、当該第１のグループについてのフェイル情報が第１解析部２８に転送される（第２期間の開始部分）。続いて、試験信号供給部２２及び不良検出部２４は、フェイル情報の転送が完了すると、次の被試験メモリ１０（例えば、第２グループ）に対して試験を行う（第２期間）。そして、以後、各試験信号供給部２２及び不良検出部２４は、フェイル情報の転送及び試験を繰り返し行う。

各第１解析部２８は、フェイルメモリ２６からフェイル情報が転送されると、対応する複数の被試験メモリ１０に対する救済解を算出する。例えば、第１解析部２８は、第１の期間で試験された第１グループの被試験メモリ１０についてのフェイル情報がフェイルメモリ２６から転送されると、第１グループの各被試験メモリ１０についての救済解を解析する（第２期間）。

このとき、試験信号供給部２２及び不良検出部２４と、第１解析部２８とは、それぞれ独立に動作をしており、被試験メモリ１０の異なるグループに対して並行して処理を行う。例えば、第２期間に示すように、第１解析部２８は、複数の試験信号供給部２２および複数の不良検出部２４による異なる複数の被試験メモリ１０（例えば第２グループ）の試験と並行して、既に試験信号供給部２２及び不良検出部２４により試験された複数の被試験メモリ１０（例えば第２グループの直前に試験した第１グループ）について救済解を解析する。

ここで、並行して行われている試験信号供給部２２及び不良検出部２４の試験が終了しても、解析が終了しない第１解析部２８が発生する場合がある（例えば、第２期間に示す第１グループの被試験メモリ１０の＃２を参照。）。このような場合、第２解析部３０は、複数の試験信号供給部２２および複数の不良検出部２４による複数の被試験メモリ１０（例えば、第２グループ）の試験が終了したことに応じて、救済解の解析を終えていない第１解析部２８から当該救済解の解析処理を引き継ぐ。例えば、第２解析部３０は、試験信号供給部２２及び不良検出部２４による試験の終了タイミング又は当該終了タイミングから所定の時間後に、解析処理を引き継ぐ。また、第２解析部３０は、もし複数の第１解析部２８が解析を終えていなければ、複数の解析処理を引き継いでよい（例えば、第３期間参照。）。

各第１解析部２８は、救済解の解析処理が第２解析部３０に引き継がれた場合、処理中の当該解析処理を打ち切る。そして、第１解析部２８は、複数の試験信号供給部２２および複数の不良検出部２４による複数の被試験メモリ１０（例えば、第２グループ）の試験が終了したことに応じて、当該複数の被試験メモリ１０（例えば、第２グループ）に対する救済解の解析を開始する。

以上のように、試験装置２０は、第１解析部２８による解析処理が所定の期間内に完了しなかった場合、第２解析部３０がその解析処理を引き継ぐ。このため、試験装置２０は、不良の記憶セルが少ない等により救済解を容易に求めることができる大多数の被試験メモリ１０に対しては第１解析部２８が一定期間毎に解析処理をし、救済解を容易に求めることができない少数の被試験メモリ１０に対しては第２解析部３０が別途独立に解析処理をするので、被試験メモリ１０の歩留を向上させることができ且つシステムのスループットを向上させることできる。

また、試験装置２０は、第２解析部３０については、それぞれの被試験メモリ１０に対応させて設ける必要はなく、その数を被試験メモリ１０の数よりも少なくできる。従って、第２解析部３０を、第１解析部２８と比較して高価ではあるが演算能力の高い情報処理装置等により実現し、システム全体として処理能力を向上させることができる。
また、第２解析部３０は、第１解析部２８とネットワークを介して接続された情報処理装置により実現することもできる。

また、第２解析部３０は、プログラムをコンピュータに対してインストールすることにより、実現することもできる。コンピュータにインストールされるプログラムは、記録媒体又はネットワークを介して利用者によって提供される。
コンピュータにインストールされ、コンピュータを第２解析部３０として機能させるプログラムは、複数の第１解析部２８が異なる複数の被試験メモリ１０について救済解の解析を開始することに応じて、救済解の解析を終えていない第１解析部２８から救済解の解析処理を引き継いで救済解を求めるモジュールを備える。このプログラム又はモジュールは、コンピュータ内部のプロセッサ等に働きかけて、当該コンピュータを、第２解析部３０として機能させる。

以上に示したプログラム又はモジュールは、外部の記憶媒体に格納されてもよい。記憶媒体としては、フレキシブルディスク、ＣＤ−ＲＯＭの他に、ＤＶＤ及びＣＤ等の光学記録媒体、ＭＯ等の光磁気記録媒体、テープ媒体、ＩＣカード等の半導体メモリ等を用いることができる。また、専用通信ネットワーク及びインターネット等に接続されたサーバシステムに設けたハードディスク又はＲＡＭ等の記憶装置を記録媒体として使用し、ネットワークを介してプログラムをコンピュータに提供してもよい。

また、第２解析部３０は、それぞれの第１解析部２８から解析処理を引き継ぐ場合、第１解析部２８が救済解の解析を終えていない場合にフェイル情報を送信し、第１解析部２８から受信したフェイル情報に基づいて、当該フェイル情報に応じた救済解の解析を開始する。このときに、それぞれの第１解析部２８は、それぞれの第１解析部２８が解析演算の途中であれば、処理中のデータも第２解析部３０へ送信してもよい。第２解析部３０は、その途中情報を利用して救済解を解析してもよい。これより、試験装置２０は、第２解析部３０の演算量を軽減することができる。

また、第２解析部３０は、第１解析部２８から引き継いだ未処理の解析処理を有しないことを条件として、複数の第１解析部２８と並行して、少なくとも１つの第１解析部２８に割り当てられた解析処理の一部を実行してもよい。すなわち、第２解析部３０は、解析していない場合には、第１解析部２８とともに解析処理を行ってもよい。これにより、試験装置２０は、第２解析部３０が有する演算リソースを有効に活用することができる。

また、第２解析部３０は、複数の被試験メモリ１０（例えば、第２グループ）に対する試験が終了したことに応じて、救済解の解析を終えていない第１解析部２８から当該救済解の解析処理を引き継ぐ場合、次の複数の被試験メモリ１０（例えば、第３グループ）に対する試験期間（例えば、第３期間）に、引き継いだ解析処理を行う。ここで、第２解析部３０は、例えばある所定の時刻までに、第１解析部２８から引き継いだ救済解の解析を終えていない場合には、その解析を中止し、当該被試験メモリ１０については救済不可と判定してもよい。第２解析部３０は、一例として、当該解析処理と並行して行われている試験が終了したタイミング（又は、そのタイミングから所定のマージンを経過したタイミング）で、引き継いだ救済解の解析を終えていない場合にはその解析を中止する。
試験装置２０は、このように第２解析部３０の演算が長期化する場合には、解析を中止して効率的に処理をすることができる。

図３は、第２解析部３０の解析処理時間が長いために、それに合わせて第１解析部２８の処理を継続する場合の各部の処理タイミングを示す。
第２解析部３０は、複数の被試験メモリ１０（例えば、第２グループ）に対する試験が終了したことに応じて、救済解の解析を終えていない第１解析部２８から当該救済解の解析処理を引き継ぐ場合、次の複数の被試験メモリ１０（例えば、第３グループ）に対する試験期間（例えば、第３期間）に、引き継いだ解析処理を並行して行う。また、第１解析部２８は、その期間（例えば、第３期間）において、既に試験された複数の被試験メモリ１０（例えば、第２グループ）についての救済解を解析する。

ここで、複数の第１解析部２８は、複数の被試験メモリ１０（例えば、第３グループ）の試験が終了し、かつ、第２解析部３０による複数の被試験メモリ１０（例えば、第１グループ）についての救済解の解析が終了していない場合に、第２解析部３０による救済解の解析が終了するまでの間、複数の被試験メモリ１０（例えば、第２グループ）についての救済解の解析を継続してよい。
試験装置２０は、このように第２解析部３０による解析の延長に伴い、第１解析部２８も併せて解析を延長することにより、第２解析部３０に処理が集中して待ち時間が長くなることを防ぎ、効率的に試験することができる。

図４は、各第１解析部２８の演算処理時間、及び、第２解析部３０の解析処理の順序を示す。
第２解析部３０は、複数の第１解析部２８が異なる複数の被試験メモリ１０について救済解の解析を開始できるタイミングにおいて、救済解の解析を終えていない第１解析部２８の数が予め定められたしきい値以下であることを条件として救済解の解析処理を引き継いでよい。第２解析部３０は、例えば、解析を終えていない解析処理を有していないタイミングであり、且つ、救済解の解析を終えていない第１解析部２８の数が被試験メモリ１０の試験期間中に第２解析部３０が処理できる数以下であることを条件として、救済解の解析処理を引き継いでもよい。

試験装置２０は、このように第２解析部３０への引継ぎタイミングを定めることによって、第２解析部３０による処理能力を超えない範囲で最も早い時刻に引継ぎすることができ、装置全体の処理速度を向上させることができる。
また、第２解析部３０は、複数の第１解析部２８から２以上の被試験メモリ１０についての救済解の解析処理を引き継いだ場合に、不良の記憶セルがより少ない被試験メモリ１０についての解析処理を、不良の記憶セルがより多い被試験メモリ１０についての解析処理より先に実行してよい。

試験装置２０は、このように解析順序を定めることにより、より演算が簡単である可能性が高い被試験メモリ１０から救済解を算出することができるので、救済解の演算が困難であるため救済が不可能であると判定する被試験メモリ１０を少なくすることができる。

以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。

本実施形態に係る試験装置２０の構成を示す。 試験装置２０の各部の処理タイミングを示す。 第２解析部３０の解析処理時間が長いために、それに合わせて第１解析部２８の処理を継続する場合の各部の処理タイミングを示す。 各第１解析部２８の演算処理時間、及び、第２解析部３０の解析処理の順序を示す。 従来の試験装置１００の構成を示す。 従来の試験装置１００によって、複数個のグループ毎に被試験メモリを試験した場合の処理時間を示す。

符号の説明

１０ 被試験メモリ
２０ 試験装置
２２ 試験信号供給部
２４ 不良検出部
２６ フェイルメモリ
２８ 第１解析部
３０ 第２解析部
１００ 従来の試験装置
１１０ 被試験メモリ
１２０ 試験信号供給部
１３０ 不良検出部
１４０ フェイルメモリ
１５０ 解析部

Claims (12)

1. 複数の被試験メモリを試験する試験装置であって、
   それぞれの前記被試験メモリに対応してそれぞれ設けられ、対応する前記被試験メモリを試験するための試験信号を当該被試験メモリに供給する複数の試験信号供給部と、
   それぞれの前記被試験メモリに対応してそれぞれ設けられ、対応する前記被試験メモリから前記試験信号に応じて読み出されたデータが期待値と一致しない場合に当該被試験メモリの不良を検出する複数の不良検出部と、
   それぞれの前記被試験メモリに対応してそれぞれ設けられ、対応する前記被試験メモリ内の不良の記憶セルを当該被試験メモリが有するいずれかの予備セルに置換することにより当該被試験メモリの不良を救済するための救済解を求める複数の第１解析部と、
   前記複数の第１解析部が異なる前記複数の被試験メモリについて前記救済解の解析を開始することに応じて、前記救済解の解析を終えていない前記第１解析部から当該救済解の解析処理を引き継いで当該救済解を求める第２解析部と
   を備える試験装置。
2. 前記複数の第１解析部は、前記複数の試験信号供給部および前記複数の不良検出部による第２の前記複数の被試験メモリの試験と並行して、既に試験された第１の前記複数の被試験メモリについて前記救済解を解析し、
   前記第２解析部は、前記複数の試験信号供給部および前記複数の不良検出部による第２の前記複数の被試験メモリの試験が終了したことに応じて、前記救済解の解析を終えていない前記第１解析部から当該救済解の解析処理を引き継ぎ、
   前記複数の第１解析部は、前記複数の試験信号供給部および前記複数の不良検出部による第２の前記複数の被試験メモリの試験が終了したことに応じて、第２の前記複数の被試験メモリについて前記救済解の解析を開始する
   請求項１に記載の試験装置。
3. 前記第２解析部は、第２の前記複数の被試験メモリについて前記救済解の解析を終えていない前記第１解析部から当該救済解の解析処理を引き継ぐ場合において、前記第１解析部から引き継いだ、前記救済解の解析を終えていない第１の前記被試験メモリについての前記救済解の解析を中止し、当該第１の被試験メモリを救済不可と判定する
   請求項２に記載の試験装置。
4. 前記複数の第１解析部は、
   前記複数の試験信号供給部および前記複数の不良検出部による第３の前記複数の被試験メモリの試験と並行して、既に試験された第２の前記複数の被試験メモリについて前記救済解を解析し、
   前記複数の試験信号供給部および前記複数の不良検出部による第３の前記複数の被試験メモリの試験が終了し、かつ、前記第２解析部による第１の前記複数の被試験メモリについての前記救済解の解析が終了していない場合に、前記複数の第１解析部は、前記第２解析部による前記救済解の解析が終了するまでの間、第２の前記複数の被試験メモリについての前記救済解の解析を継続する
   請求項２に記載の試験装置。
5. 前記複数の第１解析部が異なる前記複数の被試験メモリについて前記救済解の解析を開始できるタイミングにおいて、前記第２解析部は、前記救済解の解析を終えていない前記第１解析部の数が予め定められたしきい値以下であることを条件として前記救済解の解析処理を引き継ぐ
   請求項１に記載の試験装置。
6. 前記複数の第１解析部から２以上の前記被試験メモリについての前記救済解の解析処理を引き継いだ場合に、前記第２解析部は、不良の記憶セルがより少ない前記被試験メモリについての前記解析処理を、不良の記憶セルがより多い前記被試験メモリについての前記解析処理より先に実行する
   請求項１に記載の試験装置。
7. それぞれの前記不良検出部は、対応する前記被試験メモリから前記試験信号に応じて読み出されたデータが期待値と一致しない場合に、当該被試験メモリにおける不良の記憶セルを特定するフェイル情報を記憶し、
   それぞれの前記第１解析部は、前記フェイル情報に基づいて前記救済解を解析し、異なる前記複数の被試験メモリについて前記救済解の解析を開始できるタイミングにおいて前記救済解の解析を終えていない場合に前記フェイル情報を前記第２解析部へ送信し、
   前記第２解析部は、前記第１解析部から受信した前記フェイル情報に基づいて、当該フェイル情報に応じた前記救済解の解析を開始する
   請求項１に記載の試験装置。
8. 前記第２解析部は、前記第１解析部から引き継いだ未処理の前記解析処理を有しないことを条件として、前記複数の第１解析部と並行して、少なくとも１つの前記第１解析部に割り当てられた前記解析処理の一部を実行する
   請求項１に記載の試験装置。
9. 複数の被試験メモリを試験する試験方法であって、
   それぞれの前記被試験メモリに対応してそれぞれ設けられ、対応する前記被試験メモリを試験するための試験信号を当該被試験メモリに供給する複数の試験信号供給段階と、
   それぞれの前記被試験メモリに対応してそれぞれ設けられ、対応する前記被試験メモリから前記試験信号に応じて読み出されたデータが期待値と一致しない場合に当該被試験メモリの不良を検出する複数の不良検出段階と、
   それぞれの前記被試験メモリに対応してそれぞれ設けられ、対応する前記被試験メモリ内の不良の記憶セルを当該被試験メモリが有するいずれかの予備セルに置換することにより当該被試験メモリの不良を救済するための救済解を求める複数の第１解析段階と、
   前記複数の第１解析段階が異なる前記複数の被試験メモリについて前記救済解の解析を開始することに応じて、前記救済解の解析を終えていない前記第１解析段階から当該救済解の解析処理を引き継いで当該救済解を求める第２解析段階と
   を備える試験方法。
10. 複数の被試験メモリを試験する試験装置のプログラムであって、
    前記試験装置を、
    それぞれの前記被試験メモリに対応してそれぞれ設けられ、対応する前記被試験メモリを試験するための試験信号を当該被試験メモリに供給する複数の試験信号供給部と、
    それぞれの前記被試験メモリに対応してそれぞれ設けられ、対応する前記被試験メモリから前記試験信号に応じて読み出されたデータが期待値と一致しない場合に当該被試験メモリの不良を検出する複数の不良検出部と、
    それぞれの前記被試験メモリに対応してそれぞれ設けられ、対応する前記被試験メモリ内の不良の記憶セルを当該被試験メモリが有するいずれかの予備セルに置換することにより当該被試験メモリの不良を救済するための救済解を求める複数の第１解析部と、
    前記複数の第１解析部が異なる前記複数の被試験メモリについて前記救済解の解析を開始することに応じて、前記救済解の解析を終えていない前記第１解析部から当該救済解の解析処理を引き継いで当該救済解を求める第２解析部と
    して機能させるプログラム。
11. 複数の被試験メモリを試験する試験装置の解析装置であって、
    前記試験装置は、
    それぞれの前記被試験メモリに対応してそれぞれ設けられ、対応する前記被試験メモリを試験するための試験信号を当該被試験メモリに供給する複数の試験信号供給部と、
    それぞれの前記被試験メモリに対応してそれぞれ設けられ、対応する前記被試験メモリから前記試験信号に応じて読み出されたデータが期待値と一致しない場合に当該被試験メモリの不良を検出する複数の不良検出部と、
    それぞれの前記被試験メモリに対応してそれぞれ設けられ、対応する前記被試験メモリ内の不良の記憶セルを当該被試験メモリが有するいずれかの予備セルに置換することにより当該被試験メモリの不良を救済するための救済解を求める複数の第１解析部とを備え、
    前記複数の第１解析部が異なる前記複数の被試験メモリについて前記救済解の解析を開始することに応じて、前記救済解の解析を終えていない前記第１解析部から当該救済解の解析処理を引き継いで当該救済解を求める
    解析装置。
12. 複数の被試験メモリを試験する試験装置の解析装置のプログラムであって、
    前記試験装置は、
    それぞれの前記被試験メモリに対応してそれぞれ設けられ、対応する前記被試験メモリを試験するための試験信号を当該被試験メモリに供給する複数の試験信号供給部と、
    それぞれの前記被試験メモリに対応してそれぞれ設けられ、対応する前記被試験メモリから前記試験信号に応じて読み出されたデータが期待値と一致しない場合に当該被試験メモリの不良を検出する複数の不良検出部と、
    それぞれの前記被試験メモリに対応してそれぞれ設けられ、対応する前記被試験メモリ内の不良の記憶セルを当該被試験メモリが有するいずれかの予備セルに置換することにより当該被試験メモリの不良を救済するための救済解を求める複数の第１解析部とを備え、
    前記解析装置を、
    前記複数の第１解析部が異なる前記複数の被試験メモリについて前記救済解の解析を開始することに応じて、前記救済解の解析を終えていない前記第１解析部から当該救済解の解析処理を引き継いで当該救済解を求める
    ように機能させるプログラム。

Images