[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

TWI508086B - 用於記憶體電路測試引擎的同屬位址拌碼器 - Google Patents

用於記憶體電路測試引擎的同屬位址拌碼器 Download PDF

Info

Publication number
TWI508086B
TWI508086B TW101147162A TW101147162A TWI508086B TW I508086 B TWI508086 B TW I508086B TW 101147162 A TW101147162 A TW 101147162A TW 101147162 A TW101147162 A TW 101147162A TW I508086 B TWI508086 B TW I508086B
Authority
TW
Taiwan
Prior art keywords
memory
address
multiplexers
memory device
values
Prior art date
Application number
TW101147162A
Other languages
English (en)
Other versions
TW201333965A (zh
Inventor
Darshan Kobla
David Zimmerman
Vimal Natarajan
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of TW201333965A publication Critical patent/TW201333965A/zh
Application granted granted Critical
Publication of TWI508086B publication Critical patent/TWI508086B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/14—Protection against unauthorised use of memory or access to memory
    • G06F12/1408—Protection against unauthorised use of memory or access to memory by using cryptography
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G11C2029/1806—Address conversion or mapping, i.e. logical to physical address

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Tests Of Electronic Circuits (AREA)

Description

用於記憶體電路測試引擎的同屬位址拌碼器 發明領域
本發明的實施例大致上係有關於電子裝置的領域，更特別地，係有關於一種用於記憶體電路測試引擎的同屬位址拌碼器。
 發明背景
為了提供計算運作更密集的記憶體，涉及具有數個緊密地耦接之記憶體元件之記憶體裝置(其會被稱為3D堆疊式記憶體，或者堆疊式記憶體)的概念業已被研究發展。
一3D堆疊式記憶體可以包括DRAM(動態隨機存取記憶體)記憶體元件的耦接層或封裝體，它可以被稱為一記憶體堆疊(memory stack)。堆疊式記憶體可以被利用來提供大量的電腦記憶體於一單一裝置或封裝體內，而該裝置或封裝體也可以包括若干系統組件，像是記憶體控制器與CPU(中央處理單元)般。
隨著記憶體裝置在尺寸與複雜性上的提升，如此之裝置之既有效且效率高的測試是有增加的需求，其中， 測試包括該記憶體之每一實體位址的存取。
然而，在一堆疊式記憶體裝置之內的記憶體晶粒(memory dies)在設計上會是多樣化的，而特別是如此的記憶體在記憶體的邏輯實體定址(logical to physical addressing)上會是不同，藉此使得提供該記憶體裝置之完整測試的任務複雜。
依據本發明之一實施例，係特地提出一種記憶體裝置，包含：一包括一個或多個耦接之記憶體元件的記憶體堆疊；一內建自我測試電路，該內建自我測試電路包括一用於該等記憶體元件之邏輯位址至實體位址之對映的同屬可程式規劃位址拌碼器；及一個或多個用以保持該同屬可程式規劃位址拌碼器之程式規劃值的暫存器。
100‧‧‧記憶體邏輯
110‧‧‧記憶體控制器
120‧‧‧BIST電路測試引擎
130‧‧‧同屬位址拌碼器
132‧‧‧第一級位址重新對映
134‧‧‧第二級可程式規劃閘極-閘極查找表
136‧‧‧第三級旁路
138‧‧‧BIST架構暫存器
140‧‧‧邏輯位址
142‧‧‧實體位址
200‧‧‧DRAM
210‧‧‧邏輯列位址
220‧‧‧實體列位址
230‧‧‧邏輯行位址
240‧‧‧實體行位址
300‧‧‧同屬位址拌碼器
310‧‧‧第一級
312‧‧‧多工器
320‧‧‧第二級
322‧‧‧多工器
330‧‧‧第三級
332‧‧‧多工器
350‧‧‧BIST架構暫存器
400‧‧‧堆疊式記憶體裝置
410‧‧‧邏輯晶片
420‧‧‧DRAM晶粒層
500‧‧‧3D堆疊式記憶體裝置
505‧‧‧矽通孔
510‧‧‧邏輯晶片系統元件
512‧‧‧記憶體控制器
520‧‧‧記憶體堆疊
530‧‧‧第一記憶體晶粒層
540‧‧‧第二記憶體晶粒層
550‧‧‧第三記憶體晶粒層
560‧‧‧第四記憶體晶粒層
600‧‧‧計算裝置
605‧‧‧連接
610‧‧‧處理器
620‧‧‧音訊子系統
630‧‧‧顯示子系統
632‧‧‧顯示介面
640‧‧‧I/O控制器
650‧‧‧電源管理
660‧‧‧記憶體
662‧‧‧堆疊式記憶體裝置
664‧‧‧同屬位址拌碼器
670‧‧‧連線
672‧‧‧細胞連線
674‧‧‧無線連線
676‧‧‧天線
680‧‧‧週邊連接
682‧‧‧裝置
684‧‧‧裝置
700‧‧‧計算系統
705‧‧‧互連接
710‧‧‧處理器
712‧‧‧主記憶體
714‧‧‧堆疊式記憶體
715‧‧‧BIST同屬位址拌碼器
716‧‧‧唯讀記憶體
718‧‧‧非揮發性記憶體元件
730‧‧‧輸入裝置
740‧‧‧輸出顯示器
745‧‧‧傳輸器或接收器
750‧‧‧埠
755‧‧‧天線
760‧‧‧電源裝置
本發明的實施例是舉例說明而已，並不是作為本發明的限制，在該等附圖的圖式中，相同的標號是用來標示相同的元件。
圖1描繪一堆疊式記憶體裝置之邏輯的實施例；圖2是為在一記憶體裝置之實施例中之一DRAM的圖示；圖3是為一堆疊式記憶體裝置之generic address scrambler之實施例的圖示；圖4是為一堆疊式記憶體裝置之實施例的圖示；圖5描繪一準備作記憶體測試之3D堆疊式記憶 體的實施例；圖6是為一描繪一包括一堆疊式記憶體裝置之行動計算裝置之實施例的方塊圖；及圖7描繪一包括堆疊式記憶體之計算系統的實施例。
 較佳實施例之詳細說明
本發明的實施例大致上係指向於一種用於電路測試引擎的同屬位址拌碼器。
如於此中所使用："3D堆疊式記憶體"(其中3D表示三維)或"堆疊式記憶體"表示一包括複數個耦接記憶體層、記憶體封裝體、或其他記憶體元件的計算機記憶體。該記憶體可以是垂直地堆疊或者水平地(像是並列地)堆疊，或者其他包含耦接在一起的記憶體元件。特別地，一堆疊式記憶體DRAM裝置或者系統可以包括一具有數個DRAM層的記憶體裝置。一堆疊式記憶體裝置也可以包括系統元件在該裝置內，像是一CPU(中央處理單元)、一記憶體控制器、以及其他相關系統元件般。該系統層可以包括一邏輯晶片或者一系統晶片(SoC)。一堆疊式記憶體裝置可以包括用於提供在晶粒層之間之互相連連的矽通孔(TSVs)。在一些實施例中，該邏輯晶片可以是一應用處理器或者圖形處理單元(GPU)。
一堆疊式記憶體裝置包括在一封裝體內的記憶體元件和一系統元件。例如，一記憶體裝置可以包括一具 有與一邏輯晶片或元件，像是系統晶片(SoC)般，耦接之DRAM晶圓之記憶體堆疊的WideIO DRAM標準裝置，利用矽通孔(TSV)製程在同一封裝體內的晶圓。TSV與WideIO DRAM(以及未來的標準)的結合會提供裝置製作所需面積的節省、平台電力的節省、以及系統性能的提升。
然而，該等堆疊式記憶體裝置組裝製程與TSV製程可能會潛在地引入缺陷，而因此需要嚴密的DRAM測試。該BIST(內建自我測試(Built in self test))電路測試引擎是用來測試記憶體/陣列(Memories/Arrays)。要有效地測試記憶體，被程式規劃在該BIST引擎的演算法應存取實體記憶體位址，其中，堆疊式記憶體裝置可能使用來自不同製造商之具有不同定址方式之不同類型的記憶體晶片。
在一些實施例中，一堆疊式記憶體裝置的BIST電路測試引擎包括一提供用於該記憶體裝置之測試之L2P(邏輯對實體)位址對映的同屬可程式規劃位址拌碼器。在一些實施例中，該電路測試引擎可以提供：
(1)複數個不同對映方案的支援，像是使用不同L2P對映方案之利用TSV技術的DRAM供應商般。複數個不同供應商可以被選擇來滿足高容量產品的供應與需求。
(2)透過同屬位址拌碼器，複數個不同產品的支援，包括手持式與平板式裝置以及較大的計算系統與伺服器。
(3)在沒有針對不同記憶體要求硬體或設計改變之下的運作。在一些實施例中，該位址不規則性是可程式 規劃而且該BIST引擎是獨立地處理。
(4)致使在演算法中的實體定址能夠提供改進的缺陷偵測，而因此允許記憶體裝置的較佳製造良率。
就記憶體的有效測試而言，程式規劃在該BIST引擎內的演算法應存取該實體記憶體位址。然而，一邏輯對實體位址(L2P)關係不是典型地具有一對一的對映而且是由一加擾涵數所管理。該位址加擾涵數在實施上能夠從該等位址位元之一簡單導線連接重新對映來改變或者能夠涉及組合式閘極。
在一些實施例中，與習知裝置相比，一同屬位址拌碼器包括可程式規劃閘極俾在記憶體測試上提供彈性操作。在一些實施例中，一同屬位址拌碼器包括至少三個使用多工器的級。
在一些實施例中，一同屬位址拌碼器的第一級相當於位址重新對映，其中，每一位址位元是個別地重新對映到一對應的實體位址位元。在一些實施例中，該同屬位址拌碼器的第二級是為一可程式規劃閘極，多工器輸入端是與該邏輯閘的閘極查找表耦合而多工器控制是耦合至該第一級的輸出端。在一些實施例中，該同屬位址拌碼器的第三級包括一多工器俾可選擇地旁通(bypass)該第二級。在一些實施例中，該第一與第三級的多工器控制與該閘極查找表(第二級)是為一可程式規劃暫存器的一部份。
一包括一同屬位址拌碼器的BIST引擎可以被用來在一堆疊式記憶體裝置的製造與運作期間於不同時間提 供測試。在一些實施例中，一具有一同屬位址拌碼器的BIST引擎可以由製造商使用來篩選缺陷部份。在一些實施例中，當致使OS(作業系統)開機時，該BIST引擎可以被用來支援電力啟動自我測試(POST)來偵測可靠性-相關故障。在一些實施例中，該同屬位址拌碼器可以被用來在除錯(debug)期間致能BIST光柵(診斷)特徵以準確地標出確實的故障位置。
在一些實施例中，一記憶體裝置包括一具有一個或多個耦接記憶體元件的記憶體堆疊、一包括一用於該等記憶體元件之邏輯位址對實體位址之對映之同屬可程式規劃位址拌碼器的內建自我測試電路、及一個或多個保持該同屬可程式規劃位址拌碼器之程式規劃值的暫存器。
圖1描繪一堆疊式記憶體裝置之邏輯的實施例。在一些實施例中，一堆疊式記憶體裝置(像是如一WideIO記憶體裝置的SoC晶片般)的記憶體邏輯100包括一用於該記憶體堆疊之控制的記憶體控制器110和一用於該記憶體之測試的BIST電路測試引擎120。在該記憶體的測試中，是有需要定址每一記憶體的實體位址，其中，該記憶體定址會端視被包括在一堆疊式記憶體裝置內之特定的記憶體晶粒來改變。在一些實施例中，該記憶體邏輯100的BIST電路測試引擎120包括一用於邏輯記憶體位址140對實體記憶體位址142之對映的同時可程式規劃位址拌碼器130。
在一些實施例中，該同屬位址拌碼器130包括至少三個級，該等級包括一個提供位址重新對映的第一級 132，其中，每一位址位元是個別地重新對映到一對應的實體位址位元；一個包括一可程式規劃邏輯閘的第二級134，像是利用一閘查找表來提供閘特性般；及一個提供選擇地旁通該第二級134的第三級136。在一些實施例中，該第一級132與該第三級136的控制以及該第二級134的閘查找表是設置在一可程式規劃暫存器內(其可以是為該位址拌碼器的一部份或者可以是一獨立暫存器)，像是BIST結構暫存器138般。
圖2是為在一記憶體裝置之實施例內之一DRAM的圖示。在這圖示中，一DRAM 200包括邏輯列位址X0-X6(210)與行位址Y0-Y6(230)，而如此的位址是被對映到實體列位址(220)和行位址(240)。然而，這僅是一個範例，其他的DRAM可以利用非常不同的記憶體對映。在一些實施例中，DRAM 200是為一像是在圖1中所示之利用該同屬位址拌碼器130般之提供同屬位址加擾之記憶體裝置的一部份，俾可允許在DRAM 200之設計上的變化。
圖3是為一堆疊式記憶體裝置之同屬位址拌碼器之實施例的圖示。在這圖示中，在圖3中所示之同屬位址拌碼器300的特定位址加擾履行是為設置在圖2中之DRAM 200之列位址座標(X)的定址。在一些實施例中，一第一級310包括一組用於址址重新對映的多工器312。在這圖示中，依據該等多工器選擇L0,L1,&L2，來自該第一多工器的C0可以被對映到來自X0至X6的任何位元。例如，就C0要被對映到X3而言，該等多工器選擇L0,L1,L2=011。位址重新 對映不是被要求於全部特定位址對映結構，而且，如果不是被要求的話，那麼輸出位址是可以被設定成與輸入相同(例如，C0=X0,C1=X1，等等)。
在一些實施例中，一第二級320包括一組可程式規劃作為利用一對相鄰之位址運作之真值表查找之邏輯元件的多工器322。G0、G1、G2、與G3對應於一特定邏輯閘之真值表的輸出。例如，如果該邏輯閘是為一AND閘的話，那麼G0=0、G1=0、G2=0、&G3=1。為了簡潔起見，就這例子而言是假設所有相鄰的位址是使用由在該BIST架構暫存器內之G0、G1、G2、與G3所界定的查找閘。然而，實施例不受限為這例子，而且不同的查找值(以及因此不同的邏輯閘)會被提供給每一對相鄰的位址。
在一些實施例中，一第三級330包括第三組多工器332，假使該第二級不被要求，其可以被用來繞過(bypass)該可程式規劃查找閘(第二級322)。
在一些實施例中，該第一與第三級的多工器控制以及該第二級的閘查找(G0,G1,G2，和G3)是為該記憶體裝置之BIST架構暫存器350的一部份。然而，實施例未被限制為這例子，而且該多工器與查找資料可以被儲存於該記憶體裝置的一個或多個其他暫存器內。
圖4是為一堆疊式記憶體裝置之實施例的例證。在一些實施例中，一堆疊式記憶體裝置400(像是一WideIO記憶體裝置般)包括一記憶體堆疊，該記憶體堆疊包括一個以上與一邏輯晶片410緊密耦接的DRAM晶粒層420，其可 以是一SoC或其他系統元件。在一些實施例中，該邏輯晶片410可以包括一BIST測試引擎，其中，該測試引擎包括一用於邏輯位址至實體位址之對映的同屬可程式規劃位址拌碼器。
圖5描繪一供記憶體測試用之3D堆疊式記憶體的實施例。在這例證中，一3D堆疊式記憶體裝置500，也被稱為記憶體堆疊，包括一與一個或多個DRAM記憶體晶粒層520耦接的邏輯晶片系統元件510，其中，該等記憶體晶粒層可以包括一個或多個薄片(slices)或部份，而且可以具有一個或多個不同的通道。每一晶粒層可以包括一滿足熱問題的溫度補償自我-恢復(TCSR)電路，其中，該TCSR與一模式暫存器(MR)可以是該裝置之管理邏輯的一部份，而且其中，該MC可以包括用於由該TCSR所作用之恢復速率之調整的熱偏移位元。該等晶粒層與該系統元件可以是熱耦合在一起。在一些實施例中，該邏輯晶片510可以是一系統晶片(SoC)或者其他類似的元件。這圖示與後面之圖示的元件是作為例證，而且不是按比例繪製。
雖然圖5描繪該邏輯晶片510是耦接在一個或多個記憶體晶粒層520的記憶體堆疊下面，實施例不被限制為這樣的配置。例如，在一些實施例中，一系統元件510可以被定位相鄰於該記憶體堆疊520，而因此能夠以並列配置的方式來與記憶體堆疊520耦接。
在這例證中，該等DRAM記憶體晶粒層包括四個記憶體晶粒層，這些層是為一第一記憶體晶粒層530、一第 二記憶體晶粒層540、一第三記憶體晶粒層550、和一第四記憶體晶粒層560。然而，實施例未被限制為在記憶體堆疊510內之任何數目的記憶體晶粒層，而且可以包括更多或更少數目的記憶體晶粒層。在其他元件當中，該系統元件510可以包括一供記憶體堆疊520用的記憶體控制器512。在一些實施例中，每一記憶體晶粒層(最上面或最外面的記憶體晶粒層除外，像是在這圖示中的第四記憶體晶粒層560般)包括數個提供貫穿記憶體晶粒層之矽基體之路徑的矽通孔(TSVs)505。
圖6是為描繪一包括一堆疊式記憶體裝置之行動計算裝置之實施例的方塊圖。計算裝置600相當於一包括一像是膝上型或筆記型電腦、小筆電、平板電腦(包括一具有觸控螢幕但沒有分離之鍵盤的裝置；一同時具有觸控螢幕與鍵盤的裝置；一具有快速起動，稱為”即時開啟”運作的裝置；及一通常在運作時連接到網路，稱為”一直連網”的裝置)、一行動電話或智慧型電話、一具備無線功能的電子閱讀器(wireless-enabled e-reader)、或其他無線行動裝置般之行動計算裝置的計算裝置。將會了解的是，某些組件是被大致顯示，而且並非如此之裝置的全部組件被顯示在裝置600內。該等組件可以是由一個或多個匯流排或其他連線605連接。
裝置600包括處理器610，其執行裝置600的主要處理運作。處理器610可以包括一個或多個實體裝置，像是微處理器、應用處理器、微控制器、可程式規劃邏輯裝置、 或其他處理裝置般。由處理器610所執行的該等處理運作包括一有應用程式、裝置功能、或兩者在它上面被執行之運作平台或運作系統的執行。該等處理運作包括關於用人類使用者或用其他裝置之I/O(輸入/輸出)的運作、關於電源管理的運作、或關於把裝置600連接至另一裝置的運作。該等處理運作也可以包括與音訊I/O、顯示I/O、或兩者相關的運作。
在一實施例中，裝置600包括音訊子系統620，其代表與提供該計算裝置音頻功能有關的硬體(像是音頻硬體與音頻電路般)與軟體(像是驅動器與編解碼器般)。音頻功能可以包括揚聲器、耳機、或兩者，像是音頻輸出般，以及麥克風輸入。該等功能用的裝置可以被整合到裝置600，或者被連接到裝置600。在一實施例中，使用者藉由提供由處理器610所接收與處理的音頻命令來與裝置600互動。
顯示子系統630代表提供使用者一具有視覺、觸覺、或兩者元素之顯示俾可與該計算裝置互動的硬體(像是顯示裝置般)與軟體(像是驅動器般)組件。顯示子系統630包括顯示介面632，其包括被用來提供一顯示給使用者的特定螢幕或硬體裝置。在一實施例中，顯示介面632包括獨立於處理器610的邏輯俾可執行至少一些關於顯示的處理。在一實施例中，顯示子系統630包括一同時供應使用者輸出與輸入的觸控螢幕。
I/O控制器640代表關於與使用者互動的硬體裝 置與軟體組件。I/O控制器640可以運作來管理是為音頻子系統620、顯示子系統630、或該兩者之部份的硬體。此外，I/O控制器640描繪一供連接至裝置600之讓使用者透過它們能夠與該裝置互動之額外之裝置用的連接點。例如，能夠附接至裝置600的裝置可以包括麥克風裝置、揚聲器或立體聲系統、視頻系統或其他顯示裝置、鍵盤或鍵墊裝置、或其他與特殊應用一起使用的I/O裝置，像是讀卡機或其他裝置般。
如上所述，I/O控制器640可以與音頻子系統620、或顯示子系統630、或兩個如此的子系統互動。例如，透過麥克風或其他音頻裝置的輸入能夠提供一個或多個應用程式或裝置600之功能的輸入或命令。此外，代替或除了顯示輸出之外，音頻輸出是能夠被提供。在另一範例中，如果顯示子系統包括一觸控螢幕的話，該顯示裝置也作用如一輸入裝置，其能夠至少部份地由I/O控制器640管理。在裝置600上也能夠有額外的按鈕或開關來提供由I/O控制器640所管理的I/O功能。
在一實施例中，I/O控制器640管理像是加速度計、攝影機、光線感應器或其他環境感應器、或其他能夠被包括在裝置600內之硬體般的裝置。該輸入可以是直接使用者互動的部份，以及提供環境輸入到該裝置以影響其之運作(像是噪聲過濾、因亮度偵測而調整顯示、為攝影機應用閃光燈、或其他特徵般)。
在一實施例中，裝置600包括管理電池電力使 用、電池之充電、與關於省電運作之特徵的電源管理650。
在一些實施例中，記憶體子系統660包括用於儲存資訊在裝置600內的記憶體裝置。該處理器610可以讀取與寫入資料到該記憶體子系統660的元件。記憶體能夠包括非揮發性(具有即使供應記憶體裝置的電力被中斷也不改變的狀態)、揮發性(具有如果供應記憶體裝置的電力被中斷是不確定的狀態)記憶體裝置、或兩種如此的記憶體。記憶體660能夠儲存應用程式資料、使用者資料、音樂、照片、文件、或其他資料，以及關於應用程式之執行與裝置600之功能的裝置資料(不管是長期或暫時)。
在一些實施例中，該記憶體子系統660可以包括一包括一個以上之記憶體晶粒層之記憶體堆疊的堆疊式記憶體裝置662，其中，該堆疊式記憶體裝置662包括一具有一用於處理DRAM記憶體之邏輯對實體位址對映之同屬位址拌碼器664的BIST測試引擎。
連線670包括硬體裝置(例如，無線通訊、有線通訊、或兩者用的通訊硬體與連接器)及軟體組件(例如，驅動器、協定堆(protocol stacks))俾致使裝置600能夠與外部裝置通訊。該裝置可以是獨立的裝置，像是其他計算裝置、無線存取點或基地台般，以及像是耳機、印表機、或其他裝置般的週邊設備。
連線670可以包括複數個不同類型的連線。概括地說，裝置600被描繪具有細胞連線672與無線連線674。細胞連線672通常是指由無線載具提供的細胞網路連線，像是 經由4G/LTE(Long Term Evolution)、GSM(行動通訊用全球系統)或變種或衍生物、CDMA(分碼複數存取)或變種或衍生物、TDM(分時多工)或變種或衍生物、或其他細胞服務標準。無線連線674是指非細胞的無線連線，而且能夠包括個人區域網路(像是藍芽般)、局部區域網路(像是Wi-Fi般)、寬廣區域網路(像是WiMax般)、及其他無線通訊。連線可以包括一個或多個全方向或定向天線676。
週邊連接680包括硬體介面與連接器，以及軟體組件(例如，驅動器、協議堆)俾可達成週邊連接。將會了解的是，裝置600能夠同時為一連接至其他計算裝置的週邊裝置("至"682)，以及具有連接到它的週邊裝置("來自"684)。裝置600通常會包括一"對接(docking)"連接器俾可為了像是管理(像是下載、上載、改變、或同步化)在裝置600上之內容之目的而連接至其他計算裝置。此外，一對接連接器能夠允許裝置600連接到某些允許裝置600控制內容輸出，例如，至視聽或其他系統的週邊設備。
除了一專屬對接連接器(proprietary docking connector)或其他專屬連接硬體之外，裝置600能夠經由一般或標準導向(standards-based)連接器來完成週邊連接680。一般類型可以包括一通用序列匯流排(USB)連接器(其可以包括任何數目不同的硬體介面)、包括微型顯示埠(MDP)的顯示埠、高解析度多媒體介面(HDMI)、火線(Firewire)、或其他類型。
圖7描繪一包括堆疊式記憶體之計算系統的實施 例。該計算系統可以包括一電腦、伺服器、遊戲機(game console)、或其他計算裝置。在這描繪中，某些不是與本說明有密切關係之標準和眾所周知的組件是未被顯示。根據一些實施例，該計算系統700包含一用於資料傳輸的互連接(interconnect)或橫桿(crossbar)705或其他通訊裝置。該計算系統700可以包括一用於處理資訊之像是一個或多個與該互連接705耦接之處理器710般的處理裝置。該等處理器710可以包含一個或多個實體處理器以及一個或多個邏輯處理器。為了簡潔起見，該互連接705被描繪如一單一互連接，卻是可以代表複數個不同的互連或匯流排而且至如此之互連的組件連接是可以改變。在圖7中所示的該互連接705是為一抽象概念，其代表由適當之橋(bridges)、適配器(adapters)、或控制器所連接之任何一個或多個獨立的實體匯流排、點-對-點連接、或兩者。
在一些實施例中，該計算系統700更包含一隨機存取記憶體(RAM)或其他動態儲存裝置或元件作為一用於儲存資訊與要由處理器710所執行之指令的主記憶體712。RAM記憶體包括動態隨機存取記憶體(DRAM)，其需要記憶體內容的更新，及靜態隨機存取記憶體(SRAM)，其不需要更新內容，但卻是成本增加。在一些實施例中，主記憶體可以包括應用程式的主動儲存，包含一用於在網路上由計算系統之使用者瀏覽活動的瀏覽器應用程式。DRAM記憶體可以包括同步動態隨機存取記憶體(SDRAM)，其包括一控制訊號的時脈訊號，及延伸資料輸出動態隨機存取記 憶體(EDO DRAM)。在一些實施例中，系統的記憶體可以包括某些暫存器或其他特殊用途記憶體。
在一些實施例中，該主記憶體712包括該主記憶體712包括堆疊式記憶體714，其中，該堆疊式記憶體包括一具有一同屬位址拌碼器的BIST測試引擎。
該計算系統700也可以包含用於儲存靜態資訊與處理器710之指令的一唯讀記憶體(ROM)716或其他靜態儲存裝置。該計算系統700可以包括供某些元件之儲存用之一個或多個非揮發性記憶體元件718。
在一些實施例中，該計算系統700包括一個或多個輸入裝置730，其中，該等輸入裝置包括一鍵盤、滑鼠、觸控墊、語音命令識別、手勢識別(gesture recognition)、或其他用於提供一輸入至一計算系統的裝置。
該計算系統700也可以經由互連705來耦接到一輸出顯示器740。在一些實施例中，該顯示器740可以包括用於顯示資訊或內容給使用者的一液晶顯示器(LCD)或任何其他顯示器。在一些環境中，該顯示器740可以包括一觸控螢幕，其也被利用至少作為一輸入裝置的一部份。在一些環境中，該顯示器740可以是或者可以包括一用於提供音頻資訊的音頻裝置，像是一揚聲器般。
一個或多個傳輸器或接收器745也可以是耦接至該互連705。在一些實施例中，該計算系統700可以包括一個或多個用於資料之接收或傳輸的埠750。該計算系統700更可以包括一個或多個定向或全方向天線755以便經由無 線電訊號接收資料。
該計算系統700也可以包含一電源裝置或系統760，其可以包含一電源供應器、一電池、一太陽電池、一燃料電池、或用於提供或產生電力的其他系統或裝置。由該電力裝置或系統760所提供的電力可以依需求被分配到該計算系統700的元件。
在以上的說明中，為了說明目的，很多具體細節被陳述俾可提供本發明的貫徹了解。然而，對於熟知此項技術的人仕而言很顯而易知的是，本發明在沒有這些具體細節中之一些之下是可以被實施的。在其他情況中，眾所周知的結構及裝置是以方塊圖形式顯示。在所描繪的組件之間是會有中間結構。於此中所描述或描繪的組件可以具有未被描繪或描述之額外的輸入或輸出。
不同的實施例可以包括不同的處理。這些處理可以由硬體組件執行或者可以是被收錄在電腦程式或可機器執行指令內，其可以被用來致使被程式規劃有該等指令的一般用途或特殊用途處理器或者邏輯電路執行該等處理。或者，該等處理可以由硬體與軟體的組合來執行。
本發明各種實施例之部份可藉電腦程式產品之形式所提供，其可包含具有電腦程式指令儲存於其上之電腦可讀媒體(computer-readable medium)，可用於對電腦(或其它電子裝置)進行編程以執行本發明之程序。該電腦可讀媒體可以包括，但不限於，軟碟、光碟、光碟機(compact disk read-only memory,CD-ROMs)、及磁光碟片、唯讀記憶體 (read-only memory,ROMs)、隨機存取記憶體(randon access memory,RAMs)、可消除程式化唯讀記憶體(erasable programmable read-only memory,EPROMs)、電子式可消除程式化唯讀記憶體(electrically-erasable programmable read-only memory,EEPROMs)、磁卡或光學卡(optical cards)、快閃記憶體、或其它類型之適於儲存電子指令的電腦可讀媒體。再者，實施例亦可被下載作為電腦程式產品，其中，該程式可由一遠端電腦傳送至一請求電腦。
許多方法係以其最基本型態作描述，但在沒有離開本發明的基本範疇之下，處理是可被加入或從該等方法中之任一者刪減，且資訊是可被加入或從所描述之訊息中之任一者刪減。對於熟悉本領域之技藝者來說會是顯而易知的是很多進一步的修改與調整能夠被完成。該等特定實施例係用以說明本發明而非用以限定本發明。本發明之實施例的範疇係應由下列專利申請範圍而非由上述特定實施例加以判定。
假使文中提及元件「A」係耦合至元件「B」或與元件「B」耦合，元件「A」可為直接耦合至元件「B」或是透過如元件「C」等部件間接耦合至元件「B」。當說明書或申請範圍中陳述一構件、特徵、結構、程序或特性A「造成了」一構件、特徵、結構、程序或特性B，其係表示「A」至少為「B」之部分成因，但亦可能係含有一個以上之其它構件、特徵、結構、程序、或是特性等一起造成「B」。假使說明書中提及「可」、「可能」、「也許」包含一構件、 特徵、結構、程序或特性等，則表示不一定需要包含此特定之構件、特徵、結構、程序或特性。假使說明書或申請範圍中提及「一」或「一個」元件時，其並非真的意謂所描述之元件僅有一個。
一實施例係為本發明之實施方式或範例。說明書中所提及之「一實施例」、「一個實施例」、「若干實施例」、或「其它實施例」係指所述中與實施例有關聯之特徵、結構或特性係涵蓋於至少若干實施例中，而非涵蓋於所有的實施例。文中所出現各種之「一實施例」、「一個實施例」、或「若干實施例」等用詞所指者並不一定為相同的實施例。應理解的是在本發明之範例實施例的前面描述中，為了簡化揭露之內容並協助瞭解本發明中多種不同的發明觀點，在某些情況中，其係將本發明之許多特徵齊集於一單一實施例、圖示或其描述中。然而，此種揭露方式並非影射所請求之發明需具有比每一請求項中所描述更多之技術特徵。確切而言，如下列請求項所反映，本發明之特徵係處於上述所揭露各單一實施例之所有技術特徵之中。因此，該等申請專利範圍是特此明確地被併入至這說明中，其每一請求項均作為本發明之獨立實施例。
100‧‧‧記憶體邏輯
110‧‧‧記憶體控制器
120‧‧‧BIST電路測試引擎
130‧‧‧同屬位址拌碼器
132‧‧‧第一級位址重新對映
134‧‧‧第二級可程式規劃閘極-閘極查找表
136‧‧‧第三級旁通
138‧‧‧BIST架構暫存器
140‧‧‧邏輯位址
142‧‧‧實體位址

Claims (23)

  1. 一種記憶體裝置，包含：一包括一個或多個耦接之記憶體元件的記憶體堆疊；一內建自我測試電路，該內建自我測試電路包括一用於該等記憶體元件之邏輯位址至實體位址之對映的同屬可程式規劃位址拌碼器；及一個或多個用以保持該同屬可程式規劃位址拌碼器之程式規劃值的暫存器。
  2. 如申請專利範圍第1項所述之記憶體裝置，其中，該一個或多個暫存器是要保持用以程式規劃對於一特定記憶體元件之該同屬可程式規劃位址拌碼器的值。
  3. 如申請專利範圍第1項所述之記憶體裝置，其中，該同屬可程式規劃位址拌碼器包括數個級。
  4. 如申請專利範圍第3項所述之記憶體裝置，其中，該數個級中的一第一級包括接收一邏輯位址的第一數個多工器，該第一級重新對映該邏輯位址的數個元件來產生一第一數個值。
  5. 如申請專利範圍第4項所述之記憶體裝置，其中，該一個或多個暫存器包括作為該第一組多工器之選擇值的一第一組程式規劃值。
  6. 如申請專利範圍第4項所述之記憶體裝置，其中，該數個級中的一第二級包括接收該第一數個值之值的第二 數個多工器，該第二組多工器將被程式規劃來執行邏輯閘的功能。
  7. 如申請專利範圍第6項所述之記憶體裝置，其中，該暫存器包括數個供該第二數個多工器中之每一者用的查找值。
  8. 如申請專利範圍第6項所述之記憶體裝置，其中，該數個級中的一第三級包括一第三組多工器，該第二組多工器中之每一者是可切換來繞過該第二數個多工器的運作。
  9. 一種用於記憶體裝置的邏輯元件，包含：對於該記憶體裝置之一記憶體堆疊的一記憶體控制器；一內建自我測試電路，該內建自我測試電路包括用於該記憶體堆疊之邏輯位址至實體位址之對映的一同屬可程式規劃位址拌碼器；及一用以保持該同屬可程式規劃位址拌碼器之程式規劃值的架構暫存器。
  10. 如申請專利範圍第9項所述之邏輯元件，其中，該同屬可程式規劃位址拌碼器包括數個級。
  11. 如申請專利範圍第10項所述之邏輯元件，其中，該數個級中的一第一級包括接收一邏輯位址的第一數個多工器，該第一級重新對映該邏輯位址的數個元件來產生一第一數個值。
  12. 如申請專利範圍第11項所述之邏輯元件，其中，該數個級中的一第二級包括接收該第一數個值之值的第二數 個多工器，該第二組多工器將被程式規劃來執行邏輯閘的功能。
  13. 如申請專利範圍第12項所述之邏輯元件，其中，該數個級中的一第三級包括一第三組多工器，該第二組多工器中之每一者是可切換來繞過該第二數個多工器的運作。
  14. 一種計算系統，包括：一連接該系統之元件的匯流排；一與該匯流排耦接俾可處理該系統之資料的處理器；一傳輸資料的傳輸器、一接收資料的接收器、或兩者；一用於資料傳輸、資料接收或兩者的全方向天線；及耦接至該匯流排來保持由該處理器所處理之資料的記憶體，該記憶體包括一堆疊的記憶體裝置，該堆疊記憶體裝置包括：一包括一個或多個耦接之記憶體元件的記憶體堆疊，一內建自我測試電路，該內建自我測試電路包括一用於該等記憶體元件之邏輯位址至實體位址之對映的同屬可程式規劃位址拌碼器，及一個或多個用以保持該同屬可程式規劃位址拌碼器之程式規劃值的暫存器。
  15. 如申請專利範圍第14項所述之系統，其中，該一個或多 個暫存器是要保持用以程式規劃對於一特定記憶體元件之該同屬可程式規劃位址拌碼器的值。
  16. 如申請專利範圍第14項所述之系統，其中，該同屬可程式規劃位址拌碼器包括數個級。
  17. 如申請專利範圍第16項所述之系統，其中，該數個級中的一第一級包括接收一邏輯位址的第一數個多工器，該第一級重新對映該邏輯位址的數個元件來產生一第一數個值。
  18. 如申請專利範圍第17項所述之系統，其中，該一個或多個暫存器包括作為該第一組多工器之選擇值的一第一組程式規劃值。
  19. 如申請專利範圍第17項所述之系統，其中，該數個級中的一第二級包括接收該第一數個值之值的第二數個多工器，該第二組多工器將被程式規劃來執行邏輯閘的功能。
  20. 如申請專利範圍第19項所述之系統，其中，該暫存器包括數個供該第二數個多工器中之每一者用的查找值。
  21. 如申請專利範圍第19項所述之系統，其中，該數個級中的一第三級包括一第三組多工器，該第二組多工器中之每一者是可切換來繞過該第二數個多工器的運作。
  22. 如申請專利範圍第14項所述之系統，其中，該系統是為一電腦系統。
  23. 如申請專利範圍第14項所述之系統，其中，該系統是為一平板電腦。
TW101147162A 2011-12-28 2012-12-13 用於記憶體電路測試引擎的同屬位址拌碼器 TWI508086B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2011/067674 WO2013101006A1 (en) 2011-12-28 2011-12-28 Generic address scrambler for memory circuit test engine

Publications (2)

Publication Number Publication Date
TW201333965A TW201333965A (zh) 2013-08-16
TWI508086B true TWI508086B (zh) 2015-11-11

Family

ID=48698247

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101147162A TWI508086B (zh) 2011-12-28 2012-12-13 用於記憶體電路測試引擎的同屬位址拌碼器

Country Status (6)

Country Link
US (1) US9236143B2 (zh)
JP (1) JP5846664B2 (zh)
CN (1) CN104081465B (zh)
DE (1) DE112011106076B4 (zh)
TW (1) TWI508086B (zh)
WO (1) WO2013101006A1 (zh)

Families Citing this family (58)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9490003B2 (en) 2011-03-31 2016-11-08 Intel Corporation Induced thermal gradients
US9658678B2 (en) * 2011-03-31 2017-05-23 Intel Corporation Induced thermal gradients
CN104115227B (zh) 2011-12-23 2017-02-15 英特尔公司 使用系统热传感器数据的存储器操作
US9236143B2 (en) 2011-12-28 2016-01-12 Intel Corporation Generic address scrambler for memory circuit test engine
WO2013147841A1 (en) * 2012-03-30 2013-10-03 Intel Corporation Generic address scrambler for memory circuit test engine
US9298573B2 (en) * 2012-03-30 2016-03-29 Intel Corporation Built-in self-test for stacked memory architecture
US9324398B2 (en) 2013-02-04 2016-04-26 Micron Technology, Inc. Apparatuses and methods for targeted refreshing of memory
US9047978B2 (en) 2013-08-26 2015-06-02 Micron Technology, Inc. Apparatuses and methods for selective row refreshes
JP6046012B2 (ja) * 2013-09-11 2016-12-14 株式会社東芝 Ｂｉｓｔ回路
CN103777904B (zh) * 2014-02-12 2017-07-21 威盛电子股份有限公司 数据储存装置以及数据加扰与解扰方法
JP2015219938A (ja) 2014-05-21 2015-12-07 マイクロン テクノロジー， インク． 半導体装置
US9786643B2 (en) 2014-07-08 2017-10-10 Micron Technology, Inc. Semiconductor devices comprising protected side surfaces and related methods
US9947126B2 (en) * 2015-09-30 2018-04-17 International Business Machines Corporation Storing and comparing three-dimensional objects in three-dimensional storage
KR102466412B1 (ko) 2016-01-14 2022-11-15 삼성전자주식회사 스토리지 장치 및 스토리지 장치의 동작 방법
JP2017182854A (ja) 2016-03-31 2017-10-05 マイクロン テクノロジー， インク． 半導体装置
US10490251B2 (en) 2017-01-30 2019-11-26 Micron Technology, Inc. Apparatuses and methods for distributing row hammer refresh events across a memory device
US10672449B2 (en) 2017-10-20 2020-06-02 Micron Technology, Inc. Apparatus and methods for refreshing memory
US10170174B1 (en) 2017-10-27 2019-01-01 Micron Technology, Inc. Apparatus and methods for refreshing memory
US10580475B2 (en) 2018-01-22 2020-03-03 Micron Technology, Inc. Apparatuses and methods for calculating row hammer refresh addresses in a semiconductor device
US10388363B1 (en) 2018-01-26 2019-08-20 Micron Technology, Inc. Apparatuses and methods for detecting a row hammer attack with a bandpass filter
US10901917B1 (en) * 2018-01-26 2021-01-26 Amazon Technologies, Inc. Address scrambling for storage class memory
US11017833B2 (en) 2018-05-24 2021-05-25 Micron Technology, Inc. Apparatuses and methods for pure-time, self adopt sampling for row hammer refresh sampling
US11152050B2 (en) 2018-06-19 2021-10-19 Micron Technology, Inc. Apparatuses and methods for multiple row hammer refresh address sequences
US10573370B2 (en) 2018-07-02 2020-02-25 Micron Technology, Inc. Apparatus and methods for triggering row hammer address sampling
US10685696B2 (en) 2018-10-31 2020-06-16 Micron Technology, Inc. Apparatuses and methods for access based refresh timing
CN113168861B (zh) 2018-12-03 2024-05-14 美光科技公司 执行行锤刷新操作的半导体装置
CN111354393B (zh) 2018-12-21 2023-10-20 美光科技公司 用于目标刷新操作的时序交错的设备和方法
US10957377B2 (en) 2018-12-26 2021-03-23 Micron Technology, Inc. Apparatuses and methods for distributed targeted refresh operations
US10770127B2 (en) 2019-02-06 2020-09-08 Micron Technology, Inc. Apparatuses and methods for managing row access counts
KR102720573B1 (ko) * 2019-02-20 2024-10-21 에스케이하이닉스 주식회사 어드레스를 스크램블할 수 있는 반도체 시스템
US11043254B2 (en) 2019-03-19 2021-06-22 Micron Technology, Inc. Semiconductor device having cam that stores address signals
US11227649B2 (en) 2019-04-04 2022-01-18 Micron Technology, Inc. Apparatuses and methods for staggered timing of targeted refresh operations
US11264096B2 (en) 2019-05-14 2022-03-01 Micron Technology, Inc. Apparatuses, systems, and methods for a content addressable memory cell with latch and comparator circuits
US11158364B2 (en) 2019-05-31 2021-10-26 Micron Technology, Inc. Apparatuses and methods for tracking victim rows
US11069393B2 (en) 2019-06-04 2021-07-20 Micron Technology, Inc. Apparatuses and methods for controlling steal rates
US11158373B2 (en) 2019-06-11 2021-10-26 Micron Technology, Inc. Apparatuses, systems, and methods for determining extremum numerical values
US11139015B2 (en) 2019-07-01 2021-10-05 Micron Technology, Inc. Apparatuses and methods for monitoring word line accesses
US10832792B1 (en) 2019-07-01 2020-11-10 Micron Technology, Inc. Apparatuses and methods for adjusting victim data
US11386946B2 (en) 2019-07-16 2022-07-12 Micron Technology, Inc. Apparatuses and methods for tracking row accesses
US10943636B1 (en) 2019-08-20 2021-03-09 Micron Technology, Inc. Apparatuses and methods for analog row access tracking
US10964378B2 (en) 2019-08-22 2021-03-30 Micron Technology, Inc. Apparatus and method including analog accumulator for determining row access rate and target row address used for refresh operation
US11302374B2 (en) 2019-08-23 2022-04-12 Micron Technology, Inc. Apparatuses and methods for dynamic refresh allocation
US11200942B2 (en) 2019-08-23 2021-12-14 Micron Technology, Inc. Apparatuses and methods for lossy row access counting
US11302377B2 (en) 2019-10-16 2022-04-12 Micron Technology, Inc. Apparatuses and methods for dynamic targeted refresh steals
US11309010B2 (en) 2020-08-14 2022-04-19 Micron Technology, Inc. Apparatuses, systems, and methods for memory directed access pause
US11380382B2 (en) 2020-08-19 2022-07-05 Micron Technology, Inc. Refresh logic circuit layout having aggressor detector circuit sampling circuit and row hammer refresh control circuit
US11348631B2 (en) 2020-08-19 2022-05-31 Micron Technology, Inc. Apparatuses, systems, and methods for identifying victim rows in a memory device which cannot be simultaneously refreshed
US11222682B1 (en) 2020-08-31 2022-01-11 Micron Technology, Inc. Apparatuses and methods for providing refresh addresses
US11557331B2 (en) 2020-09-23 2023-01-17 Micron Technology, Inc. Apparatuses and methods for controlling refresh operations
US11222686B1 (en) 2020-11-12 2022-01-11 Micron Technology, Inc. Apparatuses and methods for controlling refresh timing
US11462291B2 (en) 2020-11-23 2022-10-04 Micron Technology, Inc. Apparatuses and methods for tracking word line accesses
US11264079B1 (en) 2020-12-18 2022-03-01 Micron Technology, Inc. Apparatuses and methods for row hammer based cache lockdown
US11482275B2 (en) 2021-01-20 2022-10-25 Micron Technology, Inc. Apparatuses and methods for dynamically allocated aggressor detection
US11600314B2 (en) 2021-03-15 2023-03-07 Micron Technology, Inc. Apparatuses and methods for sketch circuits for refresh binning
US11664063B2 (en) 2021-08-12 2023-05-30 Micron Technology, Inc. Apparatuses and methods for countering memory attacks
US11688451B2 (en) 2021-11-29 2023-06-27 Micron Technology, Inc. Apparatuses, systems, and methods for main sketch and slim sketch circuit for row address tracking
US12112787B2 (en) 2022-04-28 2024-10-08 Micron Technology, Inc. Apparatuses and methods for access based targeted refresh operations
US12125514B2 (en) 2022-04-28 2024-10-22 Micron Technology, Inc. Apparatuses and methods for access based refresh operations

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6658611B1 (en) * 1998-11-19 2003-12-02 Samsung Electronics Co., Ltd. Programmable built-in self-test system for semiconductor memory device
US20060233012A1 (en) * 2005-03-30 2006-10-19 Elpida Memory, Inc. Semiconductor storage device having a plurality of stacked memory chips
US20070208970A1 (en) * 2004-01-19 2007-09-06 Koninklijke Philips Electroncis N.V. Test architecture and method
US20090103345A1 (en) * 2007-10-23 2009-04-23 Mclaren Moray Three-dimensional memory module architectures
US7676709B2 (en) * 2007-03-23 2010-03-09 Texas Instruments Incorporated Self-test output for high-density BIST
US20100332177A1 (en) * 2009-06-30 2010-12-30 National Tsing Hua University Test access control apparatus and method thereof
US20110161748A1 (en) * 2009-12-31 2011-06-30 Bryan Casper Systems, methods, and apparatuses for hybrid memory

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4453212A (en) 1981-07-13 1984-06-05 Burroughs Corporation Extended address generating apparatus and method
US4928223A (en) 1982-10-06 1990-05-22 Fairchild Semiconductor Corporation Floating point microprocessor with directable two level microinstructions
US5197132A (en) 1990-06-29 1993-03-23 Digital Equipment Corporation Register mapping system having a log containing sequential listing of registers that were changed in preceding cycles for precise post-branch recovery
JPH07235200A (ja) * 1994-02-24 1995-09-05 Toshiba Corp 半導体記憶装置
US5872951A (en) 1996-07-26 1999-02-16 Advanced Micro Design, Inc. Reorder buffer having a future file for storing speculative instruction execution results
US5943283A (en) * 1997-12-05 1999-08-24 Invox Technology Address scrambling in a semiconductor memory
DE19922155A1 (de) * 1999-05-12 2000-11-23 Giesecke & Devrient Gmbh Speicheranordnung mit Adreßverwürfelung
JP2001043698A (ja) 1999-08-03 2001-02-16 Hitachi Ltd 内蔵メモリアレイの自己検査回路および自己検査方法
JP2001243793A (ja) 2000-02-28 2001-09-07 Kyushu Ando Denki Kk 試験パターン発生器
US7444575B2 (en) 2000-09-21 2008-10-28 Inapac Technology, Inc. Architecture and method for testing of an integrated circuit device
US6452848B1 (en) 2001-09-12 2002-09-17 International Business Machines Corporation Programmable built-in self test (BIST) data generator for semiconductor memory devices
KR20050030987A (ko) 2003-09-27 2005-04-01 매그나칩 반도체 유한회사 Ｍｃｕ에 사용되는 플래시 메모리
US7631236B2 (en) * 2004-01-29 2009-12-08 International Business Machines Corporation Hybrid built-in self test (BIST) architecture for embedded memory arrays and an associated method
KR100540506B1 (ko) 2004-08-03 2006-01-11 주식회사 유니테스트 메모리 소자 테스트를 위한 알고리즘 패턴 생성기 및 이를이용한 메모리 테스터
US7493467B2 (en) * 2005-12-16 2009-02-17 Intel Corporation Address scrambling to simplify memory controller's address output multiplexer
JP2008269669A (ja) 2007-04-17 2008-11-06 Renesas Technology Corp 半導体装置及びデータ処理システム
US7623365B2 (en) 2007-08-29 2009-11-24 Micron Technology, Inc. Memory device interface methods, apparatus, and systems
US8597960B2 (en) 2008-03-04 2013-12-03 International Business Machines Corporation Semiconductor chip stacking for redundancy and yield improvement
JP2009289334A (ja) 2008-05-29 2009-12-10 Toshiba Corp 半導体装置およびテスト方法
JP5127737B2 (ja) 2009-02-04 2013-01-23 株式会社東芝 半導体装置
US8208326B1 (en) * 2009-06-09 2012-06-26 Marvell Israel (M.I.S.L) Ltd. Method and apparatus for memory test
DE112011106030B4 (de) 2011-12-23 2019-10-02 Intel Corporation Selbstreparaturlogik für eine Stapelspeicherarchitektur
US9236143B2 (en) 2011-12-28 2016-01-12 Intel Corporation Generic address scrambler for memory circuit test engine
WO2013147841A1 (en) 2012-03-30 2013-10-03 Intel Corporation Generic address scrambler for memory circuit test engine

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6658611B1 (en) * 1998-11-19 2003-12-02 Samsung Electronics Co., Ltd. Programmable built-in self-test system for semiconductor memory device
US20070208970A1 (en) * 2004-01-19 2007-09-06 Koninklijke Philips Electroncis N.V. Test architecture and method
US20060233012A1 (en) * 2005-03-30 2006-10-19 Elpida Memory, Inc. Semiconductor storage device having a plurality of stacked memory chips
US7676709B2 (en) * 2007-03-23 2010-03-09 Texas Instruments Incorporated Self-test output for high-density BIST
US20090103345A1 (en) * 2007-10-23 2009-04-23 Mclaren Moray Three-dimensional memory module architectures
US20100332177A1 (en) * 2009-06-30 2010-12-30 National Tsing Hua University Test access control apparatus and method thereof
TW201101316A (en) * 2009-06-30 2011-01-01 Nat Univ Tsing Hua Test access control apparatus and method
US20110161748A1 (en) * 2009-12-31 2011-06-30 Bryan Casper Systems, methods, and apparatuses for hybrid memory

Also Published As

Publication number Publication date
CN104081465A (zh) 2014-10-01
DE112011106076T5 (de) 2014-09-25
JP5846664B2 (ja) 2016-01-20
US9236143B2 (en) 2016-01-12
US20140237307A1 (en) 2014-08-21
WO2013101006A1 (en) 2013-07-04
CN104081465B (zh) 2020-05-19
TW201333965A (zh) 2013-08-16
JP2015506530A (ja) 2015-03-02
DE112011106076B4 (de) 2020-01-23

Similar Documents

Publication Publication Date Title
TWI508086B (zh) 用於記憶體電路測試引擎的同屬位址拌碼器
US9190173B2 (en) Generic data scrambler for memory circuit test engine
TWI525632B (zh) 具有堆疊記憶體架構之內建自我測試的記憶體裝置與系統及其方法與儲存媒體
US10347354B2 (en) Boundary scan chain for stacked memory
TWI508090B (zh) 堆疊記憶體裝置、用於堆疊記憶體裝置之晶片上冗餘修復方法與系統及非暫態電腦可讀儲存媒體
TWI493338B (zh) 用於記憶體的彈性命令定址的方法、堆疊記憶體裝置、儲存媒體及其系統
TWI603337B (zh) 用於堆疊式記憶體架構之自我修復邏輯

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees