[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

TWI570802B - Electrolytic etching device - Google Patents

Electrolytic etching device Download PDF

Info

Publication number
TWI570802B
TWI570802B TW103143954A TW103143954A TWI570802B TW I570802 B TWI570802 B TW I570802B TW 103143954 A TW103143954 A TW 103143954A TW 103143954 A TW103143954 A TW 103143954A TW I570802 B TWI570802 B TW I570802B
Authority
TW
Taiwan
Prior art keywords
ring
substrate
shielding member
plasma etching
etching apparatus
Prior art date
Application number
TW103143954A
Other languages
English (en)
Other versions
TW201604954A (zh
Inventor
Jun Yang
jun-liang Li
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Publication of TW201604954A publication Critical patent/TW201604954A/zh
Application granted granted Critical
Publication of TWI570802B publication Critical patent/TWI570802B/zh

Links

Landscapes

  • Drying Of Semiconductors (AREA)

Description

電漿體蝕刻裝置
本發明涉及半導體加工設備,特別涉及一種電漿體蝕刻裝置。
隨著積體電路集成度的提高和元件線寬的減小,電漿體蝕刻(Plasma Etching)工藝得到了極為廣泛的應用。電漿體蝕刻工藝是通過在電漿體蝕刻裝置的反應腔室內配置電極,以蝕刻氣體作為反應氣體提供給反應腔室內,利用在電極上施加射頻而在反應腔室內形成反應氣體的電漿體,通過由該電漿體生成的原子團、離子等完成蝕刻的乾式蝕刻工藝。
近年來,利用電漿體蝕刻工藝形成高深寬比結構,如TSV矽通孔技術,正越來越受到廣泛的重視和研究。高深寬比結構的形成,典型地是利用圖形蝕刻製程在晶圓表面形成圖形化的光阻作為光罩層,然後以合適的反應氣體產生電漿體並將其用到未被光罩層保護的蝕刻區域,從而蝕刻出深溝槽。通常來說,在蝕刻出深溝槽之後,還可能會執行不需要光罩層的無圖形蝕刻(blanket etching)製程以對所形成的深溝槽進行減薄最終形成所希望的深度的高深寬比結構。然而,在無圖形蝕刻製程中,由於晶圓的邊緣區域與中間區域蝕刻速率不同,邊緣區域的蝕刻速率偏快,這將造成整個晶圓範圍內各高深寬比結構蝕刻深度、頂部特徵尺寸和底部特徵尺寸的不一致,進而影響產品良率。 而若在不同腔室中分別進行高深寬比結構的圖形蝕刻和無圖形蝕刻,又會造成工藝效率的降低和成本的增加。
為解決上述問題,習知技術中在晶圓周圍設置一遮蔽環,以減小邊緣區域電漿體的轟擊,從而改善無圖形蝕刻時的蝕刻均勻性。如圖1所示,電漿體蝕刻裝置包括反應腔室10,其中引入有蝕刻氣體作為反應氣體;反應腔室10的頂部設置有反應氣體噴淋頭11,其中包含上電極15;反應腔室10底部設置有用於夾持待處理基片W的靜電夾盤12,其中設置有與上電極15相對的下電極16。射頻源RF施加在下電極16上,在上電極15和下電極16之間形成射頻電場,對蝕刻氣體電離生成電漿體。聚焦環13設於基片W的周圍,其頂面與基片W的頂面平齊,用於收斂基片W表面的電漿體。遮蔽環14環繞聚焦環外周設置,用於掩蔽或遮蔽基片周緣處的一部分電漿體以使基片邊緣部分電漿體的密度減小,從而降低晶圓邊緣處的蝕刻速率。
然而,採用遮蔽環雖然能夠提高無圖形蝕刻製程中整個基片範圍內的蝕刻均勻性,但遮蔽環也同時影響了邊緣區域的電漿體密度,又會導致圖形蝕刻製程中深溝槽剖面形貌控制不佳。
因此,需要提出一種電漿體蝕刻裝置能夠同時改善高深寬比結構形貌控制以及無圖形蝕刻的均勻性。
本發明的主要目的在於克服習知技術的缺陷,提供一種能夠原位執行圖形蝕刻和無圖形蝕刻製程且不影響各蝕刻製程的蝕刻均一性和蝕刻形貌的電漿體蝕刻裝置。
為達成上述目的,本發明提供一種電漿體蝕刻裝置,用於原位執行深溝槽圖形蝕刻製程和無圖形蝕刻製程,其包括反應腔室,其具有用於夾持待處理基片的靜電夾盤以及可移動的環狀遮蔽部件,環狀遮蔽部件設於所述基片外周側並位於所述基片的上方;驅動單元,用於驅動所述環狀遮蔽部件在垂直方向上移動;以及控制單元,與所述驅動單元相連,其在待進行所述深溝槽圖形蝕刻製程時控制所述驅動單元驅動所述環狀遮蔽部件定位於遠離所述基片的第一位置,在待進行所述無圖形蝕刻製程時控制所述驅動單元驅動所述環狀遮蔽部件定位於鄰近所述基片的第二位置。
優選的,所述反應腔室還包括環繞所述基片的聚焦環,所述聚焦環位於環狀遮蔽部件下方。
優選的,所述反應腔室還包括環繞所述聚焦環的覆蓋環,所述覆蓋環位於所述環狀遮蔽部件下方且其上表面與所述聚焦環的上表面平齊。
優選的,所述環狀遮蔽部件為遮蔽環或氣體導向環。
優選的,所述遮蔽環的內周面為自上向下徑向向外延伸的錐形面。
優選的,所述氣體導向環的截面形狀為矩形。
優選的,所述環狀遮蔽部件定位於所述第二位置時,其下表面與所述基片上表面的距離為1~2mm。
優選的,所述遮蔽環定位於所述第一位置時,其下表面與所述基片上表面的距離為15~30mm;所述氣體導向環定位於所述第一位置時,其下表面與所述基片上表面的距離為30~60mm。
優選的,所述環狀遮蔽部件在水準方向上自所述基片的邊緣徑向向內延伸-5mm~5mm。
優選的,所述聚焦環和所述覆蓋環的上表面突出於所述基片的上表面1~2mm。
優選的,所述環狀遮蔽部件定位於所述第二位置時,其下表面貼合於所述聚焦環和所述覆蓋環的上表面。
優選的,所述遮蔽環的材料選自石英或陶瓷,所述氣體導向環的材料選自鋁。
本發明還提供了一種應用上述電漿體蝕刻裝置的蝕刻方法,所述蝕刻方法包括原位執行深溝槽圖形蝕刻製程和無圖形蝕刻製程,其包括以下步驟:將所述環狀遮蔽部件定位至所述第一位置;進行所述深溝槽圖形蝕刻製程;將所述環狀遮蔽部件定位至所述第二位置;以及進行所述無圖形蝕刻製程。
相較于習知技術,本發明的電漿體蝕刻裝置利用在深溝槽圖形蝕刻製程和無圖形蝕刻製程中將可升降的環狀遮蔽部件分別定位於反應腔室內的不同位置,可實現兩種蝕刻製程的原位執行,同時每一種蝕刻製程中的蝕刻速率的均一性及蝕刻形貌均得以保持,提高了工藝效率和產品良率。
10‧‧‧反應腔室
11‧‧‧反應氣體噴淋頭
12‧‧‧靜電夾盤
13‧‧‧聚焦環
14‧‧‧遮蔽環
15‧‧‧上電極
16‧‧‧下電極
20‧‧‧反應腔室
21‧‧‧反應氣體噴淋頭
22‧‧‧靜電夾盤
23‧‧‧環狀遮蔽部件
24‧‧‧支撐杆
25‧‧‧驅動單元
26‧‧‧控制單元
27‧‧‧聚焦環
28‧‧‧覆蓋環
RF‧‧‧射頻源
W‧‧‧基片
圖1為習知技術中電漿體蝕刻裝置的結構示意圖;圖2a為本發明一實施例的電漿體蝕刻裝置進行無圖形蝕刻時的結構示意圖; 圖2b為本發明一實施例的電漿體蝕刻裝置進行高深寬比結構蝕刻時的結構示意圖;圖3為本發明另一實施例的電漿體蝕刻裝置的結構示意圖。
為使本發明的內容更加清楚易懂,以下結合說明書附圖,對本發明的內容作進一步說明。當然本發明並不局限於該具體實施例,本領域內的技術人員所熟知的一般替換也涵蓋在本發明的保護範圍內。
圖2和圖3顯示了本發明的電漿處理裝置的不同實施方式,本發明的電漿體蝕刻裝置內可原位(in-situ)執行用於形成高深寬比結構的深溝槽圖形蝕刻製程和無圖形蝕刻製程,應該理解,電漿體蝕刻裝置僅僅是示例性的,其可以包括更少或更多的組成元件,或該組成元件的安排可能與圖中所示相同或不同。
實施例1
請參見圖2a和圖2b,其所示為本實施例電漿體蝕刻裝置的結構示意圖。電漿體蝕刻裝置包括反應腔室20,反應腔室20的頂部設置有反應氣體噴淋頭21,反應氣體噴淋頭21包含上電極,反應腔室20底部設置有用於夾持待處理基片W的靜電夾盤22,靜電夾盤22中設置有與上電極相對的下電極。射頻源RF施加在下電極上,以形成射頻電場對蝕刻氣體電離生成電漿體。在基片外周側設有可升降的環狀遮蔽部件23。如圖所示,環狀遮蔽部件23通過支撐杆24以非接觸的方式定位於基片W的表面上方。支撐杆24較佳為沿環狀遮蔽部件23的周向均勻分佈為三個,其一端與環狀遮蔽部件23固定連接,另一端連接驅動單元25。本實施例中,驅動單元25設於反應腔室20的底部,其可包含電機、氣缸等設備,用於 使支撐杆24與環狀遮蔽部件23在垂直方向升降以使環狀遮蔽部件23接近或遠離基片W。位於反應腔室外部的控制單元26與驅動單元25相連,其根據反應腔室內所進行的蝕刻製程發出相應控制訊號至驅動單元25以進行環狀遮蔽部件23的升降操作。具體來說,當反應腔室20內待進行深溝槽圖形蝕刻製程時,控制單元26發出第一控制訊號使驅動單元25驅動連杆帶動環狀遮蔽部件23定位至遠離基片W的第一位置,然後進行深溝槽圖形蝕刻。由於環狀遮蔽部件23遠離基片表面,在圖形蝕刻時基片W表面附近的電漿體密度不易受到環狀遮蔽部件23的影響,基片W邊緣區域所蝕刻出的深溝槽的剖面形貌得以保證。而當反應腔室20內待進行無圖形蝕刻製程以調整所形成的深溝槽的深度時,控制單元26發出第二控制訊號使驅動單元25驅動連杆帶動環狀遮蔽部件23定位至接近基片W的第二位置,然後再執行無圖形蝕刻。由於環狀遮蔽部件23鄰近基片表面,阻止部分電漿體接觸基片周緣,從而降低基片邊緣處的蝕刻速率,保證了整個基片表面的蝕刻均一性,進而改善了各高深寬比結構的蝕刻深度、頂部特徵尺寸和底部特徵尺寸的均一性。
在本實施例中,環狀遮蔽部件23為例如陶瓷或石英等絕緣材料製成的遮蔽環(shadow ring),當進行無圖形蝕刻遮蔽環23由驅動單元25下降至第二位置時,其下表面位於基片頂部上方1~2mm,當進行圖形蝕刻遮蔽環23由驅動單元25上升至第一位置時,其下表面位於基片頂部上方15~30mm。遮蔽環23的內周面為自上向下徑向向外延伸的錐形面,由此在頂端形成一突出部。該突出部在水準方向上與基片邊緣的距離為±5mm範圍之內。當處於無圖形蝕刻製程時,這種傾斜突出部的設計適當削弱了到達被遮蔽環23遮蔽區域的電漿體,使得基片W中心區域和邊緣區域的蝕刻速度相當。
請繼續參考圖2a和圖2b,在本實施例中,反應腔室內還包括聚焦環27和覆蓋環28。聚焦環27和覆蓋環28均位於遮蔽環23下方。聚焦環27和覆蓋環28的上表面平齊,稍突出於待處理基片W的頂面,一般為1~2mm。因此,當遮蔽環23處於第二位置時能夠直接貼合於聚焦環27和覆蓋環28的上表面。其中,聚焦環27設於待處理基片W的外周側,其用以在基片W周圍提供一個相對封閉的環境,約束電漿體以改善基片表面電漿體的均一性。覆蓋環28圍繞聚焦環27設置。由於靜電夾盤的頂部表面始終是被聚焦環27和覆蓋環28所覆蓋,在蝕刻過程特別是遮蔽環23升起的深溝槽圖形蝕刻製程中,可減小靜電夾盤頂部表面對電漿體或該電漿體的反應性物質的暴露程度,保護靜電夾盤免受損耗。聚焦環27和覆蓋環28均可採用陶瓷或石英等絕緣材料形成。此外,由於遮蔽環23貼合於聚焦環27和覆蓋環28的上表面時也即是處於第二位置,定位更加方便可靠。
實施例2
圖3是本發明所提供的電漿體蝕刻裝置另一實施例的結構示意圖,其特點為可移動的環狀遮蔽部件23為氣體導向環。氣體導向環23通過支撐杆24非接觸地設於基片W的表面上方。支撐杆24較佳為沿氣體導向環23的周向均勻分佈為三個,其一端與氣體導向環23固定連接,另一端連接驅動單元25。驅動單元25接收來自控制單元26的訊號驅動支撐杆帶動氣體導向環23在垂直方向上移動。電漿體蝕刻裝置內的其他部件,如靜電夾盤22、氣體噴淋頭21、控制單元26和驅動單元25等都可參照前述實施例設置。
氣體導向環23本身可引導反應腔室20內的反應氣體改善氣流分佈,此外本實施例中氣體導向環還可對應深溝槽圖形蝕刻和無圖形蝕刻的不同 蝕刻製程在垂直方向移動。當將進行深溝槽圖形蝕刻製程時,控制單元26發出第一控制訊號至驅動單元25,驅動單元25驅動氣體導向環23定位至第一位置,氣體導向環23的下表面位於基片頂部上方30mm~60mm。當將進行無圖形蝕刻製程時,控制單元26發出第二控制訊號至驅動單元25,驅動單元25驅動氣體導向環23定位至第二位置,氣體導向環下表面位於基片頂部上方1~2mm。氣體導向環23的截面形狀可為矩形,材料例如是鋁。氣體導向環在水準方向上自基片的邊緣徑向向內延伸-5mm~5mm。
本實施例中,電漿體蝕刻裝置的反應腔室20內也可包括聚焦環27和覆蓋環28。聚焦環27和覆蓋環28均位於氣體導向環23下方並且當氣體導向環23下降至第二位置時仍可直接貼合於聚焦環27和覆蓋環28的表面上。聚焦環27和覆蓋環28的上表面平齊,稍突出於待處理基片W的頂面1~2mm。聚焦環27和覆蓋環28的設置均可參照前述實施例。
需要說明的是,對於本發明的電漿體蝕刻裝置,環狀遮蔽部件可以根據無圖形蝕刻製程中基片蝕刻均一性的要求而採用各種形狀,尺寸參數,或由不同材料構成。
本發明的電漿體蝕刻裝置原位執行深溝槽圖形蝕刻和無圖形蝕刻製程可以具體包括:
步驟41、將環狀遮蔽部件定位至第一位置;該步驟中,控制單元發出第一控制訊號至驅動單元,使得驅動單元驅動環狀遮蔽部件上升至第一位置遠離基片表面。
步驟42、進行深溝槽圖形蝕刻製程; 該步驟中,以圖形化的光致抗蝕劑為蝕刻硬光罩,以常規電漿體蝕刻工藝形成深溝槽結構。
步驟43、將環狀遮蔽部件定位至第二位置;該步驟中,控制單元發出第二控制訊號至驅動單元,使得驅動單元驅動環狀遮蔽部件下降至第二位置而鄰近基片表面。
步驟44、進行無圖形蝕刻製程。
該步驟中,不採用硬光罩遮蔽,進行電漿體蝕刻,使深溝槽結構的深度達到所期望的深度。
綜上所述,本發明的電漿體蝕刻裝置,利用在深溝槽圖形蝕刻製程和無圖形蝕刻製程中將可升降的環狀遮蔽部件定位於反應腔室內的不同位置,可實現兩種蝕刻製程的原位執行,同時每一種蝕刻製程中的蝕刻速率的均一性及蝕刻形貌均得以保持,提高了工藝效率和產品良率。
雖然本發明已以較佳實施例揭示如上,然所述諸多實施例僅為了便於說明而舉例而已,並非用以限定本發明,本領域中具有通常知識者在不脫離本發明精神和範圍的前提下可作若干的更動與潤飾,本發明所主張的保護範圍應以申請專利範圍所述為准。
20‧‧‧反應腔室
21‧‧‧反應氣體噴淋頭
22‧‧‧靜電夾盤
23‧‧‧環狀遮蔽部件
24‧‧‧支撐杆
25‧‧‧驅動單元
26‧‧‧控制單元
27‧‧‧聚焦環
28‧‧‧覆蓋環
RF‧‧‧射頻源
W‧‧‧基片

Claims (13)

  1. 一種電漿體蝕刻裝置,用於原位執行深溝槽圖形蝕刻製程和無圖形蝕刻製程,其特徵在於,該電漿體蝕刻裝置包括: 反應腔室,其具有: 用於夾持待處理基片的靜電夾盤; 可移動的環狀遮蔽部件,設於所述基片外周側並位於所述基片的上方; 驅動單元,用於驅動所述環狀遮蔽部件在垂直方向上移動;以及 控制單元,與所述驅動單元相連,其在待進行所述深溝槽圖形蝕刻製程時控制所述驅動單元驅動所述環狀遮蔽部件定位於遠離所述基片的第一位置,在待進行所述無圖形蝕刻製程時控制所述驅動單元驅動所述環狀遮蔽部件定位於鄰近所述基片的第二位置。
  2. 如請求項1所述的電漿體蝕刻裝置,其中,所述反應腔室還包括環繞所述基片的聚焦環,所述聚焦環位於環狀遮蔽部件下方。
  3. 如請求項2所述的電漿體蝕刻裝置,其中,所述反應腔室還包括環繞所述聚焦環的覆蓋環,所述覆蓋環位於所述環狀遮蔽部件下方且其上表面與所述聚焦環的上表面平齊。
  4. 如請求項1所述的電漿體蝕刻裝置,其中,所述環狀遮蔽部件為遮蔽環或氣體導向環。
  5. 如請求項4所述的電漿體蝕刻裝置,其中,所述遮蔽環的內周面為自上向下徑向向外延伸的錐形面。
  6. 如請求項4所述的電漿體蝕刻裝置,其中,所述氣體導向環的截面形狀為矩形。
  7. 如請求項4所述的電漿體蝕刻裝置,其中,所述環狀遮蔽部件定位於所述第二位置時,其下表面與所述基片上表面的距離為1~2mm。
  8. 如請求項4所述的電漿體蝕刻裝置,其中,所述遮蔽環定位於所述第一位置時,其下表面與所述基片上表面的距離為15~30mm;所述氣體導向環定位於所述第一位置時,其下表面與所述基片上表面的距離為30~60mm。
  9. 如請求項8所述的電漿體蝕刻裝置,其中,所述環狀遮蔽部件在水準方向上自所述基片的邊緣徑向向內延伸-5mm~5mm。
  10. 如請求項3所述的電漿體蝕刻裝置,其中,所述聚焦環和所述覆蓋環的上表面突出於所述基片的上表面1~2mm。
  11. 如請求項10所述的電漿體蝕刻裝置,其中,所述環狀遮蔽部件定位於所述第二位置時,其下表面貼合於所述聚焦環和所述覆蓋環的上表面。
  12. 如請求項4所述的電漿體蝕刻裝置,其中,所述遮蔽環的材料選自石英或陶瓷,所述氣體導向環的材料選自鋁。
  13. 一種應用如請求項1至12中任一項所述的電漿體蝕刻裝置的蝕刻方法,所述蝕刻方法包括原位執行深溝槽圖形蝕刻製程和無圖形蝕刻製程,其包括以下步驟: 將所述環狀遮蔽部件定位至所述第一位置; 進行所述深溝槽圖形蝕刻製程; 將所述環狀遮蔽部件定位至所述第二位置;以及 進行所述無圖形蝕刻製程。
TW103143954A 2014-07-18 2014-12-16 Electrolytic etching device TWI570802B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410345048.6A CN105336561B (zh) 2014-07-18 2014-07-18 等离子体刻蚀装置

Publications (2)

Publication Number Publication Date
TW201604954A TW201604954A (zh) 2016-02-01
TWI570802B true TWI570802B (zh) 2017-02-11

Family

ID=55287014

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103143954A TWI570802B (zh) 2014-07-18 2014-12-16 Electrolytic etching device

Country Status (2)

Country Link
CN (1) CN105336561B (zh)
TW (1) TWI570802B (zh)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10658222B2 (en) 2015-01-16 2020-05-19 Lam Research Corporation Moveable edge coupling ring for edge process control during semiconductor wafer processing
US10957561B2 (en) 2015-07-30 2021-03-23 Lam Research Corporation Gas delivery system
US10825659B2 (en) 2016-01-07 2020-11-03 Lam Research Corporation Substrate processing chamber including multiple gas injection points and dual injector
JP6888007B2 (ja) 2016-01-26 2021-06-16 アプライド マテリアルズ インコーポレイテッドApplied Materials,Incorporated ウェハエッジリングの持ち上げに関する解決
WO2017131927A1 (en) 2016-01-26 2017-08-03 Applied Materials, Inc. Wafer edge ring lifting solution
US10699878B2 (en) 2016-02-12 2020-06-30 Lam Research Corporation Chamber member of a plasma source and pedestal with radially outward positioned lift pins for translation of a substrate c-ring
US10651015B2 (en) 2016-02-12 2020-05-12 Lam Research Corporation Variable depth edge ring for etch uniformity control
US11011353B2 (en) * 2016-03-29 2021-05-18 Lam Research Corporation Systems and methods for performing edge ring characterization
US10410832B2 (en) 2016-08-19 2019-09-10 Lam Research Corporation Control of on-wafer CD uniformity with movable edge ring and gas injection adjustment
US10186446B2 (en) 2016-09-30 2019-01-22 Axcelis Technology, Inc. Adjustable circumference electrostatic clamp
US9911636B1 (en) 2016-09-30 2018-03-06 Axcelis Technologies, Inc. Multiple diameter in-vacuum wafer handling
US9947517B1 (en) 2016-12-16 2018-04-17 Applied Materials, Inc. Adjustable extended electrode for edge uniformity control
US10553404B2 (en) 2017-02-01 2020-02-04 Applied Materials, Inc. Adjustable extended electrode for edge uniformity control
US11075105B2 (en) 2017-09-21 2021-07-27 Applied Materials, Inc. In-situ apparatus for semiconductor process module
US11043400B2 (en) 2017-12-21 2021-06-22 Applied Materials, Inc. Movable and removable process kit
US10790123B2 (en) 2018-05-28 2020-09-29 Applied Materials, Inc. Process kit with adjustable tuning ring for edge uniformity control
US11935773B2 (en) 2018-06-14 2024-03-19 Applied Materials, Inc. Calibration jig and calibration method
US11289310B2 (en) 2018-11-21 2022-03-29 Applied Materials, Inc. Circuits for edge ring control in shaped DC pulsed plasma process device
WO2020214327A1 (en) 2019-04-19 2020-10-22 Applied Materials, Inc. Ring removal from processing chamber
US12009236B2 (en) 2019-04-22 2024-06-11 Applied Materials, Inc. Sensors and system for in-situ edge ring erosion monitor
CN110211860B (zh) * 2019-06-26 2021-07-13 南京中电熊猫液晶显示科技有限公司 一种干法刻蚀设备
KR102077975B1 (ko) * 2019-10-15 2020-02-14 주식회사 기가레인 플라즈마 처리 수직도가 향상된 플라즈마 처리 장치
CN113972124B (zh) * 2020-07-23 2023-09-29 中微半导体设备(上海)股份有限公司 一种接地组件及其等离子体处理装置与工作方法
CN114664622B (zh) * 2020-12-23 2024-07-05 中微半导体设备(上海)股份有限公司 一种等离子体处理装置及调节方法
CN113921365B (zh) * 2021-09-29 2024-03-26 北京北方华创微电子装备有限公司 半导体工艺设备及其边缘保护机构
CN118363258B (zh) * 2024-06-20 2024-09-20 深圳市龙图光罩股份有限公司 掩模版刻蚀方法、装置、设备以及存储介质

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200935506A (en) * 2007-11-16 2009-08-16 Panasonic Corp Plasma dicing apparatus and semiconductor chip manufacturing method
TW201130395A (en) * 2009-05-27 2011-09-01 Tokyo Electron Ltd Circular ring-shaped member for plasma process and plasma processing apparatus

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100350569C (zh) * 2003-05-02 2007-11-21 东京毅力科创株式会社 处理气体导入机构和等离子体处理装置
US8802545B2 (en) * 2011-03-14 2014-08-12 Plasma-Therm Llc Method and apparatus for plasma dicing a semi-conductor wafer
US8993422B2 (en) * 2012-11-09 2015-03-31 Infineon Technologies Ag Process tools and methods of forming devices using process tools
US9410236B2 (en) * 2012-11-29 2016-08-09 Taiwan Semiconductor Manufacturing Co., Ltd. Sputtering apparatus and method
CN103730318B (zh) * 2013-11-15 2016-04-06 中微半导体设备(上海)有限公司 一种晶圆边缘保护环及减少晶圆边缘颗粒的方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200935506A (en) * 2007-11-16 2009-08-16 Panasonic Corp Plasma dicing apparatus and semiconductor chip manufacturing method
TW201130395A (en) * 2009-05-27 2011-09-01 Tokyo Electron Ltd Circular ring-shaped member for plasma process and plasma processing apparatus

Also Published As

Publication number Publication date
CN105336561B (zh) 2017-07-21
TW201604954A (zh) 2016-02-01
CN105336561A (zh) 2016-02-17

Similar Documents

Publication Publication Date Title
TWI570802B (zh) Electrolytic etching device
TWI386996B (zh) 具有可調整電極區域比例之局限電漿
JP6001529B2 (ja) プラズマエッチング装置及びプラズマエッチング方法
US8864936B2 (en) Apparatus and method for processing substrate
JP4970434B2 (ja) プラズマリアクタ及びプラズマリアクタの使用方法
TW201624525A (zh) 電漿處理裝置及電漿分佈的調節方法
KR20140119004A (ko) 기판 배치대 및 플라즈마 처리 장치
CN106898534A (zh) 等离子体约束环、等离子体处理装置与基片处理方法
TWM495617U (zh) 用於邊緣關鍵尺寸均勻性控制的處理套組
TWI581328B (zh) Inductively Coupled Plasma Paste Processing Device and Plasma Etch Etching Method
TWI578370B (zh) Plasma processing device and plasma etching method
JP2010192488A (ja) プラズマ処理装置
TWI570803B (zh) A deep silicon etch method
CN106298638B (zh) 刻蚀形成硅通孔的方法
TWI620247B (zh) 蝕刻形成矽通孔的方法與矽通孔刻蝕裝置
US11710621B2 (en) Direct lift cathode for lithography mask chamber
TW201324577A (zh) 等離子體處理裝置及應用於等離子處理裝置的邊緣環
KR100790241B1 (ko) 비이오엘 공정용 웨이퍼 에지의 베벨식각방법
KR20110077951A (ko) 플라즈마 식각 장치 및 식각 방법
JP5689209B1 (ja) プラズマ処理装置及びプラズマ処理方法
JP6279498B2 (ja) プラズマ処理装置及びプラズマ処理方法
KR20140122146A (ko) 플라즈마 에칭 장비의 프로세스 챔버를 위한 정전척 에지 에칭 폴리머 증착 방지 장치
JP2007294722A (ja) ドライエッチング方法及び装置
KR20060098046A (ko) 플라즈마 식각 장비
KR20030030097A (ko) 건식식각설비의 쳄버