[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

TWM495617U - 用於邊緣關鍵尺寸均勻性控制的處理套組 - Google Patents

用於邊緣關鍵尺寸均勻性控制的處理套組 Download PDF

Info

Publication number
TWM495617U
TWM495617U TW103207716U TW103207716U TWM495617U TW M495617 U TWM495617 U TW M495617U TW 103207716 U TW103207716 U TW 103207716U TW 103207716 U TW103207716 U TW 103207716U TW M495617 U TWM495617 U TW M495617U
Authority
TW
Taiwan
Prior art keywords
ring
substrate
top surface
ring assembly
processing chamber
Prior art date
Application number
TW103207716U
Other languages
English (en)
Inventor
Kenny Linh Doan
Jason Della Rosa
Hamid Noorbakhsh
Jong-Mun Kim
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of TWM495617U publication Critical patent/TWM495617U/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32623—Mechanical discharge control means
    • H01J37/32642—Focus rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H01J37/32449—Gas control, e.g. control of the gas flow
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32623—Mechanical discharge control means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32623—Mechanical discharge control means
    • H01J37/32651—Shields, e.g. dark space shields, Faraday shields

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Plasma Technology (AREA)
  • Ceramic Engineering (AREA)

Description

用於邊緣關鍵尺寸均勻性控制的處理套組
本文實施例大致上關於在電漿處理期間沿著基板之邊緣控制關鍵尺寸之均勻性。更具體而言，該等實施例關於可調式環形處理套組及該可調式環形處理套組之使用之方法。
在電漿處理腔室中實行各種半導體製造處理，例如電漿輔助蝕刻、物理氣相沉積及化學氣相沉積諸如此類，在電漿處理腔室其中半導體工作件於處理期間與蓋環(cover ring)嚙合。舉例而言，在經配置用以蝕刻工作件的電漿處理腔室中，半導體基板安裝於在處理腔室內的基板支撐底座上。基板支撐底座包含金屬電極，射頻(RF)偏壓可施加於該金屬電極。電漿為自提供至處理腔室的處理氣體之混合物所形成。在處理腔室內的壓力由泵來維持，泵還移除來自腔室的副產物。電源耦合至在基板支撐底座內部的電極，以便在電極上相對於電漿產生負偏壓。偏壓吸引來自電漿的離子以轟擊工作件，以便促進所需的製造處理。因為電極被負偏壓， 基板支撐底座通常稱作陰極。
陰極通常由蓋及襯墊所環繞，以保護陰極免於由於離子轟擊的損害。舉例而言，可利用襯墊以環繞陰極之側壁，同時利用蓋環以覆蓋陰極之上表面。基板設置於蓋環內同時被支撐於底座上。來自在腔室中形成的電漿氣體的離子被陰極偏壓以對準基板。然而，在蝕刻期間，來自電漿的離子具有自然的散佈角，該散佈角傾向於攻擊形成於基板中的特徵之側壁。此外，在蓋環中的偏壓不同於基板，導致基板之表面各處的離子之非均勻性。
由於用以形成半導體裝置的結構之幾何形狀限制抵抗技術限制，在小型關鍵尺寸結構之製造中對於精確處理控制之需求已變得越來越重要。關鍵尺寸，例如互連、穿孔、溝渠、接點、裝置、閘極及其他特徵之寬度或間距，以及設置於上述之間的介電材料，皆對應地減小。然而，電漿氣體之非均勻性導致不良的處理結果，特別在靠近基板之邊緣電漿氣體與環交接之處。
某些裝置配置要求深特徵蝕刻以形成所需的結構。由於在腔室內的離子之不均勻性分配，與具有高深寬比的特徵之深特徵蝕刻相關的挑戰為控制通過多個層所形成的特徵中的蝕刻速度，該等層具有不同的特徵密度，以及近乎垂直的側壁之形成。由於在蝕刻處理期間基板表面各處電漿之不均勻性的不良的處理控制可能造成不規則的結構輪廓及接線邊緣粗糙度，藉此造成形成的結構之不良的接線完整性及不精確的關鍵尺寸。在蝕刻期間形成的蝕刻副產物之不規則輪 廓及生長可能逐漸地阻擋用以製造結構的開口，藉此造成蝕刻的結構之弓起的、扭曲的、傾覆的或扭轉的輪廓。
因此，隨著特徵幾何結構進展朝向更高的深寬比，維持有效的且精確的蝕刻速度以在基板上控制而無上層之蝕刻不足(under-etching)或是過度蝕刻(over-etching)進入下層的情況，特別是基板之不同區域各處，已變得越來越困難。在基板上形成如所設計的特徵或圖案之失敗可能造成不欲的缺陷，且不利地影響後續處理步驟，最終劣化或無法實現最終積體電路結構之效能。
新興的3D NAND架構涉及交替的介電層之堆疊，此舉強化對於蝕刻系統之需求。蝕刻系統必須能夠在對於特徵深寬比高達80：1的整個基板各處嚴格的輪廓控制。由於關鍵尺寸(CD)收縮及製造者努力在單一基板上堆積更多裝置，需要適用於下一世代半導體裝置的用於蝕刻高深寬比特徵之改進的方法及設備。
本創作之實施例提供可調式環組件、具有可調式環組件的電漿處理腔室及用於調諧電漿處理的方法。在一個實施例中，可調式環組件包含外陶瓷環及內矽環，外陶瓷環具有曝露的頂表面及底表面，內矽環經配置以與外陶瓷環配合以界定重疊區域，內矽環具有內表面、頂表面及形成於內表面與頂表面之間的槽口(notch)，內表面界定環組件之內直徑，槽口的大小被設置為接受基板之邊緣，內矽環之頂表面之外部分經配置以在重疊區域中接觸且位於外陶瓷環之底表 面之內部分下方。
在另一個實施例中，提供電漿處理腔室。電漿處理腔室包含設置於腔室主體中的基板支撐底座。基板支撐底座且具有設置於基板支撐底座中的陰極電極。環組件設置於基板支撐上。環組件包含內矽環，內矽環經配置以與外陶瓷環配合以界定重疊區域。外陶瓷環具有曝露頂表面及底表面。內矽環具有內表面、頂表面及形成於內表面與頂表面之間的槽口。內表面界定環組件之內直徑。槽口的大小被設置為接受基板之邊緣。內矽環之頂表面之外部分經配置以在重疊區域中接觸且位於外陶瓷環之底表面之內部分下方，使得且該重疊設置於陰極電極上方。
在又另一個實施例中，提供以環組件來調諧蝕刻速度的方法。方法包含蝕刻由環組件所包圍的第一基板，環組件具有陶瓷外環及矽內環，陶瓷外環及矽內環配合以界定重疊區域；取代陶瓷外環及矽內環中之至少一者以改變重疊區域；及在具有改變的重疊區域的環組件之存在下蝕刻第二基板。
100‧‧‧處理腔室/電漿處理腔室
105‧‧‧腔室主體
110‧‧‧腔室蓋組件
112‧‧‧側壁
113‧‧‧基板(存取)出入口
114‧‧‧噴頭
115‧‧‧襯墊
118‧‧‧底部
120‧‧‧基板
122‧‧‧靜電吸座(ESC)
123‧‧‧排氣分歧管
124‧‧‧匹配電路
125‧‧‧射頻(RF)電源
126‧‧‧接地屏蔽組件
128‧‧‧隔離體
129‧‧‧冷卻底座
130‧‧‧可調式環組件
133‧‧‧介電主體
134‧‧‧電極
135‧‧‧基板支撐底座
136‧‧‧射頻(RF)電源
137‧‧‧匹配電路
138‧‧‧陰極電極
139‧‧‧陰極襯墊
141‧‧‧匹配電路
142‧‧‧射頻(RF)電源
145‧‧‧泵送口
146‧‧‧控制器
147‧‧‧中央處理單元(CPU)
150‧‧‧氣體輸送孔
152‧‧‧處理腔室體積
154‧‧‧擋板
160‧‧‧氣源
200‧‧‧多元件主體
210‧‧‧外石英環
211‧‧‧中間石英環
212‧‧‧內矽環
222‧‧‧整體長度尺寸
223‧‧‧內矽環之內部分之頂表面之尺寸
224‧‧‧未覆蓋的矽區域之尺寸
225‧‧‧內矽環與外石英環之間的重疊之尺寸
226‧‧‧內矽環之中間部分之水平投影之尺寸
227‧‧‧外石英環之頂表面之尺寸
228‧‧‧內矽環之中間部分之中間面之高度
230‧‧‧內矽環之內部分
231‧‧‧內矽環之中間部分
232‧‧‧內矽環之外部分
233‧‧‧外石英環之重疊部分
234‧‧‧外石英環之外部分
239‧‧‧內表面
241‧‧‧內矽環之內部分之頂表面
242‧‧‧內矽環之中間部分之中間面
243‧‧‧內矽環之中間部分之頂表面
244‧‧‧內矽環之中間部分之斜表面
245‧‧‧內矽環之外部分之頂表面
246‧‧‧內矽環之外部分之遠表面
247‧‧‧內矽環之底表面
251‧‧‧外石英環之重疊部分之內表面
252‧‧‧外石英環之頂表面
253‧‧‧外石英環之重疊部分之內表面之長度尺寸/外石英環之外部分之遠側
254‧‧‧外石英環之外部分之底部
255‧‧‧外石英環之外部分之近側
256‧‧‧外石英環之重疊部分之底表面
300‧‧‧假想線
302‧‧‧外直徑邊緣
320‧‧‧非重疊部分
330‧‧‧重疊部分
340‧‧‧外石英環之重疊部分之長度
350‧‧‧間隙
360‧‧‧電漿離子
361‧‧‧電漿離子
362‧‧‧電漿離子
380‧‧‧內矽環之曝露部分
400‧‧‧圖形
405‧‧‧基板之中心
406‧‧‧邊緣
410‧‧‧軸/外半徑
415‧‧‧軸
440‧‧‧軌跡
450‧‧‧軌跡
460‧‧‧軌跡
以上簡要總結的本創作之更特定描述可參考本創作之實施例而得到，使得以此方式達成且可詳細瞭解本文實施例之上述特徵，該等實施例繪示於附圖中。
第1圖描繪根據一個實施例，具有可調式環組件的電漿處理腔室。
第2圖描繪第1圖中所描繪的可調式環組件之局部 截面視圖，繪示內環及外環。
第3圖繪示內環及外環之重疊部分。
第4圖繪示描繪針對環組件之各種配置的蝕刻速度的圖形。
為了促進實施例之瞭解，儘可能使用了相同的元件符號來指稱圖式中共用的相同元件。考量到一個實施例之元件及特徵，在沒有進一步描述下可有益地併入其他實施例中。
然而，應注意到，附圖僅繪示本創作之示例性實施例且因此不應被視為限制本創作之範疇，因為本創作可承認其他同等有效實施例。
本創作之實施例提供可調式環組件，該可調式環組件允許經歷電漿處理的基板之表面各處的電漿離子之橫向均勻性受到控制。藉由修改沿著基板之邊緣的離子之混合物及濃度，可調式環組件促使沿著基板之邊緣的關鍵尺寸之控制。有益地，可調式環組件促使在堆疊的電路或三維積體電路(3D IC)中的高深寬比(HAR)特徵之蝕刻，同時維持特徵之關鍵尺寸上的控制。
新穎的可調式環組件於外側邊緣處提供曝露的頂石英表面且於內側邊緣處提供曝露的頂表面。於內側邊緣處的矽表面經配置以在蝕刻處理期間在電漿處理腔室中在基板下方部分地延伸。石英表面部分地覆在矽表面上。重疊量可經調整或調諧以控制鄰近矽表面的沿著基板之邊緣的蝕刻。環組件之石英表面可與矽表面重疊的比例範圍從約0%至約 100%，以便實質上控制電漿離子之流動進入基板與在基板之邊緣周圍的電漿離子之流動。
第1圖繪示具有可調式環組件130的示例處理腔室100。示例處理腔室100經配置作為蝕刻處理腔室且適用於從基板移除一或更多個材料層。適於自本創作獲益的處理腔室之一個實例為可自位於加利福尼亞州聖克拉拉的應用材料公司得到的Applied CENTURA® AvatarTM Etch處理腔室。本文預期其他處理腔室，包含那些來自其他製造商的處理腔室，可適於實踐本創作之實施例。
處理腔室100包含由腔室蓋組件110所封閉的腔室主體105且在腔室主體105中界定處理腔室體積152。腔室主體105具有側壁112及底部118以及耦合至腔室主體105的接地屏蔽組件126。側壁112具有襯墊115，用以保護側壁112且延展處理腔室100之維護周期之間的時間。腔室主體105及處理腔室100之相關元件之尺寸並不受限制且大致上成比例地大於待處理的基板120之大小。基板大小之實例包含，諸如此類，具有150mm直徑的基板120、具有200mm直徑的基板120、具有300mm直徑的基板120及具有450mm直徑的基板120諸如此類。
腔室主體105可由鋁或其他適合的材料所製造。通過腔室主體105之側壁112形成基板(存取)出入口113，促使基板120移送進入處理腔室100中及離開處理腔室100。出入口113可耦合至基板處理系統之移送室及/或其他腔室(皆未圖示)。
通過腔室主體105之側壁112形成泵送口145，且泵送口145經由排氣分歧管123連接至腔室體積。泵送裝置(未圖示)耦合至處理腔室體積152以抽空及控制在處理腔室體積152中的壓力。排氣分歧管123具有擋板154，以控制從泵送裝置吸入到排氣分歧管123中的電漿氣體之均勻性。泵送裝置可包含一或更多個泵及節流閥。泵送裝置及腔室冷卻設計致使於適合於熱預算需求的溫度下，例如約攝氏-25度至約攝氏+500度，有高基礎真空(約1xE-8 托或更低)及低上升率(約1,000毫托/分鐘)。在一個實施例中，泵送裝置致使真空壓力介於10毫托與30毫托之間。
氣源160耦合至腔室主體105，以供應處理氣體進入處理腔室體積152中。在一個或更多個實施例中，處理氣體可包含惰性氣體、不反應的氣體及若需要的話反應性氣體。可由氣源160所提供的處理氣體包含但不限於含碳氣體，含碳氣體任選地由含氧氣體及/或惰性氣體所伴隨。含碳氣體之實例包含CO2 、CO、CH4 、C2 H4 、C2 H6 、CH2 F2 、Cx Fy Hz 、COS及類似者。含氧氣體之實例包含O2 、NO、N2 O、CO2 、CO、COS及類似者。或者，載送氣體，例如N2 、Ar或He，亦可與氫氟碳化合物(hydro-fluorocarbon)氣體結合進入處理腔室100中。氣體之另外的組合可自氣源160供應至腔室主體105。舉例而言，HBr及O2 之組合物可供應至處理體積中，以蝕刻矽(Si)基板。在一個實施例中，在蝕刻氣體混合物中供應的處理氣體為COS/O2 /N2 /CH4 。
蓋組件110大致上包含噴頭114。噴頭114具有複 數個氣體輸送孔150，用於將來自氣源160的處理氣體引入處理腔室體積152中。噴頭114經由匹配電路141連接至射頻(RF)電源142。提供至噴頭114的RF功率激發離開噴頭114的處理氣體，以形成在處理腔室體積152內的電漿。
基板支撐底座135設置於在處理腔室體積152中的噴頭114下方。基板支撐底座135可包含靜電吸座(electro-static chuck；ESC)122，用於在處理期間夾持基板120。可調式環組件130設置於ESC 122上且沿著基板支撐底座135之周圍。可調式環組件130經配置以控制在基板120之邊緣處的蝕刻氣體自由基之分佈，同時遮蔽基板支撐底座135之頂表面避免處理腔室100內的電漿環境。
ESC122是由與匹配電路124整合的RF電源125所供電。ESC 122包括嵌入於介電主體133內的電極134。RF電源125可提供約200伏特至約2000伏特的RF夾持(chucking)電壓給電極134。RF電源125還可耦合至系統控制器，用以藉由將直流(IDC)電流導向至電極以夾持(chucking)基板120與解除夾持(de-chucking)基板120來控制電極134之操作。隔離體128包圍ESC 122，目的為使得ESC 122之側壁較不吸引電漿離子。此外，基板支撐底座135具有陰極襯墊139，以保護基板支撐底座135之側壁避免電漿氣體並且用以延展電漿處理腔室100之維護之間的時間。陰極襯墊139及襯墊115可由陶瓷材料所形成。舉例而言，陰極襯墊139及襯墊115兩者皆可由氧化釔(Yttria)所形成。
提供冷卻底座129，以保護基板支撐底座135且協 助控制基板120之溫度。冷卻底座129及ESC 122一起作用以維持基板溫度於在基板120上被製造的裝置之熱預算所需求的溫度範圍內。ESC 122可包含用於加熱基板的加熱器，而冷卻底座129可包含導管，該等導管用於循環熱傳流體以從ESC 122及設置於ESC 122上的基板散熱。舉例而言，針對某些實施例ESC 122及冷卻底座129可經配置以維持基板120於約攝氏負25度至約攝氏100度的溫度下，針對其他實施例維持基板120於溫度範圍約攝氏100度至約攝氏200度的溫度下，及針對又其他實施例維持基板120於約攝氏200度至約攝氏500度下。在一個實施例中，ESC 122及冷卻底座129維持基板120溫度於約攝氏15度至約攝氏40度。
升舉銷(未圖示)選擇性地移動通過基板支撐底座135以舉升基板120於基板支撐底座135上方，以促使藉由傳送機器人或其他適合的傳送機制來存取基板120。
陰極電極138設置於基板支撐底座135中且經由整合的匹配電路137連接至RF電源136。陰極電極138從基板120下方電容式地耦合功率至電漿。在一個實施例中，RF電源136提供陰極電極138具有介於約200W至約1000W之間的RF功率。
控制器146可耦合至處理腔室100。控制器可包含中央處理單元(CPU)147、記憶體及支援電路。利用控制器以控制處理序列，調節來自氣源160進入處理腔室100的氣體流動，給電源136及電源142的功率及其他處理參數。CPU 147可為可在工業設定中使用的任何形式的通用電腦處理器。軟 體常用程式可被儲存於記憶體中，例如隨機存取記憶體、唯讀記憶體、軟碟或硬碟驅動機或是其他數位儲存器之形式。支援電路習知地耦合至CPU 147且可包括快取、時脈電路、輸入/輸出子系統、電源及類似者。當軟體常用程式由CPU 147執行時，將CPU 147轉換成控制處理腔室100的特定用途電腦(控制器)，使得根據本創作來實行處理。亦可由位於處理腔室100遠端的第二控制器(未圖示)來儲存及/或執行軟體常用程式。
在處理期間，氣體被引入至處理腔室100中，以形成電漿且蝕刻基板120之表面。藉由電源136來偏壓基板支撐底座135。電源142激發由氣源160所供應的處理氣體，離開噴頭114以形成電漿。來自電漿的離子被吸引至基板支撐底座135中的陰極且轟擊/蝕刻基板120。可調式環組件130進一步控制於基板之邊緣處的蝕刻劑之分佈，使得邊緣至中心蝕刻均勻性可受控制，以獲得所需的蝕刻結果。
在一個實施例中，蝕刻基板120以具有高深寬比特徵。調節數個處理參數同時供應蝕刻混合物進入處理腔室中。在蝕刻氣體混合物之存在下，調節腔室壓力介於約10毫托至約30毫托之間。維持基板120之溫度介於約攝氏15度至約攝氏40度之間。藉由氣源160經由噴頭114可將COS/O2 /N2 /CH4 的處理氣體供應至處理腔室體積152中。電源142激發處理氣體以形成電漿氣體，且藉由施加約200W至約1000W的RF偏壓功率施加至偏壓功率電極138，電漿氣體的離子被吸引至基板120。
響應於利用來蝕刻設置在基板120上的特定材料之處理參數，可選擇在電漿處理腔室100中的可調式環組件130之配置。可選擇包括可調式環組件130的元件之配置，以控制表面各處的電漿離子對於基板120之分佈，且還可選擇元件之配置以控制在基板之邊緣處提供的氧量，該氧量依序協助聚合物控制及光罩之孔之開口，經由該光罩來蝕刻設置於基板上的位於下方的層。為了更加理解可調式環組件130之元件與表面各處及沿著基板120之邊緣的電漿組成之分佈之間的關係，參照第2圖更詳細描述可調式環組件130。
第2圖為第1圖中所繪示的可調式環組件130之局部截面視圖。可調式環組件130具有環形的多元件主體200，環形的多元件主體200包含內矽環212及外石英環210。可調式環組件130可任選地包含中間石英環211。中間石英環211安裝於基板支撐底座135之外部且作為邊緣保護環(edge protection ring；EPR)，藉由避免在腔室內的ESC 122與電漿環境之間的視線通道之存在，來避免於ESC 122處的電弧作用(arcing)。
內矽環212具有徑向內部分230、中間部分231及徑向外部分232。內矽環212具有底表面247，底表面247界定對於內部分230、中間部分231及外部分232中之各者的共同底部。內矽環212之內部分230面向可調式環組件130之中心(例如，中心線)。
內部分230具有頂表面241，頂表面241的尺寸被設置為位於基底120的底下，如第1圖中所示。內部分230 之頂表面241以在內表面239與中間面242之間為界。內表面239界定內矽環212之最裡面的直徑，且在一個實施例中，具有圓柱形。頂表面241從內表面239之頂部延伸至中間面242之底部。中間面242從頂表面241向上延伸至中間部分231之頂表面243。頂表面241及中間面242形成在內矽環212中的槽口，基板放在該槽口上。
中間面242具有高度228，高度228表示頂表面243與頂表面241之間的垂直差。高度228可為從約0mm至約5mm，例如介於約1mm與約1.5mm之間。在一個實施例中，可調式環組件130之中間面242具有約1.1mm的高度228。
內部分230之頂表面241具有沿著可調式環組件130之半徑從內表面239至中間面242所測量的尺寸223。頂表面241之尺寸223的範圍可為從約2mm至約15mm，取決於處理需求，例如介於約4mm與約10mm之間。在一個實施例中，可調式環組件130之頂表面241具有約6mm的尺寸223。
內矽環212之中間部分231設置於正好鄰近內部分230且在內部分230之徑向向外處。中間部分231包含中間面242、頂表面243及斜表面244，中間面242在內部分230之頂表面241上方延伸。斜表面244連接頂表面243及外部分232。斜表面244可被定向為約45度角，以使由於濺射環組件130之腐蝕最小化。
中間部分231之頂表面243實質上為水平的且位於中間面242與斜表面244之間。頂表面243可平行於頂表面241。頂表面243的尺寸被設置為正好於基板120之邊緣之外 側處，以提供作用為基板120之表面之延續的矽表面，以促進在處理期間基板120之邊緣與中心之間的更均勻電漿條件。
中間部分231具有水平長度，該水平長度延伸超越頂表面243且包含斜表面244之投影。中間部分231之水平投影具有尺寸226，尺寸226可少於約30mm，例如介於約10mm與約20mm之間。在一個實施例中，中間部分231之水平尺寸226為約20mm。
內矽環212之外部分232正好鄰近內矽環212之中間部分231且在內矽環212之中間部分231之徑向向外處並且在內部分230之相對側。外部分232包含頂表面245及遠表面246。頂表面245可與頂表面243平行，且在一個實施例中，頂表面245與頂表面241共平面。遠表面246可具有圓柱定向且界定內矽環212之外側直徑。
內矽環212之中間部分231及外部分232結合以形成在處理期間不被基板120所覆蓋的內矽環212之區域。此未覆蓋的區域決定影響蝕刻速度的矽質量。太大的矽質量清除蝕刻劑且於基板之邊緣處的蝕刻速度會下降，導致不良的中心至邊緣蝕刻速度均勻性。反之，降低矽質量可增加蝕刻速度。未覆蓋的矽區域具有尺寸224。未覆蓋的區域之尺寸224的範圍可從約20mm至約40mm，例如介於約25mm至約35mm。在一個實施例中，尺寸224為約33mm。
外石英環210延伸部分地位於外部分232上方。外石英環210延伸在外部分232上方的量可被選擇以控制由尺寸224所界定的未覆蓋區域中的曝露的矽之量。因此，外石 英環210之內部直徑可被選擇以控制中心至邊緣蝕刻速度均勻性而不需要改變內矽環212之配置。舉例而言，當需要時，一個外石英環210可被具有不同內部直徑的另一個外石英環210所取代，以改變內矽環232之曝露的矽之量，以便控制中心至邊緣蝕刻速度均勻性。
此外，包括外石英環210的石英材料在處理期間於基板之邊緣處提供氧源。由外石英環210所提供的氧可用以控制蝕刻參數，例如當蝕刻時的聚合物沉積，及控制經由蝕刻光罩(例如光阻劑或基於碳的硬光罩)所形成的孔之大小。舉例而言，使得靠近基板之邊緣處能獲得更多氧，相對於最靠近基板之中心處經由蝕刻光罩所形成的孔之大小，將會優先地增加經由蝕刻光罩所形成的孔之大小(或減少封閉比率)。因此。可利用外石英環210之內部直徑以調諧蝕刻處理之邊緣至中心蝕刻結果。
繼續參照第2圖，外石英環210具有重疊部分233及外部分234。外石英環210之頂表面252界定上表面及重疊部分233及外部分234。外石英環210之頂表面252具有尺寸227，尺寸227的範圍可介於約30mm與約50mm之間，舉例而言，約40mm。
重疊部分233界定外石英環210之內部分，該內部分在外部分234之徑向內側。重疊部分233具有底表面256及內表面251。外石英環210之重疊部分233之底表面256經配置以配合且接觸內矽環212之頂表面245，使得外石英環210重疊且覆蓋內矽環212之頂表面245之一部分。沿著可調 式環組件130之半徑測量在內矽環212與外石英環210之間的重疊之尺寸225，且重疊之尺寸225從外石英環210之內表面251延伸至內矽環212之遠表面246。重疊尺寸225可為小於約30mm，例如介於約10mm與約20mm之間。在一個實施例中，重疊尺寸225為約20mm。在一個實施例中，重疊區域尺寸225沿著內矽環延伸至距離中間面242處的槽口約30mm處。
重疊之尺寸225之選擇可改變對於外石英環210之頂表面252之尺寸227。隨著對於內矽環212之中間部分231之尺寸226被最小化且接近0mm，曝露至電漿的可調式環組件130之部分，主要由尺寸227所界定，變成實質上由石英所重疊。以此方式，外石英環210之接近性可相對於基板之位置來調諧，因此帶來更多氧產生材料較靠近基板120之邊緣，同時藉由使得由內矽環212所曝露的矽材料之量最小化，助長在基板120之邊緣處的蝕刻速度的增加。整體長度尺寸222反映可調式環組件130曝露於基板之外側的部分，換句話說，組件130之整個區段寬度減掉頂表面241之寬度。雖然整體長度尺寸222的範圍可介於約40mm與約60mm之間，長度尺寸不限於此範圍。在一個實施例中，整體長度尺寸222為約60mm。
重疊部分233的高度等於內表面251之長度，內表面251之長度大致上大於中間面242之長度。重疊部分233之高度大致上被選擇以允許足夠的外石英環210之使用壽命，外石英環210在處理期間被消耗掉。
界定於外石英環210之重疊部分233上方的頂表面252之部分為垂直地位於內矽環212之頂表面245上方，由內表面251之長度尺寸253所界定的頂表面252之重疊部分。內表面251之長度尺寸253的範圍可介於約1mm與約5mm之間，例如介於約2mm與約3.5mm之間。在一個實施例中，內表面251具有約2.5mm的長度尺寸253。
外石英環210之外部分234具有遠側253、底部254及近側255。遠側253界定可調式環組件130之最外直徑。近側255鄰接中間石英環211。底部254平行於重疊部分233之底表面256且延伸於底表面256下方，藉此允許外石英環210在位置上位於基板支撐底座135上。外石英環210與內矽環212之間的關係以及由此關係所導致的對於蝕刻的效應相對於第3圖作討論。
第3圖繪示在陰極電極138上方可調式環組件130之外石英環210與內矽環212之間的重疊。可調式環組件130之外石英環210及內矽環212之相對位置界定外石英環210之重疊部分330及非重疊部分320以及內矽環212之曝露部分380，重疊部分330及非重疊部分320被曝露於處理腔室100內的電漿，內矽環212之曝露部分380亦被曝露於處理腔室100內的電漿。內矽環212之其他部分由外石英環210之重疊部分330所覆蓋(亦即，自電漿遮蔽)或者由基板120所覆蓋。外石英環210之重疊部分233具有沿著可調式環組件130之半徑所測量的長度340。圖示間隙350於外石英環210與內矽環212之間。間隙350允許中間石英環211與環210、212 相互配合，如第2圖所示。
如第3圖所示，陰極電極138在內矽環212下方延伸至外直徑邊緣302，外直徑邊緣302在內矽環212之遠表面246之徑向外側且在外石英環210之內表面251之徑向外側，如由假想線300所繪示。陰極電極138在內矽環212下方之延伸改進在基板120之邊緣處的電漿均勻性。內矽環212可提供矽表面，該矽表面使得基板之邊緣看起來(對於電漿而言)在該基板之邊緣的實際位置之外側。
陰極電極138在外石英環210下方之延伸相對於非重疊部分320優先地蝕刻外石英環210之重疊部分330，藉此釋放來自石英材料的氧，石英材料包括最接近基板120之邊緣的外石英環210。釋放的氧允許聚合物鈍化之量及光罩之孔之開口之大小可受控制，設置於基板上的位於下方的層經由該開口被蝕刻。舉例而言，具有較大的重疊部分330將增加氧氣被釋放的量，且因此增大光罩之孔之開口或使得光罩之孔之開口保持清晰，設置於基板上的位於下方的層經由該開口被蝕刻。反之，具有較小的重疊部分330將減少氧氣被釋放的量，且因此允許當蝕刻時光罩之孔之開口變得狹窄。因此，藉由控制重疊部分330之大小(亦即，第2圖中所示的長度尺寸225)，可諧調蝕刻處理。
在內矽環212上方的電漿離子360、靠近外石英環210之重疊部分330的電漿離子361及靠近外石英環210之非重疊部分320的電漿離子361繪示於第3圖中。藉由改變外石英環210之重疊部分330之大小，可調整電漿離子360之 反應速度。隨著電漿離子之數目增加，反應速度增加。如圖示，由描繪電漿離子360的箭頭之數目所示，最靠近基板的反應速度高於遠離基板的反應速度。電漿離子360的增加對應於靠近基板之邊緣處的反應速度的增加。在圖示的實例中，電漿離子360轟擊內矽環212之曝露部分380，電漿離子361轟擊重疊部分330，而電漿離子362轟擊非重疊部分320。因此，電漿離子360、361、362之量在可調式環組件130各處為不均勻的，當與環組件之中心的距離增加時離子之濃度減少。
在一個實施例中，藉由減小針對在內矽環212上方的外石英環210之重疊部分330之大小，可調諧於基板邊緣處的電漿反應速度。此舉具有減小電漿離子360之數目之效果。
在另一個實施例中，在基板上方的電漿反應速度為不均勻的。在基板之邊緣處反應的電漿離子之數目不足以在與基板之中間相同的速度下蝕刻基板。可增加外石英環210之重疊部分330以覆蓋更多內矽環212。增加長度340以對應地增加重疊尺寸225，且因此亦增加電漿離子36之數目。或者，可以特定的方式來調諧蝕刻速度成為不均勻的，使得具有高深寬比特徵的基板在一個區域中可更快速地被蝕刻。一個如此實例為在3D封裝中可見的臺階(step)。
可以看出，藉由調整外石英環210之重疊部分330之尺寸225，可調諧在基板邊緣的反應速度。在一個實施例中，當沿著基板邊緣的反應速度太低時，藉由改變環210、212 中之一者，可增加重疊部分330。
由於腔室組件曝露於電漿離子大幅地影響使用壽命及維護訪問，控制衝擊環組件130的離子量之能力有利地延展使用壽命。環組件130不僅保護ESC還藉由協助控制基板之表面各處的電漿離子之均勻性來增強電漿處理。
為了更加繪示各種實施例之間的差異，第4圖提供描繪對於各種組件環配置的蝕刻速度的圖形400。圖形400描繪三個實施例。在第一個實施例中，不具重疊部分的環組件130(亦即，長度255近似為零)由軌跡460所圖示。在第二個實施例中，具有約百分之50的外部分232與外石英環210重疊的環組件130由軌跡450所圖示。在第三個實施例中，具有約百分之100的外部分232與外石英環210重疊的環組件130由軌跡440所圖示。以軸415描繪單位為埃/分鐘的蝕刻速度，且軸410繪示基板120上的徑向位置，元件符號405指示基板120之中心，及元件符號406指示邊緣，來繪製軌跡440、450、460。
在由軌跡460所繪示的第一個實施例中，環組件之曝露部分大部分由靠近基板邊緣的矽所組成，且在基板邊緣的蝕刻速度主要由矽所影響。在外半徑410軌跡460可見，在最靠近邊緣406處蝕刻速度下降。
在由軌跡450所繪示的第二個實施例中，環組件由石英及矽以及最靠近基板邊緣的矽部分所組成。蝕刻速度現在部分地受曝露於最靠近基板之邊緣的電漿的石英量所影響。在外半徑410針對軌跡450可見，在邊緣406的蝕刻速 度幾乎與在基板120之中心405中的蝕刻速度相同。
在由軌跡450所繪示的第三個實施例中，環組件由基板邊緣旁的石英所組成。蝕刻速度顯著地受曝露於最靠近基板之邊緣處的電漿的石英量所影響。在外半徑410針對軌跡440可見，相對於針對基板120之中心405的蝕刻速度，在邊緣406的蝕刻速度實質上增加。
雖然前述是針對本創作之實施例，在不脫離本創作之基本範疇下，可設計本創作之其他及進一步實施例，且本創作之範疇由以下的申請專利範圍所決定。
120‧‧‧基板
138‧‧‧陰極電極
210‧‧‧外石英環
212‧‧‧內矽環
225‧‧‧內矽環與外石英環之間的重疊之尺寸
233‧‧‧外石英環之重疊部分
246‧‧‧內矽環之外部分之遠表面
251‧‧‧外石英環之重疊部分之內表面
300‧‧‧假想線
302‧‧‧外直徑邊緣
320‧‧‧非重疊部分
330‧‧‧重疊部分
340‧‧‧外石英環之重疊部分之長度
350‧‧‧間隙
360‧‧‧電漿離子
361‧‧‧電漿離子
362‧‧‧電漿離子
380‧‧‧內矽環之曝露部分

Claims (15)

  1. 一種環組件，包括：一外陶瓷環，該外陶瓷環具有一曝露頂表面及一底表面；及一內矽環，該內矽環經配置以與該外陶瓷環配合以界定一重疊區域，該內矽環具有一內表面、一頂表面及形成於該內表面與該頂表面之間的一槽口，該內表面界定該環組件之一內直徑，該槽口的大小被設置為接受一基板之一邊緣，該內矽環之該頂表面之一外部分經配置以在該重疊區域中接觸且位於該外陶瓷環之該底表面之一內部分下方。
  2. 如請求項1所述之環組件，進一步包括一中間陶瓷環，該中間陶瓷環位於該內矽環之該重疊區域下方，該內矽環之該重疊區域位於該外陶瓷環之該底表面之該內部分下方。
  3. 如請求項1所述之環組件，其中該重疊區域延伸至該槽口。
  4. 如請求項1所述之環組件，其中該重疊區域具有介於約零與約30mm之間的一徑向尺寸。
  5. 如請求項1所述之環組件，其中該外陶瓷環沿著該內矽環延伸至自該槽口距離約30mm。
  6. 如請求項1所述之環組件，其中該內矽環之該頂表面包含一斜表面，該斜表面從該槽口面向徑向朝外且向上。
  7. 如請求項6所述之環組件，其中該斜表面以相對於該內矽環之該頂表面以約45度來定向。
  8. 一種電漿處理腔室，包括：一腔室主體；一基板支撐底座，該基板支撐底座設置於該腔室主體中且具有設置於該基板支撐底座中的一陰極電極；一環組件，該環組件設置於該基板支撐底座上，該環組件包括：一外陶瓷環，該外陶瓷環具有一曝露頂表面及一底表面；及一內矽環，該內矽環經配置以與該外陶瓷環配合以界定一重疊區域，該內矽環具有一內表面、一頂表面及形成於該內表面與該頂表面之間的一槽口，該內表面界定該環組件之一內直徑，該槽口的大小被設置為接受一基板之一邊緣，該內矽環之該頂表面之一外部分經配置以在該重疊區域中接觸且位於該外陶瓷環之該底表面之一內部分下方，且其中該重疊設置於該陰極電極上方。
  9. 如請求項8所述之電漿處理腔室，其中該陰極電極延伸 超越該內矽環。
  10. 如請求項8所述之電漿處理腔室，進一步包括一中間陶瓷環，該中間陶瓷環位於該內矽環之該重疊區域下方，該內矽環之該重疊區域位於該外陶瓷環之該底表面之該內部分下方。
  11. 如請求項8所述之電漿處理腔室，其中該重疊區域延伸至該槽口。
  12. 如請求項8所述之電漿處理腔室，其中該重疊區域具有介於約零與約30mm之間的一徑向尺寸。
  13. 如請求項8所述之電漿處理腔室，其中該外陶瓷環沿著該內矽環延伸至自該槽口距離約30mm。
  14. 如請求項8所述之電漿處理腔室，其中該內矽環之該頂表面包含一斜表面，該斜表面從該槽口面向徑向朝外且向上。
  15. 如請求項14所述之電漿處理腔室，其中該斜表面以相對於該內矽環之該頂表面以約45度來定向。
TW103207716U 2013-06-28 2014-05-02 用於邊緣關鍵尺寸均勻性控制的處理套組 TWM495617U (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201361841194P 2013-06-28 2013-06-28
US14/020,774 US20150001180A1 (en) 2013-06-28 2013-09-06 Process kit for edge critical dimension uniformity control

Publications (1)

Publication Number Publication Date
TWM495617U true TWM495617U (zh) 2015-02-11

Family

ID=52114576

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103207716U TWM495617U (zh) 2013-06-28 2014-05-02 用於邊緣關鍵尺寸均勻性控制的處理套組

Country Status (6)

Country Link
US (1) US20150001180A1 (zh)
JP (2) JP6867159B2 (zh)
KR (1) KR102190302B1 (zh)
CN (1) CN105283944B (zh)
TW (1) TWM495617U (zh)
WO (1) WO2014209489A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI571909B (zh) * 2015-10-22 2017-02-21 Ａｓｍ知識產權私人控股有限公司 包括沉積設備的半導體製造系統

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9691625B2 (en) * 2015-11-04 2017-06-27 Lam Research Corporation Methods and systems for plasma etching using bi-modal process gas composition responsive to plasma power level
JP3210105U (ja) 2016-03-04 2017-04-27 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ ユニバーサルプロセスキット
US9947517B1 (en) * 2016-12-16 2018-04-17 Applied Materials, Inc. Adjustable extended electrode for edge uniformity control
US11387134B2 (en) * 2018-01-19 2022-07-12 Applied Materials, Inc. Process kit for a substrate support
US20190287835A1 (en) * 2018-02-01 2019-09-19 Yield Engineering Systems, Inc. Interchangeable Edge Rings For Stabilizing Wafer Placement And System Using Same
JP7138514B2 (ja) * 2018-08-22 2022-09-16 東京エレクトロン株式会社 環状部材、プラズマ処理装置及びプラズマエッチング方法
WO2020117421A1 (en) * 2018-12-03 2020-06-11 Applied Materials, Inc. Electrostatic chuck design with improved chucking and arcing performance
WO2021158451A1 (en) * 2020-02-04 2021-08-12 Lam Research Corporation Radiofrequency signal filter arrangement for plasma processing system
KR20220010074A (ko) 2020-02-11 2022-01-25 램 리써치 코포레이션 웨이퍼 베벨/에지 상의 증착을 제어하기 위한 캐리어 링 설계들
CN111508803B (zh) * 2020-04-23 2023-01-17 北京北方华创微电子装备有限公司 半导体工艺腔室、晶片边缘保护方法及半导体设备
CN113802111B (zh) * 2020-06-13 2023-10-31 拓荆科技股份有限公司 使用等离子体处理衬底的设备及改善晶圆薄膜表面形貌的方法
KR20230152801A (ko) * 2020-06-25 2023-11-03 램 리써치 코포레이션 방사상으로 가변된 플라즈마 임피던스를 갖는 캐리어 링들
US20230066418A1 (en) * 2021-08-30 2023-03-02 Taiwan Semiconductor Manufacturing Company, Ltd. Focus ring for a plasma-based semiconductor processing tool
CN115910738A (zh) * 2022-11-01 2023-04-04 上海积塔半导体有限公司 一种通过改变部件尺寸来调节Emax工艺腔体均匀性的方法

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3121524B2 (ja) * 1995-06-07 2001-01-09 東京エレクトロン株式会社 エッチング装置
US6284093B1 (en) * 1996-11-29 2001-09-04 Applied Materials, Inc. Shield or ring surrounding semiconductor workpiece in plasma chamber
WO1999014788A1 (en) * 1997-09-16 1999-03-25 Applied Materials, Inc. Shield or ring surrounding semiconductor workpiece in plasma chamber
JP3296300B2 (ja) * 1998-08-07 2002-06-24 ウシオ電機株式会社 光照射式加熱装置
WO2000026939A1 (en) * 1998-10-29 2000-05-11 Applied Materials, Inc. Apparatus for coupling power through a workpiece in a semiconductor wafer processing system
JP3764639B2 (ja) * 2000-09-13 2006-04-12 株式会社日立製作所 プラズマ処理装置および半導体装置の製造方法
JP4676074B2 (ja) * 2001-02-15 2011-04-27 東京エレクトロン株式会社 フォーカスリング及びプラズマ処理装置
JP4209618B2 (ja) * 2002-02-05 2009-01-14 東京エレクトロン株式会社 プラズマ処理装置及びリング部材
JP2003257935A (ja) * 2002-03-05 2003-09-12 Tokyo Electron Ltd プラズマ処理装置
TW200626020A (en) * 2001-12-13 2006-07-16 Tokyo Electron Ltd Ring mechanism, and plasma processor using the ring mechanism
US6868302B2 (en) * 2002-03-25 2005-03-15 Dainippon Screen Mfg. Co., Ltd. Thermal processing apparatus
JP4286025B2 (ja) * 2003-03-03 2009-06-24 川崎マイクロエレクトロニクス株式会社 石英治具の再生方法、再生使用方法および半導体装置の製造方法
JP2005167088A (ja) * 2003-12-04 2005-06-23 Matsushita Electric Ind Co Ltd ドライエッチング装置及びドライエッチング方法
US7244336B2 (en) * 2003-12-17 2007-07-17 Lam Research Corporation Temperature controlled hot edge ring assembly for reducing plasma reactor etch rate drift
JP2005303099A (ja) * 2004-04-14 2005-10-27 Hitachi High-Technologies Corp プラズマ処理装置およびプラズマ処理方法
JP2006086230A (ja) * 2004-09-14 2006-03-30 Hitachi Kokusai Electric Inc 半導体製造装置
US7520969B2 (en) * 2006-03-07 2009-04-21 Applied Materials, Inc. Notched deposition ring
KR100794308B1 (ko) * 2006-05-03 2008-01-11 삼성전자주식회사 반도체 플라즈마 장치
US8440049B2 (en) * 2006-05-03 2013-05-14 Applied Materials, Inc. Apparatus for etching high aspect ratio features
US20070283884A1 (en) * 2006-05-30 2007-12-13 Applied Materials, Inc. Ring assembly for substrate processing chamber
JP5035884B2 (ja) * 2007-03-27 2012-09-26 東京エレクトロン株式会社 熱伝導シート及びこれを用いた被処理基板の載置装置
JP5567486B2 (ja) * 2007-10-31 2014-08-06 ラム リサーチ コーポレーション 窒化シリコン−二酸化シリコン高寿命消耗プラズマ処理構成部品
JP2010045200A (ja) * 2008-08-13 2010-02-25 Tokyo Electron Ltd フォーカスリング、プラズマ処理装置及びプラズマ処理方法
JP2011035026A (ja) * 2009-07-30 2011-02-17 Seiko Epson Corp ドライエッチング装置、半導体装置の製造方法、制御リング
JP5719599B2 (ja) * 2011-01-07 2015-05-20 東京エレクトロン株式会社 基板処理装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI571909B (zh) * 2015-10-22 2017-02-21 Ａｓｍ知識產權私人控股有限公司 包括沉積設備的半導體製造系統

Also Published As

Publication number Publication date
JP2016530705A (ja) 2016-09-29
JP6867159B2 (ja) 2021-04-28
CN105283944B (zh) 2018-04-27
JP2021010016A (ja) 2021-01-28
KR20160029073A (ko) 2016-03-14
KR102190302B1 (ko) 2020-12-11
US20150001180A1 (en) 2015-01-01
WO2014209489A1 (en) 2014-12-31
CN105283944A (zh) 2016-01-27

Similar Documents

Publication Publication Date Title
TWM495617U (zh) 用於邊緣關鍵尺寸均勻性控制的處理套組
US9324569B2 (en) Plasma etching method and plasma etching apparatus
JP5357710B2 (ja) 基板処理方法，基板処理装置，プログラムを記録した記録媒体
WO2012133585A1 (ja) プラズマエッチング装置及びプラズマエッチング方法
JP6853038B2 (ja) Ｉｃｐプラズマ処理チャンバ内における高収率・基板最端部欠陥低減のための単一リング設計
JP6723659B2 (ja) プラズマ処理方法及びプラズマ処理装置
TW202105502A (zh) 具有晶圓邊緣電漿殼層調諧能力的半導體電漿處理設備
US20220181162A1 (en) Etching apparatus
JPWO2013108750A1 (ja) 基板載置台及びプラズマ処理装置
US20170316919A1 (en) Plasma processing method and plasma processing apparatus
JP2016157793A (ja) エッチング方法
TW201907477A (zh) 蝕刻方法及蝕刻裝置
JP2017092093A (ja) 基板処理装置、基板処理方法及び基板保持部材
JP2014220387A (ja) プラズマエッチング方法
KR20190099131A (ko) 클리닝 방법 및 플라즈마 처리 장치
US9754797B2 (en) Etching method for selectively etching silicon oxide with respect to silicon nitride
CN111326395B (zh) 等离子体处理方法和等离子体处理装置
JP7285152B2 (ja) プラズマ処理装置
JP7431260B2 (ja) 基板処理方法
JP2016021434A (ja) ステンシルマスク、プラズマ処理装置及びプラズマ処理方法
TWI798856B (zh) 用於斜面背部沉積消除的半導體處理系統及方法
JP2023103113A (ja) 基板処理方法
TW202231131A (zh) 用於基板極端邊緣保護的環