[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

TWI558277B - 電路板層間導電結構、磁性元件及其製作方法 - Google Patents

電路板層間導電結構、磁性元件及其製作方法 Download PDF

Info

Publication number
TWI558277B
TWI558277B TW103128505A TW103128505A TWI558277B TW I558277 B TWI558277 B TW I558277B TW 103128505 A TW103128505 A TW 103128505A TW 103128505 A TW103128505 A TW 103128505A TW I558277 B TWI558277 B TW I558277B
Authority
TW
Taiwan
Prior art keywords
conductive
layer
conductive structure
electrical contact
insulating layer
Prior art date
Application number
TW103128505A
Other languages
English (en)
Other versions
TW201608938A (zh
Inventor
陳易威
李政璋
Original Assignee
乾坤科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 乾坤科技股份有限公司 filed Critical 乾坤科技股份有限公司
Priority to TW103128505A priority Critical patent/TWI558277B/zh
Priority to CN201410431323.6A priority patent/CN105357869B/zh
Priority to US14/755,528 priority patent/US10199153B2/en
Publication of TW201608938A publication Critical patent/TW201608938A/zh
Application granted granted Critical
Publication of TWI558277B publication Critical patent/TWI558277B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/2804—Printed windings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F17/0033—Printed inductances with the coil helically wound around a magnetic core
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F2017/0093—Common mode choke coil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/2804—Printed windings
    • H01F2027/2819—Planar transformers with printed windings, e.g. surrounded by two cores and to be mounted on printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0263—High current adaptations, e.g. printed high current conductors or using auxiliary non-printed means; Fine and coarse circuit patterns on one circuit board
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09563—Metal filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

電路板層間導電結構、磁性元件及其製作方法
本發明是有關於一種層間導電結構、磁性元件及其製造方法，尤指應用於平面型線圈繞組單元的多層的電路板層間導電結構、磁性元件及其製造方法。
在傳統具有多層結構的電路板(Printed Circuit Board，簡稱PCB)，其層與層之間的導通結構通常採用導孔(Hole)的設計，依導孔在電路板中的設置方式可分為通孔(through hole)、盲孔(blind via hole)、埋孔(buried via hole)三種。
而導孔的傳統製程皆需以機械或雷射方式鑽孔後，再於完成的導孔孔壁上進行銅的電鍍製程。然而，電鍍製程是屬於製作時間較長、高成本、高汙染又耗能的製程，電鍍產生的銅不易填滿導孔全部空間，使得導孔的中心及上、下開口處具有佔用電路板面積的空隙，換言之，上、下層銅線路的可利用面積少了導孔的上、下開口處之面積。再者，若所完成元件的負載電流較大，為了要降低電阻，通常會使用較大尺寸的單一導孔，但是大尺寸單一導孔的設計會使導孔的空隙變大且需要採用樹脂塞孔(填滿空隙)，導致導孔佔用較大的電路板面積而無法小型化，樹脂塞孔除了常有可靠度低的問題外，更會增加製作的步驟、時間、成本。此外，負載電流的大小與密度分布仍受到鍍於導孔內壁上銅的厚度 與導孔截面積的限制，為了防止鍍於導孔內壁上的銅剝離，所以導孔的上、下開口的週圍處需要向外延伸增加間距大於0.5mm的孔環(ring)。
有鑑於此，為了降低電阻率，習用手段也改採用多孔製程，但在進行線路佈局時常因為多孔結構的影響，例如需要避開導孔，因而增加了多餘的電性連接線路而增加電路板的面積，導致成本的提高且無法小型化。再者，為了結構強度及絕緣特性，導孔與導孔之間、導孔與銅線路之間兩者都需要間隔一個最小距離，但此特性也會增加電路板的面積，導致成本的提高且無法小型化。因此，如何針對上述種種問題進行改善，實為值得關注的重點。
本發明的目的之一在於提供一種電路板層間導電結構之製作方法，用以製作出適用於大電流導線應用的電路板層間導電結構。
本發明的再一目的再於提供一種電路板層間導電結構，適用於大電流導線的應用。
為達上述優點，本發明提供一種電路板層間導電結構製作方法，該方法包含下列步驟：分別提供一第一絕緣層、一第一導電層、一第二導電層以及一第一電性接觸材料，其中該第一絕緣層中完成有一第一導孔；將該第一絕緣層與該第一電性接觸材料置於該第一導電層與該第二導電層之間，且該第一電性接觸材料的位置相對應於該第一導孔的位置；以及進行一第一組合製程，使該第一電性接觸材料在該第一導孔中形成一第一層間導電插塞，並使該第一導電層與該第二導電層分別固定至該第一絕緣層的上下表面，且該第一層間導電插塞分別電性接觸至該第一導電層與該第二導電層。
在本發明的一實施例中，上述之電路板層間導電結構製作方法，其中更包含下列步驟：分別提供一第二絕緣層、一第三導電層以及一第二電性接觸材料，其中該第二絕緣層中完成有一第二導孔；將該第二絕緣層與該第二電性接觸材料置於一第一導電結構與該第三導電層之間，且該第二電性接觸材料的位置相對應於該第二導孔的位置；以及進行一第二組合製程，使該第二電性接觸材料在該第二導孔中形成一第二層間導電插塞，並使該第三導電層與該第一導電結構分別固定至該第二絕緣層的上下表面，且該第二層間導電插塞分別電性接觸至該第一導電結構與該第三導電層。
在本發明的一實施例中，上述之電路板層間導電結構製作方法，其中更包含下列步驟：分別提供一第三絕緣層、一第四導電層以及一第三電性接觸材料，其中該第三絕緣層中完成有一第三導孔；將該第三絕緣層與該第三電性接觸材料置於該第四導電層與一第二導電結構之間，且該第三電性接觸材料的位置相對應於該第三導孔的位置；以及進行該第二或一第三組合製程，使該第二電性接觸材料與該第三電性接觸材料分別在該第二導孔與該第三導孔中形成該第二層間導電插塞與一第三層間導電插塞，並使該第三導電層與該第一導電結構分別固定至該第二絕緣層的上下表面以及使該第二導電結構與該第四導電層分別固定至該第三絕緣層的上下表面，該第二層間導電插塞分別電性接觸至該第一導電結構與該第三導電層且該第三層間導電插塞分別電性接觸至該第二導電結構與該第四導電層。
在本發明的一實施例中，上述之電路板層間導電結構製作方法，其中該絕緣層包含有黏合片(prepreg)，該導電層的材料包含有銅金屬，該電性接觸材料包含有錫合金，而該第一組合製程為一高溫加熱壓合製程，其熱壓溫度條件範 圍為100℃~250℃。
在本發明的一實施例中，上述之電路板層間導電結構製作方法，其中更包含下列步驟：對至少一層的該導電層進行一形狀定義製程，分別於該導電層上定義出特定形狀的對應一導電結構。
在本發明的一實施例中，上述之電路板層間導電結構製作方法，其中該導電結構選擇性地覆蓋該導孔的全部或至少部份開口。
在本發明的一實施例中，上述之電路板層間導電結構製作方法，其中該形狀定義製程為一黃光微影蝕刻製程或一蝕刻製程。
在本發明的一實施例中，上述之電路板層間導電結構製作方法，其中該第一、第二或第三組合製程為一加熱壓合製程，該電性接觸材料在該加熱壓合製程前已先填入該導孔中或是在該加熱壓合製程中一起填入該導孔中，而該第一導電層以及該第二導電層材料的熔點大於該第一電性接觸材料的熔點。
在本發明的一實施例中，上述之電路板層間導電結構製作方法，其中該等導電層係以單次壓合或多次壓合來固定至該等絕緣層的上下表面。
為達上述優點，本發明另一方面提供一種電路板層間導電結構，其包含：一絕緣層，具有相對之一第一表面與一第二表面以及位於該第一表面與該第二表面之間的一導孔；一第一導電結構，配置於該絕緣層的該第一表面；一第二導電結構，配置於該絕緣層的該第二表面；以及一電性接觸材料，設置於該絕緣層的該導孔內；其中，該電性接觸材料與該第一導電結構或該第二導電結構為不同材料，且該第一導電結構或/及該第二導電結構選擇性地覆蓋該導孔的全部或至 少部份開口。
在本發明的一實施例中，上述之電路板層間導電結構，其中更包含：一第一保護層，配置於該絕緣層的該第一表面並覆蓋於該第一導電結構；以及一第二保護層，配置於該絕緣層的該第二表面並覆蓋於該第二導電結構。
在本發明的一實施例中，上述之電路板層間導電結構，其中該該電性接觸材料實質上實心填滿於該絕緣層的該導孔內。
在本發明的一實施例中，上述之電路板層間導電結構，其中該電性接觸材料之材料熔點小於該第一導電結構或該第二導電結構之材料熔點。
在本發明的一實施例中，上述之電路板層間導電結構，其中在該導孔開口處的該第一導電結構或該第二導電結構的寬度等於或稍大於該導孔的寬度。
在本發明的一實施例中，上述之電路板層間導電結構，其中該導孔之孔徑大於或等於0.2毫米(mm)。
為達上述優點，本發明另一方面提供一種平面式的線圈繞組單元，其包含上述之電路板層間導電結構，而其中任一導電結構為具有缺口的圓弧線段，而該等導電結構間的絕緣層設有至少一個相對應導孔，並於該導孔中設有該電性接觸材料，進而將該等導電結構串接成一個完整的至少一組線圈。
為達上述優點，本發明又一方面提供一種平面式的磁性元件，其包含：一平面式線圈繞組單元，如上所述之平面式線圈繞組單元，其包含有至少一第一組線圈並包含有一貫穿孔；以及一磁芯，貫穿該貫穿孔。
在本發明的一實施例中，上述之平面式的磁性元件，其中更包含有：一第二組線圈或/及一輔助組線圈，其中該 第二組線圈或該輔助組線圈為該電路板層間導電結構或一線餅式結構。
在本發明的一實施例中，上述之平面式的磁性元件，為一平面型的變壓器或平面型的電感器，且更包含：複數個導電接腳或/及一導線架，其中該複數個導電接腳設置在該平面式線圈繞組單元的側邊，且電性連接於該平面式線圈繞組單元的至少一組線圈。
在本發明的一實施例中，上述之平面式的磁性元件，其中該磁芯為E-I、E-E式磁芯，且包含有一第一磁芯部以及一第二磁芯部，該第二磁芯部貫穿該貫穿孔。
為讓本發明之上述和其他目的、特徵和優點能更明顯易懂，下文特舉較佳實施例，並配合所附圖式，作詳細說明如下。
1、1a‧‧‧PCB層間導電結構
10、10a、10b‧‧‧絕緣層
11、11a‧‧‧第一導電結構、第三導電結構
12、12a‧‧‧第二導電結構、第四導電結構
13、13a、13b‧‧‧電性接觸材料
14、14a‧‧‧保護層
15、15a‧‧‧保護層
100‧‧‧壓合治具
101‧‧‧第一表面
102‧‧‧第二表面
103、103a、103b、‧‧‧導孔
110、110a‧‧‧第一導電層、第三導電層
120、120a‧‧‧第二導電層、第四導電層
139‧‧‧導孔周圍邊線
119、129‧‧‧導電結構周圍邊線
d‧‧‧距離
501~507‧‧‧導電結構
5020、5060‧‧‧接線區
5031~5061‧‧‧導孔
7‧‧‧平面式磁性元件
70‧‧‧線圈繞組單元
701‧‧‧主體
702‧‧‧貫穿孔
71‧‧‧磁芯
711‧‧‧第一磁芯部
712‧‧‧第二磁芯部
713‧‧‧軸部
72‧‧‧第一線圈繞組單元
73‧‧‧第二線圈繞組單元
74‧‧‧第一絕緣膜層
75‧‧‧第二絕緣膜層
761~766‧‧‧柱狀導電接腳
771~772‧‧‧導線架
圖1繪示為本發明之一實施例所述之PCB層間導電結構的剖面示意圖。
圖2A至圖2E繪示為本發明之一實施例所述之PCB層間導電結構的製作方法流程示意圖。
圖3繪示為本發明之另一實施例所述之PCB層間導電結構的剖面示意圖。
圖4A至圖4I繪示為本發明之另一實施例所述之PCB層間導電結構的製作方法流程示意圖。
圖5A、圖5B繪示為本發明之一實施例所述之平面型PCB之線圈繞組單元之立體示意圖及分層上視示意圖。
圖6繪示為圖5A沿A1-A2線之剖面示意圖。
圖7繪示為本發明之一實施例所述之平面式磁性元件的結構分解示意圖。
請參照圖1，其為本發明之一實施例所述之PCB層間導電結構的剖面示意圖。如圖1所示，本實施例所述之PCB層間導電結構1，例如印刷電路板(PCB)，其中包含有絕緣層10，具線路圖形之第一導電結構11、第二導電結構12以及電性接觸材料13。絕緣層10具有相對的第一表面101與第二表面102以及位於第一表面101與第二表面102之間的導孔103。第一導電結構11配置於絕緣層10的第一表面101且選擇性地覆蓋該導孔103位於第一表面101之全部或至少部份開口。第二導電結構12配置於絕緣層10的第二表面102且選擇性地覆蓋該導孔103位於第二表面102之全部或至少部份開口。電性接觸材料13配置於絕緣層10的導孔103內，較佳者，電性接觸材料13僅填充於該絕緣層10的該導孔103內，且電性接觸材料13的兩端分別電性接觸於第一導電結構11與第二導電結構12，以常見的電性接觸材料錫合金為例，錫合金可以填滿導孔，使得導孔的中心及位於第一、二表面101,102的上、下開口處沒有空隙，製作完成後的第一導電結構11與第二導電結構12的上、下銅片層的一表面分別直接覆蓋且電性接觸至導孔中柱狀錫合金的上、下兩端，所以除了可以有效增加導孔的電流密度外，更可以使導孔的上、下開口的周圍處向外延伸增加的孔環(ring)的間距降低至0.5mm以下，於一些實施例中，更可以沒有孔環，導電結構只需要如圖1所示，包覆導孔本身的開口即可，如果導孔開口的直徑為5mm，則導電結構寬度僅需等於或稍大於5mm即可。
該電性接觸材料13與該第一導電結構11或該第二導電結構12之材料可以互異，主要可以使得該電性接觸材 料13的熔點可以低於該第一導電結構11或該第二導電結構12之材料熔點，例如上述的銅與錫合金的金屬，其中該電性接觸材料13可以是鎵(Ga)、鉍(Bi)、銦(In)、鉛(Pb)、鎘(Cd)、銀(Ag)、鋅(Zn)、金(Au)、鋁(Al)等合金，由於銅的熔點高於錫合金的熔點，因此迴焊(reflow)過程中加熱溫度會先到達錫合金的熔點而使錫合金熔化，而錫合金熔化後可有利於與上下層銅箔所完成的第一、二導電結構11,12的電性接觸特性變佳，讓冷卻後兩者間的接觸面更完整，達到更低的電阻值。相較於習知技術，本發明所完成的柱狀錫合金在迴焊過程中已變軟而有利於完成與第一、二導電結構11,12(上、下銅片層)的表面達到固接的效果。但是第一、二導電結構11,12在迴焊過程中仍保持固體而能維持形狀固定。所以，利用上述迴焊過程來達到焊接時，由於本案的柱狀錫合金截面直徑被限制於導孔直徑內，而且第一、二導電結構11,12的形狀不會過度變化。因此(柱狀錫合金)導孔周圍邊線139與第一導電結構或第二導電結構的周圍邊線119、129之間的距離d可以更小，在相同的電流密度下，本發明的整體PCB層間導電結構(導孔+導電結構周圍邊線)其佔用的面積較小。
如圖1所示，本實施例所述之PCB層間導電結構1更包括保護層14、15。保護層14配置於絕緣層10的第一表面101並覆蓋於第一導電結構11。保護層15配置於絕緣層10的第二表面102並覆蓋於第二導電結構12。
以下再針對本實施例所述之PCB層間導電結構1的製作方法做更進一步的詳細說明。
請參照圖2A至圖2E，其為本發明之一實施例所述之PCB層間導電結構製作方法的流程示意圖。首先，如圖2A所示，提供絕緣層10、第一導電層110、第二導電層120以及電性接觸材料13，其中絕緣層10具有導孔103，而該電 性接觸材料13與該第一導電層110或該第二導電層120之材料互異，該電性接觸材料13的熔點應低於該第一導電層110或該第二導電層120之材料熔點。
如圖2B所示，將絕緣層10與電性接觸材料13置於第一導電層110與第二導電層120之間，在此時，未蝕刻的導電層(110,120)為不具線路圖形之整片的結構，一般會與絕緣層的面積實質上相同，且該電性接觸材料13的位置相對應於該導孔103的位置，例如，可以如圖所示地先直接利用安置治具(未能出現於圖式中)將電性接觸材料13置入絕緣層10的導孔103內，然後再進行。另外，當然也可以先置放於導孔103的上方或下方的導電層(110,120)之對應處上，而靠後續壓合製程再將電性接觸材料13填入導孔103。另外，導電結構或導電層，可以分兩次壓合，也可以一次壓合來接合於絕緣層10的上或下表面。除了上述預先形成之固態錫合金(電性接觸材料)的方式外，可以先壓合下方的第二導電層120，例如銅片，然後接著將液態狀錫合金、膏態狀錫合金或固態狀錫合金填入導孔103中，等錫合金固化後，再壓合上方第一導電層110。整體而言，只要是在導電結構或導電層的組合(壓合)製程或/及蝕刻製程之前就形成導孔及電性接觸材料13，然後再接續進行組合(壓合)及蝕刻，便可以達到本案的功效增進。
如圖2C所示，透過壓合治具100對絕緣層10、第一導電層110、第二導電層120以及電性接觸材料13進行組合，用以使第一導電層110與第二導電層120分別接合於絕緣層10與電性接觸材料13的上下表面。其中，第一導電層110覆蓋導孔103位於第一表面101的開口，第二導電層120覆蓋導孔103位於第二表面102之開口。而該組合製程可以是加熱壓合製程，加熱可使該電性接觸材料13軟化而較易 填滿該導孔103中而能形成實質上實心的層間導電插塞(inter-layer conductive plug)，並使該第一導電層110、第二導電層120分別固定至該絕緣層10的上下表面，且該層間導電插塞分別電性接觸至該第一導電層110的下表面、第二導電層120的上表面。
如圖2D所示，在進行蝕刻製程後，可分別於第一導電層110與第二導電層120上定義出特定形狀且在導孔103的上下開口處彼此相對的第一導電結構11與第二導電結構12，其中，更包含曝光顯影製程，用以在第一導電層110與第二導電層120上產生該特定形狀之遮蔽(蝕刻用)。如圖2E所示，於絕緣層10上形成分別覆蓋第一導電結構11與第二導電結構12的保護層14與保護層15。經由上述圖2A至圖2E的製作方法，即能完成如圖1所示之具有雙層導電結構的PCB層間導電結構。
本實施例所述之絕緣層10的材料例如是黏合片(prepreg，簡稱PP)，黏合片主要是採用玻纖布預浸環氧樹脂的材料，例如常見的南亞NP-140TLPrepreg，但本發明並不以此為限。第一導電結構11與第二導電結構12的材料(也就是第一導電層110與第二導電層120的材料)例如是常見的銅箔(金屬銅)或是金屬銀，這是考慮到導電率的問題。如果不考慮電阻問題，則所有金屬類材料皆可用，導電層(導電結構)的目的在做導電、訊號傳遞使用，且藉由該特定形狀達成想要的傳遞路徑、電性以及磁特性，但本發明並不以此為限。電性接觸材料13的材料例如是錫合金，當然也可以是其它金屬元素，主要是因為錫合金的熔點較低且可塑性較高，在迴焊過程時可熔化，也可以選用熔點較高的其餘材料，但是電性接觸材料13的熔點必須小於迴焊溫度，例如150~260℃。為了降低上、下層的銅線路與錫合金之間的電阻，即導孔的 電阻，會藉由迴焊過程使導孔中的錫合金的上下兩側分別與上、下層的第一導電結構11與第二導電結構12(銅線路)的相對內表面焊接，但本發明並不以此為限。
在圖2A至圖2E所示之製作方法中，絕緣層10的導孔103可預先以雷射鑽孔或沖壓的方式所完成，而電性接觸材料13同樣係預先透過沖壓成形的方式完成與絕緣層10的導孔103形狀大小相符合的形狀(例如圖2A所示的柱狀)。此外，壓合製程例如是高溫加熱壓合製程，但本發明並不以此為限，以黏合片、銅箔及錫合金為例，此高溫加熱壓合製程的熱壓溫度條件為100℃~250℃。蝕刻製程例如是黃光微影蝕刻製程之形狀定義製程，但本發明並不以此為限。習知鍍銅1盎司(oz)之導孔在孔徑大於0.1mm(毫米)時，導孔的中心及上、下開口處會有佔用電路板面積的空隙，相較之下，本案技術完成之導孔在孔徑大於0.1mm時，由於，第一導電結構11與第二導電結構12分別覆蓋該導孔103位於第一表面101與第二表面102的開口，所以導孔103的中心及上、下開口處不會有佔用電路板面積的空隙，且電性接觸材料13與上下層的導電結構11、12之接觸面積較大(例如等於導孔的整個截面積)。值得一提的是，本實施例所述之絕緣層10的導孔103之孔徑例如是大於或等於0.2mm時，可以提升的導孔電流量(產生的熱能維持相同下)或降低的導孔電阻等效果更佳。
需特別說明的是，本實施例所述之製作方法，可以用來製作出一個平面型PCB之線圈繞組單元，也就是在圖2A至圖2E所示之製作方法中，第一導電結構11與第二導電結構12可分別為代表一個C形環狀線圈結構(導電結構)，但本發明並不以此為限。在其它的實施例中，第一導電結構11與第二導電結構12可在同一層上分別為重複水平排列多個C 形環狀線圈結構，也就是透過上述的蝕刻製程分別於第一導電層110與第二導電層120上形成由C形環狀線圈結構所組成的多個及多組線圈結構，之後再根據這些兩兩相對的線圈結構的形狀，對絕緣層10、保護層14以及保護層15進行切割製程，以製作出多個線圈繞組單元。
值得一提的是，在圖2A至圖2E的製作方法中，係為將第一導電層110、第二導電層120、絕緣層10以及電性接觸材料13進行組合(壓合)後，再透過第一蝕刻製程在第一導電層110與第二導電層120上形成具特定形狀的第一導電結構11與第二導電結構12，但本發明並不以此為限。
此外，在一實施例中，第一導電層110與第二導電層120可使用治具分別預先與電性接觸材料13進行壓合或黏合，之後再將具有電性接觸材料13的第一導電層110或/及第二導電層120與絕緣層10的導孔103對位且進行組合製程。將電性接觸材料13預先與第一導電層110或/及第二導電層120進行壓合或黏合的優點在於，電性接觸材料13可以得到良好的定位，在後續第一導電層110或/及第二導電層120與絕緣層10進行組合製程時，電性接觸材料13可以較準確且較容易與絕緣層10的導孔103對準。
請參照圖3，其為本發明之另一實施例所述之多層的PCB層間導電結構的剖面示意圖。如圖3所示，本實施例所述之多層的PCB層間導電結構1a與圖1所示之PCB層間導電結構1類似，不同點在於本實施例為四層結構，本實施例所述之PCB層間導電結構1a更包括兩個絕緣層10a、10b、具線路圖形之第三導電結構11a、第四導電結構12a、電性接觸材料13a、13b。絕緣層10a配置於絕緣層10的第一表面101並覆蓋於第一導電結構11，且絕緣層10a具有導孔103a。絕緣層10b配置於絕緣層10的第二表面102並覆蓋於 第二導電結構12，且絕緣層10b具有導孔103b。第三導電結構11a配置於絕緣層10a的上表面且選擇性地覆蓋該導孔103a位於絕緣層10a上表面之全部或至少部份開口，絕緣層10a位於第一導電結構11與第三導電結構11a之間。第四導電結構12a配置於絕緣層10b的下表面且選擇性地覆蓋該導孔103b位於絕緣層10b下表面之全部或至少部份開口，絕緣層10b位於第二導電結構12與第四導電結構12a之間。電性接觸材料13a配置於絕緣層10a的導孔103a內，並且電性連接於第一導電結構11與第三導電結構11a。電性接觸材料13b配置於絕緣層10b的導孔103b內，並且電性連接於第二導電結構12與第四導電結構12a。
如圖3所示，本實施例所述之多層的PCB層間導電結構1a更包括上下兩個保護層14a、15a。保護層14a配置於絕緣層10a的上表面並覆蓋於第三導電結構11a。保護層15a配置於絕緣層10b的下表面並覆蓋於第四導電結構12a。該等保護層的材料可以是防焊油墨，但不限於此例。於本實施例中，每一個絕緣層10、10a、10b的導孔103、103a、103b的設置處是依據電性需求設置，為方便說明舉例相互對應設置之導孔103、103a、103b，但不以此為限。
以下再針對本實施例所述之多層的PCB層間導電結構1a的製作方法做更進一步的詳細說明。
請參照圖4A至圖4I，其為本發明之另一實施例所述之導電繞組的製作方法流程示意圖。首先，如圖4A所示，提供絕緣層10、第一導電層110、第二導電層120以及電性接觸材料13，在此時，未蝕刻的第一導電層110、第二導電層120為不具線路圖形之整片的結構，一般會與絕緣層的面積相同，其中絕緣層10具有第一導孔103且該電性接觸材料13的位置相對應於該導孔103的位置。如圖4B所示， 將絕緣層10與電性接觸材料13置於第一導電層110與第二導電層120之間，且該電性接觸材料13的位置相對應於該導孔103的位置，例如，可以，如圖所示將電性接觸材料13置於絕緣層10的導孔103內，當然也可以置放於導孔103的上方或下方的導電層(110,120)之對應處或安置治具(未圖示)上，而靠後續壓合製程再將電性接觸材料13填入導孔103。
如圖4C所示，透過壓合治具100對絕緣層10、第一導電層110、第二導電層120以及電性接觸材料13進行組合，以使第一導電層110與第二導電層120分別接合於絕緣層10與電性接觸材料13的上下表面。其中，第一導電層110覆蓋該導孔103位於第一表面101的開口，第二導電層120覆蓋該導孔103位於第二表面102之開口。如圖4D所示，進行第一蝕刻製程，以分別於第一導電層110與第二導電層120形成特定形狀且在導孔103的上下開口處彼此相對的第一導電結構11與第二導電結構12。
如圖4E所示，提供絕緣層10a、10b、電性接觸材料13a、13b、第三導電層110a以及第四導電層120a，其中絕緣層10a具有導孔103a，絕緣層10b具有導孔103b，第三導電層110a以及第四導電層120a為不具線路圖形之整片的結構。如圖4F所示，將絕緣層10a與電性接觸材料13a置於第一導電結構11與第三導電層110a之間，並將電性接觸材料13a置於絕緣層10a的導孔103a內。再將絕緣層10b與電性接觸材料13b置於第二導電結構12與第四導電層120a之間，並將電性接觸材料13b置於絕緣層10b的導孔103b內。如圖4G所示，透過壓合治具100對絕緣層10、10a、10b、第三導電層110a、第四導電層120a以及電性接觸材料13a、13b進行組合，以使第一導電結構11與第三導電層110a接合於絕緣層10a與電性接觸材料13a，使第二導電結構12與第 四導電層120a接合於絕緣層10b與電性接觸材料13b。其中，第一導電結構11與第三導電層110a分別覆蓋導孔103a的上下開口，第二導電結構12與第四導電層120a分別覆蓋導孔103b的上下開口。如圖4H所示，進行第二蝕刻製程，以分別於第三導電層110a與第四導電層120a上形成具特定形狀的第三導電結構11a與第四導電結構12a。如圖4I所示，分別於絕緣層10a與絕緣層10b上形成保護層14a與保護層15a，保護層14a與保護層15a分別覆蓋第三導電結構11a與第四導電結構12a。經由上述圖4A至圖4I的製作方法，即能完成如圖3所示之具有四層結構的多層的PCB層間導；電結構1a。
而利用上述技術手段便可以完成平面式PCB的線圈繞組單元以及包含該線圈繞組單元之平面式電感器及平面式變壓器。如圖5A及圖5B所示之平面型PCB之線圈繞組單元之立體圖及分層上視圖可清楚看出，其主要包含有多個導電結構501~507且至少構成一組線圈結構(502~506)，即電性上等效為一組線圈，其係利用上述製程來完成。其中導電結構501以及507可以設置在最外面兩層或上下各組線圈結構彼此之間(未圖示)，用來完成電磁屏蔽(EM shielding)的功能，以達到阻隔外界或上下各組線圈結構彼此之間可能的電磁干擾。至於導電結構502~506則主要是完成一組線圈結構的部份導線結構，其中每個導電結構由下至上依序排列且皆為具有缺口的圓弧線段(C形環狀線圈結構)，而該組線圈結構的最下上層之導電結構502與506還具有向外延伸的接線區5020、5060。該組線圈結構的其他導電結構503~505則被夾置其中，而且導電結構502~506間的絕緣層則於圓弧的不同位置設有導孔5031~5061，並於導孔中設有電性接觸材料，如此便可將導電結構502~506串接成一個完整的一組線圈結 構，其中具有導孔連接處之導電結構502~506，在導孔連接處(與導孔連接之位置)會覆蓋該導孔5031~5061的全部或至少部份開口。導電路徑依序由該組線圈結構的最下層之接線區5020沿著C形環狀線段、導孔5031內的電性接觸材料、上一層的導電結構503、導孔5041內的電性接觸材料...等以此類推到最上層之接線區5060，其形成逆時針方向環繞4圈的導電路徑，所以該組線圈結構的匝數(圈數)為4，而圖5A沿A1-A2線之剖面示意圖則如圖6之所示。
而利用上述之平面式PCB的線圈繞組單元為基礎，則可以用來完成一個平面式的電感器或變壓器等平面式磁性元件，而該平面式磁性元件的其中一組線圈結構可以是上述平面式PCB的線圈繞組單元的構造。請參照圖7，其為本發明之一實施例所述之平面式磁性元件的結構分解示意圖。平面式磁性元件7可以是平面式電感器或變壓器，為平面式變壓器時，其包含有至少一組線圈結構的平面式PCB的線圈繞組單元70以及磁芯71，且包含至少兩組線圈，即第一組線圈(primary winding)以第二組線圈(secondary winding)，每一組線圈的匝數可以相異。而平面式PCB的線圈繞組單元70可以是圖5A、圖5B與圖6所示的結構，並可係透過上述製作方法來完成。至於兩件式的磁芯71，例如E-I、E-E式磁芯，可以套設於平面式PCB的線圈繞組單元70，使每一組線圈結構之導電路徑環繞於磁芯71的部份結構，例如中柱。此外，本實施例所述之平面式磁性元件7還可以是其他類型的磁性元件，例如共模式電感器及耦合式電感器。相似地，平面式磁性元件7為電感器時，其包含至少一組線圈結構之線圈繞組單元70以及磁芯71，一般的電感器只有單一組線圈，若平面式磁性元件7是共模式電感器或耦合式電感器時，該電感器會有相同匝數的兩組線圈。以下再就本實施例所述之 平面式磁性元件7的詳細構造做進一步的描述。
如圖7所示，本實施例所述之平面式PCB的線圈繞組單元70包括主體701與貫穿主體701的貫穿孔702。磁芯71包括第一磁芯部711與第二磁芯部712。線圈繞組單元70的主體701位於第一磁芯部711與第二磁芯部712之間，例如I式磁芯與E式磁芯。第二磁芯部712具有軸部713，例如設置在兩側柱間的中柱，第二磁芯部712藉由軸部713穿過平面式PCB的線圈繞組單元70的貫穿孔702而與第一磁芯部711連接而形成至少一個封密磁路徑。
如圖7所示，本實施例所述之平面式磁性元件7更包括線餅式結構的第一線圈繞組單元72與第二線圈繞組單元73，其可以是第一組線圈(primary winding)、第二組線圈(secondary winding)以及輔助組線圈(auxiliary winding)，相似地，平面式PCB的線圈繞組單元70的一組線圈結構可以為第一組線圈、第二組線圈以及輔助組線圈。線餅式結構的第一線圈繞組單元72配置於平面式PCB的線圈繞組單元70的主體701與第一磁芯部711之間。第二線圈繞組單元73配置於平面式PCB的線圈繞組單元70的主體701與第二磁芯部712之間，於本實施例中，平面式PCB的線圈繞組單元70、第一線圈繞組單元72以及第二線圈繞組單元73分別是第一組線圈、第二組線圈以及輔助組線圈，但本發明並不以此為限。值得一提的是，第二組線圈與輔助組線圈也可以平面式PCB的線圈繞組單元且透過本案於上所述之製作方法來完成。
如圖7所示，本實施例所述之平面型磁性元件7更包括第一絕緣膜層74以及第二絕緣膜層75。第一絕緣膜層74配置於第一磁芯部711與第一線圈繞組單元72之間，第二絕緣膜層75配置於第二線圈繞組單元73與第二磁芯部712 之間。此外，第一線圈繞組單元72、第二線圈繞組單元73、第一絕緣膜層74以及第二絕緣膜層75分別具有與平面式PCB的線圈繞組單元70的貫穿孔702相對應的貫穿孔，以供第二磁芯部712的軸部713穿過。於本實施例中，平面式磁性元件7更包含：六個柱狀導電接腳(pin)761~766以及兩個導線架(bobbin)771~772，每一個柱狀導電接腳761~766分別設置在平面型PCB之線圈繞組單元70之兩個相對側邊之凹槽部，且分別固定在兩個導線架771~772上，藉由導線架771~772增加柱狀導電接腳761~766的機械強度，其中兩個柱狀導電接腳分別電性連接於線圈繞組單元的其中一組線圈，於本實施例中，平面式PCB的線圈繞組單元70之一組線圈結構所構成之第一組線圈、第一線圈繞組單元72所構成之第二組線圈以及第二線圈繞組單元73所構成之輔助組線圈的各兩端會分別電性連接到其中兩個柱狀導電接腳，該平面式磁性元件7的第一組線圈、第二組線圈以及輔助組線圈藉由六個柱狀導電接腳761~766與其他元件電性連接。於一些實施例中，平面式磁性元件不包含導線架，所以每一個柱狀導電接腳分別設置在平面型PCB之線圈繞組單元之兩側邊之接腳導孔中(未圖示)，直接藉由接腳導孔增加柱狀導電接腳的機械強度。
綜上所陳，本發明所述之PCB層間導電結構及其製作方法，主要的優點在於能省去高污染的電鍍製程，節省製程的步驟進而降低成本。並且特別適用於大電流導通的印刷電路板應用，如電源線路所需的多層線路導通結構或電源元件所需的平面型(薄型)PCB線圈繞組單元，例如是平面型的變壓器或平面型的電感(inductor,choke,common mode choke,reactor)等磁性元件。應用於電子產品時，每一層導電結構之形狀可以是各電子元件間相互電性連接的走線 (routing)。
雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明，任何熟習此技藝者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
1‧‧‧層間導電結構
10‧‧‧絕緣層
11‧‧‧第一導電結構
12‧‧‧第二導電結構
13‧‧‧電性接觸材料
14‧‧‧保護層
15‧‧‧保護層
101‧‧‧第一表面
102‧‧‧第二表面
103‧‧‧導孔
119、129‧‧‧導電結構周圍邊線
139‧‧‧導孔周圍邊線
d‧‧‧距離

Claims (20)

  1. 一種電路板層間導電結構製作方法，該方法包含下列步驟：分別提供一第一絕緣層、一第一導電層、一第二導電層以及一第一電性接觸材料，其中該第一絕緣層中完成有一第一導孔；將該第一絕緣層與該第一電性接觸材料置於該第一導電層與該第二導電層之間，且該第一電性接觸材料的位置相對應於該第一導孔的位置；以及進行一第一組合製程，使該第一電性接觸材料在該第一導孔中形成一第一層間導電插塞，並使該第一導電層與該第二導電層分別固定至該第一絕緣層的上下表面，且該第一層間導電插塞分別電性接觸至該第一導電層與該第二導電層。
  2. 如申請專利範圍第1項所述之電路板層間導電結構製作方法，其中更包含下列步驟：分別提供一第二絕緣層、一第三導電層以及一第二電性接觸材料，其中該第二絕緣層中完成有一第二導孔；將該第二絕緣層與該第二電性接觸材料置於一第一導電結構與該第三導電層之間，且該第二電性接觸材料的位置相對應於該第二導孔的位置；以及進行一第二組合製程，使該第二電性接觸材料在該第二導孔中形成一第二層間導電插塞，並使該第三導電層與該第一導電結構分別固定至該第二絕緣層的上下表面，且該第二層間導電插塞分別電性接觸至該第一導電結構與該第三導電層。
  3. 如申請專利範圍第2項所述之電路板層間導電結構製作方法，其中更包含下列步驟：分別提供一第三絕緣層、一第四導電層以及一第三電性 接觸材料，其中該第三絕緣層中完成有一第三導孔；將該第三絕緣層與該第三電性接觸材料置於該第四導電層與一第二導電結構之間，且該第三電性接觸材料的位置相對應於該第三導孔的位置；以及進行該第二或一第三組合製程，使該第二電性接觸材料與該第三電性接觸材料分別在該第二導孔與該第三導孔中形成該第二層間導電插塞與一第三層間導電插塞，並使該第三導電層與該第一導電結構分別固定至該第二絕緣層的上下表面以及使該第二導電結構與該第四導電層分別固定至該第三絕緣層的上下表面，該第二層間導電插塞分別電性接觸至該第一導電結構與該第三導電層且該第三層間導電插塞分別電性接觸至該第二導電結構與該第四導電層。
  4. 如申請專利範圍第1項所述之電路板層間導電結構製作方法，其中該絕緣層包含有黏合片(prepreg)，該導電層的材料包含有銅金屬，該電性接觸材料包含有錫合金，而該第一組合製程為一高溫加熱壓合製程，其熱壓溫度條件範圍為100℃~250℃。
  5. 如申請專利範圍第1項所述之電路板層間導電結構製作方法，其中更包含下列步驟：對至少一層的該導電層進行一形狀定義製程，分別於該導電層上定義出特定形狀的對應一導電結構。
  6. 如申請專利範圍第5項所述之電路板層間導電結構製作方法，其中該導電結構選擇性地覆蓋該導孔的全部或至少部份開口。
  7. 如申請專利範圍第5項所述之電路板層間導電結構製作方法，其中該形狀定義製程為一黃光微影蝕刻製程或一蝕刻製程。
  8. 如申請專利範圍第1項、第2項與第3項中之任一項所述之 電路板層間導電結構製作方法，其中該第一、第二或第三組合製程為一加熱壓合製程，該電性接觸材料在該加熱壓合製程前已先填入該導孔中或是在該加熱壓合製程中一起填入該導孔中，而該第一導電層以及該第二導電層材料的熔點大於該第一電性接觸材料的熔點。
  9. 如申請專利範圍第7項所述之電路板層間導電結構製作方法，其中該等導電層係以單次壓合或多次壓合來固定至該等絕緣層的上下表面。
  10. 一種電路板層間導電結構，其包含：一絕緣層，具有相對之一第一表面與一第二表面以及位於該第一表面與該第二表面之間的一導孔；一第一導電結構，配置於該絕緣層的該第一表面；一第二導電結構，配置於該絕緣層的該第二表面；以及一電性接觸材料，設置於該絕緣層的該導孔內並實質上實心填滿於該絕緣層的該導孔內；其中，該電性接觸材料與該第一導電結構或該第二導電結構為不同材料，且該第一導電結構或/及該第二導電結構選擇性地覆蓋該導孔的全部或至少部份開口。
  11. 如申請專利範圍第10項所述之電路板層間導電結構，其中更包含：一第一保護層，配置於該絕緣層的該第一表面並覆蓋於該第一導電結構；以及一第二保護層，配置於該絕緣層的該第二表面並覆蓋於該第二導電結構。
  12. 如申請專利範圍第10項所述之電路板層間導電結構，其中該電性接觸材料之材料熔點小於該第一導電結構或該第二導電結構之材料熔點。
  13. 如申請專利範圍第10項所述之電路板層間導電結構，其中該第一導電結構與該第二導電結構為銅，而該電性接觸材料之材料熔點小於260℃。
  14. 如申請專利範圍第10項所述之電路板層間導電結構，其中在該導孔開口處的該第一導電結構或該第二導電結構的寬度等於或稍大於該導孔的寬度。
  15. 如申請專利範圍第10項所述之電路板層間導電結構，其中該導孔之孔徑大於或等於0.2毫米(mm)。
  16. 一種平面式的線圈繞組單元，其包含如申請專利範圍第10項所述之電路板層間導電結構，而其中任一導電結構為具有缺口的圓弧線段，而該等導電結構間的絕緣層設有至少一個相對應導孔，並於該導孔中設有該電性接觸材料，進而將該等導電結構串接成一個完整的至少一組線圈。
  17. 一種平面式的磁性元件，其包含：一平面式線圈繞組單元，其如申請專利範圍第17項所述之平面式線圈繞組單元，其包含有至少一第一組線圈並包含有一貫穿孔；以及一磁芯，貫穿該貫穿孔。
  18. 如申請專利範圍第17項所述之平面式的磁性元件，其中更包含有：一第二組線圈或/及一輔助組線圈，其中該第二組線圈或該輔助組線圈為該電路板層間導電結構或一線餅式結構。
  19. 如申請專利範圍第17項所述之平面式的磁性元件，為一平面型的變壓器或平面型的電感器，且更包含：複數個導電接腳或/及一導線架，其中該複數個導電接腳設置在該平面式線圈繞組單元的側邊，且電性連接於該平面式線圈繞組單元的至少一組線圈。
  20. 如申請專利範圍第17項所述之平面式的磁性元件，其中該磁芯為E-I、E-E式磁芯，且包含有一第一磁芯部以及一第二 磁芯部，該第二磁芯部貫穿該貫穿孔。
TW103128505A 2014-08-19 2014-08-19 電路板層間導電結構、磁性元件及其製作方法 TWI558277B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW103128505A TWI558277B (zh) 2014-08-19 2014-08-19 電路板層間導電結構、磁性元件及其製作方法
CN201410431323.6A CN105357869B (zh) 2014-08-19 2014-08-28 电路板层间导电结构、磁性元件及其制作方法
US14/755,528 US10199153B2 (en) 2014-08-19 2015-06-30 PCB inter-layer conductive structure applicable to large-current PCB

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW103128505A TWI558277B (zh) 2014-08-19 2014-08-19 電路板層間導電結構、磁性元件及其製作方法

Publications (2)

Publication Number Publication Date
TW201608938A TW201608938A (zh) 2016-03-01
TWI558277B true TWI558277B (zh) 2016-11-11

Family

ID=55333688

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103128505A TWI558277B (zh) 2014-08-19 2014-08-19 電路板層間導電結構、磁性元件及其製作方法

Country Status (3)

Country Link
US (1) US10199153B2 (zh)
CN (1) CN105357869B (zh)
TW (1) TWI558277B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6915451B2 (ja) * 2017-08-23 2021-08-04 スミダコーポレーション株式会社 コイル部品
EP3637963B1 (en) * 2018-10-12 2024-02-07 AT&S Austria Technologie & Systemtechnik Aktiengesellschaft Component carrier structures connected by cooperating magnet structures
KR102619640B1 (ko) * 2018-12-10 2023-12-29 엘지이노텍 주식회사 평면형 코일 및 이를 포함하는 자성 소자
US11887776B2 (en) * 2020-06-18 2024-01-30 Texas Instruments Incorporated Method for manufacturing an integrated transformer with printed core piece
US20230328878A1 (en) * 2022-04-06 2023-10-12 Dell Products L.P. Intrusion detection apparatus for an information handling system

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWM362499U (en) * 2009-03-25 2009-08-01 Li Shin Internat Entpr Corp Planar Transformer
TW201346947A (zh) * 2012-04-24 2013-11-16 Cyntec Co Ltd 電磁元件及其製作方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60109362U (ja) * 1983-12-28 1985-07-25 アルプス電気株式会社 多層プリント基板のア−ス構造
JP2551224B2 (ja) * 1990-10-17 1996-11-06 日本電気株式会社 多層配線基板および多層配線基板の製造方法
JP3087152B2 (ja) * 1993-09-08 2000-09-11 富士通株式会社 樹脂フィルム多層回路基板の製造方法
JP3197213B2 (ja) * 1996-05-29 2001-08-13 松下電器産業株式会社 プリント配線板およびその製造方法
JP3324437B2 (ja) * 1997-04-04 2002-09-17 松下電器産業株式会社 多層プリント配線板の製造方法
US6429763B1 (en) 2000-02-01 2002-08-06 Compaq Information Technologies Group, L.P. Apparatus and method for PCB winding planar magnetic devices
SE520174C2 (sv) * 2000-12-29 2003-06-03 Ericsson Telefon Ab L M Förfarande och anordning för anordnande av vior i mönsterkort
US6884313B2 (en) * 2001-01-08 2005-04-26 Fujitsu Limited Method and system for joining and an ultra-high density interconnect
JP2005243911A (ja) * 2004-02-26 2005-09-08 Mitsui Mining & Smelting Co Ltd 多層積層配線板
JP2005285849A (ja) * 2004-03-26 2005-10-13 North:Kk 多層配線基板製造用層間部材とその製造方法
JP4813035B2 (ja) * 2004-10-01 2011-11-09 新光電気工業株式会社 貫通電極付基板の製造方法
JP4482765B2 (ja) 2005-09-30 2010-06-16 Ｔｄｋ株式会社 スイッチング電源装置
KR100735825B1 (ko) * 2006-03-03 2007-07-06 한국과학기술원 다층 패키지 구조물 및 그의 제조방법
JP4904242B2 (ja) * 2007-10-12 2012-03-28 新光電気工業株式会社 配線基板及びその製造方法
CN201562542U (zh) * 2009-06-01 2010-08-25 一诺科技股份有限公司 堆叠式线圈
CN202662441U (zh) 2012-02-29 2013-01-09 苏州凯麒电子科技有限公司 一种led灯管用平面变压器
CN103377795B (zh) * 2012-04-24 2016-01-27 乾坤科技股份有限公司 电磁器件及其制作方法
CN103915235A (zh) * 2014-03-21 2014-07-09 华为技术有限公司 一种平面磁性元件及其制作方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWM362499U (en) * 2009-03-25 2009-08-01 Li Shin Internat Entpr Corp Planar Transformer
TW201346947A (zh) * 2012-04-24 2013-11-16 Cyntec Co Ltd 電磁元件及其製作方法

Also Published As

Publication number Publication date
US20160055958A1 (en) 2016-02-25
US10199153B2 (en) 2019-02-05
TW201608938A (zh) 2016-03-01
CN105357869B (zh) 2019-06-04
CN105357869A (zh) 2016-02-24

Similar Documents

Publication Publication Date Title
US10332669B2 (en) Electromagnetic component and fabrication method thereof
JP5614479B2 (ja) コイル部品の製造方法
KR101442402B1 (ko) 인덕터 및 그 제조 방법
TWI558277B (zh) 電路板層間導電結構、磁性元件及其製作方法
JP5962754B2 (ja) 電子部品
EP2825005B1 (en) Circuit board and power conversion device with same
JP5381956B2 (ja) コイル部品
JP6382001B2 (ja) チップ電子部品及びその製造方法
TWI578872B (zh) 印刷電路板之多層導線結構、磁性元件及其製造方法
JP6380521B2 (ja) 電子装置
KR20190030971A (ko) 코일 전자부품
US20180240586A1 (en) Coil electronic component
JP2018182024A (ja) コイル部品
JPWO2013137044A1 (ja) インダクタ内蔵基板製造方法及びインダクタ内蔵基板及びそれを用いた電源モジュール
CN101409273B (zh) 封装基板的植球侧表面结构及其制法
WO2016056426A1 (ja) インダクタ部品
CN106376173B (zh) 印刷电路板的多层导线结构、磁性元件及其制造方法
US11075029B2 (en) Coil module
TWI747453B (zh) 線圈裝置
JP2013219291A (ja) 電子モジュール
JP6079329B2 (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
JP2021180246A (ja) インダクタ部品、インダクタ部品の製造方法及びインダクタ構造体
CN116113149A (zh) 一种低阻表面贴装过流保护元件
JP2013258431A (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
TW201939537A (zh) 平面變壓器

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees