TWI427920B - 耦合阻絕方法及運算放大器 - Google Patents

Description

耦合阻絕方法及運算放大器

本發明係指一種用於一運算放大器的耦合阻絕方法及使用該方法之運算放大器，尤指一種透過中斷一米勒補償訊號路徑，阻絕一負載訊號耦合進入運算放大器的耦合阻絕方法及使用該方法之運算放大器。

隨著半導體製程技術的進步，設計精良的運算放大器已成為電子電路中不可或缺的重要元件。顧名思義，運算放大器的基本功能為放大訊號，以及提供電路緩衝及驅動的能力。除此之外，在不同的連接組態下，運算放大器可實現各式不同的功能。舉例來說，連接於負回授組態時，運算放大器可將一差動輸入訊號放大特定倍數，可用來實現加法、乘法等常見運算。另外，當連接於正回授組態時，運算放大器可用來產生一振盪訊號。因此，如取樣暨保存電路(Sample and hold circuit，S/H)、液晶顯示裝置(Liquid Crystal Display，LCD)之源極驅動器等主要電子應用，皆廣泛地使用運算放大器。

請參考第1圖，第1圖為先前技術一運算放大器10之示意圖。運算放大器10包含有一差動輸入級100、一增益級102、一輸出級104及一米勒補償模組106。差動輸入級100用來接收一差動輸入訊號VIN。增益級102用來放大差動輸入訊號VIN。最後，輸出級104用來將差動輸入訊號VIN再進一步放大，並提供運算放大器10較佳之輸出阻抗。另外，米勒補償模組106透過在運算放大器10的訊號路徑上增加一個主極點(dominant pole)，補償運算放大器10的頻率響應，進而降低其他極點對於一運算結果RST穩定度的影響。一般來說，為保存正確的運算結果RST，運算放大器10於輸出級104及一負載RL之間另包含一輸出開關108，輸出開關108僅於外部電路須要讀取運算結果RST時開啟，以減少外部雜訊對運算放大器10穩定性的影響。

然而，當輸出開關108導通時，輸出開關108兩端之電荷亦隨之重新分配，導致運算結果RST的電位出現異常。更嚴重的是，運算結果RST之異常電位會透過米勒補償模組106，耦合進入運算放大器10內部，造成運算放大器10的效能降低。詳細來說，請參考第2圖，第2圖為運算放大器10之訊號時變示意圖。在第2圖中，當輸入訊號VIN由低電位變為高電位時(時間點t1)，運算放大器10內部之訊號透過閉迴路，追隨(follow)輸入訊號VIN達到電位鎖定。當輸出開關108導通時(時間點t1)，輸出開關108兩端之電荷重新分配，使得運算結果RST降低。在此情況下，透過米勒補償模組106，運算放大器10內部節點N1、N2上之電壓VN1、VN2亦隨之降低，造成輸出級104中一電晶體M1之一充電電流上升，一電晶體M2之一放電電流下降，使得運算結果RST之電位加速回復至高電位。然而，快速恢復高電位之運算結果RST會造成第二次耦合，使得電壓VN1、VN2亦加速上升。如此一來，運算放大器10將因電晶體M1、M2皆導通而產生一漏電流，造成負載RL上之一負載訊號S_LD因充電速度變慢而產生異常的波形，如第2圖所示。

因此，如何避免負載訊號因第二次耦合而產生波形變異，已成為業界的努力目標之一。

因此，本發明之主要目的即在於提供一種用於運算放大器的耦合阻絕方法及相關運算放大器。

本發明揭露一種耦合阻絕方法，用於一運算放大器中避免一負載訊號耦合入該運算放大器。該耦合阻絕方法包含有在該運算放大器輸出一運算結果前，產生一系統訊號；根據該系統訊號，於一第一時間點，中斷該運算放大器之一米勒補償訊號路徑；以及根據該系統訊號，於一第二時間點，導通該運算放大器之一輸出端與一負載之電性連接，以輸出該運算結果。

本發明另揭露一種運算放大器，可避免一負載訊號耦合入該運算放大器。該運算放大器包含有一接收端，用來接收一系統訊號；一輸出端，用來輸出一運算結果；一延遲單元，用來根據該系統訊號，產生一中斷訊號及一輸出指示訊號；一差動輸入級，用來接收一差動輸入訊號；一增益級，用來放大該差動輸入訊號；一輸出級，用來根據放大後之該差動輸入訊號，產生該運算結果；一輸出開關，耦接於該輸出端及一負載之間，用來根據該輸出指示訊號，控制該輸出端至該負載之電性連接；一米勒補償模組，包含有一後級端耦接於該輸出端與該輸出級之間，及一前級端，用來補償該運算放大器之頻率響應；以及一開關模組，其一端耦接於該米勒補償模組之該前級端，另一端耦接於該增益級與該輸出級之間，用來根據該中斷訊號，控制該米勒補償模組之該前級端至該增益級與該輸出級之電性連接。

請參考第3圖，第3圖為本發明實施例一耦合阻絕流程30之示意圖。耦合阻絕流程30用來避免一負載訊號耦合入一運算放大器，包含有下列步驟：

步驟300：開始。

步驟302：在運算放大器輸出一運算結果前，產生一系統訊號。

步驟304：根據系統訊號，於一第一時間點，中斷運算放大器之一米勒補償(Miller compensation)訊號路徑。

步驟306：根據系統訊號，於一第二時間點，導通運算放大器之一輸出端與一負載之電性連接，以輸出運算結果。

步驟308：結束。

簡單來說，耦合阻絕流程30係在運算放大器輸出運算結果前，中斷米勒補償訊號路徑。如此一來，當運算放大器之一輸出開關因輸出運算結果而導通時，即使輸出開關兩端之電荷重新分布，影響範圍僅限於輸出結果，進而改善先前技術中，負載訊號S_LD因電荷重新分布引發第二次訊號耦合而導致的訊號波形異常的問題。

為確保米勒補償訊號路徑於輸出開關導通前斷路，第二時間點須落後於或等於第一時間點，以避免負載訊號透過米勒補償訊號路徑，耦合進入運算放大器。須注意的是，此處所指稱的米勒補償訊號路徑係介於運算放大器之輸出端與一輸出級之一輸入端之間，用來補償運算放大器的頻率響應，以提升運算放大器的穩定性。

具體來說，於第一時間點，可透過將耦接於輸入端及輸出端之間的一開關斷路，中斷米勒補償訊號路徑。相對地，於第二時間點，亦可透過將耦接於輸出端及負載之間的一開關導通，導通運算放大器之輸出端與負載之電性連接。

關於耦合阻絕流程30的實現方式，請參考第4圖，第4圖為本發明實施例一運算放大器40之示意圖。運算放大器40包含有一接收端400、一延遲單元402、一輸出端404、一差動輸入級406、一增益級408、一輸出級410、一輸出開關412、一米勒補償模組414及一開關模組416。接收端400用來接收一系統訊號SYS。輸出端404用來輸出一運算結果RST。延遲單元402用來根據系統訊號SYS，產生一中斷訊號ITR及一輸出指示訊號O_IND。差動輸入級406用來接收一差動輸入訊號VIN。增益級408用來放大差動輸入訊號VIN。輸出級410用來根據放大後之差動輸入訊號VIN，產生運算結果RST。輸出開關412根據輸出指示訊號O_IND，控制輸出端404至一負載RL之電性連接。米勒補償模組414用來補償運算放大器40之頻率響應。開關模組416用來根據中斷訊號ITR，控制米勒補償模組414至增益級408與輸出級410之電性連接。

簡單來說，運算放大器40於輸出級410之輸入端及米勒補償模組414之間加裝開關模組416，並透過延遲單元402產生對應之中斷訊號ITR，以在輸出開關412導通前，切斷運算放大器40之米勒補償路徑。如此一來，負載RL上之一負載訊號S_LD不再因為輸出開關412兩端之電荷重新分布而產生異常波形。

詳細來說，請繼續參考第5A圖，第5A圖為運算放大器40之一較佳實施例示意圖。為方便比較，在第5A圖中，運算放大器40之細部元件與先前技術之運算放大器10相似，差別在於運算放大器40另包含延遲單元402及開關模組416，用以實現本發明之概念。其中，開關模組416包含開關420、422。請繼續參考第5B圖，第5B圖為運算放大器40之內部訊號之時變示意圖。在第5B圖中，在運算放大器40輸出正確的運算結果RST之前，接收端400從一外部控制電路接收之系統訊號SYS包含一段低電位的方波。延遲單元402延遲系統訊號SYS一第一預設時段P1，以產生中斷訊號ITR之一子訊號ITR[1]，以及將系統訊號SYS延遲一第二預設時段P2，以產生輸出指示訊號O_IND。須注意的是，在輸出開關412導通前，本發明係關閉米勒補償模組414，因此第一預設時段P1須大於第二預設時段P2，以避免負載訊號S_LD透過米勒補償訊號路徑，耦合進入運算放大器40。也就是說，開關422在輸出開關412導通(時間點T3)前斷路，使得節點N2之一節點電壓VN2不再因電荷重新分配而產生變異。在第5A圖中，除了開關422控制之一下橋米勒補償訊號路徑外，負載訊號S_LD亦可能透過一上橋米勒補償訊號路徑，耦合進入功能放大器40。因此，系統訊號SYS亦須配合輸出級410充放電的時序，適時地透過將開關420斷路，切斷上橋米勒補償訊號路徑。舉例來說，在第5B圖中，延遲單元402亦於輸出開關412導通(時間點T4)前，分別延遲系統訊號SYS第一預設時段P1及第二預設時段P2，以在時間點T4之前，透過中斷訊號ITR之一子訊號ITR[2]將開關420斷路。

在第5B圖中，為維持運算放大器40的穩定性，中斷訊號ITR僅在輸出開關412導通前，切斷上橋米勒補償路徑或下橋米勒補償路徑。因此，中斷訊號ITR之設計和實際電路設計高度相關。舉例來說，若第5圖之開關模組416僅包含開關422或開關420，對應地，延遲單元402僅須產生中斷訊號ITR之子訊號ITR[1]或ITR[2]。

第5A圖之運算放大器40僅為本發明之一較佳實施例，但不限於此。舉例來說，請參考第6圖，第6圖為本發明實施例一運算放大器60之示意圖。運算放大器60為一二階運算放大器，若對應於第4圖之運算放大器40之架構，其米勒補償模組為一電容600。在此情況下，為實現耦合阻絕流程30，可於電容600及一節點N5之間增加一開關602，以適時切斷運算放大器60之米勒補償訊號路徑。

運算放大器40、60之細部操作，例如各電晶體之運作，非本發明之重點，且為本領域具通常知識者所熟知，因此在此不贅述。

在先前技術中，每當輸出開關108導通時，負載訊號S_LD透過米勒補償模組106耦合進入運算放大器10內部，造成運算放大器10內運算機制之異常運作，使得負載訊號S_LD產生非理想之波形。相較之下，在本發明中，運算放大器40、60於米勒訊號補償路徑加裝對應之開關420、422、602，以適時地阻絕負載訊號S_LD進入放大器內部，進而提升運算放大器40、60的效能及穩定性。

綜上所述，本發明透過適時地切斷米勒補償訊號路徑，避免負載訊號耦合進入運算放大器內部，進而提升運算放大器的效能及穩定性。

以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。

M1、M2．．．電晶體

N1、N2、N5．．．節點

ITR．．．中斷訊號

ITR[1]、ITR[2]．．．子訊號

O_IND．．．輸出指示訊號

P1．．．第一預設時段

P2．．．第二預設時段

RST．．．運算結果

RL．．．負載

S_LD．．．負載訊號

SYS．．．系統訊號

t1、t2、t3、t4．．．時間點

VN1、VN2、VN3、VN4．．．節點電壓

VIN．．．差動輸入訊號

10、40、60．．．運算放大器

30．．．耦合阻絕流程

100、406．．．差動輸入級

102、408．．．增益級

104、410．．．輸出級

106、414．．．米勒補償模組

108、412．．．輸出開關

300、302、304、306、308．．．步驟

400．．．接收端

402．．．延遲單元

404．．．輸出端

416．．．開關模組

420、422、602．．．開關

600．．．電容

第1圖為先前技術一運算放大器之示意圖。

第2圖為第1圖之運算放大器之訊號之時變示意圖。

第3圖為本發明實施例一耦合阻絕流程之示意圖。

第4圖為本發明實施例一運算放大器之示意圖。

第5A圖為第4圖之運算放大器之一較佳實施例示意圖。

第5B圖為第5A圖之運算放大器之內部訊號之時變示意圖。

第6圖為第4圖之運算放大器之一變化實施例之示意圖。

30．．．耦合阻絕流程

300、302、304、306、308．．．步驟

Claims (6)

1. 一種耦合阻絕方法，用於一運算放大器中避免一負載訊號耦合入該運算放大器，該耦合阻絕方法包含有：在該運算放大器輸出一運算結果前，產生一系統訊號；根據該系統訊號，於一第一時間點，中斷該運算放大器之一米勒補償(Miller compensation)訊號路徑；以及根據該系統訊號，於一第二時間點，導通該運算放大器之一輸出端與一負載之電性連接，以輸出該運算結果；其中，該第二時間點落後於或等於該第一時間點，以避免該負載訊號透過該米勒補償訊號路徑，耦合進入該運算放大器，該米勒補償訊號路徑係介於該運算放大器之該輸出端與一輸出級之一輸入端之間。
2. 如請求項1所述之耦合阻絕方法，其中中斷該運算放大器之該米勒補償訊號路徑之步驟，包含有將耦接於該輸入端及該輸出端之間的一開關斷路。
3. 如請求項1所述之耦合阻絕方法，其中導通該運算放大器之該輸出端與該負載之電性連接之步驟，包含有將耦接於該輸出端及該負載之間的一開關導通。
4. 一種運算放大器，可避免一負載訊號耦合入該運算放大器，該 運算放大器包含有：一接收端，用來接收一系統訊號；一輸出端，用來輸出一運算結果；一延遲單元，用來根據該系統訊號，產生一中斷訊號及一輸出指示訊號；一差動輸入級，用來接收一差動輸入訊號；一增益級，用來放大該差動輸入訊號；一輸出級，用來根據放大後之該差動輸入訊號，產生該運算結果；一輸出開關，耦接於該輸出端及一負載之間，用來根據該輸出指示訊號，控制該輸出端至該負載之電性連接；一米勒補償(Miller compensation)模組，包含有一後級端耦接於該輸出端與該輸出級之間，及一前級端，用來補償該運算放大器之頻率響應；以及一開關模組，其一端耦接於該米勒補償模組之該前級端，另一端耦接於該增益級與該輸出級之間，用來根據該中斷訊號，控制該米勒補償模組之該前級端至該增益級與該輸出級之電性連接。
5. 如請求項4所述之運算放大器，其中該延遲單元將該系統訊號延遲一第一預設時段，以產生該中斷訊號，以及將該系統訊號延遲一第二預設時段，以產生該輸出指示訊號。
6. 如請求項5所述之運算放大器，其中該第一預設時段大於該第二預設時段，以避免該負載訊號透過該米勒補償訊號路徑，耦合進入該運算放大器。