TWI419110B - 影像顯示系統與像素陣列驅動方法 - Google Patents

Description

影像顯示系統與像素陣列驅動方法

本發明係關於一種影像顯示系統，特別關於一種源極驅動器。

在影像顯示系統中，一個以上的源極驅動器可固定於玻璃基板的像素陣列上，用以傳送資料信號至資料線以驅動像素陣列。

為了降低成本並縮小尺寸，需要更小尺寸的源極驅動器。

本發明揭露了一種具有小尺寸之源極驅動器的影像顯示系統。

根據本發明之一實施例，該源極驅動器包括第一數位至類比轉換器、第二數位至類比轉換器、第一切換電路與第二切換電路。第一數位至類比轉換器用以將N位元之數位碼轉換成第一類比信號，其中N為一正整數。第二數位至類比轉換器用以將K位元之數位碼轉換成第二類比信號，其中K為一正整數並且小於N。第一切換電路控制第一顯示資料、第二顯示資料與第一與第二數位至類比轉換器之間的耦接關係。第二切換電路控制第一與第二類比信號以及第一運算放大器與第二運算放大器之間的連接關係，其中第一運算放大器耦接至一像素陣列之第一資料線，第二運算放大器耦接至像素陣列之第二資料線。

在上述的實施例中，第一與第二顯示資料皆具有N位元。本發明亦揭露了第一與第二切換電路的控制方法。根據本發明之一實施例，控制機制包含至少兩模式。在掃描像素陣列之一第一列之一第一時間區間，第一切換電路被控制用以耦接第一顯示資料之所有位元至第一數位至類比轉換器，並且耦接第二顯示資料之K個最重要位元(most significant bits)至第二數位至類比轉換器。第二切換電路被控制用以連接第一類比信號至第一運算放大器，以及連接第二類比信號至第二運算放大器。於第一時間區間之後，並且在掃描像素陣列之第一列之一第二時間區間，第一切換電路被控制用以耦接第二顯示資料之所有位元至第一數位至類比轉換器，並且第二切換電路被控制用以連接第一類比信號至第二運算放大器。

在第一時間區間，在第一列且連接至第一資料線之像素直接被充電至其目標電壓，而在第一列且連接至第二資料線之像素僅被預先充電至其目標電壓的中間值。在第二時間區間，在第一列且連接至第一資料線之像素不需被充電，此時源極驅動器致力將在第一列且連接至第二資料線之像素從其目標電壓的中間值充電至其目標電壓。

為使本發明之製造、操作方法、目標和優點能更明顯易懂，下文特舉幾個較佳實施例，並配合所附圖式，作詳細說明如下：

實施例：

第1圖係顯示影像顯示系統100，其包括根據本發明之一實施例所述之一源極驅動器102、一閘極驅動器104與一像素陣列106。閘極驅動器104用以控制掃描像素陣列106的程序。源極驅動器102透過資料線DL1、DL2、DL3...DL2M分別傳送資料信號Data1、Data2、Data3...Data2M(如第3圖所示)至像素陣列106。在此實施例中，源極驅動器102控制像素陣列106根據一列反轉技術(row inversion technique)顯示影像，其中列反轉技術為在同一列上的像素點由具有相同極性的電壓所控制，而在相鄰之一列上的像素點則由具有相反極性的電壓所控制。

第2圖係顯示如上所述之電壓極性的概念。如圖所示，由資料線DL1、DL2、DL3...DL2M所傳送的資料信號Data1、Data2、Data3...Data2M的電壓可被允許分佈於供應電壓VDD至接地電壓GND之一電壓範圍內。一共用電壓VCOM可介於供應電壓VDD與接地電壓GND之間。介於共用電壓VCOM與供應電壓VDD之間的電壓可被視為正極性(positive polarity，標示為+)電壓，而介於共用電壓VCOM與接地電壓GND之間的電壓可被視為負極性(negative polarity，標示為-)電壓。

第3圖係顯示根據本發明之一實施例所述之源極驅動器102之方塊圖。源極驅動器102包含複數通道302_1、302_2...302_M。各通道為像素陣列106的兩資料線接收兩筆顯示資料(數位)，並輸出兩筆資料信號(類比)。例如，兩筆顯示資料IN1與IN2被傳送至通道302_1，用以被轉換成兩筆資料信號Data1與Data2，以傳送至資料線DL1與DL2。同樣的，兩筆顯示資料IN3與IN4被傳送至通道302_2，用以被轉換成兩筆資料信號Data3與Data4，以傳送至資料線DL3與DL4。至於源極驅動器102最右邊的通道302_M，兩筆顯示資料IN(2M-1)與IN2M被轉換成兩筆資料信號Data(2M-1)與Data2M，以傳送至資料線DL(2M-1)與DL2M。

第4圖係顯示根據本發明之一實施例所述之通道範例。通道400包括四個數位至類比轉換器(Digital-to-Analog Converters，DACs) 402_1、402_2、402_3與402_4、一第一切換電路404與一第二切換電路406，並且可更包含第一運算放大器OP1與第二運算放大器OP2、閂鎖器408_1-408_4與電壓位準移位器(level shifter)410_1-410_4。運算放大器OP1與OP2可以是軌對軌運算放大器(rail-to-rail operational amplifier)，並且在其它實施例中，第一與第二運算放大器OP1與OP2可配置於源極驅動器102外。至於閂鎖器408_1-408_4與電壓位準移位器410_1-410_4可配置於第一切換電路404之後，並且位於數位至類比轉換器402_1-402_4之前，並且為選擇性的裝置。

數位至類比轉換器402_1用以將一N位元之數位碼轉換成類比信號S1，其中N為一正整數。數位至類比轉換器402_2用以將一K位元之數位碼轉換成類比信號S2，其中K為一正整數並且小於N。數位至類比轉換器402_3與數位至類比轉換器402_1具有相同的解析度，用以將一N位元之數位碼轉換成類比信號S3。數位至類比轉換器402_4與數位至類比轉換器402_2具有相同的解析度，用以將一K位元之數位碼轉換成類比信號S4。數位至類比轉換器402_1與402_2為正極性轉換器(因此標示為PDAC)，並且所產生的類比信號S1與S2之電壓係分佈於共用電壓(如第2圖所示之VCOM)與供應電壓(如第2圖所示之VDD)之間的一第一電壓範圍。數位至類比轉換器402_3與402_4為負極性轉換器(因此標示為NDAC)，並且所產生的類比信號S3與S4之電壓係分佈於共用電壓(如第2圖所示之VCOM)與接地電壓(如第2圖所示之GND)之間的一第二電壓範圍。值得注意的是，數位至類比轉換器402_2與402_4被特別設計為具有解析度低於數位至類比轉換器402_1與402_3(由於K<N)。因此，與傳統的源極驅動器相比，其中數位至類比轉換器皆具有相同的解析度，源極驅動器102可具有較小的尺寸。在一些實施例中，N可為64而K可為4。

在以下的討論中，為簡化描述，將省略閂鎖器408_1-408_4與電壓位準移位器410_1-410_4的部分。第一切換電路404可決定如何將第一顯示資料IN1與第二顯示資料IN2耦接至數位至類比轉換器402_1、402_2、402_3與402_4之輸入端。第二切換電路406則控制數位至類比轉換器402_1、402_2、402_3與402_4之輸出與第一運算放大器OP1以及第二運算放大器OP2的輸入之間的連接關係。第一與第二切換電路404與406由至少一控制信號CS所控制。第5A至5D圖係顯示由第一與第二切換電路404與406所控制之不同的連接結果。

第5A圖係顯示由第一與第二切換電路404與406所提供之第一連接模式。如圖所示，第一切換電路404將第一顯示資料之所有位元IN1[0:(N-1)]耦接至數位至類比轉換器402_1，並且耦接第二顯示資料之K個最重要位元(most significant bits)IN2[((N-K):(N-1))]至數位至類比轉換器402_2。第二切換電路406連接類比信號S1至第一運算放大器OP1，以及連接類比信號S2至第二運算放大器OP2。第一資料信號Data1於第一運算放大器OP1的輸出端被產生，並且被傳送至像素陣列的第一資料線(如第1圖所示之DL1)。第二資料信號Data2於第二運算放大器OP2的輸出端被產生，並且被傳送至像素陣列的第二資料線(如第1圖所示之DL2)。正極性電壓被供應至第一與第二資料線DL1與DL2。在第一連接模式中，數位至類比轉換器402_3與402_4不起作用。

第5B圖係顯示由第一與第二切換電路404與406所提供之第二連接模式。如圖所示，第一切換電路404耦接第二顯示資料之所有位元IN2[0:(N-1)]至數位至類比轉換器402_1，並且第二切換電路406傳送類比信號S1至第二運算放大器OP2用以產生第二資料信號Data2，使得一正極性電壓可被提供至於如第1圖所示之第二資料線DL2上。在第二連接模式中，數位至類比轉換器402_2、402_3、402_4以及第一運算放大器OP1不起作用。

第5C圖係顯示由第一與第二切換電路404與406所提供之第三連接模式。如圖所示，第一切換電路404將第一顯示資料之所有位元IN1[0:(N-1)]耦接至數位至類比轉換器402_3，並且耦接第二顯示資料之K個最重要位元(most significant bits)IN2[((N-K):(N-1))]至數位至類比轉換器402_4。第二切換電路406連接類比信號S3至第一運算放大器OP1，用以產生第一資料信號Data1，並且連接類比信號S4至第二運算放大器OP2，用以產生第二資料信號Data2。負極性電壓被供應至第一與第二資料線DL1與DL2(參考第1圖)，其分別用以傳送資料信號Data1與Data2。在第三連接模式中，數位至類比轉換器402_1與402_2不起作用。

第5D圖係顯示由第一與第二切換電路404與406所提供之第四連接模式。如圖所示，第一切換電路404耦接第二顯示資料之所有位元IN2[0:(N-1)]至數位至類比轉換器402_3，並且第二切換電路406傳送類比信號S3至第二運算放大器OP2用以產生第二資料信號Data2，使得一負極性電壓可被供應至如第1圖所示之第二資料線DL2上。在第四連接模式中，數位至類比轉換器402_1、402_2、402_4以及第一運算放大器OP1不起作用。

第6A圖係顯示用以控制通道400之第一與第二切換電路404與406之至少一控制信號CS的來源。如圖所示，影像顯示系統600包含通道400與控制電路602。控制電路602根據水平同步信號TP1產生信號TP1’，以形成至少一控制信號CS，伴隨著極性位元POL。水平同步信號TP1與極性位元POL係由時序控制器(圖未示，但為本技術領域所公知)所提供。水平同步信號TP1用以區分像素陣列之各列顯示資料。極性位元POL顯示掃描列之極性。在一些實施例中，控制電路602可內建於時序控制器中。另一方面，在一些實施例中，控制電路602可內建於源極驅動器(包括通道400)，而非內建於時序控制器中。在另一些實施例中，控制電路602可為時序控制器與源極驅動器外部之一電路。

根據如第6A圖所示之控制信號POL與TP1’，第6B圖使用波形圖顯示出控制通道400之第一切換電路404與第二切換電路406的機制。首先，先討論應用列反轉技術時水平同步信號TP1與極性位元POL的功能。根據水平同步信號TP1的第一個脈衝，可提供一時間區間Trow1用以掃描像素陣列之一第一列，並且由極性位元POL的狀態可顯示出正極性電壓必須被施加於第一列像素上，用以執行正極性驅動。此時，顯示資料IN1包含要被第一像素(位於第一列並且耦接至如第1圖所示之資料線DL1)顯示之第一數位值，顯示資料IN2包含要被第二像素(位於第一列並且耦接至如第1圖所示之資料線DL2)顯示之第二數位值。根據水平同步信號TP1的第二個脈衝，可提供一時間區間Trow2用以掃描像素陣列之一第二列，並且由極性位元POL的狀態可顯示出負極性電壓必須被施加於第二列像素上，用以執行負極性驅動。此時，顯示資料IN1包含要被第三像素(位於第二列並且耦接至如第1圖所示之資料線DL1)顯示之第三數位值，顯示資料IN2包含要被第四像素(位於第二列並且耦接至如第1圖所示之資料線DL2)顯示之第四數位值。包含如第6A圖所示之極性位元POL與信號TP1’的控制信號會對應地被應用於控制通道400的第一切換電路404與第二切換電路406，並且上述之第一、第二、第三與第四連接模式(如第5A-5D圖所示)會分別在四個時間區間T1-T4(如第6B圖所示)被產生。參考至第6B圖中所示之資料信號Data1與Data2之波形上的說明文字，其顯示出：在第一時間區間T1，資料信號Data1的內容來自於數位至類比轉換器(N-to-1 PDAC) 402_1，而資料信號Data2的內容來自於數位至類比轉換器(K-to-1 PDAC) 402_2，使得資料信號Data1的電壓位準被充電至第一數位值(包含於顯示資料IN1)的目標電壓，而此時資料信號Data2的電壓位準僅被預先充電至第二數位值(包含於顯示資料IN2)之電壓位準的中間值；在第二時間區間T2，資料信號Data1不會被改變，而此時資料信號Data2的內容來自於數位至類比轉換器(N-to-1 PDAC) 402_1，以補償第二數位值的不足；在第三時間區間T3，資料信號Data1的內容來自於數位至類比轉換器(N-to-1 NDAC) 402_3，而資料信號Data2的內容來自於數位至類比轉換器(K-to-1 NDAC)402_4，使得資料信號Data1的電壓位準被充電至第三數位值的目標電壓，而此時資料信號Data2的電壓位準僅被預先充電至第四數位值之電壓位準的中間值；在第四時間區間T4，資料信號Data1不會被改變，而此時資料信號Data2的內容來自於數位至類比轉換器(N-to-1 NDAC) 402_3，以補償第四數位值的不足。

第7A圖係顯示用以控制通道400之第一與第二切換電路之至少一控制信號CS的另一來源。如圖所示，影像顯示系統700包含通道400與控制電路702。控制電路702根據極性位元POL產生信號POL’，以形成至少一控制信號CS用以控制通道400之第一切換電路404與第二切換電路406。在一些實施例中，控制電路702可內建於用以提供水平同步信號TP1與極性位元POL之時序控制器中。另一方面，在一些實施例中，控制電路702可內建於源極驅動器(包括通道400)，而非內建於時序控制器中。在另一些實施例中，控制電路702可為時序控制器與源極驅動器外部之一電路。值得注意的是，當控制電路702未被內建於源極驅動器中時，源極驅動器可需要一額外腳位用以接收信號POL’。

根據如第7A圖所示之控制信號POL’，第7B圖使用波形圖顯示出控制通道400之第一切換電路404與第二切換電路406的機制。如圖所示，通道400之第一切換電路404與第二切換電路406係由控制信號POL’所控制，上述第一、第二、第三與第四連接模式(如第5A-5D圖所示)會分別在四個時間區間T1-T4(如第7B圖所示)被產生，用以實現上述列反轉技術。

總言之，在所述的預先充電程序中(由數位至類比轉換器(K-to-1 PDAC) 402_2與(K-to-1 NDAC) 402_4所提供)，各通道可允許使用解析度較低的數位至類比轉換器。例如，在傳統的列反轉技術中，為了達到流暢的顯示，服務兩資料線之一通道通常需要至少四個高解析度的數位至類比轉換器。然而，在通道400中，流暢的顯示仍然可以達成，並且僅需要兩個高解析度的數位至類比轉換器，包含數位至類比轉換器(N-to-1 PDAC) 402_1與(N-to-1 NDAC)402-3，而其餘兩個數位至類比轉換器可藉由低解析度之數位至類比轉換器(包含數位至類比轉換器(K-to-1 PDAC) 402_2與(K-to-1 NDAC)402-4)來完成。因此可大幅降低源極驅動器的電路尺寸與成本。

此外，由第一切換電路與第二切換電路所建立的連線也可藉由軟體而非電子電路完成。控制顯示資料、數位至類比轉換器與運算放大器之間的耦接關係的方法同樣包含於本發明所涵蓋的範圍。

本發明雖以較佳實施例揭露如上，然其並非用以限定本發明的範圍，任何熟習此項技藝者，在不脫離本發明之精神和範圍內，當可做些許的更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。

100、600、700．．．影像顯示系統

102．．．源極驅動器

104．．．閘極驅動器

106．．．像素陣列

302_1、302_2、302_M、400．．．通道

402_1、402_2、402_3、402_4、K-to-1 NDAC、N-to-1

NDAC、K-to-1 PDAC、N-to-1 PDAC．．．數位至類比轉換器

404．．．第一切換電路

406．．．第二切換電路

408_1、408_2、408_3、408_4．．．閂鎖器

410_1、410_2、410_3、410_4．．．電壓位準移位器

602、702．．．控制電路

CS、S1、S2、S3、S4、TP1、TP1’．．．信號

Data1、Data2、Data3、Data4、Data(2M-1)、Data2M．．．資料信號

DL1、DL2、DL3、DL2M．．．資料線

GND、VCOM、VDD．．．電壓

IN1、IN1[0:(N-1)]、IN2、IN2[0:(N-1)]、IN2[((N-K):(N-1))]、IN3、IN4、IN(2M-1)、IN2M．．．顯示資料

OP1、OP2．．．運算放大器

POL、POL’．．．極性位元

T1、T2、T3、T4、Trow1、Trow2．．．時間區間

第1圖係顯示根據本發明之一實施例所述之影像顯示系統。

第2圖係顯示電壓極性的概念。

第3圖係顯示根據本發明之一實施例所述之源極驅動器之方塊圖。

第4圖係顯示根據本發明之一實施例所述之通道範例。

第5A至5D圖係顯示由第一與第二切換電路所控制之四種不同的連接模式。

第6A圖係顯示用以控制通道400之第一與第二切換電路之至少一控制信號CS的來源。

第6B圖係顯示當應用如第6A圖所示之控制信號CS控制通道400之第一與第二切換電路時的信號波形圖。

第7A圖係顯示用以控制通道400之第一與第二切換電路之至少一控制信號CS的另一來源。

第7B圖係顯示當應用如第7A圖所示之控制信號CS控制通道400之第一與第二切換電路時的信號波形圖。

100．．．影像顯示系統

102．．．源極驅動器

104．．．閘極驅動器

106．．．像素陣列

DL1、DL2、DL3、DL2M．．．資料線

Claims (14)

1. 一種影像顯示系統，包括一源極驅動器，其中該源極驅動器包括：一第一數位至類比轉換器，用以將一N位元之數位碼轉換成一第一類比信號，其中N為一正整數；一第二數位至類比轉換器，用以將一K位元之數位碼轉換成一第二類比信號，其中K為一正整數並且小於N；一第一切換電路，控制一第一顯示資料、一第二顯示資料與該第一與該第二數位至類比轉換器之間的耦接關係，其中該第一與該第二顯示資料皆具有N位元；以及一第二切換電路，控制該第一與該第二類比信號以及一第一運算放大器與一第二運算放大器之間的連接關係；其中：該第一運算放大器耦接至一像素陣列之一第一資料線，並且該第二運算放大器耦接至該像素陣列之一第二資料線；於掃描該像素陣列之一第一列之一第一時間區間，該第一切換電路耦接該第一顯示資料之所有位元至該第一數位至類比轉換器，並且耦接該第二顯示資料之K個最重要位元至該第二數位至類比轉換器，並且該第二切換電路連接該第一類比信號至該第一運算放大器、且連接該第二類比信號至該第二運算放大器；且於該第一時間區間之後，並且於掃描該像素陣列之該第一列之一第二時間區間，該第一切換電路耦接該第二顯 示資料之所有位元至該第一數位至類比轉換器，並且該第二切換電路連接該第一類比信號至該第二運算放大器。
2. 如申請專利範圍第1項所述之影像顯示系統，更包括：一第三數位至類比轉換器，用以將一N位元之數位碼轉換成一第三類比信號；以及一第四數位至類比轉換器，用以將一K位元之數位碼轉換成一第四類比信號；其中該第一與該第二數位至類比轉換器於執行正極性顯示時限制該第一與該第二類比信號於一第一電壓範圍；該第三與該第四數位至類比轉換器於執行負極性顯示時限制該第三與該第四類比信號於一第二電壓範圍；該第一切換電路更控制該第一顯示資料、該第二顯示資料與該第三與該第四數位至類比轉換器之間的耦接關係；以及該第二切換電路更控制該第三類比信號、該第四類比信號與該第一與該第二運算放大器之間的連接關係。
3. 如申請專利範圍第2項所述之影像顯示系統，其中：於掃描該像素陣列之一第二列之一第三時間區間，該第一切換電路耦接該第一顯示資料之所有位元至該第三數位至類比轉換器，並且耦接該第二顯示資料之K個最重要位元至該第四數位至類比轉換器，並且該第二切換電路連接該第三類比信號至該第一運算放大器，以及連接該第四類比信號至該第二運算放大器；以及於該第三時間區間之後，並且於掃描該像素陣列之該 第二列之一第四時間區間，該第一切換電路耦接該第二顯示資料之所有位元至該第三數位至類比轉換器，並且該第二切換電路連接該第三類比信號至該第二運算放大器。
4. 如申請專利範圍第3項所述之影像顯示系統，更包括一時序控制器，用以提供一水平同步信號、一極性位元與一修改過的水平同步信號，其中該時序控制器根據該水平同步信號產生該修改過的水平同步信號，並且該修改過的水平同步信號與該極性位元應用於控制該第一與該第二切換電路。
5. 如申請專利範圍第3項所述之影像顯示系統，更包括一時序控制器，用以提供一極性位元與一修改過的極性位元，其中該時序控制器根據該極性位元產生該修改過的極性位元，並且該修改過的極性位元應用於控制該第一與第二切換電路。
6. 如申請專利範圍第3項所述之影像顯示系統，更包括一時序控制器，用以提供一水平同步信號與一極性位元。
7. 如申請專利範圍第6項所述之影像顯示系統，其中該源極驅動器更包括一控制電路，用以根據來自該時序控制器之該水平同步信號產生一修改過的水平同步信號，以根據該修改過的水平同步信號與來自該時序控制器之該極性位元控制該第一與第二切換電路。
8. 如申請專利範圍第6項所述之影像顯示系統，其中該源極驅動器更包括一控制電路，用以根據來自該時序控制器之該極性位元產生一修改過的極性位元，用以控制該 第一與第二切換電路。
9. 如申請專利範圍第6項所述之影像顯示系統，更包括一控制電路，耦接於該時序控制器與該源極驅動器之間，其中該控制電路根據來自該時序控制器之該水平同步信號產生一修改過的水平同步信號，以根據該修改過的水平同步信號與來自該時序控制器之該極性位元控制該第一與第二切換電路。
10. 如申請專利範圍第6項所述之影像顯示系統，更包括一控制電路，耦接於該時序控制器與該源極驅動器之間，其中該控制電路根據來自該時序控制器之該極性位元產生一修改過的極性位元，用以控制該第一與第二切換電路。
11. 如申請專利範圍第1項所述之影像顯示系統，其中該第一與第二運算放大器為軌對軌運算放大器(rail-to-rail operational amplifier)。
12. 一種驅動一像素陣列用以顯示一影像之方法，包括：提供一第一數位至類比轉換器，用以將一N位元之數位碼轉換成一第一類比信號，其中N為一正整數；提供一第二數位至類比轉換器，用以將一K位元之數位碼轉換成一第二類比信號，其中K為一正整數並且小於N；於掃描該像素陣列之一第一列之一第一時間區間，耦接一第一顯示資料之所有位元至該第一數位至類比轉換器、耦接一第二顯示資料之K個最重要位元(most significant bits)至該第二數位至類比轉換器、連接該第一類 比信號至耦接於該像素陣列之一第一資料線之一第一運算放大器，以及連接該第二類比信號至耦接於該像素陣列之一第二資料線之一第二運算放大器；以及於該第一時間區間之後，並且於掃描該像素陣列之該第一列之一第二時間區間，耦接該第二顯示資料之所有位元至該第一數位至類比轉換器，並且連接該第一類比信號至該第二運算放大器。
13. 如申請專利範圍第12項所述之方法，更包括：提供一第三數位至類比轉換器，用以將一N位元之數位碼轉換成一第三類比信號；以及提供一第四數位至類比轉換器，用以將一K位元之數位碼轉換成一第四類比信號；其中該第一與該第二數位至類比轉換器於執行正極性顯示時限制該第一與該第二類比信號於一第一電壓範圍；以及該第三與該第四數位至類比轉換器於執行負極性顯示時限制該第三與該第四類比信號於一第二電壓範圍。
14. 如申請專利範圍第13項所述之方法，更包括：於掃描該像素陣列之一第二列之一第三時間區間，耦接該第一顯示資料之所有位元至該第三數位至類比轉換器、耦接該第二顯示資料之K個最重要位元至該第四數位至類比轉換器、連接該第三類比信號至該第一運算放大器，以及連接該第四類比信號至該第二運算放大器；以及於該第三時間區間之後，並且於掃描該像素陣列之該第二列之一第四時間區間，耦接該第二顯示資料之所有位 元至該第三數位至類比轉換器，並且連接該第三類比信號至該第二運算放大器。