TWI490894B - Method for manufacturing magnetic force components - Google Patents

Description

磁力元件的製造方法

本發明涉及在絕緣基材的面具備線圈和從線圈引出的取出電極層的磁力元件的製造方法。

在下述專利文獻中揭示了一種涉及作為平面電感器等而使用的薄膜磁力元件的發明。

在專利文獻1或專利文獻2中揭示了一種在絕緣基材的上下面形成有線圈的層疊構造。但是，在專利文獻1或專利文獻2中並未揭示與線圈電性連接的取出電極層的構造。

另一方面，雖然在專利文獻3、專利文獻4及專利文獻5中揭示了一種取出電極層的結構，但由於與線圈分開形成，存在接觸電阻增大的問題。而且在絕緣基材的上下設置有線圈的結構中，在各線圈和透過形成於絕緣基材的通孔而與各線圈導通的導通層之間，也會產生接觸電阻。

另外，以往，線圈的形成工序與取出電極層的形成工序分開，製造效率的下降等成為問題。

〔先前技術文獻〕 〔專利文獻〕

〔專利文獻1〕日本特開平4-363006號公報

〔專利文獻2〕日本特開2000-243637號公報

〔專利文獻3〕日本特開平8-115840號公報

〔專利文獻4〕日本特開平9-270342號公報

〔專利文獻5〕日本特開2000-68125號公報

因此，本發明目的是解決上述的現有課題，特別是提供一種與以往相比能夠減少接觸電阻的磁力元件的製造方法。

另外，本發明目的在於提供一種能夠提高線圈及取出電極層的製造效率的磁力元件的製造方法。

本發明的磁力元件的製造方法的特徵在於，具有：第一工序，其中，準備在絕緣基材的上面形成有第一箔體且在下面形成有第二箔體的、能夠切斷成複數個磁力元件的絕緣基板，在前述絕緣基板的成為各磁力元件的區域間的位置上形成貫通孔，在成為各磁力元件的區域內形成通孔；第二工序，其中，與前述第一箔體及前述第二箔體重合地形成第一鍍敷層，此時，在前述通孔內形成基於前述第一鍍敷層的導通層，並從前述第一箔體的表面直到前述貫通孔內的側壁面及前述第二箔體的表面而形成前述第一鍍敷層；第三工序，其中，使用微影技術，在前述絕緣基材的 上面側形成具有前述第一箔體及前述第一鍍敷層而成的第一線圈，而且，在前述絕緣基材的下面側形成具有前述第二箔體及前述第一鍍敷層而成的第二線圈，此時，將位於前述第一線圈的內側及前述第二線圈的內側的各捲繞始端與前述導通層一體化而形成，此外，形成第一取出電極層並形成第二取出電極層，前述第一取出電極層具有：第一側面部，形成於與前述絕緣基材的第一側面相當之前述貫通孔的第一側壁面上；及第一上面部，從前述第一側面部向前述絕緣基材的上面延伸而出並與位於前述第一線圈的外側的捲繞終端一體化；及第一下面部，從前述第一側面部向前述絕緣基材的下面延伸而出；前述第二取出電極層具有：第二側面部，形成於與前述絕緣基材的不同於前述第一側面的第二側面相當之前述貫通孔的第二側壁面上；及第二下面部，從前述第二側面部向前述絕緣基材的下面延伸而出並與位於前述第二線圈的外側的捲繞終端一體化；第四工序，其中，切斷前述絕緣基板，得到複數個前述磁力元件；在前述第三工序與前述第四工序之間，具有在前述第一取出電極層及前述第二取出電極層的前述第一鍍敷層的面上重合形成和前述第一鍍敷層為相同材料所構成之第二鍍敷層的第五工序，在前述第五工序之後，具有在前述第一線圈的上面側重合設置第一磁性體層並在前述第二線圈的下面側重合設 置第二磁性體層的第六工序，使前述第一磁性體層、及前述第一上面部的各表面為大致同一面、或使前述第一上面部的表面比前述第一磁性體層的表面還向離開前述絕緣基材的方向突出，使前述第二磁性體層、前述第一下面部及前述第二下面部的各表面為大致同一面、或使前述第一下面部及前述第二下面部的各表面比前述第二磁性體層的表面還向離開前述絕緣基材的方向突出。

在本發明中，能夠藉由相同工序形成各線圈、導通層及各取出電極層，能夠一體化形成各線圈、導通層及各取出電極層。由此，在本發明中，與以往相比，能夠以比以往優異的製造效率製造出能夠減少線圈與取出電極層之間、及線圈與導通層之間的接觸電阻的薄型電感器。

根據上述情況，能夠在前述第一取出電極層及前述第二取出電極層的第一鍍敷層上重合形成第二鍍敷層，能夠將第一取出電極層的第一上面部及第一下面部、第二取出電極層的第二下面部形成得比各線圈厚。因此，在線圈的面側重合設有磁性體層時，能夠做成以大致同一面形成各磁性體層、第一取出電極層及第二取出電極層的各表面、或使下面部及上面部的各表面比各磁性體層的各表面突出之構造。

另外，在本發明中，優選的是，在前述第一取出電極層及前述第二取出電極層的最表面上形成焊墊。

另外，在本發明中，優選的是，在前述第二取出電極層上，與前述第二側面部及前述第二下面部一起形成第二 上面部，該第二上面部係從前述第二側面部向前述絕緣基材的上面延伸而出且與前述第一上面部為相同結構。

根據本發明的磁力元件的製造方法，能得到下述磁力元件，即，與以往相比，能夠減少第一線圈與第一取出電極層之間、第二線圈與第二取出電極層之間、及各線圈與導通層之間的接觸電阻。

另外，根據本發明的磁力元件的製造方法，能夠藉由相同工序形成各線圈、導通層及各取出電極層，能夠一體化形成各線圈、導通層及各取出電極層。由此能夠提高製造效率。

圖1(a)是本實施方式的薄型電感器的俯視圖，尤其是設置在絕緣基材上的第一線圈和取出電極層的上面部的俯視圖，並以虛線表示設置在絕緣基材下的第二線圈的圖，圖1(b)是圖1(a)所示的從A-A線切斷而從箭頭方向觀察的本實施方式的薄型電感器的縱向剖視圖，圖1(c)是設置在絕緣基材下的第二線圈及取出電極層的下面部的俯視圖，圖2是圖1(b)所示的薄型電感器的局部放大縱向剖視圖。

如圖1(b)所示，薄型電感器(磁力元件)10具有絕緣基材11、第一線圈12、第二線圈13、導通層14、第 一取出電極層15、第二取出電極層16、磁性片(磁性體層)17、30。

絕緣基材11的材質並未特別限定，但優選對應於後述的各線圈12、13的銅箔(箔體)而為玻璃環氧基板。

在圖1(a)中，絕緣基材11的平面是正方形或矩形形狀，但形狀並未限定。

如圖1(a)(b)所示，第一線圈12形成在絕緣基材11的上面11a。而且，如圖1(b)所示，第二線圈13形成在絕緣基材11的下面11b。

如圖1(a)所示，第一線圈12是從內側的捲繞始端12a到外側的捲繞終端12b折彎成直角並同時捲繞的平面線圈。如圖1(a)所示，第一線圈12從捲繞始端12a的最初的延伸而出方向α1為X1方向。

另外，如圖1(c)所示，第二線圈13是從內側的捲繞始端13a到外側的捲繞終端13b折彎成直角並同時捲繞的平面線圈。如圖1(c)所示，第二線圈13從捲繞始端13a的最初的延伸而出方向α2為X2方向。

如圖1(b)所示，在絕緣基材11的大致中央形成有從上面11a貫通到下面11b的通孔11c。如圖1(b)所示，在通孔11c內設有導通層14。並且，導通層14與第一線圈12的捲繞始端12a電性連接，導通層14與第二線圈13的捲繞始端13a電性連接。

如圖1(b)所示，在絕緣基材11的第一側面(X1側面)11d側形成有第一取出電極層15。而且如圖1(b)所 示，在絕緣基材11的第二側面(X2側側面)11e側形成有第二取出電極層16。

如圖1(b)所示，第一取出電極層15具有：形成在絕緣基材11的第一側面11d上的第一側面部15a；從第一側面部15a向絕緣基材11的上面11a延伸而出，並與第一線圈12的捲繞終端12b連接的第一上面部15b；從第一側面部15a向絕緣基材11的下面11b延伸而出的第一下面部15c，而構成。

如圖1(a)所示，第一取出電極層15的第一上面部15b在絕緣基材11的上面11a露出。而且，如圖1(c)所示，第一取出電極層15的第一下面部15c在絕緣基材11的下面11b露出。

如圖1(b)所示，第二取出電極層16具有：形成在絕緣基材11的第二側面11e上的第二側面部16a；從第二側面部16a向絕緣基材11的上面11a延伸而出的第二上面部16b；從第二側面部16a向絕緣基材11的下面11b延伸而出，並與第二線圈13的捲繞終端13b連接的第二下面部16c。需要說明的是，在圖1(a)中，如後述那樣，第一線圈12與第二線圈13的匝數一致，因此使第二側面11e位於與第一側面11d面對的相反側，但在將薄型電感器10安裝於安裝基板25時，隨著安裝基板25的連接端子25a的配線圖案的位置不同，也可能形成在與第一側面11d相鄰的位置。

如圖1(a)所示，第二取出電極層16的第二上面部 16b在絕緣基材11的上面11a露出。而且，如圖1(c)所示，第二取出電極層16的第二下面部16c在絕緣基材11的下面11b露出。

如圖1(b)、圖2所示，第一線圈12藉由形成在絕緣基材11的上面11a上的第一箔體(例如銅箔)18與重合形成在第一箔體18的面18a上的第一鍍敷層19的層疊結構而形成。

另外，如圖1(b)、圖2所示，第二線圈13藉由形成在絕緣基材11的下面11b上的第二箔體(例如銅箔)20與重合形成在第二銅箔20的面20a上的第一鍍敷層19的層疊結構而形成。

如圖1(b)、圖2所示，第一取出電極層15的第一上面部15b與第一線圈12同樣地具有第一箔體18與第一鍍敷層19的層疊結構。在第一上面部15b，將第一箔體18與第一鍍敷層19的層疊結構當做內層21。另外，如圖1(b)、圖2所示，第一取出電極層15的第一下面部15c與第二線圈13同樣地具有第二箔體20與第一鍍敷層19的層疊結構。在第一下面部15c，將第二箔體20與第一鍍敷層19的層疊結構當做內層22。

如圖2所示，第一取出電極層15的第一上面部15b的內層21與第一線圈12為大致相同膜厚，第一取出電極層15的第一下面部15c的內層22與第二線圈13為大致相同膜厚。

如圖1(b)、圖2所示，在構成第一取出電極層15 的第一上面部15b的內層21的表面形成有作為外層的第二鍍敷層23。而且，在構成第一取出電極層15的第一下面部15c的內層22的表面形成有作為外層的第二鍍敷層23。

另外，如圖1(b)、圖2所示，第一取出電極層15的第一側面部15a由第一鍍敷層19與第二鍍敷層23的層疊結構形成。

在第一取出電極層15的第一側面部15a中，第一鍍敷層19直接形成於絕緣基材11的第一側面11d，在前述第一鍍敷層19的表面重合形成有第二鍍敷層23。

上述對於第一取出電極層15的層疊結構進行了說明，但關於第二取出電極層16也同樣。即如圖1(b)所示，第二取出電極層16的第二側面部16a是第一鍍敷層19與第二鍍敷層23的層疊結構，第二上面部16b是第一箔體18、第一鍍敷層19及第二鍍敷層23的層疊結構，第二下面部16c是第二箔體20、第一鍍敷層19及第二鍍敷層23的層疊結構。

如圖1(b)所示，導通層14由第一鍍敷層19形成。

例如，第一箔體18、20是銅箔，第一鍍敷層19及第二鍍敷層23是鍍銅。由此，內層21、22與作為外層的第二鍍敷層23成為一體化。

如圖1(a)(b)、圖2所示，第一線圈12與第一取出電極層15，具備由共通的第一箔體18及第一鍍敷層19構成的層疊結構而一體化，而且，第二線圈13與第二取 出電極層16具備由共通的第二箔體20及第一鍍敷層19構成的層疊結構而一體化。而且，導通層14由第一鍍敷層19形成，並與具備第一鍍敷層19的第一線圈12及第二線圈13一體化而形成。

如此，在本實施方式中，第一線圈12、第二線圈13、第一取出電極層15、第二取出電極層16及導通層14一體形成。

由此，與以往那樣將各線圈12、13和各取出電極層15、16分別形成的結構相比，能夠減少接觸電阻。根據本實施方式的結構，能夠使各線圈與各取出電極層間的接觸電阻為零。而且，在本實施方式中，能夠減少線圈12、13與導通層14之間的接觸電阻，具體而言，能夠使各線圈與導通層之間的接觸電阻為零。

在本實施方式中，在絕緣基材11的上下形成有第一線圈12和第二線圈13。由此，能夠得到高電感。而且藉由將線圈12、13形成在絕緣基材11的上下，能夠藉由簡單的結構從各線圈12、13引出取出電極層15、16。

另外，在本實施方式中，在第一取出電極層15及第二取出電極層16這兩者均設有上面部15b、16b和下面部15c、16c。因此，無論薄型電感器10的上下面的哪一面朝向安裝基板25，都能夠與前述安裝基板25導通連接。即如圖2所示，第一取出電極層15的第一下面部15c和圖2中未圖示的第二取出電極層16的第二下面部16c與安裝基板25表面的連接端子25a電性連接，圖2所示的 薄型電感器也可以顛倒180度而與安裝基板25的連接端子25a電性連接。由此，能夠將薄型電感器10簡單且可靠地安裝在安裝基板25的表面，能夠得到良好的組裝性。需要說明的是，若無需這種功能，則第二線圈13被連接在第二取出電極16和第二下面部16c，因此考慮到後述的焊料層35設置在第一、第二側面部15a、16a與第一、第二下面部15c之間的情況時，也可以沒有第二上面部16b。

另外，如圖1(b)、圖2所示，各取出電極層15、16不僅具備上面部15b、16b及下面部15c、16c而且具備側面部15a、16a並與上面部15b、16b及下面部15c、16c一體化，而成為從X1-X2方向的兩側支承絕緣基材11的結構。由此，能夠使各取出電極層15、16作為抑制薄型電感器的變形等的兩側支承體發揮功能。

如圖1(b)、圖2所示，構成第一取出電極層15的第一上面部15b及第一下面部15c，和構成第二取出電極層16的第二上面部16b及第二下面部16c，係形成得比第一線圈12及第二線圈13厚。

因此，在第一取出電極層15及第二取出電極層16的各上面部15b、16b及各下面部15c、16c與第一線圈12及第二線圈13之間能夠形成高低差。並且，如圖1(b)、圖2所示，在第一線圈12的上面透過絕緣層(黏接層)31而配置第一磁性片17。而且，如圖1(b)、圖2所示，在第二線圈13的下面透過絕緣層(黏接層)32 而配置第二磁性片30。此時，在本實施方式中，如圖1(b)、圖2所示，能夠以第一磁性片17、第一上面部15b及第二上面部16b的各表面成為大致同一面的方式配置第一磁性片17。而且，能夠以第二磁性片30、第一下面部15c及第二下面部16c的各表面成為大致同一面的方式配置第二磁性片30。

或者在本實施方式中，也可以將第一上面部15b及第二上面部16b的各表面形成為比第一磁性體層17的表面還向離開絕緣基材11的方向(上方)突出的方式。而且，也可以將第一下面部15c及第二下面部16c的各表面形成為比第二磁性體層30的表面還向離開絕緣基材11的方向(下方)突出的方式。

如以上所述，各上面部、各下面部及各磁性體層由大致同一面形成或使各上面部、各下面部的各表面比各磁性體層的各表面向外方突出，由此，在利用焊料等將薄型電感器10安裝於安裝基板25時，不易發生安裝不良等。

在本實施方式中，藉由使用磁性片17、30，能夠實現Q值的提高，而且可以使用磁性片17、30作為磁性屏蔽。磁性片17、30的結構並未特別限定。可以列舉聚萘二甲酸乙二醇酯、聚對苯二甲酸乙二醇酯、聚醯胺系等的絕緣片表面上形成有FeAlN或FeN的磁性層的結構、在絕緣片的表面將FeAlN或FeN的磁性層與SiO₂ 等的絕緣層交替層疊規定數目的結構、或既知的鐵氧體片、鐵氧體板、磁性合金薄帶等。

將各線圈12、13與各磁性片17、30之間接合的絕緣層(黏接層)31、32可以使用例如環氧系低溫硬化劑、丙烯系低溫硬化劑。

在各線圈12、13與各磁性片17、30之間夾設有絕緣層31、32，因此可以使磁性片17、30的磁性層朝向線圈12、13側進行接合，也可以使磁性片17、30的磁性層朝向外側進行接合。而且，也可以是如下的結構：在各磁性片17、30的磁性層表面藉由SiO₂ 、Al₂ O₃ 、SiAlON、AlN等預先形成絕緣膜(未圖示)，在絕緣層31、32使用黏接劑，在填充了前述黏接劑的狀態下，使磁性片17、30的磁性層朝向線圈12、13側進行壓接、接合。藉由該結構，黏接劑因壓接而被壓扁，線圈12、13與磁性片17、30的間隔大致成為僅有磁性層表面的絕緣膜的厚度，在保持了磁性片17、30與線圈12、13的絕緣的狀態下，能夠使薄型電感器的厚度進一步變薄，也能夠提高電感值及Q值。

另外，在圖2所示的結構中，第一磁性片17、第一上面部15b及第二上面部16b的各表面形成為大致同一面，另外，第二磁性片30、第一下面部15c及第二下面部16c的各表面形成為大致同一面，因此能夠將各上面部15b、16b或各下面部15c、16c構成作為對安裝基板25的安裝面，能夠得到與安裝基板25的連接端子25a的良好的電性連接性。

如圖1(b)、圖2所示，在本實施方式中，第一取出 電極層15的第一上面部15b及第一下面部15c由內層21、22與外層(第二鍍敷層23)的層疊結構形成。並且，前述內層21與各線圈12、13以大致相同膜厚形成。需要說明的是，第二取出電極層16也與第一取出電極層15為同樣的結構，以下，使用第一取出電極層15進行說明。

如圖2所示，第一上面部15b的內層21及第一線圈12是同樣的第一箔體18與第一鍍敷層19的層疊結構，由此，能夠將第一上面部15b的內層21及第一線圈12以相同膜厚形成。

另外如圖2所示，第一下面部15c的內層22及第二線圈13是同樣的第二箔體20與第一鍍敷層19的層疊結構，由此，能夠將第一下面部15c的內層21及第二線圈13以相同膜厚形成。第一鍍敷層19例如為無電解鍍敷層，由此能夠從第一箔體18及第二箔體20的表面直到絕緣基材11的第一側面11d而直接形成第一鍍敷層19。

並且，在構成第一上面部15b及第一下面部15c的第一鍍敷層19的表面重合形成第二鍍敷層23，由此，能夠將第一上面部15b及第一下面部15c的膜厚形成得比第一線圈12及第二線圈13厚。

另外，第二鍍敷層23與形成在第一側面11d上的第一鍍敷層19重合形成，第一側面部15a由第一鍍敷層19與第二鍍敷層23的層疊結構形成。

第二鍍敷層23優選為電解鍍敷層。也可以形成為無 電解，但形成為電解鍍敷層時能夠在短時間內較厚地形成第二鍍敷層23。

另外，第一鍍敷層19和第二鍍敷層23由相同或同質的材質形成，優選為一體化。

若要提出各層的膜厚的一例，各箔體18、20的膜厚為35μm左右，第一鍍敷層19的膜厚為35μm左右，第二鍍敷層23的膜厚為65~75μm左右。

如圖1(a)、圖1(c)所示，在本實施方式中，第一取出電極層15以與絕緣基材11的第一側面11d相同長度形成。而且，第二取出電極層16以與絕緣基材11的第二側面11e同一長度形成。如圖1(a)所不，第一取出電極層15、第一側面11d、第二取出電極層16及第二側面11e的在Y1-Y2方向上的長度尺寸為L1。

另外，如圖1(a)所示，第一取出電極層15的第一上面部15b及第二取出電極層16的第二上面部16b保持L1的長度尺寸並同時沿著X1-X2方向以T1的寬度尺寸形成。而且，如圖1(c)所示，第一取出電極層15的第一下面部15c及第二取出電極層16的第二下面部16c保持L1的長度尺寸並同時沿著X1-X2方向以T1的寬度尺寸形成。

長度尺寸L1為2~5mm左右，寬度尺寸T1為0.35mm左右。

由此，能夠大面積形成第一取出電極層15及第二取出電極層16，能夠減少與安裝基板25的連接端子25a之 間的接觸電阻，並且能夠將各取出電極層15、16與連接端子25a之間可靠且簡單地電性連接。

另外，如圖2所示，在本實施方式中，在第一取出電極層15的最表面形成有焊墊34。需要說明的是，在第二取出電極層16的最表面也形成有焊墊。焊墊34例如是Ni/Au層(Ni為基底側)、Ni/Sn層、Ni/焊料層、Ni/Ag層。焊墊34的膜厚形成得薄至5μm左右。

如圖2所示，第一取出電極層15與安裝基板25的連接端子25a之間藉由焊料層35接合。藉由在第一取出電極層15的最表面設有焊墊34，而第一取出電極層15的最表面的焊料浸潤性提高，如圖2所示，能夠形成圓角狀的焊料層35，能夠提高第一取出電極層15與安裝基板25的連接端子25a之間的電性連接性。需要說明的是，對於第二取出電極層16與安裝基板25的連接端子25a之間也可以藉由圓角狀的焊料層進行接合。

如圖1(a)所示，第一線圈12的從捲繞始端12a的最初的延伸而出方向α1是X1方向(第一方向)，另一方面，如圖1(c)所示，第二線圈13的從捲繞始端13a的最初的延伸而出方向α2是X2方向(第二方向)，在第一線圈12和第二線圈13中，延伸而出方向相反。

而且，前述延伸而出方向α1、α2與絕緣基材11的第一側面11d及第二側面11e的長度方向(Y1-Y2)正交。由此，能夠使第一線圈12與第二線圈13的匝數相同，而且能夠將匝數增加為最大限度，能夠實現電感的增加。

圖3(a)是與圖1(a)、圖1(c)不同的另一實施方式，圖3(a)的右圖表示第一線圈40的俯視圖，圖3(a)的左圖表示第二線圈41的俯視圖。

如圖3(a)所示，第一線圈40的從捲繞始端40a的最初的延伸而出方向α3為Y1方向，第二線圈41的從捲繞始端41a的最初的延伸而出方向α4為Y2方向。

如圖3(a)的右圖所示，第一線圈40的捲繞終端40b與一體化的第一取出電極層42連接，第一取出電極層42沿著絕緣基材的第一側面(未圖示)的長度方向(X1-X2)形成。

另外，如圖3(a)的左圖所示，第二線圈41的捲繞終端41b與一體化的第二取出電極層43連接，第二取出電極層43沿著絕緣基材的第二側面(未圖示)的長度方向(X1-X2)形成。

即，第一線圈40及第二線圈41的從各捲繞始端40a、41a的最初的延伸而出方向α3、α4(Y1-Y2)彼此為相反方向，且前述延伸而出方向α3、α4與絕緣基材的第一側面及第二側面的長度方向(X1-X2)正交。

其結果是，如圖3(a)所示，第一線圈40與第二線圈41的匝數相同，當使第一線圈40與第二線圈41重合時，第一線圈40的各匝的位置與第二線圈41的各匝的位置一致，且能夠將匝數增加為最大限度。

另一方面，圖3(b)揭示比較例的線圈，圖3(b)的右圖表示第一線圈45的俯視圖，圖3(b)的左圖表示 第二線圈46的俯視圖。

如圖3(b)所示，第一線圈45的從捲繞始端45a的最初的延伸而出方向α5為Y1方向，第二線圈46的從捲繞始端46a的最初的延伸而出方向α6為Y2方向。

如圖3(b)的右圖所示，第一線圈45的捲繞終端45b與一體化的第一取出電極層47連接，第一取出電極層47沿著絕緣基材的側面(未圖示)的長度方向(Y1-Y2)形成。

另外，如圖3(b)的左圖所示，第二線圈46的捲繞終端46b與一體化的第二取出電極層48連接，第二取出電極層48沿著絕緣基材的側面(未圖示)的長度方向(Y1-Y2)形成。

在圖3(b)的比較例中，第一線圈45及第二線圈46的從各捲繞始端45a、46a的最初的延伸而出方向α5、α6(Y1-Y2)彼此為相反方向，但前述延伸而出方向α5、α6與形成有各取出電極層47、48的絕緣基材的側面的長度方向(Y1-Y2)平行。

其結果是，如圖3(b)所示，第一線圈45與第二線圈46的匝數不同。如圖3(b)所示，在從第一線圈45的捲繞始端45a觀察的情況下，Y2側區域的線圈匝數為3，但在從第二線圈46的捲繞始端46a觀察的情況下，Y2側區域的線圈匝數為4。

如此，在圖3(b)的比較例中，第一線圈45與第二線圈46的匝數在局部不一致，無法將匝數增加為最大限 度，與圖3(a)的實施方式相比，電感下降。

由此，如圖3(a)那樣，第一線圈40及第二線圈41的從各捲繞始端40a、41a的最初的延伸而出方向α3、α4(Y1-Y2)彼此為相反方向，且前述延伸而出方向α3、α4與絕緣基材的第一側面及第二側面的長度方向(X1-X2)正交，由此能夠實現電感的增加。而且，為了得到相同匝數，也可以包含取出電極層而形成為最小尺寸的薄型電感器。

需要說明的是，本實施方式的共通的特徵的部分是將線圈、導通層及取出電極層一體化的點。由此，關於線圈的捲繞方向與取出電極層的延伸而出方向的關係，並未將圖3(b)的結構排除在外。但是，圖3(a)更優選。

圖4是另一實施方式的薄型電感器的縱向剖視圖。在圖4中，對於與圖1(b)相同的層，標注了相同符號。

在圖4中，與圖1(b)不同地，在第一取出電極層15及第二取出電極層16未形成第二鍍敷層23。由此，在圖4中，第一取出電極層15和第二取出電極層16的各上面部15b、16b、各下面部15c、16c與第一線圈12及第二線圈13同樣地，是箔體18、20與第一鍍敷層19的層疊結構，形成為大致相同的膜厚。因此，如圖4所示，在磁性片17、30的表面與各取出電極層15、16的各上面部15b、16b及各下面部15c、16c的表面之間產生高低差。由此，如圖3所示，在各取出電極層15、16的各下面部15c、16c與安裝基板25的連接端子25a之間容易形成間 隙β。前述間隙β藉由焊料層35填埋，各取出電極層15、16與連接端子25a之間透過焊料層35電性連接。

但是，在圖3的結構的情況下，各取出電極層15、16的各下面部15c、16c未成為對安裝基板25的安裝面，而是成為浮起的狀態，因此能減少與連接端子25a之間的接觸電阻，並且為了得到與連接端子25a的可靠的連接，而如圖1(b)、圖2所示，對第一取出電極層15及第二取出電極層16施以第二鍍敷層23，各取出電極層15、16的各上面部15b、16b及各下面部15c、16c的膜厚形成得比各線圈12、13的膜厚厚，優選將各磁性片17、30的表面與各取出電極層15、16的各上面部15b、16b及各下面部15c、16c的表面形成為大致同一平面。或者優選使各上面部15b、16b及各下面部15c、16c的表面比各磁性片17、30的表面還向離開絕緣基材11的方向突出。

接下來，對本實施方式的薄型電感器(磁力元件)的製造方法進行說明。圖5的各圖是製造階段的薄型電感器的局部縱向剖視圖。需要說明的是，對於與圖1等相同的層，標注相同符號。

在圖5(a)中，準備了在絕緣基材11的上面11a形成第一箔體18且在下面50b形成有第二箔體20的絕緣基板51。如圖5(b)~圖5(f)所示對該絕緣基板51進行加工，藉由圖5(f)工序進行切斷，由此從絕緣基板51能得到複數個圖1所示的薄型電感器。例如，絕緣基板51優選為在上下面具備銅箔的玻璃環氧基板。在此，第一箔 體18及第二箔體20的膜厚例如為35μm左右。

在圖5(b)的工序中，在將絕緣基板51區分為複數個薄型電感器的區域時的各區域間的位置形成有貫通孔52。在絕緣基板51的從上面51a直到下面51b形成貫通孔52。貫通孔52的向Y1-Y2方向的長度尺寸為圖1所示的L1。而且，貫通孔52的向X1-X2方向的寬度尺寸T3為通孔53的寬度尺寸T5以上，優選以從絕緣基板51能獲取複數個薄型電感器的方式儘量減小。尤其是，寬度尺寸T3形成得大於各薄型電感器的側面11d、11e上形成的第一鍍敷層19與第二鍍敷層23的膜厚相加所得到的膜厚T4(參照圖1(a)(b))的2倍。具體而言，寬度尺寸T3為200μm以上。

另外，如圖5(b)所示，在成為各薄型電感器的區域的大致中央位置形成有從絕緣基板51的上面51a到下面51b貫通的通孔53。通孔53例如為圓柱狀或棱柱狀。如圖1(b)所示，貫通孔52的寬度尺寸T3形成得大於通孔53的寬度尺寸T5。

貫通孔52及通孔53的形成可以使用微影技術。或者不僅是微影技術，也可以使用鑽頭等的機械加工來廉價地形成孔。

接下來，在圖5(c)的工序中，與第一箔體18及第二箔體20重合地藉由無電解鍍敷法形成第一鍍敷層19。此時，在通孔53內形成基於第一鍍敷層19的導通層14，並且從第一箔體18的表面直到貫通孔52內的側壁面 52a、52b及第二箔體20的表面而形成前述第一鍍敷層19。例如藉由基於Cu的無電解鍍敷形成第一鍍敷層19。第一鍍敷層19的膜厚例如為35μm左右。

接下來，在圖5(d)的工序中，使用微影技術，在成為薄型電感器的各區域的上面側形成由第一箔體18及第一鍍敷層19構成的第一線圈12，而且，在成為薄型電感器的各區域的下面側形成由第二箔體20及第一鍍敷層19構成的第二線圈13。

例如，藉由圖1(a)、圖1(c)所示的平面形狀形成第一線圈12及第二線圈13。

如圖5(d)所示，將位於第一線圈12的內側的捲繞始端12a和導通層14一體化形成，而且，將位於第二線圈13的內側的捲繞始端13a和導通層14一體化形成。

另外，在圖5(d)的工序中，形成與位於第一線圈12的外側的捲繞終端12b連接的第一取出電極層15、及與位於第二線圈13的外側的捲繞終端13b連接的第二取出電極層16(參照圖1(a)(c))。

貫通孔52的第一側壁面52a相當於構成薄型電感器10的絕緣基材11的第一側面11d。而且，貫通孔52的第二側壁面52b相當於構成薄型電感器10的絕緣基材11的第二側面11e。並且，第一取出電極層15具有：直接形成於第一側壁面52a的具有基於無電解鍍敷的第一鍍敷層19的第一側面部15a；從第一側面部15a向絕緣基材11的上面延伸而出的第一上面部15b；從第一側面部15a向絕緣 基材11的下面延伸而出的第一下面部15c。而且，第二取出電極層16具有：直接形成於第二側壁面52b的具有基於無電解鍍敷的第一鍍敷層19的第二側面部16a；從第二側面部16a向絕緣基材11的上面延伸而出的第二上面部16b；從第二側面部16a向絕緣基材11的下面延伸而出的第二下面部16c。

如圖1(a)(c)所示，第一取出電極層15及第二取出電極層16沿著Y1-Y2方向藉由長度尺寸L1形成。該長度尺寸L1與構成各薄型電感器10的絕緣基材11的第一側面11d及第二側面11e的向Y1-Y2方向的長度尺寸一致。

如圖5(d)及圖1(a)所示，第一線圈12及第一取出電極層15同樣地由第一箔體18與第一鍍敷層19的層疊結構形成，並從第一線圈12的捲繞終端12b直到第一取出電極層15的第一上面部15b而一體化形成。而且如圖5(d)及圖1(c)所不，第二線圈13及第二取出電極層16同樣地由第二箔體20與第一鍍敷層19的層疊結構形成，並從第二線圈13的捲繞終端13b直到第二取出電極層16的第二下面部16c而一體化形成。

接下來，在圖5(e)的工序中，在第一取出電極層15及第二取出電極層16的第一鍍敷層19的表面藉由電解鍍敷法而形成第二鍍敷層23。第二鍍敷層23優選由與第一鍍敷層19相同或同質的材質形成。例如藉由Cu形成第二鍍敷層23。而且，第二鍍敷層23的膜厚例如為 65~75μm左右。

為了僅在第一取出電極層15及第二取出電極層16形成第二鍍敷層23，只要在第一取出電極層15及第二取出電極層16以外的區域設置阻劑層而不鍍敷第二鍍敷層23即可。

由此，能夠將第一取出電極層15及第二取出電極層16的各上面部15b、16b及各下面部15c、16c的膜厚形成得比第一線圈12及第二線圈13厚。

此時，第一取出電極層15及第二取出電極層16的各側面部15a、16a藉由第一鍍敷層19與第二鍍敷層23的層疊結構形成。此時，如圖5(e)所示，在貫通孔52內相鄰的第一取出電極層15與第二取出電極層16不抵接，而隔開空間。

另外，第一鍍敷層19與第二鍍敷層23藉由相同或同質的材質形成，第一鍍敷層19與第二鍍敷層23一體化。

而且，在第一取出電極層15及第二取出電極層16的最表面形成有由Ni/Au層(Ni為基底側)、Ni/Sn層、Ni/焊料層、Ni/Ag層等構成的焊墊34(參照圖2)。

接下來，在圖5(f)的工序中，在第一線圈12及第二線圈13的表面形成絕緣層31、32。絕緣層31、32可以使用環氧系低溫硬化劑、丙烯系低溫硬化劑。並且，在絕緣層31、32的表面黏貼有磁性片17、30。此時，磁性片17、30的表面和第一取出電極層15及第二取出電極層16的各上面部15b、16b、各下面部15c、16c的表面可以在 大致同一平面形成。而且，可以使第一取出電極層15及第二取出電極層16的各上面部15b、16b、各下面部15c、16c的表面比磁性片17、30的表面還向離開絕緣基材11的方向突出。如此，只要是構成為以焊料安裝於電路基板時沒有障礙般地，至少使磁性片17、30從各上面部15b、16b、各下面部15c、16c的表面不突出即可。

並且，從圖5(f)的單點鏈線的位置切斷絕緣基板51時，能夠得到複數個薄型電感器10。

根據圖5所示的本實施方式的薄型電感器10的製造方法，如圖5(b)~圖5(d)所示，各線圈12、13、導通層14及各取出電極層15、16可以藉由相同的工序形成，各線圈12、13、導通層14及各取出電極層15、16可以一體化形成。由此，在本實施方式中，與以往相比，能夠以比以往更優異的製造效率製造出能夠減少線圈12、13與取出電極層15、16之間、及線圈12、13與導通層14之間的接觸電阻的薄型電感器。

另外，在圖5(e)的工序中，在第一取出電極層15及第二取出電極層16的第一鍍敷層19上能夠重合形成第二鍍敷層23，能夠將第一取出電極層15的第一上面部15b及第一下面部15c、第二取出電極層16的第二上面部16b及第二下面部16c形成得比各線圈12、13厚。因此，在圖5(f)的工序中，能夠在線圈12、13的表面適當且簡單地設置與第一取出電極層15及第二取出電極層16的表面成為大致同一面的磁性片17、30。或者可以使第一取 出電極層15及第二取出電極層16的表面比磁性片17、30的表面還突出。

另外，若要製造圖4所示的結構的薄型電感器，只要除去圖5(e)的工序即可。

另外，在本實施方式中，構成第二取出電極層16的第二上面部16b也可以不形成。藉由在第二上面部16b的位置設置阻劑等而不形成鍍敷層，能夠形成沒有第二上面部16b的結構的薄型電感器。

10‧‧‧薄型電感器

11‧‧‧絕緣基材

11c、53‧‧‧通孔

12、40、45‧‧‧第一線圈

12a、13a、40a、41a、45a、46a‧‧‧捲繞始端

12b、13b、40b、41b、45b、46b‧‧‧捲繞終端

13、41、46‧‧‧第二線圈

14‧‧‧導通層

15、42、47‧‧‧第一取出電極層

15a‧‧‧第一側面部

15b‧‧‧第一上面部

15c‧‧‧第一下面部

16、43、48‧‧‧第二取出電極層

16a‧‧‧第二側面部

16b‧‧‧第二上面部

16c‧‧‧第二下面部

17、30‧‧‧磁性片

18‧‧‧第一箔體

19‧‧‧第一鍍敷層

23‧‧‧第二鍍敷層

25‧‧‧安裝基板

31、32‧‧‧絕緣層

34‧‧‧焊墊

35‧‧‧焊料層

51‧‧‧絕緣基板

52‧‧‧貫通孔

〔圖1〕圖1中，圖1(a)是本實施方式的薄型電感器的俯視圖，尤其是設置在絕緣基材上的第一線圈和取出電極層的上面部的俯視圖，並以虛線表示設置在絕緣基材下的第二線圈的圖，圖1(b)是從圖1(a)所示的A-A線切斷而從箭頭方向觀察到的本實施方式的薄型電感器的縱向剖視圖，圖1(c)是設置在絕緣基材下的第二線圈及取出電極層的下面部的俯視圖。

〔圖2〕圖2是圖1(b)所示的薄型電感器的局部放大縱向剖視圖。

〔圖3〕圖3中，圖3(a)、圖3(b)是第一線圈及第二線圈的俯視圖。

〔圖4〕圖4是另一實施方式的薄型電感器的縱向剖視圖。

〔圖5〕圖5中，圖5(a)~圖5(f)是用於說明本 實施方式的薄型電感器的製造方法的工序圖(縱向剖視圖)。

10‧‧‧薄型電感器

11‧‧‧絕緣基材

11a‧‧‧絕緣基材的上面

11b‧‧‧絕緣基材的下面

11c‧‧‧通孔

11d‧‧‧絕緣基材的第一側面

11e‧‧‧絕緣基材的第二側面

12‧‧‧第一線圈

12a、13a‧‧‧捲繞始端

12b、13b‧‧‧捲繞終端

13‧‧‧第二線圈

14‧‧‧導通層

15‧‧‧第一取出電極層

15a‧‧‧第一側面部

15b‧‧‧第一上面部

15c‧‧‧第一下面部

16‧‧‧第二取出電極層

16a‧‧‧第二側面部

16b‧‧‧第二上面部

16c‧‧‧第二下面部

17‧‧‧磁性片

18‧‧‧第一箔體

19‧‧‧第一鍍敷層

20‧‧‧第二箔體

23‧‧‧第二鍍敷層

30‧‧‧第二磁性片

31、32‧‧‧絕緣層

L1‧‧‧長度尺寸

T1‧‧‧寬度尺寸

T4‧‧‧膜厚

Claims (5)

1. 一種磁力元件的製造方法，其特徵為，具有：第一工序，其中，準備在絕緣基材的上面形成有第一箔體且在下面形成有第二箔體的、能夠切斷成複數個磁力元件的絕緣基板，在前述絕緣基板的成為各磁力元件的區域間的位置上形成貫通孔，在成為各磁力元件的區域內形成通孔；第二工序，其中，與前述第一箔體及前述第二箔體重合地形成第一鍍敷層，此時，在前述通孔內形成基於前述第一鍍敷層的導通層，並從前述第一箔體的表面直到前述貫通孔內的側壁面及前述第二箔體的表面而形成前述第一鍍敷層；第三工序，其中，使用微影技術，在前述絕緣基材的上面側形成具有前述第一箔體及前述第一鍍敷層而成的第一線圈，而且，在前述絕緣基材的下面側形成具有前述第二箔體及前述第一鍍敷層而成的第二線圈，此時，將位於前述第一線圈的內側及前述第二線圈的內側的各捲繞始端與前述導通層一體化而形成，此外，形成第一取出電極層並形成第二取出電極層，其中，前述第一取出電極層具有：第一側面部，形成於與前述絕緣基材的第一側面相當之前述貫通孔的第一側壁面上；及第一上面部，從前述第一側面部向前述絕緣基材的上面延伸而出，並與位於前述第一線圈的外側的捲繞終端一體化；及第一下面部，從前述第一側面部向前述絕緣基 材的下面延伸而出；前述第二取出電極層具有：第二側面部，形成於與前述絕緣基材的不同於前述第一側面的第二側面相當之前述貫通孔的第二側壁面上；及第二下面部，從前述第二側面部向前述絕緣基材的下面延伸而出，並與位於前述第二線圈的外側的捲繞終端一體化；第四工序，其中，切斷前述絕緣基板，得到複數個前述磁力元件；在前述第三工序與前述第四工序之間具有：在前述第一取出電極層及前述第二取出電極層的前述第一鍍敷層的表面上重合形成和前述第一鍍敷層為相同材料所構成之第二鍍敷層的第五工序，在前述第五工序之後，具有：在前述第一線圈的上面側重合設置第一磁性體層並在前述第二線圈的下面側重合設置第二磁性體層的第六工序；使前述第一磁性體層、及前述第一上面部的各表面為大致同一面、或使前述第一上面部的表面比前述第一磁性體層的表面還向離開前述絕緣基材的方向突出；使前述第二磁性體層、前述第一下面部及前述第二下面部的各表面為大致同一面、或使前述第一下面部及前述第二下面部的各表面比前述第二磁性體層的表面還向離開前述絕緣基材的方向突出。
2. 如申請專利範圍第1項所述的磁力元件的製造方法，其中，在前述第一取出電極層及前述第二取出電極層的最表面上形成焊墊。
3. 如申請專利範圍第1或2項所述的磁力元件的製造方法，其中，在前述第二取出電極層上，與前述第二側面部及前述第二下面部一起形成第二上面部，該第二上面部從前述第二側面部向前述絕緣基材的上面延伸而出，且與前述第一上面部為相同結構。
4. 如申請專利範圍第1或2項所述的磁力元件的製造方法，其中，前述第一箔體、前述第二箔體、前述第一鍍敷層、及前述第二鍍敷層全都由Cu所構成。
5. 如申請專利範圍第1或2項所述的磁力元件的製造方法，其中，前述第一鍍敷層是以無電解鍍敷法形成，前述第二鍍敷層是以電解鍍敷法形成。