[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

TWI471996B - Semiconductor memory card - Google Patents

Semiconductor memory card Download PDF

Info

Publication number
TWI471996B
TWI471996B TW101107017A TW101107017A TWI471996B TW I471996 B TWI471996 B TW I471996B TW 101107017 A TW101107017 A TW 101107017A TW 101107017 A TW101107017 A TW 101107017A TW I471996 B TWI471996 B TW I471996B
Authority
TW
Taiwan
Prior art keywords
wafer
lead
mounting portion
electrode pad
semiconductor
Prior art date
Application number
TW101107017A
Other languages
English (en)
Other versions
TW201244038A (en
Inventor
Kazuhide Doi
Naohisa Okumura
Taku Nishiyama
Katsuyoshi Watanabe
Takeshi Ikuta
Original Assignee
Toshiba Kk
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Kk filed Critical Toshiba Kk
Publication of TW201244038A publication Critical patent/TW201244038A/zh
Application granted granted Critical
Publication of TWI471996B publication Critical patent/TWI471996B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49558—Insulating layers on lead frames, e.g. bridging members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49589—Capacitor integral with or on the leadframe
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06506—Wire or wire-like electrical connections between devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01021—Scandium [Sc]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Credit Cards Or The Like (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)

Description

半導體記憶卡
此處揭示之實施形態係一般性地關於半導體記憶卡。
本申請案係基於且主張2011年3月24日申請的日本專利申請案第2011-065473號及2011年11月4日申請的日本專利申請案第2011-242191號之優先權的權利；該案之全部內容以引用之方式併入本文中。
在內置NAND型快閃記憶體等之半導體記憶卡中，小型化與高電容化不斷進展。為謀求半導體記憶卡之低成本化，有人研究將構成半導體記憶卡之記憶晶片與控制器晶片等之半導體晶片搭載於具有外部連接端子之引線框架上。除了半導體晶片之外，於引線框架上搭載電容器與熔絲等之晶片零件。在使用引線框架之半導體記憶卡中，除了外部連接端子之表面，引線框架整體與半導體晶片及晶片零件共同被樹脂密封。
作為半導體記憶卡之電路基材應用引線框架之情形，有產生基於引線框架之構造之異常之顧慮。例如，由於引線框架相較於佈線基板，電路之形成受制約，故有較難僅以引線框架與接合線形成記憶晶片與控制器晶片之電路之虞。再者，半導體記憶卡之厚度以各種規格得以規定，與此相對，半導體晶片與晶片零件之高度並非一樣，一般晶片零件之高度相較於半導體晶片之高度更高。若在如此之條件下將引線框架與半導體晶片及晶片零件共同進行樹脂 密封，則有基於晶片零件之密封樹脂層之包覆性下降、或樹脂密封時發生半導體記憶卡之彎曲或引線框架之位置偏移之虞。
根據一實施形態，提供一種半導體記憶卡，其具備引線框架、記憶晶片、控制器晶片、及將晶片零件、記憶晶片、控制器晶片及引線框架予以密封之密封樹脂層。引線框架具備複數個外部連接端子、具有至少一部分連接於外部連接端子之複數條引線之引線部、設置於引線部之晶片零件搭載部、及半導體晶片搭載部。晶片零件搭載於引線框架之晶片零件搭載部，且與引線電性連接。記憶晶片包含晶片本體、形成於晶片本體上之第1電極墊、使第1電極墊露出並以覆蓋晶片本體之表面之方式形成之絕緣樹脂膜、及形成於絕緣樹脂膜上之重新佈線層。控制器晶片具有第2電極墊。引線框架上之記憶晶片及控制器晶片之電性電路包含引線、重新佈線層、及連接於選自第1電極墊、第2電極墊、引線及重新佈線層中之至少一者之金屬線。
 (第1實施形態)
圖1至圖3係顯示第1實施形態之半導體記憶卡之圖。圖1係第1實施形態之半導體記憶卡之上表面圖，係透過顯示半導體記憶卡之構成之圖(上表面透過圖)，圖2係第1實施形態之半導體記憶卡之下表面圖，圖3係將第1實施形態之 半導體記憶卡於長邊方向(插入於卡片槽之方向)切斷之剖面圖。該等圖中顯示之半導體記憶卡1係作為各種規格之記憶卡使用者。
記憶卡1具備引線框架2作為兼作端子構件、佈線構件、及元件搭載構件之引線電路構件。引線框架2具備複數個外部連接端子3、具有至少一部分連接於外部連接端子3之複數條引線之引線部4、設置於引線部4之晶片零件搭載部5、及半導體晶片搭載部6。於晶片零件搭載部5上搭載有晶片零件(被動零件)7。於半導體晶片搭載部6上配置有控制器晶片8與如NAND型快閃記憶體之記憶晶片9。控制器晶片8係進行向記憶晶片9之資料之寫入與記憶於記憶晶片9之資料之讀取等之半導體晶片。
引線框架2以密封樹脂層10密封。密封樹脂層10以一方面使外部連接端子3之表面露出、並將引線框架2與晶片零件7、控制器晶片8、及記憶晶片9等共同密封之方式，藉由將例如環氧樹脂等之密封樹脂進行傳送成型而形成。密封樹脂層10具有概略矩形狀之外形，構成記憶卡1之整體形狀。密封樹脂層10之外部連接端子3露出之第1面10a(圖2)相當於記憶卡1之背面。與密封樹脂層10之第1面10a成相反側之第2面10b(圖1)相當於記憶卡1之表面。
密封樹脂層10之外形邊11之中、與外部連接端子3相近之第1短邊11A相當於記憶卡1之前端部。於密封樹脂層10之前端，設置有顯示記憶卡1之前方之傾斜部10c。密封樹脂層10之第2短邊11B相當於記憶卡1之後方部。於密封樹 脂層10之後方，設置有使其一部分於第2面10b側隆起之處理部10d。於密封樹脂層10之第1長邊11C，以顯示記憶卡1之前後與表裏之方向之方式，形成有切口部12與收縮部13。密封樹脂層10之第2長邊11D設為直線形狀。
複數個外部連接端子3之前端分別配置於密封樹脂層10內。於外部連接端子3之前端，未設置懸吊引線。藉此，防止於密封樹脂層10之前端殘存懸吊引線。若於密封樹脂層10之前端存在懸吊引線，則有將記憶卡1插入卡片槽時成為障害、或對卡片槽造成損傷之虞。且，由於複數個外部連接端子3自未圖示之框架分離，故於其上接著有固定膠帶14A。複數個外部連接端子3利用固定膠帶14A得以保持。
引線部4具有直接連接於外部連接端子3之引線41、及與外部連接端子3電性獨立之引線42。該等引線41、42之中、第1、第2及第3引線41A、41B、41C，一方之端部直接連接於外部連接端子3。第1引線41A之另一方之端部配置於控制器晶片8之附近區域中。於第2引線41B及與其電性獨立之第4引線42A，分別設置有第1晶片零件搭載部5A。於第1晶片零件搭載部5A中，熔絲等之第1晶片零件7A與第2引線41B及第4引線42A電性連接地搭載。第4引線42A進而經由控制器晶片8之附近區域而繞佈(Routing)至記憶晶片9之附近為止。
第3引線41C於控制器晶片8之附近區域繞佈後分歧。於第3引線41C之一方之分歧部41C1及與其電性獨立之第5引 線42B，分別設置有第2晶片零件搭載部5B。於第2晶片零件搭載部5B中，電容器等之第2晶片零件7B與第3引線41C之分歧部41C1及第5引線42B電性連接地搭載。第5引線42B進而繞佈至記憶晶片9之附近為止。
第3引線41C之另一分歧部41C2與第4引線42A同樣繞佈至記憶晶片9之附近為止。於第3引線41C之分歧部41C2與第4引線42A中，設置有第3晶片零件搭載部5C。於第3晶片零件搭載部5C中，將電容器等之第3及第4晶片零件7C、7D與第3引線41C之分歧部41C2及第4引線42A電性連接地搭載。第3引線41C之分歧部41C2及第4引線42A經由第3晶片零件搭載部5C之形成位置繞佈至記憶晶片9之附近為止。
半導體晶片搭載部6向密封樹脂層10之短邊11B及兩長邊11C、11D擴張。於該等擴張部6a中，分別設置有與未圖示之框架連接之懸吊引線15。半導體晶片搭載部6由懸吊引線15予以支撐。引線41A、41B、41C、42A、42B自框架分離。該等引線41A、41B、41C、42A、42B利用接著於設有懸吊引線15之擴張部6a之固定膠帶14B而予以保持。固定膠帶14B自擴張部6a跨引線41A、41B、41C、42A、42B而接著，將該等引線固定於由懸吊引線15支撐之擴張部6a。
配置於半導體晶片搭載部6上之控制器晶片8及記憶晶片9各自具有矩形狀之外形。控制器晶片8配置於外部連接端子3與記憶晶片9之間。控制器晶片8配置於較記憶晶片9更 接近外部連接端子3之側。控制器晶片8具有沿其兩長邊排列之電極墊16。沿控制器晶片8之一方之長邊排列之電極墊16經由第1金屬線17與第1、第3及第4引線41A、41C、42A而電性連接。
記憶晶片9具有沿與控制器晶片8相近之側之長邊排列之連接焊墊18a。記憶晶片9之連接焊墊18a經由第2金屬線19而與沿控制器晶片8之另一方之長邊排列之電極墊16電性連接。記憶晶片9之連接焊墊18a之一部分經由第2金屬線19而與第3、第4及第5引線41C、42A、42B電性連接。於記憶晶片9之表面設置有重新佈線層20。沿遠離控制器晶片8之側之長邊排列之電極墊18b藉由重新佈線層20予以繞佈至沿與控制器晶片8相近之側之長邊排列之連接焊墊18a為止。
構成引線框架2之各部之中，外部連接端子3露出至密封樹脂層10之第1面(背面)10a。連接於外部連接端子3之引線部4與半導體晶片搭載部6等埋設於密封樹脂層10內。因此，如圖3所示，引線框架2具有將外部連接端子3與引線部4之連接部分進行彎曲加工之第1加工部21。第1加工部21以一方面使外部連接端子3露出至外部、並將引線部4與半導體晶片搭載部6等配置於密封樹脂層10內之方式設置。第1加工部21係以僅外部連接端子3露出至外部之方式，以壓印加工等使外部連接端子3與引線部4之連接部分厚度變薄而予以彎曲加工者。
利用第1加工部21進行之引線框架2之加工高度、即、使 外部連接端子3與引線部4之連接部分暫且彎曲至上方後因於水平方向上回彎而成之高度，基本上依據將引線框架2進行樹脂密封時之半導體晶片搭載部6之設定位置而決定。以使自密封樹脂層10之半導體晶片搭載部6直到第1面10a為止之樹脂厚度T1、與自控制器晶片8及記憶晶片9之上表面直到第2面10b為止之樹脂厚度T2大致相等之方式，決定樹脂密封用之模具內之半導體晶片搭載部6等之位置。其理由在於，若樹脂厚度T1與樹脂厚度T2之差較大，則在利用傳遞模塑法(Transfer Forming)之樹脂密封步驟中會發生半導體晶片搭載部6之位置偏移(所謂晶座移位)、或於樹脂密封後易使樹脂層10產生彎曲。
晶片零件7之高度一般高於控制器晶片8與記憶晶片9之高度。因此，如圖4所示，若使晶片零件搭載部5之高度(自密封樹脂層10之第1面10a之高度)與半導體晶片搭載部6之高度相同，則自密封樹脂層10之晶片零件7直到第2面10b為止之樹脂厚度T3變薄。基於密封樹脂層10之晶片零件7之包覆性會下降，基於情形而有晶片零件7露出至外部之虞。另一方面，如圖5所示，若以可充分包覆晶片零件7之晶片零件搭載部5之高度為基準，且於該高度中合併半導體晶片搭載部6之高度，則自密封樹脂層10之半導體晶片搭載部6直到第1面10a為止之樹脂厚度T1變薄。引線框架2之包覆性會下降，或易發生上述之樹脂密封步驟中之半導體晶片搭載部6之位置偏移與密封樹脂層10之彎曲。
為抑制晶片零件7之包覆不良之產生、或樹脂密封步驟 中之位置偏移與彎曲之產生，在該實施形態中，以使自密封樹脂層10之半導體晶片搭載部6直到第1面10a為止之樹脂厚度T1與自控制器晶片8及記憶晶片9之上表面直到第2面10b為止之樹脂厚度T2大致相等之方式，設定半導體晶片搭載部6之高度(自密封樹脂層10之第1面10a之高度)，在此基礎上，將晶片零件搭載部5配置於較半導體晶片搭載部6與密封樹脂層10之第1面10a更相近之位置。在實現如此之構造之基礎上，引線框架2具有將引線部4與晶片零件搭載部5之連接部分進行彎曲加工之第2加工部22。
第2加工部22係以使晶片零件搭載部5配置於較半導體晶片搭載部6與密封樹脂層10之第1面10a更相近之位置之方式，將引線部4與晶片零件搭載部5之連接部分進行彎曲加工者。藉由設置如此之第2加工部22，可一方面將半導體晶片搭載部6配置於使樹脂厚度T1與樹脂厚度T2大致相等之位置，並將晶片零件搭載部5配置於可以密封樹脂層10充分包覆晶片零件7之位置。因此，在防止晶片零件7之包覆性之下降與隨其之晶片零件7之向外部之露出之基礎上，可抑制樹脂密封步驟中之半導體晶片搭載部6之位置偏移或密封樹脂層10之彎曲之產生。藉由該等，可提高使用引線框架2之記憶卡1之製造性與可靠性。
第2加工部22以僅設置晶片零件搭載部5之區域(基於情形，包含其周邊區域)配置於較半導體晶片搭載部6與密封樹脂層10之第1面10a更相近之位置之方式而設置。藉由應用如此之第2加工部22，除了引線部4之設置晶片零件搭載 部5之區域(基於情形，包含其周邊區域)之區域，配置於與半導體晶片搭載部6相同之高度。除了利用第2加工部22設定高度之晶片零件搭載部5、或晶片零件搭載部5及其周邊區域，引線部4及半導體晶片搭載部6配置於利用第1加工部21設定之高度。
若以第2引線41B為例進行說明，則於第2引線41B與外部連接端子3之連接部分設置有第1加工部21。第2引線41B之高度，利用第1加工部21設為與半導體晶片搭載部6之高度相同。於第2引線41B與晶片零件搭載部5A之兩端之連接部分，設置有第2加工部22。利用該等第2加工部22，將晶片零件搭載部5A配置於特定之高度，且將第2引線41B向後彎曲，直到半導體晶片搭載部6之高度為止。設置晶片零件搭載部5A、5B、5C之第3、第4及第5引線41C、42A、42B亦具有相同之構成。
第3引線41C以設置於與外部連接端子3之連接部分之第1加工部21設為與半導體晶片搭載部6之高度相同。第3引線41C，一方面以設置於與晶片零件搭載部5B、5C之連接部分之第2加工部22將晶片零件搭載部5B、5C配置於特定之高度，並向後彎曲直到半導體晶片搭載部6之高度為止。第4及第5引線42A、42B配置於半導體晶片搭載部6之高度、晶片零件搭載部5B、5C與其周邊區域利用第2加工部22配置於特定之高度。關於第4引線42A，晶片零件搭載部5C之周邊區域亦利用第2加工部22得以彎曲加工。其係將與晶片零件搭載部5C之距離較近之部分進行模具加工之為 方便起見之彎曲加工者。
藉由將除了引線部4之設置晶片零件搭載部5之區域及其周邊區域之區域配置於與半導體晶片搭載部6相同之高度，相當於將引線部4之各引線41A~41C、42A~42B、與控制器晶片8及記憶晶片9進行打線接合，從而可抑制由引線部4之高度變動而引起之打線接合性之下降或接合不良之產生。再者，可提高利用上述之固定膠帶14B之引線部4之保持性。
固定膠帶14B自半導體晶片搭載部6之擴張部6a至引線41A、41B、41C、42A、42B接著。各引線之固定膠帶14B得以接著之部分配置於與半導體晶片搭載部6相同之高度。固定膠帶14B接著於配置於與各引線之半導體晶片搭載部6相同之高度。因此，向固定膠帶14B之擴張部6a與各引線之接著性會提高，進而可提高基於固定膠帶14B之各引線41、42之保持性。
(第2實施形態)
接著，關於第2實施形態之記憶卡，參照圖7進行說明。於與第1實施形態相同部分標註同一符號，部分省略其說明。在圖7所示之記憶卡31中，引線部4與晶片零件搭載部5之構成設為基本與第1實施形態之記憶卡1相同。第2引線41B經由第1晶片零件搭載部5A繞佈至控制器晶片8之附近區域為止。第2引線41B經由設置第3晶片零件搭載部5C之第6引線42C與第3金屬線32電性連接。
在第2實施形態之記憶卡31中，引線框架2具有沿密封樹 脂層10之兩長邊11C、11D設置之固定部33。於固定部33設置有懸吊引線15。半導體晶片搭載部6自固定部33電性獨立。半導體晶片搭載部6由接著於設置懸吊引線15之固定部33之固定膠帶14C保持。固定膠帶14C自固定部33至半導體晶片搭載部6與引線部4之一部分接著，將半導體晶片搭載部6與引線部4之一部分固定於由懸吊引線15予以支撐之固定部33。
第2實施形態之半導體晶片搭載部6在具有密封樹脂層10之長邊11C、11D之兩側面間電性獨立。半導體晶片搭載部6與設置於密封樹脂層10之兩側面之懸吊引線15未導通。設置於密封樹脂層10之兩側面之懸吊引線15間，在密封樹脂層10內電性獨立。藉由應用如此之半導體晶片搭載部6，即使在密封樹脂層10之兩側面接觸於外部之導通構件等之情形下，半導體晶片搭載部6仍不會短路。因此，由於即使密封樹脂層10之兩側面間短路之情形，仍可抑制控制器晶片8與記憶晶片9之短路不良，故可提高記憶卡31之可靠性。
(第3實施形態)
接著，關於第3實施形態之記憶卡，參照圖8進行說明。圖8所示之記憶卡51與第1及第2實施形態同樣具備具有外部連接端子3、引線部4、晶片零件搭載部5、及半導體晶片搭載部6之引線框架2、搭載於晶片零件搭載部5之晶片零件(被動零件)7、配置於半導體晶片搭載部6上之控制器晶片8及記憶晶片9。構成記憶卡51之引線框架2與第2實施 形態之引線框架2具有同一形狀。記憶卡51之基本構成與第1及第2實施形態相同。基於同一構成之效果，與第1及第2實施形態同樣具備。與第1及第2實施形態標注同一符號之部分為相同部分，部分省略其說明。
配置於半導體晶片搭載部6上之控制器晶片8及記憶晶片9各自具有矩形狀之外形。控制器晶片8配置於外部連接端子3與記憶晶片9之間。控制器晶片8具有沿與外部連接端子3相近之側之長邊排列之電極墊16A、及沿與記憶晶片9相近之側之長邊排列之電極墊16B。控制器晶片8之與外部連接端子3相近之側之電極墊16A經由第1、第2及第3引線41A、41B、41C與金屬線52電性連接。
如圖9所示，記憶晶片9具備具有省略圖示之半導體元件部之晶片本體53、形成於晶片本體53上之電極墊54、以一方面使電極墊54露出、並覆蓋晶片本體53之表面之方式形成之絕緣樹脂膜55、及形成於絕緣樹脂膜55上之重新佈線層56。基於控制器晶片8與記憶晶片9之電極墊16、54之排列與種類，而產生將記憶晶片9之電極墊54進行再配置之必要。設置於由聚醯亞胺樹脂等而成之絕緣樹脂膜(保護膜)55上之重新佈線層56係將電極墊54再配置於記憶晶片9上之所期望之位置者。例如，重新佈線層56之一方之端部與電極墊54電性連接，另一方之端部具有成為金屬線之接合部之連接焊墊57。
考慮相對重新佈線層56之金屬線之接合性，重新佈線層56之至少最表面層較好為以Al與Al-0.5質量%Cu合金等之 Al合金、或Au與Pd等之貴金屬材料形成。再者，若考慮重新佈線層56向絕緣樹脂膜55上之形成性與密著性，則重新佈線層56之最下層較好為以Ti或Cr等形成。作為重新佈線層56之具體構成，列舉如Al/Ti積層膜或Au/Ni/Cu/Ti積層膜之積層膜。以具有由Al層(包含Al合金層)而成之最表面層之積層膜形成重新佈線層56之情形，為確保接合性，最表面層之厚度設為2 μm以上較好。即便使最表面層過厚，仍無法獲得其以上之效果，故其厚度設為5 μm以下較好。
構成重新佈線層56之複數個重新佈線之中，至少一部分之重新佈線56A如圖8所示般，一方之端部與電極墊54電性連接，且於另一方之端部形成有連接焊墊57。於形成於重新佈線56A之端部之連接焊墊57上，接合有金屬線58之一方之端部。金屬線58之另一方之端部接合於控制器晶片8之電極墊16B與引線41C、42B、42C。重新佈線56A經由金屬線58與控制器晶片8之電極墊16B及引線41C、42B、42C電性連接。
重新佈線56A與電極墊54之電性連接構造，可為如圖9所示直接連接之構造，可為如圖10及圖11所示經由金屬線59連接之構造。例如，於連接重新佈線56A之電極墊54之附近存在異電位之電極墊54a等之情形時，如圖10及圖11所示，以跨越異電位之電極墊54a之方式配置金屬線59。藉此，不會招致由異電位之電極墊54a所致之電路不良，而可將重新佈線56A連接於電極墊54。如圖10所示，金屬線 59可直接接合於電極墊54，可如圖11所示於電極墊54上接合於在重新佈線層56中形成之連接焊墊56B。
由金屬線59而成之飛越構造，並非限於跨越異電位之電極墊54a之構造，對於跨越異電位之重新佈線之構造亦為有效。如圖12所示，於欲配置重新佈線56A之位置存在異電位之重新佈線56C之情形，以跨越異電位之重新佈線56C之方式配置金屬線59。藉此，可將同電位之重新佈線56A間良好連接。藉由應用由金屬線59而成之飛越構造，可提高利用重新佈線層56之電路之形成性。若使重新佈線層56為多層佈線構造，則可形成相同之電路，但該情形時，重新佈線層56之形成成本會增大。因此，較好的是，重新佈線層56設為單層構造。藉由應用由金屬線59而成之飛越構造，可以單層構造之重新佈線層56形成多樣之電路。
由金屬線59而成之飛越構造，並非限於重新佈線層56，對於引線部4亦為有效。第2引線41B經由以跨越異電位之第1引線41A之方式配置之金屬線60，與同電位之第6引線42C電性連接。藉由應用由金屬線60而成之飛越構造，可提高利用引線部4之電路之形成性。藉由組合引線部4、重新佈線層56、及金屬線52、59、60，可在引線框架2上容易形成控制器晶片8與記憶晶片9之電性電路。再者，藉由應用由金屬線59、60而成之飛越構造，電性電路之形成性會提高。
在第3實施形態之記憶卡51中，亦與第2實施形態相同， 引線框架2自半導體晶片搭載部6電性獨立，且具有設置懸吊引線15之固定部33。半導體晶片搭載部6由接著於固定部33之固定膠帶14C予以保持。固定膠帶14C自固定部33至半導體晶片搭載部6與引線部4之一部分接著，將半導體晶片搭載部6與引線部4之一部分固定於由懸吊引線15予以支撐之固定部33。藉由應用如此之半導體晶片搭載部6，即使在密封樹脂層10之兩側面接觸於外部之導通構件等之情形下，仍不會有半導體晶片搭載部6短路之狀況。因此，可抑制產生控制器晶片8與記憶晶片9之不良。
在第3實施形態之記憶卡51中，利用引線部4、重新佈線層56及金屬線52、59、60構成引線框架2上之控制器晶片8及記憶晶片9之電性電路。相較於僅以引線與金屬線形成控制器晶片8及記憶晶片9之電性電路之情形，藉由應用重新佈線層56作為電性電路之構成要件，可提高控制器晶片8及記憶晶片9之電性電路之形成性。在利用引線框架2謀求記憶卡51之低成本化之基礎上，可提高控制器晶片8及記憶晶片9之電路形成性。混載控制器晶片8之情形之電路形成性會提高。因此，可廉價提供實用性與可靠性優越之記憶卡51。
在第3實施形態之記憶卡51中，與第1及第2實施形態同樣地應用於引線部4與晶片零件搭載部5之連接部分設置第2加工部22之引線框架2。且，如圖13所示，基於晶片零件7之形狀與半導體晶片搭載部6之形成位置，可應用僅具有設置於外部連接端子3與引線部4之連接部分之第1加工部 21之引線框架2A。外部連接端子3以外之部分可應用平坦之引線框架2A。
(第4實施形態)
接著，關於第4實施形態之記憶卡，參照圖14及圖15進行說明。對與第3實施形態相同部分標註同一符號，部分省略其說明。圖14及圖15所示之記憶卡61，除了積層2個記憶晶片9A、9B而配置於半導體晶片搭載部6以外，具有與第3實施形態相同之構成。引線框架2中之引線部4、晶片零件搭載部5、半導體晶片搭載部6之構成、向晶片零件搭載部5之晶片零件7之搭載構造、外部連接端子3與控制器晶片8之連接構造、引線部4及半導體晶片搭載部6之保持構造，具有與第3實施形態相同之構成。
於半導體晶片搭載部6積層複數個記憶晶片9A、9B而配置之情形，僅於最上段之記憶晶片9A之表面設置重新佈線層56。最上段之記憶晶片9A之電極墊54A，與第3實施形態同樣經由重新佈線層56與金屬線58，與控制器晶片8之電極墊16B及引線41C、42B、42C電性連接。上段側之記憶晶片9A以使下段側之記憶晶片9B之電極墊54B露出之方式階梯狀地積層。下段側之記憶晶片9B之電極墊54B經由金屬線62，與上段側之記憶晶片9A之同電位之電極墊54A電性連接。元件選擇(晶片選擇)用端子(電極墊54B)等，經由金屬線63而與重新佈線層56電性連接。
在第4實施形態之記憶卡61中，亦以引線部4、重新佈線層56、金屬線52、59、60、62、63等構成電性電路。即使 在於引線框架2上搭載複數個記憶晶片9A、9B之情形下，控制器晶片8與記憶晶片9A、9B之相關之電路之形成性仍會提高。在利用引線框架2謀求記憶卡61之低成本化上，可提高控制器晶片8與記憶晶片9A、9B之電路形成性。因此，可廉價提供實用性與可靠性優越之記憶卡61。此處針對積層兩個記憶晶片9A、9B之構造進行說明，積層三個以上之記憶晶片9之情形亦相同，重新佈線層56僅設置於最上段之記憶晶片9之表面。
(第5實施形態)
接著，關於第5實施形態之記憶卡，參照圖16進行說明。對與第1至第3實施形態相同部分標註同一符號，部分省略其說明。圖16所示之記憶卡71，除了控制器晶片8配置於記憶晶片9上之外，具有基本上與第3實施形態之記憶卡51相同之構成。引線框架2具備複數個外部連接端子3、具有至少一部分連接於外部連接端子3之複數條引線之引線部4、設置於引線部4之晶片零件搭載部5、及半導體晶片搭載部6。
引線框架2具有將外部連接端子3與引線部4之連接部分彎曲加工之第1加工部21。第1加工部21係一方面使外部連接端子3露出至外部，並將引線部4與半導體晶片搭載部6等配置於密封樹脂層10內者。引線框架2具有將引線部4與晶片零件搭載部5之連接部分進行彎曲加工之第2加工部22。第2加工部22係以使晶片零件搭載部5配置於較半導體晶片搭載部6更接近密封樹脂層10之第1面10a之位置之方 式，將引線部4與晶片零件搭載部5之連接部分進行彎曲加工者。
於晶片零件搭載部5搭載有晶片零件7。於半導體晶片搭載部6上配置有記憶晶片9。控制器晶片8配置於記憶晶片9上。於記憶晶片9之表面，與第3實施形態同樣地形成有重新佈線層56。重新佈線層56之一方之端部與記憶晶片9之電極墊54電性連接。重新佈線層56之另一方之端部經由金屬線58，與控制器晶片8之電極墊16及引線部4電性連接。控制器晶片8之電極墊16進而經由重新佈線層56及金屬線58，與引線部4電性連接。第5實施形態之記憶卡71亦與第3實施形態同樣具有飛越異電位之重新佈線及電極墊之金屬線59。
於記憶晶片9上配置控制器晶片8之情形，以引線部4、重新佈線層56、金屬線58、59等構成電性電路，不僅控制器晶片8與記憶晶片9之連接，對於外部連接端子3與控制器晶片8之連接亦可應用重新佈線層56。藉此，可容易形成控制器晶片8與記憶晶片9之相關之電路。在利用引線框架2謀求記憶卡71之低成本化之基礎上，可提高記憶晶片9與配置於其上之控制器晶片8之電路形成性。因此，可廉價提供實用性與可靠性優越之記憶卡71。
在第4及第5實施形態之記憶卡61、71中，與第1及第2實施形態同樣地應用於引線部4與晶片零件搭載部5之連接部分設置第2加工部22之引線框架2。且，基於晶片零件7之形狀與半導體晶片搭載部6之形成位置，與圖13所示之第3 實施形態之記憶卡51之變形例相同，可應用僅具有設置於外部連接端子3與引線部4之連接部分之第1加工部21之引線框架2A。第4及第5實施形態之記憶卡61、71，外部連接端子3以外之部分可具有平坦之引線框架2A。
雖已說明本發明之若干實施形態，但該等實施形態係作為例子提示者，並非意圖限定發明之範圍。該等新穎之實施形態可以其他各種形態實施，在不脫離發明之要旨之範圍內，可進行各種省略、取代、及變更。該等實施形態及其變形包含於發明之範圍及要旨中，且包含於申請專利範圍中所揭示之發明及其均等之範圍中。
1‧‧‧半導體記憶卡
2‧‧‧引線框架
2A‧‧‧引線框架
3‧‧‧外部連接端子
4‧‧‧引線部
5‧‧‧晶片零件搭載部
5A‧‧‧第1晶片零件搭載部
5B‧‧‧第2晶片零件搭載部
5C‧‧‧第3晶片零件搭載部
6‧‧‧半導體晶片搭載部
6a‧‧‧擴張部
7‧‧‧晶片零件
7A‧‧‧第1晶片零件
7B‧‧‧第2晶片零件
7C‧‧‧第3晶片零件
7D‧‧‧第4晶片零件
8‧‧‧控制器晶片
9‧‧‧記憶晶片
9A‧‧‧記憶晶片
9B‧‧‧記憶晶片
10‧‧‧密封樹脂層
10a‧‧‧密封樹脂層10之第1面
10b‧‧‧密封樹脂層10之第2面
10c‧‧‧傾斜部
10d‧‧‧處理部
11A‧‧‧密封樹脂層10之第1短邊
11B‧‧‧密封樹脂層10之第2短邊
11C‧‧‧密封樹脂層10之第1長邊
11D‧‧‧密封樹脂層10之第2長邊
12‧‧‧切口部
13‧‧‧收縮部
14A‧‧‧固定膠帶
14B‧‧‧固定膠帶
14C‧‧‧固定膠帶
15‧‧‧懸吊引線
16‧‧‧電極墊
16A‧‧‧電極墊
16B‧‧‧電極墊
17‧‧‧第1金屬線
18a‧‧‧連接焊墊
18b‧‧‧電極墊
19‧‧‧第2金屬線
20‧‧‧重新佈線層
21‧‧‧第1加工部
22‧‧‧第2加工部
31‧‧‧記憶卡
32‧‧‧第3金屬線
33‧‧‧固定部
41‧‧‧引線
41A‧‧‧第1引線
41B‧‧‧第2引線
41C‧‧‧第3引線
41C1‧‧‧分歧部
41C2‧‧‧分歧部
42‧‧‧引線
42A‧‧‧第4引線
42B‧‧‧第5引線
51‧‧‧記憶卡
52‧‧‧金屬線
53‧‧‧晶片本體
54‧‧‧電極墊
54a‧‧‧電極墊
54A‧‧‧電極墊
54B‧‧‧電極墊
55‧‧‧絕緣樹脂膜
56‧‧‧重新佈線層
56A‧‧‧重新佈線
56B‧‧‧連接焊墊
56C‧‧‧重新佈線
57‧‧‧連接焊墊
58‧‧‧金屬線
59‧‧‧金屬線
60‧‧‧金屬線
61‧‧‧記憶卡
62‧‧‧金屬線
63‧‧‧金屬線
71‧‧‧記憶卡
T1‧‧‧樹脂厚度
T2‧‧‧樹脂厚度
T3‧‧‧樹脂厚度
圖1係顯示第1實施形態之半導體記憶卡之上表面透過圖。
圖2係圖1中顯示之半導體記憶卡之下表面圖。
圖3係圖1中顯示之半導體記憶卡之剖面圖。
圖4係顯示第1比較例之半導體記憶卡之引線框架之剖面構成之圖。
圖5係顯示第2比較例之半導體記憶卡之引線框架之剖面構成之圖。
圖6係顯示第1實施形態之半導體記憶卡之引線框架之剖面構成之圖。
圖7係顯示第2實施形態之半導體記憶卡之上表面透過圖。
圖8係顯示第3實施形態之半導體記憶卡之上表面透過 圖。
圖9係顯示圖8中顯示之半導體記憶卡之記憶晶片之重新佈線層之第1構成例之剖面圖。
圖10係顯示圖8中顯示之半導體記憶卡之記憶晶片之重新佈線層之第2構成例之剖面圖。
圖11係顯示圖10中顯示之重新佈線層之變形例之剖面圖。
圖12係顯示圖8中顯示之半導體記憶卡之記憶晶片之重新佈線層之第3構成例之剖面圖。
圖13係顯示圖8中顯示之半導體記憶卡之變形例之剖面圖。
圖14係顯示第4實施形態之半導體記憶卡之上表面透過圖。
圖15係圖14中顯示之半導體記憶卡之剖面圖。
圖16係顯示第5實施形態之半導體記憶卡之上表面透過圖。
1‧‧‧半導體記憶卡
2‧‧‧引線框架
3‧‧‧外部連接端子
4‧‧‧引線部
5A‧‧‧第1晶片零件搭載部
5B‧‧‧第2晶片零件搭載部
5C‧‧‧第3晶片零件搭載部
6‧‧‧半導體晶片搭載部
6a‧‧‧擴張部
7A‧‧‧第1晶片零件
7B‧‧‧第2晶片零件
7C‧‧‧第3晶片零件
7D‧‧‧第4晶片零件
8‧‧‧控制器晶片
9‧‧‧記憶晶片
10‧‧‧密封樹脂層
10b‧‧‧密封樹脂層10之第2面
11A‧‧‧密封樹脂層10之第1短邊
11B‧‧‧密封樹脂層10之第2短邊
11C‧‧‧密封樹脂層10之第1長邊
11D‧‧‧密封樹脂層10之第2長邊
12‧‧‧切口部
13‧‧‧收縮部
14A‧‧‧固定膠帶
14B‧‧‧固定膠帶
15‧‧‧懸吊引線
16‧‧‧電極墊
17‧‧‧第1金屬線
18a‧‧‧連接焊墊
18b‧‧‧電極墊
19‧‧‧第2金屬線
20‧‧‧重新佈線層
21‧‧‧第1加工部
22‧‧‧第2加工部
41‧‧‧引線
41A‧‧‧第1引線
41B‧‧‧第2引線
41C‧‧‧第3引線
41C1‧‧‧分歧部
41C2‧‧‧分歧部
42‧‧‧引線
42A‧‧‧第4引線
42B‧‧‧第5引線

Claims (20)

  1. 一種半導體記憶卡，其具備：引線框架，其具備複數個外部連接端子、具有至少一部分連接於上述外部連接端子之複數條引線之引線部、設置於上述引線部之晶片零件搭載部、及半導體晶片搭載部；晶片零件，其搭載於上述晶片零件搭載部，且與上述引線部電性連接；記憶晶片，其配置於上述半導體晶片搭載部上，且包含晶片本體、形成於上述晶片本體上之第1電極墊、使上述第1電極墊露出並以覆蓋上述晶片本體之表面之方式形成之絕緣樹脂膜、及形成於上述絕緣樹脂膜上之重新佈線層；控制器晶片，其配置於上述半導體晶片搭載部上或上述記憶晶片上，具有第2電極墊；及密封樹脂層，其使上述外部連接端子露出，並將上述晶片零件、上述記憶晶片、上述控制器晶片、及上述引線框架予以密封；且上述引線框架上之上述記憶晶片及上述控制器晶片之電性電路包含上述引線、上述重新佈線層、及連接於選自上述第1電極墊、上述第2電極墊、上述引線及上述重新佈線層中之至少一者之金屬線。
  2. 如請求項1之半導體記憶卡，其中上述重新佈線層具有複數個重新佈線； 上述複數個重新佈線之至少一部分具有與上述第1電極墊電性連接之第1端部、及經由上述金屬線與上述第2電極墊或上述引線電性連接之第2端部。
  3. 如請求項2之半導體記憶卡，其中上述重新佈線之第1端部係與上述第1電極墊直接或經由上述金屬線電性連接。
  4. 如請求項1之半導體記憶卡，其中上述重新佈線層，具有複數個重新佈線；同電位之上述重新佈線係經由以跨越異電位之另一重新佈線或電極墊之方式配置之上述金屬線而電性連接。
  5. 如請求項1之半導體記憶卡，其中上述重新佈線層係：至少作為最表面層，包含有Al層、Al合金層、Au層、或Pd層。
  6. 如請求項2之半導體記憶卡，其中上述控制器晶片係以位於上述外部連接端子與上述記憶晶片之間之方式，配置於上述半導體晶片搭載部上。
  7. 如請求項6之半導體記憶卡，其中上述第2電極墊之至少一部分係經由上述金屬線與上述引線電性連接。
  8. 如請求項1之半導體記憶卡，其中上述記憶晶片具備配置於上述半導體晶片搭載部上之第1記憶晶片、及積層於上述第1記憶晶片上之第2記憶晶片；上述重新佈線層僅設置於上述第2記憶晶片上。
  9. 如請求項8之半導體記憶卡，其中 上述第2記憶晶片係以使上述第1記憶晶片之上述第1電極墊露出之方式階梯狀地積層；上述第1記憶晶片之上述第1電極墊係經由上述金屬線與上述第2記憶晶片之上述第1電極墊或上述重新佈線層電性連接，上述第2記憶晶片之上述第1電極墊與上述重新佈線層電性連接。
  10. 如請求項8之半導體記憶卡，其中上述第2記憶晶片具備具有複數個記憶晶片之晶片積層體。
  11. 如請求項1之半導體記憶卡，其中上述控制器晶片配置於上述記憶晶片上，上述第2電極墊之一部分經由上述重新佈線層及上述金屬線與上述引線電性連接。
  12. 如請求項1之半導體記憶卡，其中上述引線框架具備具有懸吊引線之固定部；上述半導體晶片搭載部與上述固定部電性獨立，且由接著於上述固定部之第1固定膠帶予以保持。
  13. 如請求項12之半導體記憶卡，其中上述引線部由接著於上述固定部之第2固定膠帶予以保持。
  14. 如請求項13之半導體記憶卡，其中上述外部連接端子由第3固定膠帶予以保持。
  15. 如請求項1之半導體記憶卡，其中上述密封樹脂層具有上述外部連接端子露出之第1面、及與上述第1面成相反側之第2面；上述引線框架具有第1加工部，上述第1加工部係以使上述外部連接端子於上述第1面露出，且將上述半導體 晶片搭載部配置於上述密封樹脂層內之方式，藉由將上述引線框架進行彎曲加工而形成。
  16. 如請求項15之半導體記憶卡，其中上述引線框架具有第2加工部，上述第2加工部係以將上述晶片零件搭載部較上述半導體晶片搭載部配置於更靠近上述密封樹脂層之上述第1面之方式，藉由將上述引線框架進行彎曲加工而形成。
  17. 如請求項16之半導體記憶卡，其中上述第2加工部係以將除了上述引線部之上述晶片零件搭載部及其周邊部之部分配置於與上述半導體晶片搭載部大致同一高度之方式設置；上述引線係由接著於配置於與上述引線部之上述半導體晶片搭載部大致同一高度之部分之固定膠帶予以保持。
  18. 一種半導體記憶卡，其具備：引線框架，其具備複數個外部連接端子、具有至少一部分連接於上述外部連接端子之複數條引線之引線部、設置於上述引線部之晶片零件搭載部、及半導體晶片搭載部；晶片零件，其搭載於上述晶片零件搭載部，且與上述引線部電性連接；記憶晶片，其配置於上述半導體晶片搭載部上，且具有第1電極墊；控制器晶片，其配置於上述半導體晶片搭載部上或上 述記憶晶片上，且具有第2電極墊；金屬線，其係將上述引線與上述第1電極墊、上述引線與上述第2電極墊、及上述第1電極墊與上述第2電極墊電性連接；及密封樹脂層，其使上述外部連接端子露出，並將上述晶片零件、上述記憶晶片、上述控制器晶片、上述金屬線及上述引線框架予以密封；且上述密封樹脂層具有上述外部連接端子露出之第1面、及與上述第1面成相反側之第2面；上述引線框架具有第1加工部與第2加工部，上述第1加工部係以使上述外部連接端子於上述第1面露出，且將上述半導體晶片搭載部配置於上述密封樹脂層內之方式，藉由將上述引線框架進行彎曲加工而形成；上述第2加工部係以將上述晶片零件搭載部較上述半導體晶片搭載部配置於更靠近上述密封樹脂層之上述第1面之方式，藉由將上述引線框架進行彎曲加工而形成。
  19. 如請求項18之半導體記憶卡，其中上述第2加工部係以將除了上述引線部之上述晶片零件搭載部之部分配置於與上述半導體晶片搭載部大致同一高度之方式設置；上述引線係由接著於配置於與上述引線部之上述半導體晶片搭載部大致同一高度之部分之固定膠帶予以保持。
  20. 一種半導體記憶卡，其具備： 引線框架，其具備複數個外部連接端子、具有至少一部分連接於上述外部連接端子之複數條引線之引線部、設置於上述引線部之晶片零件搭載部、具有懸吊引線之固定部、及半導體晶片搭載部；晶片零件，其搭載於上述晶片零件搭載部，且與上述引線電性連接；記憶晶片，其配置於上述半導體晶片搭載部上，且具有第1電極墊；控制器晶片，其配置於上述半導體晶片搭載部上或上述記憶晶片上，且具有第2電極墊；金屬線，其係將上述引線與上述第1電極墊、上述引線與上述第2電極墊、及上述第1電極墊與上述第2電極墊電性連接；及密封樹脂層，其使上述外部連接端子露出，並將上述晶片零件、上述記憶晶片、上述控制器晶片、及上述引線框架予以密封；且上述半導體晶片搭載部與上述固定部電性獨立，且由接著於上述固定部之固定膠帶予以保持。
TW101107017A 2011-03-24 2012-03-02 Semiconductor memory card TWI471996B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011065473 2011-03-24
JP2011242191A JP2012212417A (ja) 2011-03-24 2011-11-04 半導体メモリカード

Publications (2)

Publication Number Publication Date
TW201244038A TW201244038A (en) 2012-11-01
TWI471996B true TWI471996B (zh) 2015-02-01

Family

ID=46859323

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101107017A TWI471996B (zh) 2011-03-24 2012-03-02 Semiconductor memory card

Country Status (4)

Country Link
US (1) US8575738B2 (zh)
JP (1) JP2012212417A (zh)
CN (1) CN102693967B (zh)
TW (1) TWI471996B (zh)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
USD730908S1 (en) * 2014-05-02 2015-06-02 Samsung Electronics Co., Ltd. Memory card
USD730907S1 (en) * 2014-05-02 2015-06-02 Samsung Electronics Co., Ltd. Memory card
USD730910S1 (en) * 2014-05-02 2015-06-02 Samsung Electronics Co., Ltd. Memory card
USD727912S1 (en) * 2014-06-27 2015-04-28 Samsung Electronics Co., Ltd. Memory card
USD729251S1 (en) * 2014-06-27 2015-05-12 Samsung Electronics Co., Ltd. Memory card
USD727913S1 (en) * 2014-06-27 2015-04-28 Samsung Electronics Co., Ltd. Memory card
USD727911S1 (en) * 2014-06-27 2015-04-28 Samsung Electronics Co., Ltd. Memory card
USD730909S1 (en) * 2014-06-27 2015-06-02 Samsung Electronics Co., Ltd. Memory card
USD736212S1 (en) * 2014-07-01 2015-08-11 Samsung Electronics Co., Ltd. Memory card
USD736215S1 (en) * 2014-07-01 2015-08-11 Samsung Electronics Co., Ltd. Memory card
USD736213S1 (en) * 2014-07-01 2015-08-11 Samsung Electronics Co., Ltd. Memory card
USD736214S1 (en) * 2014-07-01 2015-08-11 Samsung Electronics Co., Ltd. Memory card
USD727910S1 (en) * 2014-07-02 2015-04-28 Samsung Electronics Co., Ltd. Memory card
USD736216S1 (en) * 2014-07-30 2015-08-11 Samsung Electronics Co., Ltd. Memory card
USD739856S1 (en) * 2014-07-30 2015-09-29 Samsung Electronics Co., Ltd. Memory card
USD783622S1 (en) * 2015-08-25 2017-04-11 Samsung Electronics Co., Ltd. Memory card
USD783621S1 (en) * 2015-08-25 2017-04-11 Samsung Electronics Co., Ltd. Memory card
USD773467S1 (en) * 2015-11-12 2016-12-06 Samsung Electronics Co., Ltd. Memory card
USD772232S1 (en) * 2015-11-12 2016-11-22 Samsung Electronics Co., Ltd. Memory card
JP6653235B2 (ja) * 2016-09-29 2020-02-26 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体装置
WO2019244372A1 (ja) 2018-06-20 2019-12-26 ローム株式会社 半導体装置
CN112448561B (zh) * 2019-08-30 2022-04-15 台达电子企业管理（上海）有限公司 电源模块及电源模块的制备方法
US11756882B2 (en) * 2020-12-31 2023-09-12 Texas Instruments Incorporated Semiconductor die with blast shielding

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060091518A1 (en) * 2004-10-08 2006-05-04 Jurgen Grafe Semiconductor module having an internal semiconductor chip stack, and method for producing said semiconductor module
TW200709071A (en) * 2002-10-08 2007-03-01 Hitachi Ulsi Sys Co Ltd Ic card and manufacturing method thereof applied to semiconductor memory card
CN101504939A (zh) * 2008-02-08 2009-08-12 株式会社瑞萨科技 半导体器件
JP2010109206A (ja) * 2008-10-31 2010-05-13 Toshiba Corp 半導体メモリカード

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09327990A (ja) 1996-06-11 1997-12-22 Toshiba Corp カード型記憶装置
JP3954586B2 (ja) * 1998-10-14 2007-08-08 株式会社ルネサステクノロジ 半導体装置
JP2001257307A (ja) * 2000-03-09 2001-09-21 Sharp Corp 半導体装置
US6900527B1 (en) 2001-09-19 2005-05-31 Amkor Technology, Inc. Lead-frame method and assembly for interconnecting circuits within a circuit module
JP4171246B2 (ja) 2002-06-10 2008-10-22 株式会社ルネサステクノロジ メモリカードおよびその製造方法
JP5198030B2 (ja) * 2007-10-22 2013-05-15 株式会社東芝 半導体素子
JP5293469B2 (ja) * 2009-07-13 2013-09-18 大日本印刷株式会社 半導体装置用複合配線部材および樹脂封止型半導体装置
JP5032623B2 (ja) 2010-03-26 2012-09-26 株式会社東芝 半導体記憶装置
JP5337110B2 (ja) 2010-06-29 2013-11-06 株式会社東芝 半導体記憶装置
JP5242644B2 (ja) 2010-08-31 2013-07-24 株式会社東芝 半導体記憶装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200709071A (en) * 2002-10-08 2007-03-01 Hitachi Ulsi Sys Co Ltd Ic card and manufacturing method thereof applied to semiconductor memory card
US20060091518A1 (en) * 2004-10-08 2006-05-04 Jurgen Grafe Semiconductor module having an internal semiconductor chip stack, and method for producing said semiconductor module
CN101504939A (zh) * 2008-02-08 2009-08-12 株式会社瑞萨科技 半导体器件
JP2010109206A (ja) * 2008-10-31 2010-05-13 Toshiba Corp 半導体メモリカード

Also Published As

Publication number Publication date
US20120241933A1 (en) 2012-09-27
JP2012212417A (ja) 2012-11-01
CN102693967B (zh) 2015-04-15
CN102693967A (zh) 2012-09-26
US8575738B2 (en) 2013-11-05
TW201244038A (en) 2012-11-01

Similar Documents

Publication Publication Date Title
TWI471996B (zh) Semiconductor memory card
JP4498403B2 (ja) 半導体装置と半導体記憶装置
TWI508236B (zh) Semiconductor memory card and manufacturing method thereof
US6867496B1 (en) Interconnect substrate, semiconductor device, methods of fabricating, inspecting, and mounting the semiconductor device, circuit board, and electronic instrument
JP5337110B2 (ja) 半導体記憶装置
TWI481001B (zh) 晶片封裝結構及其製造方法
JPS6355213B2 (zh)
JP4991518B2 (ja) 積層型半導体装置及び積層型半導体装置の製造方法
TW201834173A (zh) 半導體裝置
JP2007073803A (ja) 半導体装置及びその製造方法
US10380016B2 (en) Semiconductor device including one or more semiconductor chips on a substrate
JP4293563B2 (ja) 半導体装置及び半導体パッケージ
US6717250B1 (en) Stacked semiconductor apparatus and electronic device including stacked semiconductor apparatus
JP2002217354A (ja) 半導体装置
JP2002329836A (ja) 半導体装置および配線フィルム
JP2011181697A (ja) 半導体パッケージおよびその製造方法
JP5275019B2 (ja) 半導体装置
JP2008103725A (ja) 可撓性フィルム、並びにこれを用いた半導体パッケージ及び製造方法
JP2009231383A (ja) 半導体装置及び半導体装置接続手段
US11217539B2 (en) Package substrate and semiconductor package including the same
JP4602223B2 (ja) 半導体装置とそれを用いた半導体パッケージ
JP4489094B2 (ja) 半導体パッケージ
JP2005057271A (ja) 同一平面上に横配置された機能部及び実装部を具備する半導体チップパッケージ及びその積層モジュール
KR20160004106A (ko) 패키지 구조체 및 그 제조 방법
TWI435419B (zh) 半導體記憶裝置及其製造方法