[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

TWI354362B - Semiconductor device with strain relieving bump de - Google Patents

Semiconductor device with strain relieving bump de Download PDF

Info

Publication number
TWI354362B
TWI354362B TW093122939A TW93122939A TWI354362B TW I354362 B TWI354362 B TW I354362B TW 093122939 A TW093122939 A TW 093122939A TW 93122939 A TW93122939 A TW 93122939A TW I354362 B TWI354362 B TW I354362B
Authority
TW
Taiwan
Prior art keywords
layer
laterally extending
extending portion
passivation layer
conductor
Prior art date
Application number
TW093122939A
Other languages
English (en)
Other versions
TW200518308A (en
Inventor
James Jen-Ho Wang
Jin-Wook Jang
Alfredo Mendoza
Rajashi Runton
Russell Shumway
Original Assignee
Freescale Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Freescale Semiconductor Inc filed Critical Freescale Semiconductor Inc
Publication of TW200518308A publication Critical patent/TW200518308A/zh
Application granted granted Critical
Publication of TWI354362B publication Critical patent/TWI354362B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02335—Free-standing redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0235—Shape of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05008—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body, e.g.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05569—Disposition the external layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13026—Disposition relative to the bonding area, e.g. bond pad, of the semiconductor or solid-state body
    • H01L2224/13027—Disposition relative to the bonding area, e.g. bond pad, of the semiconductor or solid-state body the bump connector being offset with respect to the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Description

1354362 九、發明說明： 本申請案已於2003年7月31曰提出美國專利申請，專 利申請案號為10/631，102。 【發明所屬之技術領域】 本發明一般係與突塊半導體組件有關，更特定言之，其 係與配備重新分佈電路並適合於晶圓級BGA封裝的突塊^ 導體組件有關。 【先前技術】 諸如晶粒、晶片尺度封裝、球柵格陣列（baii array ; BGA)及晶圓的半導體組件通常包括金屬突塊形式 的端子接點。配備此等接點的組件常常稱為「突塊」組 件。 圖1說明一類先前技術覆晶半導體封裝。該封裝10包括 一半導體晶粒12及位於晶粒12之電路侧上的一陣列之突塊 接點14。突塊接點14使封裝1〇能夠安裝於一基板，如一印 刷電路板（printed circuit board ; PCB)的表面。通常，該等 犬塊接點14係由焊料製成，此係使封裝1 〇能夠採用一焊料 回流程序焊接至一基板上。 包含於封裝10中的晶粒12包括一系列與該等突塊接點j 4 電連接的接觸墊20。晶粒12亦包括内部導體22，其係與該 4接觸墊2〇電連接，並與可能形成於晶粒12之.上或内部的 各種半導體裝置及積體電路電連接。晶粒12亦包含第一 16、第一 24及第三38鈍化層。通常，第一鈍化層係諸如電 聚氡II化物（plasma oxynitride ; P0N)的一材料，且該等第 94913.doc 1354362 二與第三鈍化層係苯環丁烯（benz〇cycl〇butene ; BCB)。可 透過鈍化層24及16提供一或多個開口 26，使一重新分佈導 體36(以下將更加詳細地論述）能夠與該等接觸墊2〇實體接 為清楚起見，應注意該ΡΟΝ層係通常作為二單獨層沈 積，一層係電漿氧化物，且另一層係電漿氮化物。由於沈 積该第二層不需要任何介入的處理步驟，故此處將其處理 為一單一的鈍化層。反之，每一該等BCB層之沈積需要介 入光步驟；因此，即使此等層的化學成分可能相似甚至相 同，仍將其處理為不同的層。 該重新分佈導體36係形成於第二鈍化層24的一表面上。 將重新分佈導體36喷濺至通常小於卜爪的一厚度，並與該 等接觸墊20及突塊接點14電連接。第三鈍化層38覆蓋重新 分佈導體36。可將該重新分佈導體用於（例如）將來自標準 導線接觸墊20(該等接觸墊係位於晶粒周邊位置）的信號重 新分佈至一區域陣列，如—球栅格陣列（BGA)之墊。如圖1 所示，重新分佈導體36通常要求每一突塊接點14使用一突 塊下金屬化（under bump meta出zati〇n; UBM)料，以促進 突塊接點14與重新分佈導體36之焊接。 在其中-覆晶晶粒係附著於一 PCB或其他基板上的半導 體裝置中，連接晶粒與基板的整個接合處存在大量的應 力。此應力之部分因晶粒與基板之間的熱膨脹系數 (coefficient of thermal expansi〇n ;咖）差動而產生，其結 果係，當晶粒與基板係曝露於熱循環時，$同數量的應力 949I3.doc 1354362
/…變s施加至5亥等接合處區域。隨著時間的過去，此等 應力會造成接合處的機械及/或電㈣。因此，某些覆晶 應用中的共同做法係’在該第三鈍化層38與基板之間提 供一額外的側填滿材料。此額外的側填滿材料通常具有大 約位於該第三鈍化層與基板之該等CTE係數之間的一CTE 係數’其會緩衝第三純化層與基板之間較大的咖差動應 力，從而減少或消除焊料疲勞故障。 在諸如圖1所示的一裝置中’該等第二與第三鈍化層具 有剛性’並用於機械加強該等重新分佈導體及將其央置就 位。從而，該等焊料接點14及第二與第三鈍化層24、38會 在此類裝置’產生大量的CTE差動應力。實際上，在此類 裝置中’料重新分佈導體通常係«薄而本身不能承受任 何大量的應力，並且若曝露於大量應力之中，其容易斷 裂，從而造成電故障。雖然使用三鈍化層對於機械加強該 等重新分佈導體有利，但其也有某些缺點。例如，增加一 第三鈍化層增加了裝置的複雜性及製造成本，同時還使得 更難以修改該裝置或在該重新分佈導體上執行電探測。 因此本技術令需要一配備有一重新分配導體的晶粒其 係適合於覆晶應用，並且不需要一第三鈍化層或一側填滿 材料《本技術中亦需要一安裝有一重新分配導體的晶粒， 其係能夠消除差動CTE應力。此等及其他需要係藉由此處 揭示及下文所述的方法與裝置來滿足。 【發明内容】 一方面，提供一種裝置，其包括（a) 一半導體晶粒或其他 94913.doc 1354362 基板，其上具有—接觸塾，·⑻―重新分佈 «連接的-基座部分，結有—旋繞、橫向延伸 及⑷一（通常係有機的）純化層，其係置心㈣ 佳升ΙΓ分與該晶粒之間，並且其中’該橫向延伸部分較 1該鈍化層的—不牢固㈣接。該裝置也可包括與 该重新分佈導體電連接的一突塊接點。該橫向延伸部分可 像正弦波-樣婉挺或成型，並且在其從該基座向該突塊接 點前進中，較佳至少一次、更佳至少兩次、最佳至少三次 改變方向。該橫向延伸部分具有至少約3微米的一平均最 小厚度，該厚度較佳位於約8至約16微米範圍内，更佳位 於約10至約14微米範圍内，其係沿延伸穿過該橫向延伸部 分之中心、並與該橫向延伸部分垂直的一轴來測量。該裝 置可進-步包括-與該突塊接點接觸的pCB基板，在此情 況下，較佳藉由-開放空間而非一側填滿將該pcB基板斑 該重新分佈導體分開。該裝置較佳亦包括一去濕劑，其係 置放於該重新分佈導體之該橫向延伸部分的表面上。此去 濕劑較佳係充分導f，以便允許探測該㈣，並且厚度通 常係約200 nm，其係用於防止焊料弄濕位於該突塊接點區 域之外的該重新分佈導體’從而將焊料突塊限制於直接位 於e亥犬塊墊之上的一區域内。該去濕劑可以係（但不限於） 作為電鑛該重新分佈導體金屬之一晶種金屬使用的一種或 多種材料（如TiW)。 另一方面，提供—裝置，其包括⑷-具有-接觸塾的半 導體晶基板（其可以係（例如）一晶圓或晶粒）；（b) 一鈍化 94913.doc -9. 1354362 層；以及⑷一重新分佈導體，其具有與該晶粒接點電連接 的一基座部分’以及延伸於該純化層上的—橫向延伸部 分；以及⑷-脫離層，其係置放於該純化層與該橫向延伸 部分之間。該裝置可進-步包括在一接觸塾位置與該重新 分佈導體直接電及機械接觸的一突塊接點（在某些具體實 施例中，該突塊接點可改為與一 UBM接觸，該ubm係在 該突塊接觸塾位置與該重新分佈導體電及機械接觸）。該 鈍化層較佳係置放於該重新分佈導體之橫向延伸部分與半 導體基板之間。金屬突塊及金屬重新分佈導體的機械強度 係大於金屬重新分佈導體與純化層的黏性，該純化層通常 係聚醯亞胺或BCB。從而’雖然在晶圓處理、探測、切割 及全面組合過程中純化層與金屬重新分佈導體之間的黏性 係足以維持完整性，但在足夠高的應力下，該重新分佈導 體將與該下部鈍化層分開。若無任何外部鈍化層來夾住該 重新分佈導體，則該重新分佈導體能夠充分移動，以消除 來自基板的應力D亥重新分佈導體的橫向延伸部分形成盥 該純化層的—不牢@的焊接，並較佳在-端終止於-接觸 塾基座上。雖然該橫向延伸部分的寬度錢夠窄，以致盈 需線破損即分開’但其寬度料於或大於其厚度，以提供 機械強度。該橫向延伸部分係連接至與一重新分佈導體且 有相同材料、並較佳具有相同厚度的一突塊塾上，該重新 分佈導體為該谭料突塊形成一站，用以附著於該重新分佈 導體°在重新分佈導體與下部純化層分開後，其婉蜒的線 圈設計使其能伸展及麼縮，以適應焊料突塊及突塊墊的運 949I3.doc 1354362 另一方面，提供一種製造一半導體裝置的方法，該方法 包括以下步驟（a)提供具有一接觸墊的一半導體基板；（b) 於遠基板上方形成一敛化層（且較佳係二鈍化層’如包括 氧/氮的一第一鈍化層及包括聚醯亞胺或BCB的一第二鈍化 •層），並圖案化該鈍化層，以便曝露該接觸塾之至少一部 分；以及（c)形成一重新分佈導體，其具有與該接觸墊電連 接的一基座部分，並具有延伸於該鈍化層上方的一旋繞、 橫向延伸部分，其中該橫向延伸部分形成與該鈍化層的一 不牢固的焊接。該方法可進一步包括於該鈍化層上方形成 一脫離層的步驟，且該脫離層可置放於該重新分佈導體與 該鈍化層之間。該脫離層可包括Tiw或其他合適的材料， 減等材料使重新分佈導體能夠在足夠的應力下與鈍化層分 開，以便消除連接至該重新分佈導體之一焊料接合處上的 應變。該重新分佈導體較佳係藉由於該第一鈍化層上方沈 積一金屬化層、於該全遛π爲l七a枝2 _ 一 ..
塾之至少一部分，並於該第一 ^圖案化，以便曝露該接觸 純化層上方沈積一金屬化 94913.doc • 11 - 1354362 層。隨後於該金屬化層上方沈積一第二純化層，並將其圖 案化，以便曝露位於接觸墊附近之金屬化層的至少一部 分。隨後將-重新分佈導體電鍍至金屬化層的該曝露部分 上，以便該重新分佈導體具有與該接觸塾電連接的一基座 部分、以及-橫向延伸部分。該橫向延伸部分較佳係具有 至少約3微米的一平均最小厚度，其係沿延伸穿過該橫向 延伸P刀之中、、並與該橫向延伸部分垂直的一轴來測 直。更佳係，該橫向延伸部分具有位於約8至約Μ微米範 圍内的一平均最小厚度，並且該厚度更佳係位於約10至約 14微米範圍内’其係沿延伸穿過該橫向延伸部分之甲心、 並…玄裰向延伸部分垂直的一軸來測量。該橫向延伸部分 較佳係圖案化為旋繞或婉蜒之形狀。該橫向延伸部分通常 係與焊料接合處連接，且較佳係適用於藉由與第二純化 層刀層來減少施加至該焊料接合處的應力。其可藉由（例 如)以八下插作完成，即使第二鈍化層與金屬化層之間的焊 充刀不牢固，以便當有足夠的壓力施加至該焊料接合處 〆橫向延伸部分能與第二鈍化層分開。較佳係，該重 新分佈導體包括銅，該金屬化層包括一第一TiW層與一第 ^且該第二純化層包括一聚酿亞胺。該重新分佈導 係與至少一焊料接合處接觸，在此 :料沈積-去濕劑，該去濕劑係沈積於該重新分佈導^ 知科接合處之部分的上方。該金屬化層與 '愚劑較佳均包括TiW。 等及其他方面將在下文中進一步詳細說明。 94913.doc UM362 【實施方式】 現在已發現，上述需要可茲丄 要了藉由為突塊半導體裝置提供重 新分佈導體來滿足，該#重新分料體㈣與—下部純化 層脫離或分層’並能夠擎曲’以便減輕CTE差動應力，並 且其係足夠厚，以致能夠承受此f曲而無電故障。以下將 更加詳細地論述此等重新分佈導體。 圖2說明依據此處之原理製造的-突塊半導體裝置51的 -範例。為方便說明，在某些方面將該¥置特徵及尺寸 绔大’並濃縮至一單一平面中，並且為便於理解一 2維斷 面圖中之該裝置’將較佳係實質上蜿蜒形狀的一重新分佈 導體59(見圖3)描述為—筆直導體。然而，熟習技術人士將 明白，在實際裝置中，此等特徵可具有不同於該等圖式所 暗示尺寸的相對尺寸，而且此等特徵亦不一定能在該裝置 的任何單一平坦斷面内發現。圖9描述依據此處之原理製 &的犬塊半導體裝置之一實際佈局的一可能具體實施 例0 圖2之裝置51包括一晶粒53，其係配備一内部導體55， 並具有置放於其表面的一第一鈍化層56及第二鈍化層57。 第一純化層56較佳係一硬質塗層，其為該晶粒提供水分抵 抗及刮擦抵抗性能，並可包括電漿氧氮化物（p〇N)、諸如 的氧化物、或蝴填石夕酸鹽玻璃（borophosphosilate glass ; BPSG) »第二鈍化層57較佳係一柔性膜，其防止機 械應力使該第一鈍化層破裂。第二鈍化層較佳包括一聚醯 亞胺，但也可包括苯環丁烯（BCB)。 94913.doc -13· 1354362 重新分佈導體59係切於該晶 粒之一表面上 金屬化脫離層71實體及電接觸，脫離層”包括一卿層72 與銅層74。較佳包括銅的該重新分佈導體包括一橫向延 伸部分63 ’其係在第：鈍化層57的—部分上方延伸；以及 一基座部分64，其係與_接觸墊61電接觸。重新分佈導體 59也係與-或多個突塊接祕電接觸。在所說明的特定裝 置中’來自PCB板69的應力並非足夠高，以致不能使該重 新分佈層與第二鈍化層57脫離。 在某些具體實施例中，重新分佈導體59可包括用於每— 突塊接點65的一突塊下金屬化層（UBM)(未顯示），以促進 突塊接點與重新分佈導體59焊接。然而，由於焊料突塊接 點65可直接附著於重新分佈導體59上，故沒有必要使用一 UBM。在所述特定具體實施例中，突塊接點65在重新分佈 導體59與一鄰近？(^板69之接觸墊67之間形成一焊料接合 處0 重新分佈導體59可透過於金屬化層71上電化學沈積鋼或 另一適當的金屬形成。由於金屬化層71係用作晶粒53與重 新分佈導體59之間的擴散阻障，並由於其形成與鈍化層57 的一不牢固的焊接，故使用金屬化層71係有利。因此，當 s玄重新分佈導體係曝露於足夠的應力之中時，可出現重新 分佈導體59及金屬化層71與第二鈍化層57部分脫離或分層 的情況’如圖15所示。如以下更詳細之解釋，此脫離或分 層使半導體裝置能夠減輕由CTE差動產生的應力，而不會 損壞裝置的該等焊料接合處、或該重新分佈導體、内部導 94913.doc 14 1354362 體或半導體裝置。 在實踐此處所揭示的該等方法中，鑒於Tiw的電及物理 特性，故使用TiW作為一金屬化材料係特別有利。特定言 之，Tiw具有不錯的導電性，從而促進重新分佈電路之電 鍍，隨後其殘留於該重新分佈導體下方，作為一阻障金屬 及一脫離層使用。此外，由於其能抵制大多數常用焊料之 潤濕，故也可將其沈積（通常厚度約200 nm)於重新分佈導 體上方，作為一焊料遮罩使用。若不使用一焊料遮罩，某 些焊料在回流過程令可能容易潤濕重新分佈導體之整個表 面。由於此處所述該等裝置通常不需要任何鈍化層位於重 新分佈導體上方，故TiW的導電性也意味著，當將其作為 一焊料遮罩使用時，在沿該重新分佈導體之表面的任意點 上可進行電路之電探測。反之，在重新分佈導體上方使用 一第二鈍化層的先前技術裝置（如圖1所示）中，必須在該鈍 化層中提供特殊的開口，以適應探測。此外，丁iw對鋁焊 墊及許多在第一鈍化層56中使用的材料具有卓越的黏性。 另一方面，若使用聚醯亞胺作為第二鈍化層，則Tiw與第 二鈍化層之間的焊接將相對較弱，從而使重新分佈導體能 夠在此處所述的應力下脫離，以便獲得應力減少。 圖3係依據此處之原理製造的一重新分佈導體1〇9的俯視 圖。在從一内部接觸墊107向突塊接點1〇5行進中，重新分 佈導體109遵循一旋繞路徑。顯示為突塊接點1〇5的墊較佳 係圓形，並形成該球形焊料球之基座（如，見圖9)。 由於重新分佈導體係旋繞，故其具有固有的可撓性，與 94913.doc •15· 1354362 盤繞的電話線甚為類似，此使其能夠延長、扭曲，並另 外吸收應變，而不會折斷銅導線造成電功能性損失。實際 上，與採用相同材料製造、並具有類似尺寸的非旋繞導體 比較，已發現，使用旋繞的重新分佈導體可改善導體的廣 變性能6倍以上。 & 重新分佈導體109所遵循的旋繞路徑可為蜿蜒狀、正弦 狀、S形狀或不規則，或可藉由彎曲或成角片斷的各種組 合來說明《例如，一曲線可由許多接合在一起至接近該曲 率的線性片斷組成。為簡化設計，可將三線性片斷接合在 一起，以實現一 90。彎曲。由於可減少會出現於更加尖銳 之角落上的應力集中點，該重新分佈導體較佳不包含尖銳 (如90。）的彎曲，而使用更多數量更鈍的彎曲來共同實現同 樣的效果。從而，該等彎曲的角度係通常位於約115。至約 155°範圍内，較佳位於約125。至約145。範圍内，且更佳位 於約130。至約140。範圍内。該等彎曲最佳具有約135。的角 度。 如以上暗示’可使用諸如TiW/Cu的一金屬化層將該重新 分佈導體直接生長於聚醯亞胺層上，其係形成與下部（通 常係聚醢亞胺）鈍化層的一不牢固焊接。在應力極大、以 致超出金屬化脫離層與鈍化層之間剝離力的情況下，重新 分佈導體可從聚醯亞胺層脫離。此脫離使旋繞的重新分佈 導體具有運動可撓性，從而使重新分佈導體可偏移，藉此 消除位於仍附著的剩餘重新分佈導體上的應力。當應力超 出剝離力時’即出現其他重新分佈導體的分層。分層會持 -1(5 - 94913.doc 1354362 項至日日粒上的殘餘應力減少至低於該剝離力的一位準。重 新分佈導體的斷面通常係足夠厚，以便其具有足夠的機械 強度’避免在此脫離之前或之後斷裂。重新分佈導體層的 厚度亦使其更成抵抗腐#。反之，在諸如圖丨所示的先前 技術重新分佈導體中，該導體的厚度通常不到1微米，且 本身不能支撐任何大量的應力或應變。實際在先前技術 中，常在該重新分料體上方使用—第三純化層的目的係 供腐姓保護並改善機械完整性。 依據此處之原理造的該等重新分佈導體的厚度可以改 變'然而’重新分佈導體較佳係足夠厚（例如，至少約3微 米厚，如橫跨其最薄尺寸之測量），以便其能容許大量的 應力及應變’並能經受腐#。雖然對於依據此處之原理製 造的重新分佈導體可能的厚度沒有特定的上限，但在一特 定點後，從增加的厚纟令獲得的機械利&中有一部分利益 係被增加的成本及處理時間所抵消。因此，依據此處之原 理製造的重新分佈導體的厚度較佳係位於約5至約2〇微米 範圍内，更佳位於約8至約16微米範圍内，且最佳位於約 10至約14微米範圍内，其係沿延伸穿過該橫向延伸部分之 中心、並與該橫向延伸部分垂直的一軸來測量。 此處所述該等重新分佈導體可藉由許多不同的製造程序 獲得。圖4至8說明一可能的程序。參考圖4,提供—其上 具有一接觸墊203的晶粒20卜在—項具體實施例中，該等 接觸墊係由鋁或-鋁合金形成。此接觸墊通常係用於整合 半導體裝置的首要内部導體。聚醯亞胺2〇6與電漿氧氮^匕 94913.doc •17· 1354362 物（PON)鈍化層204係置放於該晶粒上方及該接觸墊之一部 分的上方。隨後圖案化並曝露該等鈍化層，以便藉由一開 口 207曝露該接觸墊之一部分。隨後將一金屬化層2〇9喷濺 至如圖5所示之所產生的物品上。金屬化層209包括二層： 一導電脫離層211與一導電晶種層213。在一項較佳具體實 施例中，該脫離層包括Tiw，且該導電晶種層包括銅。 接著’於该結構上方沈積一層旋塗式光阻217。隨後圖 案化、曝露並顯影該光阻，以定義曝露一部分金屬化層的 一開口 219。該部分曝露的金屬化層延伸於該接觸墊及一 部分鈍化層上方。 如圖7所示’在開口形成後，將用於形成重新分佈導體 221的该金屬（較佳係銅）電鍵至金屬化層209的該曝露部分 之上。隨後剝離該光阻’並使用如圖8所示的一適當的蚀 刻移除該曝露金屬化層209。例如，若金屬化層209包括 Ti W的一導電脫離層211與銅的一導電晶種層213，則可使 用一喷霧酸洗工具、以一亞氣酸銅或過硫酸銅蝕刻劑來移 除導電晶種層213，或者在一攪拌池中，使用一熱過氧化 氫溶液來移除導電脫離層211 ^導電脫離層2Π與導電晶種 層21 3較佳係足夠薄，以便此等層的曝露部分僅在短暫曝 露於此4飯刻劑之後即可移除❶此外，與導電脫離層2 i 1 及導電晶種層213比較，重新分佈導體221較佳係足夠厚， 以便其尺寸實質上未藉由用於移除此等層之曝露部分的該 等姓刻劑所改變。如圖1〇所示，蝕刻導電脫離層211及導 電bb種層213可能造成重新分佈導體221與突塊接點231下 94913.doc -18· 1354362 方出現少量凹穴（見圖ίο)。 圖9係說明圖8之重新分佈導體221 J ％圖，並因此 顯示’在圖4至8所述該等步驟完成後，該裝置將怎樣出 現。從其中可看出’重新分佈導體221以一旋繞方式自接 觸墊203起橫跨最後的聚醯亞胺鈍化層2〇6的表面延伸，並 終止於一突塊接點23 1。 圖10至14描述通向裝置完成的剩餘處理步驟。圖描述 將出現於沿圖9之曲線10-1〇所裁取之一斷面中的該裝置: 其遵循從正好位於接觸墊203後的一點至突塊接點231的旋 繞重新分佈導體221之中點（見圖9)。為方便說明，將該斷 面平整成一單一平面，並縮小該裝置之某些元件的尺寸。 如圖10所示，在程序中的此點上，該裝置包括其上具有 一鋁接觸墊203的一晶粒201。聚醯亞胺206與電漿氧氮化 物（PON)204鈍化層係置放於該晶粒上方及接觸墊2〇3之一 部分的上方，且包括TiW層211及銅層2 13,的金屬化層209係 置放於聚醯亞胺層206上方。 ， 如圖11所示’隨後將一額外的金屬化詹21 〇喷藏至晶粒 上方。雖然也可使用其他材料及許多層，但額外的金屬化 層210較佳包括一TiW層215及一銅層217。隨後如圖12所示 沈積一光阻層222。此光阻係足夠厚（厚度通常約15微米）， 以塗佈於重新分佈導體221上方。隨後曝露、顯影並烘焙 該光阻’以曝露圖1 2所示的突塊接點23 1附近的該重新分 佈導體之一部分。隨後，藉由將該光阻用作一蝕刻遮罩來 蝕刻該等金屬，可將TiW層215與Cu層217從該重新分佈導 94913.doc -19· 體之=曝路# ^移除。隨後如圖i 3所示剝離該光阻。 接著使用可為（例如）一亞氯酸銅或過硫酸銅餘刻劑的 /月々劑來製備用於模板突塊製作的重新分佈導體22卜 該清潔劑完全移除圖14所示TiW215層上方的薄&層217(見 圖13)隨後以一 〇2電漿或藉由其他方式清洗所產生的結 構，以移除由前述處理步驟所遺留的殘餘物。隨後可將作 為焊膏使用的傳統焊料突塊金屬，如共晶㈣或適當的無 錯烊料用於一模板突塊製作操作，以便將焊料顛蔽至突塊 接點231上。在後續回流中，焊料219潤濕重新分佈導體 231的曝露部分’但未潤濕藉由丁丨评層215所覆蓋的重新分 佈導體221部分。焊料2丨9形成直接位於圖14所示之重新分 佈導體221上的一球形突塊。 由於（如上所述）將該Tiw層用作焊料遮罩，故圖10至14 所述方法允許使用一重新分佈導體而不一定使用一第三鈍 化層作為一焊料遮罩。此外，該Tiw層係一薄層，並形成 該重新分佈導體之—整體部分，並因此能沿重新分佈導體 移動及扭曲而不會斷裂。 圖14所示裝置具有許多優點，其中一些已經提及。最顯 著的係，雖然先前技術裝置通常需要使用一側填滿材料或 額外的鈍化層來適應覆晶組合中的CTE差動應力，但由於 此處所述裝置能藉由執行脫離及略微移動來緩和應力而獲 得CTE差動應力減少，故該等裝置中無需使用—側填滿材 料。此效果係如圖15所述。因而，當將依據此處之原理製 造的裝置附著於一PCB 241或其他安裝基板上的一焊整243 94913.doc -20- 1354362 時，由於存在於TiW層211與聚醯亞胺鈍化層2〇6之間的介 面因该等二層間的較差黏性而係相對較弱，故藉由此不牢 固"面上的分層，可消除該PCB與該晶粒之間的CTE差動 應力。從而，重新分佈導體221在圖15所示應力下從聚醯 亞胺表面206剝離。由於聚醯亞胺鈍化層2〇6係一被動表 面，故分層不會改變晶粒2〇1中任何裝置的電特徵。此 外，重新分佈導體221係因其厚度而相對較強，且其蜿蜒 形狀使其能像一線圈一樣伸展或收縮而無機械或電故障。 此處提供一晶粒，為其配備具有一獨特設計的重新分佈 導體，該導體使其能夠承受差動CTE應力，以便該晶粒不 需要使用一側填滿材料。設計該重新分佈導體，以便其能 夠從該晶粒表面分開，並能伸展或收縮，以適應晶粒與 PCB基板間的CTE差動應力。 上述說明係為說明本發明，而非限制本發明。因此應明 白，可對上述具體實施例進行各種添加、替代和修改，而 不背離本發明的範圍。例如’由於旋繞可產生一亦能夠消 除應力的更加緊湊的配置，故較佳將重新分佈導體旋繞。 然而，熟習技術人士應明白，透過使用具有足夠長度的— 線性重新分佈導體，也可獲得一類似效果，該重新分佈導 體係以可脫離的方式附著於此處所述一下部鈍化層上。因 此’應僅參考隨附申請專利範圍來詮釋本發明的範圍。 【圖式簡單說明】 圖1係配備重新分佈導體的一先前技術半導體裝置的斷 面圖； 94913.doc 1354362 圖2係依據此處之原理製造的一突塊半導體晶粒之一簡 化的斷面圖； 圖3係依據此處之原理製造的一爹新分佈導體的俯視 圖； 圖4至8係用於依據此處之原理製造/突塊半導體晶粒之 方法的斷面圖； 圖9係將出現於圖4至8所述處理步騨之後的一突塊半導 體晶粒的透視圖； 圖10至14係用於依據此處之原理製造突塊晶粒之方法的 斷面圖；以及 圖I5係顯不為》肖除應力之依據此處之原理製造的重， 分佈導體能經受的分層的斷面圖。 ’ 【主要元件符號說明】 10 半導體封裝 12 半導體晶粒 14 突塊接點 16 鈍化層 20 接觸墊 22 導體 24 純化層 26 開口 36 導體 38 纯化層 44 突塊下金屬化（UBM) 94913.doc -22- 1354362
51 裝置 53 晶粒 55 導體 56 鈍化層 57 鈍化層 59 重新分佈導體 61 接觸墊 63 部分 64 基座部分 65 接點 67 接點 69 印刷電路板 71 金屬化層 72 TiW 74 銅 105 接點 107 接觸墊 109 重新分佈導體 201 晶粒 203 接觸墊 204 純化層 206 聚醯亞胺層 209 金屬化層 210 金屬化層
94913.doc -23- 1354362 211 213 215 217 219 221 222 231 241 243
TiW 導電晶種層 TiW 銅層 焊料 重新分佈導體 光阻 突塊接點 印刷電路板 焊墊 94913.doc

Claims (1)

1354362
第093122939號專利申請案 t文申請專利範園替換本〇〇〇年7月) 十、申請專利範圍： 1. 一種裝置，其包括： 一半導體基板，其上具有一接觸墊； j 、重新刀佈導體’其具有與該接觸塾電連接的一基座 口P刀並具有一橫向延伸部分；以及 豆鈍化層’其係置放於該橫向延伸部分與該基板之間丨 其中該橫向延伸部分形成與該純化層的—不牢固焊接。 2. 如請求項1之裝置，其中該橫向延伸部分係旋繞。 3. 如請求項1之裝置，其中該橫向延伸部分終止於一突塊 接.』中’以及其中該橫向延伸部分在從基座部分向該突 塊接點行進中至少兩次改變方向。 .如-月求項1之裝置’其中該橫向延伸部分實質上係蜿蜒 形狀。 5♦如請求们之裝置’其中該橫向延伸部分具有至少約圾 米的+均最小厚度，其m伸穿㈣橫向延伸部分 之中〜、並與該橫向延伸部分垂直的一軸來測量。 6· 一種裝置，其包括： 一半導體基板’其具有一接觸墊； 一鈍化層； 重新分佈導體，其具有與該接觸墊電連接的一基座 部分1及延伸於該鈍化層上方的—橫向延伸部分；以 及 脫離層，其置放於該鈍化層與該橫向延伸部分之間。 如請求項6之裝置，其中該脫離層包括Tiw。 94913-1000727.doc ΐδδ~7^Τ7-1 年X日修正替換頁 8. :求項6之|置’其進—步包括—與該焊料突塊接觸 、土;卩及其中’肖安裝基板係藉由一開放空間 與該重新分佈導體分開β 9. 10. 如請求項6之農置，其中該橫向延伸部分具有至少約3微 米的一平均最小厚度，其係沿延伸穿過該橫向延伸部分 之中心、並與該橫向延伸部分垂直的一軸來測量。 一種用於製造—半導體裝置之方法，其包括下列步驟： 提供一具有一接觸墊的半導體基板； 於該基板上方形成一鈍化層，並圖案化該純化層，以 便曝露該接觸墊之至少一部分；以及 形成一重新分佈導體，該導體具有與該接觸墊電連接 的一基座部分，並具有延伸於該鈍化層上方的一旋繞、 向延伸部分；其中該橫向延伸部分形成與該純化層的 一不牢固焊接。 11. 如明求項10之裝置，其進一步包括於該鈍化層上方形成 一脫離層的步驟，其中該脫離層係置放於該重新分佈導 體與該鈍化層之間。 12. 如請求項1〇之方法，其中該重新分佈導體係藉由以下步 驟形成： 於該鈍化層上方沈積一金屬化廣； 於《亥金屬化層上方沈積並圖案化一光阻層，以便曝露 該金屬化層之一部分；以及 將該重新分佈導體的材料電鍍至該金屬化層之該曝露 部分上。 94913-1000727-doc -2- 1354362 年月a修正替換頁 13. —種用於製造一半導體裝置之方法，其包括下列步肆： 提供一具有一接觸墊的半導體基板； 於該基板上方沈積一鈍化層，並圖案化該鈍化層，以 便曝露該接觸墊之至少一部分； 於該鈍化層上方沈積一金屬化層； 於該金屬化層上方沈積一光阻層，並圖案化該光阻層 ，以便曝露位於該接觸墊附近之該金屬化層的至少一部 分；以及 將一重新分佈導體電鍍至該金屬化層之該曝露部分上 ，以便該重新分佈導體具有與該接觸墊電連接的一基座 部分、以及一橫向延伸部分； 其中該金屬化層形成與該鈍化層的一不牢固焊接。 14. 如請求項13之方法，其_該重新分佈導體具有至少約3 微米的一平均最小厚度，其係沿延伸穿過該橫向延伸部 分之中心 '並與該橫向延伸部分垂直的一轴來测量。 15. 如請求項13之方法，其進一步包括於該重新分佈導體之 部分上方沈積一去濕劑的步驟。 94913-1000727.doc
TW093122939A 2003-07-31 2004-07-30 Semiconductor device with strain relieving bump de TWI354362B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US10/631,102 US6790759B1 (en) 2003-07-31 2003-07-31 Semiconductor device with strain relieving bump design

Publications (2)

Publication Number Publication Date
TW200518308A TW200518308A (en) 2005-06-01
TWI354362B true TWI354362B (en) 2011-12-11

Family

ID=32927915

Family Applications (1)

Application Number Title Priority Date Filing Date
TW093122939A TWI354362B (en) 2003-07-31 2004-07-30 Semiconductor device with strain relieving bump de

Country Status (6)

Country Link
US (2) US6790759B1 (zh)
JP (1) JP2007502530A (zh)
KR (1) KR101106832B1 (zh)
CN (1) CN1926674A (zh)
TW (1) TWI354362B (zh)
WO (1) WO2005013319A2 (zh)

Families Citing this family (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7115998B2 (en) 2002-08-29 2006-10-03 Micron Technology, Inc. Multi-component integrated circuit contacts
US7141883B2 (en) * 2002-10-15 2006-11-28 Silicon Laboratories Inc. Integrated circuit package configuration incorporating shielded circuit element structure
US20040222511A1 (en) * 2002-10-15 2004-11-11 Silicon Laboratories, Inc. Method and apparatus for electromagnetic shielding of a circuit element
JP3678239B2 (ja) * 2003-06-30 2005-08-03 セイコーエプソン株式会社 半導体装置及びその製造方法、回路基板並びに電子機器
TWI260078B (en) * 2003-08-21 2006-08-11 Advanced Semiconductor Eng Chip structure
US7425759B1 (en) * 2003-11-20 2008-09-16 Bridge Semiconductor Corporation Semiconductor chip assembly with bumped terminal and filler
DE102004035080A1 (de) * 2004-05-27 2005-12-29 Infineon Technologies Ag Anordnung zur Verringerung des elektrischen Übersprechens auf einem Chip
US7423346B2 (en) * 2004-09-09 2008-09-09 Megica Corporation Post passivation interconnection process and structures
US7394158B2 (en) * 2004-10-21 2008-07-01 Siliconix Technology C.V. Solderable top metal for SiC device
US7812441B2 (en) 2004-10-21 2010-10-12 Siliconix Technology C.V. Schottky diode with improved surge capability
US9419092B2 (en) * 2005-03-04 2016-08-16 Vishay-Siliconix Termination for SiC trench devices
US7834376B2 (en) 2005-03-04 2010-11-16 Siliconix Technology C. V. Power semiconductor switch
JP2006303452A (ja) * 2005-03-25 2006-11-02 Sanyo Electric Co Ltd 半導体装置及びその製造方法
US20060264021A1 (en) * 2005-05-17 2006-11-23 Intel Corporation Offset solder bump method and apparatus
US7319043B2 (en) * 2005-09-26 2008-01-15 Advanced Chip Engineering Technology Inc. Method and system of trace pull test
US7501924B2 (en) * 2005-09-30 2009-03-10 Silicon Laboratories Inc. Self-shielding inductor
US8368165B2 (en) * 2005-10-20 2013-02-05 Siliconix Technology C. V. Silicon carbide Schottky diode
DE102005055402A1 (de) * 2005-11-17 2007-05-31 Infineon Technologies Ag Verfahren zur Herstellung einer Umverdrahtung auf Substraten/einem Wafer
US7831434B2 (en) * 2006-01-20 2010-11-09 Microsoft Corporation Complex-transform channel coding with extended-band frequency coding
JP2007258438A (ja) * 2006-03-23 2007-10-04 Fujitsu Ltd 半導体装置及びその製造方法
US20070246805A1 (en) * 2006-04-25 2007-10-25 Ligang Zhang Multi-die inductor
CN101506989B (zh) 2006-07-31 2014-02-19 威世-硅尼克斯 用于SiC肖特基二极管的钼势垒金属及制造工艺
JP4354469B2 (ja) * 2006-08-11 2009-10-28 シャープ株式会社 半導体装置および半導体装置の製造方法
US7524731B2 (en) * 2006-09-29 2009-04-28 Freescale Semiconductor, Inc. Process of forming an electronic device including an inductor
CN101190132B (zh) 2006-11-28 2010-12-08 深圳迈瑞生物医疗电子股份有限公司 超声成像的预处理方法与装置
US7834449B2 (en) * 2007-04-30 2010-11-16 Broadcom Corporation Highly reliable low cost structure for wafer-level ball grid array packaging
TWI364804B (en) * 2007-11-14 2012-05-21 Ind Tech Res Inst Wafer level sensor package structure and method therefor
US9345148B2 (en) * 2008-03-25 2016-05-17 Stats Chippac, Ltd. Semiconductor device and method of forming flipchip interconnection structure with bump on partial pad
US7759137B2 (en) * 2008-03-25 2010-07-20 Stats Chippac, Ltd. Flip chip interconnection structure with bump on partial pad and method thereof
US8809182B2 (en) 2008-05-01 2014-08-19 International Business Machines Corporation Pad cushion structure and method of fabrication for Pb-free C4 integrated circuit chip joining
CN101582397B (zh) * 2008-05-16 2010-12-29 精材科技股份有限公司 半导体装置及其制造方法
TWI450371B (zh) * 2008-05-16 2014-08-21 Xintec Inc 半導體裝置及其製造方法
US9165841B2 (en) * 2008-09-19 2015-10-20 Intel Corporation System and process for fabricating semiconductor packages
US9164404B2 (en) 2008-09-19 2015-10-20 Intel Corporation System and process for fabricating semiconductor packages
DE102008042824B4 (de) * 2008-10-14 2022-01-27 Robert Bosch Gmbh Elektrischer Leiter und Verfahren zur Herstellung eines elektrischen Leiters
US7938016B2 (en) * 2009-03-20 2011-05-10 Freescale Semiconductor, Inc. Multiple layer strain gauge
TWI367697B (en) * 2009-08-17 2012-07-01 Nan Ya Printed Circuit Board Printed circuit board and fabrication method thereof
US8227333B2 (en) * 2010-11-17 2012-07-24 International Business Machines Corporation Ni plating of a BLM edge for Pb-free C4 undercut control
US9053943B2 (en) * 2011-06-24 2015-06-09 Taiwan Semiconductor Manufacturing Company, Ltd. Bond pad design for improved routing and reduced package stress
US8648664B2 (en) 2011-09-30 2014-02-11 Silicon Laboratories Inc. Mutual inductance circuits
US8847369B2 (en) * 2012-07-20 2014-09-30 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging structures and methods for semiconductor devices
US8998454B2 (en) 2013-03-15 2015-04-07 Sumitomo Electric Printed Circuits, Inc. Flexible electronic assembly and method of manufacturing the same
US9609752B1 (en) * 2013-03-15 2017-03-28 Lockheed Martin Corporation Interconnect structure configured to control solder flow and method of manufacturing of same
US9668352B2 (en) 2013-03-15 2017-05-30 Sumitomo Electric Printed Circuits, Inc. Method of embedding a pre-assembled unit including a device into a flexible printed circuit and corresponding assembly
CN106233460A (zh) * 2014-03-10 2016-12-14 德卡技术股份有限公司 包括加厚的再分布层的半导体器件及其制造方法
CN105097564B (zh) * 2014-05-12 2018-03-30 中芯国际集成电路制造(上海)有限公司 芯片封装结构的处理方法
DE102015120647B4 (de) * 2015-11-27 2017-12-28 Snaptrack, Inc. Elektrisches Bauelement mit dünner Lot-Stopp-Schicht und Verfahren zur Herstellung
TWI646877B (zh) * 2018-03-12 2019-01-01 Chipbond Technology Corporation 軟性電路基板之佈線結構
US11728308B2 (en) 2021-04-26 2023-08-15 Nxp B.V. Semiconductor device under bump structure and method therefor

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5989936A (en) * 1994-07-07 1999-11-23 Tessera, Inc. Microelectronic assembly fabrication with terminal formation from a conductive layer
US5518964A (en) * 1994-07-07 1996-05-21 Tessera, Inc. Microelectronic mounting with multiple lead deformation and bonding
US5876859A (en) * 1994-11-10 1999-03-02 Vlt Corporation Direct metal bonding
US6405429B1 (en) * 1999-08-26 2002-06-18 Honeywell Inc. Microbeam assembly and associated method for integrated circuit interconnection to substrates
TW436933B (en) * 1999-12-30 2001-05-28 Taiwan Semiconductor Mfg Method for defining a pattern
JP2001244372A (ja) * 2000-03-01 2001-09-07 Seiko Epson Corp 半導体装置およびその製造方法
US6362087B1 (en) * 2000-05-05 2002-03-26 Aptos Corporation Method for fabricating a microelectronic fabrication having formed therein a redistribution structure
US6743660B2 (en) * 2002-01-12 2004-06-01 Taiwan Semiconductor Manufacturing Co., Ltd Method of making a wafer level chip scale package

Also Published As

Publication number Publication date
US20050023680A1 (en) 2005-02-03
US6790759B1 (en) 2004-09-14
KR20060054382A (ko) 2006-05-22
US7208841B2 (en) 2007-04-24
KR101106832B1 (ko) 2012-01-19
WO2005013319A2 (en) 2005-02-10
TW200518308A (en) 2005-06-01
JP2007502530A (ja) 2007-02-08
WO2005013319A3 (en) 2006-09-08
CN1926674A (zh) 2007-03-07

Similar Documents

Publication Publication Date Title
TWI354362B (en) Semiconductor device with strain relieving bump de
US6621164B2 (en) Chip size package having concave pattern in the bump pad area of redistribution patterns and method for manufacturing the same
US7485967B2 (en) Semiconductor device with via hole for electric connection
US7579694B2 (en) Electronic devices including offset conductive bumps
US7427557B2 (en) Methods of forming bumps using barrier layers as etch masks
US6605525B2 (en) Method for forming a wafer level package incorporating a multiplicity of elastomeric blocks and package formed
US11894330B2 (en) Methods of manufacturing a semiconductor device including a joint adjacent to a post
US20040206801A1 (en) Electronic devices including metallurgy structures for wire and solder bonding
JP2005175019A (ja) 半導体装置及び積層型半導体装置
KR100714818B1 (ko) 반도체 장치 및 그 제조 방법
US20050245066A1 (en) Methods of forming solder bumps on exposed metal pads and related structures
US20110133338A1 (en) Conductor bump method and apparatus
US7446422B1 (en) Wafer level chip scale package and manufacturing method for the same
US6596611B2 (en) Method for forming wafer level package having serpentine-shaped electrode along scribe line and package formed
US20060087039A1 (en) Ubm structure for improving reliability and performance
US20020056909A1 (en) Semiconductor chip package and method of fabricating the same
JPS6112047A (ja) 半導体装置の製造方法
TW201133667A (en) Semiconductor chip with stair arrangement bump structures
US7541273B2 (en) Method for forming bumps
JP2008091774A (ja) 半導体装置
TWI339416B (en) Method of forming conductive bumps with different diameters
JP2007095894A (ja) 半導体装置及びその製造方法
JP2009049306A (ja) 半導体装置
JP2008258552A (ja) 半導体チップ積層実装体の製造方法
JP2004071944A (ja) 電子装置

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees