[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JPS6112047A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS6112047A
JPS6112047A JP59131876A JP13187684A JPS6112047A JP S6112047 A JPS6112047 A JP S6112047A JP 59131876 A JP59131876 A JP 59131876A JP 13187684 A JP13187684 A JP 13187684A JP S6112047 A JPS6112047 A JP S6112047A
Authority
JP
Japan
Prior art keywords
layer
plating
solder
bump electrode
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59131876A
Other languages
English (en)
Inventor
Yasumitsu Sugawara
菅原 安光
Norio Totsuka
戸塚 憲男
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP59131876A priority Critical patent/JPS6112047A/ja
Publication of JPS6112047A publication Critical patent/JPS6112047A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/11Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • H01L2224/1147Manufacturing methods using a lift-off mask
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01013Aluminum [Al]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01029Copper [Cu]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01052Tellurium [Te]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01078Platinum [Pt]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/014Solder alloys

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electroplating Methods And Accessories (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) この発明は、バンプ電極を有する半導体装置の製造方法
に関する。
(従来の技術) 従来、バンプ電極の形成方法に関する公知文献として、
たとえば、IFJEI81  CH1671−7/81
/10000−0149ページ149〜155などに記
載されている。
従来、半導体フリップチップ素子のハンダ電極を形成す
る方法としては、選択蒸着法、電気メツキ法およびハン
ダが−ル法、ハンダディップ法がある。
このうち前者の選択蒸着法は、蒸着時間が非常に長いこ
と、蒸着膜厚の制御が困難であること、および製造装置
の投資が非常にかかるなどの理由で一般には行なわれて
いない。
従来の電気メツキ法による半導体フリップチップ素子の
バンプ電極形成法の一例を第2図に示す。
第2図−)に示すように、半導体基板1(以下St基板
と云う)上に形成された、熱酸化膜(以下Sin。
膜と云う)2の上に、バンプ電極を形成すべき場所に、
Al電極パッド3を形成し、さらにCVD法にて、パッ
シベーション膜4を成長させた後、Mを極パッド3上に
スルーホールを開孔する。
次に、第2図(b)に示すように、A1.−Ni合金属
5、Ni層6を順次蒸着する。
次に、第2図(C)に示すように、レジストなどにて、
マスキングを行なって、バンプ電極が形成される個所以
外のNi層6をエツチングする。
次に、第2図(d)に示すように、通常のホ) IJソ
工程により、レジスト7にて、バンプ電極が形成される
個所以外を覆う。
次に、第2図(e)に示すように、Al−Ni合金層5
を電流の導電層として、電気メッキ法により、銅メッキ
層8を形成する。この銅メッキ層8は、通常10μm程
度の厚さである。
その後、第2図(f)に示すように、ノ・ンダメツキ9
−1を行ない、バンプ電極を形成する(9−2は後述す
る)。このハンダメッキ9−1の厚さは、40〜60μ
m程度である。
次に、第2図(ロ))に示すように、メッキ用のレジス
ト7を通常の溶剤にて除去する。その後、第2図(6)
に示すように、再度通常のホ) IJソ工程によシレジ
スト7にて、バンプ電極のハンダメッキ9−1を覆うよ
うに形成する。
次に、通常のエツチング液にて、レジスト7で覆ってい
る個所以外のAl−Ni合金層5を除去する。
次に、第2図(1)に示すように、レジスト7を溶剤に
て除去した後、通常340〜350℃の温度でハンダメ
ッキ9−1を溶解させて、円板状のパンダ電極を半球状
にさせる。ここで、中間金属層どしてのAI −Ni合
金層5は、5in2膜2およびM電極パッド3への密着
金属で、中間金属層としてのNi層6および銅メッキ層
8は、M電極パッド3とハンダメッキ9−1との相互拡
散を防止する拡散バリヤ層である。ここでは、銅メ・ツ
キ層8を拡散バリヤメッキ層と呼ぶことにする。
この第2図の製造方法は、以下述べる欠点を持っている
。その一つは、第2図(6)に示すAl−Ni合金層5
を除去する工程において、ノ・ンダメツキ9−1が一緒
にエツチングされてしまう点である。
この原因は、銅メッキ層8の厚さ10μm程度であり、
その上に、ハンダメッキ9−1の厚さが40〜60μm
となるので、バンプ電極の高さは、50〜70μmと非
常に高くなる。
通常のホトリン条件では、バンプ電極全体をレジストで
覆うことは、困難であるために、ハンダメッキ9−1の
側面や上部が露出してしまうので、A/L−Ni合金層
5を除去する工程において、用いられるエツチング液に
よって、前記露出したハンダメッキ9−1の部分がエツ
チングされる。ハンダメッキ9−1がエツチングされる
と第2図(i)に示すハンダバンプの球状処理がうまく
行なえず、フリップチップのボンディング性に、悪影響
を与える。
このハンダメッキ9−1が、エツチングされてしまうこ
とを防止する方法として、第2図(f)に示すようにハ
ンダメッキ9−1のメッキ終了後、連続して錫(Sn 
)メッキ9−2を行う方法が既に考えられているが、第
2図□□□)に示すように、パン゛プ電極の底面部分は
、ハンダメッキ9−1および銅メッキ層8が露出してし
まう。
このため、たとえハンダメッキ9−1のメッキ終了後、
連続して錫(Sn )メッキ9−2を施しても、第2図
■に示すような、ホトリソ工程は必要となる。したがっ
て、前記両者の方法では、第2図(5)に示すAL −
Ni合金層5を除去する工程において、レジスト7は、
バンプ電極の下部にまで入っている。
この状態では、レジスト7のパターンが、ノヘンダメツ
キ9−1および錫メッキ層9−2よシ外側または同程度
になっているため、AL−Ni合金層5のエツチング後
のパターンは、レジストパターンと同様にハンダメッキ
9−1、および錫メッキ層9−2よシ外側または、同程
度にパターンが形成される(第2図(6))。
このように形成されたバンプ電極を第2図(i)に示す
ように、レジスト7を除去し、340〜350℃の温度
で、ノ・ンダメツキ9−1、および錫メッキ層9−2を
溶解させて円板状のバンプ電極を半球状にさせると、前
記AL −Ni合金層5が、半球状になったバンプ°電
極よシ外側へ出てしまうために、バンプ電極の間隔を狭
くすると、バンプ電極間が、Al−Ni合金層5によっ
て、電気的に短絡してしまう。したがって、バンプ電極
間を狭くすることが不可能であるため、高密度のバンプ
電極を形成することができなかった。
以上は、第2図に示したように、ハンダバンプ電極の形
成法として、Al−Ni −Cu −Pb/Snの金属
構成を示したが、その他の代表的金属構成としてTi 
−Cu −Ni −Pb/’Sn 、 Cr−Cu −
Ni−Pb/Snがある。
(発明が解決しようとする問題点) これらの例の場合でも、Ti 、 Cu 、 Cr  
をエツチングする際に、前述したようなハンダ層がエツ
チングされ、また、Ti 、 Cu 、 Cr1E半球
状化したハンダバンプ電極よシ外側へ形成されるので、
高密度のバンプ電極を得られることは不可能である。
この発明の目的は、メッキ用の電極導通層を除去する工
程において、ハンダメッキ層がエツチングされることを
除去できるとともに、′バンプ電極の底部にレジストを
挿入する工程を不要にでき、半球状化したバンプ電極□
よシ外側へメッキ用の電流導通層が、形成されない半導
体装置の製造方法を得ることにある。
(問題点を解決するための手段) この発明の竺一点は、ハンダメッキを形成後、メッキ保
護用のレジストを溶剤で除去した後、ハンダ組成で耐薬
品性に強い、錫をハンダメッキおよび銅メツキ層表面に
、薄く被着させることにより、メッキ用電流導通層の除
去工程に用いられるエツチング液に対してハンダメッキ
および、銅メッキ層の保護を行うことにある。
(作用) このようにすれば、ハンダバンプ電極の半球状化が良好
に行われるようになり、バンプ電極の底部をレジストで
榎う工程も不要となシ、しかもメッキ用の電流導通層が
バンプ電極よυ外側へ形成されることがなくなる。
(実施例) 以下、この発明の半導体装置の製造方法の実施例につい
て図面に基づき説明す右。第1図(a)ないし第1図(
c)はその一実施例の工程説明図である。
この第1図仏)〜第1図(c)において、第2図(a)
〜第2図(1)と同一部分は重複を避けるために、同一
符号を付してその説明を省略し、第2図←)〜第2図(
i)と異なる部分を重点的に述べる。
第2図伝)〜第2図(ロ))までの工程、すなわち、メ
ッキによシハンダメッキ層9−1を形成するところまで
の工程は、この発明の半導体装置あ製造方法と変らない
ので、説明および断面図は省略する。
以下に述べる点が第2図(IL)〜第2図(1)と異な
シ、この実施例の特徴をなすものである。すなわち、ハ
ンダメッキ9−1を形成し、レノストを除去した後(第
2図(g))第1図(a)に示すように電気メツキ法ま
たは無電界メッキ法などの方法を用いて、ハンダバンプ
電極の上面および側面だけでなく、ハンダメッキ9−1
の下部および銅メッキ層8、中間金属層としてのN1層
6の全面を錫メッキ層9−2で覆う。この錫メッキ層9
−2の厚さはハンダの組成が変化しない程度で、しかも
メッキ膜に欠陥が無い観点から、2μm以上から10μ
m以下の厚さが選ばれる。錫メッキ層9−2は、下地金
属の密着性よシ、選択的に、ハンダバンプ電極全面およ
び銅メッキ層8、N1層6に被着される。
次に、第1図(b)に示すように、Al−Ni合金層5
をエツチング液に浸して、バンプ電極部以外のり−Ni
合金層5を除去する。AL −Ni合金層5を除去する
エツチング液i、リン酸、硝酸、氷酢酸、硫酸、水など
の混合液にてエツチングを行なう。
・マンプ電極全体および銅メツ岑層8、中間金属層とし
てのN1層6は錫メッキ層9−2で覆われておシ、錫は
リン酸、硝酸、氷酢酸、硫酸、水の混合エッチャントで
は侵されない。
次に、第1図(c)に示すように、通常340〜350
℃の温度で、それぞれハンダメッキ9−1と錫メッキ層
9−2を溶解させて、ハンダの合金化処理を行ない、半
球状のハンダバンプ電極を形成する。
(発明の効果) この発明は以上説明したように、ハンダメッキを形成後
、AI、 −Ni合金層の除去の際にメッキ保護用のし
Vストを溶剤で除去した後に錫をハンダメッキおよび銅
メッキ層に薄く被着させるようにしたので、ハンダメッ
キおよび銅メッキ層、拡散防止金属層がエツチングされ
ず、ハンダバンプ電極の半球状化が良好に行うことがで
き、良好なデンディング性を示す。
また、バンプ電極の底部をレジストで覆う工程が無くな
るので、通常のホトリン工程が1回省略で藪、処理工程
時間が大巾に短縮化される。
さらに、/u−Ni合金層5のエツチング後のパターン
は、中間金属としてのNi層6と同程度になるので、球
状化したバンプ電極よシ外側へ張シ出すことがなくなる
。したがって、パンダ電極の間隙を短かくすることが可
能となシ、高密度のパンダ電極を半導体基板上に形成す
ることができる。
【図面の簡単な説明】
第1図(a)ないし第1図(0)は、この発明の半導体
装置の製造方法の一実施例の工程説明図、第2図(a)
ないし第2図(i)は従来の半導体装置の製造方法の工
程説明図である。 1・・・半導体基板、2・・・酸化膜、3・・・アルミ
電極パッド、4・・・パッシベーション膜、5・・・A
L −Ni 合金層、6・・・Ni層、7・・・レジス
ト、8・・・銅メッキ層、9−1・・・ハンダメッキ、
9−2・・・錫メッキ。 特許出願人 沖電気工業株式会社 第1図 第1図 第2図 第2図

Claims (1)

    【特許請求の範囲】
  1.  半導体基板上の酸化膜上にバンプ電極を形成する個所
    にAl電極バンプを形成した後このAl電極パッドが露
    出するようにパッシベーション膜を形成する工程と、上
    記バンプ電極を形成する個所に中間の金属層を形成する
    とともに、バンプ電極を形成する個所以外をメッキ用の
    レジストに覆う工程と、上記中間の金属層上に電気メッ
    キ法により、銅メッキ層を形成した後ハンダメッキによ
    るバンプ電極を形成する工程と、このバンプ電極形成後
    上にレジストを除去して上にバンプ電極ならびに、中間
    の金属層の全面を錫メッキで覆う工程とよりなる半導体
    装置の製造方法。
JP59131876A 1984-06-28 1984-06-28 半導体装置の製造方法 Pending JPS6112047A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59131876A JPS6112047A (ja) 1984-06-28 1984-06-28 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59131876A JPS6112047A (ja) 1984-06-28 1984-06-28 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPS6112047A true JPS6112047A (ja) 1986-01-20

Family

ID=15068204

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59131876A Pending JPS6112047A (ja) 1984-06-28 1984-06-28 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS6112047A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5393696A (en) * 1990-12-03 1995-02-28 Grumman Aerosace Corp. Method for forming multilayer indium bump contacts
US7007834B2 (en) 2000-12-20 2006-03-07 PAC Tech—Packaging Technologies GmbH Contact bump construction for the production of a connector construction for substrate connecting surfaces
JP2008547207A (ja) * 2005-06-14 2008-12-25 キュービック・ウエハ・インコーポレーテッド 電子チップ接点構造
JP2009016857A (ja) * 2000-06-23 2009-01-22 Ibiden Co Ltd 多層プリント配線板および多層プリント配線板の製造方法
JP2009124130A (ja) * 2007-11-16 2009-06-04 Hwabeak Engineering Co Ltd 半導体チップに形成される銅柱−錫バンプ及びその形成方法
CN103187324A (zh) * 2011-12-28 2013-07-03 中国科学院上海微系统与信息技术研究所 一种焊点制备方法及其结构
US9754907B2 (en) 2005-06-14 2017-09-05 Cufer Asset Ltd. L.L.C. Tooling for coupling multiple electronic chips

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5393696A (en) * 1990-12-03 1995-02-28 Grumman Aerosace Corp. Method for forming multilayer indium bump contacts
JP2009016857A (ja) * 2000-06-23 2009-01-22 Ibiden Co Ltd 多層プリント配線板および多層プリント配線板の製造方法
US7007834B2 (en) 2000-12-20 2006-03-07 PAC Tech—Packaging Technologies GmbH Contact bump construction for the production of a connector construction for substrate connecting surfaces
JP2008547207A (ja) * 2005-06-14 2008-12-25 キュービック・ウエハ・インコーポレーテッド 電子チップ接点構造
US9754907B2 (en) 2005-06-14 2017-09-05 Cufer Asset Ltd. L.L.C. Tooling for coupling multiple electronic chips
US10340239B2 (en) 2005-06-14 2019-07-02 Cufer Asset Ltd. L.L.C Tooling for coupling multiple electronic chips
JP2009124130A (ja) * 2007-11-16 2009-06-04 Hwabeak Engineering Co Ltd 半導体チップに形成される銅柱−錫バンプ及びその形成方法
CN103187324A (zh) * 2011-12-28 2013-07-03 中国科学院上海微系统与信息技术研究所 一种焊点制备方法及其结构

Similar Documents

Publication Publication Date Title
US5492235A (en) Process for single mask C4 solder bump fabrication
JP3210547B2 (ja) 電気めっきはんだ端子およびその製造方法
EP0687751B1 (en) Selective etching of TiW for C4 fabrication
KR100313706B1 (ko) 재배치 웨이퍼 레벨 칩 사이즈 패키지 및 그 제조방법
EP1032030B1 (en) Flip chip bump bonding
US6847117B2 (en) Semiconductor device including a passivation film to cover directly an interface of a bump and an intermediated layer
KR100482721B1 (ko) 배선 기판 및 그 제조 방법, 반도체 장치 및 그 제조방법, 및 전자 기기
US5208186A (en) Process for reflow bonding of bumps in IC devices
EP0382080A2 (en) Bump structure for reflow bonding of IC devices
JPH0689919A (ja) ワイヤボンドとはんだ接続の両者を有する電気的内部接続基体および製造方法
JPH04155835A (ja) 集積回路装置の製造方法
US20130256871A1 (en) Semiconductor chip device with fragmented solder structure pads
US5800726A (en) Selective chemical etching in microelectronics fabrication
JPS6112047A (ja) 半導体装置の製造方法
CN101110376A (zh) 形成焊接凸块的方法及其刻蚀剂
JP3407839B2 (ja) 半導体装置のはんだバンプ形成方法
JPS63122248A (ja) 半導体装置の製造方法
JPH0697663B2 (ja) 半導体素子の製造方法
JP2006120803A (ja) 半導体装置及び半導体装置の製造方法
KR960011857B1 (ko) 반도체 장치 및 그 제조방법
CN1103119C (zh) 用于单掩膜c4焊料凸点制造的方法
JPH11135533A (ja) 電極構造、該電極を備えたシリコン半導体素子、その製造方法及び該素子を実装した回路基板並びにその製造方法
JPS60224248A (ja) 半導体装置の製造方法
JP2002076046A (ja) 半導体装置の製造方法
JPH03190240A (ja) 半導体装置の製造方法