TWI225230B - Data processing circuit, display apparatus and portable terminal - Google Patents

Description

1225230 玫、發明說明： 【發明所屬之技術領域】 本發明係關於資料處理電路、顯示裝置及攜帶式終端， 特別係關於處理資料傳送速率較快之數位資料訊號之資料 處理電路、使用該資料處理電路作為顯示部之週邊驅動電 路之一之顯示裝置及搭載該顯示裝置作為畫面顯示部之攜 帶式終端。 【先前技術】

在液日日卜員示裝置及EL (electroluminescence ;電致發光）顯示 裝置所代表之扁平面板型顯示裝置之領域中，近年來，為 了谋求面板之窄框緣化、薄型化，已經積極地朝向在與像 素配置成矩陣狀所構成之顯示部相同之透明絕緣基板上， 一體地搭載驅動該顯示部之週邊驅動電路之所謂驅動電路 一體型顯π裝置發展。在液晶顯示裝置及EL顯示裝置中， 由於使用薄膜電晶體（Thin Film Transistor; TFT)作為像素電晶

體，故在將驅動電路搭載於透明絕緣基板上之際，該驅$ 電路也會以TFT形成。 作為顯示裝置之週邊驅動電路，除了以列為單位選擇顯 不邵·^各像素疋垂直驅動電路、將顯示資料寫入被選擇之 列又各像素尤水平驅動電路外，對供應至該水平驅動電路 之顯示資料施以各種處理之資料處理電路也是不可或= 兹就在將該資料處理電路在絕緣基板上適用於顯示裝置、° 情形中，使用TFT形成於破璃基板等之透明絕緣基板上之= 84650 1225230 已知TFT之元件特性之差異較大且臨限值vth之絕對值也 大。又，形成於玻璃基板等絕緣基板上時，TFT之元件特性 比开y成於矽基板上之情形更為惡化。如此，使用臨限值V也 <絕對值較大之TFT將資料處理電路形成於絕緣基板上時， 難以如數位顯示資料一般地，高速處理資料傳送速率較 的資料訊號。 心另一方面，即使臨限值vth之絕對值較大，將電路之電源 ^壓设足於㈣值，以大振幅訊號處理資料訊號時，也可 咼速處理資料傳送速率較快的資料訊號。但，資料處理電 路提高電路之電源電壓時，該資料處理電路之耗電力會Z 幅增加，故在一面採用驅動電路一體型之構成，—面謀求 頌不裝置之低耗電力化上，顯屬不利。 本發明係馨於上述問題，經多方研發而成，其目的在方 即使以TFT形成於絕緣基板時，也可提供可利用低耗電力 她仃數位資料訊號之高速處理之資料處理電路、使用^ 路作為顯示部之週邊驅動電路之—之顯示裝置及搭載= ^裝置作為畫面顯示部之攜帶式終端。 【發明内容】 本發明之資料處理電路係構成包含第他準變換手段， 係和申仃輸人《第1電I振幅之資料訊號變換位準成為大 該第i電壓振幅之第2電壓振幅資料訊號m卜並行變 手段’其係將被第m準變換手段變換位準之資料訊號變 成並行之資料訊號者；及第2位準變換手段，其係將 行之資料訊號變換位準成為小於該第2電壓振幅 84650 1225230 振幅資料訊號者；且以薄膜電晶體形成於絕緣基板上。此 貝料處理電路係在將處理由基板外部申行輸入之顯示資料 訊號而供應至多數水平驅動電路之資料處理電路，搭載於 與顯示部相同之透明絕緣基板上所構成之顯示裝置中，被 使用作為该資料處理電路。又，使用此資料處理電路之顯 示裝置係被搭載於以PDA (Personal Digital Assistants ;個人數位 助理）及行動電話機所代表之攜帶式終端，以作為其畫面顯 示部。 在上述構成之資料處理電路、以此作為顯示部之週邊塌 動電路之-使用之顯示裝置，或搭載該顯示裝置作為畫适 顯示邵之料式終端巾，_行輸人之第1電餘幅之資料畜 號在第1位準變換手段被變換位準成第1電壓振幅之資料= 號而成為大振幅之資料訊號。串行並行變換手段即使' 資料訊號為資料傳送速率較快之訊號，也由於已變成大^ 幅之訊號’故可施行高速處理，利用高速處理 訊號f換成並行資料訊號。利用此並行化處理，使資= 叙貝料傳运速率變慢。此並行資料訊號在第2 段被變換位準成為第3電壓振幅資料訊號而成為小振巾:；手 號。在其後之處理中，資料訊號即使為小振幅之 ’也可施行高速處理。 “ ％壓較低 【實施方式】 之構成例

以下，參照圖式詳細說明本發明之實施形態。 圖1係表不本發明之-實施形態之資料處理電路 84650 1225230 之區鬼圖自圖1可知·本實施形態之資料處理電路具有第 1，率交換手段〈位準移動電路11、串行並行變換電路 第2位準變換手段之位準移動電路^、m、及輸出電路 MA、刚，並以利用元件特性之差異較大且臨限值靴之絕 對值也大〈TFT形成在破璃基板等之絕緣基板上為前提。 弟1迅壓振幅（例如0 ν-3·3 V振幅）之數位資料訊號被串行 輸入至本實施形態之資料處理電路。位準移動電路⑽串 行輸入之以電壓振幅之資料訊號變換位準（提高位準）成為 大於孩第1電壓振幅之第2電壓振幅（例如0V-6.5V振幅）之資 料Α號_行並行 < 換電路12將被位準移動電路η提高位 準之辛行資料訊號變換成例如2個並行資料訊號。在此所稱 之串行-並行·笑換，係指將被串行輸入之數位資料訊號變換 成多數系統（在本例中，為2系統）之數位資料訊號（2個並行 資料訊號）之處理之意。 在串行-並行變換電路12之後段對應於2系統之數位資料 訊號，設有2個位準移動電路13八、13β，以作為第3位準變 換手段。此2個位準移動電路13Α、13Β係將第2電壓振幅之 資料訊號變換位準（降低位準）成為小於該第2電壓振幅之第 3電壓振幅（例如〇 ν-3·3 ν振幅）之資料訊號。此第3電壓振幅 之資料訊號係經由輸出電路14Α、14Β被輸出至外部。 在上述構成之本實施形態之資料處理電路中，串行輸入 之第1電壓振幅之資料訊號被位準移動電路U提高位準成第 2電壓振幅之資料訊號而成為大振幅之資料訊號後，被施加 至串行_並行變換電路12。在串行-並行變換電路12中，即使 84650 1225230 串行資料訊號為資料傳送速率較快之訊號，也由於已變成 大振幅之訊號，縱使採用TFT形成之電路構成，也可施行高 速處理，高速地施行由串行資料訊號變換成並行資料訊號 之變換處理。 利用串行-並行變換電路12之串行-並行變換，可使資料 傳送速率變慢。在本電路例之情形，㈣會被變換成2個並 2資料訊號，故變換後之資料訊號之資料傳送速率為變換 前之1/2。並行資料訊號經位準移動電路13八、DB降低位準 成第3電壓振幅之資料訊號而再度成為小振幅之訊號，此=^ 振幅之訊號經由輸出電路14A、14B被輸出至外部。在此， 在輸出電路14A、14B及外部之電路中，即使資料訊號為小 振幅之訊號，也由於資料傳送速率變慢，即使在電路電源 之電源電壓較低，且由TFT形成之電路構成中，也可予以處 理。 丄如上所述，争行輸入之低電壓振幅之資料訊號被一度提 高位準成為高電壓振幅之資料訊號，將此高電壓振幅之串 行資料訊號變換成並彳資料訊號㉟，再纟降低位準成為低馨 電壓振幅之資料訊號，由於處理大振幅之訊號之部分僅為· 一部分之電路部分，即僅為位準移動電路丨丨之輸出段、串‘ 行-並行變換電路12及位準移動電路13八、13β，故即使採用 ， 在絕緣基板上以TFT形成所構成資料處理電路，也可利用低 耗電力，施行數位顯示資料之高速處理。 一 又，在上述構成之本實施形態之資料處理電路中，例如 可將位準移動電路丨丨與_行_並行變換電路12構成共通之電 84650 -10 - 1225230 路。即，將串行輸入之資料訊號變換成2個並行資料訊號時 ，如圖2所示，將2個抽樣鎖存型位準移動電路11A、11B並 聯地配置，將輸入資料Data共通地輸入此等位準移動電路 11A、11B。

而，將相位不同之2個抽樣脈衝SP1、SP2分別施加至位準 移動電路11A、11B，使此等位準移動電路11A、11B在不同之 時序施行抽樣動作。利用此動作，在位準移動電路11A、 11B分別將輸入資料Data提高位準，同時，由位準移動電路 11 A、11B分別輸出被分離成2系統之2個並行資料訊號Datal 、Data2 〇 圖3係表示兼作為串行_並行變換電路12之抽樣鎖存型位 準移動電路11A、11B之具體的電路例。由圖3可知：本例之 抽樣鎖存型位準移動電路11A (11B)具有抽樣鎖存部21及資料 鎖存部22，均呈現使用TFT形成於絕緣基板上之構成。

本位準移動電路中，設有控制端子23、資料輸入端子24 、負側電源端子25、2個正側電源端子26、27及資料輸出端 子28。抽樣脈衝SP由基板外側輸入至控制端子23。第1電壓 振幅（0 V-3.3 V振幅）之資料訊號Data由基板外側輸入至資料 輸入端子24。電源電壓VSS(例如接地位準）施加至負側電源 端子25。資料訊號Data之振幅電壓之電源電壓VCC(在本例 中，為3.3 V)施加至電源端子26。又高於於電源電壓VCC之 電源電壓VDD(在本例中，為6.5 V)施加至電源端子27。 抽樣鎖存部21係由CMOS反相器211、212、CMOS鎖存單元 213及反相器電路214所構成。CMOS反相器211例如係由串聯 84650 -11 - 1225230 連接於VCC線與VSS線之間，且其各閘極連接於資料輸入端 子24之PMOS電晶體Qpll及NMOS電晶體Qnli所構成。在此 CMOS反相器211中，施行反轉由基板外部經資料輸入端子 24輸入之駕料訊號Data之極性之處理。 CMOS反相器212係由串聯連接於VDD線與VSS線之間，且 閘極共通連接之PMOS電晶體Qpi2及NMOS電晶體Qnl2所構 成。在此CMOS反相器212中，施行反轉經控制端子23輸入 之0V-6.5V振幅之抽樣脈衝SP之極性之處理。 CMOS鎖存單元213具有串聯連接，且閘極共通連接之 PMOS電晶體QP13及NMOS電晶體Qnl3所構成之第1 CMOS反 相器、及串聯連接，且閘極共通連接之PM〇S電晶體QpH及 NMOS電晶體Qn14所構成之第2 CMOS反相器，並呈現此等 CMOS反相器之各輸出入端被交錯連接之構成。 具體而言，第1 CMOS反相器之輸入端（即MOS電晶體Qpl3 、Qnl3之閘極共通連接點）被連接於第2 CMOS反相器之輸出 ‘（即MOS電晶體Qpl4、Qnl4之沒極共通連接點），第2 CMOS 反相器之輸入端（即MOS電晶體QpM、Qnl4之閘極共通連接 點）被連接於第1 CMOS反相器之輸出端（即MOS電晶體％13 Qnl3之汲極共通連接點）。 在此CMOS鎖存單元213之電源侧與VDD線之間連接 電晶體Qpl5。此PMOS電晶體Qpl5係在經控制端子23輪入之 抽樣脈衝sp處於低位準之期間，呈通電狀態，對CM〇s鎖存 單元213供應電源電壓VDD，在高位準之期間，呈斷電狀熊 ’切斷對CMOS鎖存單元213之電源電壓VDD之供岸。&、 ^ 利用 84650 -12- 1225230 以上動作’將CMOS鎖存單元213構成作為位準移動部。 在CMOS鎖存單元213中，在第1 CMOS反相器之輸入端與 資料輸入端子24之間連接N MOS電晶體Qni5，在第2 CMOS 反相器之輸入端與CMOS反相器211之各輸出端之間連接 NM〇S電晶體Qnl6。此等之間連接nm〇S電晶體Qnl5、Qnl6係 在抽樣脈衝SP處於高位準之期間，呈通電狀態，將資料訊 號Data及其反相訊號抽樣後，供應至CMOS鎖存單元213。 反相器電路214係包含串聯連接，且閘極共通連接之 PMOS電晶體QP17及NMOS電晶體Qni7所構成之第1 CMOS反 相器、及串聯連接，且閘極共通連接之PMOS電晶體Qpi8及 NMOS電晶體Qnl8所構成之第2 CMOS反相器，在經由PMOS 電晶體Qpl5被供應電源電壓VDD時，呈為動作狀態。 在此反相器電路214中，第丨、第2 CMOS反相器之各輸入 端（即MOS電晶體Qpl7、Qnl7及Qpl8、Qnl8之各閘極共通連 接點）連接於CMOS鎖存單元213之第卜第2CMOS反相器之各

輸出端。第1、第2 CMOS反相器之各輸出端（即M〇s電晶體 Qpl7、Qnl7及Qpl8、Qnl8之各汲極共通連接點）連接於丽〇8 電晶體Qnl9、Qn20之各汲極。此等於nm〇s電晶體Qnl9、 Qn20係在被CMOS反相器212移動位準之抽樣脈衝SP為高位 準期間，呈通電狀態，而將鎖存於CMOS鎖存單元213之資 料訊號Data傳送至次段之資料鎖存部22。 資料鎖存部22係由CMOS鎖存器221及CMOS反相器222所構 成。CMOS鎖存器221具有串聯連接於VDD線與VSS線之間， 且閘極共通連接之PMOS電晶體Qp2i及NMOS電晶體Qn21所構 84650 -13- 1225230 成之第1 CMOS反相器、與串聯連接於VDD線與VSS線之間， 且閘極共通連接之PMOS電晶體Qp22及NMOS電晶體Qn22所 構成之第2 CMOS反相器，並呈現此等CMOS反相器之各輸出 入端被交錯連接之構成。

具體而言，第1 CMOS反相器之輸入端（即MOS電晶體Qp21 、Qn21之閘極共通連接點）被連接於第2 CMOS反相器之輸出 端（即MOS電晶體Qp22、Qn22之汲極共通連接點），第2 CMOS 反相器之輸入端（即MOS電晶體Qp22、Qn22之閘極共通連接 點）被連接於第1CMOS反相器之輸出端（即MOS電晶體Qp2卜 Qn21之汲極共通連接點）。又，第1、第2 CMOS反相器之各 輸入端係連接於抽樣鎖存部21之NMOS電晶體Qnl9、Qn20之 各源極。

CMOS反相器222係由串聯連接於VDD線與VSS線之間，且 閘極共通連接之PMOS電晶體Qp23及NMOS電晶體Qn23所構 成，其輸入端（即MOS電晶體Qp23、Qn23之閘極共通連接點） 被連接於CMOS鎖存器221之第1 CMOS反相器之輸出端，其 輸出端（即MOS電晶體Qp23、Qn23之汲極共通連接點）呈現連 接於資料輸出端子28之構成。 將上述構成之抽樣鎖存型位準移動電路如圖2所示，並聯 地配置，將輸入資料Data共通地輸入此等位準移動電路11A 、11B，並將相位不同之2個抽樣脈衝SP1、SP2分別施加至位 準移動電路11A、11B，使此等位準移動電路11A、11B在不同 之時序施行抽樣鎖存時，即可有效地施行對串行輸入之資 料訊號Data之位準變換（位準提高）及串行-並行變換。 84650 -14- 1225230 又，在圖3所示之抽樣鎖存型位準移動電路中，由於可在 抽^脈衝SP下降之瞬間施行位準變換，僅在此瞬間才會消 耗包机古文可謀求低耗電力化，且使用該抽樣鎖存型位準 電路時，可將位準移動電路u與串行_並行變換電路12 、/、通之私路，故具有可謀求省空間化之優點。 又，在上述實施形態中，雖係以將被位準移動電路BA、 13B P♦低仏率《第3電壓振幅設定於被輸入之資料訊號之低 電壓振幅（在本例中，為0 V-3.3V)之情形為例加以說明，但 並非限疋於此電壓振幅，只要電壓振幅小於第2電壓振幅， 均可獲得低耗電力化之效果。但，設定於與被輸入之資料 訊號之低電壓振幅相同時，具有不需要設置別的電源之優 點。 又，在上述實施形態中，雖係在串行-並行變換電路12中 ，將串行輸入之U統之資料訊號分離成2系統之資料訊號 ’即變換成2個並行資料訊號’⑮也可利用_其變換成^個 以上之並行資料訊號，將資料訊號之資料傳送速率更進一 步降低。具體而T ’只要在圖2之電路中，將位準移動電路 並聯地配置η個（η- 3)位準移動電路，並對此等讀位準移 動電路分別施加相位不同之η個抽樣脈衝spi〜spn即可。 以上所說明之實施形態纟資料處理電路i未特職定其 用途，例如，在驅動電路一體型顯示裝置中，適合於使用 作為驅動顯示邵之週邊驅動電路。但，本發明並非限定於 適用作為顯示裝置之驅動電路，尤其也可有效使用作為以 TFT形成於絕緣基板之資料處理電路之單一構件。 84650 -15- 1225230 圖4係表示本發明之驅動電路一體型顯示裝置，例如液晶 顯示裝置之構成例之區塊圖。在圖4中，在透明絕緣基板， 例如玻璃基板31上，形成有像素配置成矩陣狀所構成之顯 示部（像素部）32。玻璃基板31係以特定間隔與另一片玻璃基 板配置成相對向’利用將液晶材料封閉於兩基板間而構成 顯示面板（LCD面板）。

顯示部32之像素之構成之一例如圖5所示。配置成矩陣狀 之像素50係分別呈現具有像素電晶體之TFT (Thin Film Transistor ;薄膜電晶體）5卜像素電極連接於此TFT51之汲極之液晶單 元52、及一方電極連接於TFT51之汲極之保持電容53之構成 。在此，液晶單元52具有在像素電極與其相對向形成之對 向電極之間所產生之液晶電容之意。

在此像素構造中，TFT51之閘極連接於閘線（掃描線）54， 源極連接於資料線（訊號線）55。液晶單元52之對向電極之各 像素共通連接於VC0M線56。而，經由VC0M線56，將常用 電壓VCOM (VCOM電位）共通地供應至液晶單元52之對向電 極之各像素。保持電容53之他方電極（對向電極側之端子） 之各像素共通連接於CS線57。 在此，施行1H (H為水平期間）反轉驅動或IF (F為場期間） 反轉驅動時，寫入於各像素之顯示訊號可利用VCOM電位為 基準，施行極性反轉。又，將使VCOM電位之極性以1H週 期或1F週期反轉之VCOM反轉驅動與1H反轉驅動或1F反轉驅 動併用時，施加至CS線57之CS電位之極性也會與VCOM電 位同步地交流反轉。 84650 -16- 1225230 在此，作為VCOM電位，可使用與CS電位大致相同振幅 之交流電壓。但，實際上，在將訊號由資料線55，通過 TFT51而寫入液晶單元52之像素電極之際，會因寄生電容等 而在TFT51發生電壓下降，故作為VCOM電位，可使用DC移 位相當於該電壓下降部分之交流電壓。

再於圖4中，在與顯示器32相同之玻璃基板31上，例如在 顯示器32之左側，搭載資料處理電路33，在顯示器32之上 下侧，搭載水平（H)驅動器（水平驅動電路）34A、34B，在顯 示器32之右側，搭載垂直（V)驅動器（垂直驅動電路）35，以 作為週邊驅動電路。在此，作為週邊驅動電路，僅不過舉 一邵分作為例子而已，並非以此等為限。又，水平驅動器 34A、34B也可配置於顯示器32之上下中之任一方。此等週 邊驅動電路係與顯示部32之像素電晶體共同利用低溫多晶 石夕或CG (Continuous Grain ;連續粒界結晶）>5夕所製成。

在上述構成之液晶顯示裝置中，將低電壓振幅（例如0 V-3.3 V振幅）之R(紅）G(綠）B(藍）並行輸入之顯示資料，經由輸 入封包裝卸（PAD)部36，由基板外部被輸入至玻璃基板31。 此輸入之顯示資料在資料處理電路33被分離成多數系統（在 本例中，被分離成寫入於顯示部32之奇數像素之資料與寫 入於偶數像素之資料之2系統）。此被分離成2系統之數位顯 示資料分別經由資料匯流排線37A、37B被供應至水平驅動 器 34A、34B。 水平驅動器34A例如係呈現具有水平移位暫存器341、資 料抽樣鎖存部342、第2鎖存部343、位準移動器344及DA(數 84650 -17- 1225230 位-類比）變換電路（DAC)345之數位驅動器構成。水平驅動哭 34B也呈現與水平驅動器34A完全相同之構成。以—例加以 ^時丄水平驅動器34A施行對顯示部32之奇數像素之顯示 之烏入水平驅動斋34B施行對顯示部32之偶數 顯示資料之寫入。 μ 平和位暫存森341係回應定時脈衝產生器（未予圖示）所 供應之水平啟動脈衝HST而開始執行移位動作，並與該定 時脈衝產生益所供應之水平時鐘脈衝hck同步地產生在1水 平期間依次轉送之抽樣脈衝。資料抽樣鎖存部如係與水平 多4 ΐ存奋341產生之抽樣脈衝同步地，在1水平期間依次 抽樣並鎖存由資料處理電路33供應之顯示資料〇站3。 j被鎖存疋1線份之數位資料在水平消隱期間被一併移送 2第2鎖存部343。由第2鎖存部343, 一齊輸出丨線份之數位 貝料此輻出之1線份之數位資料在位準移動器344被提高 位準後，被供應至^變換電路345，於此被變換成類比顯示 訊號。由DA變換電路345被輸出之丨線份之類比顯示訊號係 被輸出至對應於顯示部32之水平方向像素數η而配線之資料 線 55-1 〜55-η 〇 垂直驅動器35係由垂直移位暫存器及閘緩衝器所構成。 在此垂直驅動益35中，垂直移位暫存器係回應定時脈衝產 生咨（未予圖示）所供應之垂直啟動脈衝VST而開始執行移位 動作’並與該定時脈衝產生器所供應之垂直時鐘脈衝VCK 同步地產生在1垂直期間依次轉送之掃描脈衝。此產生之掃 描脈衝係通過閘緩衝器被依次輸出至對應於顯示部32之垂 84650 -18 - 1225230 直方向像素數m而配線之閘線54_丨〜54_m。 當掃描脈衝利用此垂直驅動器35之垂直掃描，被依次輸 出至閘線54+54-4，即可依照順序以列(線)為單位選擇 顯示部32之各像素而，對此選擇之】線份之像素，經由資 料線55-1〜55-n-齊寫入由DA變換電路輸出之丨線份之類 比顯示資料。利用重複施行此線單位之寫人動作，可施… 畫面份之圖像顯示。 在上述構成之液晶顯示裝置中，在與顯示部刻一面板 (玻瑪基板31)上’利用-體地搭载資料處理電路33、水平驅 動器34A、34B及垂直驅動器35等週邊驅動電路，即可構成 全驅動電路—體型顯示裝置，由於不需要在外部設置別的 基板及IC電晶體電路，故可達成㈣整體之小型化及低成 本化。 — 在此：動電路一體型顯示裝置中，作為資料處理電路33 ，使用前述實施形態之資料處理電路。此時，假設例如 RGB各色6位疋合計18位元之數位顯示資料係由基板外部被 知入時：則依照各位元各設置1個圖1所示之資料處理電路 而甘和18么凡之數位顯示資料分離成2系統，此2系統之 數I、丁貝料係被各18條配線構成之資料匯流排線似、 37Β傳送至水平驅動器34Α、34Β。 如此作為貝料處理電路33，使用前述實施形態之資料 :理電：時，即使在絕緣基板上以TFT形成所構成資料處理 包路4形’也可利用降低顯示資料之資料傳送速率，達 成頦不貝料〈向速處理，在必要以外之電路部分，可利用 84650 •19- 1225230 低電壓振幅訊號施行訊號處理，以降低耗電力，故可實現 以往難以達成之使用TFT之驅動電路一體型顯示裝置，並可 利用低耗電力高速處理RGB並行輸入之數位顯示資料。 而，構成驅動電路一體型顯示裝置時，資料處理電路％ 在基板上之配置位置會受到限制，故由資料處理電路％傳 运數位顯示資料至水平驅動器34A、34B之資料匯流排線PA 、37B之配線長度不得不延長，因此，附在配線之寄生電容 等較大，其電容負載會加重，且因資料匯流排線37八、37β 係由對應於RGB各色6位元合計18位元之數位顯示資料之各 18條配線所構成，故其電容負載非常重。 此非常重之電容負載之驅動需由資料處理電路33負擔， 因此，該資料處理電路33所消耗之電力非常大。但了使用 前述實施形態之資料處理電路，作為資料處理電路幻時， 由於在圖1中’可利用位準移動電和A、13B再將大電壓振 幅之:貝料訊號降低位準成為小電壓振幅之資料訊號，故輸 出4m、14B以後之處理所消耗之電力較少即可。此立 味者雨述實施形態之資料處理電路非常適合於： 度較長之資料匯流排線37A、37B傳送數位資料。 '、泉長 又，在本適用例中’雖係列舉在資料處 中，將1系統之數位資料訊號分離成2系 理 之顯示資料變換成2個並行顯示資料之情形為=串行輸入 但也可利用將其變一上之並行加:：明： 料之資料傳送速率更進一步降 。科將心資 行資料數之數配置水平驅動器。 #，需依照對應於並 S4650 -20- 1225230 圖6係表示水平驅動器34A (34B)内之資料抽樣鎖存部342、 第2鎖存部343、及位準移動器344之具體的電路例之電路圖。 由圖6可知：本例之電路具有抽樣鎖存部40及資料鎖存部 41，均呈現利用TFT形成於絕緣基板上之構成。又，資料鎖 存部41可兼用作為位準移動器。即，對應於圖4，抽樣鎖存 部40相當於資料抽樣鎖存部342，資料鎖存部41相當於第2鎖 存部343及位準移動器344。

在本例之電路中，設有第1控制端子42、負側之2個電源 端子43、44、正側之2個電源端子45、46、資料輸入端子47 、第2控制端子48及資料輸出端子49。在圖4中，由資料處 理電路33被資料匯流排線37A、37B傳送之低電壓振幅（在本 例中，為0 V-3.3 V)之顯示資料係被輸入至資料輸入端子47 。定時脈衝產生器（未予圖示）產生之鎖存脈衝LP被施加至 控制端子42。上述定時脈衝產生器產生之抽樣脈衝SP被施 加至控制端子48。

在電源端子44與電源端子45之間，被施加輸入至資料輸 入端子47之顯示資料之電壓振幅，即在本例之情形，被施 加〇 V(接地位準）作為電源電壓VSS，被施加3.3 V作為電源電 壓VCC。在電源端子43，被施加低於電源電壓VSS之電源電 壓VL，例如-3.3 V。在電源端子46，被施加高於電源電壓 VCC之電源電壓VDD，例如6.5 V。 抽樣鎖存部40係由輸入部401、CMOS鎖存單元402及輸出 部403所構成。輸入部401呈現具有串聯連接於VCC線與VSS 線之間，且閘極共通連接於資料輸入端子47之PMOS電晶體 84650 -21 - 1225230 QP31及NMOS電晶體Qn31所構成之CM0S反相器、各汲極分別 連接表居CMOS反相裔之輸出入端（即閘極共通連接點及沒 極共通連接點）之抽樣用之NM〇s電晶體Qn32、Qn33之構成。 NMOS電晶體Qn32、Qn33之各閘極共通連接於控制端子48。 CMOS鎖存單元402具有串聯連接於VCC線與VSS線之間， 且閘極共通連接之PMOS電晶體QP34及NMOS電晶體Qn34所 構成之弟1 CMOS反相器、與串聯連接於VCC線與線之間 ，且閘極共通連接之PMOS電晶體QP35及NMOS電晶體Qn35所 構成之第2 CMOS反相器，並呈現此等CMOS反相器之各輸出 入端被交錯連接之構成。 具體而T ’第1 CMOS反相器之輸入端（即MOS電晶體Qp34 、Qn34之閘極共通連接點）被連接於第2 CM〇s反相器之輸出 端（即MOS電晶體Qp35、Qn35之沒極共通連接點），第2 CMOS 反相器之輸入端（即MOS電晶體QP35、Qn35之閘極共通連接 點）被連接於第1 CMOS反相器之輸出端（即MOS電晶體Qp34、 Qn34之汲極共通連接點）。又，第1、第2 CMOS反相器之各 輸入端係連接於抽樣用之NMOS電晶體Qn32、Qn33之各源極。 輸出部403呈現具有串聯連接於VCC線與VSS線之間，且 閘極共通連接之PMOS電晶體QP36及NMOS電晶體Qn36所構成 之第1 CMOS反相器、與串聯連接於VCC線與VSS線之間，且 閘極共通連接之PMOS電晶體Qp37及NMOS電晶體Qn37所構 成之弟2 CMOS反相為之構成。第1 CMOS反相器之輸入端連 接於CMOS鎖存單元402之MOS電晶體Qp35、Qn35之汲極共通 連接點。第2 CMOS反相器之輸入端連接於CMOS鎖存單元 84650 -22- 1225230 402之MOS電晶體Qp35、Qn35之閘極共通連接點。 資料鎖存部41係由輸入部4n、CMOS鎖存單元412及輸出 部413所構成。輸入部411係由鎖存用之NMOS電晶體Qn41、 Qn42所構成。NMOS電晶體Qn41之汲極連接於抽樣鎖存部40 之輸出部403之MOS電晶體QP36、Qn36之汲極共通連接點。 NMOS電晶體Qn42之汲極連接於該輸出部403之MOS電晶體 Qp37、Qn37之汲極共通連接點。此等NM〇s電晶體Qn4i、 Qn42之各閘極係共通地連接於控制端子42。 CMOS鎖存單元412具有串聯連接於VH線與VL線之間，且 閘極共通連接之PMOS電晶體QP43及NMOS電晶體Qn43所構 成之第1 CMOS反相器、與串聯連接於VH線與VL線之間，且 閘極共通連接之PMOS電晶體QP44及N MOS電晶體Qn44所構 成之第2 CMOS反相器，並呈現此等CMOS反相器之各輸出入 端被交錯連接之構成。 具體而T ’第1 CMOS反相器之輸入端（即MOS電晶體Qp43 、Qn43之閘極共通連接點）被連接於第2 CM〇s反相器之輸出 ^ (即MOS電晶體Qp44、Qn44之沒極共通連接點），第2 CMOS 反相益之輸入端（即MOS電晶體Qp44、Qn44之閘極共通連接 點）被連接於第1CMOS反相器之輸出端（即MOS電晶體Qp43、 Qn43之汲極共通連接點）。第丨、第2 CMOS反相器之各輸入 端係連接於鎖存用之NMOS電晶體Qn4卜Qn42之各源極。 輸出部413呈現具有串聯連接於VH線與VL線之間，且閘 極共通連接之PMOS電晶體Qp45及NMOS電晶體Qn45所構成 之第1 CMOS反相器、與串聯連接於VH線與VL線之間，且閘 84650 -23- 1225230 極共通連接之PMOS電晶體Qp46及NMOS電晶體Qn46所構成 之第2 CMOS反相器，且此等CMOS反相器被縱向連接之構成 。第1 CMOS反相器之輸入端連接於CMOS鎖存單元412之輸 出端。 在上述構成之電路，即在具有水平驅動器34A (34B)内之 資料抽樣鎖存部342、第2鎖存部343及位準移動器344之機能 之電路中，在資料送至相當於第2鎖存部343之資料鎖存部 41以前，即在抽樣鎖存部40，會以對應於資料處理電路33 所供應之顯示資料之電壓振幅（0 V-3.3 V)之〇 V-3.3 V之電源 電壓施行處理，其結果，可抑制耗電量。 又，在完成資料送至資料鎖存部41後，轉換電源電壓VH 、VL，在資料鎖存部41因利用此電源電壓VH、VL施行處理 ，故在該資料鎖存部41，施行顯示資料之位準移動，即由 低電壓振幅（VSS-VCC)被位準提高至高電壓振幅（VL-VH)。 如此，由於相當於第2鎖存部343之資料鎖存部41採用兼具 位準移動器344之機能之構成，故可謀求電路構成之簡化及 省空間化。 在以上所說明之適用例中，作為顯示元件，雖係以適用於 使用液晶單元之液晶顯示裝置之情形為例加以說明，但並非 限定於此適用例，也可適用於例如使用EL (electroluminescence ; 電致發光）元件作為顯示元件之EL顯示裝置等將資料處理電 路搭載於與顯示部同一基板上所構成之全部之顯示裝置。 上述適用例之液晶顯示裝置所代表之顯示裝置適合於使 用作為行動電話機及PDA (Personal Digital Assistants ;攜帶式資 84650 -24- 1225230 訊終端）所代表之小型•輕量之攜帶式終端之畫面顯示部。 圖7係表7F本發明之攜帶式終端，例如PDA之構成之概略 之外觀圖。 本例之PDA例如係採用將蓋體62設成可對裝置本體開 關自如之招@式之榻：成方式。在裝置本體6ι之上面配置有 配設鍵盤等各種按鍵之操作部63。另一方面，在蓋體⑹配 置有畫面顯示部64。作為此畫面顯示部糾，使用將前述實 施形態之資料處理電路搭載於與顯示部同—基板上所構成 之液晶顯示裝置。 ^答載此等適用例之資料處理電路之液晶顯示裝置中， 如前所述’可容易地實現驅動電路—體型，並可利用低耗 電實現數位顯示資料之高速處理。因此，搭載該液晶顯示 裝置作為畫面顯示部64時，彳簡化PDA整體之構成，並利 用畫面顯示部64之低耗電化，謀求電池電源之可連續使用 時序之延長。 、又’在此’雖係以適用於PDA之情形為例加以說明，但 並非限定於此適用例’本發明之液晶顯示裝置尤其可適用着 於行動電話機等全般之小型•輕量之攜帶式終端。 ， 產業上之可利用性 · 如以上所說明，依據本發明，由於將串行輸入之低電壓· 振巾田之貝料吼唬，一度提高位準至高電壓振幅，將此高電 I振巾田之串行貝料訊唬變換成並行資料訊號後，再度降低 位準使其成為低電壓振幅之資料訊號，故即使在以tft形成 於絕緣基板上所構成之資料處理電路中，也可利用低耗電 料65〇 -25- 1225230 力，施行數位顯示資料之高速處理。 【圖式簡單說明】 圖1係表示本發明之一實施形態之資料處理電路之構成例 之區塊圖。 圖2係表示位準移動電路及串行-並行變換電路之具體的 構成之一例之區塊圖。 圖3係表示兼作為串行-並行變換電路之抽樣鎖存型位準 移動電路之具體的電路例之電路圖。 圖4係表示本發明之驅動電路一體型液晶顯示裝置之構成 例之區塊圖。 圖5係表示顯示部之像素之構成之一例之電路圖。 圖6係表示水平驅動器内之資料抽樣鎖存部、第2鎖存部 及位準移動器之具體的電路例之電路圖。 圖7係表示本發明之攜帶式終端，例如PDA之構成之概略 之外觀圖。 【圖式代表符號說明】 11，11A，11B 位準移動電路 12 串行-並行變換電路 13A，13B 位準移動電路 14A，14B 輸出電路 21，40 抽樣鎖存邵 22, 41 資料鎖存部 23 控制端子 24 資料輸入端子 84650 -26- 1225230 25 負侧電源端子 26, 27 正側電源端子 28 資料輸出端子 31 玻璃基板 32 顯示部 33 資料處理電路 34A, 34B 水平驅動器（水平驅動電路） 35 垂直驅動器（垂直驅動電路） 36 輸入封包裝卸（PAD)部 37A，37B 資料匯流排線 42 第1控制端子 43, 44, 45, 46 電源端子 47 資料輸入端子 48 第2控制端子 49 資料輸出端子 50 像素 51 TFT薄膜電晶體 52 液晶單元 53 保持電容 54 閘線（掃描線） 55 資料線（訊號線） 56 VCOM 線 57 CS線 55-1 〜55-n 資料線 84650 -27- 1225230 54-1 〜54-m 閘線 61 裝置本體 62 蓋體 63 操作部 64 畫面顯示部 211，212, 222 CMOS反相器 213 CMOS鎖存單元 214 反相器電路 221 CMOS鎖存器 341 水平移位暫存器 342 資料抽樣鎖存部 343 第2鎖存部 344 位準移動器 345 D A變換電路 401，411 輸入部 402, 412 CMOS鎖存單元 403, 413 輸出部 Qpll 〜Qn23 PMOS電晶體 Qnll 〜Qn24 NMOS電晶體 Qn31 〜Qn37/ Qn41 〜Qn46 NMOS電晶體 Qp31，Qp34〜Qp37, Qp43 〜Qp46 PMOS電晶體 84650 -28-

Claims (1)

1. !22523〇 拾、申請專利範圍： L 一種資料處理電路，其特徵在於包含： 第1位準變換手段，其係將_行輸入之第1電壓振幅之 貝料吼號變換位準成為大於該第丨電壓振幅之第2電壓振 幅資料訊號者； 串行-並行變換手段，其係將被前述第丨位準變換手段 變換位準之資料訊號變換成並行之資料訊號者；及 第2位準變換手段，其係將前述並行之資料訊號變換位 準成為小於前述第2電壓振幅之第3電壓振幅之資料訊號 者； 且以薄膜電晶體形成於絕緣基板上者。 2·如申請專利範圍第1項之資料處理電路，其中 八前述第1位準變換手段及前述串行_並行變換手段係包 各共通輸入丽述第丨電壓振幅之資料訊號之多數抽樣鎖存 J么準變換電路，此等多數抽樣鎖存型位準變換電路係 分別被時序不同之多數抽樣訊號所抽樣者。 3· 一種顯示裝置，其特徵在於包含： 顯示部，其係在透明絕緣基板上將像素配置成矩陣狀 所構成者； 义夕數水平驅動電路，其係與前述顯示部共同被搭載於 則迷透明絕緣基板上，用於將顯示資料寫人前述顯示部 之各像素者；及 、、料處理甩路，其係與前述顯示部共同被搭載於前述 透月、，、邑緣基板上，用於處理由基板外部被串行輸入之第1 84650 1225230 驅動電 電壓振幅之顯示資料訊號而供應至前述多數水平 路者； 前述資料處理電路係以薄膜電晶體形成；且包含： 第1位準變換手a，其係將前述第1電壓振幅之顯示资 料訊號變換位準成為大於該第振幅之第2 奸 之顯示資料訊號者； h ‘串行·並行變換手段，其係將被前述第1位準變換手俨 變換位準之顯示資料却骑衫 • ，十Λ唬，笑換成並、行之顯示資料訊號者 ，及 4. 換ΓΓ；?段，其係將前述並行之衫資料訊號 於前述第2電壓振幅之第3電壓振幅之顯 貝枓訊號而供應至前述多數水平驅動電路者。 如2請專利範圍第3项之顯示裝置，其中 數水平驅動電路係包含資料鎖存電路群，並 乂則述罘3笔壓之電源電 ’、 5. 理電路所供應之顯示資料;7者存前述資^ 如:請專利範園第，之顯示裝置，其中 耳述多數水平驅動電路係 係以前述第3電壓之電” t頭存包路群，》 鎖存電路群所—併 '4、仃動作’並鎖存前述資和 電路群，其係將^ ^ τ貝料訊號者；及位準移動 ^ Μ弟2資料鎖存泰 訊號變換位準成為大於前述第广電存資料 之顯示資料訊號者。 兒 怜 < 第4電壓振幅 如申請專利範園第巧切示裝置，其中 84650 1225230 前述第4電壓振幅係設定於將前述位準移動電路群所輸 出之顯示資料訊號變換成類比顯示訊號之DA變換電路群 之處理所必須之電壓振幅者。 :種攜帶式終端，其特徵在於搭載顯示裝置作為畫面顯 示邵者’而該顯示裝置係包含： 顯示部，其係在透明絕緣基板上將像素配置成矩陣狀 所構成者； 二多數水平驅動電路，其係與前述顯示部共同被搭載於 則述透明絕緣基板上，用於將顯示資料寫人前述顯示部 之各像素者；及 資料處理電路，其係與前述顯示部共同被搭載於前述 透明緣基板上，用於處理由基板外部被串行輸入之第^ 電壓振幅之顯示資料訊號而供應至前述多數 路者； ％ 前述資料處理電路係以薄膜電晶體形成；且包含： 第1位準變換手段，並拆將 ^ . 具係知則述罘1電壓振幅之顯示資 料釩唬變換位準成為大於該第 之顯示資料訊號者 4振幅之第2電壓振幅 4:: :f、行：換手段’其係將被前述第1位準變換手段 =位午^示資料訊號變換成並行之顯示資料訊號者 第2位準變換手段，其係將 拖π淮A1、* 订< _不資料訊號變 換位卞成為小於前述第2電壓振幅之 … 一 資料訊號而供應至H夕齡 私墼振幅（頭不 1土則述多數水平驅動電路者。 84650