TW582041B - Memory-arrangement with redundant memory-cells and method to access on the redundant memory-cells - Google Patents
Memory-arrangement with redundant memory-cells and method to access on the redundant memory-cells Download PDFInfo
- Publication number
- TW582041B TW582041B TW088106115A TW88106115A TW582041B TW 582041 B TW582041 B TW 582041B TW 088106115 A TW088106115 A TW 088106115A TW 88106115 A TW88106115 A TW 88106115A TW 582041 B TW582041 B TW 582041B
- Authority
- TW
- Taiwan
- Prior art keywords
- memory
- address
- block
- spare
- row
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
- G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Read Only Memory (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Description
582041 經濟部智慧財產局員工消費合作社印製 A7 B7_五、發明說明(,) 本發明像關於一種具有記億體方塊之記億體配置,記 億體方塊具有一些可經由位址來選取之備用記憶體單胞 。此外,本發明亦渉及一種存取此種備用記億體單胞所 用之方法,備用之記億體單胞以列和行之方式配置在具 有記億體方塊之記億體配置中。 在記億體中,可儲存之資訊是放在各别之記億體單胞 中,記億體單胞是以列和行之方式配置於單胞陣列 (array)中。每一記憶體單胞可經由行位址線和列位址 線而以和這些泣址線相對應之位址線來選取以便讀取單 胞中之内容或將資訊寫入單胞中。位址線因此須與行解 碼器和列解碼器相連接。這些解碼器對所施加之位址進 行解碼器且驅動此種羼於此位址之行位址線和列位址線。 由於較高之積體密度以及總是逐漸變小之網目(raster) 大小,則單胞陣列中缺陷發生之可能性會升高,例如, 易發生一些已受損害之記億體單胞或受干擾之位址線。 為了在某種數目之缺陷中確保記億體之指定之最小容量 ,則通常設置一些元件以取代有缺陷之單胞。這些元件 通常是其它記億體單胞,藉由可程式化之編碼元件而使 用這些記億體單胞來取代有缺陷之單胞。 在較大容量之記億體中記億體單胞劃分成多値方塊。 由於記億體單胞矩陣形式之配置方式,其它單胞亦須同 樣配置成列和行。藉由可程式化之元件,則可依據施加 至其它單胞之位址來選取所鼷之各條線。上逑元件之程 式化是藉由所諝熔絲排(bank)來進行,熔絲排含有一些 (請先閱讀背面之注意事項寫本頁) 裝 -線· 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 582041 經濟部智慧財產局員工消費合作社印製 A7 B7_ 五、發明說明(> ) 可用雷射斷開之連接。在記億體之測試中須找出這些與 有缺陷之記億體單胞相對應之位址。然後對熔絲排進行 編碼,使得在這些位址中可存取其它(備用之)之記億體 單胞〇 由EP 0612074A1中已知有一種用於記億體(其具有多 個記億體方塊)中之行-備用電路配置。可程式化之編碼 元件並不固定地與各方塊相對應。反之,每一編碼元件 都含有位址解碼元件且因此可配靨於任意之記億體方塊。 研究結果已顯示:缺陷經常大量地發生在一値方塊中 。反之,其它方塊則是無缺陷的。典型之缺陷是許多單 一之缺陷(其是沿著行位址及/或列位置而發生)或由相 鄰之單一缺陷所累積(Cluster)而成。這些缺陷所累積之 處只有在記億體製成之後藉由測試才可確定其所在之處。 為了能藉由備用之各線來排除上述相鄰之單一缺陷, 則在每一方塊中需要許多數目之備用線。但這會造成晶 Η面積之增加。 本發明之目的因此是提供一種具有備用元件之記億體 ,其中可提高”這些能以備用線消除之缺陷"的數目,但 每一方塊之備用線的數目不會因此而提高。此一目的是 藉由具有申請專利範圍第1項之特徽的記億體配置或藉 由存取備用之記億體單胞所用之方法(其具有申請專利 範圍第5項之特徽)來達成。 本發明所具有之優點是:為了消除記億體方塊中之缺 陷亦可使用相鄰記億體方塊之備用單胞。於是一記億體 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) -----------------I - I I (請先閱讀背面之注意事項寫本頁) 線· 582041 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明(4 ) BK2之備用線SRL2和ZRL2分別與可程式化之行解碼器PSD2 或可程式化之列解碼器PZD2相連接。這些可程式化之解 碼器PSD1,PZD1, PSD2, PZD2連接至匯流排線。須在匯 流排線上施加一種選擇位址此種選擇位址是由方塊選擇 部份b ,行選擇部份η以及列選擇部份ffl,所構成。若在 本實施例中只存在二値方塊,則方塊選擇部份b例如可 由一個位元所構成,依據狀態而以此位元來選取第一方 塊或第二方塊。方塊選擇部份b和行選擇部份η施加至 可程式化之行解碼器PSD 1和PSD 2。選擇位址之列選擇部 份ra以及方塊選擇部份b經由匯流排線而傳送至可程式 化之列解碼器P Z D 1和P Z D 2。 在存取有缺陷之記億體單胞(其在方塊BK1中定址)時 ,例如可經由行備用線SRL1中之一而存取方塊BK1中之 備用之記億體單胞,以便消除缺陷。然後須對行解碼器 PSD1進行程式化,使不介入(access)此種由行選擇部份 η所決定之行線,而是介入行備用線中之一條。 本發明之設計方式是:利用一指定方塊用之選擇位址 ,則可選取另一方塊。在具有二個方塊ΒΚ1和ΒΚ2之本實 施例中這表示:上逑在方塊ΒΚ1中之缺陷可利用方塊ΒΚ2 中之備用記億體單胞來消除。於是選擇位址之施加至可 程式化解碼器PSD1, PSD2, PZD1,PZD2之選擇部份須與 解碼器中預(pre-)程式化之位址相比較。一種預程式化 之位址例如是一種指定方塊之有缺陷的記億體單胞之選 擇位址,其中此種有缺陷之記億體單胞不能利用同一方 (請先閱讀背面之注意事項Μ 裝—— 1 寫本頁) 訂: 線- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 582041 Α7 Β7 五、發明說明(r ) (請先閱讀背面之注意事項寫本頁) 塊之備用記億體單胞來消除,這是因為此方塊之所有備 用線已安排作為修護之用。若在一解碼器中已確定上逑 選擇位址之一部份是與預程式化之位址相一致,則屬於 此解碼器之方塊會被驅動且對此方塊之備用記億體單胞 所進行之存取會被釋放(release)。所有其它之方塊則 不能存取。以此種方式,則所指定之方塊之備用線可用 於任意之其它方塊中。 -線· 經濟部智慧財產局員工消費合作社印製 例如,在具有二糎方塊BK1和BK2之本實施例中若方塊 選擇部份b和列選擇部份w是與可程式化之列解碼器PR02 之預程式化位址相一致時,則第二方塊BK2會被驅動。 於是可認定:所施加之選擇位址是屬於第一方塊BK1之 有缺陷的記億體單胞。備用列位址部份配靨於列解碼 器PZD2用之列選擇部份in,選擇位址用之備用部份是利用 之備用列位址部份ffl*來編碼。選擇位址之行選擇部份n 在方塊BK2中亦是有利的。存取過程並非在方塊8{[1中之 有缺陷之單胞(其是以η和m來位址)中進行,而是在方 塊BK2中之備用之記億體單胞(其是以η和m*)來定址)中 進行,因此存在一種列備用之情況。方塊BK 2之列備用 線RZL2亦可用於其它可能存在之方塊中。但方塊βΚ2之 行備用線SRL2在此種列備用情況中只能用在同一方塊BK2 中,否則超過一個之方塊必須被驅動。 但亦可能在上逑例子中一個備用之行位址部份η*對應 於選擇位址之行選擇部份Ϊ1。若設計一値特定之備用方 塊,其記億體單胞只用來修復另一方塊之記億體簞胞, 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 582041 經濟部智慧財產局員工消費合作社印製 A7 B7_五、發明說明() 則上逑之行備用和列備用之情況例如是適用的。 例如,若選擇位址之方塊選擇部份b和行選擇部份e 是與可程式化之行解碼器P S D 2之預程式化之位址相一致 時,刖第二方塊BK2被驅動且經由一値相對應之所屬之 行備用線SRL2以及列選擇部份m而存取方塊BK2中之備 用之記億體單胞。此種行備用情況之操作類似於列備用 情況。在一方塊中之行備用和列備用之情況中所有備用 之線(即,列備用線和行備用線)都可用作另一方塊之修 復線。 在具有卜方塊之記億體結構中,上述之備用原理可擴 展至此種P -方塊中。每一任意之記億體結構都可歸類為 上述之混合模式而與記憶體之構成方式無關。若每一方 塊存在S條行備用線以及Z條列備用線,則每一方塊藉 由此種備用原理可替換P · s行及Z列(或s行及p · s列) 。通常為了消除缺陷則須考慮方塊本身中現存之備用線 。若這樣還不夠(因為較以這些線所可修復之缺陷還多 之缺陷存在著),則須另外追溯到本發明之備用原理。 現有之卜方塊可劃分成二個集合。在第一集合之方塊 中只考慮行備用線用來消除另一方塊中之缺陷,在第二 集合之方塊中刖只考慮列備用線。例如,不可能以第一 方塊之行備用線來修復第二方塊中之缺陷,亦不可能以 第一方塊之列備用用線修復第三方塊中之缺陷。行備用 線和列備用線一般只能用在當行備用線和列備用線都考 慮用於一指定之方塊中時。 -8 - (請先閱讀背面之注意事項寫本頁) 丨裝 -線- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 582041 A7 _B7_ 五、發明說明(7 ) 本發明之備用原理(以下稱為中介方塊備用(ZBR))將侬 據第2圖之流程圖來作説明。流程圖中之起始點是選擇 位址,其如上所述是由方塊-,彳和和列選擇部份b , η和應 所構成。在第一步驟中b和ra須與方塊BKi之列解碼器 之預程式化位址相比較。在比較之後相一致時則簡短地 寫入(b ) ( Z ) = 1 ,若比較之後確定不一致時則簡短地寫 入(b)(Z)=0。若發生不一致時,(b)(Z)=0,因此在其 它步驟中b和η須與方塊BKi之可程式化之行解碼器之 預程式化位址相比較。若存在一種不一致性,則 (b)(SP)=fl,因此並無”備用"情況是用於此一選擇位址 中。方塊選擇是藉由所施加之選擇位址之方塊選擇部份 b來進行〇須對應於行選擇部份η和列選擇部份m來存 取記億體單胞。記億體單胞被讀出或寫入。 若在第二步驟中進行比較時確定存在一種一致性,則 (b)(SP)=l,因此在第三步驟中須檢査:行解碼器(其 中已確定存在一種一致性)是否屬於此種方塊(其具有選 擇位址之方塊選擇部份b)或屬於另一方塊。此種檢査是 與(b) (SP) = 1相關而在時間上可縮短。在第一種情況中 存在一般之備用情況,即,方塊BKi之有缺陷之記億體 單胞是藉由相同方塊BKi之備用線所消除。方塊選擇此 處亦可經由選擇位址之方塊選擇部份b來進行。須對所 選取之方塊之備用記億體單胞進行存取。在此方塊中使 用行備用線時,存取過程是以列選擇部份《和備用行位 址部份η*來進行。η*即為待選取之行備用線之行位址。 -9 - 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 請 先 閱 讀 背 © 之 注 意 事 項
貪 經濟部智慧財產局員工消費合作社印製 582041 A7 _B7______ 五、發明說明(^ ) 若缺陷之消除是藉由列備用線來進行,則方塊B K i中之 備用記億體單胞之存取是藉由行選擇部份n和備用列位 址部份來進行。若行備用線和列備用線都是考慮用來 作修復用,則備用之記億體單胞會經由備用列位址部份 «1*和備用行位址部份n*而起反應。此種起反之記億髏 單胞會被讀出或寫入。在第一步驟中進行上逑比較時若 存在一致性,則b(Z)=l,然後在第四步驟中進行另一 種詢問:此種相一致之位址之列解碼器是否鼷於此種方 塊(其具有方塊選擇部份b)或屬於另一方塊。此種詢問 在與b(Z) = 1相一致時之情況下可縮短時間。若列解碼 器不屬於此種具有方塊選擇部份b之方塊,則其存在於 列方向中之中介方塊備用之間〇方塊選擇是藉由可程式 化之列解碼器來進行,其中與預程式化之位址是相一致 的。所選取之方塊於是不與此種具有方塊選擇部份b之 方塊相一致。在所選取之方塊中經由行選擇部份n和備 用列位址部份n*而對備用之記億體單胞進行存取。然後 入 寫具 或: 出定 讀確 之中 胞驟 單步 體四 億第 記在列 行若種 進 此 經濟部智慧財產局員工消費合作社印製 有 具 0 此 於 屬 器 碼 解 之則 址 , 位塊 化方 式之 程 b 預份 之部 致擇 一 選 相塊 有方 此 且 致 1 相 址 位 之 〇化 問式 詢程 之預 中之 驟器 步碼 三解 第行 於與 似是 類 η 置 口 種和一 办 行若 進 之 b 其 況Θ 份情塊 部用方 擇備此 選塊由 塊方藉 方之是 有介 具中 種之 此中 於向 鼷方 不行 器在 ΓΒ If 碼種 解一 行在 時 胞 單 體 億 記 之 用 備 取 存 /員二 ® ,J是^ ^ 0 方 先 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 582041 A7 _B7_五、發明說明(9 ) 於行解碼器)中之列選擇部份Μ和備用行位址部份II*來 進行。 存取備用之記億體單胞所用之方法可同時進行或依序 進行。在同時進行時選擇位址之方塊選擇部份b須傳送 至可程式化之行解碼器及可程式化之列解碼器。若未在 解碼器中確定一種一致性,則既不存在特定方塊之備用 亦不存在中介方塊之備用情況。若在一方塊之行解碼器 或列解碼器中確定了 一種一致性,則此一方塊即可考慮 經濟部智慧財產局員工消費合作社印製 至碼址碼擇在存,的情且餘 π 不用 送解位解選則中況利用致其 π 外備 傳列擇行之,向情有備一於 π 以之 其 只與選與後性方用是塊相由 設中 先只則亦最致行備塊方 b 時(¾預向 首 m , η 作一在種方介份此 B 來方 b 和時份塊種可一之中部則 π 器列 份 b 性部方一亦在定種擇 ,^器若 部:致擇對在,存確一選況liffi碼 。 擇設一選可存外不所是塊情 U 解成 選假種行才定此中況況方用)}«列逹 塊亦一當,確。向情情與備ff之來 方外在有時時況方用用不之(0化器卜 ,此存只較較狀行備備此中止式碼 Μ 中。不 cfcbfch用在之之因向截程解 。法器並器相作備若中中塊方在可行 用方碼定碼址器種。向向方行是由之 備之解確解位碼一況方方之在塊藉化 塊行列若行化解在狀列列動種方了式 方進或 C 至式列存用由在驅一之除程 介序器較送程與中備經種受在動,可 中依碼比傳預在向種種此則存驅擇由 作在解相 b 之若方一此若,外受選藉 用行器之器 列在刖。況 9 未之能 (請先閱讀背面之注意事項再_寫本頁) --線· 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 582041 A7 _B7_ 五、發明說明(…) 情況不是中介方塊備用情況,則在行方向中之備用情況 可藉由行熔絲编碼而在行方向中允許一種不同於中介方 塊備用之備用情況。 總之,以下之條件提示了本發明之方法: 1. 若在所考慮之P-方塊之部份集合中須選取一種中介 方塊備用或一種中介方塊備用情況霈要時,則此種中介 方塊備用用可只在行中或列方向中受到驅動。就其餘之 方塊而言,則利用所選取之其它中介方塊備用情形來形 成其它之部份集合直至所有之P-方塊都以中介方塊備用 情況來測得為止,若此情況是需要時。 2. 方塊X中之備用線(其由於中介方塊備用情況而用 於另一方塊Y中),可不再用於方塊X中,雖然其並不 用於方塊Y中。 (請先閱讀背面之注意事項寫本頁) 經濟部智慧財產局員工消費合作社印製 3 ·所 有經由 所 有 P- 方 塊 而 藉 由 b 和 η 來 编 碼 之位 址必 須 是不 同的, 就 像 所 有 經 由 b 和 m 來 編 碼 之 位 址一 樣, 於 是在 一値位 址 處 只 能 有 一 値 記 億 體 方 塊 被 驅 動。 符 號之 說明 BK 1 , BR2 .. 記 憶 體 方 塊 S L 1 , SL2 .. 行 線 Z L 1, ZL2 .. 列 線 PSD 1 ,PSD2 •- 行 解 碼 器 PZD 1 ,PZD2 • * 列 解 碼 器 SRL 1 ,SRL2 • · 行 備 用 線 ZRL 1 ,ZRL2 • · 列 備 用 線 -1 2- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐)
Claims (1)
- 582041 A8 B8 C8 D8 經濟部智慧財產局員工消費合作社印製 六、申請專利範圍 第88 1 06 1 1 5號「具有備用記億體單胞之記憶體配置及存 取此種備用記憶體單胞所用之方法」專利案 (90年4月修正) 六申請專利範圍: 1 . 一種具有記憶體方塊之記憶體配置,其具有:可經由 選擇位址來選取之記憶體單胞和備用之記憶體單胞, 這些單胞配置成行和列;行解碼器和列解碼器;可程 式化之解碼器,以便在記憶體方塊中之一選取一個備 用之記億體單胞,其特徵爲: < 在至少一指定之記憶體方塊須對可程式化之解碼 器中之一進行程式化,以便選取此種指定之記憶體方 塊(其具有另一記憶體方塊用之選擇位址)而可對備用 之記憶體單胞進行存取;在上述指定之記憶體方塊中 、設有一種列用之可程式化之解碼器以及一種行用之可 程式化之解碼器。 2 .如申請專利範圍第1項之記憶體配置,其中這些可程 式化之解碼器中至少一個具有一些比較元件,在選擇 位址之已確定之部份與預程式化之位址相比較而出現 一致性時除了指定之記憶體方塊以外這些比較元件可 禁止其餘之記憶體方塊對記憶體單胞進行存取。 3 .如申請專利範圍第2項之記憶體配置,其中須設置一 些比較元件,使可程式化之位址能與選擇位址之此部 份(方塊和行是利用此部份來編碼)相比較,或亦能與 (請先閱讀背面之注意事項再填寫本頁) 、1· 本紙張尺度適用中國國家標準(CNS ) A4規格(210X 297公釐) 582041 經濟部智慧財產局員工消費合作社印製 A8 B8 C8 D8六、申請專利範圍 選擇位址之此部份(方塊和列是利用此部份來編碼)相 比較。 4. 一種存取備用記憶體單胞所用之方法,其是藉由選擇 位址而達成備用狀態,這些記憶體單胞配置在記憶體 配置(其具有記憶體方塊)中之各行和各列中,至少一 個可程式化之行解碼器和至少一個可程式化之列解碼 器是配置於記憶體方塊中,使用上述選擇位址之第一 部份來選取記憶體方塊,使用上述選擇位址之第二部 份來選取記憶體方塊中備用記憶體單胞之行,使用上 述選擇位址之第三部份來選取記憶體方塊中備用記憶 體單胞之列,其特徵爲:一指定之記億體方塊之指定 的記憶體單胞是由另一記憶體方塊之備用記憶體單胞 所取代;該選擇位址之第一部份和第二部份須與每一 可程式化之行解碼器之預程式化之位址相比較且該選 擇位址之第一部份和第三部份須與每一可程式化之列 解碼器之預程式化之位址相比較。 5 ·如申請專利範圍第4項之存取備用記憶體單胞所用之 方法,其中在選擇位址之相對應的部份是與預程式化 之位址之一相一致時,則可對同一記憶體方塊之備用 記憶體單胞進行存取,在此記憶體方塊所屬之行或列 解碼器中存在著一致性。 6 ·如申請專利範圍第5項之存取備用記憶體單胞所用之 方法,其中一種新位址配屬於上述選擇位址之第二部 -----------裝------訂-------線 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS ) A4規格(210 X 297公釐) 582041 六、申請專利範圍 份或第三部份或第二和第三部份。 7 ·如申請專利範圍第4,5或6項之存取備用記憶體單胞 所用之方法,其中在所有記憶體方塊中於所有可程式 化之行解碼器和列解碼器中上述之比較過程是同步進 行的。 8如申請專利範圍第4,5或6項之存取備用記憶體單胞 所用之方法,其中若在列解碼器之預程式化之位址中 確定不存在一致性時,則只須與行解碼器之預程式化 之位址相比較。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19817159 | 1998-04-17 |
Publications (1)
Publication Number | Publication Date |
---|---|
TW582041B true TW582041B (en) | 2004-04-01 |
Family
ID=7864902
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW088106115A TW582041B (en) | 1998-04-17 | 1999-04-16 | Memory-arrangement with redundant memory-cells and method to access on the redundant memory-cells |
Country Status (7)
Country | Link |
---|---|
US (1) | US6466493B1 (zh) |
EP (1) | EP1071994B1 (zh) |
JP (1) | JP2002512416A (zh) |
KR (1) | KR100621265B1 (zh) |
DE (1) | DE59903253D1 (zh) |
TW (1) | TW582041B (zh) |
WO (1) | WO1999054819A1 (zh) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6144593A (en) * | 1999-09-01 | 2000-11-07 | Micron Technology, Inc. | Circuit and method for a multiplexed redundancy scheme in a memory device |
KR100351902B1 (ko) * | 2000-09-28 | 2002-09-12 | 주식회사 하이닉스반도체 | 칼럼 리던던시 리페어 회로 |
DE10155449A1 (de) * | 2001-11-12 | 2003-05-28 | Infineon Technologies Ag | Verfahren zur Rekonfiguration eines Speichers |
US6868019B2 (en) * | 2003-07-02 | 2005-03-15 | Micron Technology, Inc. | Reduced power redundancy address decoder and comparison circuit |
JP4607685B2 (ja) | 2005-06-30 | 2011-01-05 | 富士通セミコンダクター株式会社 | 半導体メモリ |
US20080266990A1 (en) * | 2007-04-30 | 2008-10-30 | Infineon Technologies North America Corp. | Flexible redundancy replacement scheme for semiconductor device |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4051354A (en) * | 1975-07-03 | 1977-09-27 | Texas Instruments Incorporated | Fault-tolerant cell addressable array |
US4937790A (en) * | 1987-08-31 | 1990-06-26 | Hitachi, Ltd. | Semiconductor memory device |
US4807191A (en) * | 1988-01-04 | 1989-02-21 | Motorola, Inc. | Redundancy for a block-architecture memory |
US5270975A (en) * | 1990-03-29 | 1993-12-14 | Texas Instruments Incorporated | Memory device having a non-uniform redundancy decoder arrangement |
US5257229A (en) * | 1992-01-31 | 1993-10-26 | Sgs-Thomson Microelectronics, Inc. | Column redundancy architecture for a read/write memory |
JP3040625B2 (ja) * | 1992-02-07 | 2000-05-15 | 松下電器産業株式会社 | 半導体記憶装置 |
WO1993021578A1 (de) * | 1992-04-16 | 1993-10-28 | Siemens Aktiengesellschaft | Integrierter halbleiterspeicher mit redundanzeinrichtung |
DE59310168D1 (de) | 1993-02-19 | 2001-06-07 | Infineon Technologies Ag | Spalten-Redundanz-Schaltungsanordnung für einen Speicher |
US5404331A (en) * | 1993-07-30 | 1995-04-04 | Sgs-Thomson Microelectronics, Inc. | Redundancy element check in IC memory without programming substitution of redundant elements |
JPH08180698A (ja) * | 1994-12-22 | 1996-07-12 | Toshiba Corp | 半導体記憶装置 |
KR0145222B1 (ko) * | 1995-05-20 | 1998-08-17 | 김광호 | 반도체 메모리장치의 메모리 셀 테스트 제어회로 및 방법 |
KR0170271B1 (ko) * | 1995-12-30 | 1999-03-30 | 김광호 | 리던던트셀 테스트 제어회로를 구비하는 반도체 메모리장치 |
US5970000A (en) * | 1998-02-02 | 1999-10-19 | International Business Machines Corporation | Repairable semiconductor integrated circuit memory by selective assignment of groups of redundancy elements to domains |
-
1999
- 1999-04-16 JP JP2000545099A patent/JP2002512416A/ja active Pending
- 1999-04-16 WO PCT/DE1999/001181 patent/WO1999054819A1/de active IP Right Grant
- 1999-04-16 DE DE59903253T patent/DE59903253D1/de not_active Expired - Fee Related
- 1999-04-16 KR KR1020007011482A patent/KR100621265B1/ko not_active IP Right Cessation
- 1999-04-16 EP EP99927689A patent/EP1071994B1/de not_active Expired - Lifetime
- 1999-04-16 TW TW088106115A patent/TW582041B/zh not_active IP Right Cessation
-
2000
- 2000-10-17 US US09/690,298 patent/US6466493B1/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
WO1999054819A1 (de) | 1999-10-28 |
KR100621265B1 (ko) | 2006-09-13 |
DE59903253D1 (de) | 2002-12-05 |
KR20010042751A (ko) | 2001-05-25 |
JP2002512416A (ja) | 2002-04-23 |
EP1071994A1 (de) | 2001-01-31 |
EP1071994B1 (de) | 2002-10-30 |
US6466493B1 (en) | 2002-10-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI229197B (en) | Built-in spare row and column replacement analysis system for embedded memories | |
US7907458B2 (en) | Non-volatile memory with redundancy data buffered in remote buffer circuits | |
US7545689B2 (en) | Method and apparatus for improving yield in semiconductor devices by guaranteeing health of redundancy information | |
US7663950B2 (en) | Method for column redundancy using data latches in solid-state memories | |
US7224605B1 (en) | Non-volatile memory with redundancy data buffered in data latches for defective locations | |
JPS59144098A (ja) | 半導体記憶装置 | |
TW533423B (en) | Method and apparatus for built-in self-repair of memory storage arrays | |
TWI375959B (en) | Method for repairing memory and system thereof | |
US7650528B2 (en) | Fuse farm redundancy method and system | |
KR20070119692A (ko) | 적어도 하나의 공통 데이터 i/o 버스에 접속된 다수의비휘발성 메모리의 플래시 블록에 논리 데이터 블록을저장하는 방법 및 시스템 | |
JP2006512698A (ja) | 直接アクセスモードによって埋め込みdram回路を試験するための回路および方法 | |
KR20000062506A (ko) | 용장메모리회로를 갖는 반도체 메모리장치 | |
TW582041B (en) | Memory-arrangement with redundant memory-cells and method to access on the redundant memory-cells | |
TW440855B (en) | Method to repair the defect memory-cells of an integrated memory | |
CN107665174A (zh) | 具有非易失性存储器和易失性存储器的存储系统 | |
TW400474B (en) | Wordline and bitline redundancy with no performance penalty | |
US20050210186A1 (en) | Semiconductor device | |
US6400619B1 (en) | Micro-cell redundancy scheme for high performance eDRAM | |
US6650577B2 (en) | Integrated semiconductor memory having memory cells in a plurality of memory cell arrays and method for repairing such a memory | |
JP3409056B2 (ja) | 半導体記憶装置およびそれを用いたシステム | |
CN113495671B (zh) | 读写方法及存储器装置 | |
CN110348245A (zh) | 基于nvm的数据完整性保护方法、系统、装置及存储介质 | |
JPS62250599A (ja) | 半導体メモリ装置 | |
US20210311666A1 (en) | Method for reading and writing and memory device | |
CN113495672B (zh) | 读写方法及存储器装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | Annulment or lapse of patent due to non-payment of fees |