KR20010042751A - 중복 기억 셀을 갖는 기억 장치 및 중복 기억 셀에액세스하기 위한 방법 - Google Patents

Abstract

본 발명은 블록으로 분할되는 기억 장치에서 중복 기억 셀에 대한 유연한 액세스를 가능하게 한다. 다른 블록의 결함을 제거하기 위한 특정 블록의 중복 행 라인과 중복 열 회로를 사용함으로써, 다른 블록에 중복 기억 셀이 존재하는 것보다 더 많은 수의 결함이 다른 블록에서 제거될 수 있다.

본 발명은 어드레스당 정보의 하나 또는 다수의 병렬 비트를 기록하거나 판독하는 모든 타입의 기억 장치 아키텍쳐에서 사용될 수 있다.

Description

중복 기억 셀을 갖는 기억 장치 및 중복 기억 셀에 액세스하기 위한 방법 {STORAGE DEVICE WITH REDUNDANT STORAGE CELLS AND METHOD FOR ACCESSING REDUNDANT STORAGE CELLS}

기억 장치에서 기억되는 정보는 셀 필드에 행렬로 배열된 개별 기억 셀에 저장된다. 각 기억 셀은 할당된 어드레스를 가진 행렬 어드레스 라인을 통해 셀의 판독 및 기록을 위해 선택될 수 있다. 또한 상기 어드레스 라인은 행렬 디코더와 연결된다. 이것은 저장된 어드레스를 디코딩하고, 어드레스에 속한 행렬 어드레스 라인을 활성화시킨다.

높은 집적도 및 모듈 치수가 항상 낮게 형성됨으로써, 셀 필드, 예컨대 손상된 기억 셀 또는 방해받는 어드레스 라인의 결함에 대한 감도는 상승된다. 어느 정도 결함의 수에 있어서 기억 장치의 정해진 최소 용량을 보장하기 위해, 결함을 대체하기 위한 통상적인 장치가 제공된다. 일반적으로 프로그램 가능한 코딩 엘리먼트에 의해 결함 셀 대신에 사용되는 추가 기억 셀이 제공된다.

더 큰 용량의 기억 장치에 있어서, 기억 셀은 더 많은 블록으로 분할된다. 기억 셀의 매트릭스형 구조 때문에, 마찬가지로 추가 셀도 행렬로 배열되어야만 한다. 프로그램 가능한 엘리먼트에 의해 저장된 어드레스에 따라 추가 셀에 속한 추가 라인이 선택된다. 상기 엘리먼트의 프로그래밍은 레이저로 분리 가능한 결합을 갖는 소위 퓨즈 뱅크에 의해 이루어진다. 상기 기억 장치의 테스트시 결함 있는 기억 셀에 할당된 어드레스가 발견된다. 상기 퓨즈 뱅크는 이러한 어드레스에서 추가(중복)기억 셀에 액세스되도록 코딩된다.

EP 0 612 074 A1 에 다수의 기억 블록을 가진 기억 장치용 열(칼럼)-중복-회로 장치가 공지된다. 여기서 프로그램 가능한 코딩 엘리먼트는 블록에 고정 할당되지 않는다. 오히려 각 코딩 엘리먼트는 어드레스 디코딩 수단을 포함하고 따라서 임의의 기억 블록에 할당될 수 있다.

검사에 의해 종종 블록에서 결함이 발생된다. 이에 반해 다른 블록은 결함가 없다. 전형적인 결함은 열 및/또는 행 어드레스를 따라 발생하는 개별 결함이거나 또는 인접한 개별 결함(클루스터)의 반복이다. 이러한 클러스터가 발생하는 지점은 우선 기억 장치가 조립된 이후에 테스트에 의해 검출된다.

또한 상기 인접한 개별 결함이 중복 라인에 의해 제거될 수 있기 위해, 다수의 중복 라인이 각 블록에 필요하다. 그러나 이것은 칩 표면의 증가를 야기한다.

본 발명은 어드레스를 통해 선택될 수 있는 중복 기억 셀을 가진 기억 블록을 갖는 기억 장치에 관한 것이다. 또한 본 발명은 기억 블록을 가진 기억 장치에서 행렬로 배열된 중복 기억 셀에 대한 액세스 방법에 관한 것이다.

도 1 은 본 발명에 따른 기억 장치의 기본 회로도이고,

도 2 는 본 발명에 따른 방법을 설명하기 위한 흐름도이다.

본 발명의 목적은 블록 당 중복 라인의 수가 증가되지 않으면서 중복 라인에 의해 제거될 수 있는 결함의 수가 증가되는 중복 장치를 가진 기억 장치를 제공하는 것이다. 상기 목적은 청구항 제 1 항의 특징을 가진 기억 장치, 또는 청구항 제 5 항의 특징을 가진 중복 기억 셀에 대한 접근 방법에 의해 달성된다.

본 발명은 기억 블록 내 결함을 제거하기 위해, 인접한 기억 블록의 중복 셀이 사용될 수 있는 장점을 갖는다. 이것에 의해 중복 라인이 기억 블록 내에 존재하는 것보다 더 많은 결함이 기억 블록에서 제거될 수 있는 것이 가능하다.

또 다른 장점은 중복을 위해 중복 행 라인과 또한 중복 열 라인이 사용될 수 있다는 것이다.

본 발명에 따른 원리는 어드레스당 정보의 하나 또는 다수의 비트를 동시에 기록하거나 판독하는 모든 기억 장치 아키텍쳐(DRAM, eRAM core, SRAM, ROM, EEPROM)에 사용될 수 있다.

바람직한 실시예 및 개선예가 종속항에 제시된다. 본 발명은 이어서 도면에 의해 더 자세히 설명된다.

도 1 에 따른 기억 장치는 두 개의 기억 블록(BK1 및 BK2)을 포함한다. 각 기억 블록에 행 및 열 라인이 위치하고, 선택 어드레스가 행 및 열 라인과 연결된 행 디코더 및 열 디코더에 인가되는 동안, 상기 라인들을 통해 기억 셀에 액세스될 수 있다. 도 1 에서 개략도에 의해 각 블록에 각각 단 하나의 열 및 행 라인(SL1, ZL1, SL2, ZL2)이 표시된다. 또한 기억 장치는 상기 실시예에서 블록 당 두 개의 열 중복 라인, 즉 블록(BK1)에 SRL1 , 블록(BK2)에 SRL2 를, 그리고 두 개의 행 중복 라인, 즉 블록(BK1)에 ZRL1 , 블록(BK2)에 ZRL2 를 포함한다. 상기 열 중복 라인(SRL1)은 프로그램 가능한 열 디코더(PSD1)와 연결되고, 행 중복 라인(ZRL1)은 프로그램 가능한 행 디코더(PZD1)와 연결된다. 상응하게 블록(BK2)의 중복 라인(SRL2 및 ZRL2)은 프로그램 가능한 열 디코더(PSD2) 또는 프로그램 가능한 행 디코더(PZD2)와 연결된다. 프로그램 가능한 디코더(PSD1, PZD1, PSD2, PZD2)는 버스 라인에 접속된다. 상기 버스 라인에 블록 선택 부분(b), 열 선택 부분(n) 및 행 선택 부분(m)으로 이루어진 선택 어드레스가 인가된다. 상기 실시예에서처럼 단 두 개의 블록만 존재한다면, 상기 블록 선택 부분(b)은 예컨대 하나의 비트로 이루어질 수 있고, 상기 비트에 의해 상태에 따라 제 1 또는 제 2 블록이 선택된다. 상기 블록 선택 부분(b) 및 열 선택 부분(n)은 프로그램 가능한 열 디코더(PSD1 및 PSD2)에 인가된다. 선택 어드레스의 상기 행 선택 부분(m) 및 블록 선택 부분(b)은 버스 라인을 통해 프로그램 가능한 행 디코더(PZD1 및 PZD2)에 공급된다.

블록(BK1)에 어드레싱된 결함 있는 기억 셀에 액세스될 경우, 결함을 제거하기 위해, 예컨대 열 중복 라인(SRL1)중 하나를 통해, 블록(BK1)에서 중복된 기억 셀이 액세스될 수 있다. 상기 열 디코더(PSD1)는 열 선택 부분(n)에 의해 결정된 열 라인에 액세스되지 않고, 열 중복 라인 중 하나에 액세스되도록 프로그래밍된다.

본 발명에 따라 특정 블록에 대한 선택 어드레스에 의해 다른 블록이 선택될 수 있는 것이 제공된다. 두 개의 블록(BK1 및 BK2)을 가진 상기 실시예에서, 상기 언급된 블록(BK1)에서의 결함이 블록(BK2)에서 중복된 기억 셀에 의해 제거될 수 있는 것이 나타난다. 또한 프로그램 가능한 디코더(PSD1, PSD2, PZD1, PZD2)에 인가된 선택 어드레스의 선택 부분은 각각 디코더에서 프리 프로그래밍된 어드레스와 비교된다. 예컨대 상기 블록의 모든 중복 라인이 이미 복구를 목적으로 할당되기 때문에, 프리 프로그래밍된 어드레스는 중복 기억 셀과 동일한 블록에 의해 제거될 수 없는, 예컨대 특정 블록의 결함 있는 기억 셀의 선택 어드레스이다. 디코더에서 선택 어드레스의 부분과 프리 프로그래밍된 어드레스와의 일치가 검출된다면, 상기 디코더에 속한 블록은 활성화되고, 상기 블록의 중복 기억 셀에 대한 액세스가 릴리스된다. 나머지 모든 블록은 액세스를 위해 차단된다. 이러한 방법으로 특정 블록의 중복 라인이 임의의 다른 블록에 사용될 수 있다.

예컨대 두 개의 블록(BK1 및 BK2)을 갖는 실시예에서 블록 선택 부분(b) 및 행 선택 부분(m)이 프로그램 가능한 행 디코더(PRD2)의 프리 프로그래밍된 어드레스와 일치한다면, 제 2 블록(BK2)이 활성화된다. 이 경우 인가된 선택 어드레스는 제 1 블록(BK1)의 결함 있는 기억 셀에 속한다고 가정된다. 행 디코더(PZD2)의 행 선택 부분(m)에 중복 행 어드레스 부분(m^*)이 할당되고, 이것에 의해 선택 어드레스를 위해 제공된 중복 행이 코딩된다. 선택 어드레스의 열 선택 부분(n)은 또한 블록(BK2)에서도 유효하다. n 및 m 으로 어드레싱된 블록(BK1)의 결함 있는 셀에 대한 액세스는 이루어지지 않고, n 및 m^*으로 어드레싱된 블록(BK2)의 중복 기억 셀에 대한 액세스가 이루어진다. 또한 행 중복이 존재한다. 블록(BK2)의 행 중복 라인(RZL2)은 추가로 상황에 따라 존재하는 블록에 사용될 수 있다. 그러나 그렇지 않으면 하나 이상의 블록이 활성화되어야 하기 때문에, 블록(BK2)의 열 중복 라인(SRL2)은 이러한 행 중복에 있어서 단지 동일한 블록(BK2)에서만 사용될 수 있다.

그러나 상기 실시예에서, 선택 어드레스의 열 선택 부분(n)에도 중복 열 어드레스 부분(n^*)이 할당되는 것이 가능하다. 최종적으로 기억 셀이 다른 블록의 기억 셀의 복구를 위해 사용되는 고유의 중복 블록이 제공된다면, 예컨대 열 및 행 중복의 이러한 경우가 고려될 수 있다.

예컨대 선택 어드레스의 블록 선택 부분(b) 및 열 선택 부분(e)이 프로그램 가능한 열 디코더(PSD2)의 프리 프로그래밍된 어드레스와 일치한다면, 제 2 블록(BK2)이 활성화되고, 상응하는 할당된 열 중복 라인(SRL2) 및 행 선택 부분(m)을 통해 블록(BK2)의 중복 기억 셀에 액세스된다. 이러한 열 중복 경우는 행 중복 경우와 유사하게 진행된다. 한 블록 내의 열 중복 및 행 중복에 있어서, 모든 중복 라인, 즉 행 중복 라인 및 열 중복 라인은 다른 블록에 복구 라인으로서 사용된다.

p-블록을 갖는 기억 장치 아키텍쳐에 있어서, 상기 중복 원리는 상기 p-블록에까지 적용범위가 확대된다. 구현과 관계없이, 각 임의의 기억 장치 아키텍쳐는 이러한 부집합으로 소급될 수 있다. 블록당 s 열 중복 라인 및 z 행 중복 라인이 존재한다면, 블록 당 p·s 열 및 z 행 또는 s 열 및 p·s 행까지 상기 중복 원리에 의해 교체될 수 있다. 일반적으로 결함을 제거하기 위해, 블록 내에 존재하는 중복 라인이 스스로 동원된다. 상기 라인에 의해 복구될 수 있는 것보다 더 많은 결함이 존재하기 때문에 이것이 충분하지 않다면, 추가로 본 발명에 따른 중복 원리에 의존하게 된다.

존재하는 p-블록은 두 개의 집합으로 분리될 수 있다. 제 1 집합의 블록에서 열 중복 라인만이 결점을 제거하기 위해 다른 블록에서 동원되고, 제 2 부분 집합의 블록에서는 행 중복 라인만이 동원된다. 예컨대 제 1 블록의 열 중복 라인은 결함의 제거를 위해 제 2 블록에서 동원되고, 제 1 블록의 행 중복 라인은 결함의 제거를 위해 제 3 블록에서 동원되는 것은 불가능하다. 열 중복 라인과 행 중복 라인 둘 다 특정 블록에 동원된다면, 열 중복 라인 및 행 중복 라인은 단지 공통적으로 사용될 수 있다.

본 발명에 따른 중복 원리(이후부터 중간 블록 중복(ZBR)으로 표기됨)는 도 2 에 따른 흐름도에 의해 설명된다. 흐름도의 시작점은 이미 제공된, 블록-, 열- 및 행 선택 부분(b,n 및 m)으로 이루어진 선택 어드레스이다. 제 1 단계에서 b 및 m 은 블록(BKi)의 행 디코더의 프리 프로그래밍된 어드레스와 비교된다. 비교가 일치할 경우, 단축하여 b(z)=1 로 기술되고, 비교시 일치가 검출되지 않으면, 단축하여 b(z)=0 으로 기술된다. 일치가 발생하지 않으면, 즉 b(z)=0 이면, 추가 단계(b 및 n)에서는 블록(Bki)의 프로그램 가능한 열 디코더의 프리 프로그래밍된 어드레스와 비교된다. 어떤 일치도 존재하지 않으면, 즉 b(Sp)=0 이면, 상기 선택 어드레스용으로 어떤 중복도 제공되지 않는다. 블록 선택은 인가된 선택 어드레스의 블록 선택 부분(b)을 통해 이루어진다. 열 선택 부분(n) 및 행 선택 부분(m)에 따라 기억 셀로 액세스된다. 상기 기억 셀은 판독되거나 또는 기록된다.

비교시 제 2 단계에서 일치가 검출되면, 즉 b(Sp)=1 이면, 제 3 단계에서 일치가 검출되는 열 디코더가 선택 어드레스의 블록 선택 부분(b)을 갖는 블록에 속하는지 아니면, 다른 블록에 속하는지가 테스트된다. 상기 테스트는 b(Sp)=1 과 동일하게 단축 표기된다. 제 1 경우에 일반적인 중복이 존재한다. 즉 블록(BKi)의 결함 있는 기억 셀이 동일한 블록(BKi)의 중복 라인에 의해 제거된다. 또한 여기서 블록 선택은 선택 어드레스의 블록 선택 부분(b)을 통해 이루어진다. 선택된 블록의 중복된 기억 셀에 액세스된다. 상기 블록의 열 중복 라인이 사용될 경우, 행 선택 부분(m) 및 중복 열 어드레스 부분(n^*)에 의해 액세스가 이루어진다. n^*는 선택될 열 중복 라인의 열 어드레스를 제공한다. 행 중복 라인을 통해 결함의 제거가 이루어진다면, 열 선택 부분(n) 및 중복 행 어드레스 부분(m^*)을 통해, 블록(BKi)의 중복된 기억 셀에 액세스가 이루어진다. 열 중복 라인과 행 중복 라인이 복구를 위해 동원된다면, 중복된 기억 셀은 중복 행 어드레스 부분(m^*) 및 중복 열 어드레스 부분(n^*)을 통해 응답된다. 응답된 기억 셀은 판독되거나 또는 기록된다. 비교시 제 1 단계에서 일치가 존재한다면, 즉 b(Z)=1 이라면, 제 4 단계에서 일치하는 어드레스의 행 디코더가 블록 선택 부분(b)을 갖는 블록에 속하는지 아니면 다른 블록에 속하는지에 대한 추가의 질문이 이루어진다. 이러한 질문은 b(Z)=1 과 동일하게 단축 표기된다. 행 디코더가 블록 선택 부분(b)을 갖는 블록에 속하지 않는다면, 행 방향의 중간 블록 중복 사이에 존재한다. 블록 선택은 프리 프로그래밍된 어드레스와의 일치가 존재하는 프로그램 가능한 행 디코더를 통해 이루어진다. 선택된 블록은 블록 선택 부분(b)을 갖는 블록과 일치하지 않는다. 선택된 블록에서 열 선택 부분(n) 및 중복 행 어드레스 부분(m^*)을 통해 중복된 기억 셀에 액세스된다. 그 후에 기억 셀의 판독 또는 기록이 이루어진다.

제 4 번째 단계에서 일치된 프리 프로그래밍된 어드레스를 갖는 행 디코더가 블록 선택 부분(b)을 갖는 블록에 속하는 것이 검출되면, 제 3 단계에서와 같이 질문이 이루어진다.

b 및 n 이 열 디코더의 프리 프로그래밍된 어드레스와 일치되고, 상기 열 디코더가 블록 선택 부분을 갖는 블록에 속하지 않는 경우에, 열 방향의 중간 블록 중복이 존재한다. 중복된 기억 셀에 대한 액세스는 이러한 경우 미리 열 디코더에 할당된 블록의 행 선택 부분(m) 및 중복 열 어드레스 부분(n^*)을 통해 이루어진다.

중복된 기억 셀에 대한 액세스 방법은 동시에 또는 순차적으로 실행된다. 동시적 방법에서 선택 어드레스의 블록 선택 부분(b)은 프로그램 가능한 열 디코더와 프로그램 가능한 행 디코더에 공급된다. 디코더 중 어느 디코더에서도 일치가 검출되지 않으면, 블록 고유의 중복도 존재하지 않고, 중간 블록 중복도 존재하지 않는다. 블록의 열 디코더 또는 행 디코더에서 일치가 검출되면, 상기 블록은 중간 블록 중복을 위해 동원된다.

순차적인 방법에 있어서, 블록 선택 부분(b)은 우선 열 디코더 아니면 행 디코더에 안내된다. 다음에서 b 및 m 의 비교는 단지 행 디코더에 의해 이루어진다고 가정된다. 열 선택 부분(n)이 열 디코더의 프리 프로그래밍된 어드레스와 비교됨에도 불구하고, 블록의 최종 선택이 가능하다.

행 디코더와 비교시 일치가 검출되면, 행 방향의 중복이 존재한다. 또한 열 방향의 중복도 존재할 수 있다. 열 방향의 중복이 존재하지 않는다면, 행 방향 중복을 통해 고정된 블록이 유효하다. 행 방향 중복이 중간 블록 중복이라면, 즉 활성화된 블록이 블록 선택 부분(b)과 일치하지 않고, 열 방향의 추가 중복이 존재한다면, 나머지 활성화되지 않은 블록이 차단됨으로써, 프로그램 가능한 행 디코더에 의해 미리 제공된 블록 선택과는 다른, 프로그램 가능한 열 디코더에 의하지 않은 블록 선택이 이루어지는 것이 보장된다. 행 방향의 중복이 중간 블록 중복이 아니라면, 열 방향 중복에 있어서 열 퓨즈 디코딩을 통해, 열 방향 중복은 중간 블록 중복으로 허용될 수 있다.

요약하여 본 발명에 따른 방법에 있어서 다음의 조건들이 제공될 수 있다:

1. 중간 블록 중복이 상기 p-블록의 부분 집합에서 선택되거나 또는 요구되는 경우에, 열 아니면 행 방향으로 중간 블록 중복이 활성화될 수 있다. 필요한 경우에 중간 블록 중복에 의해 모든 p-블록이 인식될 때까지, 나머지 블록에 있어서 추가 부분 집합이 선택된 다른 중간 블록 중복에 의해 형성될 수 있다.

2. 중간 블록 중복에 의해 다른 블록(Y)에 사용되는, 블록(X) 내부의 중복 라인은 블록(Y)에 사용될 수 없지만, 더 이상 블록(X)에도 사용될 수 없다.

3. b 및 m 을 통해 코딩된 모든 어드레스와 같이, b 및 n 을 통해 코딩된 모든 어드레스는 모든 p-블록을 통해 구분되어야만 하며, 따라서 하나의 어드레스에서는 단 하나의 기억 블록만이 활성화될 수 있다.

Claims (10)

1. 기억 블록에서 중복된 기억 셀 중 하나를 선택하기 위한 열 및 행 디코더 및 프로그램 가능한 디코더를 가진,

   행렬로 배열된, 각각 선택 어드레스를 통해 선택될 수 있는 기억 셀 및 중복 기억 셀을 갖는 기억 블록을 포함한 기억 장치에 있어서,

   프로그램 가능한 디코더 중 한 디코더의 적어도 하나의 특정 기억 블록에서, 다른 기억 블록에 대한 선택 어드레스를 갖는 특정 기억 블록이 중복된 기억 셀에 액세스하기 위해 선택될 수 있도록 프로그래밍되는 것을 특징으로 하는 기억 장치.
2. 제 1 항에 있어서,

   상기 특정 기억 블록에서 행에 대한 프로그램 가능한 디코더 및 열에 대한 프로그램 가능한 디코더가 제공되는 것을 특징으로 하는 기억 장치.
3. 제 1 항 또는 제 2 항 중 어느 한 항에 있어서,

   프로그램 가능한 디코더 중 적어도 하나의 디코더가 비교 수단을 포함하고,

   상기 비교 수단이 선택 어드레스의 고정된 부분과 프리 프로그래밍된 어드레스와 비교시 일치할 경우, 특정 기억 블록의 제거에 의해 나머지 기억 블록을 기억 셀에 대한 액세스를 위해 차단하는 것을 특징으로 하는 기억 장치.
4. 제 3 항에 있어서,

   상기 비교 수단은 블록 및 열을 코딩하는 선택 어드레스의 부분, 또는 블록 및 행을 코딩하는 선택 어드레스의 부분에 의해 프리 프로그래밍된 어드레스와의 비교가 이루어지도록 실행되는 것을 특징으로 하는 기억 장치.
5. 각각 적어도 하나의 프로그램 가능한 열 디코더 및 적어도 하나의 프로그램 가능한 행 디코더가 할당된, 상기 기억 셀은 기억 블록을 가진 기억 장치에서 행렬로 배열되는, 선택 어드레스를 통해 중복된 기억 셀에 액세스하기 위한 방법에 있어서,

   선택 어드레스의 제 1 부분에 의해, 기억 블록의 선택;

   선택 어드레스의 제 2 부분에 의해, 열의 선택;

   선택 어드레스의 제 3 부분에 의해, 중복된 기억 셀의 행의 선택이 기억 블록에서 이루어지는 단계를 포함하고,

   특정 기억 블록의 특정 기억 셀이 다른 기억 블록의 중복된 기억 셀로 대체되는 단계를 포함하는 것을 특징으로 하는 방법.
6. 제 5 항에 따른 중복된 기억 셀에 액세스하기 위한 방법에 있어서,

   선택 어드레스의 제 1 부분 및 제 2 부분이 각 프로그램 가능한 열 디코더의 프리 프로그래밍된 어드레스와 비교되고,

   선택 어드레스의 제 1 부분 및 제 3 부분이 각 프로그램 가능한 행 디코더의 프리 프로그래밍된 어드레스와 비교되는 것을 특징으로 하는 방법.
7. 제 6 항에 따른 중복된 기억 셀에 액세스 하기 위한 방법에 있어서,

   선택 어드레스의 상응하는 부분과 프리 프로그래밍된 어드레스 중 하나와 일치할 경우, 할당된 열 또는 행 디코더에서 일치가 존재하는 상기 기억 블록의 중복된 기억 셀에 대한 액세스가 릴리스되는 것을 특징으로 하는 방법.
8. 제 7 항에 따른 중복된 기억 셀에 액세스 하기 위한 방법에 있어서,

   선택 어드레스의 제 2 부분 또는 제 3 부분 또는 제 2 및 제 3 부분에 하나의 새로운 어드레스가 할당되는 것을 특징으로 하는 방법.
9. 제 6 항 내지 제 8 항에 따른 중복된 기억 셀에 액세스 하기 위한 방법에 있어서,

   모든 프로그램 가능한 열 및 행 디코더에서의 비교가 모든 기억 블록에서 동시에 이루어지는 것을 특징으로 하는 방법.
10. 제 6 항 내지 제 8 항에 따른 중복된 기억 셀에 액세스 하기 위한 방법에 있어서,

    행 디코더의 프리 프로그래밍된 어드레스에 있어서 일치가 검출되지 않는 경우, 열 디코더의 프리 프로그래밍된 어드레스와의 비교만 이루어지는 것을 특징으로 하는 방법.