[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

TW439136B - Technique for extending the limits of photolithography - Google Patents

Technique for extending the limits of photolithography Download PDF

Info

Publication number
TW439136B
TW439136B TW088111946A TW88111946A TW439136B TW 439136 B TW439136 B TW 439136B TW 088111946 A TW088111946 A TW 088111946A TW 88111946 A TW88111946 A TW 88111946A TW 439136 B TW439136 B TW 439136B
Authority
TW
Taiwan
Prior art keywords
spacers
forming
isomorphic
scope
patent application
Prior art date
Application number
TW088111946A
Other languages
English (en)
Inventor
Harris C Jones
James G Ryan
Original Assignee
Ibm
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibm filed Critical Ibm
Application granted granted Critical
Publication of TW439136B publication Critical patent/TW439136B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76844—Bottomless liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

五、發明說明d) 本發明係 置内的佈線 傳統的系 導體裝置中 法包含下列 薄膜；並使 光罩材料上 代表所需佈 ’使光罩的 區域之蝕刻 一旦光罩 活性離子蝕 蝕刻等的蝕 或去除一負 該光罩代表 程，而在基 如果係在 除該光罩， 露基材。然 並使該結構 且該基材使 發明背景 發明領域 大致有關半導體佈線，尤係有關增加半導體裝 密度並減小佈線間距及寬度之方法。 相關技術說明 統以诸如微影/钱刻製程荨許多的方法形成半 的佈線。更具體而言，一種形成佈線的常見方 步驟：在一基材上沈積一感光光阻拋棄式掩蔽 該拋棄式掩蔽薄膜接受一光圖樣的曝光，而在 產生圖樣。在該拋棄式薄膜上曝光的該光圖樣 線圖樣之一正或負影像。曝光區域改變了成分 未曝光區域之蝕刻敏感度不同於該光罩的曝光 敏感度。 材料受到光佈線圖樣的曝光之後，即執行諸如 刻（Reactive l〇n Etching ;簡稱RIE)或化學 刻製程’以便去除一正光阻光罩的曝光區域， 光阻光罩的未曝光區域。在該蝕刻製程之後， 所需佈線圖樣的一負影像。亦可延伸該蝕刻製 材中形成可配合所需佈線圖樣之佈線溝槽。 基材中形成溝槽，則以一剝離製程自該基材去 而留下具有導線-間隔陣列的佈線溝槽的之裸 後以諸如銅等的導電材料填滿該等佈線溝槽， 磨平，使該導電材n在該㈣ 導電佈線絕緣
$ 4頁 五、發明說明（2) ' ' 此外，亦可以蝕刻製程在一導電材料上形成圖樣。去除 光罩二其餘部分，巾留下一佈線圖樣 '然後在鄰近該佈線 圖樣處形成一絕緣體，而將佈線絕緣。 至此已：致完成了佈線圖樣之形成。可重複上述的各步 驟，而形成額外的佈線層。在完成佈線製程之 行後續的製程’以便完成半導體裝置β 析，？更體的=方法受限於微影製程之解 析度更具肢而s，可在拋棄式光罩上聚焦 表了可製造出來的最小尺寸導線。同樣地， ^先心代 析度限制了可在半導趙裝置中形成的佈線間的解 發明概述 ^ ° 因此，本發明之一目的在於提供一種減少半虫 的導線尺寸並增加佈線密度之結構及方法。 衣且内 一種拋棄式（絕緣）層來有效地使一佈線層内的】用 倍，而達到上述目&。本發明亦將製程控制二=線數加 薄膜，並以比傳統微影製程更佳之方式 ''某些沈積 的厚度及等形性。 Λ控制足些沈積薄膜 附圖簡述 的各開發階 圖1A-1G是根據本發明的一半導體佈線圖 段之示意橫斷面圖； ^ 圖2 A疋一傳統佈線圖樣之平視示意圖； 圖2B是根據本發明而形成的一佈線圖樣之平，_ 圖3A-3C是根據本發明而形成的一半導體奘見示思圖 示意圖； 彳體裝置之橫斷面
第5頁
五、發明說明（3)
一半導體裝置之橫斷面 明而形成的 圖4A-4C是根據本發 示意圖； 圖5A-5B是一傳統線圈的一平視示意圖； 是根據本發明而形成的一線圈之平視示意圖 圖7是一的六角形密閉包封陣列之示意囷。 本發明較佳實施例之詳細說明 文：ΐίί閱各圖*，尤其請參閱圖1A，圖中示出利用前 =所述的傳統方法以微影製程在一拋棄式光罩上 線/間隔圖樣。以活性離子蝕刻製程蝕刻導 曝光部分（或未曝光部分）的光阻，以便在去除 =ί i=「鑲喪狀平台-溝槽陣列或導線-間二 大&Λ=2)°拋棄式層（1㈣）中各溝槽（iq2)的㈣ 該圖樣即是傳統上利用銅鑲嵌狀製程而以諸如銅等 二:ΓίΓ的圖樣。然而圖1請示’本發明脫離了傳 統技術的揭示，反而以一導電材料填滿各溝槽（1〇2)，且 係以—等形絕緣體（110)覆蓋各溝槽（102)，可 絕緣體(110)到拋棄式層及下層的絕緣體⑴。) 該等形絕緣體之厚度⑴1)最好是導線1隔陣列 (圖1Α)的間距（103)之1/8。 然後以一受控式RIE製程蝕刻該等形絕緣體（11〇),以 讓一部分的等形絕緣體（1丨0)保留在絕緣體光罩（1〇〇)的 側面，而在拋棄式絕緣體光罩（η〇)上形成如圖κ所示
4391 36 五、發明說明（4) 各側壁間隔物（1 2 0 )。 然後利用一個並不會影響到側壁間隔物（1 2 〇 )的製程去 除拋棄式層（100)，而得到圖1D所示之結構。如前文所述 ’可選擇性蝕刻側壁間隔物（1 2 0 )及絕緣體光罩（丨〇 〇 )。因 此，可利用一種不會影響到側壁間隔物（1 20 )的製程來钱 刻抛棄式光罩（100)。例如，如果拋棄式光罩（1QQ)是光阻 ’則可灰化該光阻，或者如果拋棄式光罩（1 〇 0 )是碎酸领 玻璃（BSG)’則可以溼式蝕刻或乾式蝕刻製程蝕刻該碎酸 侧玻璃，而如圖1 D所示使側壁間隔物（1 2 0 )保持不變。 對第一等形層（110)進行的第一RIE蝕刻製程將具有大於 1的選擇性，因而只會蝕刻等形層（1丨〇 )，而不會蝕刻到抛 棄式光罩（1 0 0 )。將對整片晶圓進行一溼式蝕刻或一第二 HE製程，以便去除拋棄式層（1〇〇),並使各間隔物（12〇) 保持不變。 ★請參閱圖1E，然後以一與該第一層相同或不相同的第二 等形層（1 3 0 )覆蓋側壁間隔物（1 2 〇 )。第二等形層（丨3 〇 )的 厚度（131)最好疋約為第一層（11〇)的相同厚度（Η!)。 然後以與圖1 C所示第—層相同的方式蝕刻該第二層 〇兮），而如圖1F所示在鄰近各第一側壁間隔物。2〇曰)處產 弟二側壁間隔物（140)。彳㈣等形層的姓刻&伸（例如 j :蝕刻）到某-程度 > 以便調整各絕緣導線如側壁間 隔物（120)、（140))的寬声，虬固进π好；χ 見度且丨』樣s周整如將於下文所述 在各絕緣導線之間形成的導電佈線之寬度。 上述製程的結果產生了 一陣列的平台（絕緣導線）
3 9136,穿 五、發明說明（5) ' U20/U0)及溝槽（間隔）（141)，而該陣列的平台及溝槽之 通過見度（1 4 2 )大約為可利用圖丨A所示傳統微影製程規則 所能達到的導線-間隔陣列的間距（1〇3)之1/4。因此，利 用本發明所產生的佈線陣列之間距（143)大約為可利用傳 統微影製程工具所能達到的最小可能間距（丨〇3)之1/2。 如圖1 G所示’可利用一導電材料（丨5 〇 )填滿各間隔（u ) ’並利用諸如鑲攸製私等傳統習知的製程來研磨該等間隔 〇 用於本實施例的材料是對本門技術具有一般知識者所習 知的。例如’拋棄式絕緣光罩（丨0 〇 )可包含諸如s丨〇2、 Si3N4、BPSG(矽酸硼磷玻璃）等任何適當的拋棄式材料、 或任何其他可在進行活性離子蝕刻時形成垂直側壁之介質 材料。如將於下文中所詳述的，等形層（11〇)、（13〇)或佈 線層（1 5 0 )可包含任何絕緣體或導體。例如，適當的絕緣 體最好是包括Si3N4、Si〇2、或任何其他對拋棄式層（1〇〇) 具有银刻選擇性且對基底層基材（1 0丨）具有蝕刻選擇性的 介質材料。同樣地，適當的導體可包括銅、鋁、多晶矽、 或紹銅合金。 對於等形層（110)、（130)的沈積方法而言*諸如Si 02及 Si 3N4標準絕緣體沈積製程等的對本門技術具有—般知識 者所習知的製程大致有相當好的控制性，可在所有的平面 上產生厚度一致的層。例如，可將等形層（1丨〇)、（130)的 厚度一致性控制在所需厚度（例如厚度（丨丨丨）及（1 3 1 ))的諸 如5 %或更少的波動。因此，所得到側壁間隔物（1 2 0 )、
五、發明說明（6) ' (140)的基底之寬度可以具有與傳統微影製程所能提供者 相當或更佳之精確度。 換s之’除了產生間距更小的導線，且在每一量測單位 中產生·更多的導線之外，本發明亦可產生厚度比傳統微影 製程所能達到的更佳的一致性（例如較高的精確度）之導線 〇 圖2Α-2β是平視圖，其中係將圖2A所示以傳統方式形成 的導線陣列與圖2 B所示本發明之導線陣列比較。更具體而 言’圖2 A不出一基材（2 〇 1 )、及可以傳統微影製程形成的 最小導線（ 20 0 )。相反地，圖2B示出本發明以等形絕緣層 (120八40)隔離的各導線（212)有較小的間距。 對本Π技術具有一般知識者所習知的光罩（2丨〇 )或其他 傳統的方法可用來切除各導線（212)的末端（211)。 在另一實施例中，第一等形層（1 2 0 )可包含一用來取代 絕緣體的導電材料。圖3 A - 3 C所示的本實施例包含作為導 線之層（120),且係以一絕緣體（例如第二等形層（13〇))覆 蓋該等導線’而形成具有一導電心線（1 2 0)之絕緣導線 (130)。本實施例提供了具有極高密度的極窄之導線（以供 用於諸如小電流信號的應用）。 本實施例類似於至圖1E所示製程為止的本發明之第一實 施例。然而’本實施例並不將第二等形層蝕刻到圖丨F所示 之點’而疋對第二等形層（1 3 〇 )進行最少的超限蝕刻，以 便只去除水平表面，而使等形層（1 2 〇)兩側面上的側壁間 隔物保持不變。
五、發明說明（7) 更具體而言，圖3A示出將第二等形層（13〇)接合到等形 層（120)的上方之一製程。相反地，圖3B示出一製程，其 中對第二等形層（1 30 )蝕刻的深度小於圖3A所示者，使一 較厚的第二等形層（130)完全覆蓋了該第一等形層（丨2〇)。 然後如圖3 C所示，最好是以諸如銅等的一導電材料 (3 0 0 )覆蓋晶圓，並對該晶圓進行化學機械性研磨，以便 產生一平面結構13C所示該結構所具有械的？單磨位面：之 導線數為傳統光阻技術所能形成的四倍。 在圖4A-4C所示的另一實施例中，係利用在發明背景一 節中所述的傳統技術而在基材中形成溝槽陣列圖樣。如圖 4A所示’係在被飯刻的基材（400)上沈積—等形導電層 (4 01) ’而形成各導電側壁間隔物。如圖4B所示，以如同 前述各實施例之方式’蝕刻導電層（40丨），而在各溝槽内 形成側壁間隔物。如圖4C所示’使在各導電間隔物（4 〇 j ) 與該結構之間沈積的一第二絕緣等形層（4〇2)平面化。本 發明之該實施例產生了比傳統微影技術所能得到的較小寬 度及較高密度之導線。 將以下列的例子進一步說明上述各實施例。圖5 a_5b示 出用於一硬碟機讀寫頭或一晶片内建偵測器的—傳統平面 礙性偵測器線圈，且圖6 A - 6 B示出根據本發明而形成的同 一結構。對本門技術具有一般知識者在參閱本發明之揭示 事項之後’將可了解此種線圈的標準銀嵌形結構。因此， 此處省略了該結構的形成之諸多細節，而得以清楚地說明 本發明的特徵及優點。
第10頁 4391 36 五、發明說明（8) ------ 簡要而言，如圖5A及5B所示，係在一光阻（圖中未示 上使一螺旋形曝光。將該螺旋形姓刻進入 ’、） , 儿1·^'’龙银岁丨| 進入基材。在該基材中形成的圖樣中沈積諸如鋼等的—^ 電材料（ 50 0 )，並利用諸如銅鑲嵌製程等的標準製程來 磨該導電材料（5 0 0 )。去除其餘的光阻，然後將銅導線線 圈（5 0 0 )包封在一絕緣體（5 〇丨）中。利用標準雙鑲嵌製程在 線圈的中心及邊緣端製作接點。圖5A及冗示出一個$統的 N圈線圈，其中兩圈佔用了約為36a2的表面，此處的丘是 距。 圖6A及6B示出根據本發明而形成的同—線圈。與圖^及 5B所示的線圈比較時，該線圈包含兩倍的圈數（以及兩倍 的靈敏度）。 ° 更具體而言，係在一拋棄式層（圖中未示出）上產生一類 似的螺旋形。然而，並不如同圖5Α、5β所示之方式以一導 電材料填滿溝槽圖樣，而是沿著各溝槽的垂直面而形成各 絕緣側壁間隔物《然後去除該拋棄式層’並在鄰近第一絕 緣間隔物（6 02 )處形成第二絕緣間隔物（6〇〇)。以形成導線 (6 0 1)、（ 6 0 3 )的一導電材料填滿各絕緣間隔物（6 〇 〇 )、 ( 6 0 2 )間之溝槽，然後將該結構平面化。 將這些線圈包封在一絕緣體中，並以標準雙鑲嵌技術連 接該等線圈。t好是將其中一個線圈的中心接點連接到另 -線圈的邊緣接點，且最好是將其他兩個接點用於輸a/ 輸出。 如圖6A及6B所不’已在與前述相同的空間中產生了具有
4 3 91 3 6 五、發明說明C9) 2 N圈（以及約有兩倍的靈敏度）之一線圈。此外，可將兩個 中心接點連接在一起，而產生一極高電阻值/低電感值的 電橋。 因此’如前文所述，圖6A-6B所示的本發明所包含之線 圈具有為利用傳統微影技術所能得到最小且最高密度的導 線之1/2間距及兩倍密度。 對本門技術具有一般知識者在參閱本發明的揭示事項之 後將可易於了解’最好是增加線圈中心及線圈末端的導線 寬度，使接觸面積符合表面及覆蓋物的要求。同樣地，可 使曝光劑量及蝕刻偏壓最佳化，以便導線（6 〇 1 )、（ 6 〇 3 )具 有由設計需求所決定的相同橫斷面（例如匹配電阻值）。此 外，可以一光罩隔離線圈，或以一非拋棄式層圍繞拋棄 層，而以傳統方式解決了其他在製造上的考慮點。、式 本發明並不限於前文所述的各實施例，而是適用於斗 將接點密度最佳化的任何類型之佈線應用。例如，半^及 的佈局係通常基於一正方形陣列的接點。這可以是—^體 陣列、或一體心立方陣列。 簡單 然而，正方形陣列並不是密度最高的陣列。六角 包封陣列才是密度最高的陣列。在六角形封閉包封=封閉 ，如圖7所示，諸如接觸通孔等的各形狀間之最小列中 處於60度角。 ~ t是 傳統上，無法在不違背最小微影製程規則的情形 各相鄰的接點，這是因為線寬或間距必須比最小微々哽接 尺寸小〇. 866倍。然而，因為本發明可以產生間距較〜製程 ^ 3 -))36
五、發明說明（ίο) 佈線’所以可利用前文所揭 可能的產生導線之製程，而 的導線-間隔陣列。 示使連接相鄰接腳或接點成為 形成尺寸為2x0, 866a=l. 732a 二广兄明了本發明可在不改變微影製程的基本規則下 :^ «度增加15%以上，換言之，可將較不頂尖的中紫 外線(^d-Ultra Vi〇iet ;簡稱腳v)微影製程用於通常需 要頂尖的深紫外線（Deep Ultra Violet ;簡稱DUV)微影製 程的某些導線層。 雖然已參照一些較佳實施例而說明了本發明，但是熟悉 本門技術者當可了解’在最後的申請專利範圍之精神及^ 圍内’尚可利用修改的方式實施本發明。

Claims (1)

  1. # /月γ日聲手I 4 3 91 3 6 一一;-8811194B_年{月 Γ 曰_«_ - 六、申請專利範圍 1 . 一種在一裝置中形成一佈線圖樣之方法，該方法包含 下列步驟： 在一光罩中形成一陣列的溝槽； 在該等溝槽的各垂直壁之鄰近處形成若干第一間隔物 去除該光罩； 在該等第一間隔物之鄰近處形成若干第二間隔物；以 及 以一材料填滿該等第一間隔物間之區域、及該等苐二 間隔物間之區域*而形成該佈線圖樣。 2. 如申請專利範圍第1項之方法，其中該材料包含一導 體，該等第一間隔物及該等第二間隔物包含絕緣體。 3. 如申請專利範圍第1項之方法，其中該材料包含在一 銅鑲嵌製程中形成的銅，該等第一間隔物及該等第二間隔 物包含絕緣體。 4. 如申請專利範圍第1項之方法，其中該等第一間隔物 及該等第二間隔物中之至少一個間隔物包含一導體，該材 料包含一絕緣體。 5 .如申請專利範圍第1項之方法，其中形成該等第一間 隔物之該步驟包含下列步驟： 在該光罩之上且在該等溝槽中沈積一等形材料；以及 選擇性地去除一部分的該等形材料，使自水平表面去 除該等形材料，並在垂直表面上保留該等形材料。 6 .如申請專利範圍第5項之方法，其中該沈積步驟包含
    O:\59\59336.ptc 第1頁 2001.01. 05.015 43 913 6 案號88111946 和年/月厂日 修正 ' .. · ..... t 六、申請專利範圍 下列步驟：形成厚度大約等於該等溝槽的寬度的1 / 8之該 等形層。 7.如申請專利範圍第1項之方法，其中形成該等第二間 隔物之該步驟包含下列步驟： 在該等第一間隔物及該基材上沈積一等形材料；以及 蝕刻該等形材料，使該等形材料之形狀及尺寸大約等 於該等第一間隔物之形狀及尺寸，且該等形材料係位於該 等第一間隔物的鄰近處。 8 .如申請專利範圍第1項之方法，其中該材料包含一佈 線材料，且形成該等第二間隔物之該步驟包含下列步驟： 在該等第一間隔物及該基材上沈積一等形材料；以及 蝕刻該等形材料，使該等形材料覆蓋該等第一間隔物 ，且各溝槽係存在於該等第二間隔物中的各相鄰第二間隔 物之間， 其中該等第一間隔物及該佈線材料包含導體。 9. 一種在一裝置中形成一佈線圖樣之方法，該方法包含 下列步驟： 在一基材之上的一光罩中形成一陣列的溝槽； 在該光罩之上且在該等溝槽中沈積一第一等形材料； 選擇性地去除一部分的該等形材料，使自水平表面去 除該第一等形材料，並在垂直表面上保留該第一等形材料 ，且該第一等形材料包含第一間隔物； 去除該光罩； 在該等第一間隔物及該基材之上沈積一第二等形材料
    O:\59\59336.ptc 2001.01.05.016 第2頁 / η i 3 6 _案號 88111946_fc 年，月厂曰_；_ 六、申請專利範圍 r 選擇性地去除一部分的該第二等形材料，使該第二等 形材料包含第二間隔物；以及 以一第三材料填滿該等第一間隔物間之區域、及該等 第二間隔物間之區域，而形成該佈線圖樣。 1 〇.如申請專利範圍第9項之方法，其中該第一等形材料 及該第二等形材料包含絕緣體，且該第三材料包含一導體 〇 π .如申請專利範圍第9項之方法，其中該第一等形材料 及該第二等形材料中之至少一個等形材料包含導體，且該 第三材料包含一絕緣體。 1 2 .如申請專利範圍第9項之方法，其中該第二等形材料 使該等第一間隔物與該第三材料絕緣，且該等第一間隔物 及該第三材料包含導體。 1 3. —種形成一佈線圖樣之方法，該方法包含下列步驟 在一基材中形成一陣列的溝槽； 沿著該等溝槽的垂直壁形成若干間隔物；以及 以一材料填滿該等間隔物間之區域，而形成該佈線 圖樣。 1 4.如申請專利範圍第1 3項之方法，其中該等間隔物包 含絕緣體，且該材料包含一導體。 1 5 .如申請專利範圍第1 3項之方法，其中該等間隔物包 含導體，且該材料包含一絕緣體。
    O:\59\59336.ptc 第3頁 2001.01.05.017 _案號 88111946_7c 年 / 月 Γ 曰__ 六、ΐ請專利範圍 1 6 .如申請專利範圍第1 3項之方法，其中形成該等間隔 物之該步驟包含下列步驟： 在該基材之上且在該等溝槽中沈積一等形材料；以 及 選擇性地去除一部分的該等形材料，使自水平表面 去除該材料，並在垂直表面上保留該材料。 1 7 . —種以一製程形成之一裝置，該製程包含： 在一基材上的一光罩中形成一陣列的溝槽； 在該等溝槽的各垂直壁之鄰近處形成若干第一間隔 物； 去除該光罩； 在該等第一間隔物之鄰近處形成若干第二間隔物； 以及 以一材料填滿該等第一間隔物間之區域、及該等第 二間隔物間之區域"而形成·一佈線圖樣。 1 8.如申請專利範圍第1 7項之裝置，其中該材料包含一 導體，該等第一間隔物及該等第二間隔物包含絕緣體。 1 9.如申請專利範圍第1 7項之裝置，其中該材料包含在 一銅鑲嵌製程中形成的銅，該等第一間隔物及該等第二間 隔物包含絕緣體。 2 0.如申請專利範圍第1 7項之裝置，其中該等第一間隔 物及該等第二間隔物中之至少一個間隔物包含一導體，該 材料包含一絕緣體。 2 1 .如申請專利範圍第1 7項之裝置，其中形成該等第一
    O:\59\59336.ptc 第4頁 2001.01.05.018 4391 3 6« Β8Π1Μ6 汴年ί月v曰_^_ 六、申請專利範圍 間隔物之該步驟包含下列步驟： 在該光罩之上且在該等溝槽中沈積一等形材料；以 及 選擇性地去除一部分的該等形材料，使自水平表面 去除該等形材料，並在垂直表面上保留該等形材料。 2 2 .如申請專利範圍第2 1項之裝置，其中該沈積步驟包 含下列步驟：形成厚度大約等於該等溝槽的寬度的丨/ 8之 該等形層。 2 3.如申請專利範圍第1 7項之裝置，其中形成該等第二 間隔物之該步驟包含下列步驟： 在該等第一間隔物及該基材上沈積一等形材料；以 及 蝕刻該等形材料，使該等形材料之形狀及尺寸大約 等於該等第一間隔物之形狀及尺寸，且該等形材料係位於 該等第一間隔物的鄰近處。 2 4.如申請專利範圍第1 7項之裝置，其中該材料包含一 佈線材料，且形成該等第二間隔物之該步驟包含下列步驟 在該等第一間隔物及該基材上沈積一等形材料；以 及 蝕刻該等形材料，使該等形材料覆蓋該等苐一間隔 物，且各溝槽係存在於該等第二間隔物中的各相鄰第二間 隔物之間， 其中該等第一間隔物及該佈線材料包含導體。
    O:\59\59336.ptc 第5頁 2001.01.05.019 4 3°^36
    O:\59\59336.ptc 第6頁 2001. 01. 05. 020
TW088111946A 1998-07-16 1999-07-14 Technique for extending the limits of photolithography TW439136B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US09/116,791 US6140217A (en) 1998-07-16 1998-07-16 Technique for extending the limits of photolithography

Publications (1)

Publication Number Publication Date
TW439136B true TW439136B (en) 2001-06-07

Family

ID=22369242

Family Applications (1)

Application Number Title Priority Date Filing Date
TW088111946A TW439136B (en) 1998-07-16 1999-07-14 Technique for extending the limits of photolithography

Country Status (3)

Country Link
US (2) US6140217A (zh)
KR (1) KR20000011739A (zh)
TW (1) TW439136B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI383432B (zh) * 2006-08-30 2013-01-21 Micron Technology Inc 藉由大於二係數之單一間隙壁倍增間距之方法及相關之中間積體電路結構
US10515801B2 (en) 2007-06-04 2019-12-24 Micron Technology, Inc. Pitch multiplication using self-assembling materials

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6462818B1 (en) 2000-06-22 2002-10-08 Kla-Tencor Corporation Overlay alignment mark design
US7068833B1 (en) 2000-08-30 2006-06-27 Kla-Tencor Corporation Overlay marks, methods of overlay mark design and methods of overlay measurements
US7541201B2 (en) 2000-08-30 2009-06-02 Kla-Tencor Technologies Corporation Apparatus and methods for determining overlay of structures having rotational or mirror symmetry
US6486954B1 (en) 2000-09-01 2002-11-26 Kla-Tencor Technologies Corporation Overlay alignment measurement mark
KR100354440B1 (ko) * 2000-12-04 2002-09-28 삼성전자 주식회사 반도체 장치의 패턴 형성 방법
US6770966B2 (en) * 2001-07-31 2004-08-03 Intel Corporation Electronic assembly including a die having an integrated circuit and a layer of diamond to transfer heat
JP4202914B2 (ja) * 2001-08-09 2008-12-24 エヌエックスピー ビー ヴィ 平面誘導性部品および平面変成器
US7804994B2 (en) * 2002-02-15 2010-09-28 Kla-Tencor Technologies Corporation Overlay metrology and control method
US7075639B2 (en) * 2003-04-25 2006-07-11 Kla-Tencor Technologies Corporation Method and mark for metrology of phase errors on phase shift masks
US7346878B1 (en) 2003-07-02 2008-03-18 Kla-Tencor Technologies Corporation Apparatus and methods for providing in-chip microtargets for metrology or inspection
US7608468B1 (en) * 2003-07-02 2009-10-27 Kla-Tencor Technologies, Corp. Apparatus and methods for determining overlay and uses of same
KR100682899B1 (ko) * 2004-11-10 2007-02-15 삼성전자주식회사 저항 변화층을 스토리지 노드로 구비하는 메모리 소자의제조 방법
US7557921B1 (en) 2005-01-14 2009-07-07 Kla-Tencor Technologies Corporation Apparatus and methods for optically monitoring the fidelity of patterns produced by photolitographic tools
US20070232074A1 (en) * 2006-03-31 2007-10-04 Kramadhati Ravi Techniques for the synthesis of dense, high-quality diamond films using a dual seeding approach
US8852851B2 (en) 2006-07-10 2014-10-07 Micron Technology, Inc. Pitch reduction technology using alternating spacer depositions during the formation of a semiconductor device and systems including same
US7772048B2 (en) * 2007-02-23 2010-08-10 Freescale Semiconductor, Inc. Forming semiconductor fins using a sacrificial fin
US7989307B2 (en) * 2008-05-05 2011-08-02 Micron Technology, Inc. Methods of forming isolated active areas, trenches, and conductive lines in semiconductor structures and semiconductor structures including the same
US10151981B2 (en) * 2008-05-22 2018-12-11 Micron Technology, Inc. Methods of forming structures supported by semiconductor substrates
US8796155B2 (en) 2008-12-04 2014-08-05 Micron Technology, Inc. Methods of fabricating substrates
US8247302B2 (en) 2008-12-04 2012-08-21 Micron Technology, Inc. Methods of fabricating substrates
US8273634B2 (en) 2008-12-04 2012-09-25 Micron Technology, Inc. Methods of fabricating substrates
US8268543B2 (en) 2009-03-23 2012-09-18 Micron Technology, Inc. Methods of forming patterns on substrates
US9330934B2 (en) 2009-05-18 2016-05-03 Micron Technology, Inc. Methods of forming patterns on substrates
US9927718B2 (en) 2010-08-03 2018-03-27 Kla-Tencor Corporation Multi-layer overlay metrology target and complimentary overlay metrology measurement systems
US8518788B2 (en) 2010-08-11 2013-08-27 Micron Technology, Inc. Methods of forming a plurality of capacitors
US8455341B2 (en) 2010-09-02 2013-06-04 Micron Technology, Inc. Methods of forming features of integrated circuitry
US8575032B2 (en) 2011-05-05 2013-11-05 Micron Technology, Inc. Methods of forming a pattern on a substrate
US10890436B2 (en) 2011-07-19 2021-01-12 Kla Corporation Overlay targets with orthogonal underlayer dummyfill
US9076680B2 (en) 2011-10-18 2015-07-07 Micron Technology, Inc. Integrated circuitry, methods of forming capacitors, and methods of forming integrated circuitry comprising an array of capacitors and circuitry peripheral to the array
US9177794B2 (en) 2012-01-13 2015-11-03 Micron Technology, Inc. Methods of patterning substrates
US8629048B1 (en) 2012-07-06 2014-01-14 Micron Technology, Inc. Methods of forming a pattern on a substrate
WO2016130996A1 (en) 2015-02-13 2016-08-18 Airmar Technology Corporation Acoustic transducer element
US10451412B2 (en) 2016-04-22 2019-10-22 Kla-Tencor Corporation Apparatus and methods for detecting overlay errors using scatterometry
KR20200011174A (ko) 2018-07-24 2020-02-03 에스케이하이닉스 주식회사 대칭형 구조를 갖는 전도성 패턴들을 갖는 반도체 소자

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2843829A (en) * 1952-12-30 1958-07-15 Du Mont Allen B Lab Inc Electrical inductance
US2962393A (en) * 1953-04-21 1960-11-29 John G Ruckelshaus Method of preparing electrical resistors
US4406062A (en) * 1979-11-05 1983-09-27 Thomas & Betts Corporation Method of forming a multichannel connector
US4716131A (en) * 1983-11-28 1987-12-29 Nec Corporation Method of manufacturing semiconductor device having polycrystalline silicon layer with metal silicide film
US4641420A (en) * 1984-08-30 1987-02-10 At&T Bell Laboratories Metalization process for headless contact using deposited smoothing material
US4977105A (en) * 1988-03-15 1990-12-11 Mitsubishi Denki Kabushiki Kaisha Method for manufacturing interconnection structure in semiconductor device
KR960001601B1 (ko) * 1992-01-23 1996-02-02 삼성전자주식회사 반도체 장치의 접촉구 매몰방법 및 구조
US5229325A (en) * 1991-01-31 1993-07-20 Samsung Electronics Co., Ltd. Method for forming metal wirings of semiconductor device
CA2061119C (en) * 1991-04-19 1998-02-03 Pei-Ing P. Lee Method of depositing conductors in high aspect ratio apertures
US5584120A (en) * 1992-02-14 1996-12-17 Research Organization For Circuit Knowledge Method of manufacturing printed circuits
US5343616B1 (en) * 1992-02-14 1998-12-29 Rock Ltd Method of making high density self-aligning conductive networks and contact clusters
US5262352A (en) * 1992-08-31 1993-11-16 Motorola, Inc. Method for forming an interconnection structure for conductive layers
US5275973A (en) * 1993-03-01 1994-01-04 Motorola, Inc. Method for forming metallization in an integrated circuit
JP3284687B2 (ja) * 1993-08-31 2002-05-20 ソニー株式会社 配線パターンの製造方法
US5635423A (en) * 1994-10-11 1997-06-03 Advanced Micro Devices, Inc. Simplified dual damascene process for multi-level metallization and interconnection structure
KR0146080B1 (ko) * 1995-07-26 1998-08-01 문정환 반도체 소자의 트윈 웰 형성방법
US5960318A (en) * 1995-10-27 1999-09-28 Siemens Aktiengesellschaft Borderless contact etch process with sidewall spacer and selective isotropic etch process
JP3146962B2 (ja) * 1995-12-14 2001-03-19 日本電気株式会社 半導体記憶装置およびその製造方法
JPH10144792A (ja) * 1996-09-11 1998-05-29 Sony Corp 絶縁膜の形成方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI383432B (zh) * 2006-08-30 2013-01-21 Micron Technology Inc 藉由大於二係數之單一間隙壁倍增間距之方法及相關之中間積體電路結構
US8557704B2 (en) 2006-08-30 2013-10-15 Micron Technology, Inc. Single spacer process for multiplying pitch by a factor greater than two and related intermediate IC structures
US8883644B2 (en) 2006-08-30 2014-11-11 Micron Technology, Inc. Single spacer process for multiplying pitch by a factor greater than two and related intermediate IC structures
US9478497B2 (en) 2006-08-30 2016-10-25 Micron Technology, Inc. Single spacer process for multiplying pitch by a factor greater than two and related intermediate IC structures
US10515801B2 (en) 2007-06-04 2019-12-24 Micron Technology, Inc. Pitch multiplication using self-assembling materials

Also Published As

Publication number Publication date
US6140217A (en) 2000-10-31
KR20000011739A (ko) 2000-02-25
US6337516B1 (en) 2002-01-08

Similar Documents

Publication Publication Date Title
TW439136B (en) Technique for extending the limits of photolithography
TWI299526B (en) Methods for forming arrays of small, closely spaced features
JP2548888B2 (ja) 半導体装置の製造方法
TWI351738B (en) Pitch reduction technology using alternating space
CN1121716C (zh) 在制造集成电路过程中用于使非保形层平面化的方法
TW200913015A (en) Methods for device fabrication using pitch reduction and associated structures
JP2004508712A (ja) 多孔性誘電性層及びエアギャップを有する半導体装置の製造方法
JP2021520513A (ja) 金属光学メタ表面の製造
JP2008003105A (ja) 磁界検出素子およびその製造方法
CN101127363A (zh) 一种改进表面平坦度的方法
JP2003218346A (ja) 分子エレクトロニクス用に分子を整列させるために１つまたは複数のナノポアを形成する方法
JP2017191937A (ja) コンタクト・パッド構造およびそれを作製するための方法
JPH0831575B2 (ja) 半導体記憶装置
JP3397663B2 (ja) 回路素子の製造方法
JP2887985B2 (ja) 半導体装置及びその製造方法
JP2003109959A (ja) 半導体素子の形成方法
JP2001196456A (ja) 自己整合コンタクトを有する半導体素子及びその製造方法
CN108091551A (zh) 自对准光刻图案化
TW202109624A (zh) 積體電路的製作方法
JPH0669351A (ja) 多層金属配線構造のコンタクトの製造方法
TWI298182B (en) Method of manufacturing semiconductor device having side wall spacers
US11501998B2 (en) Method for manufacturing three-dimensional semiconductor memory device
CN107481994B (zh) 用于具有多电轨及冗余的半导体装置的互连结构
JP3080073B2 (ja) 半導体装置の製造方法
JPS5935165B2 (ja) 多層薄膜コイルの製法

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees